JP2003029293A

JP2003029293A - 積層型表示装置及びその製造方法

Info

Publication number: JP2003029293A
Application number: JP2001214089A
Authority: JP
Inventors: Satoshi Masuda; 敏増田; Katsuhiko Asai; 克彦浅井
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 2001-07-13
Filing date: 2001-07-13
Publication date: 2003-01-29

Abstract

(57)【要約】【課題】液晶層等の表示層が複数積層された積層型表
示装置であって、開口率の高く、比較的容易に作製する
ことができる積層型表示装置及びその製造方法を提供す
る。【解決手段】三つの液晶層Ｌｂ、Ｌｇ、Ｌｒが積層さ
れた積層型液晶表示装置ＭＤ１。各液晶層はそれぞれ透
明基板Ｓ１とＳ２の間に配置されている。基板Ｓ１には
マトリクス状に配置された透明画素電極Ｅ₁₁〜Ｅ_mnと、
これら画素電極にそれぞれ接続された透明薄膜トランジ
スタＥ₁₁〜Ｅ_mnが形成されている。また、基板Ｓ２上に
は画素電極Ｅ₁₁〜Ｅ_mnのいずれにも臨む透明対向電極Ｅ
ｃが形成されている。表示装置ＭＤ１は、液晶表示素子
ＬＥｂ、ＬＥｇ、ＬＥｒをそれぞれ作製した後、それら
を積層することで作製される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層された複数の
表示層（例えば液晶層）を有する積層型表示装置に関す
る。また。本発明は、積層型表示装置の製造方法に関す
る。

【０００２】

【従来の技術】カラー表示を行うなどのために液晶層が
複数積層された積層型液晶表示装置が提案されている。

【０００３】例えば特開２０００−２８４３１６号公報
の教える積層型液晶表示装置においては、第１及び第２
の基板間に積層された三つの液晶層（第１〜第３液晶
層）が配置されている。この積層型液晶表示装置におい
ては、アクティブマトリクス駆動を行うために、画素電
極や薄膜トランジスタ（ＴＦＴ）等が各液晶層に対して
次のように設けられている。第１基板と第２基板の間に
は、第１画素電極、第１液晶層、第２画素電極、第２液
晶層、第３画素電極、第３液晶層、共通電極がこの順に
積層されている。第１基板上には、第１〜第３画素電極
にそれぞれ接続された第１〜第３のＴＦＴが形成されて
いる。第２ＴＦＴと第２画素電極は、第１液晶層をまた
ぐ高さのある柱状電極によって接続されている。同様
に、第３ＴＦＴと第３画素電極は第１及び第２液晶層を
またぐ高さのある柱状電極によって接続されている。

【０００４】

【発明が解決しようとする課題】しかしながら、特開２
０００−２８４３１８号公報の教える積層型液晶表示装
置は、製造方法が複雑であり、それだけ製造コストがか
かる。

【０００５】このような不具合とは別にＴＦＴをスイッ
チング素子として採用する表示装置においては次のよう
な不具合が発生することもある。表示装置におけるＴＦ
Ｔとしては、ａ−Ｓｉ（アモルファスシリコン）ＴＦＴ
や、ｐ−Ｓｉ（ポリシリコン）ＴＦＴが実用化されてい
る。アモルファスシリコンＴＦＴや、ポリシリコンＴＦ
Ｔに可視光が入射するとＴＦＴが誤動作することがあ
り、それを防止するためにＴＦＴに可視光が入射するの
を防止するための遮光層が表示装置に設けられる。しか
し、遮光層を設けると開口率が低下し、明るい表示を行
うことが難しくなる。

【０００６】そこで、本発明は液晶層等の表示層が複数
積層された積層型表示装置であって、開口率の高い積層
型液晶表示装置を提供することを課題とする。

【０００７】また、本発明は比較的容易に作製すること
ができる積層型表示装置を提供することを課題とする。

【０００８】さらに、本発明は積層型表示装置を比較的
容易に作製することができる製造方法を提供することを
課題とする。

【０００９】

【課題を解決するための手段】§１．積層型表示装置前記課題を解決するために本発明は、積層された複数の
表示層を有する積層型表示装置であって、該各表示層が
それぞれマトリクス状に配置された複数の透明な画素電
極及び該画素電極に接続された複数の透明な薄膜トラン
ジスタが形成された透明な第１基板と、該第１基板上の
複数の画素電極の全てに臨む透明な対向電極が形成され
た透明な第２基板との間に挟持されていることを特徴と
する積層型表示装置を提供する。 §１．１．本発明の積層型表示装置は、積層された複
数の表示層を有している。

【００１０】表示層は、電圧印加、或いは、電流を流す
ことなどによってその状態を変化させる層であり、さら
に言えば、電圧印加などによってその状態が変化し得る
層である。表示層は、例えば、電圧印加などによって光
の透過率、光の反射率が変化する層とすればよい。表示
層は、電圧印加などによって発光状態が変化する層とし
てもよい。表示層は例えば液晶を含む液晶層とすればよ
い。表示層の他の例については後述する。

【００１１】各表示層は、それぞれ一対の基板（第１基
板と第２基板）の間に配置され、それら基板に挟持、保
持されている。

【００１２】積層型表示装置には、例えば、複数の表示
層それぞれに対して一対の基板を設ければよい。この場
合、表示層の数がＮ（Ｎは２以上の整数）個であるとす
ると、積層型表示装置が有する基板の数は２・Ｎ個であ
る。

【００１３】積層型表示装置が有する基板の数は２・Ｎ
個よりも少ないこともある。例えば、ある表示層（第１
表示層という）を保持するための基板を、第１表示層に
隣合う第２表示層の保持にも利用する場合、つまり、隣
合う二つの表示層の間に基板を一つだけ配置して、その
基板をこれら二つの表示層の保持に共通に利用する場合
である。

【００１４】いずれにしても、各表示層を保持する第１
基板と第２基板はそれぞれ次のようなものである。

【００１５】第１基板と第２基板はいずれも透明であ
る。

【００１６】第１基板上には、複数の透明な画素電極
と、半導体活性層のバンドギャップが３ｅＶ以上である
材料を用いた透明な薄膜トランジスタ（ＴＦＴ：Thin F
ilm Transistor）が複数形成されている。複数の画素電
極は第１基板上にマトリクス状に配置されている。各画
素電極は例えば四角形状とすればよい。複数の薄膜トラ
ンジスタは、複数の画素電極のそれぞれに対して設けら
れている。各薄膜トランジスタは、対応する画素電極に
電気的に接続されている。

【００１７】第２基板上には、透明な対向電極が設けら
れている。第２基板上の対向電極は、第１基板上の複数
の画素電極の全てに臨んでいる。対向電極は例えば第２
基板の全面に形成すればよい。

【００１８】なお、前述のように隣合う二つの表示層の
間に一つの基板（共通基板という）だけを配置して、そ
の基板をそれら二つの表示層の保持に共通に利用する場
合には、共通基板の二つの面には電極等を次のように形
成すればよい。例えば、共通基板の一方の面に画素電極
と薄膜トランジスタを形成し、他方の面に対向電極を形
成すればよい。この場合、画素電極と薄膜トランジスタ
が形成された面に臨む表示層に対しては共通基板は第１
基板として機能し、対向電極が形成された面に臨む表示
層に対しては共通基板は第２基板として機能する。これ
に代えて、共通基板のいずれの面にも画素電極と薄膜ト
ランジスタを形成してもよく、或いは、いずれの面にも
対向電極を形成してもよい。

【００１９】本発明の積層型表示装置においては、表示
層を挟持するための第１基板上に形成されている複数の
薄膜トランジスタはいずれも透明であり、その特性は入
射光によって影響を受けない。したがって、薄膜トラン
ジスタに可視光が入射しても誤動作することがない。そ
のため、薄膜トランジスタに光が入射するのを防止する
ためのブラックマトリクスマスク等の遮光層を基板上に
設ける必要がない。また、第１及び第２基板、画素電極
及び対向電極も透明である。これらにより、本発明の積
層型表示装置においてはほぼ１００％の開口率を達成で
きる。

【００２０】§１．２．以下、本発明の積層型表示装
置についてさらに説明する。（ａ）表示層表示層は、例えば、入射光の反射制御、透過制御を行う
ための光制御層とすればよい。表示層としての光制御層
は例えば液晶表示素子で用いられる液晶を含む液晶層と
すればよい。

【００２１】表示層は、自ら発光する自発光層としても
よい。表示層としての自発光層は例えば有機ＥＬ素子で
用いられる有機発光膜、無機ＥＬ素子で用いられる無機
発光膜などとすればよい。

【００２２】積層型表示装置の複数の表示層は全て同じ
種類の表示層（例えば全て液晶層）としてもよく、１又
は２以上の表示層の種類を他の表示層の種類と異なるも
のとしてもよい。

【００２３】積層型表示装置の複数の表示層は、例え
ば、それぞれ異なる色の表示を行うためのものとすれば
よい。積層型表示装置には例えば三つの表示層を設けて
おき、それら表示層をそれぞれ赤色、緑色及び青色の表
示を行うものとすればよい。このようにすれば、これら
三つの表示層でマルチカラー又は加法混色によるフルカ
ラー表示を行うことができる。（ｂ）液晶層表示層として液晶層を採用する場合には、その液晶層中
の液晶は例えば室温でコレステリック相を示すものとす
ればよい。コレステリック相を示す液晶は、液晶のヘリ
カルピッチに応じた波長の光を選択的に反射することが
できる。そのため、コレステリック相を示す液晶を含む
液晶層を有する積層型表示装置は、反射型の表示装置と
して利用できる。

【００２４】液晶層中の液晶は、例えば、室温でコレス
テリック相を示し、所定波長の可視光を選択的に反射で
きるものとすればよい。積層型表示装置の複数の表示層
をいずれも液晶層として、いずれの液晶層中の液晶も室
温でコレステリック相を示し、所定波長の可視光を選択
的に反射できるものとしてもよい。この場合、例えば各
液晶層中の液晶の選択反射のピーク波長を互いに異なる
ものとすればよい。例えば、積層型表示装置に三つの液
晶層を表示層として設け、これら液晶層の選択反射のピ
ーク波長をそれぞれ赤色領域、緑色領域及び青色領域と
すればよい。

【００２５】コレステリック相を示す液晶としては、例
えば、それ自体がコレステリック相を示すコレステリッ
ク液晶や、ネマティック液晶にカイラル材料を添加した
カイラルネマティック液晶などを採用すればよい。カイ
ラルネマティック液晶は、カイラル材料の添加量によっ
て、ヘリカルピッチを調整でき、選択反射波長を簡単に
調整できる利点がある。

【００２６】液晶層中の液晶は、コレステリック相を示
す液晶に代えて、ゲスト・ホスト型液晶としてもよい。
例えば、それぞれイエロー、マゼンタ、シアンの色素を
含む三つのゲスト・ホスト型液晶を含む液晶層を積層す
ることで、マルチカラー又は減法混色によるフルカラー
表示を行うことができる。（ｃ）基板表示層を挟持するための基板（第１、第２基板）は、例
えば、無アルカリガラス基板等のガラス基板とすればよ
い。基板は、薄膜トランジスタ等を形成するときの成膜
温度等にもよるが、有機材料や高分子材料、例えば、ポ
リエーテルスルホン（ＰＥＳ）、ポリカーボネイト（Ｐ
Ｃ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリア
リレート（ＰＡ）、ポリエーテルエーテルケトン（ＰＥ
ＥＫ）、アクリル（ＰＭＭＡ）、ＡＢＳ、ポリ四フッ化
エチレンからなるものとしてもよい。第１及び第２基板
のうちの少なくとも一方の基板は、可撓性を有するもの
としてもよい。第１及び第２基板は同じ材料からなるも
のとしてもよく、異なる材料からなるものとしてもよ
い。

【００２７】第１基板上には、薄膜トランジスタや画素
電極の他に、代表的には、薄膜トランジスタを駆動制御
するためのゲート信号線及びソース信号線をさらに形成
しておけばよい。第１基板上には、絶縁膜、配向膜等を
さらに形成してもよい。第２基板上にも、対向電極の他
に、例えば、絶縁膜、配向膜等を形成してもよい。（ｄ）薄膜トランジスタ第１基板上に設けられている透明薄膜トランジスタは、
代表的には、次のような半導体活性層、ゲート電極、ソ
ース電極、ドレイン電極及びゲート絶縁膜を有してい
る。

【００２８】ゲート絶縁膜は、ゲート電極と半導体活性
層とを電気的に絶縁するなどのために、ゲート電極と半
導体活性層の間に配置されている。つまり、ゲート電極
はゲート絶縁膜を介して半導体活性層に臨んでいる。

【００２９】ゲート絶縁膜は、電気的に高抵抗であり絶
縁性を有している。ゲート絶縁膜の抵抗率は、例えば、
１０⁷Ωｃｍ以上、より好ましくは１０⁹Ωｃｍ以上、
さらに好ましくは１０¹²Ωｃｍ以上とすればよい。

【００３０】ソース電極は半導体活性層に臨んでいる。
ソース電極は半導体活性層に直接接する位置に設けても
よく、ソース電極と半導体活性層の間には別の層（例え
ばオーミックコンタクト層）を設けてもよい。

【００３１】ドレイン電極も半導体活性層に臨んでい
る。ドレイン電極は半導体活性層に直接接する位置に設
けてもよく、ドレイン電極と半導体活性層の間には別の
層（例えばオーミックコンタクト層）を設けてもよい。

【００３２】半導体活性層、ゲート電極、ソース電極、
ドレイン電極及びゲート絶縁膜は、例えば、逆スタガ構
造（ボトムゲート構造）又は正スタガ構造（トップゲー
ト構造）となるように配置すればよい。

【００３３】薄膜トランジスタの構成要素（ゲート電
極、ソース電極、ドレイン電極、ゲート絶縁膜及び半導
体活性層）をいずれも透明とすることで、薄膜トランジ
スタ全体を透明にすることができる。薄膜トランジスタ
の透明な構成要素の材料としては、従来より知られてい
る透明材料を採用することができる。例えば、酸化亜鉛
（ＺｎＯ）を母材とする材料により、ゲート電極、ソー
ス電極、ドレイン電極、ゲート絶縁膜及び半導体活性層
を形成すればよい。ＺｎＯはエネルギーバンドギャップ
が３ｅＶ以上と大きく、また、これに不純物をドープす
ることで導電性を制御することができる。各構成要素の
材料の具体例を次に示す。（ｄ１）電極電極としての透明導電膜は、可視光に対して透明であっ
て、低抵抗率が得られるのであれば、どのような材料か
らなるものでもよい。例えば、酸化インジウム（Ｉｎ₂
Ｏ₃）、酸化錫（ＳｎＯ₂）、ＺｎＯ等の酸化物材料
や、この酸化物材料に不純物をドープしたものを透明導
電膜材料として採用することができる。

【００３４】具体的に言うと、透明導電膜材料として
は、例えば、Ｉｎ₂Ｏ₃に錫（Ｓｎ）をドープしたもの
（一般的にＩＴＯ（Indium Tin Oxide）と呼ばれる）、
ＳｎＯ ₂にアンチモン（Ｓｂ）又はフッ素（Ｆ）をドー
プしたもの、ＺｎＯにＩｎをドープしたもの、ＺｎＯに
ガリウム（Ｇａ）をドープしたもの（一般的にＧＺＯと
呼ばれる）、ＺｎＯにＡｌをドープしたもの（一般的に
ＡＺＯと呼ばれる）などを採用すればよい。

【００３５】上記述べた透明電極材料は、薄膜トランジ
スタのゲート電極、ソース電極、ドレイン電極の材料と
してだけでなく、第１基板上の透明画素電極材料及び第
２基板上の対向電極材料や、後述する共通電極材料とし
ても採用することができる。（ｄ２）ゲート絶縁膜ゲート絶縁膜材料としては、例えば、酸化シリコンを主
成分とする材料（酸化シリコンのみからなる材料を含
む。以下、単に酸化シリコンという）を挙げることがで
きる。ゲート絶縁膜としての酸化シリコン膜は、例えば
ＳｉＯ₂膜とすればよい。

【００３６】ゲート絶縁膜材料は、窒化シリコンを主成
分とする材料（窒化シリコンのみからなる材料も含む。
以下、単に窒化シリコン（ＳｉＮ）という）や、酸窒化
シリコンを主成分とする材料（酸窒化シリコンのみから
なる材料も含む。以下、単に酸窒化シリコンという）と
してもよい。ゲート絶縁膜としての窒化シリコン膜や酸
窒化シリコン膜は、その所期の目的を達成できる範囲
で、不純物を含んでいてもよい。窒化シリコン（Ｓｉ
Ｎ）膜は、例えば、アモルファスＳｉＮ又はＳｉ₃Ｎ₄
からなる膜、或いは、アモルファスＳｉＮ又はＳｉ₃Ｎ
₄を主成分とする膜とすればよい。

【００３７】ゲート電極と半導体活性層の間に配置する
ゲート絶縁膜は、酸化シリコン膜と窒化シリコン膜の二
層構造としてもよい。この場合、例えば窒化シリコン膜
を半導体活性層に臨ませればよい。（ｄ３）半導体活性層半導体活性層は、例えば、伝導帯と価電子帯の間のエネ
ルギーバンドギャップが３ｅＶ以上と可視光に対して透
明で、キャリア濃度が１０¹⁸ｃｍ^-3以下である材料によ
り形成すればよい。

【００３８】半導体活性層は、例えば酸化亜鉛（Ｚｎ
Ｏ）を主成分とする膜（以下単に酸化亜鉛膜（ＺｎＯ
膜）という）とすればよい。（ｅ）第１基板上の画素電極と、この画素電極に対し
て設けられた薄膜トランジスタ（この画素電極に接続さ
れている薄膜トランジスタ）は、互いに少なくとも一部
が重なるように配置してもよい。例えば、薄膜トランジ
スタを覆うように画素電極を配置してもよい。このよう
にすれば、画素電極のサイズを大きくすることができ
る。

【００３９】このようにする場合、画素電極と薄膜トラ
ンジスタの間の電気的絶縁状態を保つために、例えば、
画素電極と薄膜トランジスタの間には透明な絶縁膜を配
置すればよい。そして、画素電極と薄膜トランジスタ
は、例えば、絶縁膜にコンタクトホールを設けておき、
そのコンタクトホールを介して電気的に接続すればよ
い。

【００４０】複数の薄膜トランジスタ上に透明な一つの
絶縁膜を形成して、この絶縁膜上に複数の画素電極を形
成してもよい。この場合には、その絶縁膜に複数のコン
タクトホールを形成しておき、各コンタクトホールを介
して画素電極と薄膜トランジスタとを電気的に接続して
もよい。

【００４１】画素電極と薄膜トランジスタの間に配置す
る絶縁膜の画素電極側の面を平坦にしてもよい。このよ
うにすれば、絶縁膜上に形成されている画素電極を平坦
にすることができる。第１基板上の画素電極が平坦であ
れば、この画素電極と第２基板上の対向電極との間に電
圧を印加することで、第１基板と第２基板の間に配置さ
れた表示層に一様な平行電界を印加することができる。
これにより、表示層が液晶層であるときには、コントラ
ストを向上させることができる。また、画素電極の上に
さらに配向膜及び（又は）絶縁膜を形成する場合には、
配向膜及び（又は）絶縁膜も平坦にすることができる。
配向膜が平坦であれば、配向膜にラビング処理を施すと
きにはラビング不良を抑制でき、これに接する液晶の配
向欠陥を抑制することができる。（ｆ）各表示層の同じ画素に対して設けられた薄膜ト
ランジスタは、第１基板の法線方向から見たときの位置
を互いにずらしてもよい。

【００４２】前述のように薄膜トランジスタは透明では
あるが、それでも薄膜トランジスタが形成されていない
第１基板部分に比べて、薄膜トランジスタが形成されて
いる第１基板部分における光の透過率は低くなりやす
い。したがって、同じ画素の薄膜トランジスタの位置を
ずらすことで、同じ画素の薄膜トランジスタが互いに重
なる位置に配置されている場合に比べて、表示画面の明
るさのむらを抑制することができる。（ｇ）前述のように表示層を液晶層（例えばコレステ
リック相を示す液晶を含む液晶層）とする場合には、第
１及び第２基板のうちの少なくとも一方に、画素電極又
は対向電極との間に、基板面に沿う向きの横電界を発生
させるための共通電極をさらに形成してもよい。つま
り、第１基板上に共通電極をさらに形成して、第１基板
上の画素電極と共通電極の間に電圧を印加したときに横
電界を形成できるようにしてもよく、これに代えて或い
はこれとともに、第２基板上にさらに共通電極を形成し
て、第２基板上の対向電極と共通電極の間に電圧を印加
したときに横電界を形成できるようにしてもよい。

【００４３】例えば、第１基板上に画素電極の他に、画
素電極に対して第１基板面に平行な方向にずれた部分を
少なくとも一つ有する共通電極を少なくとも一つさらに
設ければよい。共通電極は例えば少なくとも一つの歯部
分を有する櫛歯状のものとし、画素電極も少なくとも一
つの歯部分を有する櫛歯状のものとすればよい。この場
合、例えば、櫛歯状共通電極の歯部分と、櫛歯状画素電
極の歯部分の位置を第１基板面に平行な方向にずらして
おけばよい。

【００４４】このような共通電極を第１基板上に設けた
場合、横電界に加えて、第１基板上の画素電極と第２基
板上の対向電極の間に電圧を印加したときには、第１基
板面にほぼ垂直な向きの縦電界を液晶層（画素電極に臨
む液晶）に印加することができる。第１基板上の共通電
極と第２基板上の対向電極の間に電圧を印加したときに
も、縦電界を液晶層（共通電極に臨む液晶）に印加する
ことができる。液晶層に縦電界を印加するときには、画
素電極と対向電極の間に電圧を印加するとともに、共通
電極と対向電極の間に電圧を印加してもよい。

【００４５】したがって、第１基板上に画素電極の他に
共通電極を設けることで、液晶層には縦電界又は横電界
を選択的に印加することができる。第２基板上に共通電
極を設けるときにも同様に、液晶層には縦電界又は横電
界を選択的に印加することができる。

【００４６】画素電極と共通電極の間に電圧を印加する
とき、画素電極と対向電極の間に電圧を印加するとき、
又は（及び）共通電極と対向電極の間に電圧を印加する
ときには、液晶の螺旋構造を完全に解くことなく液晶の
状態（例えばヘリカル軸の向き）を変化させる電圧（例
えばパルス電圧）を印加してもよい。パルス電圧を印加
する場合には、例えば、そのパルス電圧の大きさ、パル
ス幅、パルス数及びデューティー比の組み合わせを液晶
の螺旋構造を完全に解かないものとすればよい。液晶に
縦電界及び横電界のいずれも印加することができるの
で、液晶の螺旋構造を完全に解かなくても、液晶のヘリ
カル軸の向きを所望の向きに向かせることができる。液
晶の螺旋構造を完全に解くためには比較的大きな電圧を
液晶に印加しなければならないので、上記のようにする
ことでそれほど大きな電圧を液晶に印加する必要がなく
なる。したがって、画素電極と、共通電極又は対向電極
の間に電圧を印加するときには、その画素電極への電圧
印加を制御する薄膜トランジスタへの負荷を低減でき
る。

【００４７】共通電極は例えばマトリクス状に配置され
た画素電極のうちの所定方向に一列に並ぶ画素電極群に
対して共通のものとすればよい。この場合、共通電極は
代表的には第１基板上に複数設ければよい。共通電極は
第１基板上に形成された全ての画素電極に対して共通の
ものとしてもよい。各画素電極に対して一つずつ共通電
極を設けてもよい。

【００４８】第２基板上の対向電極を櫛歯状として、こ
れにかみ合わせるように共通電極を設けてもよい。この
場合、対向電極と共通電極との間に横電界を発生させる
ことになる。第１基板上の画素電極への通電を行うこと
で第２基板上の対向電極及び共通電極による横電界を乱
すことで、各画素のスイッチングを行うようにしてもよ
い。 §２．積層型表示装置の製造方法本発明は上記説明した積層された複数の表示層を有する
積層型表示装置の製造方法も提供する。

【００４９】本発明に係る製造方法は、積層された複数
の表示層を有する積層型表示装置の製造方法であって、
マトリクス状に配置された複数の透明な画素電極及び該
画素電極に接続された複数の透明な薄膜トランジスタが
形成された透明な第１基板と、該第１基板上の複数の画
素電極の全てに臨ませる透明な対向電極が形成された透
明な第２基板との間に表示層を配置して、複数の表示素
子をそれぞれ作製する表示素子作製工程と、該表示素子
作製工程で作製された複数の表示素子を積層する積層工
程とを含む積層型表示装置の製造方法である。 §２．１．本発明の積層型表示装置の製造方法は、表
示素子作製工程と積層工程とを含んでいる。なお、前記
積層型表示装置の説明の中で述べたことは、この製造方
法により作製される積層型表示装置に関しても同様のこ
とが言える。

【００５０】表示素子作製工程においては、次のような
表示層を含む表示素子を複数作製する。表示素子（単位
素子）は、透明第１基板と透明第２基板の間に表示層が
配置されたものである。表示素子作製工程においては、
最終的に積層させる表示層と同じ数の表示素子を作製す
る。

【００５１】表示素子作製工程で用いる第１基板上に
は、マトリクス状に配置された複数の透明な画素電極及
び該画素電極に接続された複数の透明な薄膜トランジス
タが形成されている。第１基板は、さらに絶縁膜、配向
膜等が形成されたものとしてもよい。

【００５２】表示素子作製工程で用いる第２基板上に
は、第１基板上の複数の画素電極の全てに臨ませる透明
な対向電極が形成されている。第２基板は、さらに絶縁
膜、配向膜等が形成されたものとしてもよい。

【００５３】第１基板と第２基板の間に配置する表示層
として例えば液晶層を採用する場合には、第１基板と第
２基板の間には、液晶漏れを防止するためのシール壁を
さらに配置してもよい。液晶を第１及び第２基板のうち
の少なくとも一方の基板上に供給した後、第１基板と第
２基板をシール壁等によって貼り合わすことで、第１基
板と第２基板の間に液晶層を形成することができる。第
１基板と第２基板を貼り合わせた後、シール壁によって
囲まれる領域内に真空注入法等によって液晶を注入して
もよい。第１基板と第２基板の間には、液晶層の厚みを
制御するなどのために、１又は２以上のスペーサを配置
してもよい。第１基板と第２基板の間には、液晶層の厚
みを制御したり、基板の接着強度を高めるなどのため
に、１又は２以上の樹脂構造物（樹脂柱）を配置しても
よい。

【００５４】複数の表示素子を作製した後、積層工程を
行う。

【００５５】積層工程においては作製された複数の表示
素子を所定の順序で積層する。互いの位置関係がずれな
いように、隣合う表示素子は例えば接着剤で接着しても
よい。

【００５６】表示層を含む表示素子を複数積層すること
で、複数の表示層が積層された積層型表示装置が得られ
る。

【００５７】上記述べた製造方法によると、各表示素子
をそれぞれ独立して作製することができる。したがっ
て、比較的容易に積層型表示装置を作製することができ
る。

【００５８】

【発明の実施の形態】§３．以下、本発明の実施の形
態を図面を参照して説明する。

【００５９】図１に本発明に係る積層型表示装置の一例
の概略断面図を示す。図１の積層型表示装置ＭＤ１は、
反射型の積層型液晶表示装置である。

【００６０】積層型液晶表示装置ＭＤ１は、積層された
三つの液晶表示素子（液晶セル）ＬＥｂ、ＬＥｇ、ＬＥ
ｒを有している。隣合う液晶表示素子は透明な接着剤３
によって接着されている。

【００６１】液晶表示素子ＬＥｂ、ＬＥｇ、ＬＥｒは、
それぞれ青色、緑色、赤色表示のためのものである。液
晶表示素子ＬＥｂ、ＬＥｇ、ＬＥｒは、それぞれ青色、
緑色、赤色領域に選択反射波長を有する液晶層Ｌｂ、Ｌ
ｇ、Ｌｒを含んでいる。つまり、表示装置ＭＤ１におい
ては、液晶層Ｌｂ、Ｌｇ、Ｌｒがこの順に積層されてい
る。

【００６２】積層型液晶表示装置ＭＤ１による表示は、
液晶表示素子ＬＥｂ側（図１においては上側）から観察
する。つまり、液晶表示素子ＬＥｂが観察側に最も近い
位置に配置されており、液晶表示素子ＬＥｒが観察側か
ら最も遠い位置に配置されている。液晶表示素子ＬＥｒ
の裏側には光吸収膜ＡＢが形成されている。

【００６３】§３．１．以下、青色表示用の液晶表示
素子ＬＥｂの構造について説明する。緑及び赤色表示用
の液晶表示素子ＬＥｇ、ＬＥｒの構造は、基板間に配置
された液晶層（液晶）が異なることを除けば、以下に述
べる青色表示用液晶表示素子ＬＥｂの構造と同じであ
る。

【００６４】液晶表示素子ＬＥｂは一対の基板Ｓ１及び
Ｓ２を有している。基板Ｓ１及びＳ２は本例ではいずれ
も無アルカリガラス基板であり、透明である。基板Ｓ１
とＳ２の間には枠状にシール壁ＳＷが形成されている。
シール壁ＳＷは基板Ｓ１とＳ２のいずれにも接着してい
る。基板Ｓ１、Ｓ２及びシール壁ＳＷで囲まれる空間内
には、液晶ＬＣｂが配置されている。液晶ＬＣｂは基板
Ｓ１とＳ２の間に層状に配置されており、この層が前記
液晶層Ｌｂである。液晶ＬＣｂは、本例では、室温でコ
レステリック相を示すカイラルネマティック液晶であ
り、所定波長の可視光を選択的に反射することができ
る。液晶ＬＣｂの選択反射のピーク波長は青色領域にあ
る。

【００６５】なお、緑及び赤色表示用液晶表示素子ＬＥ
ｇ、ＬＥｒにおいては、基板間にはそれぞれ液晶層Ｌ
ｇ、Ｌｒが配置されている。液晶層Ｌｇ、Ｌｒ中の液晶
ＬＣｇ、ＬＣｒはいずれも室温でコレステリック相を示
すカイラルネマティック液晶であり、それぞれ選択反射
のピーク波長は緑及び赤色領域にある。

【００６６】基板Ｓ１、Ｓ２の液晶ＬＣｂに面する位置
には配向膜Ｏ１、Ｏ２がそれぞれ形成されている。配向
膜Ｏ１及びＯ２は本例ではいずれもポリイミドからな
り、透明である。基板上には配向膜に代えて絶縁膜を設
けてもよく、絶縁膜及び配向膜の双方を設けてもよい。

【００６７】液晶層Ｌｂと同じ層内には、複数のスペー
サＳＰと、複数の樹脂構造物（樹脂柱）ＲＳが配置され
ている。スペーサＳＰは基板間ギャップを制御するた
め、さらに言うと、液晶層Ｌｂの厚みを制御するために
設けられている。樹脂構造物ＲＳは、基板Ｓ１とＳ２の
いずれにも接着している。樹脂構造物ＲＳは、基板間ギ
ャップを制御したり、液晶表示素子ＬＥｂの強度を高め
るなどのために設けられている。

【００６８】ここで、液晶表示素子ＬＥｂの拡大断面図
を図２に示す。また、液晶表示素子ＬＥｂの基板Ｓ１の
概略平面図及び拡大概略平面図をそれぞれ図３及び図４
に示す。図３及び図４においては、理解容易のために前
記配向膜Ｏ１を取り除いてある。

【００６９】液晶表示素子ＬＥｂには、アクティブマト
リクス駆動を行うために、基板Ｓ１とＳ２にはそれぞれ
次のように電極や薄膜トランジスタが形成されている。

【００７０】基板Ｓ１上には、図３及び図４等に示すよ
うに、（ｍ×ｎ）個の画素電極Ｅ₁₁〜Ｅ_mnが形成されて
いる。なお、ｍ、ｎはいずれも２以上の整数である。こ
れら画素電極は各画素に対してそれぞれ設けられてお
り、マトリクス状に配置されている。各画素電極は本例
ではいずれも四角形状である。これら画素電極の上に前
記配向膜Ｏ１が形成されている。

【００７１】また、基板Ｓ２上には、図１及び図２に示
すように、基板Ｓ１上の全ての画素電極に臨む対向電極
Ｅｃが形成されている。対向電極Ｅｃは本例ではＩＴＯ
からなり、透明である。対向電極Ｅｃの上に前記配向膜
Ｏ２が形成されている。

【００７２】基板Ｓ１上には、画素電極Ｅ₁₁〜Ｅ_mnに電
圧印加するために薄膜トランジスタ（ＴＦＴ）Ｔ₁₁〜Ｔ
_mn、並びに、薄膜トランジスタＴ₁₁〜Ｔ_mnを駆動制御す
るためにゲート信号線ＧＬ₁〜ＧＬ_mと、ソース信号線
ＳＬ₁〜ＳＬ_nがさらに形成されている。

【００７３】ゲート信号線ＧＬ₁〜ＧＬ_mは図３におい
てＸ方向（行方向）に延びており、それぞれＸ方向に並
ぶ薄膜トランジスタ群に対して設けられている。例えば
ゲート信号線ＧＬ₁は、Ｘ方向に並んだ薄膜トランジス
タ群Ｔ₁₁〜Ｔ_1nに対して設けられている。ゲート信号線
ＧＬ₁〜ＧＬ_mはいずれも図３中左端部においては露出
している。

【００７４】ソース信号線ＳＬ₁〜ＳＬ_nは図３におい
てＹ方向（列方向）に延びており、それぞれＹ方向に並
ぶ薄膜トランジスタ群に対して設けられている。例えば
ソース信号線ＳＬ₁はＹ方向に並んだ薄膜トランジスタ
群Ｔ₁₁〜Ｔ_m1に対して設けられている。ソース信号線Ｓ
Ｌ₁〜ＳＬ_nはいずれも図３中下端部においては露出し
ている。

【００７５】薄膜トランジスタＴ₁₁〜Ｔ_mnは、詳しくは
後述するように、それぞれゲート電極１２、ソース電極
１５及びドレイン電極１６を有している（図２参照）。
各薄膜トランジスタのドレイン電極、ゲート電極及びソ
ース電極は、それぞれ次のように画素電極、ゲート信号
線及びソース信号線と電気的に接続されている。

【００７６】薄膜トランジスタＴ_pqのドレイン電極１６
は、対応する画素電極Ｅ_pqに接続されている。なお、ｐ
は１≦ｐ≦ｍを満たす整数であり、ｑは１≦ｑ≦ｎを満
たす整数である。また、薄膜トランジスタＴ_pqのゲート
電極１２は、対応するゲート信号線ＧＬ_pに接続されて
いる。薄膜トランジスタＴ_pqのソース電極１５は、対応
するソース信号線ＳＬ_qに接続されている。

【００７７】§３．２．以下、基板Ｓ１上に形成され
ている薄膜トランジスタＴ₁₂の構造を図２を参照して説
明する。他の薄膜トランジスタも薄膜トランジスタＴ₁₂
と同様の構造を有している。

【００７８】薄膜トランジスタＴ₁₂はボトムゲート型の
薄膜トランジスタである。薄膜トランジスタＴ₁₂は、基
板Ｓ１上に形成された下地保護膜１１上に形成されてい
る。下地保護膜１１は本例ではシリコン窒化膜（ＳｉＮ
膜）であり、透明である。

【００７９】この保護膜１１上に、ゲート電極１２、ゲ
ート絶縁膜を構成する第１の絶縁層１３１及び第２の絶
縁層１３２、半導体活性層１４がこの順に形成されてい
る。半導体活性層１４上には、さらにソース電極１５と
ドレイン電極１６が形成されている。

【００８０】ソース電極１５とドレイン電極１６等の上
には層間絶縁膜１７が形成されており、この絶縁膜１７
の上に画素電極Ｅ₁₂が形成されている。層間絶縁膜１７
は本例ではポリイミドからなり、透明である。層間絶縁
膜１７にはコンタクトホール１７ｈが形成されており、
このコンタクトホール１７ｈを介してドレイン電極１６
と画素電極Ｅ₁₂は電気的に接続されている。

【００８１】ゲート電極１２は本例ではＩＴＯからな
り、透明である。なお、薄膜トランジスタのゲート電極
と対応するゲート信号線は一体的に形成されている。ゲ
ート信号線ＧＬ₁〜ＧＬ_mは本例ではいずれもＩＴＯか
らなり、透明である。

【００８２】ソース電極１５及びドレイン電極１６は本
例ではいずれもＧＺＯ（ガリウムがドープされた酸化亜
鉛）からなり、透明である。なお、薄膜トランジスタと
対応するソース信号線は一体的に形成されている。ソー
ス信号線ＳＬ₁〜ＳＬ_nは本例ではいずれもＧＺＯから
なり、透明である。

【００８３】ゲート絶縁膜を構成する絶縁層１３１、１
３２は、本例ではそれぞれシリコン酸化膜（ＳｉＯ
₂膜）、シリコン窒化膜（ＳｉＮ膜）であり、いずれも
透明である。

【００８４】半導体活性層１４は本例では酸化亜鉛膜
（ＺｎＯ膜）である。半導体活性層（ＺｎＯ膜）１４は
エネルギーバンドギャップが３ｅＶ以上であり、可視光
に対して透明である。半導体活性層４としてのＺｎＯ膜
は、そのキャリア濃度が１０¹⁸ｃｍ^-1以下となるように
形成されたものである。

【００８５】薄膜トランジスタを構成するゲート電極１
２、ゲート絶縁膜１３１、１３２、半導体活性層１４、
ソース電極１５及びドレイン電極１６は、上記のように
いずれも透明であるため、薄膜トランジスタは全体とし
て透明である。

【００８６】§３．３．以上説明した積層型液晶表示
装置ＭＤ１においては、各液晶表示素子ＬＥｂ、ＬＥ
ｇ、ＬＥｒの各画素の液晶分子（本例ではカイラルネマ
ティック液晶分子）の配列状態を次のようにして変える
ことで表示を行うことができる。

【００８７】駆動対象画素の画素電極と対向電極Ｅｃの
間に所定の電圧（例えばパルス電圧）を印加して、駆動
対象画素の液晶に電界を印加することで、駆動対象画素
の液晶分子の配列状態を変えることができる。積層型液
晶表示装置ＭＤ１においては液晶には基板面にほぼ垂直
な縦電界が印加される。駆動対象画素の画素電極には、
それに接続された薄膜トランジスタを介して電圧が印加
される。

【００８８】例えば、カイラルネマティック液晶に十分
高い電圧を印加すると、液晶分子のねじれが完全に解け
て、液晶はホメオトロピック状態になる。正の誘電異方
性を有するカイラルネマティック液晶は、液晶分子の長
軸方向が電界の向きに平行に並んだホメオトロピック状
態になる。液晶がホメオトロピック状態になった後、電
圧印加を急に停止すると、液晶はその分子のヘリカル軸
が基板に対して垂直に並んだプレーナ状態になる。プレ
ーナ状態の液晶は所定波長の光を選択的に反射する。

【００８９】また、カイラルネマティック液晶に完全な
ホメオトロピック状態にすることができない程度の低い
電圧を充分な時間印加した後電圧印加を急に停止する
と、或いは、液晶に十分高い電圧を印加して液晶がホメ
オトロピック状態になった後電圧印加をゆっくり停止す
ると、液晶はその分子のヘリカル軸が不規則な方向ない
しは基板面に対してほぼ平行に並んだフォーカルコニッ
ク状態となる。フォーカルコニック状態の液晶は光を透
過する。

【００９０】さらに、上記の印加電圧の大きさや印加時
間を調整することによって、プレーナ状態とフォーカル
コニック状態が部分的に混在した状態をつくることがで
き、これにより中間調の表示を行うことができる。

【００９１】電圧印加停止後のカイラルネマティック液
晶の状態は維持される。つまり、電界が印加されていな
い状態においては、カイラルネマティック液晶の状態
は、プレーナ状態、フォーカルコニック状態又はこれら
が混在した状態に維持される。このように、カイラルネ
マティック液晶組成物にはメモリ性がある。

【００９２】上記説明したように各液晶表示素子ＬＥ
ｂ、ＬＥｇ、ＬＥｒをそれぞれアクティブマトリクス駆
動することで、各液晶層Ｌｂ、Ｌｇ、Ｌｒの選択反射波
長がそれぞれ青、緑、赤色領域に設定されているため、
加法混色によるフルカラー表示を行うことができる。

【００９３】§３．４．以上説明した積層型液晶表示
装置ＭＤ１においては、基板Ｓ１上に形成されている薄
膜トランジスタＴ₁₁〜Ｔ_mnはいずれも透明であり、半導
体活性層のバンドギャップが３ｅＶ以上である。したが
って、薄膜トランジスタに可視光が入射しても薄膜トラ
ンジスタは誤動作しない。そのため、薄膜トランジスタ
に光が入射するのを防止するためのブラックマトリクス
マスク等の遮光層を基板Ｓ１又は（及び）Ｓ２上に設け
る必要がない。これにより、積層型表示装置ＭＤ１にお
いてはほぼ１００％の開口率を達成でき、それだけ明る
い表示を行うことができる。

【００９４】また、薄膜トランジスタにおいては、ゲー
ト電極１２とＺｎＯ膜からなる半導体活性層１４の間に
配置されたゲート絶縁膜を、酸化シリコン膜からなる絶
縁層１３１と、窒化シリコン膜からなる絶縁層１３２の
二層構造としているため、ＺｎＯ膜１４から酸化シリコ
ン膜１３１へのＺｎイオンの侵入を窒化シリコン膜１３
２によってブロックすることができ、Ｚｎイオンが酸化
シリコン膜１３１内において拡散することを抑制でき
る。これにより、Ｚｎイオンによる酸化シリコン膜１３
１の絶縁性能の低下を抑制でき、ゲート絶縁膜（酸化シ
リコン膜）は安定して高い絶縁性を維持することができ
る。その結果、ゲート絶縁膜におけるリーク電流を長期
にわたり安定して抑制でき、薄膜トランジスタは安定し
て動作することができる。

【００９５】また、積層型液晶表示装置ＭＤ１において
は、薄膜トランジスタと画素電極の間に配置された層間
絶縁膜１７（図２参照）の画素電極Ｅ₁₂側の面（液晶層
Ｌｂに臨む側の面）が平坦に形成されているため、絶縁
膜１７上に形成されている画素電極Ｅ₁₂を平坦にするこ
とができる。これにより、対向電極Ｅｃと画素電極Ｅ ₁₂
の間に電圧を印加したときには、液晶ＬＣｂに一様な平
行電界を印加することができ、コントラストを向上させ
ることができる。また、画素電極上に形成されている配
向膜Ｏ１も平坦にすることができ、この配向膜にラビン
グ処理を施すときにはラビング不良を抑制することがで
きる。したがって、液晶の配向欠陥を低減することがで
きる。

【００９６】なお、メモリ性を有しコレステリック相を
示す液晶の選択反射を利用して表示を行う液晶表示装置
においては、原理上、配向膜へのラビング処理は不要で
あるが、少なくとも一方の基板上の配向膜（好ましくは
素子観察側とは反対側の基板上の配向膜）に対して弱い
ラビング処理を施すと、メモリ性や視野角特性を大きく
損なうことなく反射率を高めることができる（原理的に
は配向膜自体不要であるが、素子特性の安定性の確保
や、意図的に配向膜にラビング処理を施さないことで、
良好な視野角特性を得るなどの目的で配向膜が設けられ
る）。

【００９７】§４．各液晶表示素子を駆動して表示を
行うときに、コレステリック相を示す液晶のねじれを解
くことなく、つまり、液晶をホメオトロピック状態にす
ることなく、そのヘリカル軸を基板に対して所定の角度
に、例えば、基板面に対して垂直又は平行に変化させる
ことによって表示を行ってもよい。以下さらに詳しく説
明する。（ａ）コレステリック相を示す液晶の代表的なものは
前記カイラルネマティック液晶であり、これはネマティ
ック液晶にカイラル剤を添加することで得られる。以下
の説明ではカイラルネマティック液晶について述べる
が、以下に述べることはコレステリック相を示す液晶全
般に対してあてはまる。

【００９８】カイラルネマティック液晶においては、棒
状の液晶分子がねじれた配列をなして、コレステリック
相を示す。カイラルネマティック液晶にヘリカル軸に平
行な方向から光が入射した場合、所定波長の光を選択的
に反射する（プレーナ状態）。選択反射波長は液晶分子
の平均屈折率と液晶分子のヘリカルピッチ（ねじれのピ
ッチ）の積に応じた波長である。カイラルネマティック
液晶にヘリカル軸に垂直な方向から光が入射した場合、
光は反射されることなく液晶を透過する（フォーカルコ
ニック状態）。このような選択反射及び透過を利用して
表示が行われる。

【００９９】カイラルネマティック液晶分子は棒状であ
るが、その長手方向（長軸方向）とそれに垂直な方向
（短軸方向）において屈折率や誘電率が異なる異方性を
カイラルネマティック液晶は有している。

【０１００】ここでは、液晶分子の長軸方向の誘電率及
び屈折率が短軸方向のそれらよりも大きい液晶を、正の
誘電率異方性を有する液晶と呼ぶ。これに対して、液晶
分子の長軸方向の屈折率が短軸方向のそれよりも大き
く、且つ、長軸方向の誘電率が短軸方向のそれよりも小
さい液晶を、負の誘電率異方性を有する液晶と呼ぶ。

【０１０１】（ｂ１）誘電率異方性が正の液晶に十分
に高い電圧を印加すると液晶分子のねじれが解け、その
電圧により形成される電界の方向と平行な方向に液晶分
子の長軸が向くように液晶分子は動く。このねじれが解
ける電圧には閾値が存在し、その閾値電圧をＶｈとす
る。

【０１０２】この閾値電圧Ｖｈよりも低い電圧を液晶に
印加すると、液晶分子はねじれを解くことなく、そのヘ
リカル軸が電界の方向に垂直な方向に向くように動く。
このヘリカル軸を動かす電圧にも閾値が存在し、その閾
値電圧をＶｆ（Ｖｆ＜Ｖｈ）とする。

【０１０３】この電圧Ｖｆよりも低い電圧を液晶に印加
しても液晶分子は動かない。つまり、液晶分子のヘリカ
ル軸の方向は変化しない。

【０１０４】（ｂ２）誘電率異方性が負の液晶に十分
に高い電圧を印加すると液晶分子のねじれを解くことな
く、液晶分子のヘリカル軸は電界の方向とは関係のない
ランダムな方向を向く。この現象はダイナミックスキャ
ッタリングと呼ばれている。この現象が起こる電圧には
閾値が存在し、その閾値電圧をＶｄとする。

【０１０５】この閾値電圧Ｖｄよりも低い電圧を液晶に
印加すると、液晶分子はねじれを解くことなく、そのヘ
リカル軸が電界の方向に平行な方向に向くように動く。
このヘリカル軸を動かす電圧にも閾値が存在し、その閾
値電圧をＶｐ（Ｖｐ＜Ｖｄ）とする。

【０１０６】この電圧Ｖｐよりも低い電圧を液晶に印加
しても液晶分子は動かない。つまり、液晶分子のヘリカ
ル軸の方向は変化しない。

【０１０７】（ｃ）このような性質を利用すれば、図
５（Ａ）及び（Ｂ）に示す液晶表示素子ＬＥにおいて、
次のように駆動すると液晶分子のねじれを解くことな
く、液晶分子のヘリカル軸の向きを印加する電界に応じ
た所定の方向に向かせて、表示を行うことができる。

【０１０８】図５の液晶表示素子ＬＥは、次に述べるこ
とを除き、図２の液晶表示素子ＬＥｂと同じ構造を有し
ている。なお、図５と図２においては同様の機能のもの
には同じ参照符号を付している。

【０１０９】液晶表示素子ＬＥにおいても、液晶表示素
子ＬＥｂと同様に、基板Ｓ１とＳ２の間には室温でコレ
ステリック相を示し、所定波長の可視光を選択的に反射
することができるカイラルネマティック液晶ＬＣが配置
されている。

【０１１０】液晶表示素子ＬＥの基板Ｓ１上には、四角
形状の画素電極に代えて、図６に示すように櫛歯状の画
素電極Ｅ₁₁′〜Ｅ_mn′が形成されている。なお、図６は
基板Ｓ１の一部分の平面図であり、理解容易のために配
向膜Ｏ１を取り除いた状態を示している。各櫛歯状画素
電極は本例ではそれぞれ三つの歯部分ＴＨ′を有してい
る。櫛歯状画素電極Ｅ₁₁′〜Ｅ_mn′は全体としてはマト
リクス状に配置されている。各櫛歯状画素電極Ｅ₁₁′〜
Ｅ_mn′には、それぞれ透明薄膜トランジスタＴ ₁₁〜Ｔ_mn
が接続されている。

【０１１１】液晶表示素子ＬＥの基板Ｓ１上には、櫛歯
状画素電極の他に、櫛歯状共通電極ＥＴ₁〜ＥＴ_mが形
成されている。櫛歯状共通電極は、図６中Ｘ方向（行方
向）に並ぶ複数の画素電極に対して共通に設けられてい
る。例えば、櫛歯状共通電極ＥＴ₁は櫛歯状画素電極Ｅ
₁₁′〜Ｅ_1n′に対して設けられている。

【０１１２】櫛歯状共通電極は、各櫛歯状画素電極に対
して本例ではそれぞれ二つの歯部分ＴＨを有している。
櫛歯状画素電極の三つの歯部分ＴＨ′と、その画素電極
に対して設けられた櫛歯状共通電極の二つの歯部分ＴＨ
は互い違いに配置されていて、これら歯部分は基板Ｓ１
面上において互いに位置がずれている。

【０１１３】（ｄ１）液晶ＬＣが正の誘電率異方性を
有するカイラルネマティック液晶である場合には、図５
（Ａ）に示すように、櫛歯状画素電極Ｅ₁₁′と櫛歯状共
通電極ＥＴ₁の間に電圧Ｖ１（Ｖｆ≦Ｖ１＜Ｖｈ）を印
加することで、基板面にほぼ平行な横電界Ｄ１が形成さ
れ、液晶のヘリカル軸Ｈは基板面にほぼ垂直な方向を向
く。つまり、液晶はプレーナ状態となり、所定波長の光
を選択的に反射する。

【０１１４】また、図５（Ｂ）に示すように、櫛歯状画
素電極Ｅ₁₁′及び櫛歯状共通電極ＥＴ₁と対向電極Ｅｃ
の間に電圧Ｖ２（Ｖｆ≦Ｖ２＜Ｖｈ）を印加すると、基
板面に垂直な縦電界Ｄ２が形成され、液晶のヘリカル軸
Ｈが基板面に平行な方向を向く。つまり、液晶はフォー
カルコニック状態となり、入射光を透過する。

【０１１５】（ｄ２）液晶ＬＣが負の誘電率異方性を
有するカイラルネマティック液晶である場合には、櫛歯
状画素電極と櫛歯状共通電極の間に電圧Ｖ３（Ｖｐ≦Ｖ
３＜Ｖｄ）を印加すると、液晶のヘリカル軸は基板面に
ほぼ平行な方向に向き、液晶はフォーカルコニック状態
となり、入射光を透過する。

【０１１６】また、櫛歯状画素電極及び櫛歯状共通電極
と、対向電極Ｅｃの間に電圧Ｖ４（Ｖｐ≦Ｖ４＜Ｖｄ）
を印加すると、液晶のヘリカル軸Ｈは基板面に垂直な方
向を向き、液晶はプレーナ状態となり、所定波長の光を
選択的に反射する。

【０１１７】（ｅ）このように液晶表示素子ＬＥを駆
動すれば、液晶分子のねじれを解くための電圧（Ｖｈ以
上の電圧）や、ダイナミックスキャッタリングが起こる
ような電圧（Ｖｄ以上で電圧）を印加する必要がなく、
薄膜トランジスタへの負荷を軽減することができる。

【０１１８】したがって、液晶表示素子ＬＥと同様の液
晶表示素子を複数積層した積層型液晶表示装置（図示省
略）は、薄膜トランジスタへの負荷を抑制しながら駆動
することができる。それだけ長期にわたり安定して駆動
することができる。

【０１１９】§５．図７に積層型液晶表示装置の他の
例の概略断面図を示す。図７の積層型液晶表示装置ＭＤ
２は、次に述べることを除き、図１の積層型液晶表示装
置ＭＤ１と同様のものである。

【０１２０】積層型液晶表示装置ＭＤ２においては、同
じ画素に対して設けられた青、緑及び赤色表示用液晶表
示素子ＬＥｂ、ＬＥｇ、ＬＥｒの薄膜トランジスタの位
置が基板の法線方向から見て互いにずれている。図７に
おいては、液晶表示素子ＬＥｂ、ＬＥｇ、ＬＥｒそれぞ
れの画素電極Ｅ₁₁を駆動するための薄膜トランジスタＴ
₁₁の位置が互いにずれている様子を示している。

【０１２１】前述のように薄膜トランジスタは透明では
あるが、それでも薄膜トランジスタが形成されていない
基板部分に比べて、薄膜トランジスタが形成されている
基板部分における光の透過率は低くなりやすい。したが
って、積層型液晶表示装置ＭＤ２のように同じ画素の薄
膜トランジスタの位置をずらすことで、同じ画素の薄膜
トランジスタが互いに重なる位置に形成されている積層
型液晶表示装置ＭＤ１に比べて、表示画面の明るさのむ
らを抑制することができる。

【０１２２】§６．以下、図１の積層型液晶表示装置
ＭＤ１の製造方法について説明する。上記述べた他の積
層型液晶表示装置も表示装置ＭＤ１と同様にして作製す
ることができる。

【０１２３】積層型液晶表示装置ＭＤ１は、各液晶表示
素子ＬＥｂ、ＬＥｇ、ＬＥｒをそれぞれ形成し、それら
を所定順序で積層することで作製される。各液晶表示素
子ＬＥｂ、ＬＥｇ、ＬＥｒは基板間に配置する液晶が異
なることを除けば同様にして作製される。以下液晶表示
素子ＬＥｂの作製手法について図８及び図９を参照して
説明する。 §６．１．液晶表示素子作製工程（ａ）無アルカリガラス基板Ｓ１上には、まず、下地
保護層１１とする窒化シリコン膜を形成する（図８のス
テップ＃１０１）。本例では、平行平板型ＲＦプラズマ
ＣＶＤ法によりＳｉＨ₄ガスとＮＨ₃ガスを原料にし
て、厚み約５００Åの窒化シリコン膜が形成される。

【０１２４】次いで、下地保護層１１上にスパッタリン
グ法により厚み約１０００ÅのＩＴＯ膜を一様に形成す
る。このＩＴＯ膜をフォトリソグラフィー法を利用して
所定形状にパターニングすることで、各薄膜トランジス
タＴ₁₁〜Ｔ_mnのゲート電極１２と、これに接続されたゲ
ート信号線ＧＬ₁〜ＧＬ_mを形成する（＃１０２）。な
お、図８においては薄膜トランジスタＴ_pqのゲート電極
１２が図示されている。

【０１２５】前記櫛歯状共通電極を基板Ｓ１上に設ける
場合には、例えば、ＩＴＯ膜をパターニングすることで
薄膜トランジスタのゲート電極及びゲート信号線ととも
に、櫛歯状共通電極を形成すればよい。

【０１２６】次いで、ゲート電極及びゲート信号線を覆
うように、第１絶縁層１３１とする厚み約２５００Åの
高抵抗の酸化シリコン膜を形成し、その上にさらに第２
絶縁層１３２とする厚み約５００Åの窒化シリコン膜を
形成する（＃１０３）。本例では、酸化シリコン膜は、
平行平板型ＲＦプラズマＣＶＤ法によりＴＥＯＳ［Tetr
aethoxysilane:Si(OC₂H₅)₄］とＯ₂を原料にして形成さ
れる。また、窒化シリコン膜は、平行平板型ＲＦプラズ
マＣＶＤ法によりＳｉＨ₄ガスとＮＨ₃ガスを原料にし
て形成される。これらにより、第１及び第２の絶縁層１
３１、１３２からなる二層構成のゲート絶縁膜が形成さ
れる。

【０１２７】次いで、絶縁層１３２上に厚さ約５００Å
のＺｎＯ膜を形成する。本例では、ＺｎＯ膜はパルスレ
ーザー蒸着法により基板温度約４５０°Ｃの条件下にて
形成される。酸素濃度を調整することで、キャリア密度
及び導電率が所定の半導体特性を示すように制御しつ
つ、ＺｎＯ膜は形成される。このＺｎＯ膜をフォトリソ
グラフィー法を利用してパターニングすることで、各薄
膜トランジスタＴ₁₁〜Ｔ _mnの半導体活性層１４が形成さ
れる（＃１０４）。

【０１２８】次いで、半導体活性層１４上に厚さ約１０
００ÅのＧＺＯ膜を形成する。本例では、ＧＺＯ膜はパ
ルスレーザー蒸着法により基板温度約４５０°Ｃの条件
下にて形成される。このＧＺＯ膜をフォトリソグラフィ
ー法を利用してエッチングすることで、各薄膜トランジ
スタＴ₁₁〜Ｔ_mnのソース電極１５、ソース電極に接続さ
れたソース信号線ＳＬ₁〜ＳＬ_n、並びに、各薄膜トラ
ンジスタＴ₁₁〜Ｔ_mnのドレイン電極１６が形成される
（＃１０５）。

【０１２９】次いで、ソース電極１５やドレイン電極１
６等の上に、層間絶縁膜１７とする約２μｍのポリイミ
ド膜を形成する。本例ではポリイミド膜は塗布法により
平坦になるように形成される。この絶縁膜１７に、各薄
膜トランジスタＴ₁₁〜Ｔ_mnのドレイン電極１６に通じる
コンタクトホール１７ｈをフォトリソグラフィー法を利
用して形成する（＃１０６）。

【０１３０】次いで、絶縁膜１７上にスパッタリング法
により約１０００ÅのＩＴＯ膜を形成する。このＩＴＯ
膜をフォトリソグラフィー法を利用してパターニングす
ることで、画素電極Ｅ₁₁〜Ｅ_mnが形成される（＃１０
７）。

【０１３１】次いで、画素電極等の上に配向膜Ｏ１とす
るポリイミド膜を形成する（＃１０８）。この後、必要
に応じて配向膜Ｏ１にはラビング処理等の配向処理を施
してもよい。

【０１３２】（ｂ）もう一方の無アルカリガラス基板
Ｓ２上には、スパッタリング法により対向電極Ｅｃとす
る厚み約１０００ÅのＩＴＯ膜を形成する（図９の＃１
０９）。このＩＴＯ膜上にさらに配向膜Ｏ２とするポリ
イミド膜を形成する（＃１０９）。配向膜Ｏ２には、必
要に応じて、ラビング処理等の配向処理を施してもよ
い。

【０１３３】（ｃ）このようにして電極等を形成した
基板Ｓ１とＳ２のうちの一方の基板上に約５μｍの球状
のスペーサＳＰを散布し、他方の基板上にはシール壁Ｓ
Ｗ及び樹脂構造物ＲＳを形成する（＃１１０、＃１１
１）。本例ではシール壁ＳＷは熱硬化性樹脂からなるシ
ール剤を用いて形成される。シール壁ＳＷには後に液晶
を注入するための注入口を設けておく。

【０１３４】次いで、基板Ｓ１とＳ２をシール壁ＳＷ、
スペーサＳＰ及び樹脂構造物ＲＳを介して貼り合わせる
（＃１１２）。

【０１３５】次いで、シール壁ＳＷで囲まれる空間内に
シール壁ＳＷに設けておいた注入口からカイラルネマテ
ィック液晶ＬＣｂを真空注入法により注入し、注入口を
封止剤によって封止する（＃１１３）。注入する液晶Ｌ
Ｃｂは、ネマティック液晶にカイラル剤を添加して、青
色波長の光を選択的に反射するように調整されたもので
ある。

【０１３６】これらにより、青色表示用の液晶表示素子
ＬＥｂを得る。

【０１３７】（ｄ）緑及び赤色表示用の液晶表示素子
ＬＥｇ、ＬＥｒも、液晶表示素子ＬＥｂと同様にして作
製される（図１０の＃１１４、＃１１５）。 §６．２．積層工程このようにして作製された液晶表示素子ＬＥｂ、ＬＥ
ｇ、ＬＥｒをこの順に積層する（＃１１６）。隣合う液
晶表示素子は透明な接着剤３により接着する。

【０１３８】この後、観察側から最も遠い位置に配置す
る液晶表示素子ＬＥｒの裏側に光吸収膜ＡＢを形成する
（＃１１７）。これらにより、積層型液晶表示装置ＭＤ
１を得る。

【０１３９】§６．３．以上説明した製造方法による
と、積層型液晶表示装置の構成要素である各液晶表示素
子をそれぞれ単独で作製することができる。さらに言う
と、二以上の液晶表示素子にまたがるような、或いは、
二以上の液晶層にまたがるような要素（例えば、柱状電
極、コンタクトホール）を形成する必要がなく、それだ
け各液晶表示素子の製造プロセスを簡易化することがで
きる。また、各液晶表示素子は、基板間に配置する液晶
を代えるだけで同様にして作製することができる。これ
らにより各液晶表示素子をそれだけ容易に作製すること
ができ、ひいては積層型液晶表示装置をそれだけ容易に
作製することができる。

【０１４０】また、上記の製造方法によると、たとえ一
つの液晶表示素子の作製に失敗したとしても、それは他
の液晶表示素子の作製には影響を与えない。それだけ歩
留りよく積層型液晶表示装置を作製することができる。
複数の液晶表示素子を作製した後それらを積層する前
に、各液晶表示素子の検査を行っておくことで、さらに
歩留りよく積層型液晶表示装置を作製することができ
る。

【０１４１】

【発明の効果】以上説明したように、本発明は液晶層等
の表示層が複数積層された積層型表示装置であって、開
口率の高い積層型液晶表示装置を提供することができ
る。

【０１４２】また、本発明は、比較的容易に作製するこ
とができる積層型表示装置を提供することができる。

【０１４３】また、本発明は、積層型表示装置を比較的
容易に作製することができる製造方法を提供することが
できる。

【図面の簡単な説明】

【図１】本発明に係る積層型液晶表示装置の一例の概略
断面図である。

【図２】図１の積層型液晶表示装置の液晶表示素子の概
略拡大断面図である。

【図３】図２の液晶表示素子の画素電極及び薄膜トラン
ジスタが形成されている基板の概略平面図である。

【図４】図３の基板の概略拡大平面図である。

【図５】図５（Ａ）及び（Ｂ）は積層型液晶表示装置の
液晶表示素子の他の例の概略断面図であり、それぞれ液
晶層に横電界及び縦電界が印加されている様子を示して
いる。

【図６】図５の液晶表示素子の櫛歯状画素電極等が形成
されている基板の概略平面図である。

【図７】本発明に係る積層型液晶表示装置の他の例の概
略断面図である。

【図８】図８〜図１０は図１の積層型液晶表示装置を作
製するときの概略工程図を示しており、図８はその一部
である。

【図９】図８〜図１０は図１の積層型液晶表示装置を作
製するときの概略工程図を示しており、図９はその一部
である。

【図１０】図８〜図１０は図１の積層型液晶表示装置を
作製するときの概略工程図を示しており、図１０はその
一部である。

【符号の説明】

ＭＤ１〜ＭＤ３積層型液晶表示装置（積層型表示装
置）ＬＥｂ、ＬＥｇ、ＬＥｒ、ＬＥ液晶表示素子（表示素
子）Ｌｂ、Ｌｇ、Ｌｒ液晶層（表示層）ＬＣｂ、ＬＣｇ、ＬＣｒ、ＬＣ液晶Ｓ１、Ｓ２基板Ｅ₁₁〜Ｅ_mn 画素電極Ｅｃ対向電極１１下地保護膜Ｔ₁₁〜Ｔ_mn 薄膜トランジスタ１２ゲート電極１３１、１３２ゲート絶縁膜を構成する絶縁層１４半導体活性層１５ソース電極１６ドレイン電極１７層間絶縁膜１７ｈ絶縁膜１７に形成されたコンタクトホールＯ１、Ｏ２配向膜Ｅ₁₁′〜Ｅ_mn′ 櫛歯状画素電極ＴＨ′ 櫛歯状画素電極の歯部分ＥＴ₁〜ＥＴ_m 櫛歯状共通電極（共通電極）ＴＨ櫛歯状シフト電極の歯部分ＧＬ₁〜ＧＬ_m ゲート信号線ＳＬ₁〜ＳＬ_m ソース信号線ＳＰスペーサＲＳ樹脂構造物ＳＷシール壁

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 9/46 9/46 ＡＦターム(参考） 2H089 HA32 QA12 TA02 TA07 2H092 GA14 GA21 JA28 JA46 KA08 NA07 NA27 PA06 5C094 AA08 AA10 AA43 BA03 BA12 BA43 CA19 CA24 DA01 DA03 DA12 DA13 EA04 EA05 EA07 EB02 EC03 FA01 FA02 FB12 FB14 FB15 GB10 5G435 AA03 AA04 AA17 BB12 BB16 CC09 CC12 EE11

Claims

【特許請求の範囲】

【請求項１】積層された複数の表示層を有する積層型表
示装置であって、該各表示層がそれぞれマトリクス状に配置された複数の
透明な画素電極及び該画素電極に接続された複数の透明
な薄膜トランジスタが形成された透明な第１基板と、該
第１基板上の複数の画素電極の全てに臨む透明な対向電
極が形成された透明な第２基板との間に挟持されている
ことを特徴とする積層型表示装置。
【請求項２】前記薄膜トランジスタの半導体活性層が、
酸化亜鉛（ＺｎＯ）を主成分とする材料からなる請求項
１記載の積層型表示装置。
【請求項３】前記薄膜トランジスタ上には透明な絶縁膜
が形成されており、該絶縁膜上に前記画素電極が形成さ
れており、該画素電極は該絶縁膜に設けられたコンタク
トホールを介して該薄膜トランジスタに電気的に接続さ
れている請求項１又は２記載の積層型表示装置。
【請求項４】前記第１及び第２基板のうちの少なくとも
一方に、前記画素電極又は前記対向電極との間に、基板
面に沿う横電界を発生させるための共通電極がさらに形
成されている請求項１から３のいずれかに記載の積層型
表示装置。
【請求項５】積層された複数の表示層を有する積層型表
示装置の製造方法であって、マトリクス状に配置された複数の透明な画素電極及び該
画素電極に接続された複数の透明な薄膜トランジスタが
形成された透明な第１基板と、該第１基板上の複数の画
素電極の全てに臨ませる透明な対向電極が形成された透
明な第２基板との間に表示層を配置して、複数の表示素
子をそれぞれ作製する表示素子作製工程と、該表示素子作製工程で作製された複数の表示素子を積層
する積層工程とを含む積層型表示装置の製造方法。