JP2003017959A - 電圧増幅回路 - Google Patents
電圧増幅回路Info
- Publication number
- JP2003017959A JP2003017959A JP2001204367A JP2001204367A JP2003017959A JP 2003017959 A JP2003017959 A JP 2003017959A JP 2001204367 A JP2001204367 A JP 2001204367A JP 2001204367 A JP2001204367 A JP 2001204367A JP 2003017959 A JP2003017959 A JP 2003017959A
- Authority
- JP
- Japan
- Prior art keywords
- voltage amplifier
- capacitor
- voltage
- gain
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 回路面積と消費電力を小さくし、かつゲイン
切替時の動作速度変動及び消費電力変動を抑える。 【解決手段】 電圧増幅回路は、電圧増幅器２と、信号
入力端子６と電圧増幅器２の入力端子との間の容量値、
電圧増幅器２の入力端子と接地との間の容量値及び電圧
増幅器２の入出力間の容量値のうち少なくとも１つを変
化させることが可能なゲイン切替器７とを有する。
切替時の動作速度変動及び消費電力変動を抑える。 【解決手段】 電圧増幅回路は、電圧増幅器２と、信号
入力端子６と電圧増幅器２の入力端子との間の容量値、
電圧増幅器２の入力端子と接地との間の容量値及び電圧
増幅器２の入出力間の容量値のうち少なくとも１つを変
化させることが可能なゲイン切替器７とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲイン切り替えが
可能な電圧増幅回路に関するものである。
可能な電圧増幅回路に関するものである。
【０００２】
【従来の技術】図７は従来の電圧増幅回路でゲイン切り
替えを行った場合の回路例である。図７の電圧増幅回路
は、電源１０１ａ，１０１ｂと、電圧増幅器１０２ａ，
１０２ｂと、Ｎ型ＭＯＳトランジスタからなる電圧クラ
ンプスイッチ１０４ａ，１０４ｂと、クランプ電圧源１
０５ａ，１０５ｂと、インバータ１１０〜１１２と、Ｎ
型ＭＯＳトランジスタからなるゲイン切替スイッチ１１
３，１１４と、コンデンサＣ１０１〜Ｃ１０３とから構
成される。電圧増幅器１０２ａは、Ｎ型ＭＯＳトランジ
スタ１２０ａ，１２１ａから構成され、電圧増幅器１０
２ｂは、Ｎ型ＭＯＳトランジスタ１２０ｂ，１２１ｂか
ら構成される。
替えを行った場合の回路例である。図７の電圧増幅回路
は、電源１０１ａ，１０１ｂと、電圧増幅器１０２ａ，
１０２ｂと、Ｎ型ＭＯＳトランジスタからなる電圧クラ
ンプスイッチ１０４ａ，１０４ｂと、クランプ電圧源１
０５ａ，１０５ｂと、インバータ１１０〜１１２と、Ｎ
型ＭＯＳトランジスタからなるゲイン切替スイッチ１１
３，１１４と、コンデンサＣ１０１〜Ｃ１０３とから構
成される。電圧増幅器１０２ａは、Ｎ型ＭＯＳトランジ
スタ１２０ａ，１２１ａから構成され、電圧増幅器１０
２ｂは、Ｎ型ＭＯＳトランジスタ１２０ｂ，１２１ｂか
ら構成される。
【０００３】電圧増幅器１０２ａ，１０２ｂの電圧利得
（ゲイン）は同一である。ただし、ＭＯＳトランジスタ
１２０ａのゲートと接地（ＧＮＤ）との間にコンデンサ
Ｃ１０２を設けているため、信号入力端子１０６から信
号出力端子１０３までのゲインは、電圧増幅器１０２ａ
を通る方が電圧増幅器１０２ｂを通る方よりも小さくな
る。
（ゲイン）は同一である。ただし、ＭＯＳトランジスタ
１２０ａのゲートと接地（ＧＮＤ）との間にコンデンサ
Ｃ１０２を設けているため、信号入力端子１０６から信
号出力端子１０３までのゲインは、電圧増幅器１０２ａ
を通る方が電圧増幅器１０２ｂを通る方よりも小さくな
る。
【０００４】ゲイン切替端子１０８に印加される電圧が
５Ｖのとき、スイッチ１１３がオフ、スイッチ１１４が
オンとなるので、信号入力端子１０６から電圧増幅器１
０２ｂを通る回路が選択されて図７の電圧増幅回路のゲ
インは高くなる。また、ゲイン切替端子１０８に印加さ
れる電圧が０Ｖのとき、スイッチ１１３がオン、スイッ
チ１１４がオフとなるので、電圧増幅器１０２ａを通る
回路が選択されて図７の電圧増幅回路のゲインは低くな
る。こうして、ゲインを切り替えることができる。
５Ｖのとき、スイッチ１１３がオフ、スイッチ１１４が
オンとなるので、信号入力端子１０６から電圧増幅器１
０２ｂを通る回路が選択されて図７の電圧増幅回路のゲ
インは高くなる。また、ゲイン切替端子１０８に印加さ
れる電圧が０Ｖのとき、スイッチ１１３がオン、スイッ
チ１１４がオフとなるので、電圧増幅器１０２ａを通る
回路が選択されて図７の電圧増幅回路のゲインは低くな
る。こうして、ゲインを切り替えることができる。
【０００５】図８は従来の他の電圧増幅回路の構成を示
す回路図である。図８の電圧増幅回路は、電源２０１
ａ，２０１ｂと、電圧増幅器２０２ａ，２０２ｂと、Ｎ
型ＭＯＳトランジスタからなる電圧クランプスイッチ２
０４ａ，２０４ｂと、クランプ電圧源２０５ａ，２０５
ｂと、インバータ２１０〜２１２と、Ｎ型ＭＯＳトラン
ジスタからなるゲイン切替スイッチ２１３，２１４と、
コンデンサＣ２０１，Ｃ２０２とから構成される。電圧
増幅器２０２ａは、Ｎ型ＭＯＳトランジスタ２２０ａ，
２２１ａから構成され、電圧増幅器２０２ｂは、Ｎ型Ｍ
ＯＳトランジスタ２２０ｂ，２２１ｂから構成される。
す回路図である。図８の電圧増幅回路は、電源２０１
ａ，２０１ｂと、電圧増幅器２０２ａ，２０２ｂと、Ｎ
型ＭＯＳトランジスタからなる電圧クランプスイッチ２
０４ａ，２０４ｂと、クランプ電圧源２０５ａ，２０５
ｂと、インバータ２１０〜２１２と、Ｎ型ＭＯＳトラン
ジスタからなるゲイン切替スイッチ２１３，２１４と、
コンデンサＣ２０１，Ｃ２０２とから構成される。電圧
増幅器２０２ａは、Ｎ型ＭＯＳトランジスタ２２０ａ，
２２１ａから構成され、電圧増幅器２０２ｂは、Ｎ型Ｍ
ＯＳトランジスタ２２０ｂ，２２１ｂから構成される。
【０００６】電圧増幅器２０２ａ，２０２ｂのゲイン
は、図９の入出力特性から分かるように、電圧増幅器２
０２ａの方が大きい。ゲイン切替端子２０８に印加され
る電圧が５Ｖのとき、スイッチ２１３がオフ、スイッチ
２１４がオンとなるので、信号入力端子１０６から電圧
増幅器２０２ｂを通る回路が選択されて図８の電圧増幅
回路のゲインは低くなる。また、ゲイン切替端子２０８
に印加される電圧が０Ｖのとき、スイッチ２１３がオ
ン、スイッチ２１４がオフとなるので、電圧増幅器２０
２ａを通る回路が選択されて図８の電圧増幅回路のゲイ
ンは高くなる。こうして、ゲインを切り替えることがで
きる。
は、図９の入出力特性から分かるように、電圧増幅器２
０２ａの方が大きい。ゲイン切替端子２０８に印加され
る電圧が５Ｖのとき、スイッチ２１３がオフ、スイッチ
２１４がオンとなるので、信号入力端子１０６から電圧
増幅器２０２ｂを通る回路が選択されて図８の電圧増幅
回路のゲインは低くなる。また、ゲイン切替端子２０８
に印加される電圧が０Ｖのとき、スイッチ２１３がオ
ン、スイッチ２１４がオフとなるので、電圧増幅器２０
２ａを通る回路が選択されて図８の電圧増幅回路のゲイ
ンは高くなる。こうして、ゲインを切り替えることがで
きる。
【０００７】図１０は従来の他の電圧増幅回路の構成を
示す回路図である。図１０の電圧増幅回路は、電源３０
１と、電圧増幅器３０２と、Ｎ型ＭＯＳトランジスタか
らなる電圧クランプスイッチ３０４と、クランプ電圧源
３０５と、インバータ３１０，３１１と、コンデンサＣ
３０１とから構成される。電圧増幅器３０１は、Ｎ型Ｍ
ＯＳトランジスタ３２０，３２１，３２２から構成され
る。
示す回路図である。図１０の電圧増幅回路は、電源３０
１と、電圧増幅器３０２と、Ｎ型ＭＯＳトランジスタか
らなる電圧クランプスイッチ３０４と、クランプ電圧源
３０５と、インバータ３１０，３１１と、コンデンサＣ
３０１とから構成される。電圧増幅器３０１は、Ｎ型Ｍ
ＯＳトランジスタ３２０，３２１，３２２から構成され
る。
【０００８】図１０の回路では、抵抗（定電流源）とし
て用いるトランジスタ３２０，３２１を２つ設け、その
片方のトランジスタ３２１をオン／オフすることでゲイ
ンを切り替えている。すなわち、ゲイン切替端子３０８
に印加される電圧が５Ｖのとき、ＭＯＳトランジスタ３
２１がオフとなるので、図１０の電圧増幅回路のゲイン
は高くなる。また、ゲイン切替端子３０８に印加される
電圧が０Ｖのとき、トランジスタ３２１がオンとなるの
で、図１０の電圧増幅回路のゲインは低くなる。
て用いるトランジスタ３２０，３２１を２つ設け、その
片方のトランジスタ３２１をオン／オフすることでゲイ
ンを切り替えている。すなわち、ゲイン切替端子３０８
に印加される電圧が５Ｖのとき、ＭＯＳトランジスタ３
２１がオフとなるので、図１０の電圧増幅回路のゲイン
は高くなる。また、ゲイン切替端子３０８に印加される
電圧が０Ｖのとき、トランジスタ３２１がオンとなるの
で、図１０の電圧増幅回路のゲインは低くなる。
【０００９】
【発明が解決しようとする課題】図７の電圧増幅回路で
は、同一の電圧増幅器１０２ａ，１０２ｂを２つ使用し
ているため、ゲインを切り替えても動作速度は変化しな
いが、図８の電圧増幅回路では、ゲインが異なる電圧増
幅器２０２ａ，２０２ｂを使用しているため、ゲイン切
り替えを行うと、動作速度が変化するという問題点があ
った。また、図７、図８の電圧増幅回路では、電圧増幅
器を２つ使用しているため、回路面積が大きくなり、消
費電力が大きくなるという問題点があった。
は、同一の電圧増幅器１０２ａ，１０２ｂを２つ使用し
ているため、ゲインを切り替えても動作速度は変化しな
いが、図８の電圧増幅回路では、ゲインが異なる電圧増
幅器２０２ａ，２０２ｂを使用しているため、ゲイン切
り替えを行うと、動作速度が変化するという問題点があ
った。また、図７、図８の電圧増幅回路では、電圧増幅
器を２つ使用しているため、回路面積が大きくなり、消
費電力が大きくなるという問題点があった。
【００１０】これに対して、図１０の電圧増幅回路で
は、電圧増幅器が１つであるため、図７、図８の電圧増
幅回路よりも回路面積と消費電力を小さくすることがで
きる。しかしながら、図１０の電圧増幅回路では、電圧
増幅器３０２を流れる電流値がトランジスタ３２１のオ
ン／オフで異なるため、高ゲインと低ゲインとの比であ
るゲイン変動比が大きくなるほど動作速度が大きく変化
し、消費電力も大きく変化する。したがって、ゲイン変
動比が２倍程度の微小なゲインの切り替えには有効であ
るが、ゲイン変動比が大きくなると、ゲイン切り替え時
に動作速度が大きく変化し、消費電力も大きく変化する
という問題点があった。本発明は、上記課題を解決する
ためになされたもので、回路面積と消費電力を小さくす
ることができ、かつゲイン切替時の動作速度変動及び消
費電力変動を抑えることができる電圧増幅回路を提供す
ることを目的とする。
は、電圧増幅器が１つであるため、図７、図８の電圧増
幅回路よりも回路面積と消費電力を小さくすることがで
きる。しかしながら、図１０の電圧増幅回路では、電圧
増幅器３０２を流れる電流値がトランジスタ３２１のオ
ン／オフで異なるため、高ゲインと低ゲインとの比であ
るゲイン変動比が大きくなるほど動作速度が大きく変化
し、消費電力も大きく変化する。したがって、ゲイン変
動比が２倍程度の微小なゲインの切り替えには有効であ
るが、ゲイン変動比が大きくなると、ゲイン切り替え時
に動作速度が大きく変化し、消費電力も大きく変化する
という問題点があった。本発明は、上記課題を解決する
ためになされたもので、回路面積と消費電力を小さくす
ることができ、かつゲイン切替時の動作速度変動及び消
費電力変動を抑えることができる電圧増幅回路を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】本発明の電圧増幅回路
は、信号入力端子（６）から入力された信号を電圧増幅
する電圧増幅器（２）と、前記信号入力端子と前記電圧
増幅器の入力端子との間の容量値、前記電圧増幅器の入
力端子と接地との間の容量値及び前記電圧増幅器の入出
力間の容量値のうち少なくとも１つを変化させることが
可能なゲイン切替器（７，７ａ，７ｂ）とを有するもの
である。また、本発明の電圧増幅回路の１構成例におい
て、前記ゲイン切替器（７）は、前記信号入力端子と前
記電圧増幅器の入力端子との間に設けられた第１のコン
デンサ（Ｃ１）と、一端が前記電圧増幅器の入力端子と
前記第１のコンデンサとの接続点に接続された第２のコ
ンデンサ（Ｃ２）と、一方の接点が前記第２のコンデン
サの他端に接続され、他方の接点が接地された第１のス
イッチ（ＳＷ１）と、一方の接点が前記信号入力端子に
接続され、他方の接点が前記第２のコンデンサの他端に
接続された第２のスイッチ（ＳＷ２）とからなるもので
ある。
は、信号入力端子（６）から入力された信号を電圧増幅
する電圧増幅器（２）と、前記信号入力端子と前記電圧
増幅器の入力端子との間の容量値、前記電圧増幅器の入
力端子と接地との間の容量値及び前記電圧増幅器の入出
力間の容量値のうち少なくとも１つを変化させることが
可能なゲイン切替器（７，７ａ，７ｂ）とを有するもの
である。また、本発明の電圧増幅回路の１構成例におい
て、前記ゲイン切替器（７）は、前記信号入力端子と前
記電圧増幅器の入力端子との間に設けられた第１のコン
デンサ（Ｃ１）と、一端が前記電圧増幅器の入力端子と
前記第１のコンデンサとの接続点に接続された第２のコ
ンデンサ（Ｃ２）と、一方の接点が前記第２のコンデン
サの他端に接続され、他方の接点が接地された第１のス
イッチ（ＳＷ１）と、一方の接点が前記信号入力端子に
接続され、他方の接点が前記第２のコンデンサの他端に
接続された第２のスイッチ（ＳＷ２）とからなるもので
ある。
【００１２】また、本発明の電圧増幅回路の１構成例に
おいて、前記ゲイン切替器（７ａ）は、前記信号入力端
子と前記電圧増幅器の入力端子との間に設けられた第１
のコンデンサ（Ｃ１）と、一端が前記電圧増幅器の入力
端子と前記第１のコンデンサとの接続点に接続された第
２のコンデンサ（Ｃ２）と、一端が前記電圧増幅器の入
力端子と前記第１のコンデンサとの接続点に接続された
第３のコンデンサ（Ｃ３）と、一方の接点が前記第２の
コンデンサの他端に接続され、他方の接点が接地された
第１のスイッチ（ＳＷ１）と、一方の接点が前記信号入
力端子に接続され、他方の接点が前記第２のコンデンサ
の他端に接続された第２のスイッチ（ＳＷ２）と、一方
の接点が前記信号入力端子に接続され、他方の接点が前
記第３のコンデンサの他端に接続された第３のスイッチ
（ＳＷ３）と、一方の接点が前記第３のコンデンサの他
端に接続され、他方の接点が接地された第４のスイッチ
（ＳＷ４）とからなるものである。また、本発明の電圧
増幅回路の１構成例において、前記ゲイン切替器（７
ｂ）は、前記信号入力端子と前記電圧増幅器の入力端子
との間に設けられた第１のコンデンサ（Ｃ１）と、一端
が前記電圧増幅器の入力端子と前記第１のコンデンサと
の接続点に接続された第２のコンデンサ（Ｃ２）と、一
方の接点が前記第２のコンデンサの他端に接続され、他
方の接点が前記電圧増幅器の出力端子に接続された第１
のスイッチ（ＳＷ１）と、一方の接点が前記信号入力端
子に接続され、他方の接点が前記第２のコンデンサの他
端に接続された第２のスイッチ（ＳＷ２）とからなるも
のである。
おいて、前記ゲイン切替器（７ａ）は、前記信号入力端
子と前記電圧増幅器の入力端子との間に設けられた第１
のコンデンサ（Ｃ１）と、一端が前記電圧増幅器の入力
端子と前記第１のコンデンサとの接続点に接続された第
２のコンデンサ（Ｃ２）と、一端が前記電圧増幅器の入
力端子と前記第１のコンデンサとの接続点に接続された
第３のコンデンサ（Ｃ３）と、一方の接点が前記第２の
コンデンサの他端に接続され、他方の接点が接地された
第１のスイッチ（ＳＷ１）と、一方の接点が前記信号入
力端子に接続され、他方の接点が前記第２のコンデンサ
の他端に接続された第２のスイッチ（ＳＷ２）と、一方
の接点が前記信号入力端子に接続され、他方の接点が前
記第３のコンデンサの他端に接続された第３のスイッチ
（ＳＷ３）と、一方の接点が前記第３のコンデンサの他
端に接続され、他方の接点が接地された第４のスイッチ
（ＳＷ４）とからなるものである。また、本発明の電圧
増幅回路の１構成例において、前記ゲイン切替器（７
ｂ）は、前記信号入力端子と前記電圧増幅器の入力端子
との間に設けられた第１のコンデンサ（Ｃ１）と、一端
が前記電圧増幅器の入力端子と前記第１のコンデンサと
の接続点に接続された第２のコンデンサ（Ｃ２）と、一
方の接点が前記第２のコンデンサの他端に接続され、他
方の接点が前記電圧増幅器の出力端子に接続された第１
のスイッチ（ＳＷ１）と、一方の接点が前記信号入力端
子に接続され、他方の接点が前記第２のコンデンサの他
端に接続された第２のスイッチ（ＳＷ２）とからなるも
のである。
【００１３】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の実施の形態について図面を参照して詳細に説明す
る。図１は本発明の第１の実施の形態となる電圧増幅回
路の構成を示す回路図である。この電圧増幅回路は、電
源１と、電圧増幅器２と、電圧クランプスイッチ４と、
電圧増幅器２の動作点を決定するクランプ電圧源５と、
電圧増幅回路のゲインを切り替えるためのゲイン切替器
７と、インバータ１０とから構成される。
明の実施の形態について図面を参照して詳細に説明す
る。図１は本発明の第１の実施の形態となる電圧増幅回
路の構成を示す回路図である。この電圧増幅回路は、電
源１と、電圧増幅器２と、電圧クランプスイッチ４と、
電圧増幅器２の動作点を決定するクランプ電圧源５と、
電圧増幅回路のゲインを切り替えるためのゲイン切替器
７と、インバータ１０とから構成される。
【００１４】電圧増幅器２は、２つのＮ型ＭＯＳトラン
ジスタ２０，２１から構成される。信号入力端子６から
入力された信号は、ゲイン切替器７中のコンデンサＣ１
を介して電圧増幅器２のソース接地ＭＯＳトランジスタ
２０のゲートに入力される。このソース接地トランジス
タ２０のドレインは、信号出力端子３とＭＯＳトランジ
スタ２１のソースとに接続されている。ＭＯＳトランジ
スタ２１は、ドレインとゲートが電源１に接続され、抵
抗体及び定電流源として使用される。
ジスタ２０，２１から構成される。信号入力端子６から
入力された信号は、ゲイン切替器７中のコンデンサＣ１
を介して電圧増幅器２のソース接地ＭＯＳトランジスタ
２０のゲートに入力される。このソース接地トランジス
タ２０のドレインは、信号出力端子３とＭＯＳトランジ
スタ２１のソースとに接続されている。ＭＯＳトランジ
スタ２１は、ドレインとゲートが電源１に接続され、抵
抗体及び定電流源として使用される。
【００１５】電圧増幅器２は、図２の入出力特性で示す
ように反転増幅器として動作する。また、クランプ電圧
源５の電圧を図中のクランプ電圧源設定範囲内に設定
し、電圧増幅器２を動作させた場合の入力波形と出力波
形を図２に示す。電圧増幅器２の電圧利得（ゲイン）
は、入力電圧をＶｉ、出力電圧をＶｏとすると、Ｖｏ／
Ｖｉで得られる。
ように反転増幅器として動作する。また、クランプ電圧
源５の電圧を図中のクランプ電圧源設定範囲内に設定
し、電圧増幅器２を動作させた場合の入力波形と出力波
形を図２に示す。電圧増幅器２の電圧利得（ゲイン）
は、入力電圧をＶｉ、出力電圧をＶｏとすると、Ｖｏ／
Ｖｉで得られる。
【００１６】ゲイン切替器７は、Ｎ型ＭＯＳトランジス
タからなるスイッチＳＷ１，ＳＷ２と、コンデンサＣ
１、Ｃ２と、インバータ７０，７１とから構成される。
スイッチＳＷ１の一方の接点（ドレイン又はソース）
は、コンデンサＣ２の一端及びスイッチＳＷ２の一方の
接点と接続され、スイッチＳＷ１の他方の接点は、接地
されている。また、スイッチＳＷ２の他方の接点は、信
号入力端子６と接続されている。
タからなるスイッチＳＷ１，ＳＷ２と、コンデンサＣ
１、Ｃ２と、インバータ７０，７１とから構成される。
スイッチＳＷ１の一方の接点（ドレイン又はソース）
は、コンデンサＣ２の一端及びスイッチＳＷ２の一方の
接点と接続され、スイッチＳＷ１の他方の接点は、接地
されている。また、スイッチＳＷ２の他方の接点は、信
号入力端子６と接続されている。
【００１７】前述のように、コンデンサＣ１は信号入力
端子６とＭＯＳトランジスタ２０のゲートとの間に挿入
されている。コンデンサＣ２の他端は、ＭＯＳトランジ
スタ２０のゲートに接続されている。ゲイン切替端子８
に入力された信号は、インバータ７０で論理反転され、
スイッチＳＷ２の入力端子（ゲート）に入力される。ま
た、インバータ７０の出力は、インバータ７１で論理反
転され、スイッチＳＷ１の入力端子（ゲート）に入力さ
れる。
端子６とＭＯＳトランジスタ２０のゲートとの間に挿入
されている。コンデンサＣ２の他端は、ＭＯＳトランジ
スタ２０のゲートに接続されている。ゲイン切替端子８
に入力された信号は、インバータ７０で論理反転され、
スイッチＳＷ２の入力端子（ゲート）に入力される。ま
た、インバータ７０の出力は、インバータ７１で論理反
転され、スイッチＳＷ１の入力端子（ゲート）に入力さ
れる。
【００１８】Ｎ型ＭＯＳトランジスタからなる電圧クラ
ンプスイッチ４の一方の接点は、ＭＯＳトランジスタ２
０のゲートと接続され、他方の接点はクランプ電圧源５
と接続されている。クランプパルス入力端子９に入力さ
れた信号は、インバータ１０で論理反転され、電圧クラ
ンプスイッチ４の入力端子（ゲート）に入力される。電
圧クランプスイッチ４は、増幅器として使用している場
合にはオフに、電圧増幅器２の動作電圧を設定する際に
はオンにする。
ンプスイッチ４の一方の接点は、ＭＯＳトランジスタ２
０のゲートと接続され、他方の接点はクランプ電圧源５
と接続されている。クランプパルス入力端子９に入力さ
れた信号は、インバータ１０で論理反転され、電圧クラ
ンプスイッチ４の入力端子（ゲート）に入力される。電
圧クランプスイッチ４は、増幅器として使用している場
合にはオフに、電圧増幅器２の動作電圧を設定する際に
はオンにする。
【００１９】電圧増幅器２の動作電圧（クランプ電圧源
５の電圧）は、電圧増幅器２に入力される信号の波形と
その振幅に応じて設定される。この動作電圧は、図２に
示したクランプ電圧源設定範囲内にあって、電圧増幅器
２が反転増幅器として動作する範囲に通常は設定され
る。
５の電圧）は、電圧増幅器２に入力される信号の波形と
その振幅に応じて設定される。この動作電圧は、図２に
示したクランプ電圧源設定範囲内にあって、電圧増幅器
２が反転増幅器として動作する範囲に通常は設定され
る。
【００２０】ここで、本発明の特徴である、電圧増幅回
路のゲインを変化させる場合の各スイッチの設定につい
て説明する。まず、ゲインを高くして使用する場合、ス
イッチＳＷ２をオン、スイッチＳＷ１をオフとして、コ
ンデンサＣ１とＣ２を並列に接続する。また、ゲインを
低くして使用する場合、スイッチＳＷ１をオン、スイッ
チＳＷ２をオフとして、コンデンサＣ２の一端を接地す
る。
路のゲインを変化させる場合の各スイッチの設定につい
て説明する。まず、ゲインを高くして使用する場合、ス
イッチＳＷ２をオン、スイッチＳＷ１をオフとして、コ
ンデンサＣ１とＣ２を並列に接続する。また、ゲインを
低くして使用する場合、スイッチＳＷ１をオン、スイッ
チＳＷ２をオフとして、コンデンサＣ２の一端を接地す
る。
【００２１】スイッチＳＷ１，ＳＷ２の入力端子（ゲー
ト）は、インバータ７０，７１の出力に接続されてい
る。したがって、ゲイン切替端子８に印加する信号電圧
を０Ｖまたは５Ｖにすることで高いゲインと低いゲイン
のいずれか一方を選択することができる。ゲイン切替端
子８に印加される電圧が５Ｖのとき、スイッチＳＷ１が
オン、スイッチＳＷ２がオフとなり、図１の電圧増幅回
路のゲインは低くなる。また、ゲイン切替端子８に印加
される電圧が０Ｖのとき、スイッチＳＷ２がオン、スイ
ッチＳＷ１がオフとなり、電圧増幅回路のゲインは高く
なる。
ト）は、インバータ７０，７１の出力に接続されてい
る。したがって、ゲイン切替端子８に印加する信号電圧
を０Ｖまたは５Ｖにすることで高いゲインと低いゲイン
のいずれか一方を選択することができる。ゲイン切替端
子８に印加される電圧が５Ｖのとき、スイッチＳＷ１が
オン、スイッチＳＷ２がオフとなり、図１の電圧増幅回
路のゲインは低くなる。また、ゲイン切替端子８に印加
される電圧が０Ｖのとき、スイッチＳＷ２がオン、スイ
ッチＳＷ１がオフとなり、電圧増幅回路のゲインは高く
なる。
【００２２】本実施の形態では、電圧増幅回路のゲイン
を切り替えるためにコンデンサＣ２を用い、コンデンサ
Ｃ２をコンデンサＣ１と並列に接続するか、ＭＯＳトラ
ンジスタ２０のゲートとＧＮＤとの間に接続するかによ
りゲインの切り替えを行っている点で従来と異なってい
る。
を切り替えるためにコンデンサＣ２を用い、コンデンサ
Ｃ２をコンデンサＣ１と並列に接続するか、ＭＯＳトラ
ンジスタ２０のゲートとＧＮＤとの間に接続するかによ
りゲインの切り替えを行っている点で従来と異なってい
る。
【００２３】電圧増幅器２のゲイン及び動作速度を希望
値に設計するには、Ｎ型ＭＯＳトランジスタ２０，２１
のゲート長Ｌとトランジスタ幅Ｗを変更すればよい。Ｍ
ＯＳトランジスタ２０のトランジスタ幅Ｗを大きく、ゲ
ート長Ｌを小さくすると、電圧増幅器２のゲインが大き
くなる。また、ＭＯＳトランジスタ２１のトランジスタ
幅Ｗを大きく、ゲート長Ｌを小さくすると、電圧増幅器
２のゲインは小さくなるが、回路を流れる電流が多くな
って電圧増幅器２の動作速度が速くなる。
値に設計するには、Ｎ型ＭＯＳトランジスタ２０，２１
のゲート長Ｌとトランジスタ幅Ｗを変更すればよい。Ｍ
ＯＳトランジスタ２０のトランジスタ幅Ｗを大きく、ゲ
ート長Ｌを小さくすると、電圧増幅器２のゲインが大き
くなる。また、ＭＯＳトランジスタ２１のトランジスタ
幅Ｗを大きく、ゲート長Ｌを小さくすると、電圧増幅器
２のゲインは小さくなるが、回路を流れる電流が多くな
って電圧増幅器２の動作速度が速くなる。
【００２４】このようなゲインと動作速度の設定は、Ｍ
ＯＳトランジスタ２０，２１の大きさのバランスとトラ
ンジスタ２０，２１の基本特性によって決定することが
できる。実際の設計では、ＳＰＩＣＥ（Simulation Pro
gram with Integrated Circuit Emphasis ）等の市販さ
れているシミュレータを用いて動作速度、ゲインの決定
を行う。
ＯＳトランジスタ２０，２１の大きさのバランスとトラ
ンジスタ２０，２１の基本特性によって決定することが
できる。実際の設計では、ＳＰＩＣＥ（Simulation Pro
gram with Integrated Circuit Emphasis ）等の市販さ
れているシミュレータを用いて動作速度、ゲインの決定
を行う。
【００２５】次に、ゲイン切り替えについて説明する。
図３は本実施の形態の電圧増幅回路において高ゲインを
選択した場合の回路を略したものである。信号入力端子
６は、コンデンサＣ１，Ｃ２の並列接続を介してソース
接地のＭＯＳトランジスタ２０のゲートに接続される。
ＭＯＳトランジスタ２０のゲート電圧は、入力信号が入
っていない状態で電圧増幅器２の動作範囲にクランプさ
れている状態を仮定している。
図３は本実施の形態の電圧増幅回路において高ゲインを
選択した場合の回路を略したものである。信号入力端子
６は、コンデンサＣ１，Ｃ２の並列接続を介してソース
接地のＭＯＳトランジスタ２０のゲートに接続される。
ＭＯＳトランジスタ２０のゲート電圧は、入力信号が入
っていない状態で電圧増幅器２の動作範囲にクランプさ
れている状態を仮定している。
【００２６】この図３において、コンデンサＣ３，Ｃ４
は、それぞれＭＯＳトランジスタ２０のゲート−ドレイ
ン間、ゲート−ソース間の寄生容量を示している。電圧
増幅器２の直流ゲインを仮にａと仮定すると、信号入力
端子６から信号出力端子３までのゲインＢは、近似的に
式（１）で表すことができる。 Ｂ＝ａ×（Ｃ４＋ａ×Ｃ３＋Ｃ１＋Ｃ２）／（ａ×Ｃ３＋Ｃ４） ・・・（１）
は、それぞれＭＯＳトランジスタ２０のゲート−ドレイ
ン間、ゲート−ソース間の寄生容量を示している。電圧
増幅器２の直流ゲインを仮にａと仮定すると、信号入力
端子６から信号出力端子３までのゲインＢは、近似的に
式（１）で表すことができる。 Ｂ＝ａ×（Ｃ４＋ａ×Ｃ３＋Ｃ１＋Ｃ２）／（ａ×Ｃ３＋Ｃ４） ・・・（１）
【００２７】図４は本実施の形態の電圧増幅回路におい
て低ゲインを選択した場合の回路を略したものである。
信号入力端子６は、コンデンサＣ１を介してソース接地
のＭＯＳトランジスタ２０のゲートに接続される。ま
た、コンデンサＣ２は、ＭＯＳトランジスタ２０のゲー
トと接地（ＧＮＤ）との間に接続される。図４は、図３
の場合と同様に、ＭＯＳトランジスタ２０のゲート電圧
が電圧増幅器２の動作範囲にクランプされている状態を
仮定している。
て低ゲインを選択した場合の回路を略したものである。
信号入力端子６は、コンデンサＣ１を介してソース接地
のＭＯＳトランジスタ２０のゲートに接続される。ま
た、コンデンサＣ２は、ＭＯＳトランジスタ２０のゲー
トと接地（ＧＮＤ）との間に接続される。図４は、図３
の場合と同様に、ＭＯＳトランジスタ２０のゲート電圧
が電圧増幅器２の動作範囲にクランプされている状態を
仮定している。
【００２８】図４の場合の信号入力端子６から信号出力
端子３までのゲインＢ’は、近似的に式（２）で表すこ
とができる。 Ｂ’＝ａ×（Ｃ４＋ａ×Ｃ３＋Ｃ１＋Ｃ２）／（ａ×Ｃ３＋Ｃ４＋Ｃ２） ・・・（２）
端子３までのゲインＢ’は、近似的に式（２）で表すこ
とができる。 Ｂ’＝ａ×（Ｃ４＋ａ×Ｃ３＋Ｃ１＋Ｃ２）／（ａ×Ｃ３＋Ｃ４＋Ｃ２） ・・・（２）
【００２９】実際の増幅率Ｂ，Ｂ’は、ＳＰＩＣＥ等の
回路シミュレータを用いて設計を行う。コンデンサＣ
１，Ｃ２の切替により、Ｂ：Ｂ’＝４：１のゲイン変動
比にするには、ＭＯＳトランジスタ２０のゲート長Ｌ＝
４ｕｍ、トランジスタ幅Ｗ＝４００ｕｍ、ＭＯＳトラン
ジスタ２１のゲート長Ｌ＝５ｕｍ、トランジスタ幅Ｗ＝
２５ｕｍ、Ｃ１＝１．５ｐＦ、Ｃ２＝４．５ｐＦとすれ
ば良い。ゲイン変動比を下げるには、コンデンサＣ２を
小さく、コンデンサＣ１を大きくすればよい。
回路シミュレータを用いて設計を行う。コンデンサＣ
１，Ｃ２の切替により、Ｂ：Ｂ’＝４：１のゲイン変動
比にするには、ＭＯＳトランジスタ２０のゲート長Ｌ＝
４ｕｍ、トランジスタ幅Ｗ＝４００ｕｍ、ＭＯＳトラン
ジスタ２１のゲート長Ｌ＝５ｕｍ、トランジスタ幅Ｗ＝
２５ｕｍ、Ｃ１＝１．５ｐＦ、Ｃ２＝４．５ｐＦとすれ
ば良い。ゲイン変動比を下げるには、コンデンサＣ２を
小さく、コンデンサＣ１を大きくすればよい。
【００３０】［第２の実施の形態］以下、本発明の第２
の実施の形態について説明する。図５は本発明の第２の
実施の形態となる電圧増幅回路の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。本
実施の形態のゲイン切替器７ａは、ゲイン切替器７に、
コンデンサＣ３と、Ｎ型ＭＯＳトランジスタからなるス
イッチＳＷ３，ＳＷ４とを追加したものである。
の実施の形態について説明する。図５は本発明の第２の
実施の形態となる電圧増幅回路の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。本
実施の形態のゲイン切替器７ａは、ゲイン切替器７に、
コンデンサＣ３と、Ｎ型ＭＯＳトランジスタからなるス
イッチＳＷ３，ＳＷ４とを追加したものである。
【００３１】スイッチＳＷ４の一方の接点（ドレイン又
はソース）は、コンデンサＣ３の一端及びスイッチＳＷ
３の一方の接点と接続され、スイッチＳＷ４の他方の接
点は、接地されている。また、スイッチＳＷ３の他方の
接点は、信号入力端子６と接続されている。コンデンサ
Ｃ３の他端は、ＭＯＳトランジスタ２０のゲートに接続
されている。
はソース）は、コンデンサＣ３の一端及びスイッチＳＷ
３の一方の接点と接続され、スイッチＳＷ４の他方の接
点は、接地されている。また、スイッチＳＷ３の他方の
接点は、信号入力端子６と接続されている。コンデンサ
Ｃ３の他端は、ＭＯＳトランジスタ２０のゲートに接続
されている。
【００３２】ゲイン切替端子８’に入力された信号は、
インバータ７２で論理反転され、スイッチＳＷ３の入力
端子（ゲート）に入力される。また、インバータ７２の
出力は、インバータ７３で論理反転され、スイッチＳＷ
４の入力端子（ゲート）に入力される。以上の構成によ
り、本実施の形態では、電圧増幅回路のゲインを４段階
に設定できるようにしている。
インバータ７２で論理反転され、スイッチＳＷ３の入力
端子（ゲート）に入力される。また、インバータ７２の
出力は、インバータ７３で論理反転され、スイッチＳＷ
４の入力端子（ゲート）に入力される。以上の構成によ
り、本実施の形態では、電圧増幅回路のゲインを４段階
に設定できるようにしている。
【００３３】ゲイン切替端子８，８’に印加される電圧
が共に５Ｖのとき、スイッチＳＷ１がオン、スイッチＳ
Ｗ２がオフ、スイッチＳＷ３がオフ、スイッチＳＷ４が
オンとなるので、ＭＯＳトランジスタ２０のゲートとＧ
ＮＤとの間に、コンデンサＣ２，Ｃ３が挿入される。ゲ
イン切替端子８に印加される電圧が５Ｖ、ゲイン切替端
子８’に印加される電圧が０Ｖのとき、スイッチＳＷ１
がオン、スイッチＳＷ２がオフ、スイッチＳＷ３がオ
ン、スイッチＳＷ４がオフとなるので、コンデンサＣ３
がコンデンサＣ１と並列に接続され、ＭＯＳトランジス
タ２０のゲートとＧＮＤとの間にコンデンサＣ２が挿入
される。
が共に５Ｖのとき、スイッチＳＷ１がオン、スイッチＳ
Ｗ２がオフ、スイッチＳＷ３がオフ、スイッチＳＷ４が
オンとなるので、ＭＯＳトランジスタ２０のゲートとＧ
ＮＤとの間に、コンデンサＣ２，Ｃ３が挿入される。ゲ
イン切替端子８に印加される電圧が５Ｖ、ゲイン切替端
子８’に印加される電圧が０Ｖのとき、スイッチＳＷ１
がオン、スイッチＳＷ２がオフ、スイッチＳＷ３がオ
ン、スイッチＳＷ４がオフとなるので、コンデンサＣ３
がコンデンサＣ１と並列に接続され、ＭＯＳトランジス
タ２０のゲートとＧＮＤとの間にコンデンサＣ２が挿入
される。
【００３４】また、ゲイン切替端子８に印加される電圧
が０Ｖ、ゲイン切替端子８’に印加される電圧が５Ｖの
とき、スイッチＳＷ１がオフ、スイッチＳＷ２がオン、
スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなるの
で、コンデンサＣ２がコンデンサＣ１と並列に接続さ
れ、ＭＯＳトランジスタ２０のゲートとＧＮＤとの間に
コンデンサＣ３が挿入される。そして、ゲイン切替端子
８，８’に印加される電圧が共に０Ｖのとき、スイッチ
ＳＷ１がオフ、スイッチＳＷ２がオン、スイッチＳＷ３
がオン、スイッチＳＷ４がオフとなるので、コンデンサ
Ｃ２，Ｃ３がコンデンサＣ１と並列に接続される。
が０Ｖ、ゲイン切替端子８’に印加される電圧が５Ｖの
とき、スイッチＳＷ１がオフ、スイッチＳＷ２がオン、
スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなるの
で、コンデンサＣ２がコンデンサＣ１と並列に接続さ
れ、ＭＯＳトランジスタ２０のゲートとＧＮＤとの間に
コンデンサＣ３が挿入される。そして、ゲイン切替端子
８，８’に印加される電圧が共に０Ｖのとき、スイッチ
ＳＷ１がオフ、スイッチＳＷ２がオン、スイッチＳＷ３
がオン、スイッチＳＷ４がオフとなるので、コンデンサ
Ｃ２，Ｃ３がコンデンサＣ１と並列に接続される。
【００３５】こうして、コンデンサＣ１〜Ｃ３からなる
回路の容量を４段階に設定することで、電圧増幅回路の
ゲインを４段階に設定することができる。
回路の容量を４段階に設定することで、電圧増幅回路の
ゲインを４段階に設定することができる。
【００３６】［第３の実施の形態］以下、本発明の第３
の実施の形態について説明する。図６は本発明の第３の
実施の形態となる電圧増幅回路の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。本
実施の形態のゲイン切替器７ｂは、ゲイン切替器７にお
いて、スイッチＳＷ１の他方の接点を信号出力端子３に
接続するように変更したものである。
の実施の形態について説明する。図６は本発明の第３の
実施の形態となる電圧増幅回路の構成を示す回路図であ
り、図１と同一の構成には同一の符号を付してある。本
実施の形態のゲイン切替器７ｂは、ゲイン切替器７にお
いて、スイッチＳＷ１の他方の接点を信号出力端子３に
接続するように変更したものである。
【００３７】これにより、ゲイン切替端子８に印加する
電圧を０Ｖにした高ゲイン選択時には、コンデンサＣ１
とＣ２が並列に接続され、ゲイン切替端子８に印加する
電圧を５Ｖにした低ゲイン選択時には、コンデンサＣ２
はＭＯＳトランジスタ２０のゲートとドレインの間に挿
入される。
電圧を０Ｖにした高ゲイン選択時には、コンデンサＣ１
とＣ２が並列に接続され、ゲイン切替端子８に印加する
電圧を５Ｖにした低ゲイン選択時には、コンデンサＣ２
はＭＯＳトランジスタ２０のゲートとドレインの間に挿
入される。
【００３８】本実施の形態では、低ゲイン時に式（１）
で示したように電圧増幅器のゲイン分だけコンデンサＣ
２の見かけの容量が大きく見えること（ミラー容量）を
利用して、電圧増幅回路の低ゲイン時と高ゲイン時のゲ
イン変動範囲を広くとれる点で第１の実施の形態と異な
る。
で示したように電圧増幅器のゲイン分だけコンデンサＣ
２の見かけの容量が大きく見えること（ミラー容量）を
利用して、電圧増幅回路の低ゲイン時と高ゲイン時のゲ
イン変動範囲を広くとれる点で第１の実施の形態と異な
る。
【００３９】なお、第１〜第３の実施の形態では、トラ
ンジスタ２０，２１、電圧クランプスイッチ４、スイッ
チＳＷ１〜ＳＷ４をＮ型ＭＯＳトランジスタとしている
が、Ｐ型ＭＯＳトランジスタを使ってもよいことは言う
までもない。特に、スイッチＳＷ１，ＳＷ２の何れか一
方をＰ型ＭＯＳトランジスタとすれば、インバータ７
０，７１は不要となり、ゲイン切替端子８とスイッチＳ
Ｗ１，ＳＷ２のゲートを直結することができる。同様
に、スイッチＳＷ３，ＳＷ４の何れか一方をＰ型ＭＯＳ
トランジスタとすれば、インバータ７２，７３は不要と
なり、ゲイン切替端子８’とスイッチＳＷ３，ＳＷ４の
ゲートを直結することができる。
ンジスタ２０，２１、電圧クランプスイッチ４、スイッ
チＳＷ１〜ＳＷ４をＮ型ＭＯＳトランジスタとしている
が、Ｐ型ＭＯＳトランジスタを使ってもよいことは言う
までもない。特に、スイッチＳＷ１，ＳＷ２の何れか一
方をＰ型ＭＯＳトランジスタとすれば、インバータ７
０，７１は不要となり、ゲイン切替端子８とスイッチＳ
Ｗ１，ＳＷ２のゲートを直結することができる。同様
に、スイッチＳＷ３，ＳＷ４の何れか一方をＰ型ＭＯＳ
トランジスタとすれば、インバータ７２，７３は不要と
なり、ゲイン切替端子８’とスイッチＳＷ３，ＳＷ４の
ゲートを直結することができる。
【００４０】
【発明の効果】本発明によれば、信号入力端子と電圧増
幅器の入力端子との間の容量値、電圧増幅器の入力端子
と接地との間の容量値及び電圧増幅器の入出力間の容量
値のうち少なくとも１つを変化させることが可能なゲイ
ン切替器を設けることにより、電圧増幅回路のゲイン
（信号入力端子から電圧増幅器の出力端子までのゲイ
ン）を自由に切り替えることができる。したがって、従
来のように電圧増幅器を２つ設ける必要がなくなるの
で、電圧増幅回路の全体の面積と消費電力とを従来より
も小さくすることができる。また、本発明では、ゲイン
切替時の動作速度変動を抑えることができる。従来の電
圧増幅回路では、ゲインの異なる電圧増幅器を２種類設
計してスイッチで切替使用していたが、このような構成
では同じ速度の電圧増幅器を２種類設計することは難し
い。これに対して、本発明では、電圧増幅器が１つなの
で、ゲイン切り替えを行っても、信号の速度（伝達遅
延）はほとんど変化しない。また、本発明では、ゲイン
の可変範囲を大きくすることができる。その理由は、容
量値の選択でゲインを可変できるため、従来のようにト
ランジスタを流れる電流値を変える（トランジスタのサ
イズを変えて設計する）方法に比べて設計が容易となる
からである。また、容量値でゲインを変えることが出来
るため、設計の自由度が高くなる。また、本発明では、
ゲイン切替時の消費電力変動を抑えることができる。従
来の電圧増幅回路では、ゲインを下げるためにトランジ
スタに流れる電流を多くする方法をとっているが、本発
明では電圧増幅器単体のゲインは固定なので、ゲイン切
り替えによる消費電力の変動はほとんど無い。
幅器の入力端子との間の容量値、電圧増幅器の入力端子
と接地との間の容量値及び電圧増幅器の入出力間の容量
値のうち少なくとも１つを変化させることが可能なゲイ
ン切替器を設けることにより、電圧増幅回路のゲイン
（信号入力端子から電圧増幅器の出力端子までのゲイ
ン）を自由に切り替えることができる。したがって、従
来のように電圧増幅器を２つ設ける必要がなくなるの
で、電圧増幅回路の全体の面積と消費電力とを従来より
も小さくすることができる。また、本発明では、ゲイン
切替時の動作速度変動を抑えることができる。従来の電
圧増幅回路では、ゲインの異なる電圧増幅器を２種類設
計してスイッチで切替使用していたが、このような構成
では同じ速度の電圧増幅器を２種類設計することは難し
い。これに対して、本発明では、電圧増幅器が１つなの
で、ゲイン切り替えを行っても、信号の速度（伝達遅
延）はほとんど変化しない。また、本発明では、ゲイン
の可変範囲を大きくすることができる。その理由は、容
量値の選択でゲインを可変できるため、従来のようにト
ランジスタを流れる電流値を変える（トランジスタのサ
イズを変えて設計する）方法に比べて設計が容易となる
からである。また、容量値でゲインを変えることが出来
るため、設計の自由度が高くなる。また、本発明では、
ゲイン切替時の消費電力変動を抑えることができる。従
来の電圧増幅回路では、ゲインを下げるためにトランジ
スタに流れる電流を多くする方法をとっているが、本発
明では電圧増幅器単体のゲインは固定なので、ゲイン切
り替えによる消費電力の変動はほとんど無い。
【００４１】また、ゲイン切替器を、第１〜第３のコン
デンサと第１〜第４のスイッチから構成することによ
り、電圧増幅回路のゲインを４段階に設定することがで
きる。
デンサと第１〜第４のスイッチから構成することによ
り、電圧増幅回路のゲインを４段階に設定することがで
きる。
【００４２】また、ゲイン切替器を、信号入力端子と電
圧増幅器の入力端子との間に設けられた第１のコンデン
サと、一端が電圧増幅器の入力端子と第１のコンデンサ
との接続点に接続された第２のコンデンサと、一方の接
点が第２のコンデンサの他端に接続され、他方の接点が
電圧増幅器の出力端子に接続された第１のスイッチと、
一方の接点が信号入力端子に接続され、他方の接点が第
２のコンデンサの他端に接続された第２のスイッチとか
ら構成することにより、ゲインの可変範囲を大きくする
ことができる。
圧増幅器の入力端子との間に設けられた第１のコンデン
サと、一端が電圧増幅器の入力端子と第１のコンデンサ
との接続点に接続された第２のコンデンサと、一方の接
点が第２のコンデンサの他端に接続され、他方の接点が
電圧増幅器の出力端子に接続された第１のスイッチと、
一方の接点が信号入力端子に接続され、他方の接点が第
２のコンデンサの他端に接続された第２のスイッチとか
ら構成することにより、ゲインの可変範囲を大きくする
ことができる。
【図１】 本発明の第１の実施の形態となる電圧増幅回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】 本発明の第１の実施の形態における電圧増幅
器の直流特性（入出力電圧特性）を示す図である。
器の直流特性（入出力電圧特性）を示す図である。
【図３】 本発明の第１の実施の形態において高ゲイン
を選択した場合の動作を説明するための説明図である。
を選択した場合の動作を説明するための説明図である。
【図４】 本発明の第１の実施の形態において低ゲイン
を選択した場合の動作を説明するための説明図である。
を選択した場合の動作を説明するための説明図である。
【図５】 本発明の第２の実施の形態となる電圧増幅回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図６】 本発明の第３の実施の形態となる電圧増幅回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図７】 従来の電圧増幅回路の構成を示す回路図であ
る。
る。
【図８】 従来の他の電圧増幅回路の構成を示す回路図
である。
である。
【図９】 図８の各電圧増幅器の直流特性（入出力電圧
特性）を示す図である。
特性）を示す図である。
【図１０】 従来の他の電圧増幅回路の構成を示す回路
図である。
図である。
１…電源、２…電圧増幅器、３…信号出力端子、４…電
圧クランプスイッチ、５…クランプ電圧源、６…信号入
力端子、７、７ａ、７ｂ…ゲイン切替器、８、８’…ゲ
イン切替端子、９…クランプパルス入力端子、１０…イ
ンバータ。
圧クランプスイッチ、５…クランプ電圧源、６…信号入
力端子、７、７ａ、７ｂ…ゲイン切替器、８、８’…ゲ
イン切替端子、９…クランプパルス入力端子、１０…イ
ンバータ。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J100 AA21 AA23 AA26 BA01 BB02
BB11 BB16 BC02 CA02 CA12
CA22 CA23 CA25 DA06 EA02
Claims (4)
- 【請求項１】 信号入力端子から入力された信号を電圧
増幅する電圧増幅器と、 前記信号入力端子と前記電圧増幅器の入力端子との間の
容量値、前記電圧増幅器の入力端子と接地との間の容量
値及び前記電圧増幅器の入出力間の容量値のうち少なく
とも１つを変化させることが可能なゲイン切替器とを有
することを特徴とする電圧増幅回路。 - 【請求項２】 請求項１記載の電圧増幅回路において、 前記ゲイン切替器は、 前記信号入力端子と前記電圧増幅器の入力端子との間に
設けられた第１のコンデンサと、 一端が前記電圧増幅器の入力端子と前記第１のコンデン
サとの接続点に接続された第２のコンデンサと、 一方の接点が前記第２のコンデンサの他端に接続され、
他方の接点が接地された第１のスイッチと、 一方の接点が前記信号入力端子に接続され、他方の接点
が前記第２のコンデンサの他端に接続された第２のスイ
ッチとからなることを特徴とする電圧増幅回路。 - 【請求項３】 請求項１記載の電圧増幅回路において、 前記ゲイン切替器は、 前記信号入力端子と前記電圧増幅器の入力端子との間に
設けられた第１のコンデンサと、 一端が前記電圧増幅器の入力端子と前記第１のコンデン
サとの接続点に接続された第２のコンデンサと、 一端が前記電圧増幅器の入力端子と前記第１のコンデン
サとの接続点に接続された第３のコンデンサと、 一方の接点が前記第２のコンデンサの他端に接続され、
他方の接点が接地された第１のスイッチと、 一方の接点が前記信号入力端子に接続され、他方の接点
が前記第２のコンデンサの他端に接続された第２のスイ
ッチと、 一方の接点が前記信号入力端子に接続され、他方の接点
が前記第３のコンデンサの他端に接続された第３のスイ
ッチと、 一方の接点が前記第３のコンデンサの他端に接続され、
他方の接点が接地された第４のスイッチとからなること
を特徴とする電圧増幅回路。 - 【請求項４】 請求項１記載の電圧増幅回路において、 前記ゲイン切替器は、 前記信号入力端子と前記電圧増幅器の入力端子との間に
設けられた第１のコンデンサと、 一端が前記電圧増幅器の入力端子と前記第１のコンデン
サとの接続点に接続された第２のコンデンサと、 一方の接点が前記第２のコンデンサの他端に接続され、
他方の接点が前記電圧増幅器の出力端子に接続された第
１のスイッチと、 一方の接点が前記信号入力端子に接続され、他方の接点
が前記第２のコンデンサの他端に接続された第２のスイ
ッチとからなることを特徴とする電圧増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204367A JP2003017959A (ja) | 2001-07-05 | 2001-07-05 | 電圧増幅回路 |
| TW091114577A TW544988B (en) | 2001-07-05 | 2002-07-01 | Voltage amplifying circuit |
| US10/189,140 US6784742B2 (en) | 2001-07-05 | 2002-07-03 | Voltage amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204367A JP2003017959A (ja) | 2001-07-05 | 2001-07-05 | 電圧増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017959A true JP2003017959A (ja) | 2003-01-17 |
Family
ID=19040849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204367A Pending JP2003017959A (ja) | 2001-07-05 | 2001-07-05 | 電圧増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6784742B2 (ja) |
| JP (1) | JP2003017959A (ja) |
| TW (1) | TW544988B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286313A (ja) * | 2004-03-03 | 2005-10-13 | Nec Electronics Corp | 可変容量回路及びこれを備える集積回路 |
| US7403037B2 (en) | 2004-04-30 | 2008-07-22 | Nec Electronics Corporation | Signal amplifier |
| US7486132B2 (en) | 2004-03-03 | 2009-02-03 | Nec Electronics Corporation | Variable capacitor circuit and integrated circuit containing the same |
| JP2012532510A (ja) * | 2009-06-30 | 2012-12-13 | クゥアルコム・インコーポレイテッド | 高電圧振幅状態の下での電圧制御発振器（ｖｃｏ）バッファに対するデバイス信頼性の向上 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
| JPS592417A (ja) * | 1982-06-29 | 1984-01-09 | Fujitsu Ltd | 電子化可変減衰回路 |
| JPS62143511A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 自動信号レベル調整器 |
| JPH01218112A (ja) * | 1988-02-25 | 1989-08-31 | Nec Corp | 固体撮像素子用増幅器 |
| JPH06232650A (ja) * | 1993-02-05 | 1994-08-19 | Takayama:Kk | スケーラ回路 |
| JP2000138548A (ja) * | 1998-11-02 | 2000-05-16 | Yozan Inc | 利得可変反転増幅回路 |
| JP2000201038A (ja) * | 1999-01-08 | 2000-07-18 | Yozan Inc | ゲイン可変演算増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3324522B2 (ja) * | 1998-09-16 | 2002-09-17 | 日本電気株式会社 | 可変利得増幅回路及び利得制御方法 |
| JP2000261265A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Microelectronics Corp | 帰還型可変利得増幅回路 |
-
2001
- 2001-07-05 JP JP2001204367A patent/JP2003017959A/ja active Pending
-
2002
- 2002-07-01 TW TW091114577A patent/TW544988B/zh not_active IP Right Cessation
- 2002-07-03 US US10/189,140 patent/US6784742B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
| JPS592417A (ja) * | 1982-06-29 | 1984-01-09 | Fujitsu Ltd | 電子化可変減衰回路 |
| JPS62143511A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 自動信号レベル調整器 |
| JPH01218112A (ja) * | 1988-02-25 | 1989-08-31 | Nec Corp | 固体撮像素子用増幅器 |
| JPH06232650A (ja) * | 1993-02-05 | 1994-08-19 | Takayama:Kk | スケーラ回路 |
| JP2000138548A (ja) * | 1998-11-02 | 2000-05-16 | Yozan Inc | 利得可変反転増幅回路 |
| JP2000201038A (ja) * | 1999-01-08 | 2000-07-18 | Yozan Inc | ゲイン可変演算増幅器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286313A (ja) * | 2004-03-03 | 2005-10-13 | Nec Electronics Corp | 可変容量回路及びこれを備える集積回路 |
| US7486132B2 (en) | 2004-03-03 | 2009-02-03 | Nec Electronics Corporation | Variable capacitor circuit and integrated circuit containing the same |
| US7403037B2 (en) | 2004-04-30 | 2008-07-22 | Nec Electronics Corporation | Signal amplifier |
| JP2012532510A (ja) * | 2009-06-30 | 2012-12-13 | クゥアルコム・インコーポレイテッド | 高電圧振幅状態の下での電圧制御発振器（ｖｃｏ）バッファに対するデバイス信頼性の向上 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW544988B (en) | 2003-08-01 |
| US6784742B2 (en) | 2004-08-31 |
| US20030006843A1 (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251019B2 (ja) | 低インピーダンスｃｍｏｓ出力段および方法 | |
| EP0897561B1 (en) | Voltage-to-current converter | |
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| JPH08204470A (ja) | 演算増幅器 | |
| JP2005124120A (ja) | 駆動回路、処理回路および差動ａｂ級増幅回路 | |
| US5900783A (en) | Low voltage class AB output stage CMOS operational amplifiers | |
| JPH06216666A (ja) | 差動増幅器 | |
| US7091741B2 (en) | Input buffer capable of reducing input capacitance seen by input signal | |
| JP3494635B2 (ja) | 内部降圧電源回路 | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| JP2003017959A (ja) | 電圧増幅回路 | |
| US7081775B2 (en) | Bias technique for operating point control in multistage circuits | |
| JP2001042830A (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| US20010040445A1 (en) | Common mode bias voltage generator | |
| US7403072B2 (en) | Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same | |
| US6424210B1 (en) | Isolator circuit | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JP3148061B2 (ja) | ダイナミックヒス内蔵コンパレータ回路 | |
| JP3403638B2 (ja) | バッファ装置 | |
| US7049858B2 (en) | Reducing transient current caused by capacitance during high speed switching | |
| JPH07336169A (ja) | 増幅回路 | |
| US6864748B2 (en) | Differential current amplifier with common mode rejection and high frequency boost | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JP2001274640A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120118 |