JP2003017568A - 電源接続セル、半導体集積回路のレイアウト方法及び半導体集積回路のレイアウト用装置 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路における局所的な電圧降下を減少さ
せることを目的とする。 【解決手段】 フロアプラン後のレイアウトデータ及び
電源配線幅に基づき、高電位側電源配線及び低電位側配
線を交互に、電源接続セルの最上位層でＲＯＷに対して
垂直方向に配線し、垂直方向に配線を行った電源配線位
置に関する情報に基づき、電源接続セルの配置可能位置
を抽出し、電源接続セルの配置に基づき、垂直方向に配
線を行った電源配線位置の情報により、電源接続セル配
置間隔／２だけ水平移動して電源接続セルの配置位置を
決定し、その配置位置に電源接続セルを配置し、配置し
た電源接続セルを固定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源配線専用に最
上位層を用い、最上位層とＲＯＷ電源の接続機能を有す
るセルを使用する半導体集積回路のレイアウト方法に関
する。

【０００２】

【従来の技術】集積回路の大規模高速化に伴い、電圧降
下が問題になっている。従来の手法では、高さが一定で
あるセル内に高電位側電源配線（以下、ＶＤＤと略
す）、低電位側電源配線（以下、ＧＮＤと略す）の２本
の電源配線を配置し、セル間の配線未接続の部分を接続
（以下、ＲＯＷ電源と略す）し、それに基幹となる電源
配線を接続することにより電圧降下を減少させている。

【０００３】基幹の電源配線の幅、間隔などは、回路の
実動作に合わせて論理ベクターを作成して回路の消費電
力を見積もり、それに基づいて決定する。しかしなが
ら、この論理ベクターを作成するためには多大な時間を
要するため、簡易的なベクターから概算で消費電力を求
め、過剰な幅で電源が配線されることも少なくなかっ
た。

【０００４】大規模な集積回路では局所的に電圧降下が
大きい箇所があるため、活性率などを利用して、レイア
ウト前に各部分の消費電力を見積もり、基幹の電源配線
の幅などに変更を加えていた。しかしながら、これらの
作業は配置配線前に行うため、必ずしも高い精度の結果
は得られなかった。また、正確な電圧降下の解析は配置
配線が終了した後でなければ行えないため、修正には多
大な時間を要した。

【０００５】

【発明が解決しようとする課題】本発明は、上記の事情
に鑑みなされたものであり、配置配線のフロアプラン後
のレイアウトデータに対し、最上位層を電源専用層とし
て用いチップ全面に配線し、最上位層配線とＲＯＷ電源
を接続する機能を持ったセル（以下、電源接続セルと略
す）を配置すること、および配置配線後のレイアウトデ
ータに対し電源接続セルを追加配置することが可能な半
導体集積回路のレイアウト方法を提供することを目的と
する。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、最上位層配線とＲＯＷ
電源を接続する機能を備えた電源接続セルであって、電
源接続セル内に高電位側電源配線、又は低電位側電源配
線への接続用の配線を行うために配置された層と、前記
層の上に配置された前記層と同じ大きさの複数の層と、
それぞれの層の間に配置されたコンタクトホールと、を
具備し、前記電源接続セル上に、配置されるべき最上位
層と接続可能なコンタクトホールを設けたことを特徴と
する。

【０００７】従って、請求項１に記載の発明によれば、
高電位側電源配線、又は低電位側電源配線への接続用配
線を行う所定の層である第Ｍ層をセルの大きさに合わせ
て配置し、その上に第Ｍ層と同じ大きさの複数の層、第
Ｍ＋１層を、その上に第Ｍ＋２層、第Ｍ＋３層・・・第
Ｎ−１層を配置し、それぞれの層間と第Ｎ−１層の上
（セルの上）にはコンタクトホールを配置し、新たに配
置されるべき最上位層との接続を可能にしている。

【０００８】また、請求項２に記載の発明は、半導体集
積回路のレイアウト方法であって、フロアプラン後のレ
イアウトデータ及び電源配線幅に基づき、高電位側電源
配線及び低電位側配線を交互に、前記電源接続セルの最
上位層でＲＯＷに対して垂直方向に配線する工程と、前
記垂直方向に配線を行った電源配線位置に関する情報に
基づき、前記電源接続セルの配置可能位置を抽出する工
程と、前記電源接続セルの配置に基づき、前記垂直方向
に配線を行った電源配線位置の情報により、電源接続セ
ル配置間隔／２だけ水平移動して前記電源接続セルの配
置位置を決定する工程と、前記電源接続セルを配置し、
配置した前記電源接続セルを固定する工程と、を具備す
ることを特徴とする。

【０００９】従って、請求項２に記載の発明によれば、
フロアプラン後のレイアウトデータ及び電源配線幅の制
約に基づくことにより、高電位側電源配線及び低電位側
配線を交互に最上位層でＲＯＷに対して垂直方向に配線
し、電源配線位置の情報から電源接続セルの配置可能位
置を抽出し、電源接続セルの配置に関する情報であるセ
ル幅及び間隔（配置制限）に基づき、電源接続セルの配
置位置を決定し、電源接続セルを配置し、固定してお
り、電源接続セルの配置位置は、ＲＯＷ毎に電源接続セ
ル配置間隔制約／２づつ水平方向へ移動しているため、
ＲＯＷ電源供給点同士の間隔を狭くなっており、電圧降
下を減少させることが可能になる。

【００１０】さらに、請求項３に記載の発明は、半導体
集積回路のレイアウト方法であって、配置配線後のレイ
アウトデータ、高電位側電源配線及び低電位側電源配線
について追加が必要な電源接続セルの総面積制約、電圧
降下が生じた領域に基づき、既配置のセルとＲＯＷで囲
まれたセル未配置領域とその数を抽出し、その上方を通
過する既配線の情報を抽出する工程と、処理対象となる
所定のセル未配置領域に対してセルの重なりが生じてし
まわない最大幅の電源接続セルを挿入する工程と、挿入
した前記電源接続セルによる接続違反が接続違反制約の
所定値以下であるか否か確認する工程と、前記接続違反
が接続違反制約の所定値以下でない場合には、挿入した
前記電源接続セルの配置位置が調整が可能であるか、或
いはセル幅の調整が可能であるか確認する工程と、前記
電源接続セルの挿入処理の対象領域数がセル未配置領域
数以下であるか確認する工程と、前記接続違反が接続違
反制約の所定値以下である場合には、挿入して追加され
た前記電源接続セルの総面積が前記総面積制約を満たし
ているか確認する工程と、を具備することを特徴とす
る。

【００１１】従って、請求項３に記載の発明によれば、
配置配線後のレイアウトデータ、高電位側電源配線、低
電位側電源配線について追加が必要な請求項１に記載の
電源接続セルの総面積ｉ、電圧降下が問題となった領域
の指定を読み込み、既配置のセルとＲＯＷで囲まれたセ
ル未配置領域とその数ｊを抽出しそれぞれの領域に番号
付け（１、２、…、ｊ）をし、その上方を通過する既配
線の情報を抽出し、接続違反制約の初期値としてｋ＝０
を設定し、処理対象となるセル未配置領域の初期値とし
てｍ＝１を設定する。そして、番号ｍの領域に対してセ
ルの重なりが生じてしまわない最大幅の請求項１に記載
の電源接続セルを挿入し、その挿入した電源接続セルに
よる接続違反が接続違反制約ｋ以下であるか確認する。

【００１２】確認の結果、「否」であった場合には、挿
入した電源接続セルの配置位置が調整可能か確認し、そ
の確認の結果、「真」であった場合には、配置位置を調
整し、挿入した電源接続セルによる接続違反が接続違反
制約ｋ以下であるか確認する。そして、挿入した電源接
続セルの配置位置が調整可能か確認の結果、「否」であ
った場合には、挿入した電源接続セルのセル幅の調整が
可能か確認し、確認の結果、「真」であった場合には、
幅調整を行い、挿入した電源接続セルによる接続違反が
接続違反制約ｋ以下であるか確認する。また、挿入した
電源接続セルのセル幅の調整が可能か確認の結果、
「否」であった場合には、挿入した電源接続セルを削除
し、処理対象番号ｍ＝ｍ＋１を行う。

【００１３】そして、処理対象領域番号ｍがセル未配置
領域数ｊ以下であるか確認し、確認の結果、「真」であ
った場合には、請求項１に記載の電源接続セルを挿入す
る。その確認の結果が「否」であった場合には、接続違
反制約数ｋ＝ｋ＋１を行い、セル未配置領域の初期値と
してｍ＝１を設定する。また、挿入した電源接続セルに
よる接続違反が接続違反制約ｋ以下であるかの確認の結
果、「真」であった場合には、今まで追加された請求項
１に記載の電源接続セルの総面積が面積制約ｉを満たし
ているか確認する。確認の結果、「否」であった場合に
は、処理対象領域番号ｍ＝ｍ＋１を行う。確認の結果、
「真」であった場合には、処理を終了とする。

【００１４】また、請求項４に記載の発明は、半導体集
積回路のレイアウト方法であって、配置配線後のレイア
ウトデータに基づき、既配置のセルとＲＯＷで囲まれた
セル未配置領域とその数を抽出し、その上方を通過する
既配線の情報を抽出する工程と、処理対象となる所定の
セル未配置領域に対してセルの重なりが生じてしまわな
い最大幅の電源接続セルを挿入する工程と、挿入した前
記電源接続セルによる接続違反が０であるか否か確認す
る工程と、前記接続違反が０でない場合には、挿入した
前記電源接続セルの配置位置が調整が可能であるか、或
いはセル幅の調整が可能であるか確認する工程と、前記
接続違反が０である場合には、電源接続セルの挿入処理
の対象領域数がセル未配置領域数以下であるか確認する
工程と、を具備することを特徴とする。

【００１５】従って、請求項４に記載の発明によれば、
配置配線後のレイアウトデータを読み込み、既配置セル
とＲＯＷで囲まれたセル未配置領域とその数ｊを抽出
し、それぞれの領域に番号付け（１、２、…、ｊ）を
し、その上方を通過する既配線の情報を抽出し、処理対
象となるセル未配置領域の初期値としてｍ＝１を設定
し、番号ｍの領域に対してセルの重なりが生じてしまわ
ない最大幅の請求項１に記載の電源接続セルを挿入す
る。挿入した電源接続セルによる接続違反が０であるか
確認する。

【００１６】確認の結果、「否」であった場合には、挿
入した電源接続セルの配置位置が調整可能か確認し、そ
の確認の結果、「真」であった場合には、配置位置を調
整し、接続違反が０であるか確認する。挿入した電源接
続セルの配置位置が調整可能か確認し、結果が「否」で
あった場合には、挿入した電源接続セルのセル幅が調整
可能か確認する。確認の結果、「真」であった場合に
は、調整を行い、接続違反が０であるか確認する。ま
た、挿入した電源接続セルのセル幅が調整可能か確認
し、確認の結果「否」であった場合には、挿入した電源
接続セルを削除し、処理対象領域番号ｍ＝ｍ＋１を行
う。

【００１７】また、挿入した電源接続セルによる接続違
反が０であるか確認し、確認の結果、「真」であった場
合には、処理対象領域番号ｍ＝ｍ＋１を行う。そして、
処理対象領域番号ｍがセル未配置領域数ｊ以下であるか
確認する。確認の結果、「真」であった場合には、最大
幅の請求項１に記載の電源接続セルを挿入する。また、
処理対象領域番号ｍがセル未配置領域数ｊ以下であるか
確認し、その確認の結果、「否」であった場合には、処
理を終了する。

【００１８】さらに、請求項５に記載の発明は、半導体
集積回路のレイアウト用装置であって、フロアプラン後
のレイアウトデータ、電源配線幅に基づき、高電位側電
源配線、低電位側電源配線を交互に電源接続セルの最上
位層でＲＯＷに対して垂直方向に配線するための手段
と、前記垂直方向に配線を行った電源配線位置に関する
情報に基づき、電源接続セルの配置可能位置を抽出する
ための手段と、前記電源接続セルの配置に基づき、前記
垂直方向に配線を行った電源配線位置の情報により、電
源接続セル配置間隔／２だけ水平移動して前記電源接続
セルの配置位置を決定するための手段と、前記電源接続
セルを配置し、配置した前記電源接続セルを固定するた
めの手段と、を具備することを特徴とする。

【００１９】従って、請求項５に記載の発明によれば、
フロアプラン後のレイアウトデータ、電源配線幅に基づ
き、高電位側電源配線、低電位側電源配線を交互に電源
接続セルの最上位層でＲＯＷに対して垂直方向に配線
し、垂直方向に配線を行った電源配線位置に関する情報
に基づき、電源接続セルの配置可能位置を抽出し、電源
接続セルの配置に基づき、前記垂直方向に配線を行った
電源配線位置の情報により、電源接続セル配置間隔／２
だけ水平移動して前記電源接続セルの配置位置を決定
し、ＲＯＷ電源供給点同士の間隔を狭くすることによ
り、電圧降下を減少させることが可能になる。

【００２０】また、請求項６に記載の発明は、半導体集
積回路のレイアウト用装置であって、配置配線後のレイ
アウトデータ、高電位側電源配線及び低電位側電源配線
について追加が必要な電源接続セルの総面積制約、電圧
降下が生じた領域に基づき、既配置のセルとＲＯＷで囲
まれたセル未配置領域とその数を抽出し、その上方を通
過する既配線の情報を抽出するための手段と、処理対象
となる所定のセル未配置領域に対してセルの重なりが生
じてしまわない最大幅の電源接続セルを挿入するための
手段と、挿入した前記電源接続セルによる接続違反が接
続違反制約の所定値以下であるか否か確認するための手
段と、前記接続違反が接続違反制約の所定値以下でない
場合には、挿入した前記電源接続セルの配置位置が調整
が可能であるか、或いはセル幅の調整が可能であるか確
認するための手段と、電源接続セルの挿入処理の対象領
域数がセル未配置領域数以下であるか確認するための手
段と、前記接続違反が接続違反制約の所定値以下である
場合には、挿入して追加された前記電源接続セルの総面
積が前記総面積制約を満たしているか確認するための手
段と、を具備することを特徴とする。

【００２１】従って、請求項６に記載の発明によれば、
配置配線後のレイアウトデータ、高電位側電源配線及び
低電位側電源配線について追加が必要な電源接続セルの
総面積制約、電圧降下が生じた領域に基づき、既配置の
セルとＲＯＷで囲まれたセル未配置領域とその数を抽出
し、その上方を通過する既配線の情報を抽出し、処理対
象となる所定のセル未配置領域に対してセルの重なりが
生じてしまわない最大幅の電源接続セルを挿入し、挿入
した前記電源接続セルによる接続違反が接続違反制約の
所定値以下であるか否か確認し、前記接続違反が接続違
反制約の所定値以下でない場合には、挿入した前記電源
接続セルの配置位置が調整が可能であるか、或いはセル
幅の調整が可能であるか確認し、そして、電源接続セル
の挿入処理の対象領域数がセル未配置領域数以下である
か確認し、前記接続違反が接続違反制約の所定値以下で
ある場合には、挿入して追加された前記電源接続セルの
総面積が前記総面積制約を満たしているか確認すること
により、配置配線後に電圧降下に影響を与えることが少
ない箇所に電源接続セルの幅を選択して電源接続セルを
挿入するため、設計期間を短縮することが可能になる。

【００２２】さらに、請求項７に記載の発明は、半導体
集積回路のレイアウト用装置であって、配置配線後のレ
イアウトデータに基づき、既配置のセルとＲＯＷで囲ま
れたセル未配置領域とその数を抽出し、その上方を通過
する既配線の情報を抽出するための手段と、処理対象と
なる所定のセル未配置領域に対してセルの重なりが生じ
てしまわない最大幅の電源接続セルを挿入するための手
段と、挿入した前記電源接続セルによる接続違反が０で
あるか否か確認するための手段と、前記接続違反が０で
ない場合には、挿入した前記電源接続セルの配置位置が
調整が可能であるか、或いはセル幅の調整が可能である
か確認するための手段と、前記接続違反が０である場合
には、電源接続セルの挿入処理の対象領域数がセル未配
置領域数以下であるか確認するための手段と、を具備す
ることを特徴とする。

【００２３】従って、請求項７に記載の発明によれば、
配置配線後のレイアウトデータに基づき、既配置のセル
とＲＯＷで囲まれたセル未配置領域とその数を抽出し、
その上方を通過する既配線の情報を抽出し、処理対象と
なる所定のセル未配置領域に対してセルの重なりが生じ
てしまわない最大幅の電源接続セルを挿入し、挿入した
前記電源接続セルによる接続違反が０であるか否か確認
し、接続違反が０でない場合には、挿入した前記電源接
続セルの配置位置が調整が可能であるか、或いはセル幅
の調整が可能であるか確認し、接続違反が０である場合
には、電源接続セルの挿入処理の対象領域数がセル未配
置領域数以下であるか確認することにより、配置配線後
に接続違反を発生させずに電源接続セルが挿入可能な領
域全てに電源接続セルを挿入し、電圧降下を減少させる
ことが可能になる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２５】図１（ａ）、（ｂ）に本発明で利用するセ
ルの平面図及び図１（ａ）の矢視Ｉ−Ｉの断面図が示さ
れている。図１では最上位層には第４層（不図示）が、
ＶＤＤ、ＧＮＤのＲＯＷ電源には第１層１０が用いられ
ているとし、ＶＤＤへの接続を目的としたセルを例とし
ている。このセルは他のセルと同様の高さを持ち、幅は
希望のものが使用可能なように多種用意しておく。セル
内にＶＤＤのＲＯＷ電源と接続するように第１層１０を
セルの大きさに合わせて配置し、その上に第１層１０と
同じ大きさで第２層１２を、その上に第３層１４を配置
し、それぞれの層の間にはコンタクトホール１６を配置
する。また、最上位の第４層に直接接続可能なように第
３層１４の上には第３層１４と第４層とを接続するため
のコンタクトホール１６が配置してある。

【００２６】（例１）図２は本発明の配置配線前に行う
本実施の形態の例１のフローチャートが示されている。
図２に示すフローチャートに従い、本発明の実施の形態
を説明する。ステップ１１では、配置配線のためのフロ
アプラン後のレイアウトデータ及び電源配線幅の制約を
読み込み、ＶＤＤ及びＧＮＤを交互に最上位層でＲＯＷ
に対して垂直方向に配線する。配置配線のためのフロア
プラン後のレイアウトデータでは、２つのＲＯＷで１つ
のＶＤＤ、ＧＮＤ用ＲＯＷ電源を共有できるように、Ｒ
ＯＷは１ＲＯＷ毎に反転しているものとする。

【００２７】ステップ１２では、ステップ１１で行った
電源配線位置の情報から電源接続セルの配置可能位置を
抽出する。ステップ１３では、電源接続セルの配置制約
（セル幅、間隔）を読み込み、ステップ１２の情報と合
わせて配置位置を決定する。ここで電源接続セルの配置
位置は、１ＲＯＷ毎に（ステップ１２で入力した間隔／
２）だけ水平方向へ移動する。ステップ１４では、電源
接続セルを配置する。ステップ１５ではステップ１４で
配置した電源接続セルを固定する。その後、ステップ１
５を実行したレイアウトデータに対して自動配置配線を
実行する。図３には、例１による半導体集積回路の電源
接続セル配置後の拡大図が示してある。

【００２８】（例２）図４は配置配線後に電圧降下が問
題になった箇所に対して電源接続セルの挿入を実施する
本発明の実施の形態の例２のフローチャートが示されて
いる。また、図５（ａ）には電源接続セルの挿入前の拡
大図が示してある。図４を用いて本実施の形態である例
２を説明する。ステップ２１では、配置配線後のレイア
ウトデータ、ＶＤＤ、ＧＮＤについて追加が必要な電源
接続セルの総面積ｉ及び電圧降下が問題となった領域の
指定を読み込み、既配置のセルとＲＯＷで囲まれたセル
未配置領域とその数ｊを抽出し、それぞれの領域に番号
付け（１、２・・・、ｊ）をし、その上方を通過する既
配線の情報を抽出する。

【００２９】ステップ２２では、接続違反制約の初期値
としてｋ＝０を設定する。そして、ステップ２３では、
処理対象となるセル未配置領域の初期値としてｍ＝１を
設定する。ステップ２４では、番号ｍの領域に対して、
セルの重なりが生じてしまわない最大値の電源接続セル
を挿入する。ステップ２４で挿入した電源接続セルによ
る接続違反が接続違反制約以下であるか否か、ステップ
２５で確認する。そして、ステップ２６では、ステップ
２５の確認において「否」であった場合に、電源セルの
配置位置が調整可能か否か確認する。

【００３０】ステップ２７では、ステップ２６の確認に
おいて「真」であった場合に、配置位置を調整しステッ
プ２５に戻る。また、ステップ２８では、ステップ２６
の確認において「否」であった場合に、電源接続セルの
セル幅の調整が可能であるか否か確認する。ステップ２
９では、ステップ２８の確認において「真」であった場
合に、幅調整を行い、ステップ２５に戻る。ステップ２
１０では、ステップ２８の確認において「否」であった
場合に、電源接続セルを削除する。

【００３１】ステップ２１１では、処理対象領域番号ｍ
＝ｍ＋１を行う。ステップ２１２では、処理対象領域番
号ｍがセル未配置領域ｊ以下であるか否かを確認する。
ステップ２１３では、ステップ２１２の確認において
「真」であった場合に、ステップ２４に戻る。また、ス
テップ２１４では、ステップ２１２の確認において
「否」であった場合に、接続違反制約数ｋ＝ｋ＋１を行
い、ステップ２３に戻る。さらに、ステップ２１５で
は、ステップ２５の確認において「真」であった場合
に、今までに追加された電源接続セルの総面積が面積制
約ｉを満たしているか確認する。

【００３２】ステップ２１６では、ステップ２１５の確
認において「否」であった場合に、ステップ２１１に戻
る。また、ステップ２１５の確認において「真」であっ
た場合に、本実施の形態の例２は終了となり、接続違反
がある場合には自動配線により回避する。そして、図５
（ｂ）には、電源接続セルの挿入後の拡大図が示してあ
る。

【００３３】（例３）図６には、配置配線後に接続違反
を起こさずに配置可能な箇所に全て電源接続セルを挿入
する本発明の実施の形態の例３のフローチャートが示さ
れている。また、図７（ａ）には、電源接続セルの挿入
前の拡大図が示してある。図６を用いて本実施の形態で
ある例３を説明する。ステップ３１では、配置配線後の
レイアウトデータを読み込み及び既配置のセルとＲＯＷ
で囲まれたセル未配置領域とその数ｊを抽出し、それぞ
れの領域に番号付け（１、２、・・・、ｊ）をし、その
上方を通過する既配線の情報を抽出する。

【００３４】ステップ３２では、処理対象となるセル未
配置領域の初期値としてｍ＝１を設定する。ステップ３
３では、番号ｍの領域に対して、セルの重なりが生じて
しまわない最大幅の電源接続セルを挿入する。そして、
ステップ３４では、ステップ３３で挿入した電源接続セ
ルによる接続違反が「０」であるか否か確認する。ステ
ップ３５では、ステップ３４の確認において「否」であ
った場合に、電源セルの配置位置が調整可能か否か確認
する。

【００３５】ステップ３６では、ステップ３５の確認に
おいて「真」であった場合に、配置位置を調整し、ステ
ップ３４に戻る。また、ステップ３７では、ステップ３
５の確認において「否」であった場合に、電源接続セル
をセル幅が調整可能か確認する。そして、ステップ３８
では、ステップ３７の確認において「真」であった場合
に、調整を行いステップ３４に戻る。ステップ３９で
は、ステップ３７の確認において「否」であった場合
に、電源接続セルを削除する。

【００３６】ステップ３１０として処理対象領域番号ｍ
＝ｍ＋１を行う。ステップ３１１では、ステップ３４の
確認において「真」であった場合に、ステップ３１０へ
進む。ステップ３１２として、処理対象領域番号ｍがセ
ル未配置領域数ｊ以下であるか確認する。ステップ３１
３では、ステップ３１２の確認において「真」であった
場合に、ステップ３３へ戻り、ステップ３１２の確認に
おいて「否」であった場合に、本実施の形態の例３は終
了となる。そして、図７（ｂ）には、電源接続セルの挿
入後の拡大図が示してある。

【００３７】

【発明の効果】本発明によれば、電源接続セルをＲＯＷ
毎に電源接続セル配置間隔制約／２ずつ水平方向へ位置
を移動して配置するため、同間隔で電源基幹配線を引く
場合に比べ、ＲＯＷ電源供給点同士の間隔が狭くなり、
電圧降下を減少させることが可能になる。また、配置配
線後に電圧降下が問題になる箇所に対して、既配置、既
配線に最も影響を与えることが少ない箇所と電源接続セ
ルの幅を選択して挿入を行うため、設計期間の短縮を可
能にする。さらに、配置配線後に接続違反を発生させず
に電源接続セルが挿入可能な領域全てに電源接続セルを
挿入することにより、電圧降下を減少させることが可能
になる。

【図面の簡単な説明】

【図１】本発明で利用する電源接続セルの全体図であ
る。（ａ）は電源接続セルの平面図である。（ｂ）は
（ａ）の矢視Ｉ−Ｉの電源接続セルの断面図である。

【図２】本発明の実施の形態の例１におけるフローチャ
ートである。

【図３】本発明の実施の形態の例１による半導体集積回
路の電源接続セル配置後の拡大図である。

【図４】本発明の実施の形態の例２におけるフローチャ
ートである。

【図５】本発明の実施の形態の例２における選択された
領域の電源接続セル挿入前と挿入済みの拡大図である。
（ａ）は選択された領域の電源接続セルの挿入前の拡大
図である。（ｂ）は選択された領域の電源接続セルの挿
入後の拡大図である。

【図６】本発明の実施の形態の例３におけるフローチャ
ートである。

【図７】本発明の実施の形態の例３における選択された
領域の電源接続セル挿入前と挿入済みの拡大図である。
（ａ）は選択された領域の電源接続セルの挿入前の拡大
図である。（ｂ）は選択された領域の電源接続セルの挿
入後の拡大図である。

【符号の説明】

１０……第１層、１２……第２層、１４……第３層、１
６……コンタクトホール。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 最上位層配線とＲＯＷ電源を接続する機
   能を備えた電源接続セルであって、 電源接続セル内に高電位側電源配線、又は低電位側電源
   配線への接続用の配線を行うために配置された層と、 前記層の上に配置された前記層と同じ大きさの複数の層
   と、 それぞれの層の間に配置されたコンタクトホールと、を
   具備し、 前記電源接続セル上に、配置されるべき最上位層と接続
   可能なコンタクトホールを設けたことを特徴とする電源
   接続セル。
2. 【請求項２】 半導体集積回路のレイアウト方法であっ
   て、 フロアプラン後のレイアウトデータ及び電源配線幅に基
   づき、高電位側電源配線及び低電位側配線を交互に、前
   記電源接続セルの最上位層でＲＯＷに対して垂直方向に
   配線する工程と、 前記垂直方向に配線を行った電源配線位置に関する情報
   に基づき、前記電源接続セルの配置可能位置を抽出する
   工程と、 前記電源接続セルの配置に基づき、前記垂直方向に配線
   を行った電源配線位置の情報により、電源接続セル配置
   間隔／２だけ水平移動して前記電源接続セルの配置位置
   を決定する工程と、 前記電源接続セルを配置し、配置した前記電源接続セル
   を固定する工程と、を具備することを特徴とする半導体
   集積回路のレイアウト方法。
3. 【請求項３】 半導体集積回路のレイアウト方法であっ
   て、 配置配線後のレイアウトデータ、高電位側電源配線及び
   低電位側電源配線について追加が必要な電源接続セルの
   総面積制約、電圧降下が生じた領域に基づき、既配置の
   セルとＲＯＷで囲まれたセル未配置領域とその数を抽出
   し、その上方を通過する既配線の情報を抽出する工程
   と、 処理対象となる所定のセル未配置領域に対してセルの重
   なりが生じてしまわない最大幅の電源接続セルを挿入す
   る工程と、 挿入した前記電源接続セルによる接続違反が接続違反制
   約の所定値以下であるか否か確認する工程と、 前記接続違反が接続違反制約の所定値以下でない場合に
   は、挿入した前記電源接続セルの配置位置が調整が可能
   であるか、或いはセル幅の調整が可能であるか確認する
   工程と、 前記電源接続セルの挿入処理の対象領域数がセル未配置
   領域数以下であるか確認する工程と、 前記接続違反が接続違反制約の所定値以下である場合に
   は、挿入して追加された前記電源接続セルの総面積が前
   記総面積制約を満たしているか確認する工程と、を具備
   することを特徴とする半導体集積回路のレイアウト方
   法。
4. 【請求項４】 半導体集積回路のレイアウト方法であっ
   て、 配置配線後のレイアウトデータに基づき、既配置のセル
   とＲＯＷで囲まれたセル未配置領域とその数を抽出し、
   その上方を通過する既配線の情報を抽出する工程と、 処理対象となる所定のセル未配置領域に対してセルの重
   なりが生じてしまわない最大幅の電源接続セルを挿入す
   る工程と、 挿入した前記電源接続セルによる接続違反が０であるか
   否か確認する工程と、前記接続違反が０でない場合に
   は、挿入した前記電源接続セルの配置位置が調整が可能
   であるか、或いはセル幅の調整が可能であるか確認する
   工程と、 前記接続違反が０である場合には、電源接続セルの挿入
   処理の対象領域数がセル未配置領域数以下であるか確認
   する工程と、を具備することを特徴とする半導体集積回
   路のレイアウト方法。
5. 【請求項５】 半導体集積回路のレイアウト用装置であ
   って、 フロアプラン後のレイアウトデータ、電源配線幅に基づ
   き、高電位側電源配線、低電位側電源配線を交互に電源
   接続セルの最上位層でＲＯＷに対して垂直方向に配線す
   るための手段と、 前記垂直方向に配線を行った電源配線位置に関する情報
   に基づき、電源接続セルの配置可能位置を抽出するため
   の手段と、 前記電源接続セルの配置に基づき、前記垂直方向に配線
   を行った電源配線位置の情報により、電源接続セル配置
   間隔／２だけ水平移動して前記電源接続セルの配置位置
   を決定するための手段と、 前記電源接続セルを配置し、配置した前記電源接続セル
   を固定するための手段と、を具備することを特徴とする
   半導体集積回路のレイアウト用装置。
6. 【請求項６】 半導体集積回路のレイアウト用装置であ
   って、 配置配線後のレイアウトデータ、高電位側電源配線及び
   低電位側電源配線について追加が必要な電源接続セルの
   総面積制約、電圧降下が生じた領域に基づき、既配置の
   セルとＲＯＷで囲まれたセル未配置領域とその数を抽出
   し、その上方を通過する既配線の情報を抽出するための
   手段と、 処理対象となる所定のセル未配置領域に対してセルの重
   なりが生じてしまわない最大幅の電源接続セルを挿入す
   るための手段と、 挿入した前記電源接続セルによる接続違反が接続違反制
   約の所定値以下であるか否か確認するための手段と、 前記接続違反が接続違反制約の所定値以下でない場合に
   は、挿入した前記電源接続セルの配置位置が調整が可能
   であるか、或いはセル幅の調整が可能であるか確認する
   ための手段と、 電源接続セルの挿入処理の対象領域数がセル未配置領域
   数以下であるか確認するための手段と、 前記接続違反が接続違反制約の所定値以下である場合に
   は、挿入して追加された前記電源接続セルの総面積が前
   記総面積制約を満たしているか確認するための手段と、
   を具備することを特徴とする半導体集積回路のレイアウ
   ト方法。
7. 【請求項７】 半導体集積回路のレイアウト用装置であ
   って、 配置配線後のレイアウトデータに基づき、既配置のセル
   とＲＯＷで囲まれたセル未配置領域とその数を抽出し、
   その上方を通過する既配線の情報を抽出するための手段
   と、 処理対象となる所定のセル未配置領域に対してセルの重
   なりが生じてしまわない最大幅の電源接続セルを挿入す
   るための手段と、 挿入した前記電源接続セルによる接続違反が０であるか
   否か確認するための手段と、 前記接続違反が０でない場合には、挿入した前記電源接
   続セルの配置位置が調整が可能であるか、或いはセル幅
   の調整が可能であるか確認するための手段と、 前記接続違反が０である場合には、電源接続セルの挿入
   処理の対象領域数がセル未配置領域数以下であるか確認
   するための手段と、を具備することを特徴とする半導体
   集積回路のレイアウト用装置。