JP2003099326A - システム保護マップ - Google Patents

Abstract

(57)【要約】 【課題】 共用メモリサブシステム１１２に接続される
複数のプロセッサ１０２、１０４と周辺装置１０６、１
１６を有するデジタルシステムを動作させる方法と装置
を開示する。 【解決手段】 複数のプロセッサは別のオペレーティン
グシステムを実行し、システム保護マップ（SPM）は、
メモリサブシステムのアドレス空間内の１組のアドレス
空間領域を定義し、該１組の領域の少なくとも一部に資
源アクセス権を割り当て、どの発信者資源が各領域にア
クセス可能か表示する。該アクセス要求をもつアドレス
を使用すると、メモリアクセス要求がアクセス中の領域
をSPMが識別する。各アクセス要求中、該要求をもつ資
源識別値（R-ID）を使用してSPMが該要求の発信元を識
別し、該被識別領域をアクセスする該資源の該領域用ア
クセス権所持の有無を決定する。該資源が該被識別領域
へのアクセス権をもっている場合のみ該被識別領域への
アクセスを許可する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般にマイクロプロ
セッサに関し、より詳細には、メモリ・アクセス保護回
路、システムおよびその製造方法の改善に関する。

【０００２】

【発明が解決しようとする課題】マイクロプロセッサ
は、その上で走行するソフトウエアを実行するため、命
令の高スループットを提供する汎用プロセッサであり、
含まれる特定のソフトウエアの用途に依存して広範な処
理条件を備えることができる。多数の各種形式のプロセ
ッサが公知であるが、マイクロプロセッサはその一例で
ある。たとえば、デジタル信号処理プロセッサ（DSP）
は、移動体処理用アプリケーション（mobileprocessing
applications）のような特定の用途に特に広く使用さ
れている。一般にDSPは、対象とする用途に該当する性
能を最適化するように構成され、これを達成するために
さらに専門化された演算実行部と命令セットを使用す
る。用途を限定しないが、特に移動通信のような用途に
おいては、電力消費を可能な限り低く維持しながらます
ます強化されるDSPの性能を提供することが望ましい。

【０００３】デジタル・システムの性能をさらに改善す
るためには、２つまたはそれ以上のプロセッサを相互接
続してもよい。たとえば、デジタル・システムでDSPと
汎用プロセッサを相互接続してもよい。DSPは、数値処
理に集約された信号処理アルゴリズムを実行し、汎用プ
ロセッサは全体の制御の流れを管理する。この２つのプ
ロセッサは連絡を取り合うとともに、共用メモリを介し
て信号処理のためのデータを転送する。１つのメモリや
周辺装置の資源から別のメモリや周辺装置の資源にデー
タブロックを転送する負荷を引き受けてプロセッサの性
能を改善するために、ダイレクト・メモリ・アクセス・
（DMA）コントローラがプロセッサに付随することが多
い。

【０００４】一般にオペレーティング・システム（OS）
は、複数の資源を制御し、各種のプログラム・モジュー
ルやタスクの実行をスケジューリングすることによっ
て、デジタル・システムを管理するために設けられてい
る。いくつかのプロセッサを使用しているシステムで
は、各プロセッサに別々のOSをもたせると便利である。
一般にOSは、システムの全資源を制御していることを前
提としている。他のOSのメモリと資源を共用するように
設計されたOSは多くはない。したがって、１つのシステ
ムで２つまたはそれ以上のOSを結合する場合は、資源の
割り当ての問題が発生する。メモリ装置や周辺装置の使
用に関する競合のために、システム運用に恐ろしい結果
をもたらすことがある。

【０００５】

【課題を解決するための手段】静的または動的にシステ
ムを分割する（partitioning）ときには、OSが協調動作
する必要のあることが判明している。そこでシステム保
護マップ（SPM）を使用すると、合意した分割が実際に
守られていることを保証することができる。SPMは、必
ずしも所定のプロセッサに存在するメモリ管理機構に代
わることにはならないが、オペレーティング・システム
を相互に保護するための保護レベルを追加する。

【０００６】一般的、かつ本発明の形をとる方法は、共
用メモリ・サブシステムに接続された複数のプロセッサ
を含む複数の発信者資源（initiator resources）を有
するデジタル・システムを動作させるために提供されて
いる。２つまたはそれ以上のプロセッサは別々のOSを実
行する。共用資源へのアクセスを制御するためには、メ
モリ・サブシステムのアドレス空間の複数の領域が定義
される。発信者資源のアクセス権は、この複数の領域の
少なくとも一部に割り当てられ、どの発信者資源が各領
域にアクセスできるかを示す。アクセス要求を備えたア
ドレスを使用すると、メモリ・アクセス要求によってア
クセスされている領域が識別される。各アクセス要求中
に、各アクセス要求をもつ資源識別値を使用して要求の
発信元が識別されると、その識別された領域をアクセス
する発信者資源がその識別された領域のアクセス権を持
っているか否かの決定が行われる。その識別された領域
へのアクセスは、発信者資源が識別された領域へのアク
セス権をもっている場合にのみ、その発信者資源に許可
される。

【０００７】本発明の他の実施例におけるデジタル・シ
ステムは、共用メモリ・サブシステムにアクセスするた
めに接続されたいくつかのプロセッサを備えている。資
源識別手段は、複数のプロセッサに接続され、複数のプ
ロセッサのうちのどれが共用メモリ・サブシステムへの
アクセスを要求しているかを示す。保護回路は、共用メ
モリ・サブシステムへのアクセス要求に応答して、資源
識別手段から資源識別値を受信するために接続される。
保護回路は、資源識別値に応答して共用メモリへのアク
セスを抑止するように動作可能である。

【０００８】

【発明の実施の形態】特に記述されていない限り、類似
の部分を指定するために類似の参照記号が使用されてい
る添付の図面を参照し、以下、例示するのみで本発明の
特定の実施例を説明する。

【０００９】各種図面およびテーブル内の対応する番号
および記号は、特に指定されない限り、対応する部分を
表している。

【００１０】いわば（so to speak）システム保護で競
合（conflict）を防ぐことはできない。プロセッサAのO
S１とプロセッサBのOS２の双方が装置Dをすべて制御し
ていると考えているとすると、問題が存在する。その問
題は、保護によって本当になくなることにはならない。
成功するためには、システムを分割する（partitionin
g）際に、OSが静的または動的に協調動作しなければな
らない。システム保護マップ（SPM）は、合意した分割
が実際に守られていることを保証することができる。

【００１１】システム開発者は、静的に分割するために
各プロセッサに資源（メモリと装置）を割り当てるの
で、この分割はシステムが動作している間は変化しな
い。これは多くの組み込みシステム（embedded syste
m）でうまく機能している。

【００１２】さらに興味深い状況は、動作中に分割を変
更できる場合である。この場合、システム資源について
交渉する手段とSPMを更新する手段が存在していること
が必要である。

【００１３】２つのOS間で共用されるいくつかの資源が
存在し、それらの資源がOSの双方にアクセス可能である
場合に、システムを分割することは最も興味深い。たい
ていのマルチプロセッサ・システムにおいては、共用メ
モリ・バッファのニーズが存在することは確かである。
このタイプの資源は、双方にアクセス可能であるとして
SPM内でマークされるか、アクセスを制御するために使
用するプロトコル（たとえば、信号装置）が追加され
る。

【００１４】ここで使用される「別のOS」は、「異なる
OS」である必要はない。各OSが少数の拡張機能（a few
extensions）をもつユニプロセッサのOSとして実行する
同じOSのコピーを、各プロセッサ、特に同種のプロセッ
サで実行させることは事実であるといってよい。これら
の拡張機能は、OSが資源の交渉について知ることができ
るようにするとともに、共用メモリのメイルボックス・
プロトコルを定義するか、またはインターフェースをと
ることができるようにする。一般にこれらの拡張機能
は、デバイスドライバとしてほとんどすべてのユニプロ
セッサのOSに追加され、同じOSの２つまたはそれ以上の
具体例を疎結合マルチプロセッサ・システムに変えるこ
とができる。

【００１５】特定のデジタル・システムの実施例の場
合、ハードウエア分割することによって、疎結合プロセ
ッサに資源の静的割り当てをすることができるが、異な
るシステムが同じマルチプロセッサのハードウエアのサ
ービスを受けられるように、ソフトウエアを介して静的
または動的にこの割り当てを実行することによって、い
ろいろな用途を提供することはさらに経済的である。シ
ステムの形態（topology）に起因して、共用できない資
源があることは勿論である。したがって、そのような実
施例におけるSPMは、合意した分割が実際に守られてい
ることを保証するという利点がある。

【００１６】本発明は、たとえば、特定用途向け集積回
路（ASIC）で実現されるデジタル信号処理プロセッサに
特定の用途があることが判っているが、他の形式のプロ
セッサにも用途のあることが判っている。ASICは、設計
ライブラリによる設計済みの機能回路と結合されて個別
設計された機能回路を各メガセルが含む、１つまたは複
数のメガセルを含むことができる。

【００１７】本発明は、この機能を含む単一チップを考
えているが、本発明は多数のチップを使うシステムで実
施され、さらにはこの発明を実施する際に、複数のプロ
セッサ・チップを備え、いくつかの適切なサブセットや
不適切なサブセットが使われる支援チップを追加できる
システムを含む。

【００１８】図１は、本発明の実施例を含むデジタル・
システムのブロック図である。判りやすくするため、図
１は、本発明の実施例を理解することに関連するマイク
ロプロセッサ１００の一部だけを示している。DSPの一
般的な構成の詳細は公知であるから、他のところでも容
易に判る。たとえば、Frederick Boutaudほかに交付さ
れた米国特許、第5,072,418号は、DSPを詳細に説明して
いる。Gary Swobodaほかに交付された米国特許、第5,32
9,471号は、DSPを試験する方法とエミュレートする方法
を詳細に説明している。マイクロプロセッサ技術の当業
者が本発明を応用することができるように、以下、本発
明の実施例に関連するマイクロプロセッサ１００の一部
を十分詳細に説明する。

【００１９】図１を参照すると、メガセル１００は、３
２ビットのコア１０３を備えた制御プロセッサ（MPU）
１０２と、レベル２（L2）メモリ・サブシステム１１２
と呼ばれるメモリのブロック１１３とキャッシュ１１４
を共用するDSPコア１０５を備えているデジタル信号処
理プロセッサ（DSP）１０４を含む。トラヒック制御ブ
ロック１１０は、ホスト・インターフェース120bに接続
されたホスト・プロセッサからの転送要求、制御プロセ
ッサ１０２からの要求およびDSP１０４のメモリ・アク
セス・ノードからの転送要求を受信する。トラヒック制
御ブロックは、これらの要求をインターリーブして、こ
れらの要求を共用メモリと共用キャッシュに与える。共
用周辺装置１１６は、トラヒック制御ブロックを介して
アクセスされる。ダイレクト・メモリ・アクセス・コン
トローラ１０６は、オフ・チップ・メモリ１３２または
オン・チップ・メモリ１３４のような外部の発信源と共
用メモリとの間でデータを転送することができる。各種
の特定用途向けプロセッサやハードウエア・アクセラレ
ータ１０８は、各種アプリケーションの必要に応じてメ
ガセル内に含まれ、トラヒック制御ブロックを介してDS
PおよびMPUと対話することができる。

【００２０】本発明の他の実施例におけるトラヒック制
御ブロックは、多くの設計者の間で知られている共用バ
ス、つまり相互接続が切り替えられる構成（switched i
nterconnection fabric）となりうる一般化された考え
方である。トラヒック制御ブロックは、データとアドレ
スの双方を転送する経路と、相互接続におけるルーティ
ングとコンテンションを管理するために必要な制御を含
む。トラヒック制御ブロックの説明は、本発明の用途を
限定するものではない。

【００２１】メガセルの外部にあるレベル３（L3）制御
ブロック１３０は、DSPまたはMPU、つまり共用キャッシ
ュ１１４の失敗（miss）からの明らかな要求に応答し
て、内部のトラヒック制御ブロック１１０からメモリ要
求を受信するために接続されている。オフ・チップの外
部メモリ１３２およびオン・チップ・メモリ１３４また
はそのいずれかは、システム・トラヒック・コントロー
ラ１３０に接続され、これらは、L3メモリ・サブシステ
ムと呼ばれている。フレーム・バッファ１３６とディス
プレー装置１３８は、システム・トラヒック・コントロ
ーラに接続されて図形画像を表示するデータを受信す
る。ホスト・プロセッサ１２０ａは、システム・トラヒ
ック・コントローラ１３０を介して外部資源と対話す
る。トラヒック・コントローラ１３０に接続されたホス
ト・インターフェースは、トラヒック・コントローラ１
３０に接続された外部メモリと他の装置へのホスト１２
０ａによるアクセスを許可する。したがって、ホスト・
プロセッサは、各種実施例においてレベル３またはレベ
ル２で接続される。１組の専用周辺装置１４０はDSPに
接続され、他の１組の専用周辺装置１４２はMPUに接続
される。

【００２２】本実施例におけるDSPプロセッサ１０４とM
PU１０２は、それぞれ別々のOSを実行している。本発明
の一態様によれば、システム保護マップ（SPM）１５０
は、１つのOSによって管理されている資源が他のOSの命
令で誤ってアクセスされることを防止するため、トラヒ
ック・コントローラ１１０に接続される。メモリ要求を
発信することができる各プロセッサ、DMA回路または周
辺装置は、各メモリ・アクセス要求とともに、信号R-ID
で資源識別値を与える。各要求がトラヒック・コントロ
ーラ１１０内で調整された後、メモリ・サブシステム１
１２に転送されると、SPM１５０は、トラヒック・コン
トローラ１１０からの保留中のアドレス要求の資源識別
値とアドレスを信号１５１で受信する。

【００２３】SPM１５０は、メモリ・サブシステム１１
２、１３２、１３４と周辺装置１１６、１３６を含め、
トラヒック・コントローラ１１０のサービスを受けるメ
モリがマップされた装置（memory mapped devices：以
下メモリ・マップ装置と記す）のアドレス空間内の一組
のアドレス空間領域を定義する回路を含む。システムの
初期化中に、信頼されたエージェント（trusted agen
t）は、前記一組のアドレス空間領域に発信者のアクセ
ス権を割り当てる。この割り当ては、システム初期化の
後も固定されていることは不要であるが、交渉プロトコ
ルを介して変更される。しかし、SPMの変更がプロセッ
サの１つで走行するプログラムによって実行される以
上、そのプロセッサのOSによる誤使用からアクセス権の
割り当てを完全に安全にすることはできない。他のメモ
リ管理機構からこの機構を分離すると、システムの信頼
性がかなり改善する。

【００２４】SPMは、保留中のメモリ・アクセス要求に
応答し、信号１５１で与えられたアドレス・バスの最上
位部分を試験することによって、どのアドレス空間領域
が要求されているか識別する。SPM１５０は、信号１５
１で与えられた資源識別値で指定され保留中のメモリ要
求を発信した発信者資源が、アドレス空間領域にアクセ
スすることを許可されたか否かを決定する。発信者資源
が要求したアドレス空間領域へのアクセス権をもってい
る場合、その要求を進行させることが許可される。発信
者資源が要求したアドレス空間領域へのアクセス権をも
っていない場合、SPM１５０はそのアクセスを異常終了
させて、異常終了する要求されたアクセスに信号１５２
でバス・エラーを指示する。

【００２５】バス・エラーは、状態（status）を発信者
に戻して、その要求に何らかの誤りがあったことを知ら
せる。要求する資源（requesting resource：以下、要
求資源と記す）がバス・エラーから適切に回復すること
ができるように、エラーの一般的な表示をすることとは
別に、このエラーのために区別されたタイプのバス・エ
ラーが使用される。

【００２６】他の実施例における１つまたは複数の要求
資源は、バス・エラーを処理する機構を備えていてもよ
い。この場合、SPMからのエラー信号は、そのプロセッ
サ（offending processor）に割り込むために接続され
る。他の実施例における判断回路は、識別信号１５１を
評価して、或る資源のバス・エラー異常終了信号（buss
error abort signal）を立ち上げるとともに、識別信号
に入れられた値に依存して、識別信号によって指示され
るシステム・プロセッサへの割り込み信号を立ち上げ
る。

【００２７】図２は、図１のシステムのさらに詳細なブ
ロック図であって、各要求資源に付随する資源識別回路
を示している。プロセッサ１０２、１０４とL2キャッシ
ュ１１２の間の各種の相互接続が示されている。資源識
別値は、プロセッサ資源１０２に付随するR-IDレジスタ
２００ａとプロセッサ資源１０４に付随するR-IDレジス
タ２００ｂのような、各要求者資源（requester resour
ce）に付随するR-IDレジスタによって与えられる。DMA
エンジン１０６、各種周辺装置１１６と、メガセル１０
０内のコプロセッサ１０８およびメガセル１００に接続
された外部ホストまたはそのいずれかなど、他の要求資
源は資源IDレジスタを備えているが、簡単にするためこ
の図には示されていない。各要求資源は、それ自体に付
随するR-IDレジスタを有しているが、他の実施例を選択
して、資源の選ばれた一部だけに資源IDレジスタを設け
てもよい。

【００２８】この実施例におけるタスクIDは、現在実行
中のタスクを識別する各コンテクスト切り替え中にロー
ドされるタスクIDレジスタによって与えられる。DMA、
コプロセッサなど、プロセッサではない資源に付随する
タスク・レジスタは、タスク・レジスタが支援するタス
クを示すタスク値とともにロードされる。他の実施例に
おいては、プログラム・モジュールを実行するプロセッ
サ資源だけが、付随するプログラム可能なタスクIDレジ
スタを有する。この場合、DMAのようなプロセッサでは
ない資源で発信されたアクセス要求にシステム全体に及
ぶデフォルト値を与えることができる。このデフォルト
値は、プログラム可能なレジスタや、たとえば固定配線
のバス・キーパーによって与えられてもよい。他の実施
例におけるタスクIDレジスタは、完全に省略されてもよ
い。

【００２９】データバス２０２（ｎ）、物理アドレス・
バス２０４（ｎ）、資源ＩＤ信号２０６（ｎ）およびタ
スクID信号２０８（ｎ）は、各L2要求ごとに各資源によ
って与えられる。トラヒック・コントローラ１１０は要
求の優先順位を選択し、データバス２０２、物理アドレ
ス・バス２０４、資源ＩＤ信号２０６およびタスクID信
号２０８を使用して、L2キャッシュ１１２に最高優先順
位の要求を送り、各要求を完全に識別する。本実施例に
おけるTLBは、仮想アドレスを物理アドレスに変換する
ために使用される。他の実施例におけるTLBは必要では
ないので、各要求ごとに物理アドレス信号を与えなくて
もよい。その場合、アドレス信号は、たとえば、要求資
源に付随するレジスタから直接与えられる。

【００３０】前述のように、SPM１５０は、トラヒック
・コントローラ１１０から信号１５１を受信するために
接続される。これらの信号は、アドレス・バス２０４の
最上位部分のコピーであるアドレス部２０４ａと、資源
ＩＤ信号２０６のコピーである資源ＩＤ値２０６ａを含
む。

【００３１】他の実施例におけるR-IDレジスタとタスク
IDレジスタは、必ずしも資源のコアの一部ではなく、資
源バスに付随する必要もないので、たとえば、メモリ・
マップ・レジスタのようなシステムの他の場所に配置さ
れてもよい。唯一の制約は、CPUに関するタスクIDレジ
スタが関連するOSに制御され、コンテクスト切り替え中
に更新されなくてはならないことである。いくつかの実
施例のシステム初期化において、システム全体に分散配
置されたすべてのR-IDレジスタとタスクIDレジスタはゼ
ロに設定されるが、この値は、フィールドを無視するデ
フォルト値である。他の実施例では、各種のデフォルト
値を使用することができる。他の実施例におけるR-IDレ
ジスタは固定配線による（hardwired）値を提供する。

【００３２】図３は、本発明の一態様のとおり、アドレ
ス空間領域３００ａ〜３００ｎに分割された図１のメガ
セル内のアドレス空間を模式的に示している。アドレス
空間３００は、３２ビットの物理アドレスを表し、メガ
セル１００に接続されたメモリとメモリ・マップ周辺装
置とともに、共用RAM１１３と共用キャッシュ１１４、
およびメガセル１００内のメモリ・マップ周辺装置のよ
うなすべてのメモリを含む。本発明の他の実施例では、
３２ビット以外のアドレス空間を使用することができ
る。

【００３３】ここに示すように、アドレス空間領域３０
０ａ〜３００ｎを均一なサイズにしてもよいし、非対称
にしてもよい。ここに示すように、アドレス空間領域の
数は比較的少なくてもよく、領域の数を多くして粒度の
細かい解像度にしてもよい。各アドレス空間領域ごと
に、そのアドレス空間領域内のメモリがマップされた場
所のどれかにアクセスすることがどの要求資源に許され
るかを指定する一組のアクセス権が保持される。

【００３４】図4Aは、連想マッピング回路（associativ
e mapping circuitry）４００ａによって実施された図
１のシステムのシステム保護マップ（SPM）１５０のブ
ロック図である。連想マッピングは、アドレス領域の比
較に依存して領域の境界を発見する。保留中の要求の物
理アドレスと、いくつかのアドレス領域を比較して、１
つの領域と一致すると、どの領域が要求されているか識
別される。比較ブロック４１０ａは、SPM１５０で具体
化される（instantiated）任意の数の比較ブロック４１
０ａ〜４１０ｎを代表している。比較ブロック４１０ａ
内には、高限界（high limit）レジスタ４２０と低限界
（low limit）レジスタ４２１がある。比較器４２２
は、高限界レジスタ４２０の内容と、アドレス・バス２
０４ａから提供された物理アドレスを比較して、物理ア
ドレスが高限界より小さいか等しい場合は出力信号を立
ち上げる。同様に比較器４２３は、物理アドレスが低限
界レジスタ４２１の内容より大きいか等しい場合は出力
信号を立ち上げる。ANDゲート４２４は、２つの比較器
から２つの信号を受信して、提供された物理アドレスの
値が低限界と高限界の間である場合にのみアクセス権レ
ジスタ４２５が信号４３０と属性信号４３２を駆動する
ことを可能にするために接続される。この実施例におけ
るアクセス権レジスタ４２５は、各ビットが１つの要求
資源を表す８つのビットを含む。したがって、最大８つ
の資源のアクセス権が各アドレス領域に割り当てられ
る。各高限界レジスタおよび低限界レジスタと連想アク
セス権レジスタは、メモリ・マップ・レジスタとしてメ
ガモジュール１００のプロセッサによって読み出された
り書き込まれたりするように構成される。代替実施例に
おいては、これらのいくつかのレジスタ、またはすべて
のレジスタは、たとえば、ROMまたは電気的に変更可能
なプログラマブルROM（EAPROM）として構成されてもよ
い。

【００３５】復号回路４４０はR-ID信号２０６ａを受信
して、提供された資源識別値を８つのID信号４４２の１
つに復号する。ID信号は、比較回路４４４によってアク
セス権（rights）信号４３０と個別に比較される。要求
資源が対応するアクセス権ビットを設定させない場合
は、異常終了信号１５２が立ち上げられ、要求されたメ
モリ・アクセスは禁止されてエラー処理が呼び出され
る。

【００３６】属性信号４３２は、たとえば、読み出し専
用のアクセスを許可するような制限を資源のアクセス権
に組み入れるために使用される。

【００３７】連想マッピングには、次に示すような、そ
れを推奨するいくつかの特徴がある。即ち、比較レジス
タの数を増減することによって複雑さが容易に増減す
る、各種サイズの物理アドレスを容易にサポートするよ
うに構成することができ、さらに非常に小さいか非常に
大きい領域を含む高度に変わるアドレス領域をサポート
する。また連想マッピングには、次に示すようにいくつ
かの欠点がある。即ち、複数のアドレス領域が提供され
た物理アドレスと一致するというように１つまたは複数
の限界レジスタが正しく設定されていない場合は、異常
動作が発生する。特定のシステムを具体的にするため
に、SPMを実装するメガモジュールに十分な数のアドレ
ス領域比較ブロックがなく、トランジスタの数と結果と
してつくられる集積回路（IC）のダイ・サイズの観点か
ら、完全に構成された連想アドレス・マップSPMを組み
込みシステムに使用することは高価になりすぎて使用で
きないほど、各比較ブロックが比較的高価であることな
どである。

【００３８】図4Bは、マッピング回路４００ａの代わり
にSPM１５０で使用することができる。直接マッピング
により実現された代替実施例のマッピング回路４００ｂ
のブロック図である。直接マッピングは、物理アドレス
の一部を属性のテーブルのインデックスとして使用す
る。このテーブルが十分に大きくて、システムに実装さ
れる物理アドレスをすべてマップすることができれば、
連想型の比較の必要性は存在しない。図4Bのテーブル４
５０は、復号器４５１を介して物理アドレス・バス２０
４ａの一部を復号することによって選択可能ないくつか
のエントリを含む。本例におけるバス２０４は３２ビッ
トである。テーブル４５０の各エントリは、完全な４ギ
ガバイトの物理アドレス空間の１６MBの固定サイズを表
す。各エントリは、２４ビットのアドレス空間を表すの
で、最上位アドレスの８ビットだけが復号回路４５１で
復号される必要がある。８ビットのアドレスを完全にカ
バーするためには２５６エントリが要求される。各エン
トリは、メモリ・マップされた項目として読み出される
ように構成される。SPMテーブルのベースアドレスは、
各種の組み込みシステムのいろいろな場所で例示されそ
のサイズに揃えられる。

【００３９】直接マッピングは、トランジスタの数とIC
の面積の観点から高価ではないという点で有利である。
直接マッピングは、複数の一致による影響を受けず、完
全に占有されている場合は全物理メモリ・アドレス空間
を常にカバーする。しかし、直接マッピング（memory）
にはいくつかの欠点がある。即ち、オーバーヘッドが一
定のとき、直接マッピング方法の複雑さは、容易にサイ
ズを増減できないことである。直接マッピングは、テー
ブルのエントリ数が多すぎなければ、小サイズの領域を
容易にサポートすることができない。

【００４０】多数の組み込みシステムを実現する場合、
SPMテーブルの内容の大部分は一定である。何故なら
ば、SPMテーブルが、オン・チップ資源用のアドレス
や、バスの制限のために装置をまったく持つことができ
ないアドレスに対応しているからである。多くの場合、
外部バス上の装置をアドレス指定できる物理アドレスだ
けがプログラマブル・レジスタを有する必要がある。し
たがって、テーブル４５０はROMとして実装され、一部
はRAMとして実装される。代替方法として、ある部分をE
APROMとして実装してもよく、あるいは全く実装しなく
てもよい。使用されないエントリを実装しない場合、SP
Mのコストは、使用するアドレス空間の一部によって増
減し、非常に小さいシステム構成のSPMを非常に低コス
トにすることができるという利点がある。

【００４１】図５は、図１の本発明の態様によるシステ
ムを動作させる方法を示す流れ図である。ステップ５０
０で、複数の独立なオペレーティング・システムは、こ
のシステム内の全資源の所有者であると想定する。一般
に個々のオペレーティング・システムは、同一システム
内の他のOSに気づいていない。プロセッサ１０２上で実
行するOSは、周辺装置１４２のようなプロセッサ１０２
に直接付随する資源が割り当てられる。プロセッサ１０
４上で実行するOSは、周辺装置１４０のようなプロセッ
サ１０４に直接付随する資源が割り当てられる。共用メ
モリ１１２のような共用資源は、両OSに割り当てられな
ければならい。各OSの下で実行中のアプリケーション・
ソフトウエアのプログラミングの規約（conventions）
により、資源の競合を防止することが試行される。

【００４２】資源の正しい共用を強制するため、ステッ
プ５００〜５０６で、信頼されたエージェントによって
システム保護マップ（SPM）１５０が設定される。OSの
１つはシステムのマスタであると指定され、SPMの設定
を担当する。上述のように、システムの初期化中に、マ
スタOS内のSPM管理タスクは、SPMにアクセスしてアクセ
ス権レジスタを初期化する。安全シーケンスは、SPM１
５０への各アクセスごとにステップ１５２で実行され、
SPM管理タスクだけがSPMにアクセスしていることを検証
する。信頼されていないエージェントがSPMにアクセス
を試行すると、このアクセスは異常終了になり、ステッ
プ５２０でエラーが表示される。安全シーケンスは、後
で詳細に説明される。信頼されているSPM管理タスクがS
PMにアクセス中の場合、ステップ５０４でアドレス領域
レジスタが設定される。直接マップされる実施例のこの
ステップを実行する必要はない。ステップ５０６でアク
セス権レジスタが初期化される。

【００４３】本発明の構成が静的な一実施例におけるSP
Mは、どのOSによっても設定されず、OSを開始する前の
開始ステップとして設定される。

【００４４】SPMが一旦構成されると、システムのアプ
リケーション・ソフトウエアの動作が開始する。ステッ
プ５１０で表されるように、ソフトウエアの実行により
メモリ要求が発信される。各メモリ要求の発信元は、以
前に説明した資源IDを使用して識別される。

【００４５】ステップ５１２でSPMは、システムのトラ
ヒック・コントローラ１１０で処理された各メモリ要求
を観察して、提供されたアドレスを評価することによっ
てどのアドレス領域がアクセスされているか識別する。

【００４６】ステップ５１４でSPMは、識別したアドレ
ス領域にメモリ・アクセス要求を発信した資源が、メモ
リ・アクセス要求を備えた資源IDと、識別されたアドレ
ス空間領域に割り当てられたアクセス権を比較すること
により、識別した領域のアクセス権を有しているか否か
を決定する。要求資源がその領域へのアクセス権を有し
ていると、ステップ５１６でSPMはそのアクセスを許可
する。要求資源がその領域へのアクセス権を有していな
い場合は、ステップ５２０でSPMはそのアクセス要求を
異常終了させ、エラー条件を表示する。

【００４７】アプリケーション・ソフトウエアの実行
中、システム資源を再構成することが必要なことがあ
る。これを受け入れるためには、SPMの適切なエントリ
を修正することによって、アクセス権を変更してもよ
い。SPMがアクセスされるたびに、アクセスが許可され
る前に、ステップ５０２の安全シーケンスの完了を成功
しなければならない。成功しなければ、そのアクセスは
異常終了する。

【００４８】図６は、共用キャッシュと物理アドレス属
性マップ（PAAM）を有するとともに、本発明の実施例を
含む他のデジタル・システムのブロック図である。DSP
６００は命令実行パイプライン用回路を含む。実行パイ
プライン内に含まれるものは、データと、メモリからの
命令および装置の回路６４０ａ〜６４０ｎにアクセスす
るためのアドレスをアドレス・バス６０２上に形成する
アドレス発生回路である。メモリ・マップ・レジスタ
と、タイマー、直列ポート、並列ポートなど、各種物理
装置に対するインターフェースも、メモリと装置の回路
６４０ａ〜６４０ｎ内に含まれる。メモリ管理ユニット
（MMU）６１０は、アドレス・バス６０２を介してDSPア
ドレス発生器に接続される。MMU６１０は、アドレス・
バス６０２上の論理アドレスを、物理アドレス・バス６
１２に与えられる物理アドレスに変換する。論理アドレ
スは、DSP６００に接続された実際の物理メモリに直接
結合されないデータと命令の基準となる安定なフレーム
を与える。当業者は、アドレス変換用のMMUユニットの
一般的な動作を承知しているので、ここでさらにMMUユ
ニットの動作を説明しない。本発明のためには、MMU６
１０の存在は任意である。事実、最近のDSPシステムの
大部分は、MMU６１０のようなメモリ管理ユニットを含
まない。MMU６１０がない場合、DSP６００のアドレス発
生回路は論理アドレスの代わりに物理アドレスを発生
し、物理アドレス・バス６１２はDSP６００のアドレス
・バス６０２に直接接続される。

【００４９】プロセッサ６５０も物理アドレス・バス６
１２に接続され、メモリと装置の回路６４０ａ〜６４０
ｎへのアクセスを共用する。プロセッサ６５０とDSP６
００は、ともに独立なOSを実行する。他の実施例におけ
るDSP６００は、DSPというよりもプロセッサのタイプで
ありうる。DSP６００とプロセッサ６５０は、独立なOS
を実行しながら、共用資源へのアクセスを共用する各種
のタイプの２つのプロセッサを代表している。本発明の
一態様によれば、システム保護マップ６６０は、前に説
明したように、アドレス空間領域の１つだけへのアクセ
ス、または、その資源が識別した領域へのアクセス権を
有している場合に限り、その別のプロセッサ資源へのア
クセスを許可するために与えられている。

【００５０】図６の参照を続けると、キャッシュ・メモ
リ６２０は物理アドレス・バス６１２に接続されて、要
求された命令とデータ、またはそのいずれかを、メモリ
回路６４０ａ〜６４０ｎより速くDSP６００に与える。
バス６２２は、DSP６００の中央処理装置（CPU）へアク
セスした命令とデータ、またはそのいずれかを与えるデ
ータバスとともにキャッシュに接続されたアドレス・バ
スの双方を表す。当業者はキャッシュ回路に精通してい
るので、ここでキャッシュ回路６２０の詳細な説明はし
ない。物理アドレス属性マップ（PAAM）６３０は、物理
アドレス・バス６１２に接続され、所定の物理アドレス
のオン・チップまたはオフ・チップ・システムに内在し
ているハードウエアの能力をキャッシュ６２０およびDS
P６００に説明するために用される。内在しているハー
ドウエアが、メモリ・セマンティックスを備えたランダ
ム・アクセス・メモリ（RAM）である場合は、キャッシ
ュは、その場所へのアクセスにいくつかの自由度（libe
rties）を取ることができる。たとえば、内在している
ハードウエアが直列ポートの受信用FIFOバッファである
場合は、セマンティックスはRAMと非常に異なるので、
キャッシュは、FIFOの揮発性挙動をマスクしないように
注意しなければならない。

【００５１】PAAM６３０は、通常キャッシュ失敗（cach
e misses）のときにのみ相談をうける。キャッシュ失敗
をトリガするアドレスの特性はPAAM６３０によってつく
られ、キャッシュ可能性属性信号（cacheability attri
bute signals）６３２を介してキャッシュ６２０に結合
される。キャッシュ６２０は、キャッシュ可能性属性信
号に応答して、キャッシュ失敗をトリガした物理アドレ
スに実装された資源の種類として感知可能なキャッシュ
の挙動を選択する。属性信号６３４は各種メモリ回路６
４０ａ〜６４０ｎに与えられ、アドレス指定された装置
をよりよく利用するバス・インターフェースに、情報を
転送する。

【００５２】図６のようなDSPシステムを象徴する組み
込みシステムについて、いくつかの仮定を設けることが
できる。たとえば、上に説明したように、MMUは存在し
ていてもよいが、不要なことが多いので存在しない。物
理アドレス空間は、RAM、読みとり専用メモリ（ROM）お
よび入出力（I/O）装置、タイマーのような各種装置で
占有される。ROMおよび各種装置へのプログラムのアク
セスは頻繁にある。組み込みシステムにおけるキャッシ
ュは、場所をバックアップする物理アドレスがRAM、ROM
または装置であるか否か、MMUが存在しているか否かに
基づいて合理的に動作しなければならない。組み込みシ
ステムが設計され製造されると、アドレス・マッピング
がプログラマブルでない限り、RAM、ROMおよび装置の構
成とアドレス・マッピングがあったとしても、変更され
ることはまれである。一般に、空きのアドレス空間への
誤ったアクセスのためにシステム遅延が生じるのではな
く、適切に処理されるべきエラーとして誤ったアクセス
が迅速に報告されるように、空きのアドレス空間の存在
を認識することが大切である。たとえば、バス・トラン
ザクションの完了状態や割り込みによるなど、エラーは
いくつかの方法で信号として送られる。信号が送られる
と、状況に依存してエラー状態を設定したり、割り込み
の方向付け（vectoring）をしたり、または例外処理装
置を入れたりすることによって、プロセッサが応答す
る。

【００５３】多数の異なるオペレーティング・システム
（OS）は、市販用ハードウエア、自家製（homegrown）
ハードウエアおよびむき出しのハードウエアを含む各種
の組み込みシステムで使用されている。都合の良いこと
に、物理アドレス属性マップを使用すると、システム保
護マップとともに、これらのオペレーティング・システ
ムのどれかが装備されたデジタル・システムの動作の信
頼性が改善する。

【００５４】図７は、図６の物理アドレス属性マップの
各エントリごとの一組の物理アドレス属性を示す。物理
アドレス空間の領域の属性は、３２ビットのPAAMエント
リによって指定される。これらのビットは、以下に説明
するように、コピー管理、順序指定子、アクセス指定子
および小領域空きフラグなど、いくつかのグループに分
割される。都合の良いことに、PAAM６３０の各領域は、
SPM６６０の領域として扱われ、共用エントリが使用さ
れる。

【００５５】属性指定子の４ビットは、コピー管理グル
ープに含まれ、表１に示す領域のコピーをつくるきキャ
ッシュ動作機構（caching mechanisms）の挙動を制御す
るように定義される。これらビットは、この領域からデ
ータにアクセスする場合、ある状況の下ではキャッシュ
の実施を行ってもよいか、行わなくてはならないかを指
定する。

【表１】

【００５６】図７にはSynchronous Store（SS）と呼ば
れる順序指定子ビットがある。順序指定子ビットは、故
障したメモリをサポートするシステムの実施例の中で使
用される。SSビットは、この領域（area）へのStoreが
厳密に指定された順序になっていることを強制する。SS
が「１」のアドレスへのStoreは、Synchronous Storeで
ある。DSPのパイプラインは、このStoreが装置で完了す
るまで他のLoadまたはStore演算を実行してはならな
い。「１」のSSは、IWが「１」かPCが「０」の場合にの
み意味がある。PCが「１」でIWが「０」の場合、チップ
の動作は定義されておらず、実行によって変わることが
ある。SSが「１」、PCが「１」、IWが「１」そしてWAが
「１」のとき、この領域へのWriteがWrite Allocateを
引き起こす場合に、この状況が生じるかもしれない。こ
の場合、動作は決定し、必要に応じてキャッシュの追い
出しを実行し、装置とキャッシュにSynchronous Write
を実行する前にキャッシュ・ラインの読み出しを実行す
る。

【００５７】アクセス指定子のグループは、表２に定義
されるように、装置が読み出し動作と書き込み動作また
はそのいずれかをサポートするか否かを指定する。

【表２】

【００５８】小領域空きフラグe15〜e0は、空いている
小領域を表示する。各領域は1/16に分割され、それぞれ
はこれらのフラグの１つによって制御される。小領域フ
ラグが「０」の場合、その領域指定子NR、NW、SS、PS、
IW、WAおよびPCはその小領域を制御する。小領域フラグ
が「１」の場合、その小領域の言外の指定子はPAAM_EMP
TYである（NRとNWが「１」で、他はすべて「０」であ
る）。

【００５９】アクセス許可ビットA7〜A0は、SPM６６０
によって使用される各アドレス空間領域にアクセス権を
割り当てる。ビットA7〜A0のそれぞれは、発信者資源ID
がサブスクリプト（subscript）と一致する発信者資源
によるアドレス空間のその領域へのアクセスを制御す
る。したがって、前に説明したように、最大８つの発信
者資源を指定することができるとともに、いずれか
「１」つのアドレス空間領域へのアクセス権を割り当て
ることができる。

【００６０】予約ビットr5が保留されているが、本実施
例では、このビットをゼロとして読み出さなければなら
ない。このビットへの書き込みは無視される。他の実施
例では、各種機能に対してこのビットを定義することが
できる。

【００６１】表３は、組み込みシステムの初期化プログ
ラム内で使用され、PAAMのプログラマブル・エントリを
プログラムすることができる１組の定義を示す。定義9
〜16を使用することによって、システム内の最も共通な
装置に対して適切な挙動をもつプログラムを書くことが
できる。たとえば、定義9は、実装されないアドレス領
域に対応するPAAMテーブルの各エントリに格納される。
定義14は、ROMとして実装されるメモリ領域に対応するP
AAMテーブルの各エントリに格納される。PAAMの他のエ
ントリは、関連するアドレス領域の特性にしたがって適
切にロードされる。

【００６２】信頼されたエージェントまたはSPMのプロ
グラマブル・エントリをプログラムするタスクに使うた
めの同様な１組の定義が表４に与えられている。たとえ
ば、SRAMへのアクセスをR-ID2、7に与えるためには、pa
mwd = PAAM＿SRAM + PAAM_SPM_RID_2 + PAAM_SPM_RID_7
とタイプしてよい。変数pamwdは定数0x0000840Bに設定
される。

【００６３】PAAM自体は、領域内でPAAM_DEV、定義15と
して符号化される。PAAM_DEVが符号化されるとSSが設定
されるので、PAAMエントリへの変更は、次回のDSPのLoa
dまたはStore演算で直ちに認識される。PAAMを修正する
場合は、時々関連するキャッシュを追い出す必要があ
る。次に示すこと、つまり、PAAM_PCをクリアする、エ
ントリでPAAM_PCが設定されている場合にPAAM_IWを設定
する、エントリでPAAM_PCが設定されている場合にPAAM_
NWまたはPAAM_NRを設定する、あるいはエントリでPAAM_
PCが設定されている場合にPAAM_PSを設定することが発
生する場合、修正された領域のエントリによってカバー
される領域内のアドレスのキャッシュは追い出されなけ
ればならない。

【表３】

【表４】

【００６４】IW指定子とWA指定子は相互動作をする。こ
れらの２つの指定子に対する完全に機能的なキャッシュ
・システムが図５に示されている。いくつかの状況また
はあらゆる（some or all）状況下では、各種システム
の設計でWAを無視してもよいことに注意されたい。

【表５】

【００６５】16MB領域のメモリが数種類の装置を含む場
合、PAAMエントリは、その領域内のすべての装置と互換
性のある機能に設定されなければならない。通常、この
ことは、その領域内のすべての装置がキャッシュされる
場合、PCが設定されるだけであることを意味する。NRお
よびNWは、その領域内のすべての装置に当てはまる場合
に設定されるだけである。その領域内のどれかの装置が
必要としている場合は、IWを設定しなければならない。

【００６６】本発明の代替実施例では、指定されたSPM/
PAAMをどれだけ多く実装するかを選ぶ際に大きな許容度
がある。この選択には、全機構を実装する費用と、プロ
グラマブルSPM/PAAMレジスタの機能と柔軟性のバランス
をとることが含まれる。システムの実装は、（1）一定
数のエントリを実装する、（2）レジスタごとに或るビ
ットだけを実装する、という２つの方法でSPM/PAAMによ
って使用されるチップの面積の大きさを減らすことがで
きる。

【００６７】（1）多数の物理アドレス空間マップの大
部分は、プログラマブルSPM/PAAMレジスタを必要としな
いので、一定数のエントリを実装することができる。物
理アドレス空間の大きな部分に、装置が無いかもしれな
い。その上、オン・チップ装置にマップする物理アドレ
ス空間は、プログラマブル・レジスタを必要としないか
もしれないし、ある数のビットだけがプログラム可能で
あることを要求しているかもしれない。たとえば、オン
・チップRAMは、PSビットとAnビットだけを必要として
いるかもしれない。一般に、SPM/PAAMを含むICまたはメ
ガモジュールを設計する場合に、判っていない装置を含
むように構成可能な外部バスに対し、（実装される程度
まで）完全にプログラムを組むことができなければなら
ない。

【００６８】（2）実装では、指定子ビットのいくつか
だけを実装してもよい。チップにキャッシュがある場合
は、チップにPCを実装しなければならない。またチップ
には、他のコピー管理ビットを実装してもよい。メモリ
の共用がサポートされている場合は、PSを実装してもよ
い。スヌープ・キャッシュ（cache snooping）を実装し
て共用をサポートしてもよい。キャッシュがWAとIWの値
を利用できる場合は、チップにWAとIWを実装してもよ
い。チップがエラー検出をサポートしている場合は、チ
ップにNRとNWを実装しなければならないが、エラー検出
をサポートしていない場合は、NRとNWの実装を省略して
もよい。SSを実装せずにI/O装置の書き込みに十分に同
期をとることができるチップは、SSの実装を省略しても
よい。複数の制御レジスタを備えた装置の信頼性の高い
動作を妨げる異常なメモリ動作をチップが実行する場合
は、そのチップにSSを実装しなければならない。マップ
の中にプログラマブル・レジスタがある部分では、Writ
eは実装されているビットを設定するか、クリアしなけ
ればならない。実装されないビットは常に０であること
を確認しなくてはならない。Write Allocation またはW
rite Backを常に実行しているキャッシュ・システムを
含む実装は、PAAMにそれらの位置に定数「１」を戻させ
ることができる。しかし、PAAMは、キャッシュの構成ま
たは内容に基づいて異なる値を戻すように考えられては
いない。実装は、小領域空きフラグを実装しないことを
選ぶことができる。この場合、１６個の領域のすべては
「０」として読み出され、Writeでは無視される。これ
らの実装は、そのエントリに関連するすべての小領域の
所定のエントリで指定子を使用する。

【００６９】代替実施例においては、直接マップされた
テーブルでアドレスの一部をカバーしてもよく、１つま
たは複数の連想的にマップされた比較ブロックでアドレ
ス空間の他の部分をカバーしてもよい。

【００７０】代替実施例においては、連想的にマップさ
れる各種実施例の各比較ブロックと、物理アドレスの全
ビットを比較してもよく、あるいは物理アドレスの限定
した数のビットを比較してもよく、その結果として粒度
の粗いアドレス領域が生じる。

【００７１】代替実施例においては、PSを実装する実装
方法は、共用されるオン・チップ・メモリにプログラマ
ブル・レジスタを必要とするかもしれず、使用するオペ
コードとMMUからの情報、またはそのいずれかのような
プロセッサからの情報と、PAAMからのPSビットを組み合
わせて使用し、キャッシュ内のデータの共用状態を決定
してもよい。

【００７２】PAAMの動作に関する詳細な説明は、EPO 特
許出願EP1126375、タイトルが「システム・アドレスの
特性によって制御されるキャッシュ・メモリ（Cache Me
moryControlled By System Address Properties）」の
中で与えられている。

【００７３】図８は、図１または図６のSPMへのアクセ
スを防止するアクセス拒否・アクセス許可シーケンス機
構（lock and key access sequence mechanism）の状態
図である。この実施例では、１つのプロセッサだけが信
頼されたシステム保護装置ドライバからのSPMまたはSPM
/PAAMを更新することができると考えられている。疑似
乱数発生器のアクセス拒否・アクセス許可シーケンス
は、SPMまたはSPM/PAAMへの信頼できないまたは予想外
のアクセスを抑止する。

【００７４】アクセス拒否・アクセス許可状態機械（st
ate machine）は、SPMまたはPAAMを更新しようと試みる
資源によってアクセス許可レジスタ（key register）が
読み出されるまで、待機状態８００にある。アクセス許
可レジスタは、更新する発信者資源によって使用され、
疑似乱数アルゴリズム（PRA）を使用して新しいアクセ
ス許可の値を計算するためのシーズ（seed）値を与え
る。アクセス許可チェッカー（key checker）は、組み
込まれた特定のPRAを使用し、ソフトウエアは、計算し
たアクセス許可チャレンジ・レジスタ（key challenge
register）の値と、SPM保護論理の一部として計算され
た値が一致するようにその特定のアルゴリズムをエミュ
レートしなければならない。

【００７５】次に状態８０２は、書き込むべきアドレス
更新レジスタを待ち合わせ、状態８０４は、書き込むべ
きデータ更新レジスタを待ち合わせる。状態８０６は、
アクセス許可チャレンジ・レジスタに書き込むべき新し
いアクセス許可の値を待ち合わせる。アクセス拒否・ア
クセス許可回路は、新しいアクセス許可の値と比較され
る新しい疑似乱数の値を発生する。それらの値が同じで
ある場合、状態機械は状態８０８に移動し、SPM/PAAM回
路は、指定されたアドレス更新位置で与えられたデータ
値によって更新される。新しいアクセス許可の値が一致
しない場合は、SPMまたはPAAMは更新されず、状態機械
は状態８０２に移動して再試行を待ち合わせる。このシ
ーケンスを一巡（traverse）しなければ、SPMまたはPAA
Mは更新されない。

【００７６】図９は、図８のアクセス拒否・アクセス許
可シーケンスの状態機械のメモリ・マップ（memory map
ped）インターフェースを示すメモリ・マップである。
アクセス許可レジスタ９００は、アクセス許可のシーズ
値を取得する信頼されたエージェントによって読みとら
れる。アドレス更新レジスタ９０２はアドレスを受信
し、データ更新レジスタ９０４は、レジスタ９０２に与
えられたアドレスに書き込むべきデータ値を受信する。
アクセス許可チャレンジ・レジスタ９０６は、アクセス
許可のシーズ値の読み出しに応答して、信頼されたエー
ジェントによって計算された新しいアクセス許可を受信
する。この新しいアクセス許可の値が正しいアクセス許
可の場合、状態機械は更新レジスタ９０４のデータをア
ドレス・レジスタで指定されたアドレスのSPMにコピー
する。信頼されたエージェントは、レジスタ９０８を読
み出してこのシーケンスの完了に成功したことを確認す
る。

【００７７】アクセス許可チャレンジ・レジスタ９０６
に正しくない新しいアクセス許可の値が書き込まれる
と、SPMまたはPAAMは更新されず、レジスタ９０６はデ
フォルト値に設定される。信頼されたエージェントは、
レジスタ９０６を読み出して、シーケンスの完了に成功
しているか否かの確認をとる。さらに図１の割り込み信
号１５２または図６の割り込み信号６６２でエラーが表
示される。アクセス許可保護の故障に対しては、バス・
エラーを発生するよりも、割り込みを起こさせることが
望ましい。

【００７８】この実施例はメモリ・マップ・レジスタの
４つの位置を使用する。当業者は、他のレジスタ方法を
使用して、アクセス保護機構を実現できることを承知し
ている。或る代替実施例は、異なるタイプのSPMアクセ
ス保護を提供するか、あるいは、SPMアクセス保護をす
べて除くかもしれない。

【００７９】（システムの実施例）本発明の諸態様から
利点を引き出すことができるいくつかの模範的なシステ
ムは、米国特許第5,072,418号の中で、特に同特許の図2
〜18で説明されている。性能を改善したりコストを下げ
る本発明の一態様が組み込まれたマイクロプロセッサ
は、米国特許第5,072,418号に説明されているシステム
をさらに改善するために使用することができる。そのよ
うなシステムは、産業のプロセス制御、自動車システ
ム、モータの制御、ロボット制御システム、衛星通信シ
ステム、エコー消去システム、モデム、ビデオ画像シス
テム、音声認識システム、暗号化されたボコーダー・モ
デム・システムなどを含むが、これらのシステムに限定
されない。

【００８０】図６は、ディスプレー１４とディスプレー
１４の周辺に配置され集積された入力センサ１２ａ、１
２ｂを備えている携帯情報端末（PDA）のような、移動
通信装置内の集積回路などの例の代表的な実装を示して
いる。図１０に示すように、デジタル・システム１０
は、アダプタを介して、MPUの専用周辺装置１４２のよ
うな入力センサ１２ａ、１２ｂに接続されている図１に
よるメガセル１００を含む。針または指を使い、入力セ
ンサ１２ａ、１２ｂを介してPDAに情報を入力すること
ができる。ディスプレー１４は、フレーム・バッファ１
３６と同様なローカル・フレーム・バッファを介してメ
ガセル１００に接続される。ディスプレー１４は、MPEG
ビデオ・ウィンドウ１４ａ、共用されるテキスト文章ウ
ィンドウ１４ｂおよび３次元ゲーム・ウィンドウ１４ｃ
のように重ねて表示できるウィンドウに画像およびビデ
オを出力する。

【００８１】無線周波数（RF）回路（図示せず）はアン
テナ１８に接続され、DSPの専用周辺装置１４０のよう
なメガセル１００も接続されて無線通信網のリンクを提
供する。たとえば、DSP専用周辺装置１４０が、オフイ
ス環境における静かな使用方法を提供しているときに使
用するための有線通信網のリンクを設けるように、コネ
クタ２０はケーブル・アダプタ・モデム（図示せず）に
接続され、そこからメガセル１００に接続される。短距
離の無線リンク２３は、イヤホーン２２に接続され、DS
P専用周辺装置１４０のようにメガセル１００に接続さ
れた低電力送信器（図示せず）によって駆動される。同
様に送話器２４はメガセル１００に接続され、送話器２
４と無線イヤホーン２２を使用して、無線または有線の
通信網の他のユーザーと２方向の音声情報を換できるよ
うにする。

【００８２】メガセル１００は、無線通信網のリンクお
よび有線通信網のリンク、またはそのいずれかを介して
送受信中の音声とビデオ/画像の情報をすべて符号化す
るとともに復号する。

【００８３】多くの他のタイプの通信システムおよびコ
ンピュータ・システム、特にバッテリの電力に依存する
多くのステムが本発明の恩恵を受けると考えられること
は勿論である。このような他のコンピュータ・システム
の例は、携帯計算機、スマートフォン、ウエブフォンな
どを含む。電力消費量や処理能力は、デスクトップ、電
力線給電型（line-powered）コンピュータ・システムさ
らにはマイクロコントローラの用途の関心事であり、特
に信頼性の観点からは、本発明は、このような電力線給
電型システムに利点を提供していると考られる。

【００８４】デジタル・システム４００の製造には、各
種の量の不純物を半導体基板に打ち込み、基板内でこれ
らの不純物を選択された深さに拡散してトランジスタデ
バイスを形成する複数のステップが含まれる。マスク
は、不純物の配置を制御するために形成される。導電性
材料と絶縁材料の複数の層を堆積させ、各種デバイスを
相互接続するためにエッチングを施す。これらのステッ
プはクリーンルームの環境において実行される。

【００８５】データ処理デバイスを製造する費用のかな
りの部分は、テスト作業分を含む。ウエハーの形をして
いる間、個々のデバイスは動作状態にバイアスをかけら
れ、プローブによる基本動作機能のテストが実行され
る。ウエハーは、裸のダイまたはパッケージされたダイ
として販売することができる個々のダイスに分離され
る。パッケージの後、完成した部品は、動作状態にバイ
アスをかけられ、動作機能が試験される。

【００８６】上記実施例のいずれかを含む集積回路に
は、面実装のための複数の接点を含む。しかし、集積回
路には、たとえば、回路の底面の挿入力がゼロのソケッ
トに搭載するための複数のピンなど、他の構成、あるい
は何らかの他の適当な構成が含まれる。

【００８７】デジタル・システム１００は、最新のデバ
ッグ機能に使う拡張ハードウエアを含む。これら機能と
拡張ハードウエアは、アプリケーション・システムを開
発する際に役に立つ。これらの機能は、CPU１０２、１
０４自体のコアの一部であるから、これらの機能は、拡
張動作モードを備えたJTAGインターフェースだけを使用
することが可能である。これらの機能は、精緻なデバッ
グ動作を可能にするとともに経済的なシステムを開発す
るためのコアに対して、高価な配線と従来のエミュレー
タ・システムで必要なプロセッサ・ピンへのアクセスを
必要とせずに、またはシステム資源へ介入せずに簡単、
安価かつ高速で独立したアクセスを提供する。

【００８８】このようにデジタル・システムはシステム
保護マップを備え、アドレス変換マップが提供されてい
るかいないかに関わらずプロセッサ間の保護を実行す
る。

【００８９】都合の良いことに、１つのプロセッサ上の
独立なオペレーティング・システムに起因して発生し、
他のプロセッサ上の異なる独立なオペレーティング・シ
ステムによって使用中の資源を誤って駄目にしてしま
う、多数のプログラミング・エラーは、検出されて報告
される。

【００９０】都合の良いことに、システム保護マップと
物理アドレス属性マップを結合してさらに強靱なシステ
ムを提供することができる。

【００９１】ここで使用されているように、「適用され
る（applied）」、「接続される（connected）」および
「接続（connection）」という用語は、何らかの要素が
電気的接続経路内に追加されて存在することを含め、電
気的に接続されることを意味する。「関連する（associ
ated）」という用語は、「関連するポートによって制御
されるメモリ資源」のように、関係を制御することを意
味する。「立ち上げる（assert）」、「立ち上げ（asse
rtion）」「立ち下げる（de-assert）」「立ち下げ（de
-assertion）」「否定する（negate）」および「否定
（negation）」という用語は、アクティブ・ハイの信号
とアクティブ・ローの信号の混合を扱う場合に混乱を避
けるために使用される。「立ち上げる」および「立ち上
げ」は、信号がアクティブになるか、論理的に真である
ことを示す。「立ち下げる」、「立ち下げ」、「否定す
る」および「否定」は、信号がインアクティブになる
か、論理的に偽であることを示す。

【００９２】実例となる実施例を参照しつつ本発明を説
明してきたが、この説明が本発明を限定する感覚で解釈
されることを意図していない。本発明の他の各種実施例
は、この説明を参照すれば当業者には明らかであろう。
たとえば、SPMエントリの中に異なる数の資源を設けて
もよい。たとえば、４ビットだけで２つのプロセッサ、
DMAエンジン、および１つのマスタ周辺装置を区別して
もよい。各種のタイプの外部資源を設けてもよい。各種
サイズおよび各種構成の物理アドレスとデータバスを設
けてもよい。他のプロセッサからの要求が要求転送回路
で調整されるマルチプロセッサ・システムを構成するこ
とができる。

【００９３】したがって、特許請求の範囲は、各種実施
例のそのような修正が、本発明の真の範囲と趣旨の中に
入るものと意図されている。

【００９４】以上の説明に関して更に以下の項を開示す
る。 （１）共用メモリ・サブシステムに接続された複数の資
源を有するデジタル・システムを動作させる方法であっ
て、前記メモリ・サブシステムのアドレス空間内の複数
の領域を定義するステップと、前記複数の領域の少なく
とも一部に発信側のアクセス権を割り当てるステップ
と、前記複数の資源からのメモリ・アクセス要求によっ
て、前記複数の領域のどれがアクセスされているか識別
するステップと、前記複数の資源のどれが前記要求を発
信したか判別するステップと、前記識別された領域に前
記メモリ・アクセス要求を発信したことを判別された前
記資源が、前記識別された領域の発信者アクセス権を有
しているか否かを決定するステップと、前記判別された
資源が前記識別された領域に対する発信者アクセス権を
有している場合にのみ、前記判別された資源による前記
識別された領域へのアクセスを許可するステップと、を
含む前記方法。

【００９５】（２）第１項に記載の方法であって、前記
判別するステップで使用する前記複数の資源からの前記
メモリ・アクセス要求を資源識別値に与えるステップを
さらに含む前記方法。

【００９６】（３）第１項から第２項のいずれかに記載
の方法であって、前記判別するステップで使用する前記
複数の資源からの各メモリ・アクセス要求を資源識別値
に与える前記ステップをさらに含む前記方法において、
前記決定するステップは、前記メモリ・アクセス要求を
与えられた前記資源識別値と、前記識別された領域に割
り当てられた発信者アクセス権の値を比較する前記方
法。

【００９７】（４）第１項から第３項のいずれかに記載
の方法において、前記複数の資源の一部はプロセッサで
あり、前記プロセッサのそれぞれは、別のオペレーティ
ング・システムの下で動作する前記方法。

【００９８】（５）第１項から第４項のいずれかに記載
の方法であって、前記複数の領域の第１の領域でアクセ
スを識別することに応答して第１のモードでキャッシュ
を動作させるとともに、第２の領域でアクセスを識別す
ることに応答して第２のモードでキャッシュを動作させ
るステップをさらに含む前記方法。

【００９９】（６）第１項から第５項のいずれかに記載
の方法であって、前記複数の領域の第３の領域でアクセ
スを識別することに応答して第１のモードで前記メモリ
・サブシステムを動作させるとともに、第４の領域でア
クセスを識別することに応答して第２のモードで前記メ
モリ・サブシステムを動作させるステップをさらに含む
前記方法。

【０１００】（７）第１項から第６項のいずれかに記載
の方法において、前記複数の資源の少なくとも１つは、
ダイレクト・メモリ・アクセス・コントローラまたはI/
Oマスタである前記方法。

【０１０１】（８）第１項から第７項のいずれかに記載
の方法において、前記複数の領域を定義するステップ
は、領域境界値のテーブルを設定するステップと、前記
テーブルの修正が許可される前に、アクセス・シーケン
スの完了が成功することを要求することにより、前記テ
ーブルへの修正アクセスを抑止するステップと、を含む
前記方法。

【０１０２】（９）共用メモリ・サブシステムをアクセ
スするために接続された複数のプロセッサと、前記複数
のプロセッサに接続され、前記複数のプロセッサのどれ
が前記共用メモリ・サブシステムへのアクセスを要求し
ているかを表示する資源識別手段と、前記共用メモリ・
サブシステムへのアクセス要求に応答して、前記資源識
別手段から資源識別値を受信するために接続され、前記
資源識別値に応答して、前記共用メモリへのアクセスを
抑止するように動作可能な抑止回路と、を含むデジタル
・システム。

【０１０３】（１０）第９項に記載のシステムにおい
て、前記抑止回路は、前記メモリ・サブシステムのアド
レス空間内の複数の領域を定義する手段と、前記複数の
領域の少なくとも一部に発信者アクセス権を割り当てる
手段と、前記複数のプロセッサからのメモリ・アクセス
要求によって、前記複数の領域のどれがアクセスされて
いるか識別する手段と、資源識別値と、前記複数の領域
の識別された１つの領域のアクセス権を比較する手段
と、を含む前記システム。

【０１０４】（１１）共用メモリ・サブシステム（１１
２）に接続されるいくつかのプロセッサ（１０２、１０
４）と周辺装置（１０６、１１６）を有するデジタル・
システムを動作させる方法と装置が与えられている。２
つまたはそれ以上のプロセッサは、別々のオペレーティ
ング・システムを実行する。共用資源へのアクセスを制
御するため、前記メモリ・サブシステムのアドレス空間
内の１組のアドレス空間領域は、システム保護マップ
（SPM）（１５０）の中で定義される。資源アクセス権
は、前記１組の領域の少なくとも一部に割り当てられ、
どの発信者資源が各領域にアクセスすることが許可され
ているか表示する。前記アクセス要求を備えたアドレス
を使用すると、メモリ・アクセス要求によってアクセス
されている領域がSPMによって識別される。各アクセス
要求中に、各アクセス要求を備えている資源識別値（R-
ID）を使用し、SPMが前記要求の発信元を識別すると、
前記識別された領域をアクセスする資源が前記識別され
た領域に対するアクセス権を有しているか否かの決定が
実行される。前記識別された領域へのアクセスは、前記
資源が前記識別された領域へのアクセス権を有している
場合のみ、発信者資源に許可され、それ以外の場合はエ
ラー処理（１５１）を開始する。

【図面の簡単な説明】

【図１】複数のプロセッサコアとシステム保護マップ
（MAP）回路を備えた本発明の実施例を含むデジタル・
システムのブロック図を示す図。

【図２】図１のシステムの資源識別回路を示すさらに詳
細なブロック図を示す図。

【図３】本発明の一態様による、複数の領域に分割され
た図１のメガセルのアドレス空間を模式的に示す図。

【図４Ａ】図１のシステムの物理アドレス属性マップの
ブロック図であって、関連するマッピングとともに実行
される図１のシステムの物理アドレス属性マップのブロ
ック図を示す図。

【図４Ｂ】関連するマッピングとともに実行される図６
のシステムの物理アドレス属性マップの別の実施例のブ
ロック図を示す図。

【図５】本発明の各種態様にしたがって、図１のシステ
ムを動作させる方法の流れ図を示す図。

【図６】共用キャッシュと物理アドレス属性マップ（PA
AM）を有するとともに本発明の実施例を含む他のデジタ
ル・システムのブロック図を示す図。

【図７】図６の物理アドレス属性の各エントリごとの１
組の物理アドレス属性を示す図。

【図８】図１または図６のSPMへのアクセスを保護する
アクセス拒否・アクセス許可シーケンス機構の状態図を
示す図。

【図９】図８のアクセス拒否・アクセス許可シーケンス
機構のメモリ・マップ・インターフェースを示すレジス
タ・マップを示す図。

【図１０】本発明の実施例を含む無線携帯情報端末を示
す図。

【符号の説明】 １００ メガセル １０２ マイクロプロセッサ（MPU） １０３、１０５ コア １０４ デジタル信号処理プロセッサ（ＤＳＰ） １０６ ダイレクトメモリアクセス（DMA）プロセッサ １０８ 特定用途向け集積回路（ASIC） １１０ トラヒック制御ブロック １１２ レベル２メモリサブシステム １１３ 共用メモリ １１４ 共用キャッシュ １１６ 共用周辺装置 １２０ａ システムホスト １２０ｂ ホストインターフェース １３０ システムトラヒックコントローラおよびアービ
トレータ １３２ オフ・チップ・メモリ １３４ オン・チップ・メモリ １３６ ローカルフレームバッファ １３８ ディスプレー １４０ DSP専用周辺装置 １４２ MPU専用周辺装置 １５０ システム保護マップ（SPM） １５１ 信号 １５２ 異常終了信号 ２００ａ、２００ｂ 資源ID（R-ID） ２０２、２０２（０）〜２０２（ｎ） データバス ２０４、２０４（０）〜２０４（ｎ） 物理アドレス・
バス ２０６、２０６（０）〜２０６（ｎ） 資源ＩＤ信号 ２０８（０）〜２０８（ｎ） タスクID信号 ３００ アドレス空間 ３００ａ〜３００ｎ アドレス空間領域 ４００ａ 連想マッピング回路 ４１０ａ〜４１０ｎ 比較ブロック ４２０ 高限界レジスタ ４２１ 低限界レジスタ ４２２、４２３ 比較器 ４２４ ANDゲート ４２５ アクセス権レジスタ ４３０ アクセス権信号 ４３２ 属性信号 ４４０ ID信号 ４４４ 比較回路 ４５０ テーブル ４５１ 復号器 ６００ DSP ６０１ DSPアドレス発生器 ６０２ アドレス・バス ６１０ メモリ管理ユニット(MMU) ６１２ 物理アドレス・バス ６２０ キャッシュ ６２２ バス ６３０ 物理アドレス属性マップ(PAAM) ６３２ キャッシュ可能性属性信号 ６３４ 属性信号 ６４０ａ〜６４０ｎ メモリおよび装置回路 ６５０ プロセッサ ６６０ システム保護マップ ９００ アクセス許可レジスタ ９０２ アドレス更新レジスタ ９０４ データ更新レジスタ ９０６ アクセス許可チャレンジレジスタ １０ デジタルシステム １２ａ、１２ｂ 入力センサ １４ ディスプレー １４ａ PEGビデオ・ウィンドウ １４ｂ テキト文章共用ウィンドウ １４ｃ ３次元ゲーム・ウィンドウ １８ アンテナ ２０ コネクタ ２２ 無線イヤホーン ２３ 短距離無線リンク ２４ コネクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】共用メモリ・サブシステムに接続された複
   数の資源を有するデジタル・システムを動作させる方法
   であって、 前記メモリ・サブシステムのアドレス空間内の複数の領
   域を定義するステップと、 前記複数の領域の少なくとも一部に発信側のアクセス権
   を割り当てるステップと、 前記複数の資源からのメモリ・アクセス要求によって、
   前記複数の領域のどれがアクセスされているか識別する
   ステップと、 前記複数の資源のどれが前記要求を発信したか判別する
   ステップと、 前記識別された領域に前記メモリ・アクセス要求を発信
   したことを判別された前記資源が、前記識別された領域
   の発信者アクセス権を有しているか否かを決定するステ
   ップと、 前記判別された資源が前記識別された領域に対する発信
   者アクセス権を有している場合にのみ、前記判別された
   資源による前記識別された領域へのアクセスを許可する
   ステップと、を含む前記方法。
2. 【請求項２】 共用メモリ・サブシステムをアクセスす
   るために接続された複数のプロセッサと、 前記複数のプロセッサに接続され、前記複数のプロセッ
   サのどれが前記共用メモリ・サブシステムへのアクセス
   を要求しているかを表示する資源識別手段と、 前記共用メモリ・サブシステムへのアクセス要求に応答
   して、前記資源識別手段から資源識別値を受信するため
   に接続され、前記資源識別値に応答して、前記共用メモ
   リへのアクセスを抑止するように動作可能な抑止回路
   と、を含むデジタル・システム。