Nothing Special   »   [go: up one dir, main page]

JP2003092349A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003092349A
JP2003092349A JP2001283327A JP2001283327A JP2003092349A JP 2003092349 A JP2003092349 A JP 2003092349A JP 2001283327 A JP2001283327 A JP 2001283327A JP 2001283327 A JP2001283327 A JP 2001283327A JP 2003092349 A JP2003092349 A JP 2003092349A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
forming
insulating film
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001283327A
Other languages
English (en)
Inventor
Kenji Kawai
健治 川井
Kenichiro Shiozawa
謙一郎 塩澤
Yusuke Nakajima
祐輔 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001283327A priority Critical patent/JP2003092349A/ja
Priority to KR1020020026014A priority patent/KR20030024551A/ko
Priority to DE10221652A priority patent/DE10221652A1/de
Priority to US10/144,927 priority patent/US20030054629A1/en
Publication of JP2003092349A publication Critical patent/JP2003092349A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 サブトレンチの生成および第１配線表面の変
質を抑制しながら、ビアホール底に安定して保護膜を形
成し、かつビアホールの寸法精度劣化をも抑制する。 【解決手段】 第１層間絶縁膜１内に第１配線２を形成
する。第１配線２上にエッチングストッパ膜１６を形成
する。エッチングストッパ膜１６上に第２層間絶縁膜３
と反射防止膜４とを順次形成し、エッチングストッパ膜
１６に達するように第２層間絶縁膜３と反射防止膜４と
を貫通するビアホール６を形成する。ビアホール６内に
有機膜１７を形成し、第２層間絶縁膜４に有機膜１７に
達するトレンチ１０を形成する。反射防止膜４とビアホ
ール６底部のエッチングストッパ膜１６と除去すること
により第１配線２の一部表面を露出させ、トレンチ１０
内およびビアホール６内に第２配線１３を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デュアルダマシン
構造をもつ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図１０（ａ）〜（ｆ）に、従来のデュア
ルダマシン構造をもつ半導体装置のプロセスフローを示
す。ここで、デュアルダマシン構造とは、絶縁膜をエッ
チングして配線用のトレンチと層間導通用のビアホール
とを一体化し、これらにそれぞれダマシンプロセスにて
配線材料を埋め込んで形成した構造のことである。
【０００３】図１０（ａ）に示すように、第１層間絶縁
膜１内に形成された第１配線２上に第２層間絶縁膜３、
反射防止膜４およびフォトレジスト５を形成する。フォ
トレジスト５を所定形状にパターニングし、このフォト
レジスト５をマスクとしてエッチングを行い、ビアホー
ル６を形成する。
【０００４】それにより、第１配線２の表面が露出す
る。しかし、ビアホール６の形成のためのエッチングに
より、図１０（ａ）に示すようにビアホール６底部にサ
ブトレンチ（凹部）７が形成される。このサブトレンチ
７は、ビアホール６の形成時のオーバーエッチングが長
くなると増大する。
【０００５】次に、図１０（ｂ）に示すようにＯ2プラ
ズマにてフォトレジスト５を除去する。このとき、第１
配線２の表面が露出しているので、第１配線２の表面が
Ｏ2プラズマにて酸化されて変質し、第１配線２の表面
に変質層８が形成される。
【０００６】反射防止膜４上にフォトレジスト９を形成
し、このフォトレジスト９を所定形状にパターニングす
る。このフォトレジスト９をマスクとしてエッチングを
行うことにより、図１０（ｃ）に示すようにトレンチ１
０を形成する。このときにも、トレンチ１０の底部にサ
ブトレンチ１１が形成される。他方、ビアホール６底部
のサブトレンチ７は増大する。
【０００７】次に、図１０（ｄ）に示すようにＯ2プラ
ズマにてフォトレジスト９を除去する。このＯ2プラズ
マに曝され、さらに第１配線２の表面は変質する。その
後、図１０（ｅ）に示すように全面エッチングを行い、
反射防止膜４を除去する。この全面エッチングにより、
サブトレンチ７，１１がさらに増大する。
【０００８】次に、トレンチ１０内およびビアホール６
内にバリア層１２と第２配線１３とを形成し、図１０
（ｆ）に示すようにＣＭＰ(Chemical Mechanical Polis
hing)でこれらを平坦化する。
【０００９】
【発明が解決しようとする課題】上記のように、第１配
線２の表面に変質層８が形成されると、第２配線１３と
の接続・密着性が悪化し、抵抗が増大する。また、サブ
トレンチ７，１１が形成されると、バリア層１２の埋め
込み性が悪化し、ボイド１４，１５が形成され、オープ
ン不良を引き起こす。さらに、図１０（ｆ）に示すよう
にバリア層１２の埋め込み性が悪化すると、領域２４内
で第１と第２配線２，１３が断線し、第１と第２配線
２，１３間の断線不良も発生し得る。
【００１０】そこで、上述の従来技術の改良例として特
開２００１−１０２４４９公報、特開２０００−１５０
６４４公報および特開２０００−２０８６２０公報に記
載の発明がある。
【００１１】特開２００１−１０２４４９公報に記載の
発明では、トレンチ形成用のフォトレジストの形成と同
時にホール底にフォトレジストを残している。そのた
め、ホール底に残るフォトレジストの高さを調整しにく
いという問題がある。
【００１２】特開２０００−１５０６４４公報に記載の
発明では、フォトレジストが残っている状態で下層配線
を露出した後に、アッシングを行っている。そのため、
下層配線の表面が変質し、抵抗が増大するという問題が
生じる。
【００１３】特開２０００−２０８６２０公報に記載の
発明では、接続孔用のホールの形成時に反射防止膜が形
成されていない。そのため、ホールの寸法精度が劣化す
るという問題が生じる。
【００１４】本発明は上記の課題を解決するためになさ
れたものである。本発明の目的は、サブトレンチの生成
および第１配線表面の変質を抑制しながら、ビアホール
底に安定して保護膜を形成し、かつビアホールの寸法精
度劣化をも抑制することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、１つの局面では、第１層間絶縁膜内に第１配
線を形成する工程と、第１配線上にエッチングストッパ
膜を形成する工程と、エッチングストッパ膜上に第２層
間絶縁膜と反射防止膜とを順次形成する工程と、エッチ
ングストッパ膜に達するように第２層間絶縁膜と反射防
止膜とを貫通するビアホールを形成する工程と、ビアホ
ール内に保護膜を形成する工程と、第２層間絶縁膜に保
護膜に達するトレンチを形成する工程と、反射防止膜と
ビアホール底部のエッチングストッパ膜と除去すること
により第１配線の一部表面を露出させる工程と、トレン
チ内およびビアホール内に第２配線を形成する工程とを
備える。
【００１６】上記のように第１配線上にエッチングスト
ッパ膜を形成しているので、ビアホールを形成時にエッ
チングストッパ膜でエッチングを止めることができ、第
１配線がビアホール底で露出するのを防止することがで
きる。また、ビアホール底にサブトレンチが形成される
のを阻止することもできる。さらに、ビアホール内に有
機膜等よりなる保護膜を形成することにより、ビアホー
ル底およびエッチングストッパ膜を保護することができ
る。このとき、トレンチ形成用マスクと保護膜とを別工
程で形成することにより、ビアホール底からの保護膜の
高さを容易に調整することができる。また、第２層間絶
縁膜上に反射防止膜を形成することにより、ビアホール
の寸法精度劣化をも抑制することができる。
【００１７】上記第２層間絶縁膜は、好ましくは、上層
層間絶縁膜と下層層間絶縁膜とを有する。このとき、第
２層間絶縁膜を形成する工程は、下層層間絶縁膜上に上
層層間絶縁膜を形成する工程を含む。
【００１８】このように第２層間絶縁膜を複数の層間絶
縁膜で構成することにより、層間絶縁膜の境界部でトレ
ンチ形成のためのエッチングを止めることができ、トレ
ンチ底部にサブトレンチが形成されるのを阻止すること
ができる。
【００１９】上層層間絶縁膜と下層層間絶縁膜との間
に、好ましくは、上層エッチングストッパ膜を設ける。
この場合、第２層間絶縁膜を形成する工程は、下層層間
絶縁膜上に上層エッチングストッパ膜を介して上層層間
絶縁膜を形成する工程を含み、トレンチを形成する工程
は、上層エッチングストッパ膜でエッチングを止める工
程を含む。
【００２０】このように上層エッチングストッパ膜を設
けることにより、トレンチ形成時に上層エッチングスト
ッパ膜でエッチングを止めることができる。それによ
り、トレンチ底部にサブトレンチが形成されるのを阻止
することができる。
【００２１】上層層間絶縁膜と下層層間絶縁膜とを異な
る材質で構成してもよい。この場合、トレンチを形成す
る工程は、下層層間絶縁膜でエッチングを止めることに
より上層層間絶縁膜にトレンチを形成する工程を含む。
【００２２】このように上層層間絶縁膜と下層層間絶縁
膜とを異なる材質で構成することにより、トレンチ形成
時に下層層間絶縁膜でエッチングを止めることができ
る。この場合にも、トレンチ底部にサブトレンチが形成
されるのを阻止することができる。特に上層層間絶縁膜
のエッチング速度よりも下層層間絶縁膜のエッチング速
度が小さくなるように上層層間絶縁膜と下層層間絶縁膜
の材質を選択することが有効である。
【００２３】上記トレンチを形成する工程は、好ましく
は、第２層間絶縁膜に等方性エッチングを施す工程を含
む。それにより、第２層間絶縁膜上面からビアホールに
向かってなだらかに傾斜した壁面を有し、エッジが丸み
帯びたトレンチを形成することができ、トレンチ底部に
サブトレンチが形成されるのを抑制することができる。
【００２４】上記等方性エッチングを、１．３３Ｐａ以
上２６．６Ｐａ以下の圧力下でのドライエッチングで行
ってもよい。それにより、上記のような形状のトレンチ
を形成することができ、トレンチ底部にサブトレンチが
形成されるのを抑制することができる。
【００２５】上記トレンチを形成する工程は、好ましく
は、等方性エッチングを行った後に異方性エッチングを
行う工程を含む。この場合にも、予め等方性エッチング
を行うことにより、トレンチ底部にサブトレンチが形成
されるのを抑制することができる。
【００２６】第２配線を形成する工程は、好ましくは、
トレンチおよびビアホールの上端コーナ部にテーパ部を
形成する工程を含む。それにより、第２配線の埋め込み
特性を改善することができる。
【００２７】上記保護膜を形成する工程は、好ましく
は、ビアホール形成後にフォトレジストを全面に塗布す
る工程と、フォトレジストをエッチングすることにより
ビアホール内にフォトレジストを残す工程とを含む。ま
た、保護膜を形成する工程は、ビアホール形成後にフォ
トレジストを全面に塗布する工程と、フォトレジストに
露光処理および現像処理を施してビアホール内にフォト
レジストを残す工程とを含むものであってもよい。
【００２８】上記のように保護膜をビアホール形成用マ
スクとは別工程で形成することにより、ビアホール底か
らの保護膜の高さを容易に調整することができる。
【００２９】本発明の半導体装置の製造方法は、他の局
面では、第１層間絶縁膜内に第１配線を形成する工程
と、第１配線上にエッチングストッパ膜を形成する工程
と、エッチングストッパ膜上に第２層間絶縁膜と反射防
止膜とを順次形成する工程と、第２層間絶縁膜に等方性
エッチングを施すことによりトレンチを形成する工程
と、エッチングストッパ膜に達するようにトレンチ下に
ビアホールを形成する工程と、反射防止膜とビアホール
底部のエッチングストッパ膜と除去することにより第１
配線の一部表面を露出させる工程と、トレンチ内および
ビアホール内に第２配線を形成する工程とを備える。
【００３０】上記のようにトレンチ形成後にビアホール
を形成することにより、ビアホール内に保護膜を形成す
る工程を省略することができ、プロセスを簡略化するこ
とができる。
【００３１】本発明に係る半導体装置は、上述のいずれ
かに記載の製造方法により製造された配線構造を有す
る。それにより、信頼性が高く、かつ高性能な半導体装
置が得られる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１〜図９を用いて説明する。
【００３３】（実施の形態１）図１（ａ）〜（ｆ）は、
本実施の形態１における半導体装置の製造工程の第１〜
第６工程を示す断面図である。
【００３４】図１（ａ）に示すように、第１層間絶縁膜
１にトレンチを形成し、該トレンチ内に第１配線２を埋
め込む。第１配線２は、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ等で構
成される。第１配線２を覆うようにエッチングストッパ
膜１６を形成する。エッチングストッパ膜１６は、たと
えばＳｉＮやＳｉＣで構成され、２０ｎｍ〜１５０ｎｍ
程度の厚みであり、ＣＶＤ(Chemical Vapor Depositio
n)法等により形成することができる。
【００３５】エッチングストッパ膜１６上に、ＣＶＤ法
等により第２層間絶縁膜３を形成する。第２層間絶縁膜
３は、低誘電率の絶縁膜で構成されることが好ましく、
たとえばシリコン酸化膜系低誘電率膜（ＳｉＯＣ，Ｓｉ
ＯＦ）等を採用することができる。
【００３６】第２層間絶縁膜３上に、反射防止膜４を形
成する。第２層間絶縁膜３のエッチング条件に近い条件
でエッチングしやすいことから、カーボン系の有機の反
射防止膜よりもプラズマＣＶＤ−ＳｉＮやプラズマＣＶ
Ｄ−ＳｉＯＮ等の無機の反射防止膜を使用することが好
ましい。
【００３７】反射防止膜４上にフォトレジスト５を塗布
し、これを所定形状にパターニングする。このパターニ
ングされたフォトレジスト５をマスクとしてＲＩＥ(Rea
ctive Ion Etching)等のドライエッチングを行い、反射
防止膜４と第２層間絶縁膜３とをエッチングし、エッチ
ングストッパ膜１６でエッチングをストップさせる。
【００３８】それにより、ビアホール６を形成する。こ
のとき、エッチングストッパ膜１６がビアホール６底部
に残っているので、ビアホール６底部にサブトレンチが
形成されるのを抑制することができる。また反射防止膜
４を形成しているので、ビアホール６の寸法精度を向上
することができる。
【００３９】次に、Ｏ2プラズマにてフォトレジスト５
を除去する。このとき、エッチングストッパ膜１６がビ
アホール６底部に残っているので、第１配線２の表面が
変質することはない。ただし、エッチングストッパ膜１
６は配線間容量を発生させるので、エッチングストッパ
膜１６を低誘電率の膜で構成することが好ましい。この
観点より、エッチングストッパ膜１６としては、２０ｎ
ｍ〜１５０ｎｍ程度の厚みのＳｉＣを採用することが好
ましい。
【００４０】次に、全面にたとえばフォトレジスト等の
有機膜を塗布し、これに全面エッチングを施す。それに
より、図１（ｂ）に示すように、ビアホール６内に有機
膜（保護膜）１７を埋め込む。他の方法として、全面に
フォトレジストを塗布し、露光量を調整して露光を行
い、現像を行ってもよい。この方法でもビアホール６内
に有機膜１７を埋め込むことができる。このようにして
ビアホール６内に有機膜１７を埋め込むことにより、ビ
アホール６底部からの有機膜１７の高さを容易に調整す
ることができる。
【００４１】次に、反射防止膜４上にフォトレジスト９
を塗布し、これを所定形状にパターニングする。このパ
ターニングされたフォトレジスト９をマスクとして反射
防止膜４と第２層間絶縁膜３とをエッチングする。それ
により、図１（ｃ）に示すように、有機膜１７に達する
トレンチ１０を形成する。
【００４２】このとき、トレンチ１０の底部にはサブト
レンチ１１が形成されるが、ビアホール６底部には有機
膜１７が存在するので、第１配線２の表面が露出するこ
とはない。また、エッチングストッパ膜１６にサブトレ
ンチが形成されることも抑制することができる。
【００４３】トレンチ１０の底面は有機膜１７の上面と
同じ高さであることが好ましい。しかし、有機膜１７の
上面の高さ制御が困難であり、かつビアホール６の径が
拡大するのを確実に防止するため、有機膜１７の上面が
トレンチ１０の底面よりも高い位置となるように有機膜
１７の上面の高さあるいはトレンチ１０の底面の高さを
調整する。
【００４４】次に、図１（ｄ）に示すように、Ｏ2プラ
ズマにてフォトレジスト９を除去する。それにより同時
に、有機膜１７も除去される。
【００４５】次に、全面エッチングを行い、図１（ｅ）
に示すように、反射防止膜４を除去するとともにエッチ
ングストッパ膜１６も除去する。それにより、第１配線
２の一部表面が露出する。このとき、反射防止膜４とエ
ッチングストッパ膜１６のエッチング速度から互いの膜
厚を調整すれば、第２層間絶縁膜３や第１配線２の膜減
り量を抑制することができる。
【００４６】上記のエッチングにより、サブトレンチは
幾分増大するが、ビアホール６底部にはエッチングスト
ッパ膜１６を設けていたためサブトレンチの形成を抑制
することができる。また、上記エッチングにおいて、エ
ッチングストッパ膜１６を第２層間絶縁膜３に対して選
択的に除去するため、エッチングガスへのＯ2添加量を
増し、フロロカーボン、ハイドロフロロカーボン系ガス
に対してＯ2流量が１０％以上となるように設定する。
【００４７】次に、スパッタリング法やＣＶＤ法を用い
て、バリア層１２と第２配線１３とを形成する。バリア
層１２としては、Ｔａ／ＴａＮを使用することができ、
第２配線１３としてはＣｕを使用することができる。そ
の後、ＣＭＰ法によりバリア層１２と第２配線１３とを
研磨し、図１（ｆ）に示すように、これらの表面を平坦
化する。以上の工程を経て、図１（ｆ）に示すデュアル
ダマシン構造が得られる。
【００４８】上述のようにビアホール６底部にエッチン
グストッパ膜１６および有機膜１７を形成することによ
り、第１配線２表面へのプラズマ照射時間を短縮するこ
とができ、かつ第１配線２表面の変質およびサブトレン
チの生成を抑制することができる。また、第１配線２表
面がアッシング時のＯ2プラズマに曝されることもない
ので、酸化による第１配線２表面の変質も抑制すること
ができる。
【００４９】したがって、第１配線２と第２配線１３と
の間の抵抗増大や断線不良が抑制され、デュアルダマシ
ン構造を有する信頼性の高い半導体装置が得られること
となる。
【００５０】（実施の形態２）次に、本発明の実施の形
態２について図２（ａ）〜（ｆ）を用いて説明する。図
２（ａ）〜（ｆ）は、本実施の形態２における半導体装
置の製造工程の第１〜第６工程を示す断面図である。
【００５１】本実施の形態２では、第２層間絶縁膜３を
複数の絶縁膜で構成し、この複数の絶縁膜間にエッチン
グストッパ膜を形成している。それ以外の構成について
は実施の形態１と同様である。
【００５２】図２（ａ）に示すように、実施の形態１と
同様の手法でエッチングストッパ膜１６までを形成し、
その上にＣＶＤ法等により下層層間絶縁膜３ａを形成す
る。下層層間絶縁膜３ａの材質は、実施の形態１におけ
る第２層間絶縁膜３の材質と同様のものでよい。
【００５３】下層層間絶縁膜３ａ上に、ＣＶＤ法等によ
り上層エッチングストッパ膜１８を形成する。この上層
エッチングストッパ膜１８の材質は、実施の形態１にお
けるエッチングストッパ膜１６の材質と同様のものでよ
い。
【００５４】上層エッチングストッパ膜１８上に、ＣＶ
Ｄ法等により上層層間絶縁膜３ｂを形成する。上層層間
絶縁膜３ｂの材質は、下層層間絶縁膜３ａの材質と同様
のものでよい。また、上層層間絶縁膜３ｂの厚みは、た
とえば３５０ｎｍから１２００ｎｍ程度であり、下層層
間絶縁膜３ａの１倍から４倍程度であることが好まし
い。
【００５５】上層層間絶縁膜３ｂ上に、実施の形態１と
同様の方法で、反射防止膜４とフォトレジスト５を形成
する。このフォトレジスト５をマスクとしてエッチング
を行い、図２（ａ）に示すように、エッチングストッパ
膜１６に達するビアホール６を形成する。
【００５６】その後、実施の形態１と同様の方法で、図
２（ｂ）に示すように有機膜１７を形成し、反射防止膜
４上にフォトレジスト９を形成する。フォトレジスト９
をマスクとして反射防止膜４と上層層間絶縁膜３ｂとを
エッチングし、図２（ｃ）に示すように上層エッチング
ストッパ膜１８でエッチングをストップさせる。
【００５７】それにより、トレンチ１０を形成する。こ
のとき、上層エッチングストッパ膜１８があるため、ト
レンチ１０底部にサブトレンチが形成されるのを抑制す
ることができる。この上層エッチングストッパ膜１８に
よっても配線間容量は発生するので、上層エッチングス
トッパ膜１８はＳｉＣ等の低誘電率の膜で構成されるこ
とが好ましい。
【００５８】次に、実施の形態１と同様の方法で、図２
（ｄ）に示すようにフォトレジスト９および有機膜１７
を除去し、その後、図２（ｅ）に示すように全面エッチ
ングにて反射防止膜４を除去し、エッチングストッパ膜
１６および上層エッチングストッパ膜１８を選択的に除
去する。このとき、上層エッチングストッパ膜１８を形
成することにより、トレンチ１０底部にサブトレンチが
発生するのを抑制することができる。
【００５９】次に、実施の形態１と同様の方法で、ビア
ホール６およびトレンチ１０内にバリア層１２と第２配
線１３とを形成し、これらの表面を平坦化する。以上の
工程を経て、図２（ｆ）に示すデュアルダマシン構造が
得られる。
【００６０】本実施の形態２によれば、実施の形態１で
述べた効果に加えて、トレンチ１０底部にサブトレンチ
が発生するのを抑制することができる。したがって、実
施の形態１よりもさらに信頼性の高い半導体装置が得ら
れる。
【００６１】（実施の形態３）次に、本発明の実施の形
態３について、図３（ａ）〜（ｆ）を用いて説明する。
図３（ａ）〜（ｆ）は、本実施の形態３における半導体
装置の製造工程の第１〜第６工程を示す断面図である。
【００６２】本実施の形態３では、第２層間絶縁膜３を
複数の絶縁膜で構成し、この複数の絶縁膜の材質を異な
らせている。それ以外の構成については実施の形態１と
同様である。
【００６３】図３（ａ）に示すように、実施の形態１と
同様の手法でエッチングストッパ膜１６までを形成し、
その上にＣＶＤ法等により下層層間絶縁膜３ａと上層層
間絶縁膜３ｂとを順次形成する。下層層間絶縁膜３ａの
材質としては、上層層間絶縁膜３ｂよりもエッチング速
度が小さくなる材質を選択する。
【００６４】具体的には、たとえば下層層間絶縁膜３ａ
をＵＳＧ（Undoped Silicate Glass）で構成した場合、
上層層間絶縁膜３ｂをＦＳＧ（Fluorinated Silicate G
lass）で構成し，下層層間絶縁膜３ａをＴＥＯＳ（Tetr
a Etyle Ortho Silicate)で構成した場合、上層層間絶
縁膜３ｂをＳｉＯＣで構成する。
【００６５】上層層間絶縁膜３ｂ上に、実施の形態１と
同様の方法で、反射防止膜４とフォトレジスト５を形成
する。このフォトレジスト５をマスクとしてエッチング
を行い、図３（ａ）に示すように、エッチングストッパ
膜１６に達するビアホール６を形成する。
【００６６】その後、実施の形態１と同様の方法で、図
３（ｂ）に示すように有機膜１７を形成し、反射防止膜
４上にフォトレジスト９を形成する。フォトレジスト９
をマスクとして反射防止膜４と上層層間絶縁膜３ｂとを
エッチングし、図３（ｃ）に示すように下層層間絶縁膜
３ａでエッチングをストップさせる。このとき、下層層
間絶縁膜３ａがエッチングストッパ膜と同様の役割を果
たすため、トレンチ１０底部にサブトレンチが生成され
るのを抑制することができる。
【００６７】次に、実施の形態１と同様の方法で、図３
（ｄ）に示すようにフォトレジスト９および有機膜１７
を除去し、その後、図３（ｅ）に示すように全面エッチ
ングにて反射防止膜４と、第１配線上のエッチングスト
ッパ膜１６とを除去する。このとき、下層層間絶縁膜３
ａとしてエッチング速度の小さい材質を選択しているの
で、トレンチ１０底部にサブトレンチが発生するのを抑
制することができる。
【００６８】次に、実施の形態１と同様の方法で、ビア
ホール６およびトレンチ１０内にバリア層１２と第２配
線１３とを形成し、これらの表面を平坦化する。以上の
工程を経て、図３（ｆ）に示すデュアルダマシン構造が
得られる。
【００６９】本実施の形態３によれば、実施の形態１で
述べた効果に加えて、トレンチ１０底部にサブトレンチ
が発生するのを抑制することができる。したがって、実
施の形態１よりもさらに信頼性の高い半導体装置が得ら
れる。
【００７０】（実施の形態４）次に、本発明の実施の形
態４について、図４〜図６を用いて説明する。図４
（ａ）〜（ｆ）は、本実施の形態４における半導体装置
の製造工程の第１〜第６工程を示す断面図である。図５
（ａ）および（ｂ）は、図４（ａ）〜（ｆ）に示すプロ
セスの第１変形例における特徴的なプロセスを示す断面
図であり、図６（ａ）および（ｂ）は、図４（ａ）〜
（ｆ）に示すプロセスの第２変形例における特徴的なプ
ロセスを示す断面図である。
【００７１】本実施の形態４では、トレンチ形成の際に
等方性エッチングを行うことを重要な特徴とする。それ
により、第２層間絶縁膜３の表面ビアホール６に向かっ
てなだらかに傾斜する壁面を有するトレンチを形成する
ことができ、トレンチ底部にサブトレンチが形成される
のを抑制することができる。
【００７２】図４（ａ）および（ｂ）に示すように、実
施の形態１と同様の工程を経て有機膜１７までを形成す
る。そして、図４（ｃ）に示すように反射防止膜４上に
フォトレジスト９を形成し、このフォトレジスト９をマ
スクとして等方性エッチングを行う。該エッチングは、
たとえばHF+NH4OH+H2O2等を用いたウェットエッチング
により行うことができる。上記エッチングを行うことに
より、上方に向かって開いた形状のトレンチ２０を形成
することができる。
【００７３】次に、実施の形態１と同様の方法で、図４
（ｄ）に示すようにフォトレジスト９および有機膜１７
を除去し、その後、図４（ｅ）に示すように全面エッチ
ングにて反射防止膜４と、第１配線上のエッチングスト
ッパ膜１６とを除去する。このとき、トレンチ２０の形
状は、下に凸な形状（お椀のような形状）であるので、
サブトレンチが形成されるのを抑制することができる。
【００７４】その後、実施の形態１と同様の方法で、ビ
アホール６およびトレンチ２０内にバリア層１２と第２
配線１３とを形成し、これらの表面を平坦化する。以上
の工程を経て、図４（ｆ）に示すデュアルダマシン構造
が得られる。
【００７５】本実施の形態４では、トレンチ２０をお椀
形状としたので、実施の形態１で述べた効果に加えて、
トレンチ２０底部にサブトレンチが形成されることを抑
制し、かつバリア層１２と第２配線１３の埋め込み性を
も向上することができる。それにより、さらに信頼性の
高い半導体装置が得られる。
【００７６】次に、図５（ａ）および（ｂ）を用いて、
上述のプロセスの第１変形例について説明する。
【００７７】本変形例では、図５（ａ）に示すように、
フォトレジスト５を残したままの状態で実施の形態１と
同様の方法で有機膜１７を形成し、フォトレジスト５を
マスクとして等方性エッチングを行う。それにより、図
５（ｂ）に示すように、トレンチ２０を形成することが
できる。それ以降のプロセスは、上述の実施の形態４と
同様である。
【００７８】上記等方性エッチングは、CF4+O2+Arガス
プラズマ等を用いて１０ｍＴｏｒｒ（１．３３Ｐａ）以
上２００ｍＴｏｒｒ（２６．６Ｐａ）以下の圧力下での
ドライエッチングにより行ってもよく、HF+NH4OH+H2O2
等を用いたウェットエッチングにより行ってもよい。
【００７９】この場合には、フォトレジスト９を形成す
る必要がなくなり、フォトレジスト９の形成工程を省略
することができる。それにより、プロセスを簡略化する
ことができる。またドライエッチングを採用した場合に
は、たとえば反射防止膜４と第２層間絶縁膜３の間への
ウェットしみ込みの心配がなくなる。また、等方性とい
えども寸法制御しやすい。他方、ウェットエッチングを
採用した場合には、下地との選択比が大きくなり、ビア
ホール内の有機保護膜が不要となる。
【００８０】次に、図６（ａ）および（ｂ）を用いて、
上述のプロセスの第２変形例について説明する。
【００８１】本変形例では、図６（ａ）に示すように、
フォトレジスト５をマスクとして等方性エッチングを行
ってトレンチ２０を形成し、その後にフォトレジスト５
をマスクとして異方性エッチングを行いビアホール６を
形成している。その後、フォトレジスト５をＯ2プラズ
マ等で除去する。それ以降のプロセスは、上述の実施の
形態４と同様である。
【００８２】本方法によれば、ビアホール６に有機膜１
７を埋め込む工程を削減することができ、プロセスを簡
略化することができる。
【００８３】（実施の形態５）次に、本発明の実施の形
態５について、図７〜図９を用いて説明する。図７
（ａ）〜（ｆ）は、本実施の形態５における半導体装置
の製造工程の第１〜第６工程を示す断面図である。図８
は、本実施の形態５における半導体装置の製造工程の第
７工程を示す断面図であり、かつ本実施の形態５におけ
る半導体装置の断面図である。図９は、図７（ａ）〜
（ｆ）に示すプロセスの変形例における特徴的なプロセ
スを示す断面図である。
【００８４】本実施の形態５では、等方性エッチングと
異方性エッチングとを行ってトレンチ２２を形成するこ
とを特徴としている。この場合にも、トレンチ２２の底
面をなだらかに傾斜した面とすることができ、サブトレ
ンチの生成を抑制することができる。
【００８５】図７（ａ）〜（ｃ）に示すように、実施の
形態１と同様の手法でフォトレジスト９までを形成す
る。このフォトレジスト９をマスクとして等方性エッチ
ングを行い、浅いトレンチ２１を形成する。このトレン
チ２１の底面は、図７（ｃ）に示すようになだらかに傾
斜した面で構成される。
【００８６】上記等方性エッチングは、C5F8+O2+Arガス
プラズマ等を用いて１０ｍＴｏｒｒ（１．３３Ｐａ）以
上２００ｍＴｏｒｒ（２６．６Ｐａ）以下の圧力下での
ドライエッチングにより行ってもよく、HF+NH4OH+H2O2
等を用いたウェットエッチングにより行ってもよい。
【００８７】次に、図７（ｄ）に示すように、フォトレ
ジスト９をマスクとして異方性エッチングを行う。該異
方性エッチングは、C5F8+O2+Arガスプラズマ等を用いて
０．７ｍＴｏｒｒ（０．０９３Ｐａ）以上１００ｍＴｏ
ｒｒ（１３．３Ｐａ）以下の圧力下でのドライエッチン
グにより行うことができる。
【００８８】上記エッチングにより、トレンチ２２を形
成する。このとき、浅いトレンチ２１を予め形成してい
るので、トレンチ２２の底面は、トレンチ２１の底面形
状を反映してなだらかな傾斜面で構成される。それによ
り、トレンチ２２の底部にサブトレンチが形成されるの
を抑制することができる。
【００８９】次に、実施の形態１と同様の方法で、図７
（ｅ）に示すようにフォトレジスト９および有機膜１７
を除去し、その後、図７（ｆ）に示すように全面エッチ
ングにて反射防止膜４と、第１配線上のエッチングスト
ッパ膜１６とを除去する。このとき、トレンチ２２の底
面はなだらかな傾斜面で構成され、トレンチ２２形状は
下に凸状であるので、サブトレンチが形成されるのを抑
制することができる。
【００９０】その後、実施の形態１と同様の方法で、ビ
アホール６およびトレンチ２２内にバリア層１２と第２
配線１３とを形成し、これらの表面を平坦化する。以上
の工程を経て、図８に示すデュアルダマシン構造が得ら
れる。
【００９１】本実施の形態５では、トレンチ２２の底面
はなだらかな傾斜面で構成されるので、実施の形態１で
述べた効果に加えて、トレンチ２２底部にサブトレンチ
が形成されることを抑制し、かつバリア層１２と第２配
線１３の埋め込み性をも向上することができる。それに
より、さらに信頼性の高い半導体装置が得られる。
【００９２】次に、図９を用いて、本実施の形態５の変
形例について説明する。図９に示すように、図７（ｆ）
に示す全面エッチングプロセスにおいて、エッチング時
の圧力を１００ｍＴｏｒｒ（１３．３Ｐａ）以下に設定
してスパッタリング効果を強め、ビアホール６の壁面上
端部とトレンチ２２の壁面上端部とにテーパ部（ファセ
ット）２３を形成してもよい。それにより、さらに第２
配線１３の埋め込み性を改善することができる。
【００９３】以上のように本発明の実施の形態について
説明を行なったが、今回開示した実施の形態はすべての
点で例示であって制限的なものではないと考えられるべ
きである。本発明の範囲は特許請求の範囲によって示さ
れ、特許請求の範囲と均等の意味および範囲内でのすべ
ての変更が含まれる。
【００９４】
【発明の効果】本発明によれば、ビアホール底にエッチ
ングストッパ膜を形成しているので、第１配線上のエッ
チングストッパ膜を除去するまで第１配線がビアホール
底で露出するのを防止することができ、またビアホール
底にサブトレンチが形成されるのをも阻止することがで
きる。また、ビアホール底からの保護膜の高さをも容易
に調整することができる。さらに、第２層間絶縁膜上に
反射防止膜を形成しているので、ビアホールの寸法精度
劣化をも抑制することができる。それにより、サブトレ
ンチの生成および第１配線表面の変質を抑制しながら、
ビアホール底に安定して保護膜を形成し、かつビアホー
ルの寸法精度劣化をも抑制することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は、本発明の実施の形態１にお
ける半導体装置の製造工程の第１〜第６工程を示す断面
図である。
【図２】（ａ）〜（ｆ）は、本発明の実施の形態２にお
ける半導体装置の製造工程の第１〜第６工程を示す断面
図である。
【図３】（ａ）〜（ｆ）は、本発明の実施の形態３にお
ける半導体装置の製造工程の第１〜第６工程を示す断面
図である。
【図４】（ａ）〜（ｆ）は、本発明の実施の形態４にお
ける半導体装置の製造工程の第１〜第６工程を示す断面
図である。
【図５】（ａ）と（ｂ）は、本発明の実施の形態４にお
ける半導体装置の製造方法の第１変形例の特徴的な工程
を示す断面図である。
【図６】（ａ）と（ｂ）は、本発明の実施の形態４にお
ける半導体装置の製造方法の第２変形例の特徴的な工程
を示す断面図である。
【図７】（ａ）〜（ｆ）は、本発明の実施の形態５にお
ける半導体装置の製造工程の第１〜第６工程を示す断面
図である。
【図８】 本発明の実施の形態５における半導体装置の
製造工程の第７工程を示す断面図であり、かつ本実施の
形態５における半導体装置を示す断面図である。
【図９】 本発明の実施の形態５における半導体装置の
製造方法の変形例の特徴的な工程を示す断面図である。
【図１０】（ａ）〜（ｆ）は、従来の半導体装置の製造
工程の第１〜第６工程を示す断面図である。
【符号の説明】
１ 第１層間絶縁膜、２ 第１配線、３ 第２層間絶縁
膜、３ａ 下層層間絶縁膜、３ｂ 上層層間絶縁膜、４
反射防止膜、５，９ フォトレジスト、６ビアホー
ル、７，１１ サブトレンチ、８ 変質層、１０，２
０，２１，２２トレンチ、１２ バリア層、１３ 第２
配線、１４，１５ ボイド、１６ エッチングストッパ
膜、１７ 有機膜（保護膜）、１８ 上層エッチングス
トッパ膜、２３ テーパ部（ファセット）、２４ 断線
領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中嶋 祐輔 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F004 AA05 BA04 DA01 DA23 DA26 DB00 DB03 DB07 EA10 EA23 EA29 EB01 5F033 HH11 HH21 HH32 JJ11 JJ21 JJ32 KK07 KK11 KK13 KK14 MM02 MM12 MM13 MM17 NN06 NN07 PP06 PP15 QQ04 QQ09 QQ10 QQ13 QQ18 QQ19 QQ25 QQ28 QQ34 QQ35 QQ37 QQ46 RR01 RR06 RR11 SS04 SS11 TT02 WW05 XX01 XX03 XX09

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 第１層間絶縁膜内に第１配線を形成する
    工程と、 前記第１配線上にエッチングストッパ膜を形成する工程
    と、 前記エッチングストッパ膜上に第２層間絶縁膜と反射防
    止膜とを順次形成する工程と、 前記エッチングストッパ膜に達するように前記第２層間
    絶縁膜と前記反射防止膜とを貫通するビアホールを形成
    する工程と、 前記ビアホール内に保護膜を形成する工程と、 前記第２層間絶縁膜に前記保護膜に達するトレンチを形
    成する工程と、 前記反射防止膜と前記ビアホール底部の前記エッチング
    ストッパ膜と除去することにより前記第１配線の一部表
    面を露出させる工程と、 前記トレンチ内および前記ビアホール内に前記第２配線
    を形成する工程と、を備えた、半導体装置の製造方法。
  2. 【請求項２】 前記第２層間絶縁膜は、上層層間絶縁膜
    と下層層間絶縁膜とを有し、 前記第２層間絶縁膜を形成する工程は、前記下層層間絶
    縁膜上に前記上層層間絶縁膜を形成する工程を含む、請
    求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記上層層間絶縁膜と前記下層層間絶縁
    膜との間に上層エッチングストッパ膜を有し、 前記第２層間絶縁膜を形成する工程は、前記下層層間絶
    縁膜上に前記上層エッチングストッパ膜を介して前記上
    層層間絶縁膜を形成する工程を含み、 前記トレンチを形成する工程は、上層エッチングストッ
    パ膜でエッチングを止める工程を含む、請求項２に記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記上層層間絶縁膜と前記下層層間絶縁
    膜とは異なる材質からなり、 前記トレンチを形成する工程は、前記下層層間絶縁膜で
    エッチングを止めることにより前記上層層間絶縁膜に前
    記トレンチを形成する工程を含む、請求項２に記載の半
    導体装置。
  5. 【請求項５】 前記トレンチを形成する工程は、前記第
    ２層間絶縁膜に等方性エッチングを施す工程を含む、請
    求項１から請求項４のいずれかに記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記等方性エッチングを、１．３３Ｐａ
    以上２６．６Ｐａ以下の圧力下でのドライエッチングで
    行う、請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記トレンチを形成する工程は、前記等
    方性エッチングを行った後に異方性エッチングを行う工
    程を含む、請求項５に記載の半導体装置の製造方法。
  8. 【請求項８】 前記第２配線を形成する工程は、前記ト
    レンチおよび前記ビアホールの上端コーナ部にテーパ部
    を形成する工程を含む、請求項１から請求項７のいずれ
    かに記載の半導体装置の製造方法。
  9. 【請求項９】 前記保護膜を形成する工程は、 前記ビアホール形成後にフォトレジストを全面に塗布す
    る工程と、 前記フォトレジストをエッチングすることにより前記ビ
    アホール内に前記フォトレジストを残す工程とを含む、
    請求項１から請求項８のいずれかに記載の半導体装置の
    製造方法。
  10. 【請求項１０】 保護膜を形成する工程は、 前記ビアホール形成後にフォトレジストを全面に塗布す
    る工程と、 前記フォトレジストに露光処理および現像処理を施して
    前記ビアホール内に前記フォトレジストを残す工程とを
    含む、請求項１から請求項８のいずれかに記載の半導体
    装置の製造方法。
  11. 【請求項１１】 第１層間絶縁膜内に第１配線を形成す
    る工程と、 前記第１配線上にエッチングストッパ膜を形成する工程
    と、 前記エッチングストッパ膜上に第２層間絶縁膜と反射防
    止膜とを順次形成する工程と、 前記第２層間絶縁膜に等方性エッチングを施すことによ
    りトレンチを形成する工程と、 前記エッチングストッパ膜に達するように前記トレンチ
    下にビアホールを形成する工程と、 前記反射防止膜と前記ビアホール底部の前記エッチング
    ストッパ膜と除去することにより前記第１配線の一部表
    面を露出させる工程と、 前記トレンチ内および前記ビアホール内に前記第２配線
    を形成する工程と、を備えた、半導体装置の製造方法。
  12. 【請求項１２】 請求項１から請求項１１のいずれかに
    記載の半導体装置の製造方法により製造された配線構造
    を有する半導体装置。
JP2001283327A 2001-09-18 2001-09-18 半導体装置およびその製造方法 Withdrawn JP2003092349A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001283327A JP2003092349A (ja) 2001-09-18 2001-09-18 半導体装置およびその製造方法
KR1020020026014A KR20030024551A (ko) 2001-09-18 2002-05-11 반도체 장치 및 그 제조 방법
DE10221652A DE10221652A1 (de) 2001-09-18 2002-05-15 Halbleitervorrichtung und Verfahren zu deren Herstellung
US10/144,927 US20030054629A1 (en) 2001-09-18 2002-05-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001283327A JP2003092349A (ja) 2001-09-18 2001-09-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003092349A true JP2003092349A (ja) 2003-03-28

Family

ID=19106829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001283327A Withdrawn JP2003092349A (ja) 2001-09-18 2001-09-18 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20030054629A1 (ja)
JP (1) JP2003092349A (ja)
KR (1) KR20030024551A (ja)
DE (1) DE10221652A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP2007508698A (ja) * 2003-10-08 2007-04-05 ラム　リサーチ　コーポレーション 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法
US7906433B2 (en) 2006-03-20 2011-03-15 Fujitsu Semiconductor Limited Semiconductor device having wirings formed by damascene and its manufacture method
WO2012132206A1 (ja) * 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852619B2 (en) * 2002-05-31 2005-02-08 Sharp Kabushiki Kaisha Dual damascene semiconductor devices
JP2004247417A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
US7538025B2 (en) * 2003-11-14 2009-05-26 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for porous low-k materials
KR100571409B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 형성 방법
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100954116B1 (ko) * 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
US7718533B2 (en) * 2007-05-08 2010-05-18 Micron Technology, Inc. Inverted variable resistance memory cell and method of making the same
US7838361B2 (en) * 2007-09-28 2010-11-23 Hynix Semiconductor Inc. Method for fabricating recess gate in semiconductor device
KR101113768B1 (ko) * 2008-07-17 2012-02-27 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
DE102010045073B4 (de) * 2009-10-30 2021-04-22 Taiwan Semiconductor Mfg. Co., Ltd. Elektrische Sicherungsstruktur
DE102014106019A1 (de) 2014-04-29 2015-10-29 Beckhoff Automation Gmbh Netzwerkteilnehmer
US10002785B2 (en) * 2014-06-27 2018-06-19 Microchip Technology Incorporated Air-gap assisted etch self-aligned dual Damascene
US9887126B2 (en) * 2014-08-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of dual damascene structures having via hole and trench
CN114078749A (zh) 2020-08-18 2022-02-22 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP2007508698A (ja) * 2003-10-08 2007-04-05 ラム　リサーチ　コーポレーション 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法
US7906433B2 (en) 2006-03-20 2011-03-15 Fujitsu Semiconductor Limited Semiconductor device having wirings formed by damascene and its manufacture method
US8546949B2 (en) 2006-03-20 2013-10-01 Fujitsu Semiconductor Limited Semiconductor device having wirings formed by damascene
WO2012132206A1 (ja) * 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
US20030054629A1 (en) 2003-03-20
DE10221652A1 (de) 2003-04-10
KR20030024551A (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
JP2003092349A (ja) 半導体装置およびその製造方法
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
JP4903345B2 (ja) 半導体素子の金属配線層形成方法
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US6403461B1 (en) Method to reduce capacitance between metal lines
US10522463B2 (en) Semiconductor structure
CN108074861B (zh) 半导体结构及其制造方法
US20090283912A1 (en) Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US7670947B2 (en) Metal interconnect structure and process for forming same
US20060194426A1 (en) Method for manufacturing dual damascene structure with a trench formed first
JP2000188330A (ja) デュアルダマシン配線の形成方法
US8853095B1 (en) Hybrid hard mask for damascene and dual damascene
TWI232481B (en) Manufacturing method for semiconductor device and the semiconductor device
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
CN111293074B (zh) 半导体结构及其形成方法
JPH10116904A (ja) 半導体装置の製造方法
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
US7704820B2 (en) Fabricating method of metal line
US6664181B2 (en) Method for fabricating semiconductor device
JP2006222208A (ja) 半導体装置の製造方法
US11232981B2 (en) Semiconductor device and fabrication method thereof
JP2004031638A (ja) 配線構造の形成方法
US20060148244A1 (en) Method for cleaning a semiconductor substrate
KR100485391B1 (ko) 반도체 장치의 금속배선 형성방법
KR100667900B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202