JP2003084687A - Semiconductor device and method of fabricating the same - Google Patents
Semiconductor device and method of fabricating the sameInfo
- Publication number
- JP2003084687A JP2003084687A JP2002148441A JP2002148441A JP2003084687A JP 2003084687 A JP2003084687 A JP 2003084687A JP 2002148441 A JP2002148441 A JP 2002148441A JP 2002148441 A JP2002148441 A JP 2002148441A JP 2003084687 A JP2003084687 A JP 2003084687A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- light
- tft
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 136
- 238000003860 storage Methods 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000009751 slip forming Methods 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000003054 catalyst Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 610
- 239000004973 liquid crystal related substance Substances 0.000 description 33
- 229910021419 crystalline silicon Inorganic materials 0.000 description 29
- 238000010438 heat treatment Methods 0.000 description 29
- 230000003197 catalytic effect Effects 0.000 description 20
- 238000005247 gettering Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 150000002894 organic compounds Chemical class 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 1
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チャネル形成領
域、ソース領域およびドレイン領域を含む半導体層に、
特に結晶質半導体膜を用いた半導体素子、代表的には薄
膜トランジスタ(Thin Film Transistor:TFT)に関
する。また、このようなTFTを駆動回路や画素のスイ
ッチング素子に用いた半導体装置(特に、液晶表示装
置、発光装置に関する)およびその作製技術に関する。
また、特に、遮光性を向上させた構造を有する半導体装
置およびその作製技術に関する。The present invention relates to a semiconductor layer including a channel forming region, a source region and a drain region,
In particular, it relates to a semiconductor element using a crystalline semiconductor film, typically a thin film transistor (TFT). Further, the present invention relates to a semiconductor device (in particular, a liquid crystal display device or a light emitting device) using such a TFT for a driving circuit or a switching element of a pixel, and a manufacturing technique thereof.
Further, in particular, the present invention relates to a semiconductor device having a structure with an improved light-shielding property and a manufacturing technique thereof.
【0002】[0002]
【従来技術】近年、小型軽量の特徴を生かした液晶プロ
ジェクターが様々な場面で使用されるようになってき
た。それにあわせるように、さらに小型で軽量の液晶プ
ロジェクターを提供するための開発競争が激しく行われ
ている。これらの液晶プロジェクターは、液晶表示装置
に表示された画像等を投影する構成となっており、液晶
表示装置の表示品質が液晶プロジェクターの性能に大き
く影響してくる。2. Description of the Related Art In recent years, liquid crystal projectors that take advantage of their small size and light weight have come to be used in various situations. In line with this, there is intense competition for development to provide even smaller and lighter LCD projectors. These liquid crystal projectors are configured to project an image or the like displayed on the liquid crystal display device, and the display quality of the liquid crystal display device greatly affects the performance of the liquid crystal projector.
【0003】液晶表示装置は、TFTおよび画素電極が
形成された基板(以下、TFT基板という)と対向電極
が形成された基板(以下、対向基板という)との間に液
晶を封入し、画素電極と対向電極との間の電界で液晶の
配向を制御して画像表示するものが主流である。In a liquid crystal display device, liquid crystal is sealed between a substrate on which TFTs and pixel electrodes are formed (hereinafter referred to as TFT substrate) and a substrate on which counter electrodes are formed (hereinafter referred to as counter substrate), and pixel electrodes are formed. A mainstream method is to display an image by controlling the orientation of liquid crystal by an electric field between the counter electrode and the counter electrode.
【0004】液晶表示装置としては、近年、画素部に数
百万個の画素を有するアクティブマトリクス型液晶表示
装置(液晶パネル)が盛んに用いられている。このよう
な液晶パネルは、各画素に電位を印加するスイッチング
素子として各画素にTFTが設けられており各TFTに
は画素電極が設けられて、TFTがon時には画素電極の
電位が設定され、TFTがoff時には、保持容量素子
(以下、保持容量という)に蓄えられた電荷によって画
素電極の電位を保持している。As a liquid crystal display device, an active matrix type liquid crystal display device (liquid crystal panel) having millions of pixels in a pixel portion has been actively used in recent years. In such a liquid crystal panel, a TFT is provided in each pixel as a switching element for applying an electric potential to each pixel, each TFT is provided with a pixel electrode, and when the TFT is on, the potential of the pixel electrode is set. When is off, the electric potential of the pixel electrode is held by the electric charge stored in the storage capacitor element (hereinafter referred to as the storage capacitor).
【0005】TFTがoff時の間、画素電極の電位が変
動すると表示品質が劣化するため、アクティブマトリク
ス型のTFT基板には、TFTのリーク電流を抑制する
こと、画素毎の保持容量を十分にとること、保持容量に
蓄積された電荷量がリーク電流により失われる電荷量に
比べて十分に大きいことが要求される。Since the display quality is deteriorated when the potential of the pixel electrode fluctuates while the TFT is off, it is necessary to suppress the leak current of the TFT on the active matrix type TFT substrate and sufficiently secure the storage capacitance for each pixel. The amount of charge accumulated in the storage capacitor is required to be sufficiently larger than the amount of charge lost due to the leak current.
【0006】また、透過型液晶パネルの場合、輝度を高
めるために、開口部、すなわち画素において表示を制御
することを意図した領域(例えば、透過型の表示装置に
おいては、光が透過して表示に寄与する領域、反射型の
表示装置においては、光が反射され表示に寄与する領
域、また有機発光素子を用いた表示装置では、電極に挟
まれた有機発光層が発光し表示に寄与する領域等)が占
める割合を高めることが要求される。Further, in the case of a transmissive liquid crystal panel, in order to increase the brightness, an opening, that is, a region intended to control the display in a pixel (for example, in a transmissive display device, light is transmitted and displayed. In a reflective display device, light is reflected to contribute to display, and in a display device using an organic light emitting element, an organic light emitting layer sandwiched between electrodes emits light to contribute to display. Etc.) is required to be increased.
【0007】ところで、上記したような液晶パネル(特
に、透過型液晶パネル)を液晶プロジェクターに用いる
場合、TFTの半導体層に光が入射すると、光励起に起
因するリーク電流(以下、光リーク電流という)が発生
してしまい表示に悪影響を及ぼすため、液晶パネルには
遮光層が設けられている。例えば、プロジェクターの光
源を対向基板側に配置した場合、画素電極とTFTとの
間に遮光層を形成して光源からの光を遮光したり、基板
と半導体層との間に遮光層を形成して投影レンズ等で反
射された光を遮光したりしている。また、特開2000
−164875公報では、基板に凹部を設け、凹部内壁
面全面に下部遮光膜を形成し、TFTのチャネル形成領
域が該凹部内に埋設するように形成されている。また、
上部遮光膜も併せて形成されている。By the way, when the above-mentioned liquid crystal panel (particularly, a transmissive liquid crystal panel) is used in a liquid crystal projector, when light is incident on the semiconductor layer of the TFT, a leak current caused by photoexcitation (hereinafter referred to as a light leak current). Therefore, the liquid crystal panel is provided with a light-shielding layer because of the occurrence of the above phenomenon. For example, when the light source of the projector is arranged on the counter substrate side, a light blocking layer is formed between the pixel electrode and the TFT to block light from the light source, or a light blocking layer is formed between the substrate and the semiconductor layer. For example, the light reflected by the projection lens is blocked. In addition, JP 2000
In Japanese Patent Laid-Open No. 164875, a recess is provided in a substrate, a lower light-shielding film is formed on the entire inner wall surface of the recess, and a channel forming region of a TFT is formed so as to be buried in the recess. Also,
An upper light shielding film is also formed together.
【0008】しかし、上記公報で開示された構造では、
さまざまな配線が集中するTFT近傍に凹凸ができてし
まうため、配線形成において配線短絡や断線を生じやす
い、電界集中が起こって劣化しやすい等歩留まりを下げ
てしまう可能性が高い。However, in the structure disclosed in the above publication,
Since unevenness is formed in the vicinity of the TFT where various wirings are concentrated, there is a high possibility that the yield will be lowered because wiring short-circuiting or disconnection is likely to occur in wiring formation, and electric field concentration is likely to cause deterioration.
【0009】また、上記公報で開示された構造では上部
遮光膜と下部遮光膜との間に隙間があり、このような構
造では迷光による光リーク電流が生じてしまう可能性も
ある。さらに、基板に凹部を設けるために、基板の機械
的強度が弱くなってしまう可能性もある。Further, in the structure disclosed in the above publication, there is a gap between the upper light-shielding film and the lower light-shielding film, and in such a structure, light leakage current due to stray light may occur. Further, since the recess is provided in the substrate, the mechanical strength of the substrate may be weakened.
【0010】[0010]
【発明が解決しようとする課題】高輝度、高精細化が要
求されているプロジェクターは、まず光源に用いられる
ランプの強度を上げることで表示輝度を上げようとして
おり、また、光学系に用いるパネルの画素数を増やすこ
とで高精細化をはかっている。しかし、従来の画素電極
とTFTとの間に遮光膜を形成したり、基板と半導体層
との間に遮光膜を形成したりする方法は、遮光膜端部で
回折した光が半導体層に入射してしまい、光リーク電流
が発生してしまうという問題がある。さらに、光源の高
輝度化が進み、この回折光によるTFTへの悪影響は、
無視できないレベルになってきている。A projector, which is required to have high brightness and high definition, is trying to increase display brightness by first increasing the intensity of a lamp used as a light source, and a panel used for an optical system. Higher definition is attempted by increasing the number of pixels. However, in the conventional method of forming a light-shielding film between the pixel electrode and the TFT or forming a light-shielding film between the substrate and the semiconductor layer, the light diffracted at the end of the light-shielding film enters the semiconductor layer. Therefore, there is a problem that a light leak current is generated. Furthermore, as the brightness of the light source increases, the adverse effect of this diffracted light on the TFT is
It is becoming a level that cannot be ignored.
【0011】また、遮光膜とTFTとを隔てる絶縁膜を
薄膜化することにより、TFTの位置における回折光強
度を無視できる程度にまで低減し得るが、絶縁膜の薄膜
化は、TFTと絶縁膜との間に発生する寄生容量を増大
させてしまい、遮光膜の電位がTFTの動作に影響して
しまうという問題が発生する。Further, by thinning the insulating film that separates the light-shielding film and the TFT, the intensity of the diffracted light at the position of the TFT can be reduced to a negligible level. There is a problem in that the parasitic capacitance generated between and increases, and the potential of the light-shielding film affects the operation of the TFT.
【0012】また、遮光膜の幅を拡げることにより、回
折光がTFTに入射してしまう問題については解決する
ことができるが、当然、開口率の低下は否めない。しか
も、表示の高精細化への要求に画素数を増加させること
で対応しているため、それぞれの画素サイズは縮小して
おり、遮光膜の幅を広げることによる開口率の低下、そ
れに伴う輝度の低下は大きな問題となる。Although the problem that the diffracted light enters the TFT can be solved by widening the width of the light shielding film, naturally, the reduction of the aperture ratio cannot be denied. Moreover, since the demand for higher definition of the display is met by increasing the number of pixels, the size of each pixel is shrinking, and the aperture ratio is reduced by widening the width of the light shielding film, and the resulting brightness is reduced. Is a big problem.
【0013】また、遮光膜の幅を広げるだけでは層間絶
縁膜中の意図せぬ散乱による迷光がTFT(特に半導体
層)に入射してしまう問題を解決することはできない。
上記したような光源の高輝度に伴い、迷光の影響も無視
できないものとなっている。Further, it is not possible to solve the problem that stray light due to unintended scattering in the interlayer insulating film enters the TFT (particularly the semiconductor layer) only by widening the width of the light shielding film.
With the high brightness of the light source as described above, the influence of stray light cannot be ignored.
【0014】また、電界効果移動度の高さなどから積極
的に用いられるようになってきた結晶構造を有する活性
層を含むTFTは、非晶質半導体層を含むTFTに比べ
て光リーク電流が大きくなってしまう傾向があり、十分
な保持容量を有していないと蓄えられた電荷がリーク電
流のために減少し、透過光量が変化して画像表示のコン
トラスト低下の原因となっている。したがって、液晶パ
ネルには十分な容量を確保できる保持容量素子を形成し
ておく必要がある。Further, a TFT including an active layer having a crystal structure, which has been actively used due to its high field-effect mobility, has a light leak current larger than that of a TFT including an amorphous semiconductor layer. If the storage capacitor does not have a sufficient storage capacity, the stored charge decreases due to the leak current, and the amount of transmitted light changes, which causes a reduction in the contrast of image display. Therefore, it is necessary to form a storage capacitor element capable of ensuring a sufficient capacity in the liquid crystal panel.
【0015】しかし、十分な容量を確保するために保持
容量の面積を平面的に拡げようとすると、画素の面積に
おいて保持容量素子の占める割合が大きくなって、開口
率が低下してしまう。However, if the area of the storage capacitor is expanded in plan in order to secure a sufficient capacity, the ratio of the storage capacitor element to the area of the pixel becomes large and the aperture ratio decreases.
【0016】さらに、歩留まりを向上させるために、保
持容量による凹凸によって配線の断線等が生じないよう
な構造とする必要がある。Furthermore, in order to improve the yield, it is necessary to have a structure in which disconnection of the wiring does not occur due to unevenness due to the storage capacitance.
【0017】そこで本発明では、上記のような問題を鑑
み、開口率を下げることなく、十分な遮光性と十分な保
持容量とを両立することが可能な構造を有する半導体装
置を実現する方法を提供することを課題とする。In view of the above problems, the present invention provides a method for realizing a semiconductor device having a structure capable of achieving both a sufficient light-shielding property and a sufficient storage capacitance without reducing the aperture ratio. The challenge is to provide.
【0018】[0018]
【課題を解決するための手段】上記課題を解決するため
に、本発明者は、TFTを被嵌するように遮光膜を形成
することにより、TFTの半導体層に入射する回折光や
迷光を低減する構造を考えた。In order to solve the above problems, the present inventor reduces the diffracted light and stray light incident on the semiconductor layer of the TFT by forming a light shielding film so as to cover the TFT. I thought about the structure.
【0019】本発明を採用した画素の構造の一例を図1
(A)に示す。画素電極とTFTとの間に遮光膜を形成
する。本明細書において、少なくとも一部が画素電極と
TFTとの間に形成された遮光膜を上部遮光膜という。
画素において光が透過し、表示を制御する領域とTFT
との間に溝を形成し、上部遮光膜となる導電膜を形成す
る。従来、TFTと画素電極との間に形成されていた遮
光膜とは異なり、画素電極とTFTとの間から光が透過
する領域まで連続的に上部遮光膜が形成され、TFTが
上部絶縁膜により被嵌された構造である。An example of the structure of a pixel adopting the present invention is shown in FIG.
It shows in (A). A light shielding film is formed between the pixel electrode and the TFT. In this specification, the light-shielding film formed at least partially between the pixel electrode and the TFT is referred to as an upper light-shielding film.
The area where light is transmitted in the pixel and the display is controlled and the TFT
A groove is formed between the first and second electrodes and a conductive film to be an upper light-shielding film is formed. Unlike the light-shielding film that is conventionally formed between the TFT and the pixel electrode, the upper light-shielding film is continuously formed from the area between the pixel electrode and the TFT to the region through which light passes, and the TFT is formed by the upper insulating film. It is a fitted structure.
【0020】他の発明を採用したTFTの他の構造を図
1(B)に示す。半導体層、ゲート絶縁膜およびゲート
電極からなるTFTを形成し、層間絶縁膜を形成した
後、後に光が透過し、表示を制御する領域とその周辺領
域のゲート絶縁膜、層間絶縁膜を除去する。本明細書に
おいて、ゲート絶縁膜、層間絶縁膜の一部が除去された
ホール状の領域(壁面及び底面を有している)であり、
表示装置において表示を制御することを意図した領域
(開口部)とほぼ同じ面積を有する領域を簡単のために
ホール、またはウィンドウと称することとする。ウィン
ドウの壁面には、上部遮光膜と絶縁膜が形成されてお
り、その膜厚分、ウィンドウの面積より開口部の面積が
狭くなるものの、ウィンドウの面積と開口部の面積とは
実質的に同じ面積となると言える。Another structure of a TFT adopting another invention is shown in FIG. A TFT including a semiconductor layer, a gate insulating film, and a gate electrode is formed, and after forming an interlayer insulating film, the gate insulating film and the interlayer insulating film in a region where light is transmitted and a display is controlled and a peripheral region thereof are removed. . In this specification, a hole-shaped region (having a wall surface and a bottom surface) in which a part of the gate insulating film and the interlayer insulating film is removed,
A region having substantially the same area as a region (opening) intended to control display in the display device is referred to as a hole or a window for simplicity. An upper light-shielding film and an insulating film are formed on the wall surface of the window, and although the opening area is smaller than the window area by the film thickness, the window area and the opening area are substantially the same. It can be said that the area.
【0021】ここで図1(B)のウィンドウを図1
(A)の溝と比較すると、ウィンドウはアスペクト比が
小さいため、上部遮光膜の形成が簡便である。次いで、
遮光膜をTFT上からウィンドウの側面を覆うように連
続的に、遮光膜を形成する。そして、ウィンドウの底面
(特に光が透過する領域)に形成された遮光膜を除去し
た後、絶縁膜を形成し、アクリル等の透明な有機樹脂膜
を用いてウィンドウの平坦化を行う。次いで、遮光膜と
画素電極とが接触しないように絶縁膜を形成し、さらに
画素電極を形成する。上部遮光膜によりTFTが被嵌さ
れ、層間絶縁膜を除去してウィンドウを形成し、透光性
の有機樹脂絶縁膜により平坦化した構造である。Here, the window shown in FIG.
Since the window has a smaller aspect ratio than the groove of (A), it is easy to form the upper light-shielding film. Then
The light-shielding film is continuously formed from above the TFT so as to cover the side surface of the window. Then, after removing the light-shielding film formed on the bottom surface of the window (particularly the area through which light is transmitted), an insulating film is formed and the window is flattened using a transparent organic resin film such as acrylic. Next, an insulating film is formed so that the light-shielding film and the pixel electrode do not come into contact with each other, and the pixel electrode is further formed. The TFT is fitted by the upper light-shielding film, the interlayer insulating film is removed to form a window, and the window is flattened by the translucent organic resin insulating film.
【0022】上記のような構造の場合、このゲート絶縁
膜、層間絶縁膜の一部が除去された領域(ウィンドウ)
の面積は、画素において、表示を制御することを意図し
た領域(開口部)とほぼ等しい面積であり、かつ表示を
制御することを意図した領域(開口部)は、前記少なくと
もゲート絶縁膜、層間絶縁膜の一部が除去された領域
(ウィンドウ)より狭い面積となる。In the case of the above structure, a region (window) in which a part of the gate insulating film and the interlayer insulating film is removed
Area of the pixel is almost equal to the area (opening) intended to control the display, and the area (opening) intended to control the display is at least the gate insulating film and the interlayer. The area is narrower than the area (window) where a part of the insulating film is removed.
【0023】他の発明を採用した画素の他の構造を図1
(C)に示す。図1(C)に示す例では、基板側から入
射する光も遮光するために、半導体層を形成する前に、
基板と半導体層の間に遮光膜を形成する。なお、基板と
半導体層との間に形成されるこの遮光膜を本明細書にお
いて、以下、下部遮光膜という。次いで、半導体層、ゲ
ート絶縁膜およびゲート電極からなるTFTを形成し、
層間絶縁膜を形成した後、後に表示を制御する領域とな
る領域およびその周辺領域に形成されたゲート絶縁膜、
層間絶縁膜を除去してウィンドウを形成する。次いで、
遮光膜をTFT上からウィンドウまで連続的に、遮光膜
を形成する。そして、ウィンドウの底面に形成されてい
る下部遮光膜および上部遮光膜を除去して開口部(表示
を制御することを意図した領域)を形成する。次いで、
絶縁膜を形成し、アクリル等の透明な有機樹脂膜を用い
てウィンドウの平坦化を行う。次いで、遮光膜と画素電
極とが接触しないように絶縁膜を形成した後、画素電極
を形成する。TFTが上部遮光膜により被嵌され、下部
遮光膜と上部遮光膜により完全に遮光された構造であ
る。なお、下部遮光膜と上部遮光膜を接地電位とすれ
ば、TFTを電気的に遮蔽することも可能である。Another structure of a pixel adopting another invention is shown in FIG.
It shows in (C). In the example shown in FIG. 1C, in order to also block light incident from the substrate side, before forming the semiconductor layer,
A light shielding film is formed between the substrate and the semiconductor layer. The light-shielding film formed between the substrate and the semiconductor layer is hereinafter referred to as a lower light-shielding film in this specification. Then, a TFT including a semiconductor layer, a gate insulating film and a gate electrode is formed,
After forming the interlayer insulating film, a gate insulating film formed in a region to be a region for controlling display later and its peripheral region,
The interlayer insulating film is removed to form a window. Then
The light-shielding film is continuously formed from above the TFT to the window. Then, the lower light shielding film and the upper light shielding film formed on the bottom surface of the window are removed to form an opening (a region intended to control the display). Then
An insulating film is formed and the window is flattened using a transparent organic resin film such as acrylic. Next, after forming an insulating film so that the light-shielding film and the pixel electrode do not come into contact with each other, the pixel electrode is formed. In this structure, the TFT is covered with the upper light-shielding film and completely shielded by the lower light-shielding film and the upper light-shielding film. The TFT can be electrically shielded by setting the lower light shielding film and the upper light shielding film to the ground potential.
【0024】さらに、対向基板側にカラーフィルターを
形成しようとすると、高精細化に伴う画素サイズの低下
により、TFT基板と対向基板とを整合させる精度が厳
しくなってしまうという問題があった。そこで、TFT
基板側にカラーフィルターを形成する方法が考えられて
いるが、液晶を配向させるにはカラーフィルターを形成
した後、画素電極を形成しなければならない。しかし、
カラーフィルターは1μm以上の厚さが必要であり、カ
ラーフィルターに隔てられた画素電極とドレイン電極と
を導通させることは難しかった。Further, when a color filter is formed on the counter substrate side, there is a problem that the precision of aligning the TFT substrate and the counter substrate becomes strict due to a decrease in pixel size due to higher definition. Therefore, TFT
Although a method of forming a color filter on the substrate side has been considered, in order to align the liquid crystal, it is necessary to form the pixel electrode after forming the color filter. But,
The color filter needs to have a thickness of 1 μm or more, and it has been difficult to electrically connect the pixel electrode and the drain electrode separated by the color filter.
【0025】そこで、図1(B)および図1(C)に示
す例において、ウィンドウの平坦化をR(赤)、G
(緑)、またはB(青)に着色されたフォトレジスト膜
を用いて行うことにより、対向基板に形成していたカラ
ーフィルターと同様の機能が得られるようになる。Therefore, in the example shown in FIG. 1B and FIG. 1C, the flattening of the window is performed by R (red) and G.
By using a photoresist film colored (green) or B (blue), the same function as that of the color filter formed on the counter substrate can be obtained.
【0026】また、図示しないが図1(B)、(C)の
構造において、上部遮光膜をアルミニウム等の反射率の
高い材料で構成し、少なくともゲート絶縁膜、層間絶縁
膜の一部が除去された領域(ウィンドウ)の底面の上部
遮光膜を除去せず、反射板として用いれば、反射型の表
示装置とすることも可能である。Although not shown, in the structures of FIGS. 1B and 1C, the upper light-shielding film is made of a material having a high reflectance such as aluminum, and at least a part of the gate insulating film and the interlayer insulating film is removed. If the upper light-shielding film on the bottom surface of the formed region (window) is not removed and is used as a reflector, a reflective display device can be obtained.
【0027】本発明は、基板上のTFTと、前記TFT
と電気的に接続されている画素電極と、前記TFTと前
記画素電極との間の遮光膜と、を有する半導体装置にお
いて、前記TFT上には少なくとも1層の層間絶縁膜が
形成され、前記画素電極と前記基板との間には前記層間
絶縁膜を除去して形成されたウィンドウを有し、前記遮
光膜は前記ウィンドウの底面から前記TFTを被嵌する
ように前記層間絶縁膜上まで連続的に形成されており、
前記ウィンドウの面積は、開口部の面積とほぼ等しいこ
とを特徴とする。The present invention provides a TFT on a substrate and the TFT
In a semiconductor device having a pixel electrode electrically connected to the pixel and a light-shielding film between the TFT and the pixel electrode, at least one interlayer insulating film is formed on the TFT, A window formed by removing the interlayer insulating film is provided between the electrode and the substrate, and the light-shielding film is continuous from the bottom surface of the window onto the interlayer insulating film so as to cover the TFT. Are formed on the
The area of the window is substantially equal to the area of the opening.
【0028】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと電気的に接続さ
れている画素電極と、前記TFTと前記画素電極との間
の上部遮光膜と、を有する半導体装置において、前記T
FT上には少なくとも1層の層間絶縁膜が形成され、前
記画素電極と前記基板との間には前記層間絶縁膜を除去
して形成されたウィンドウを有し、前記上部遮光膜は前
記ウィンドウの底面から前記TFTを被嵌するように前
記層間絶縁膜上まで連続的に形成されており、前記ウィ
ンドウの面積は、開口部の面積とほぼ等しいことを特徴
とする。Further, according to the present invention, the lower light-shielding film on the substrate, the TFT on the lower light-shielding film, the pixel electrode electrically connected to the TFT, and the upper light-shielding between the TFT and the pixel electrode. A semiconductor device having a film,
At least one layer of interlayer insulating film is formed on the FT, and a window is formed between the pixel electrode and the substrate by removing the interlayer insulating film. It is characterized in that it is continuously formed from the bottom surface to the interlayer insulating film so as to cover the TFT, and the area of the window is substantially equal to the area of the opening.
【0029】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと電気的に接続さ
れている画素電極と、前記TFTと前記画素電極との間
の上部遮光膜と、を有する半導体装置において、前記T
FT上には少なくとも1層の層間絶縁膜が形成され、前
記画素電極と前記基板との間には前記層間絶縁膜を除去
して形成されたウィンドウを有し、前記上部遮光膜は前
記ウィンドウの底面から前記TFTを被嵌するように前
記層間絶縁膜上まで連続的に形成されており、前記下部
遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で
接していることを特徴とする。The present invention also provides a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and an upper light-shielding film between the TFT and the pixel electrode. A semiconductor device having a film,
At least one layer of interlayer insulating film is formed on the FT, and a window is formed between the pixel electrode and the substrate by removing the interlayer insulating film. It is characterized in that it is continuously formed from the bottom surface to the interlayer insulating film so as to cover the TFT, and the lower light shielding film and the upper light shielding film are in contact with each other at the bottom surface of the window.
【0030】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと並列に形成され
た保持容量素子と、前記TFTと電気的に接続されてい
る画素電極と、前記TFTと前記画素電極との間の上部
遮光膜と、を有する半導体装置において、前記TFTお
よび前記保持容量素子上には少なくとも1層の層間絶縁
膜が形成されており、前記画素電極と前記基板との間に
は前記層間絶縁膜を除去して形成されたウィンドウを有
し、前記下部遮光膜と前記上部遮光膜とは、前記ウィン
ドウの底面で接していることを特徴とする。Further, according to the present invention, a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a storage capacitor element formed in parallel with the TFT, and a pixel electrode electrically connected to the TFT. A semiconductor device having an upper light-shielding film between the TFT and the pixel electrode, at least one layer of an interlayer insulating film is formed on the TFT and the storage capacitor element, and the pixel electrode and the A window formed by removing the interlayer insulating film is formed between the substrate and the substrate, and the lower light-shielding film and the upper light-shielding film are in contact with each other at the bottom surface of the window.
【0031】また本発明は基板上のTFTと、前記TF
Tと電気的に接続されている画素電極と、前記TFTと
前記画素電極との間の遮光膜と、を有する半導体装置に
おいて、前記TFT上には少なくとも1層の層間絶縁膜
が形成され、前記画素電極と前記基板との間には前記層
間絶縁膜を除去して形成されたウィンドウを有し、前記
ウィンドウは透光性有機絶縁膜により平坦化されてお
り、前記遮光膜は前記ウィンドウの底面から前記TFT
を被嵌するように前記層間絶縁膜上まで連続的に形成さ
れていることを特徴とする。The present invention also provides a TFT on a substrate and the above-mentioned TF.
In a semiconductor device having a pixel electrode electrically connected to T and a light-shielding film between the TFT and the pixel electrode, at least one interlayer insulating film is formed on the TFT, A window formed by removing the interlayer insulating film is provided between the pixel electrode and the substrate, the window is planarized by a translucent organic insulating film, and the light shielding film is a bottom surface of the window. From the TFT
Is continuously formed to cover the interlayer insulating film.
【0032】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと電気的に接続さ
れている画素電極と、前記TFTと前記画素電極との間
には複数の上部遮光膜と絶縁膜とが交互に積層された積
層体と、を有する半導体装置において、前記TFT上に
は少なくとも1層の層間絶縁膜が形成され、前記画素電
極と前記基板との間に前記層間絶縁膜を除去して形成さ
れたウィンドウを有し、前記ウィンドウは透光性有機絶
縁膜により平坦化されており、前記積層された複数の上
部遮光膜は前記ウィンドウの底面から前記TFTを被嵌
するように形成されていることを特徴とする。Further, according to the present invention, a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of TFTs are provided between the TFT and the pixel electrode. And a laminated body in which an upper light-shielding film and an insulating film are alternately laminated, and at least one interlayer insulating film is formed on the TFT, and the interlayer insulating film is formed between the pixel electrode and the substrate. There is a window formed by removing the interlayer insulating film, the window is planarized by a light-transmitting organic insulating film, and the plurality of stacked upper light-shielding films are formed from the bottom surface of the window to the TFT. It is characterized in that it is formed so as to be fitted.
【0033】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと電気的に接続さ
れている画素電極と、前記TFTと前記画素電極との間
に複数の上部遮光膜と絶縁膜とが交互に積層された積層
体と、を有する半導体装置において、前記TFT上には
少なくとも1層の層間絶縁膜が形成され、前記画素電極
と前記基板との間に前記層間絶縁膜を除去して形成され
たウィンドウを有し、前記ウィンドウは透光性有機絶縁
膜により平坦化されており、前記積層された複数の上部
遮光膜は前記ウィンドウの底面から前記TFTを被嵌す
るように形成されており、前記積層体のうち少なくとも
一つの上部遮光膜が前記TFTと前記画素電極とを電気
的に接続していることを特徴とする。Further, according to the present invention, a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of pixels between the TFT and the pixel electrode. In a semiconductor device having a stacked body in which an upper light-shielding film and an insulating film are alternately stacked, at least one interlayer insulating film is formed on the TFT, and the interlayer insulating film is formed between the pixel electrode and the substrate. A window is formed by removing the interlayer insulating film, the window is planarized by a translucent organic insulating film, and the stacked upper light-shielding films cover the TFT from the bottom surface of the window. It is characterized in that it is formed so as to fit, and at least one upper light-shielding film of the stacked body electrically connects the TFT and the pixel electrode.
【0034】また本発明は基板上の下部遮光膜と、前記
下部遮光膜上にTFTと、前記TFTと電気的に接続さ
れている画素電極と、前記TFTと前記画素電極との間
に複数の上部遮光膜と絶縁膜とが交互に積層された積層
体と、を有する半導体装置において、前記TFT上には
少なくとも1層の層間絶縁膜が形成され、前記画素電極
と前記基との間に前記層間絶縁膜を除去して形成された
ウィンドウを有し、前記ウィンドウは透光性有機絶縁膜
により平坦化されており、前記積層された複数の上部遮
光膜は前記ウィンドウの底面から前記TFTを被嵌する
ように形成されており、前記積層体において、前記絶縁
膜および前記絶縁膜を介して形成された複数の前記上部
遮光膜とで保持容量素子を形成していることを特徴とす
る。Further, according to the present invention, a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of TFTs are provided between the TFT and the pixel electrode. In a semiconductor device having a stacked body in which an upper light-shielding film and an insulating film are alternately stacked, at least one interlayer insulating film is formed on the TFT, and the interlayer insulating film is formed between the pixel electrode and the base. A window is formed by removing the interlayer insulating film, the window is planarized by a translucent organic insulating film, and the stacked upper light-shielding films cover the TFT from the bottom surface of the window. It is characterized in that it is formed so as to fit, and in the laminated body, a storage capacitor is formed by the insulating film and the plurality of upper light-shielding films formed via the insulating film.
【0035】また本発明は基板上のTFTと、前記TF
Tと電気的に接続されている画素電極と、前記TFTと
前記画素電極との間に複数の上部遮光膜と絶縁膜とが交
互に積層された積層体と、を有する半導体装置におい
て、前記TFT上には少なくとも1層の層間絶縁膜が形
成され、前記画素電極と基板との間には前記層間絶縁膜
を除去して形成されたウィンドウを有し、前記TFTと
前記画素電極とを電気的に接続する配線は、前記ウィン
ドウの底面から前記TFTを被嵌するように形成された
前記上部遮光膜の一層であり、前記ウィンドウの面積
は、画素において表示を制御することを意図した領域と
ほぼ等しいことを特徴とする。The present invention also provides a TFT on a substrate and the above-mentioned TF.
A semiconductor device comprising: a pixel electrode electrically connected to T; and a stacked body in which a plurality of upper light-shielding films and insulating films are alternately stacked between the TFT and the pixel electrode. An interlayer insulating film of at least one layer is formed thereon, and a window formed by removing the interlayer insulating film is provided between the pixel electrode and the substrate to electrically connect the TFT and the pixel electrode. The wiring connected to is one layer of the upper light-shielding film formed so as to cover the TFT from the bottom surface of the window, and the area of the window is almost equal to the area intended to control the display in the pixel. Characterized by equality.
【0036】また上記発明において、前記基板と前記T
FTとの間に下部遮光膜が形成されていることを特徴と
する。In the above invention, the substrate and the T
It is characterized in that a lower light-shielding film is formed between it and the FT.
【0037】また上記発明において、前記上部遮光膜の
第1層目と前記下部遮光膜とは、前記画素電極と基板と
の間の前記ウィンドウの底辺において、接していること
を特徴とする。In the above invention, the first layer of the upper light-shielding film and the lower light-shielding film are in contact with each other at the bottom of the window between the pixel electrode and the substrate.
【0038】また上記発明において、前記ウィンドウ
は、R(赤)、G(緑)、B(青)に着色されたフォト
レジスト膜および透光性の有機絶縁膜が形成されている
ことを特徴とする。Further, in the above invention, the window is formed with a photoresist film colored R (red), G (green) and B (blue) and a translucent organic insulating film. To do.
【0039】また本発明は絶縁表面に半導体層を形成す
る工程と、前記半導体層上にゲート絶縁膜を形成する工
程と、前記ゲート絶縁膜上にゲート電極を形成する工程
と、前記ゲート電極上に第1層間絶縁膜を形成する工程
と、前記第1層間絶縁膜上に第2層間絶縁膜を形成する
工程と、前記半導体層に達する第1のコンタクトホール
を形成し、各TFTを電気的に接続するための配線を形
成する工程と、前記配線を覆うように第3層間絶縁膜を
形成する工程と、光が透過する領域とTFTとの間に基
板に達する溝を形成する工程と、前記第3層間絶縁膜上
から前記溝まで連続的に遮光膜を形成する工程と、画素
電極と配線とを接続するための第2のコンタクトホール
を形成する工程と、前記遮光膜上に第4層間絶縁膜を形
成する工程と、前記配線を露出させるために前記第2の
コンタクトホールに成膜された絶縁膜の一部を除去する
工程と、前記画素電極を形成する工程と、を含むことを
特徴とする。The present invention also includes the steps of forming a semiconductor layer on an insulating surface, forming a gate insulating film on the semiconductor layer, forming a gate electrode on the gate insulating film, and forming a gate electrode on the gate electrode. Forming a first interlayer insulating film, forming a second interlayer insulating film on the first interlayer insulating film, forming a first contact hole reaching the semiconductor layer, and electrically connecting each TFT. A step of forming a wiring for connecting to the wiring, a step of forming a third interlayer insulating film so as to cover the wiring, and a step of forming a groove reaching the substrate between the light transmitting region and the TFT. A step of continuously forming a light shielding film from the third interlayer insulating film to the groove; a step of forming a second contact hole for connecting a pixel electrode and a wiring; and a fourth step on the light shielding film. Before the step of forming the interlayer insulating film Removing a portion of said second contact hole formed an insulating film to expose the wire, characterized in that it comprises a step of forming the pixel electrode.
【0040】また本発明は絶縁表面上に半導体層を形成
する工程と、前記半導体層上にゲート絶縁膜を形成する
工程と、前記ゲート絶縁膜上にゲート電極を形成する工
程と、前記ゲート電極上に第1層間絶縁膜を形成する工
程と、前記第1層間絶縁膜上に第2層間絶縁膜を形成す
る工程と、前記半導体層に達する第1のコンタクトホー
ルを形成し、各TFTを電気的に接続するための配線を
形成する工程と、前記配線を覆うように第3層間絶縁膜
を形成する工程と、光が透過する領域の下地絶縁膜、ゲ
ート絶縁膜、第1層間絶縁膜、第2層間絶縁膜を除去し
て基板に達するウィンドウを形成する工程と、前記第3
層間絶縁膜上にTFTを被嵌するように上部遮光膜を形
成する工程と、前記ウィンドウ底面に形成された下部遮
光膜を除去する工程と、前記上部遮光膜に第2のコンタ
クトホールを形成する工程と、前記上部遮光膜上に第4
層間絶縁膜を形成する工程と、光透過性を有する絶縁膜
により、前記ウィンドウを平坦化する工程と、前記上部
遮光膜上に第5層間絶縁膜を形成する工程と、前記配線
が露出するように前記第2のコンタクトホールに埋まっ
た絶縁膜の一部を除去する工程と、前記第5層間絶縁膜
上に画素電極を形成する工程と、を含むことを特徴とす
る。Further, according to the present invention, a step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and the gate electrode Forming a first interlayer insulating film thereon, forming a second interlayer insulating film on the first interlayer insulating film, forming a first contact hole reaching the semiconductor layer, and electrically connecting each TFT. A wiring for electrical connection, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film, a gate insulating film, a first interlayer insulating film in a region where light is transmitted, Removing the second interlayer insulating film to form a window reaching the substrate;
Forming an upper light-shielding film on the interlayer insulating film so as to fit the TFT, removing the lower light-shielding film formed on the bottom surface of the window, and forming a second contact hole in the upper light-shielding film. And a fourth step on the upper light-shielding film.
A step of forming an interlayer insulating film, a step of flattening the window with an insulating film having a light transmitting property, a step of forming a fifth interlayer insulating film on the upper light shielding film, and a step of exposing the wiring. And a step of removing a part of the insulating film buried in the second contact hole, and a step of forming a pixel electrode on the fifth interlayer insulating film.
【0041】また本発明は、絶縁表面上に半導体層を形
成する工程と、前記半導体層上にゲート絶縁膜を形成す
る工程と、前記ゲート絶縁膜上にゲート電極を形成する
工程と、前記ゲート電極上に第1層間絶縁膜を形成する
工程と、前記第1層間絶縁膜上に第2層間絶縁膜を形成
する工程と、前記半導体層に達する第1のコンタクトホ
ールを形成し、各TFTを電気的に接続するための配線
を形成する工程と、前記配線を覆うように第3層間絶縁
膜を形成する工程と、光が透過する領域の下地絶縁膜、
ゲート絶縁膜、第1層間絶縁膜、第2層間絶縁膜を除去
して基板に達するウィンドウを形成する工程と、前記第
3層間絶縁膜上にTFTを被嵌するように上部第1遮光
膜を形成する工程と、前記上部第1遮光膜および前記第
3層間絶縁膜に前記配線に達する第2のコンタクトホー
ルを形成する工程と、前記上部第1遮光膜上に第1絶縁
膜を形成する工程と、前記配線が露出するように前記第
2のコンタクトホールに埋まった前記第1絶縁膜を一部
除去する工程と、前記第1絶縁膜上に上部第2遮光膜を
形成する工程と、前記上部第2遮光膜上に第2絶縁膜を
形成する工程と、前記第2絶縁膜上に上部第3遮光膜を
形成する工程と、前記ウィンドウ底面に形成された下部
遮光膜、前記上部第1遮光膜、前記第1絶縁膜、前記上
部第2遮光膜、前記第2絶縁膜、前記上部第3遮光膜を
除去する工程と、前記上部第3遮光膜および前記第2絶
縁膜に前記上部第2遮光膜に達する第3のコンタクトホ
ールを形成する工程と、第4層間絶縁膜を形成する工程
と、光透過性を有する絶縁膜により前記ウィンドウを平
坦化する工程と、前記上部第3遮光膜上に第5層間絶縁
膜を形成する工程と、前記上部第2遮光膜が露出するよ
うに前記第3のコンタクトホールに埋まった絶縁膜の一
部を除去する工程と、前記第5層間絶縁膜上に画素電極
を形成する工程と、を含むことを特徴とする。The present invention also provides a step of forming a semiconductor layer on the insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and the gate. Forming a first interlayer insulating film on the electrodes; forming a second interlayer insulating film on the first interlayer insulating film; forming a first contact hole reaching the semiconductor layer; A step of forming wiring for electrical connection, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film in a region where light is transmitted,
Removing the gate insulating film, the first interlayer insulating film, and the second interlayer insulating film to form a window reaching the substrate; and forming an upper first light-shielding film so as to cover the TFT on the third interlayer insulating film. Forming step, forming a second contact hole in the upper first light-shielding film and the third interlayer insulating film to reach the wiring, and forming a first insulating film on the upper first light-shielding film A step of partially removing the first insulating film buried in the second contact hole so that the wiring is exposed; a step of forming an upper second light-shielding film on the first insulating film; Forming a second insulating film on the upper second light-shielding film, forming an upper third light-shielding film on the second insulating film, a lower light-shielding film formed on the bottom surface of the window, and the upper first light-shielding film. Light shielding film, the first insulating film, the upper second light shielding film, the front Removing the second insulating film and the upper third light-shielding film, forming a third contact hole reaching the upper second light-shielding film in the upper third light-shielding film and the second insulating film, A step of forming a fourth interlayer insulating film, a step of planarizing the window with an insulating film having a light transmitting property, a step of forming a fifth interlayer insulating film on the upper third light shielding film, and a step of forming the upper second insulating film. A step of removing a part of the insulating film buried in the third contact hole so that the light-shielding film is exposed; and a step of forming a pixel electrode on the fifth interlayer insulating film. .
【0042】また上記発明において、絶縁表面上に下部
遮光膜を形成する工程を含むことを特徴とする。Further, the above invention is characterized by including a step of forming a lower light-shielding film on the insulating surface.
【0043】また上記発明において、前記下部遮光膜、
前記第1の上部遮光膜および前記第3の上部遮光膜は、
接地電位となるような配線を接続することを特徴とす
る。In the above invention, the lower light-shielding film,
The first upper light-shielding film and the third upper light-shielding film,
A feature of the present invention is that a wiring that connects to a ground potential is connected.
【0044】また上記発明において、前記下部遮光膜お
よび前記上部遮光膜は、前記ウィンドウの底面で接する
ように形成することを特徴とする。Further, in the above invention, the lower light-shielding film and the upper light-shielding film are formed so as to be in contact with each other at the bottom surface of the window.
【0045】また上記発明において、前記前記ウィンド
ウを平坦化する工程は、有機絶縁膜を用いて行うことを
特徴とする。Further, in the above invention, the step of flattening the window is performed using an organic insulating film.
【0046】また上記発明において、前記前記ウィンド
ウを平坦化する工程は、R(赤)、G(緑)もしくはB
(青)に着色されたフォトレジスト膜および透明有機絶
縁膜を積層して行うことを特徴とする。Further, in the above invention, the step of flattening the window includes R (red), G (green) or B.
It is characterized in that a (blue) colored photoresist film and a transparent organic insulating film are laminated.
【0047】また上記発明において、前記半導体層は、
レーザ光を照射することにより結晶化することを特徴と
する。In the above invention, the semiconductor layer is
It is characterized in that it is crystallized by irradiation with laser light.
【0048】また上記発明において、前記半導体層は、
触媒元素を用いて結晶化した後、前記触媒元素をゲッタ
リングして半導体層中の触媒元素濃度を低減させて得ら
れる結晶質半導体膜であることを特徴とする。In the above invention, the semiconductor layer is
A crystalline semiconductor film obtained by crystallization using a catalytic element and then gettering the catalytic element to reduce the concentration of the catalytic element in the semiconductor layer.
【0049】以上のように、本発明は回折光や迷光など
意図せずしてTFTの半導体層に入射してしまう光によ
り発生する光リーク電流を防ぐために、TFTを遮光膜
で覆う構造としている。As described above, the present invention has a structure in which the TFT is covered with a light-shielding film in order to prevent a light leak current generated by light such as diffracted light or stray light that unintentionally enters the semiconductor layer of the TFT. .
【0050】[0050]
【発明の実施の形態】(実施形態1)図1(A)を用い
て本発明を用いて作製された透過型液晶表示装置の構造
を説明する。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) A structure of a transmission type liquid crystal display device manufactured by using the present invention will be described with reference to FIG.
【0051】基板10上に下地絶縁膜11が形成されて
おり、下地絶縁膜11上に半導体層12、ゲート絶縁膜
13、ゲート電極14からなるTFTが形成されてい
る。ゲート電極14上には、第1層間絶縁膜15、第2
層間絶縁膜16が形成されている。必要に応じて第2層
間絶縁膜16は平坦化する。続いて、各TFTを電気的
に接続する配線17を半導体層12のソース領域または
ドレイン領域に接続して形成する。配線17を覆って、
第3層間絶縁膜18を形成した後、TFTと開口部との
境目に溝を形成する。溝は、基板に達するように形成す
る。次いで、導電膜をメタルCVD法により、第3層間
絶縁膜18上から溝に連続的に成膜して、遮光膜19を
形成する。続いて、第4層間絶縁膜20を形成した後、
画素電極21を遮光膜19に接しないように形成する。The base insulating film 11 is formed on the substrate 10, and the TFT including the semiconductor layer 12, the gate insulating film 13, and the gate electrode 14 is formed on the base insulating film 11. A first interlayer insulating film 15 and a second interlayer insulating film 15 are formed on the gate electrode 14.
The interlayer insulating film 16 is formed. The second interlayer insulating film 16 is planarized if necessary. Subsequently, the wiring 17 that electrically connects each TFT is formed by connecting to the source region or the drain region of the semiconductor layer 12. Cover the wiring 17,
After forming the third interlayer insulating film 18, a groove is formed at the boundary between the TFT and the opening. The groove is formed so as to reach the substrate. Then, a conductive film is continuously formed in the groove from above the third interlayer insulating film 18 by the metal CVD method to form the light shielding film 19. Then, after forming the fourth interlayer insulating film 20,
The pixel electrode 21 is formed so as not to contact the light shielding film 19.
【0052】なお、半導体層12から連続した領域22
(保持容量の一方の電極)、ゲート絶縁膜13と同一層
の絶縁膜23(誘電体)およびゲート電極14と同一層
の容量配線24(保持容量のもう一方の電極)により保
持容量202が形成されている。A region 22 continuous from the semiconductor layer 12
The storage capacitor 202 is formed by (one electrode of the storage capacitor), the insulating film 23 (dielectric) in the same layer as the gate insulating film 13, and the capacitor wiring 24 (the other electrode of the storage capacitor) in the same layer as the gate electrode 14. Has been done.
【0053】本発明の半導体装置は、画素部の各画素に
おいて、TFT201と画素電極との間からTFT20
1と開口部(表示を制御することを意図した領域)との
境目まで連続的に形成された遮光膜19に覆われたTF
T201を有し、画素の光が透過する領域において、画
素電極と基板との間には、下地絶縁膜11、ゲート絶縁
膜13、第1層間絶縁膜15、第2層間絶縁膜16、第
3層間絶縁膜18および第4層間絶縁膜20が積層され
ている構造である。In the semiconductor device of the present invention, in each pixel of the pixel portion, the TFT 20 is removed from between the TFT 201 and the pixel electrode.
1 covered with a light-shielding film 19 which is continuously formed up to a boundary between 1 and an opening (a region intended to control display)
In a region having T201 and transmitting light of the pixel, the base insulating film 11, the gate insulating film 13, the first interlayer insulating film 15, the second interlayer insulating film 16, and the third insulating film are provided between the pixel electrode and the substrate. This is a structure in which the interlayer insulating film 18 and the fourth interlayer insulating film 20 are stacked.
【0054】また、図1(A)に示す構造のTFTにお
いて、基板10と半導体層12との間に遮光膜(下部遮
光膜)を設けた構造としてもよい。この場合、遮光膜が
充填される溝の深さは、実施者が適宜決定すればよく、
下部遮光膜に届く深さであっても届かない深さであって
もよい。Further, the TFT having the structure shown in FIG. 1A may have a structure in which a light shielding film (lower light shielding film) is provided between the substrate 10 and the semiconductor layer 12. In this case, the depth of the groove filled with the light shielding film may be appropriately determined by the practitioner,
The depth may reach or may not reach the lower light shielding film.
【0055】(実施形態2)図1(B)を用いて、本発
明のTFTの他の構造を説明する。なお、図1(A)と
同一のものを指す場合は、同一の符号を用いることとす
る。(Embodiment 2) Another structure of the TFT of the present invention will be described with reference to FIG. Note that the same reference numerals are used to indicate the same parts as those in FIG.
【0056】基板10上に下地絶縁膜11が形成されて
おり、下地絶縁膜11上に半導体層12、ゲート絶縁膜
13、ゲート電極14からなるTFTが形成されてい
る。ゲート電極14上には、第1層間絶縁膜15、第2
層間絶縁膜16が形成されている。必要に応じて、第2
層間絶縁膜16は平坦化する。続いて、各TFTを電気
的に接続する配線17を半導体層12のソース領域また
はドレイン領域に接続して形成する。配線17を覆っ
て、第3層間絶縁膜18を形成した後、開口部(表示を
制御することを意図した領域)よりやや広い範囲の第3
層間絶縁膜18、第2層間絶縁膜16、第1層間絶縁膜
15、ゲート絶縁膜13および下地絶縁膜11を除去す
る。次いで、第3層間絶縁膜18上からゲート絶縁膜お
よび層間絶縁膜が除去された領域(ウィンドウ)の側面
に沿って連続的に導電膜を形成し、上部遮光膜19を形
成する。次いで、ウィンドウ底面に形成された上部遮光
膜19を除去し、第4層間絶縁膜20を形成する。その
後、ウィンドウを光透過性の有機絶縁膜等30により平
坦化し、その上に第5層間絶縁膜31を形成して、画素
電極32を形成する。The base insulating film 11 is formed on the substrate 10, and the TFT including the semiconductor layer 12, the gate insulating film 13, and the gate electrode 14 is formed on the base insulating film 11. A first interlayer insulating film 15 and a second interlayer insulating film 15 are formed on the gate electrode 14.
The interlayer insulating film 16 is formed. Second, if necessary
The interlayer insulating film 16 is flattened. Subsequently, the wiring 17 that electrically connects each TFT is formed by connecting to the source region or the drain region of the semiconductor layer 12. After forming the third interlayer insulating film 18 so as to cover the wiring 17, the third interlayer insulating film 18 is formed in a region slightly wider than the opening (region intended to control display).
The interlayer insulating film 18, the second interlayer insulating film 16, the first interlayer insulating film 15, the gate insulating film 13 and the base insulating film 11 are removed. Then, a conductive film is continuously formed on the third interlayer insulating film 18 along the side surface of the region (window) where the gate insulating film and the interlayer insulating film are removed, and the upper light-shielding film 19 is formed. Then, the upper light-shielding film 19 formed on the bottom surface of the window is removed, and the fourth interlayer insulating film 20 is formed. After that, the window is flattened with a light-transmissive organic insulating film 30 and the fifth interlayer insulating film 31 is formed thereon to form a pixel electrode 32.
【0057】本発明のTFTは、少なくともゲート絶縁
膜および層間絶縁膜の一部が除去された領域(ウィンド
ウ)底面から遮光膜がTFTを被嵌するように形成され
ており、ウィンドウの内部には、開口部がある。本実施
例では、ウィンドウのアスペクト比が小さいため、上部
遮光膜19の作製は、メタルCVD法より簡便なスパッ
タ法を用いても良好なカバレッジを得ることができる。In the TFT of the present invention, a light-shielding film is formed so as to cover the TFT from the bottom surface of a region (window) where at least a part of the gate insulating film and the interlayer insulating film is removed, and the inside of the window is formed. , There is an opening. In this embodiment, since the window has a small aspect ratio, the upper light-shielding film 19 can be provided with good coverage even if the sputtering method, which is simpler than the metal CVD method, is used.
【0058】また、遮光膜でTFTを覆うことができる
ため、光リーク電流の発生を抑えることができる。Further, since the TFT can be covered with the light shielding film, it is possible to suppress the generation of light leak current.
【0059】(実施形態3)図1(C)を用いて、本発
明のTFTの他の構造を説明する。(Embodiment 3) Another structure of the TFT of the present invention will be described with reference to FIG.
【0060】基板100上に下部遮光膜101が形成さ
れており、下部遮光膜101上に下地絶縁膜102、半
導体層103、ゲート絶縁膜104の順に形成されてい
る。ゲート絶縁膜104上には、ゲート電極105、ゲ
ート電極105上には、第1の層間絶縁膜107および
第2の層間絶縁膜が108形成されており、第2の層間
絶縁膜上には、半導体層103のソース領域またはドレ
イン領域に接続された配線109が形成され、配線10
9を覆って、第3の層間絶縁膜110が形成されてい
る。また、第3の層間絶縁膜110上には上部遮光膜1
11が設けられている。A lower light-shielding film 101 is formed on a substrate 100, and a base insulating film 102, a semiconductor layer 103, and a gate insulating film 104 are sequentially formed on the lower light-shielding film 101. A gate electrode 105 is formed over the gate insulating film 104, a first interlayer insulating film 107 and a second interlayer insulating film 108 are formed over the gate electrode 105, and a second interlayer insulating film is formed over the second interlayer insulating film. The wiring 109 connected to the source region or the drain region of the semiconductor layer 103 is formed, and the wiring 10
A third interlayer insulating film 110 is formed so as to cover 9. In addition, the upper light-shielding film 1 is formed on the third interlayer insulating film 110.
11 is provided.
【0061】また、上部遮光膜111上には絶縁膜11
2を介して画素電極114が形成されている。画素電極
114は、上部遮光膜111および第3の層間絶縁膜1
10に形成されたコンタクトホールを通じて、TFTの
ドレイン領域に接続された配線に接続されている。ま
た、保持容量202は、半導体層120、絶縁膜121
および容量配線106からなる。ドレイン領域から連続
して半導体層120が形成されており、保持容量の一方
の電極となっている。ゲート絶縁膜と同一の層の絶縁膜
121は、保持容量の誘電体となり、ゲート電極と同一
の層に形成された容量配線106は、保持容量のもう一
方の電極となっている。The insulating film 11 is formed on the upper light-shielding film 111.
The pixel electrode 114 is formed through the line 2. The pixel electrode 114 includes the upper light-shielding film 111 and the third interlayer insulating film 1.
Through the contact hole formed in 10, the wiring is connected to the drain region of the TFT. The storage capacitor 202 includes the semiconductor layer 120 and the insulating film 121.
And capacitance wiring 106. The semiconductor layer 120 is formed continuously from the drain region and serves as one electrode of the storage capacitor. The insulating film 121 in the same layer as the gate insulating film serves as a dielectric of the storage capacitor, and the capacitor wiring 106 formed in the same layer as the gate electrode serves as the other electrode of the storage capacitor.
【0062】各画素には、このようなTFT201およ
び保持容量202が形成されている。なお、開口部は、
第3層間絶縁膜110、第2層間絶縁膜108、第1層
間絶縁膜107、ゲート絶縁膜104および下部遮光膜
101が除去されたウィンドウの内部に形成される。ま
た、第2層間絶縁膜108上からウィンドウ壁面に連続
して上部遮光膜が形成されている。ただし、ウィンドウ
底面に形成された上部遮光膜は除去する。Such a TFT 201 and a storage capacitor 202 are formed in each pixel. The opening is
The third interlayer insulating film 110, the second interlayer insulating film 108, the first interlayer insulating film 107, the gate insulating film 104, and the lower light shielding film 101 are formed inside the removed window. Further, an upper light-shielding film is formed continuously from the second interlayer insulating film 108 to the wall surface of the window. However, the upper light-shielding film formed on the bottom surface of the window is removed.
【0063】下部遮光膜101と上部遮光膜111とは
同じ接地電位となるようにウィンドウの底部で接して形
成されており、図示していないが接地電位を与える配線
と接続されている。The lower light-shielding film 101 and the upper light-shielding film 111 are formed in contact with each other at the bottom of the window so as to have the same ground potential, and are connected to a wiring (not shown) for applying the ground potential.
【0064】なお、ウィンドウは、アクリル等有機絶縁
膜115を用いて平坦化されている。また、平坦化した
後、画素電極114を形成する。画素電極114は、半
導体層103のドレイン領域に接続された配線と導通を
とり、TFT201と画素電極114とは電気的に接続
されている。The window is planarized by using an organic insulating film 115 such as acrylic. In addition, after planarization, the pixel electrode 114 is formed. The pixel electrode 114 is electrically connected to the wiring connected to the drain region of the semiconductor layer 103, and the TFT 201 and the pixel electrode 114 are electrically connected.
【0065】以上のように、上部遮光膜111が画素部
のTFTを被嵌するように形成され、下部遮光膜101
および上部遮光膜111で完全に遮光された液晶パネル
を作製することができる。As described above, the upper light shielding film 111 is formed so as to cover the TFT of the pixel portion, and the lower light shielding film 101 is formed.
Further, it is possible to manufacture a liquid crystal panel which is completely shielded by the upper light shielding film 111.
【0066】[0066]
【実施例】(実施例1)本実施例においては、本発明を
用いてアクティブマトリクス基板を作製する工程につい
て説明する。EXAMPLES Example 1 In this example, a process of manufacturing an active matrix substrate using the present invention will be described.
【0067】まず、石英基板300上に下部遮光膜30
1を形成するため、ポリシリコン膜およびWSix膜を
積層して形成する。なお、下部遮光膜301は、要求水
準を満たす遮光性を有し、TFTの活性化のための加熱
処理に耐えうる耐熱性が必須であり、さらに接地電位と
することが好ましいため、導電膜であることが好まし
い。そこで、下部遮光膜として用いる膜は、ポリシリコ
ン膜、WSix(x=2.0〜2.8)膜、Al、Ta、
W、Cr、Mo等の導電性材料からなるいずれかの膜一
種または複数種を用いればよい(図2(A))。First, the lower light-shielding film 30 is formed on the quartz substrate 300.
In order to form No. 1, a polysilicon film and a WSix film are laminated and formed. Note that the lower light-blocking film 301 has a light-blocking property that satisfies a required level, heat resistance that can withstand heat treatment for activating a TFT is essential, and it is preferable that the lower light-blocking film 301 be a ground potential. Preferably there is. Therefore, the film used as the lower light-shielding film is a polysilicon film, a WSix (x = 2.0 to 2.8) film, Al, Ta,
Any one kind or plural kinds of films made of a conductive material such as W, Cr, and Mo may be used (FIG. 2A).
【0068】続いて、下部遮光膜301上に、下地絶縁
膜302を形成する。下地絶縁膜302は、シリコンを
含む絶縁膜(例えば、酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜等)をLPCVD法、プラズマC
VD法またはスパッタ法にて形成する。そして、下地絶
縁膜302上に非晶質半導体膜(図示せず)を形成す
る。非晶質半導体膜としては特に限定はないが、シリコ
ン膜もしくはシリコンゲルマニウム(SixGe1-x:0
<x<1、代表的には、x=0.001〜0.05)合金
などで形成するとよい。なお、ここでは非晶質シリコン
膜を膜厚65nmに形成する。Subsequently, a base insulating film 302 is formed on the lower light shielding film 301. As the base insulating film 302, an insulating film containing silicon (for example, a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like) is formed by an LPCVD method or plasma C.
It is formed by the VD method or the sputtering method. Then, an amorphous semiconductor film (not shown) is formed over the base insulating film 302. The amorphous semiconductor film is not particularly limited, but a silicon film or silicon germanium (Si x Ge 1-x : 0) is used.
<X <1, typically x = 0.001 to 0.05). Note that here, an amorphous silicon film is formed to a thickness of 65 nm.
【0069】次いで、非晶質シリコン膜の結晶化を行
う。炉を用いて600℃で24時間の加熱処理を行い、
結晶質シリコン膜(図示せず)を形成する。なお、この
結晶化処理においてシリコン膜表面に酸化シリコン膜が
形成されるが、エッチング等で除去できるごく薄い膜で
あるため問題はない。Next, the amorphous silicon film is crystallized. Heat treatment at 600 ℃ for 24 hours using a furnace,
A crystalline silicon film (not shown) is formed. Although a silicon oxide film is formed on the surface of the silicon film in this crystallization process, there is no problem because it is a very thin film that can be removed by etching or the like.
【0070】次いで、結晶質シリコン膜の表面に形成さ
れた酸化膜を除去した後、ゲート絶縁膜304を形成す
る前に半導体膜の膜質向上のための加熱処理を行う。結
晶質シリコン膜を900〜1050℃にて加熱処理し、
結晶質半導体膜の表面に酸化膜を形成する。この酸化シ
リコン膜を除去する。最終的に結晶質シリコン膜の膜厚
が30〜50nmになるように結晶質シリコン膜を加熱
処理することによりその表面に酸化シリコン膜を形成す
ればよい。本実施例では、結晶質シリコン膜の膜厚を3
5nmとする。続いて、得られた結晶質シリコン膜を所
望の形状に形成し、後にTFTのチャネル形成領域、ソ
ース領域およびドレイン領域を含む領域と保持容量の一
方の電極となる配線となる領域とを有する半導体層30
3を形成する。Next, after removing the oxide film formed on the surface of the crystalline silicon film, a heat treatment for improving the film quality of the semiconductor film is performed before forming the gate insulating film 304. Heat treatment of the crystalline silicon film at 900 to 1050 ° C.,
An oxide film is formed on the surface of the crystalline semiconductor film. This silicon oxide film is removed. The silicon oxide film may be formed on the surface of the crystalline silicon film by heat treatment so that the thickness of the crystalline silicon film is finally 30 to 50 nm. In this embodiment, the thickness of the crystalline silicon film is 3
5 nm. Subsequently, the obtained crystalline silicon film is formed into a desired shape, and a semiconductor having a region including a channel formation region, a source region, and a drain region of a TFT later and a region serving as a wiring to be one electrode of a storage capacitor. Layer 30
3 is formed.
【0071】次いで、半導体層上にゲート絶縁膜304
を形成する(図2(B))。続いて、ゲート絶縁膜30
4を介してnチャネル型TFTとなる領域の半導体層に
p型を付与する不純物元素(以下、p型不純物元素とい
う)を添加する。p型不純物元素としては、代表的に周
期表の13族に属する元素、典型的には、ボロン
(B)、またはガリウム(Ga)を用いることができ
る。この工程は、TFTのしきい値電圧の制御をするた
めに行われており、チャネルドープ工程という。この工
程により半導体層には、p型不純物元素が1×1015〜
1×1018/cm3の濃度で添加される。Next, the gate insulating film 304 is formed on the semiconductor layer.
Are formed (FIG. 2 (B)). Then, the gate insulating film 30
An impurity element imparting p-type (hereinafter, referred to as p-type impurity element) is added to the semiconductor layer in the region to be the n-channel TFT through the step 4. As the p-type impurity element, an element typically belonging to Group 13 of the periodic table, typically boron (B) or gallium (Ga) can be used. This step is performed to control the threshold voltage of the TFT and is called a channel doping step. By this step, the p-type impurity element in the semiconductor layer is 1 × 10 15 to
It is added at a concentration of 1 × 10 18 / cm 3 .
【0072】次いで、レジストからなるマスクを形成
し、nチャネル型TFTのソース領域、ドレイン領域お
よび保持容量の一方の電極となる部分の半導体層にn型
を付与する不純物元素(以下、n型不純物元素という。
またここでは、リンを用いる)を添加して、高濃度にリ
ンを含むn型不純物領域を形成する。この領域には、1
×1020〜5×1021/cm3の濃度でリンが含まれる
ようにしている。Next, a mask made of resist is formed, and an impurity element imparting n-type conductivity (hereinafter referred to as n-type impurity) to the semiconductor layer in the source region and drain region of the n-channel TFT and in a portion which will be one electrode of the storage capacitor. It is called an element.
Further, here, phosphorus is used) to form an n-type impurity region containing phosphorus at a high concentration. In this area, 1
Phosphorus is contained at a concentration of × 10 20 to 5 × 10 21 / cm 3 .
【0073】次いで、ゲート電極305aと保持容量の
一方の電極となる配線305b(以下、容量配線とい
う)とを形成する。ゲート電極305aおよび容量配線
305bの材料としては、TaN、Ta、Ti、Mo、
W、Cr、不純物元素が添加されたSi等を用いること
ができる。なお、これら複数種の膜を積層してゲート電
極としてもよい。Next, a gate electrode 305a and a wiring 305b (hereinafter referred to as a capacitance wiring) which serves as one electrode of the storage capacitor are formed. The materials for the gate electrode 305a and the capacitor wiring 305b are TaN, Ta, Ti, Mo,
W, Cr, Si doped with an impurity element, or the like can be used. Note that these plural kinds of films may be stacked to form a gate electrode.
【0074】次いで、ゲート電極をマスクとして、半導
体層にn型不純物元素を添加する。ここでは、n型不純
物元素としてリンを用いている。このn型不純物元素が
添加された領域はnチャネル型TFTのLDD領域とし
て機能させるための低濃度不純物領域であって、この低
濃度n型不純物領域には、1×1016〜5×1018/c
m3の濃度で含まれている。Next, an n-type impurity element is added to the semiconductor layer using the gate electrode as a mask. Here, phosphorus is used as the n-type impurity element. The region to which the n-type impurity element is added is a low-concentration impurity region for functioning as an LDD region of the n-channel TFT, and the low-concentration n-type impurity region has a concentration of 1 × 10 16 to 5 × 10 18. / C
Included at a concentration of m 3 .
【0075】次いで、後のnチャネル型TFTとなる領
域をマスクで覆い、後のpチャネル型TFTのソース領
域またはドレイン領域となる半導体層にp型不純物元素
としてボロンを3×1020〜5×1021/cm3の濃度
で含まれるように添加する(図示せず)。Then, a region to be an n-channel TFT later is covered with a mask, and boron is added as a p-type impurity element to the semiconductor layer to be a source region or a drain region of a later p-channel TFT by 3 × 10 20 to 5 ×. It is added so as to be contained at a concentration of 10 21 / cm 3 (not shown).
【0076】次に、第1層間絶縁膜306として窒化シ
リコン膜、酸化シリコン膜または窒化酸化シリコン膜を
プラズマCVD法により、膜厚50〜500nmで形成
する。Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the first interlayer insulating film 306 by a plasma CVD method to have a film thickness of 50 to 500 nm.
【0077】その後、それぞれの半導体層に添加された
不純物元素を活性化するための加熱処理を行う。加熱処
理の方法としては、炉を用いる方法、レーザ光照射によ
る方法、ランプアニール法、もしくはこれらを併用して
行ってもよい。不活性気体雰囲気中において、550〜
1000℃で活性化を行う。After that, heat treatment is performed to activate the impurity element added to each semiconductor layer. As the heat treatment method, a method using a furnace, a method using laser light irradiation, a lamp annealing method, or a combination thereof may be performed. 550 to 550 in an inert gas atmosphere
Activation is performed at 1000 ° C.
【0078】次いで、熱的に励起された水素により半導
体層中のダングリングボンドを終端する水素化を行う。
水素を含む雰囲気において、410℃で1時間の加熱処
理を行う。その他の水素化の手段として、プラズマによ
り励起された水素を用いたプラズマ水素化処理を行って
もよい。Next, hydrogenation that terminates the dangling bonds in the semiconductor layer is performed with hydrogen that is thermally excited.
Heat treatment is performed at 410 ° C. for one hour in an atmosphere containing hydrogen. As another hydrogenation means, plasma hydrogenation treatment using hydrogen excited by plasma may be performed.
【0079】次いで、第2層間絶縁膜307を膜厚50
0〜1000nmで形成する。第2層間絶縁膜307と
しては、アクリル、ポリイミド、ポリアミド、BCB
(ベンゾシクロブテン)といった有機樹脂膜、もしくは
酸化窒化シリコン膜もしくは窒化酸化シリコン膜といっ
た無機絶縁膜を用いてもよい。なお、本実施例では酸化
窒化シリコン膜を膜厚900nmで形成し、CMP法に
より平坦化を行う(図2(C))。Then, a second interlayer insulating film 307 is formed to a film thickness of 50.
It is formed with a thickness of 0 to 1000 nm. The second interlayer insulating film 307 may be acrylic, polyimide, polyamide, BCB.
An organic resin film such as (benzocyclobutene) or an inorganic insulating film such as a silicon oxynitride film or a silicon nitride oxide film may be used. Note that in this embodiment, a silicon oxynitride film is formed to a thickness of 900 nm and planarized by a CMP method (FIG. 2C).
【0080】続いて、半導体層303に達する第1コン
タクトホールを形成し、それぞれのTFTを電気的に接
続する配線308を形成する。配線308の材料として
は、チタンを主成分とする導電膜を膜厚50〜100n
mに形成した後、アルミニウムを主成分とする導電膜を
膜厚300〜500nmに形成する積層構造とすればよ
い。ただし、画素電極と接する最上層には、画素電極と
接する際に電気的腐食を起こさない材料を用いる必要が
ある。Subsequently, a first contact hole reaching the semiconductor layer 303 is formed, and a wiring 308 for electrically connecting each TFT is formed. As a material of the wiring 308, a conductive film containing titanium as a main component is formed in a film thickness of 50 to 100 n.
After forming the conductive film having a thickness of m, a conductive film containing aluminum as a main component may be formed to have a film thickness of 300 to 500 nm to have a stacked structure. However, it is necessary to use, for the uppermost layer in contact with the pixel electrode, a material that does not cause electrical corrosion when contacting with the pixel electrode.
【0081】次いで、第3層間絶縁膜309を形成す
る。第3層間絶縁膜309は、酸化窒化シリコン膜を用
いて膜厚600nmに形成する(図3(A))。Next, a third interlayer insulating film 309 is formed. The third interlayer insulating film 309 is formed with a thickness of 600 nm using a silicon oxynitride film (FIG. 3A).
【0082】次いで、開口部(表示を制御することを意
図した領域)とほぼ一致する領域において、それまでの
工程で形成された層間絶縁膜、ゲート絶縁膜および下地
絶縁膜を除去して下部遮光膜を露出させる。なお、ゲー
ト絶縁膜および層間絶縁膜が除去された領域(ウィンド
ウ)は実際に光が透過する領域(開口部)よりも広めの
範囲で形成する。Next, in a region that substantially coincides with the opening (region intended to control display), the interlayer insulating film, the gate insulating film and the base insulating film formed in the steps so far are removed to shield the lower light. Expose the membrane. Note that the region (window) from which the gate insulating film and the interlayer insulating film are removed is formed in a wider range than the region (opening) where light is actually transmitted.
【0083】次いで、上部遮光膜311を形成する。上
部遮光膜として、光を透過せず、導電性を有する膜とし
てここでは、アルミニウムを主成分とする導電膜を膜厚
100〜200nmで形成する。なお、上部遮光膜を成
膜する前にウィンドウは、深さと幅との比(アスペクト
比)が小さいため、スパッタ法でも導電膜を良好なカバ
レージで成膜することができる。上部遮光膜は、下部遮
光膜と接し同電位になるように形成する。なお、図示し
ないが、上部遮光膜および下部遮光膜には接地電位が与
えられるような配線を接続する。Next, the upper light-shielding film 311 is formed. As the upper light-shielding film, a conductive film which does not transmit light and has conductivity is formed here with a film thickness of 100 to 200 nm containing aluminum as its main component. Since the window has a small depth-width ratio (aspect ratio) before the upper light-shielding film is formed, the conductive film can be formed with good coverage even by the sputtering method. The upper light-shielding film is formed so as to be in contact with the lower light-shielding film and have the same potential. Although not shown, the upper light-shielding film and the lower light-shielding film are connected to a wiring to which a ground potential is applied.
【0084】次いで、ウィンドウの底面に形成された下
部遮光膜および上部遮光膜の除去とドレイン電極と画素
電極とを導通させるための第2コンタクトホールを形成
するための上部遮光膜の除去を行う。どちらの工程もレ
ジストで形成したパターンをマスクとしてエッチングを
行う。なお、エッチングする領域の高さが異なり、除去
する膜の積層構造も異なるため、工程を簡便にするため
に、除去工程はわけて行う。ただし、どちらの工程が先
になってもかまわない(図14)。Next, the lower light-shielding film and the upper light-shielding film formed on the bottom surface of the window are removed, and the upper light-shielding film for forming the second contact hole for electrically connecting the drain electrode and the pixel electrode is removed. In both steps, etching is performed using the pattern formed of the resist as a mask. Since the height of the region to be etched is different and the laminated structure of the film to be removed is also different, the removal process is performed separately in order to simplify the process. However, it does not matter which step comes first (FIG. 14).
【0085】続いて、上部遮光膜311上にプラズマC
VD法により、窒化シリコン膜、酸化窒化シリコン膜、
もしくは、窒化酸化シリコン膜等からなる絶縁膜312
を形成した後、ウィンドウをアクリル等の有機絶縁膜3
13等で平坦化する(図3(B))。Then, plasma C is formed on the upper light-shielding film 311.
By the VD method, a silicon nitride film, a silicon oxynitride film,
Alternatively, the insulating film 312 made of a silicon oxynitride film or the like
After forming the window, a window is used to form an organic insulating film 3 such as acrylic.
It is flattened with 13 or the like (FIG. 3 (B)).
【0086】なお、R、G、Bに着色されたフォトレジ
スト膜を用いてウィンドウを埋め、その後アクリル等の
有機樹脂膜を成膜してもよい。ウィンドウの平坦化に着
色層を用いることにより、対向基板側に着色層を設けて
いた場合に生じていた色ずれに関する問題を解決するこ
とができる。The window may be filled with a photoresist film colored in R, G, B, and then an organic resin film such as acrylic film may be formed. By using the colored layer for flattening the window, it is possible to solve the problem of color misregistration that occurs when the colored layer is provided on the counter substrate side.
【0087】続いて、スパッタ法により、窒化シリコン
膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン
膜等からなる第4層間絶縁膜314を形成し、コンタク
トホールを埋めてしまった絶縁膜の一部を除去して、ド
レイン電極を露出させた後、画素電極315を形成す
る。この時、上部遮光膜311と画素電極315が接し
てしまうことがないように絶縁膜を除去することが重要
である。なお、本実施例では透過型の液晶表示装置を作
製するので、画素電極を形成する材料は、透光性のIT
O膜(酸化インジウムと酸化スズとの化合物)を用いて
スパッタ法により膜厚100nmで形成する(図4、図
15)。なお、ITO膜のかわりに遮光性の金属膜、例
えばAlや導電性材料にAgをメッキした画素電極を形
成すれば反射型の表示装置とすることができる。また、
ウィンドウ底面に形成された上部遮光膜を除去せずに、
そのまま反射板として用いてもよい。この場合、液晶は
平坦化膜上に形成する透明な画素電極と対向電極とで制
御する。Subsequently, a fourth interlayer insulating film 314 made of a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or the like is formed by a sputtering method, and a part of the insulating film which fills the contact hole is formed. Is removed to expose the drain electrode, and then the pixel electrode 315 is formed. At this time, it is important to remove the insulating film so that the upper light shielding film 311 and the pixel electrode 315 do not come into contact with each other. Since a transmissive liquid crystal display device is manufactured in this embodiment, the material for forming the pixel electrode is a transparent IT.
An O film (a compound of indium oxide and tin oxide) is used to form a film having a thickness of 100 nm by a sputtering method (FIGS. 4 and 15). A reflective display device can be obtained by forming a light-shielding metal film instead of the ITO film, for example, a pixel electrode in which Al or a conductive material is plated with Ag. Also,
Without removing the upper light-shielding film formed on the bottom of the window,
You may use it as it is as a reflector. In this case, the liquid crystal is controlled by the transparent pixel electrode and the counter electrode formed on the flattening film.
【0088】以上のような工程により、基板上に、下部
遮光膜および上部遮光膜により覆われた下地絶縁膜、半
導体層、ゲート絶縁膜、ゲート電極からなるTFT32
0と、一方の電極となる半導体層、誘電体となるゲート
絶縁膜と同一層の絶縁膜およびゲート電極と同一層で形
成された容量配線からなる保持容量321とを有し、画
素面積に対する光が透過する領域の割合(開口率)が5
0%を超えるアクティブマトリクス基板を作製すること
ができる。Through the above steps, the TFT 32 including the base insulating film covered with the lower light-shielding film and the upper light-shielding film, the semiconductor layer, the gate insulating film, and the gate electrode is formed on the substrate.
0, and a storage capacitor 321 including a semiconductor layer that serves as one electrode, an insulating film that is the same layer as the gate insulating film that serves as a dielectric, and a capacitive wiring formed in the same layer as the gate electrode. The ratio of the area through which is transmitted (aperture ratio) is 5
It is possible to manufacture an active matrix substrate having a content of more than 0%.
【0089】また、このようにして得られたアクティブ
マトリクス基板に液晶層を配向させる配向膜を形成し、
公知のセル組み技術を用いて対向電極および配向膜が形
成された対向基板およびアクティブマトリクス基板とを
貼り合わせた後、液晶を注入することで、アクティブマ
トリクス型液晶表示装置を完成することができる。On the active matrix substrate thus obtained, an alignment film for aligning a liquid crystal layer is formed,
The active matrix liquid crystal display device can be completed by injecting liquid crystal after the counter electrode and the counter substrate on which the alignment film is formed and the active matrix substrate are bonded by using a known cell assembly technique.
【0090】(実施例2)本実施例では、複数枚の上部
遮光膜を形成することにより少なくともゲート絶縁膜お
よび層間絶縁膜の一部が除去された領域(ウィンドウ)
の壁面に沿って保持容量を形成する方法について説明す
る。(Embodiment 2) In this embodiment, a region (window) in which at least a part of the gate insulating film and the interlayer insulating film is removed by forming a plurality of upper light-shielding films
A method of forming a storage capacitor along the wall surface of the will be described.
【0091】実施例1で示した作製工程に従い、図3
(A)に示すウィンドウの底面の下部遮光膜が露出され
た状態にする(図5(A))。According to the manufacturing process shown in Example 1, FIG.
The lower light-shielding film on the bottom surface of the window shown in FIG. 5A is exposed (FIG. 5A).
【0092】次いで、上部第1遮光膜401を形成す
る。上部第1遮光膜401としては、導電膜(アルミニ
ウム、クロム、チタンから選ばれた元素を主成分とする
導電膜)を膜厚100〜200nmで形成する。続い
て、上部第1遮光膜401および第3層間絶縁膜309
に配線308に達する第2コンタクトホールを形成す
る。なお、第1コンタクトホールは、配線と半導体層と
を接続させるためのコンタクトホールである。Next, the upper first light-shielding film 401 is formed. As the upper first light-shielding film 401, a conductive film (a conductive film whose main component is an element selected from aluminum, chromium, and titanium) is formed with a film thickness of 100 to 200 nm. Then, the upper first light-shielding film 401 and the third interlayer insulating film 309.
Then, a second contact hole reaching the wiring 308 is formed. The first contact hole is a contact hole for connecting the wiring and the semiconductor layer.
【0093】次いで、上部第1遮光膜401上にプラズ
マCVD法などで、酸化窒化シリコン膜、窒化酸化シリ
コン膜もしくは窒化シリコン膜等からなる第1絶縁膜4
02を形成する。Then, the first insulating film 4 made of a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, or the like is formed on the upper first light-shielding film 401 by a plasma CVD method or the like.
02 is formed.
【0094】次いで、第2コンタクトホールを埋めてし
まった第1絶縁膜の一部を除去して上部第1遮光膜40
1を露出した後、第1絶縁膜402上に上部第2遮光膜
403を形成する。なお、上部第2遮光膜403は画素
電極と接続するため、画素電極として用いるITO膜と
接触して電気的な腐食を起こさないような材質の導電膜
を積層させるなどして形成する。なお、本実施例では、
アルミニウムを主成分とする導電膜を成膜した後、画素
電極と接する側にタングステンを主成分とする導電膜を
積層させた構造とする。なお、上部第2遮光膜403の
膜厚は100〜200nmとする。続いて、上部第2遮
光膜403上に第1絶縁膜と同様に第2絶縁膜404を
形成する。Then, a part of the first insulating film filling the second contact hole is removed to remove the upper first light shielding film 40.
After exposing No. 1, an upper second light shielding film 403 is formed on the first insulating film 402. Since the upper second light-shielding film 403 is connected to the pixel electrode, it is formed by laminating a conductive film made of a material that does not cause electrical corrosion due to contact with the ITO film used as the pixel electrode. In this example,
After forming a conductive film containing aluminum as its main component, a conductive film containing tungsten as its main component is stacked on the side in contact with the pixel electrode. The thickness of the upper second light shielding film 403 is 100 to 200 nm. Then, a second insulating film 404 is formed on the upper second light shielding film 403 similarly to the first insulating film.
【0095】次いで、第2絶縁膜404上に上部第3遮
光膜405を形成する。なお、上部第3遮光膜は下部遮
光膜301および上部第1遮光膜401と同電位(本実
施例では、接地電位とする)となるように、下部遮光膜
301または上部第1遮光膜401と電気的に接続させ
る。なお、接続のために開口率を下げてしまうような問
題のない画素以外の領域で接続させて接地電位となるよ
うに配線を接続すればよい。Next, an upper third light shielding film 405 is formed on the second insulating film 404. It should be noted that the upper third light-shielding film 301 and the upper first light-shielding film 401 are connected to the lower light-shielding film 301 or the upper first light-shielding film 401 so that they have the same potential (ground potential in this embodiment) as the lower light-shielding film 301 and the upper first light-shielding film 401. Make an electrical connection. Note that wiring may be connected so as to be at the ground potential by being connected in a region other than the pixel, which does not have a problem of reducing the aperture ratio due to the connection.
【0096】次いで、後に形成する画素電極と上部第2
遮光膜403との導通をとるための第3コンタクトホー
ル形成と、ウィンドウ底面の下部遮光膜301、上部第
1遮光膜401、上部第2遮光膜403および上部第3
遮光膜405の除去を行う。Then, a pixel electrode to be formed later and an upper second
Forming a third contact hole for establishing conduction with the light-shielding film 403, and a lower light-shielding film 301 on the bottom surface of the window, an upper first light-shielding film 401, an upper second light-shielding film 403, and an upper third light-shielding film.
The light shielding film 405 is removed.
【0097】次いで、上部第3遮光膜405上に第4層
間絶縁膜406を形成する。なお、第4層間絶縁膜40
6も第1絶縁膜402および第2絶縁膜404と同様に
プラズマCVD法により形成し、窒化シリコン膜、酸化
窒化シリコン膜、窒化酸化シリコン膜等から選ばれた絶
縁膜を用いればよい。Next, a fourth interlayer insulating film 406 is formed on the upper third light shielding film 405. The fourth interlayer insulating film 40
Similarly to the first insulating film 402 and the second insulating film 404, 6 is also formed by a plasma CVD method, and an insulating film selected from a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or the like may be used.
【0098】次いで、ウィンドウの平坦化を行う。平坦
化膜407は、実施例1と同様にアクリル等の有機絶縁
膜を用いて行えばよい。また、実施例1にも示したよう
に、R、G、Bに着色されたフォトレジスト膜を用いて
ウィンドウを埋めた後、平坦化のためにアクリル等の有
機樹脂膜を行ってもよい。Then, the window is flattened. The flattening film 407 may be formed using an organic insulating film such as acrylic as in the first embodiment. Further, as shown in Example 1, after filling the window with a photoresist film colored in R, G, and B, an organic resin film such as acrylic may be applied for planarization.
【0099】続いて、スパッタ法により、窒化シリコン
膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン
膜等からなる第5層間絶縁膜408を全面に形成し、第
3のコンタクトホールを埋めてしまった絶縁膜の一部を
除去して、上部第2遮光膜403を露出させる。そし
て、上部第2遮光膜403と接することがないように、
画素電極409を形成する。画素電極409を形成する
材料は、透光性のITO膜(酸化インジウムと酸化スズ
との化合物)を用いてスパッタ法により膜厚100nm
で形成する。Subsequently, a fifth interlayer insulating film 408 made of a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or the like was formed on the entire surface by a sputtering method to fill the third contact hole. A part of the insulating film is removed to expose the upper second light shielding film 403. Then, in order not to contact the upper second light shielding film 403,
The pixel electrode 409 is formed. As a material for forming the pixel electrode 409, a light-transmitting ITO film (a compound of indium oxide and tin oxide) is used and a film thickness is 100 nm by a sputtering method.
To form.
【0100】以上の工程により、上部第1遮光膜401
を一方の容量配線とし、第1絶縁膜402を誘電体と
し、上部第2遮光膜403をもう一方の容量配線とする
第1保持容量502、および上部第2遮光膜403を一
方の容量配線とし、第2絶縁膜404を誘電体とし、上
部第3遮光膜405をもう一方の容量配線とする第2保
持容量503がウィンドウの側面に沿って形成される。
なお、第1保持容量および第2保持容量で十分な容量を
得られるが、実施例1のように半導体層、ゲート絶縁膜
と同一層の絶縁膜、ゲート電極と同一層の容量配線から
なる保持容量を併せて形成してもよい。Through the above steps, the upper first light-shielding film 401
As one capacitance wiring, the first insulating film 402 as a dielectric, the upper second light-shielding film 403 as the other capacitance wiring, and the upper second light-shielding film 403 as one capacitance wiring. A second storage capacitor 503 using the second insulating film 404 as a dielectric and the upper third light-shielding film 405 as the other capacitance wiring is formed along the side surface of the window.
Although sufficient capacitance can be obtained with the first storage capacitor and the second storage capacitor, as in the first embodiment, the storage layer is composed of a semiconductor layer, an insulating film in the same layer as the gate insulating film, and a capacitive wiring in the same layer as the gate electrode. The capacitors may be formed together.
【0101】保持容量素子の容量をさらに大きくするた
めに、ウィンドウの底面に形成された下部遮光膜の一部
を除去した後、露出した基板を削り、保持容量素子を基
板の内部まで延長させてもよい。In order to further increase the capacitance of the storage capacitor element, after removing a part of the lower light-shielding film formed on the bottom surface of the window, the exposed substrate is ground to extend the storage capacitor element to the inside of the substrate. Good.
【0102】また、配線308と上部第2遮光膜40
3、上部第2遮光膜403と画素電極409とが接続さ
れ、最終的に画素電極409と配線308とを電気的に
接続して、TFT501を画素のスイッチング素子とす
ることができる。また、本実施例のように配線と画素電
極とを上部遮光膜を介した2段階の接続とすることによ
り、コンタクトホールのアスペクト比を低減できるた
め、加工が安易であり、さらに、成膜の際にスパッタ法
でも良好なカバレッジを得ることができる。また、コン
タクトホールが細く長い場合と比較して、コンタクト抵
抗を低くすることができる。また、画素電極(ITO)
と第2の上部遮光膜とのコンタクトホールの位置を第2
の上部遮光膜と配線とのコンタクトホールの位置からず
らして形成すれば、遮光性が向上し、光励起によるリー
ク電流が発生する問題を解決することもできる。The wiring 308 and the upper second light-shielding film 40 are also provided.
3. The upper second light shielding film 403 and the pixel electrode 409 are connected to each other, and finally the pixel electrode 409 and the wiring 308 are electrically connected to each other, whereby the TFT 501 can be used as a pixel switching element. In addition, since the aspect ratio of the contact hole can be reduced by connecting the wiring and the pixel electrode in two steps through the upper light-shielding film as in the present embodiment, the processing is easy, and further, the film formation At this time, good coverage can be obtained even by the sputtering method. Further, the contact resistance can be reduced as compared with the case where the contact hole is thin and long. Also, the pixel electrode (ITO)
The position of the contact hole between the second upper light-shielding film and the second
If it is formed so as to be displaced from the position of the contact hole between the upper light-shielding film and the wiring, the light-shielding property will be improved, and the problem that a leak current will occur due to photoexcitation can be solved.
【0103】以上のように、複数の上部遮光膜層をTF
Tを被嵌するように形成することによりTFTを完全に
遮蔽することができ、かつ十分な容量を有する保持容量
をウィンドウの側面に沿って形成することができるた
め、さらに開口率を上げることができる。As described above, the plurality of upper light-shielding film layers are formed into TF.
Since the TFT can be completely shielded by forming T so as to be fitted and a storage capacitor having a sufficient capacity can be formed along the side surface of the window, the aperture ratio can be further increased. it can.
【0104】(実施例3)本実施例では、実施例1また
は2を用いて作製されたアクティブマトリクス基板を用
いて作製されたアクティブマトリクス型液晶表示装置の
一例について説明する。(Embodiment 3) In this embodiment, an example of an active matrix type liquid crystal display device manufactured by using the active matrix substrate manufactured by the embodiment 1 or 2 will be described.
【0105】図7において、アクティブマトリクス基板
は基板上に形成された画素部と駆動回路とその他の信号
処理回路とで構成される。画素部にはTFT(画素TF
Tともいう)と保持容量とが形成され、画素部周辺に形
成される駆動回路は、CMOS回路を基本として構成さ
れる。In FIG. 7, the active matrix substrate is composed of a pixel portion formed on the substrate, a driving circuit and other signal processing circuits. TFT (pixel TF
(Also referred to as “T”) and a storage capacitor, and a drive circuit formed around the pixel portion is basically formed of a CMOS circuit.
【0106】駆動回路からは、ゲート線、ソース線が画
素部に延びて形成されており、画素TFTに接続してい
る。また、FPC(フレキシブルプリント配線板)が外
部入力端子に接続していて画像信号などを入力するのに
用いられる。なお、FPCは補強樹脂によって強固に接
着されており、接続配線でそれぞれの駆動回路に接続さ
れている。また対向基板には、図示していないが、対向
電極が形成されている。Gate lines and source lines are formed extending from the driving circuit to the pixel portion and connected to the pixel TFT. Further, an FPC (flexible printed wiring board) is connected to an external input terminal and used to input an image signal or the like. The FPC is firmly adhered by a reinforcing resin and is connected to each drive circuit by connection wiring. Although not shown, a counter electrode is formed on the counter substrate.
【0107】本発明を用いて形成されたアクティブマト
リクス型液晶表示装置は、TFT上に遮光膜が被嵌する
ように形成されているため、迷光による光リーク電流の
発生を抑えることができ、画素電極の電位が変動するこ
となく、高品質な表示を行うことができる。Since the active matrix type liquid crystal display device formed by using the present invention is formed so that the light shielding film is fitted on the TFT, it is possible to suppress the generation of the light leak current due to the stray light, and High-quality display can be performed without changing the potential of the electrodes.
【0108】(実施例4)本発明を用いた他の構造の画
素について図13を用いて説明する。(Embodiment 4) A pixel having another structure according to the present invention will be described with reference to FIG.
【0109】実施例1の工程に従って第2層間絶縁膜1
6まで形成する。続いて、半導体層達する第1コンタク
トホールを形成する工程で、光が透過する領域とTFT
との境目に溝を形成し、各TFTを電気的に接続する配
線50を形成する。配線は、第2層間絶縁膜上から溝を
充填するように連続的に形成する。The second interlayer insulating film 1 according to the process of the first embodiment.
Form up to 6. Then, in a step of forming a first contact hole reaching the semiconductor layer, a region through which light passes and the TFT
A groove is formed at the boundary between and, and a wiring 50 that electrically connects each TFT is formed. The wiring is continuously formed on the second interlayer insulating film so as to fill the groove.
【0110】続いて第3層間絶縁膜18を形成し、上部
遮光膜19を形成する。続いて、画素電極と配線を接続
するための第2コンタクトホールを形成し、第4層間絶
縁膜20を形成する。遮光膜と画素電極が接することが
ない程度に第2コンタクトホールに埋まった絶縁膜の一
部を除去した後、画素電極21を形成する。Subsequently, a third interlayer insulating film 18 is formed and an upper light shielding film 19 is formed. Then, a second contact hole for connecting the pixel electrode and the wiring is formed, and a fourth interlayer insulating film 20 is formed. The pixel electrode 21 is formed after removing a part of the insulating film filled in the second contact hole to the extent that the light-shielding film and the pixel electrode are not in contact with each other.
【0111】また、他の例を図13(B)に示す。実施
例1の工程に従って第2層間絶縁膜16まで形成し、続
いて半導体層に達するコンタクトホールを形成し、開口
部よりやや広い領域の下地絶縁膜11、ゲート絶縁膜1
3、第1層間絶縁膜15、第2層間絶縁膜16を除去し
てウィンドウを形成する。Another example is shown in FIG. 13 (B). The second interlayer insulating film 16 is formed according to the process of the first embodiment, a contact hole reaching the semiconductor layer is subsequently formed, and the base insulating film 11 and the gate insulating film 1 in a region slightly wider than the opening are formed.
3, the first interlayer insulating film 15 and the second interlayer insulating film 16 are removed to form a window.
【0112】続いて、各TFTを電気的に接続する配線
を形成する。配線は、第2層間絶縁膜16上からウィン
ドウの壁面に沿って連続的に形成する。ウィンドウの底
面に形成された配線を除去した後、第3層間絶縁膜18
を形成し、続いて遮光膜19を形成する。次いで、第4
層間絶縁膜20を形成した後、ウィンドウの平坦化膜3
0を形成し、第5層間絶縁膜31を形成する。そして、
遮光膜と画素電極が接することがない程度に第2コンタ
クトホールに埋まった絶縁膜の一部を除去した後、画素
電極32を形成する。Subsequently, a wiring for electrically connecting each TFT is formed. The wiring is continuously formed on the second interlayer insulating film 16 along the wall surface of the window. After removing the wiring formed on the bottom surface of the window, the third interlayer insulating film 18
Then, the light shielding film 19 is formed. Then, the fourth
After forming the interlayer insulating film 20, the window flattening film 3
0 is formed, and the fifth interlayer insulating film 31 is formed. And
The pixel electrode 32 is formed after removing a part of the insulating film buried in the second contact hole to the extent that the light shielding film and the pixel electrode are not in contact with each other.
【0113】以上のように、配線と遮光膜とを用いても
TFTの半導体層を遮光することが可能である。As described above, it is possible to shield the semiconductor layer of the TFT from light even by using the wiring and the light shielding film.
【0114】(実施例5)本実施例では、結晶質半導体
層を形成する工程について説明する。Example 5 In this example, a step of forming a crystalline semiconductor layer will be described.
【0115】基板1200上に下部遮光膜1201およ
び下地絶縁膜1202を形成する。続いて、下地絶縁膜
1202上に非晶質半導体膜として、非晶質シリコン膜
1203を形成する。続いて、非晶質シリコン膜120
3上にマスク1204を形成して、マスクの開口部から
露出した非晶質シリコン膜に結晶化を促進する作用を有
する金属元素(以下、触媒元素という)を添加して触媒
含有層1205を形成する。触媒元素として用いること
ができるのは、Ni、Fe、Co、Ru、Rh、Pd、
Os、Pt、Auといった金属元素である。本実施例で
は、触媒元素としてニッケル(Ni)を用いる(図8
(A))。A lower light-shielding film 1201 and a base insulating film 1202 are formed on the substrate 1200. Subsequently, an amorphous silicon film 1203 is formed as an amorphous semiconductor film over the base insulating film 1202. Then, the amorphous silicon film 120
3, a mask 1204 is formed, and a metal element having a function of promoting crystallization (hereinafter referred to as a catalyst element) is added to an amorphous silicon film exposed from an opening portion of the mask to form a catalyst-containing layer 1205. To do. As the catalytic element, Ni, Fe, Co, Ru, Rh, Pd,
It is a metal element such as Os, Pt, or Au. In this embodiment, nickel (Ni) is used as the catalytic element (FIG. 8).
(A)).
【0116】続いて、窒素雰囲気において600℃(5
00〜700℃)で12時間(4〜12時間)の加熱処
理を行い、結晶質シリコン膜1206を形成する(図8
(B))。なお、結晶化のための加熱処理を行う前処理
として、非晶質シリコン膜中に含まれる水素を低減させ
るために450℃で1時間の加熱処理を行ってもよい。
また、さらに結晶化のための加熱処理を行った後、結晶
質シリコン膜の結晶性を向上させるためにレーザ光の照
射を行ってもよい(図8(C))。Then, at 600 ° C. (5
Heat treatment is performed at 00 to 700 ° C. for 12 hours (4 to 12 hours) to form a crystalline silicon film 1206 (FIG. 8).
(B)). Note that as a pretreatment for the heat treatment for crystallization, heat treatment at 450 ° C. for 1 hour may be performed in order to reduce hydrogen contained in the amorphous silicon film.
After heat treatment for crystallization, laser light irradiation may be performed to improve the crystallinity of the crystalline silicon film (FIG. 8C).
【0117】次いで、結晶質シリコン膜中に含まれる触
媒元素の濃度を低減させるための加熱処理を行う。触媒
元素は、シリコン膜中の結晶粒界に偏析してしまい、こ
の偏析が微弱な電流の逃げ道(リークパス)となり、オ
フ電流(TFTがオフ状態にある時の電流)の突発的な
増加の原因になっていると考えられているためである。Next, heat treatment is performed to reduce the concentration of the catalytic element contained in the crystalline silicon film. The catalytic element segregates at the crystal grain boundaries in the silicon film, and this segregation becomes a weak current escape path (leak path), which causes a sudden increase in off current (current when the TFT is in the off state). This is because it is believed that
【0118】まず、結晶質シリコン膜上にマスク120
8を形成し、結晶質シリコン膜に周期表の15族に属す
る元素(代表的には、リン)を添加する。マスク開口部
から露出した結晶質シリコン膜には、1×1019〜1×
1020/cm3の濃度でリンを含むゲッタリングサイト
1209が形成される。なお、本明細書において、周期
表の15族に属する元素が添加され加熱処理によって触
媒元素が移動してくる領域をゲッタリングサイトとい
う。First, a mask 120 is formed on the crystalline silicon film.
8 is formed, and an element belonging to Group 15 of the periodic table (typically phosphorus) is added to the crystalline silicon film. The crystalline silicon film exposed from the mask opening is 1 × 10 19 to 1 ×
Gettering sites 1209 containing phosphorus at a concentration of 10 20 / cm 3 are formed. Note that in this specification, a region in which an element belonging to Group 15 of the periodic table is added and a catalytic element moves by heat treatment is referred to as a gettering site.
【0119】次いで、窒素雰囲気中で450〜650℃
で4〜24時間の加熱処理を行う。この加熱処理によっ
て、結晶質シリコン膜中の触媒元素がゲッタリングサイ
トに移動するため、結晶質シリコン膜中の触媒元素濃度
を1×1017/cm3以下、好ましくは1×1016/c
m3以下にまで低減させることができる。Then, in a nitrogen atmosphere, 450 to 650 ° C.
Heat treatment for 4 to 24 hours. By this heat treatment, the catalytic element in the crystalline silicon film moves to the gettering site, so the concentration of the catalytic element in the crystalline silicon film is 1 × 10 17 / cm 3 or less, preferably 1 × 10 16 / c.
It can be reduced to m 3 or less.
【0120】以上のようにして触媒元素を用いて得られ
た結晶質シリコン膜は、棒状または柱状の結晶が特定の
方向性を持って並んだ結晶構造を有しており、非常に結
晶性がよい。このような半導体層を用いることにより、
特性のよいTFTを作製することができる。なお、本実
施例は、実施例1、2と組み合わせて用いることができ
る。The crystalline silicon film obtained by using the catalytic element as described above has a crystal structure in which rod-like or columnar crystals are arranged with a specific directionality, and the crystallinity is very high. Good. By using such a semiconductor layer,
A TFT with excellent characteristics can be manufactured. Note that this embodiment can be used in combination with the first and second embodiments.
【0121】(実施例6)本実施例では、結晶質半導体
層を形成する工程について説明する。Example 6 In this example, a step of forming a crystalline semiconductor layer will be described.
【0122】基板1100上に、下部遮光膜1101お
よび下地絶縁膜1102を形成する。続いて、下地絶縁
膜1102上に膜厚200nmで非晶質シリコン膜11
03を形成する。次いで、非晶質シリコン膜に触媒元素
を添加する。本実施例では、触媒元素としてNiを用
い、重量換算で10ppmのNiを含む水溶液(酢酸ニ
ッケル水溶液)をスピンコート法で塗布し触媒元素含有
層1104を形成する。なお、スピンコート法以外に
も、スパッタ法や蒸着法を用いて触媒元素を添加するこ
とも可能である(図9(A))。A lower light-shielding film 1101 and a base insulating film 1102 are formed on the substrate 1100. Then, the amorphous silicon film 11 having a thickness of 200 nm is formed on the base insulating film 1102.
Form 03. Then, a catalytic element is added to the amorphous silicon film. In this embodiment, Ni is used as a catalyst element, and an aqueous solution containing 10 ppm by weight of nickel (aqueous nickel acetate solution) is applied by spin coating to form the catalyst element-containing layer 1104. Note that a catalyst element can be added by a sputtering method or an evaporation method other than the spin coating method (FIG. 9A).
【0123】次いで、結晶化のための加熱処理の前に4
00〜500℃で1時間程度の加熱処理を行い、非晶質
シリコン膜中に含まれる水素を脱離させる。その後、結
晶化のための加熱処理を行うため、500〜650℃で
4〜12時間の加熱処理を行い、結晶質シリコン膜11
05を形成する(図9(B))。この後、さらに、結晶
性を向上させるために、レーザ光を照射してもよい(図
9(C))。Then, before heat treatment for crystallization, 4
Heat treatment is performed at 00 to 500 ° C. for about 1 hour to desorb hydrogen contained in the amorphous silicon film. After that, in order to perform heat treatment for crystallization, heat treatment is performed at 500 to 650 ° C. for 4 to 12 hours, and the crystalline silicon film 11
05 is formed (FIG. 9B). After that, laser light may be irradiated to further improve crystallinity (FIG. 9C).
【0124】次いで、結晶質シリコン膜1105に残存
する触媒元素の濃度を低減する工程を行う。結晶質シリ
コン膜1105には触媒元素が1×1019/cm3以上
の濃度で含まれていると考えられる。触媒元素が残留し
たままの結晶質シリコン膜1105を用いてTFTを作
製することは可能であるが、触媒元素が半導体層の欠陥
に偏析してしまい、オフ電流値が突発的に上昇してしま
うという問題があった。そこで、結晶質シリコン膜11
05から触媒元素を除去し、1×1017/cm 3以下、
好ましくは1×1016/cm3以下の濃度にまで低減す
ることを目的とした加熱処理を行う。Then, it remains on the crystalline silicon film 1105.
The step of reducing the concentration of the catalytic element is performed. Crystalline siri
The catalytic element is 1 × 10 on the con film 1105.19/ Cm3that's all
It is thought to be contained in the concentration of. Catalyst element remains
A TFT is formed using the crystalline silicon film 1105 as it is.
Although it can be manufactured, the catalytic element is defective in the semiconductor layer.
Segregated to the off current value and the off current value suddenly rises.
There was a problem that Therefore, the crystalline silicon film 11
Removal of catalytic element from 05, 1 x 1017/ Cm 3Less than,
Preferably 1 × 1016/ Cm3Reduce to the following concentrations
Heat treatment for the purpose.
【0125】結晶質シリコン膜1105の表面に、バリ
ア層1106を形成する。バリア層1106は、後にバ
リア層1106上に設けるゲッタリングサイト1107
をエッチングにより除去する際に、結晶質シリコン膜1
105がエッチングされないように設けている層であ
る。A barrier layer 1106 is formed on the surface of the crystalline silicon film 1105. The barrier layer 1106 is a gettering site 1107 to be provided on the barrier layer 1106 later.
Crystalline silicon film 1 when removing by etching
105 is a layer provided so as not to be etched.
【0126】バリア層1106は、厚さ1〜10nm程
度とし、簡便にはオゾン水で結晶質シリコン膜を処理す
ることにより形成されるケミカルオキサイドをバリア層
とすればよい。他の例としては、硫酸、塩酸、硝酸など
と過酸化水素水を混合させた水溶液をもちいても同様に
ケミカルオキサイドを形成することができる。また、他
のバリア層の例として、酸化雰囲気中でのプラズマ処理
や酸素含有雰囲気中で紫外線照射を行いオゾンを発生さ
せて酸化処理を行い、バリア層を形成してもよい。さら
に、別の例としてクリーンオーブンを用い、200〜3
50℃程度に加熱してから薄い酸化膜を形成してバリア
層としてもよい。The barrier layer 1106 has a thickness of about 1 to 10 nm, and a chemical oxide formed by treating the crystalline silicon film with ozone water may be simply used as the barrier layer. As another example, the chemical oxide can be similarly formed by using an aqueous solution in which hydrogen peroxide solution is mixed with sulfuric acid, hydrochloric acid, nitric acid and the like. In addition, as another example of the barrier layer, the barrier layer may be formed by performing plasma treatment in an oxidizing atmosphere or UV irradiation in an oxygen-containing atmosphere to generate ozone to perform an oxidizing treatment. Furthermore, as another example, using a clean oven, 200 to 3
A barrier layer may be formed by heating to about 50 ° C. and then forming a thin oxide film.
【0127】次いで、バリア層1106上にスパッタ法
でゲッタリングサイト1107を形成する。ゲッタリン
グサイト1107としては、希ガスを1×1020/cm
3以上の濃度で含む半導体膜、代表的には、非晶質シリ
コン膜を25〜250nmの厚さで形成する。ゲッタリ
ングサイト1107は、ゲッタリング工程終了後にエッ
チングにより除去するため、結晶質シリコン膜1105
とのエッチングの選択比が大きくなるように密度の低い
膜とするのが好ましい。Next, a gettering site 1107 is formed on the barrier layer 1106 by the sputtering method. As the gettering site 1107, rare gas is 1 × 10 20 / cm.
A semiconductor film containing a concentration of 3 or more, typically, an amorphous silicon film is formed to a thickness of 25 to 250 nm. Since the gettering site 1107 is removed by etching after the gettering step is completed, the crystalline silicon film 1105 is removed.
It is preferable to use a film having a low density so as to increase the etching selection ratio.
【0128】ゲッタリングサイト1107は、Arを5
0sccm、成膜パワーを3kW、基板温度を150℃、成
膜圧力を0.2〜1.0Paとしてスパッタ法により成
膜する。このようにして、希ガス元素を1×1019〜1
×1022/cm3の濃度で含むゲッタリングサイト11
07を形成することができる。なお、希ガス元素は半導
体膜中では、不活性であるため結晶質シリコン膜110
5に悪影響を及ぼすことはなく、ゲッタリングを行うこ
とができる。The gettering site 1107 contains 5 Ar.
A film is formed by a sputtering method at 0 sccm, a film forming power of 3 kW, a substrate temperature of 150 ° C., and a film forming pressure of 0.2 to 1.0 Pa. In this way, the rare gas element is added to 1 × 10 19 to 1
Gettering site 11 containing a concentration of × 10 22 / cm 3
07 can be formed. Note that since the rare gas element is inactive in the semiconductor film, the crystalline silicon film 110 is used.
It is possible to perform gettering without adversely affecting 5.
【0129】次いで、ゲッタリングを確実に成し遂げる
ための加熱処理を行う。加熱処理は、炉を用いる加熱処
理方法や、熱源にランプまたは加熱された気体を用いる
RTA法で行えばよい。炉を用いる場合には、窒素雰囲
気中にて450〜600℃で0.5〜12時間の加熱処
理をすればよい。RTA法を用いる場合には、半導体膜
が瞬間的に600〜1000℃程度まで加熱されるよう
にすればよい。Next, heat treatment is performed to surely achieve gettering. The heat treatment may be performed by a heat treatment method using a furnace or an RTA method using a lamp or a heated gas as a heat source. When a furnace is used, heat treatment may be performed at 450 to 600 ° C. for 0.5 to 12 hours in a nitrogen atmosphere. When the RTA method is used, the semiconductor film may be momentarily heated to about 600 to 1000 ° C.
【0130】このような加熱処理により、結晶質シリコ
ン膜1105に残留している触媒元素がゲッタリングサ
イト1107に移動し、結晶質シリコン膜1105の触
媒元素の濃度は、1×1017/cm3以下、好ましくは
1×1016/cm3以下にまで低減することができる。
なお、ゲッタリングのための加熱処理の際に、ゲッタリ
ングサイト1107は結晶化することはない。これは、
希ガス元素が加熱処理中も放出されずにゲッタリングサ
イトに残存しているためと思われる。By such heat treatment, the catalytic element remaining in the crystalline silicon film 1105 moves to the gettering site 1107, and the concentration of the catalytic element in the crystalline silicon film 1105 is 1 × 10 17 / cm 3. Hereafter, it can be reduced to preferably 1 × 10 16 / cm 3 or less.
Note that the gettering site 1107 is not crystallized at the time of heat treatment for gettering. this is,
It is considered that the rare gas element remains at the gettering site without being released even during the heat treatment.
【0131】ゲッタリング処理が終了したら、ゲッタリ
ングサイト1107をエッチングにより除去する。エッ
チングはClF3によるプラズマを用いないドライエッ
チング、あるいはヒドラジンやテトラエチルアンモニウ
ムハイドロオキサイド((CH3)4NOH)を含む水溶
液などアルカリ溶液によるウェットエッチングを用いる
ことができる。なお、このエッチング工程において、バ
リア層1106は結晶質半導体膜1105がエッチング
されるのを妨げるエッチングストッパーとして機能す
る。また、ゲッタリングサイト1107のエッチングに
よる除去が終わったら、バリア層1106はフッ酸等で
除去すればよい。After the gettering process is completed, the gettering site 1107 is removed by etching. As the etching, dry etching using ClF 3 without plasma or wet etching using an alkaline solution such as an aqueous solution containing hydrazine or tetraethylammonium hydroxide ((CH 3 ) 4 NOH) can be used. Note that in this etching step, the barrier layer 1106 functions as an etching stopper which prevents the crystalline semiconductor film 1105 from being etched. After the gettering site 1107 is removed by etching, the barrier layer 1106 may be removed with hydrofluoric acid or the like.
【0132】以上のようにして触媒元素を用いて得られ
た結晶質シリコン膜1105は、棒状または柱状の結晶
が特定の方向性を持って並んだ結晶構造を有しており、
非常に結晶性がよい。さらに結晶質シリコン膜中の触媒
元素濃度を十分に低減することができているため、この
ような半導体層を用いることにより、特性のよいTFT
を作製することができる。なお、本実施例は、実施例
1、2と組み合わせて用いることができる。The crystalline silicon film 1105 obtained by using the catalytic element as described above has a crystal structure in which rod-like or columnar crystals are arranged with a specific directionality,
Very crystalline. Further, since the concentration of the catalytic element in the crystalline silicon film can be sufficiently reduced, by using such a semiconductor layer, a TFT having good characteristics can be obtained.
Can be produced. Note that this embodiment can be used in combination with the first and second embodiments.
【0133】(実施例7)本発明を用いたTFT基板の
画素電極上に電界を加えることで発光が得られる有機化
合物を含む膜(有機化合物層という)と陰極とを形成す
ることにより、発光装置を形成する方法について説明す
る。(Embodiment 7) By forming a film containing an organic compound (referred to as an organic compound layer) which obtains light emission by applying an electric field on the pixel electrode of the TFT substrate using the present invention and a cathode, A method of forming the device will be described.
【0134】実施例1に従って、基板上に、発光素子
(陽極、有機化合物層、陰極からなる積層)に流れる電
流を制御するためのTFT(電流制御用TFT)を形成
し、ウィンドウ310を形成し、上部遮光膜311、絶
縁膜312を形成し、続いてウィンドウ310の平坦化
を有機絶縁膜313を用いて行う。なお、本実施例にお
いて、電流制御用TFTはpチャネル型TFTを適応す
ればよい。According to the first embodiment, a TFT (current controlling TFT) for controlling a current flowing through a light emitting element (a stack of an anode, an organic compound layer and a cathode) is formed on a substrate, and a window 310 is formed. Then, the upper light-shielding film 311 and the insulating film 312 are formed, and then the window 310 is planarized by using the organic insulating film 313. In this embodiment, the current controlling TFT may be a p-channel type TFT.
【0135】次いで、第4層間絶縁膜314で絶縁膜3
12と有機絶縁膜313との段差を平坦化した後、画素
電極(陽極ともいう)700を形成し、図3(B)に示
す状態まで形成する。なお、絶縁膜312と有機絶縁膜
313との段差の平坦化は必ずしも必要ではないので、
必要に応じて実施者が適宜行なえばよい。次いで、画素
電極(陽極)700を形成したら、陽極700の端部を
覆うために有機樹脂膜からなるバンク701を形成す
る。有機樹脂膜を形成することにより、陽極の端部に有
機化合物層が形成されることがないため、有機化合物層
の電界集中を防ぐことができる。次いで、光が透過する
領域に形成されている有機樹脂膜を除去し陽極700を
露出させ、陽極700上に絶縁膜702を形成し、絶縁
膜上に有機化合物層703、陰極704を形成する。Then, the fourth interlayer insulating film 314 is used as the insulating film 3.
After flattening the step between 12 and the organic insulating film 313, a pixel electrode (also referred to as an anode) 700 is formed to a state shown in FIG. Since it is not always necessary to flatten the step between the insulating film 312 and the organic insulating film 313,
The practitioner may perform it as needed. Next, after forming the pixel electrode (anode) 700, a bank 701 made of an organic resin film is formed so as to cover the end portion of the anode 700. By forming the organic resin film, the organic compound layer is not formed at the end portion of the anode, so that the electric field concentration of the organic compound layer can be prevented. Next, the organic resin film formed in the light-transmitting region is removed to expose the anode 700, an insulating film 702 is formed over the anode 700, and an organic compound layer 703 and a cathode 704 are formed over the insulating film.
【0136】絶縁膜702は、ポリイミド、ポリアミ
ド、ポリイミドアミドなどの有機樹脂膜をスピンコート
法、蒸着法またはスパッタ法などを用いて、膜厚1〜5
nmで形成すればよい。The insulating film 702 is made of an organic resin film of polyimide, polyamide, polyimideamide or the like by a spin coating method, a vapor deposition method, a sputtering method or the like and has a film thickness of 1 to 5
nm may be formed.
【0137】有機化合物703は、発光層の他に正孔注
入層として、正孔輸送層、正孔阻止層、電子輸送層、電
子注入層およびバッファー層といった複数の層を組み合
わせて積層し形成すればよく、有機物化合層703とし
ての膜厚は、10〜400nm程度が好ましい。The organic compound 703 may be formed by combining a plurality of layers such as a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer and a buffer layer as a hole injection layer in addition to the light emitting layer. The thickness of the organic compound layer 703 is preferably about 10 to 400 nm.
【0138】陰極704は、有機化合物層703形成後
に、蒸着法により形成する。陰極704となる材料とし
ては、MgAgやAl−Li合金(アルミニウムとリチ
ウムの合金)の他に、周期表の1族または2族に属する
元素とアルミニウムとを共蒸着法により形成した膜を用
いてもよい。なお、陰極704の膜厚は、80〜200
nm程度が好ましい。このようにして図16(A)に示
すような発光装置を作製することができる。The cathode 704 is formed by the vapor deposition method after the organic compound layer 703 is formed. As the material for the cathode 704, in addition to MgAg and an Al-Li alloy (alloy of aluminum and lithium), a film formed by co-evaporation with an element belonging to Group 1 or 2 of the periodic table and aluminum is used. Good. The thickness of the cathode 704 is 80 to 200.
About nm is preferable. Thus, a light emitting device as shown in FIG. 16A can be manufactured.
【0139】なお、実施例1に従って絶縁膜312を形
成した後にウィンドウ310の平坦化を行わず、図16
(B)に示すようにウィンドウの内部に陽極1700、
絶縁膜1701、有機化合物層1702、陰極1703
を形成することもできる。このようにすることによっ
て、陽極の端部に有機化合物層が形成されるのを防ぐた
めのバンクを形成する必要がないため、製造コストを低
減することができる。The window 310 is not flattened after the insulating film 312 is formed according to the first embodiment.
An anode 1700 inside the window, as shown in FIG.
Insulating film 1701, organic compound layer 1702, cathode 1703
Can also be formed. By doing so, it is not necessary to form a bank for preventing the formation of the organic compound layer at the end of the anode, so that the manufacturing cost can be reduced.
【0140】また、ウィンドウ310内に形成された開
口部にあたる領域のガラス基板を掘って、ガラス基板の
厚みを他の領域より薄くすることにより、発光素子の発
光領域が広がるため、発光装置としての輝度を上げるこ
とも可能である。Further, by digging the glass substrate in the area corresponding to the opening formed in the window 310 and making the thickness of the glass substrate thinner than the other areas, the light emitting area of the light emitting element is widened, so that the light emitting device is provided. It is also possible to increase the brightness.
【0141】このように、本発明の適応範囲は広く、液
晶表示装置以外にも適応することができる。なお、本実
施例を実施形態1〜3、実施例1〜2、4、5、6と組
み合わせて適応し、発光装置を作製するが可能である。As described above, the applicable range of the present invention is wide, and it can be applied not only to the liquid crystal display device. Note that this embodiment can be applied by combining with Embodiments 1 to 3 and Embodiments 1 to 2, 4, 5, and 6 to manufacture a light emitting device.
【0142】(実施例8)本発明を実施して形成された
アクティブマトリクス型液晶ディスプレイ(液晶表示装
置またはEL表示装置)を表示部に組み込み、高画質、
高輝度な表示が可能な電気器具を実現することができ
る。(Embodiment 8) An active matrix type liquid crystal display (liquid crystal display device or EL display device) formed by implementing the present invention is incorporated in a display section to obtain high image quality,
It is possible to realize an electric device capable of displaying with high brightness.
【0143】その様な電気器具としては、プロジェクタ
ー、ビデオカメラ、デジタルカメラ、ヘッドマウントデ
ィスプレイ(ゴーグル型ディスプレイ)、パーソナルコ
ンピュータ、携帯情報端末(モバイルコンピュータ、携
帯電話または電子書籍等)などが挙げられる。それらの
一例を図10、図11及び図12に示す。Examples of such electric appliances include a projector, a video camera, a digital camera, a head mounted display (goggle type display), a personal computer, a personal digital assistant (mobile computer, mobile phone, electronic book, etc.) and the like. Examples of these are shown in FIGS. 10, 11 and 12.
【0144】図10(A)はフロント型プロジェクター
であり、投射装置2601、スクリーン2602等を含
む。FIG. 10A shows a front type projector including a projection device 2601, a screen 2602 and the like.
【0145】図10(B)はリア型プロジェクターであ
り、本体2701、投射装置2702、ミラー270
3、スクリーン2704等を含む。FIG. 10B shows a rear type projector, which includes a main body 2701, a projection device 2702, and a mirror 270.
3, screen 2704 and the like.
【0146】なお、図10(C)は、図10(A)及び
図10(B)中における投射装置2601、2702の
構造の一例を示した図である。投射装置2601、27
02は、光源光学系2801、ミラー2802、280
4〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板280
9、投射光学系2810で構成される。投射光学系28
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図10(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。Note that FIG. 10C is a diagram showing an example of the structure of the projection devices 2601 and 2702 in FIGS. 10A and 10B. Projection device 2601, 27
02 is a light source optical system 2801, mirrors 2802, 280
4 to 2806, dichroic mirror 2803, prism 2807, liquid crystal display device 2808, retardation plate 280.
9, a projection optical system 2810. Projection optical system 28
Reference numeral 10 is composed of an optical system including a projection lens. Although the present embodiment shows an example of a three-plate type, it is not particularly limited and may be, for example, a single-plate type. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, an IR film, etc. in the optical path indicated by the arrow in FIG. Good.
【0147】また、図10(D)は、図10(C)中に
おける光源光学系2801の構造の一例を示した図であ
る。本実施例では、光源光学系2801は、リフレクタ
ー2811、光源2812、レンズアレイ2813、2
814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図10(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。FIG. 10D is a diagram showing an example of the structure of the light source optical system 2801 in FIG. 10C. In this embodiment, the light source optical system 2801 includes a reflector 2811, a light source 2812, a lens array 2813, and a lens array 2813.
814, a polarization conversion element 2815, and a condenser lens 2816. The light source optical system shown in FIG. 10D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, and an IR film in the light source optical system.
【0148】図11(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。FIG. 11A shows a personal computer, which has a main body 2001, an image input section 2002, and a display section 20.
03, keyboard 2004 and the like.
【0149】図11(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。FIG. 11B shows a video camera, which includes a main body 2101, a display portion 2102, a voice input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
Including 6 etc.
【0150】図11(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。FIG. 11C shows a mobile computer (mobile computer), which includes a main body 2201, a camera portion 2202, an image receiving portion 2203, operation switches 2204, a display portion 2205, and the like.
【0151】図11(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。FIG. 11D shows a goggle type display, which includes a main body 2301, a display portion 2302 and an arm portion 230.
Including 3 etc.
【0152】図11(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。FIG. 11E shows a player that uses a recording medium (hereinafter referred to as a recording medium) in which a program is recorded, and has a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, operation switches 2405 and the like. This player uses a DVD (D
optical Versatile Disc), CD
It is possible to play music, watch movies, play games, and use the internet.
【0153】図11(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。FIG. 11F shows a digital camera which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown) and the like.
【0154】図12(A)は携帯電話であり、3001
は表示用パネル、3002は操作用パネルである。表示
用パネル3001と操作用パネル3002とは接続部3
003において接続されている。接続部3003におけ
る、表示用パネル3001の表示部3004が設けられ
ている面と操作用パネル3002の操作キー3006が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部3005、操作キー300
6、電源スイッチ3007、音声入力部3008を有し
ている。FIG. 12A shows a mobile phone, which is 3001.
Is a display panel and 3002 is an operation panel. The display panel 3001 and the operation panel 3002 are connected to each other by the connecting portion 3
Connected at 003. The angle θ between the surface of the connection panel 3003 on which the display portion 3004 of the display panel 3001 is provided and the surface of the operation panel 3002 on which the operation keys 3006 are provided can be arbitrarily changed. Furthermore, a voice output unit 3005 and operation keys 300
6, a power switch 3007, and a voice input unit 3008.
【0155】図12(B)は携帯書籍(電子書籍)であ
り、本体3101、表示部3102、3103、記憶媒
体3104、操作スイッチ3005、アンテナ3106
等を含む。FIG. 12B shows a portable book (electronic book) including a main body 3101, display portions 3102 and 3103, a storage medium 3104, operation switches 3005, an antenna 3106.
Including etc.
【0156】図12(C)はディスプレイであり、本体
3201、支持台3202、表示部3203等を含む。FIG. 12C shows a display, which includes a main body 3201, a support base 3202, a display portion 3203, and the like.
【0157】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例1〜4を組み合
わせて実現することができる。As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electric appliances in all fields. Moreover, the electric appliance of the present embodiment can be realized by combining Embodiments 1 to 4.
【0158】[0158]
【発明の効果】本発明を用いることにより、遮光膜をT
FTを被嵌するように形成することにより、下部遮光膜
と上部遮光膜とでTFTを完全に覆うことができるた
め、光リーク電流を抑制することができる。また、開口
率を下げずに十分な保持容量を確保することができる。By using the present invention, the light-shielding film is
By forming the FT so as to be fitted thereto, the TFT can be completely covered with the lower light-shielding film and the upper light-shielding film, so that the light leak current can be suppressed. Further, it is possible to secure a sufficient storage capacity without reducing the aperture ratio.
【0159】このようなTFTの遮光技術を用いること
により、高画質、高精細、高輝度な表示の可能な表示装
置を実現することができ、またこのような表示装置を電
気器具の表示部に用いることで、高画質、高精細、高輝
度な表示が可能な電気器具を実現することができる。By using such a TFT shading technique, a display device capable of high-quality, high-definition, and high-luminance display can be realized, and such a display device can be used as a display portion of an electric appliance. By using it, it is possible to realize an electric appliance capable of high-quality, high-definition, and high-luminance display.
【図1】 本発明を用いて作製された半導体装置の一例
を示す図。FIG. 1 is a diagram showing an example of a semiconductor device manufactured by using the present invention.
【図2】 本発明の実施の一例を示す図。FIG. 2 is a diagram showing an example of implementation of the present invention.
【図3】 本発明の実施の一例を示す図。FIG. 3 is a diagram showing an example of implementation of the present invention.
【図4】 本発明の実施の一例を示す図。FIG. 4 is a diagram showing an example of implementation of the present invention.
【図5】 本発明の実施の一例を示す図。FIG. 5 is a diagram showing an example of implementation of the present invention.
【図6】 本発明の実施の一例を示す図。FIG. 6 is a diagram showing an example of implementation of the present invention.
【図7】 本発明の実施の一例を示す図。FIG. 7 is a diagram showing an example of implementation of the present invention.
【図8】 本発明の実施の一例を示す図。FIG. 8 is a diagram showing an example of implementation of the present invention.
【図9】 本発明の実施の一例を示す図。FIG. 9 is a diagram showing an example of implementation of the present invention.
【図10】 電気器具の一例を示す図。FIG. 10 is a diagram showing an example of an electric appliance.
【図11】 電気器具の一例を示す図。FIG. 11 is a diagram showing an example of an electric appliance.
【図12】 電気器具の一例を示す図。FIG. 12 is a diagram showing an example of an electric appliance.
【図13】 本発明の実施の一例を示す図。FIG. 13 is a diagram showing an example of implementation of the present invention.
【図14】 本発明の実施の一例を示す図。FIG. 14 is a diagram showing an example of implementation of the present invention.
【図15】 本発明の実施の一例を示す図。FIG. 15 is a diagram showing an example of implementation of the present invention.
【図16】 本発明の実施の一例を示す図。FIG. 16 is a diagram showing an example of implementation of the present invention.
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/1368 G02F 1/1368 5F052 G09F 9/35 G09F 9/35 5F110 H01L 21/20 H01L 21/20 21/322 21/322 G R 21/336 H05B 33/14 A 29/786 H01L 29/78 612D H05B 33/14 619B 627G 627A 627Z Fターム(参考) 2H088 EA12 HA08 MA01 MA09 MA20 2H091 FA34Y FA37Y GA13 LA03 LA16 LA30 MA07 2H092 GA11 GA17 GA60 JA24 KA04 MA07 MA35 NA01 NA16 NA25 PA09 RA05 3K007 AB02 AB03 AB17 AB18 BB06 CA01 DB03 GA00 5C094 AA07 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 5F052 AA02 AA11 AA17 DA02 EA15 EA16 FA06 FA19 JA01 5F110 AA21 AA30 BB02 BB04 CC02 DD02 DD03 DD13 DD14 DD15 EE01 EE04 EE08 EE14 GG01 GG02 GG13 GG25 GG32 GG34 HJ01 HJ04 HJ23 HL03 HL04 HL11 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN33 NN34 NN35 NN36 NN42 NN44 NN45 NN46 NN47 NN48 NN54 NN55 NN73 PP01 PP03 PP10 PP13 PP29 PP34 PP35 PP38 QQ11 QQ19 QQ24 QQ25 QQ28 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G02F 1/1368 G02F 1/1368 5F052 G09F 9/35 G09F 9/35 5F110 H01L 21/20 H01L 21/20 21/322 21 / 322 GR 21/336 H05B 33/14 A 29/786 H01L 29/78 612D H05B 33/14 619B 627G 627A 627Z F term (reference) 2H088 EA12 HA08 MA01 MA09 MA20 2H091 FA34Y FA37Y GA13 LA03 LA16 LA30 MA07 2H092 GA60 JA24 KA04 MA07 MA35 NA01 NA16 NA25 PA09 RA05 3K007 AB02 AB03 AB17 AB18 BB06 CA01 DB03 GA00 5C094 AA07 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 5F052 AA02 AA11 DD02B02 DD02A02 A02 A02 A21 A02 A02 A21 A02 A21 A02 A21 A02 A02 A21 A02 A21 A02 A21 A02 A02 A02 A21 A02 A02 EE01 EE04 EE08 EE14 GG01 GG02 GG13 GG25 GG32 GG34 HJ01 HJ04 HJ23 HL03 HL04 HL11 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN33 NN34 NN35 NN36 NN42 NN44 NN45 NN46 NN47 NN48 NN54 NN55 NN73 PP01 PP03 PP10 PP13 PP29 PP34 PP35 PP38 QQ11 QQ19 QQ24 QQ25 QQ28
Claims (22)
れ、 前記画素電極と前記基板との間には前記層間絶縁膜を除
去して形成されたウィンドウを有し、 前記上部遮光膜は前記ウィンドウの底面から前記TFT
を被嵌するように前記層間絶縁膜上まで連続的に形成さ
れており、 前記ウィンドウ内部に、開口部が形成されていることを
特徴とする半導体装置。1. A semiconductor device comprising: a TFT on a substrate; a pixel electrode electrically connected to the TFT; and an upper light-shielding film between the TFT and the pixel electrode. Has a window formed by removing the interlayer insulating film between the pixel electrode and the substrate, and the upper light-shielding film extends from the bottom surface of the window to the pixel insulating film. TFT
A semiconductor device, which is continuously formed up to the interlayer insulating film so as to cover the inside of the window, and an opening is formed inside the window.
れ、 前記画素電極と前記基板との間には前記層間絶縁膜を除
去して形成されたウィンドウを有し、 前記上部遮光膜は前記ウィンドウの底面から前記TFT
を被嵌するように前記層間絶縁膜上まで連続的に形成さ
れており、 前記ウィンドウの面積は、開口部の面積とほぼ等しいこ
とを特徴とする半導体装置。2. A lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and an upper light-shielding film between the TFT and the pixel electrode. And a window formed by removing the interlayer insulating film between the pixel electrode and the substrate, wherein at least one layer of the interlayer insulating film is formed on the TFT. The upper light-shielding film is formed from the bottom of the window to the TFT.
Is continuously formed to cover the interlayer insulating film, and the area of the window is substantially equal to the area of the opening.
れ、 前記画素電極と前記基板との間には前記層間絶縁膜を除
去して形成されたウィンドウを有し、 前記上部遮光膜は前記ウィンドウの底面から前記TFT
を被嵌するように前記層間絶縁膜上まで連続的に形成さ
れており、 前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウ
の底面で接していることを特徴とする半導体装置。3. A lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and an upper light-shielding film between the TFT and the pixel electrode. And a window formed by removing the interlayer insulating film between the pixel electrode and the substrate, wherein at least one layer of the interlayer insulating film is formed on the TFT. The upper light-shielding film is formed from the bottom of the window to the TFT.
Is continuously formed to cover the interlayer insulating film, and the lower light-shielding film and the upper light-shielding film are in contact with each other at the bottom surface of the window.
層の層間絶縁膜が形成されており、 前記画素電極と前記基板との間には前記ウィンドウを有
し、 前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウ
の底面で接していることを特徴とする半導体装置。4. A lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a storage capacitor element formed in parallel with the TFT, a pixel electrode electrically connected to the TFT, A semiconductor device having an upper light-shielding film between a TFT and the pixel electrode, wherein at least 1 is provided on the TFT and the storage capacitor element.
A layer interlayer insulating film is formed, the window is provided between the pixel electrode and the substrate, and the lower light-shielding film and the upper light-shielding film are in contact with each other at the bottom surface of the window. Characteristic semiconductor device.
れ、 前記画素電極と前記基板との間には前記層間絶縁膜を除
去して形成されたウィンドウを有し、 前記ウィンドウは透光性有機絶縁膜により平坦化されて
おり、 前記遮光膜は前記ウィンドウの底面から前記TFTを被
嵌するように前記層間絶縁膜上まで連続的に形成されて
いることを特徴とする半導体装置。5. A semiconductor device comprising: a TFT on a substrate; a pixel electrode electrically connected to the TFT; and a light-shielding film between the TFT and the pixel electrode. An interlayer insulating film of at least one layer is formed, and a window is formed between the pixel electrode and the substrate by removing the interlayer insulating film, and the window is flattened by a translucent organic insulating film. The semiconductor device is characterized in that the light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to cover the TFT.
と絶縁膜とが交互に積層された積層体と、 を有する半導体装置において、 前記TFT上には少なくとも1層の層間絶縁膜が形成さ
れ、 前記画素電極と前記基板との間に前記層間絶縁膜を除去
して形成されたウィンドウを有し、 前記ウィンドウは透光性有機絶縁膜により平坦化されて
おり、 前記積層された複数の上部遮光膜は前記ウィンドウの底
面から前記TFTを被嵌するように形成されていること
を特徴とする半導体装置。6. A lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of upper portions between the TFT and the pixel electrode. In a semiconductor device having a laminated body in which a light shielding film and an insulating film are alternately laminated, at least one interlayer insulating film is formed on the TFT, and the interlayer is formed between the pixel electrode and the substrate. A window is formed by removing the insulating film, the window is planarized by a light-transmitting organic insulating film, and the plurality of stacked upper light-shielding films cover the TFT from the bottom surface of the window. A semiconductor device characterized by being formed so that
絶縁膜とが交互に積層された積層体と、 を有する半導体装置において、 前記TFT上には少なくとも1層の層間絶縁膜が形成さ
れ、 前記画素電極と前記基板との間に前記層間絶縁膜を除去
して形成されたウィンドウを有し、 前記ウィンドウは透光性有機絶縁膜により平坦化されて
おり、 前記積層された複数の上部遮光膜は前記ウィンドウの底
面から前記TFTを被嵌するように形成されており、 前記積層体のうち少なくとも一つの上部遮光膜が前記T
FTと前記画素電極とを電気的に接続していることを特
徴とする半導体装置。7. A lower light blocking film on a substrate, a TFT on the lower light blocking film, a pixel electrode electrically connected to the TFT, and a plurality of upper light blockings between the TFT and the pixel electrode. In a semiconductor device having a laminated body in which films and insulating films are alternately laminated, at least one layer of an interlayer insulating film is formed on the TFT, and the interlayer insulating film is provided between the pixel electrode and the substrate. A window is formed by removing the film, the window is planarized by a translucent organic insulating film, and the plurality of stacked upper light-shielding films covers the TFT from the bottom surface of the window. And at least one upper light-shielding film of the stack is
A semiconductor device, wherein FT and the pixel electrode are electrically connected.
絶縁膜とが交互に積層された積層体と、 を有する半導体装置において、 前記TFT上には少なくとも1層の層間絶縁膜が形成さ
れ、 前記画素電極と前記基板との間に前記層間絶縁膜を除去
して形成されたウィンドウを有し、 前記ウィンドウは透光性有機絶縁膜により平坦化されて
おり、 前記積層された複数の上部遮光膜は前記ウィンドウの底
面から前記TFTを被嵌するように形成されており、 前記積層体において、前記絶縁膜および前記絶縁膜を介
して形成された複数の前記上部遮光膜とで保持容量素子
を形成していることを特徴とする半導体装置。8. A lower light blocking film on a substrate, a TFT on the lower light blocking film, a pixel electrode electrically connected to the TFT, and a plurality of upper light blockings between the TFT and the pixel electrode. In a semiconductor device having a laminated body in which films and insulating films are alternately laminated, at least one layer of an interlayer insulating film is formed on the TFT, and the interlayer insulating film is provided between the pixel electrode and the substrate. A window is formed by removing the film, the window is planarized by a translucent organic insulating film, and the plurality of stacked upper light-shielding films covers the TFT from the bottom surface of the window. The semiconductor device is formed as described above, and a storage capacitor element is formed by the insulating film and the plurality of upper light-shielding films formed via the insulating film in the stacked body.
絶縁膜とが交互に積層された積層体と、 を有する半導体装置において、 前記TFT上には少なくとも1層の層間絶縁膜が形成さ
れ、 前記画素電極と基板との間には前記層間絶縁膜を除去し
て形成されたウィンドウを有し、 前記TFTと前記画素電極とを電気的に接続する配線
は、前記ウィンドウの底面から前記TFTを被嵌するよ
うに形成された前記上部遮光膜の一層であり、 前記ウィンドウの面積は、画素において表示を制御する
ことを意図した領域とほぼ等しいことを特徴とする半導
体装置。9. A TFT on a substrate, a pixel electrode electrically connected to the TFT, and a plurality of upper light-shielding films and insulating films are alternately laminated between the TFT and the pixel electrode. And a window formed by removing the interlayer insulating film between the pixel electrode and the substrate. The wiring that electrically connects the TFT and the pixel electrode is one layer of the upper light-shielding film formed so as to cover the TFT from the bottom surface of the window, and the area of the window is In the semiconductor device, the display area is substantially equal to the area intended to be controlled.
Tとの間に下部遮光膜が形成されていることを特徴とす
る半導体装置。10. The substrate and the TF according to claim 9.
A semiconductor device, wherein a lower light-shielding film is formed between T and T.
第1層目と前記下部遮光膜とは、前記画素電極と基板と
の間の前記ウィンドウの底辺において、接していること
を特徴とする半導体装置。11. A first layer of the upper light-shielding film and the lower light-shielding film are in contact with each other at a bottom side of the window between the pixel electrode and the substrate. Semiconductor device.
において、前記ウィンドウは、R(赤)、G(緑)、B
(青)に着色されたフォトレジスト膜および透光性の有
機絶縁膜が形成されていることを特徴とする半導体装
置。12. The window according to any one of claims 1 to 11, wherein the window is R (red), G (green), or B.
A semiconductor device comprising a (blue) colored photoresist film and a translucent organic insulating film.
と、 前記半導体層に達する第1のコンタクトホールを形成
し、各TFTを電気的に接続するための配線を形成する
工程と、 前記配線を覆うように第3層間絶縁膜を形成する工程
と、 光が透過する領域とTFTとの間に基板に達する溝を形
成する工程と、 前記第3層間絶縁膜上から前記溝まで連続的に遮光膜を
形成する工程と、 画素電極と配線とを接続するための第2のコンタクトホ
ールを形成する工程と、 前記遮光膜上に第4層間絶縁膜を形成する工程と、 前記配線を露出させるために前記第2のコンタクトホー
ルに成膜された絶縁膜の一部を除去する工程と、 前記画素電極を形成する工程と、 を含むことを特徴とする半導体装置の作製方法。13. A step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate electrode on the gate electrode. Forming a first interlayer insulating film, forming a second interlayer insulating film on the first interlayer insulating film, forming a first contact hole reaching the semiconductor layer, and electrically connecting each TFT. A step of forming a wiring for controlling the wiring, a step of forming a third interlayer insulating film so as to cover the wiring, a step of forming a groove reaching a substrate between a region through which light is transmitted and the TFT, 3 step of continuously forming a light-shielding film from the interlayer insulating film to the groove, step of forming a second contact hole for connecting the pixel electrode and the wiring, and fourth interlayer insulating film on the light-shielding film. A step of forming a film, and The method for manufacturing a semiconductor device according to a step of removing a portion of the insulating film formed on the second contact hole to expose the lines, and forming the pixel electrode, characterized in that it comprises a.
と、 前記半導体層上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極上に第1層間絶縁膜を形成する工程と、 前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程
と、 前記半導体層に達する第1のコンタクトホールを形成
し、各TFTを電気的に接続するための配線を形成する
工程と、 前記配線を覆うように第3層間絶縁膜を形成する工程
と、 光が透過する領域の下地絶縁膜、ゲート絶縁膜、第1層
間絶縁膜、第2層間絶縁膜を除去して基板に達するウィ
ンドウを形成する工程と、 前記第3層間絶縁膜上にTFTを被嵌するように上部遮
光膜を形成する工程と、 前記ウィンドウ底面に形成された前記下部遮光膜を除去
する工程と、 前記上部遮光膜に第2のコンタクトホールを形成する工
程と、 前記上部遮光膜上に第4層間絶縁膜を形成する工程と、 光透過性を有する絶縁膜により前記ウィンドウを平坦化
する工程と、 前記上部遮光膜上に第5層間絶縁膜を形成する工程と、 前記配線が露出するように前記第2のコンタクトホール
に埋まった絶縁膜の一部を除去する工程と、 前記第5層間絶縁膜上に画素電極を形成する工程と、 を含むことを特徴とする半導体装置の作製方法。14. A step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and a step on the gate electrode. Forming a first interlayer insulating film, forming a second interlayer insulating film on the first interlayer insulating film, forming a first contact hole reaching the semiconductor layer, and electrically connecting each TFT. A step of forming a wiring for connection, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film, a gate insulating film, a first interlayer insulating film, a second insulating film in a region where light is transmitted. Removing the interlayer insulating film to form a window reaching the substrate; forming an upper light-shielding film on the third interlayer insulating film so as to cover the TFT; and forming the window on the bottom surface of the window. Process to remove the light shielding film A step of forming a second contact hole in the upper light-shielding film, a step of forming a fourth interlayer insulating film on the upper light-shielding film, and a step of flattening the window with an insulating film having a light-transmitting property. A step of forming a fifth interlayer insulating film on the upper light-shielding film, a step of removing a part of the insulating film buried in the second contact hole so as to expose the wiring, the fifth interlayer And a step of forming a pixel electrode on the insulating film.
と、 前記半導体層上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極上に第1層間絶縁膜を形成する工程と、 前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程
と、 前記半導体層に達する第1のコンタクトホールを形成
し、各TFTを電気的に接続するための配線を形成する
工程と、 前記配線を覆うように第3層間絶縁膜を形成する工程
と、 光が透過する領域の下地絶縁膜、ゲート絶縁膜、第1層
間絶縁膜、第2層間絶縁膜を除去して基板に達するウィ
ンドウを形成する工程と、 前記第3層間絶縁膜上にTFTを被嵌するように上部第
1遮光膜を形成する工程と、 前記上部第1遮光膜および前記第3層間絶縁膜に前記配
線に達する第2のコンタクトホールを形成する工程と、 前記上部第1遮光膜上に第1絶縁膜を形成する工程と、 前記配線が露出するように前記第2のコンタクトホール
に埋まった前記第1絶縁膜を一部除去する工程と、 前記第1絶縁膜上に上部第2遮光膜を形成する工程と、 前記上部第2遮光膜上に第2絶縁膜を形成する工程と、 前記第2絶縁膜上に上部第3遮光膜を形成する工程と、 前記ウィンドウ底面に形成された下部遮光膜、前記上部
第1遮光膜、前記第1絶縁膜、前記上部第2遮光膜、前
記第2絶縁膜、前記上部第3遮光膜を除去する工程と、 前記上部第3遮光膜および前記第2絶縁膜に前記上部第
2遮光膜に達する第3のコンタクトホールを形成する工
程と、 第4層間絶縁膜を形成する工程と、 光透過性を有する絶縁膜により前記ウィンドウを平坦化
する工程と、 前記上部第3遮光膜上に第5層間絶縁膜を形成する工程
と、 前記上部第2遮光膜が露出するように前記第3のコンタ
クトホールに埋まった絶縁膜の一部を除去する工程と、 前記第5層間絶縁膜上に画素電極を形成する工程と、 を含むことを特徴とする半導体装置の作製方法。15. A step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate electrode on the gate electrode. Forming a first interlayer insulating film, forming a second interlayer insulating film on the first interlayer insulating film, forming a first contact hole reaching the semiconductor layer, and electrically connecting each TFT. A step of forming a wiring for connection, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film, a gate insulating film, a first interlayer insulating film, a second insulating film in a region where light is transmitted. A step of removing the interlayer insulating film to form a window reaching the substrate; a step of forming an upper first light shielding film so as to fit a TFT on the third interlayer insulating film; The wiring is formed on the third interlayer insulating film. Forming a second contact hole that reaches, a step of forming a first insulating film on the upper first light-shielding film, and the first insulating film buried in the second contact hole so that the wiring is exposed. A step of partially removing the film; a step of forming an upper second light-shielding film on the first insulating film; a step of forming a second insulating film on the upper second light-shielding film; A step of forming an upper third light-shielding film thereon, a lower light-shielding film formed on the bottom surface of the window, the upper first light-shielding film, the first insulating film, the upper second light-shielding film, the second insulating film, A step of removing the upper third light-shielding film, a step of forming a third contact hole reaching the upper second light-shielding film in the upper third light-shielding film and the second insulating film, and a fourth interlayer insulating film. By the process of forming and the insulating film having light transmittance The step of flattening the window, the step of forming a fifth interlayer insulating film on the upper third light blocking film, and the insulating film buried in the third contact hole so that the upper second light blocking film is exposed. And a step of forming a pixel electrode on the fifth interlayer insulating film, a method of manufacturing a semiconductor device, comprising:
項において、絶縁表面上に下部遮光膜を形成する工程を
含むことを特徴とする半導体装置の作製方法。16. A method for manufacturing a semiconductor device according to claim 13, including a step of forming a lower light-shielding film on the insulating surface.
項において、前記下部遮光膜、前記第1の上部遮光膜お
よび前記第3の上部遮光膜は、接地電位となるような配
線を接続することを特徴とする半導体装置の作製方法。17. The wiring according to claim 13, wherein the lower light-shielding film, the first upper light-shielding film, and the third upper light-shielding film are connected to a ground potential. A method for manufacturing a semiconductor device, comprising:
よび前記上部遮光膜は、前記ウィンドウの底面で接する
ように形成することを特徴とする半導体装置の作製方
法。18. The method of manufacturing a semiconductor device according to claim 14, wherein the lower light-shielding film and the upper light-shielding film are formed so as to be in contact with the bottom surface of the window.
項において、前記ウィンドウを平坦化する工程は、有機
絶縁膜を用いて行うことを特徴とする半導体装置の作製
方法。19. The method for manufacturing a semiconductor device according to claim 14, wherein the step of planarizing the window is performed using an organic insulating film.
項において、前記ウィンドウを平坦化する工程は、R
(赤)、G(緑)もしくはB(青)に着色されたフォト
レジスト膜および透明有機絶縁膜を積層して行うことを
特徴とする半導体装置の作製方法。20. The step of flattening the window according to claim 14, wherein the step of flattening the window is R
A method of manufacturing a semiconductor device, comprising: stacking a photoresist film and a transparent organic insulating film colored (red), G (green) or B (blue).
項において、前記半導体層は、レーザ光を照射すること
により結晶化することを特徴とする半導体装置の作製方
法。21. The method for manufacturing a semiconductor device according to claim 13, wherein the semiconductor layer is crystallized by irradiation with laser light.
項において、前記半導体層は、触媒元素を用いて結晶化
した後、前記触媒元素をゲッタリングして半導体層中の
触媒元素濃度を低減させて得られる結晶質半導体膜であ
ることを特徴とする半導体装置の作製方法。22. The semiconductor layer according to claim 13, wherein the semiconductor layer is crystallized by using a catalyst element and then the catalyst element is gettered to adjust a catalyst element concentration in the semiconductor layer. A method for manufacturing a semiconductor device, which is a crystalline semiconductor film obtained by reduction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002148441A JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001154673 | 2001-05-23 | ||
JP2001-154673 | 2001-05-23 | ||
JP2002148441A JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116162A Division JP4105173B2 (en) | 2001-05-23 | 2005-04-13 | Light emitting device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003084687A true JP2003084687A (en) | 2003-03-19 |
JP2003084687A5 JP2003084687A5 (en) | 2005-09-22 |
JP4118602B2 JP4118602B2 (en) | 2008-07-16 |
Family
ID=26615603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002148441A Expired - Fee Related JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4118602B2 (en) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005056821A (en) * | 2003-08-07 | 2005-03-03 | Samsung Sdi Co Ltd | Flat display device and manufacturing method of the same |
JP2005181422A (en) * | 2003-12-16 | 2005-07-07 | Nec Corp | Light emission type display device and its manufacturing method |
JP2005209583A (en) * | 2004-01-26 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2005242339A (en) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2005352465A (en) * | 2004-05-14 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | Method of manufacturing display device |
US7005308B2 (en) | 2003-03-27 | 2006-02-28 | Seiko Epson Corporation | Electro-optic device, method to manufacture the same and electronic apparatus |
JP2010145894A (en) * | 2008-12-22 | 2010-07-01 | Sony Corp | Display device and electronic apparatus |
US7907227B2 (en) | 2006-02-17 | 2011-03-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
WO2011043440A1 (en) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | Liquid crystal display device and method for manufacturing same |
US7977685B2 (en) | 2004-01-26 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
JP2012190042A (en) * | 2004-01-26 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
JP2015028944A (en) * | 2004-04-28 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Display device |
KR20150092707A (en) * | 2014-02-05 | 2015-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
EP3297028A1 (en) * | 2016-09-20 | 2018-03-21 | Samsung Display Co., Ltd. | Light emitting diode display device |
JP2018141983A (en) * | 2005-12-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | Display divice, module, and electronic apparatus |
JP2019117264A (en) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2020523767A (en) * | 2017-06-16 | 2020-08-06 | 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd | OLED display panel and manufacturing method thereof |
WO2022018945A1 (en) * | 2020-07-20 | 2022-01-27 | 株式会社ジャパンディスプレイ | Display device |
-
2002
- 2002-05-22 JP JP2002148441A patent/JP4118602B2/en not_active Expired - Fee Related
Cited By (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7005308B2 (en) | 2003-03-27 | 2006-02-28 | Seiko Epson Corporation | Electro-optic device, method to manufacture the same and electronic apparatus |
US7282855B2 (en) | 2003-08-07 | 2007-10-16 | Samsung Sdi Co., Ltd. | Flat panel display having light blocking layer |
JP2005056821A (en) * | 2003-08-07 | 2005-03-03 | Samsung Sdi Co Ltd | Flat display device and manufacturing method of the same |
US7740515B2 (en) | 2003-08-07 | 2010-06-22 | Samsung Mobile Display Co., Ltd. | Flat panel display and method of fabricating the same |
JP2005181422A (en) * | 2003-12-16 | 2005-07-07 | Nec Corp | Light emission type display device and its manufacturing method |
JP4736013B2 (en) * | 2003-12-16 | 2011-07-27 | 日本電気株式会社 | Method for manufacturing light-emitting display device |
JP2005242339A (en) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2012190042A (en) * | 2004-01-26 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US8669567B2 (en) | 2004-01-26 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7977685B2 (en) | 2004-01-26 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
JP2005209583A (en) * | 2004-01-26 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2015028944A (en) * | 2004-04-28 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Display device |
JP2005352465A (en) * | 2004-05-14 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | Method of manufacturing display device |
US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2018141983A (en) * | 2005-12-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | Display divice, module, and electronic apparatus |
US7907227B2 (en) | 2006-02-17 | 2011-03-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
US10490576B2 (en) | 2008-12-22 | 2019-11-26 | Sony Corporation | Display apparatus and electronic apparatus |
US8593441B2 (en) | 2008-12-22 | 2013-11-26 | Sony Corporation | Display apparatus and electronic apparatus |
US9129928B2 (en) | 2008-12-22 | 2015-09-08 | Sony Corporation | Display apparatus and electronic apparatus |
US9653528B2 (en) | 2008-12-22 | 2017-05-16 | Sony Corporation | Display apparatus and electronic apparatus |
US8451258B2 (en) | 2008-12-22 | 2013-05-28 | Sony Corporation | Display apparatus and electronic apparatus |
JP2010145894A (en) * | 2008-12-22 | 2010-07-01 | Sony Corp | Display device and electronic apparatus |
US10347668B2 (en) | 2008-12-22 | 2019-07-09 | Sony Corporation | Display apparatus and electronic apparatus |
US8922538B2 (en) | 2008-12-22 | 2014-12-30 | Sony Corporation | Display apparatus and electronic apparatus |
US8896642B2 (en) | 2008-12-22 | 2014-11-25 | Sony Corporation | Display apparatus and electronic apparatus |
WO2011043440A1 (en) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | Liquid crystal display device and method for manufacturing same |
KR101232988B1 (en) | 2009-10-08 | 2013-02-13 | 샤프 가부시키가이샤 | Liquid crystal display device and method for manufacturing same |
JP5091355B2 (en) * | 2009-10-08 | 2012-12-05 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
KR20220042342A (en) * | 2014-02-05 | 2022-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR102381183B1 (en) * | 2014-02-05 | 2022-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR102584384B1 (en) * | 2014-02-05 | 2023-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR20150092707A (en) * | 2014-02-05 | 2015-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR20230141710A (en) * | 2014-02-05 | 2023-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device |
KR102307729B1 (en) * | 2014-02-05 | 2021-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR20210119934A (en) * | 2014-02-05 | 2021-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, module, and electronic device |
KR102646595B1 (en) * | 2014-02-05 | 2024-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device |
CN107845660A (en) * | 2016-09-20 | 2018-03-27 | 三星显示有限公司 | Light emitting diodde desplay device |
US10665655B2 (en) | 2016-09-20 | 2020-05-26 | Samsung Display Co., Ltd. | Light emitting diode display device |
US11574975B2 (en) | 2016-09-20 | 2023-02-07 | Samsung Display Co., Ltd. | Light emitting diode display device with channel region covered by drain electrode |
EP3297028A1 (en) * | 2016-09-20 | 2018-03-21 | Samsung Display Co., Ltd. | Light emitting diode display device |
CN107845660B (en) * | 2016-09-20 | 2023-05-23 | 三星显示有限公司 | Light emitting diode display device |
KR102573853B1 (en) * | 2016-09-20 | 2023-09-01 | 삼성디스플레이 주식회사 | Light emitting diode display device |
KR20180031882A (en) * | 2016-09-20 | 2018-03-29 | 삼성디스플레이 주식회사 | Light emitting diode display device |
JP2020523767A (en) * | 2017-06-16 | 2020-08-06 | 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd | OLED display panel and manufacturing method thereof |
JP2019117264A (en) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
WO2022018945A1 (en) * | 2020-07-20 | 2022-01-27 | 株式会社ジャパンディスプレイ | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP4118602B2 (en) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7095046B2 (en) | Semiconductor device | |
KR100793044B1 (en) | Method of manufacturing semiconductor device | |
JP4719260B2 (en) | Method for manufacturing semiconductor device | |
US9236400B2 (en) | Semiconductor device and manufacturing method thereof | |
US8399313B2 (en) | Method of manufacturing semiconductor device having first conductive layer including aluminum | |
JP4798907B2 (en) | Semiconductor device | |
JP4926329B2 (en) | Semiconductor device, method for manufacturing the same, and electric appliance | |
JP4118602B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11160735A (en) | Electro-optic device, production thereof and electronic equipment | |
JP4105173B2 (en) | Light emitting device | |
JP4896314B2 (en) | Display device | |
JP2001249362A (en) | Active matrix type display device | |
JP5105690B2 (en) | Method for manufacturing semiconductor device | |
JP5046439B2 (en) | Method for manufacturing semiconductor device | |
JP4739510B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11261075A (en) | Semiconductor device and its manufacture | |
JP4064075B2 (en) | Method for manufacturing semiconductor device | |
JP5292453B2 (en) | Method for manufacturing semiconductor device | |
JP5019677B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4090746B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5046445B2 (en) | Method for manufacturing semiconductor device | |
JP4044360B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003151905A (en) | Fabrication method of semiconductor device | |
JP5386626B2 (en) | Display device | |
JP2008124104A (en) | Manufacturing method for semiconductor substrate, semiconductor substrate, semiconductor device, electrooptic device, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |