Nothing Special   »   [go: up one dir, main page]

JP2002259924A - Data carrier system - Google Patents

Data carrier system

Info

Publication number
JP2002259924A
JP2002259924A JP2001059889A JP2001059889A JP2002259924A JP 2002259924 A JP2002259924 A JP 2002259924A JP 2001059889 A JP2001059889 A JP 2001059889A JP 2001059889 A JP2001059889 A JP 2001059889A JP 2002259924 A JP2002259924 A JP 2002259924A
Authority
JP
Japan
Prior art keywords
circuit
signal
carrier system
data carrier
interrogator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001059889A
Other languages
Japanese (ja)
Inventor
Ikuyoshi Sugita
育工 杉田
Ryuichiro Sekiyama
竜一郎 関山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Denshikiki Co Ltd
Original Assignee
Yokogawa Denshikiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Denshikiki Co Ltd filed Critical Yokogawa Denshikiki Co Ltd
Priority to JP2001059889A priority Critical patent/JP2002259924A/en
Publication of JP2002259924A publication Critical patent/JP2002259924A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Near-Field Transmission Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a data carrier system which surely wakes up to a normal call signal from an interrogator means and does not wake up to an external noise. SOLUTION: This data carrier system is constituted by a responder means and the interrogator means. When the interrogator means approaches the responder means, communication is executed between the responder means and the interrogator means. An identification signal is added on a top of the signal from the interrogator to call the responder. The responder is equipped with a noise countermeasure circuit to wake up when recognizing the identification signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、データキャリアシ
ステム(個別対象物認識システム)に係わり、特に当該
データキャリアシステムの構成要素の1つである応答器
(以下IDタグ)の外乱ノイズ対策に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data carrier system (individual object recognition system), and more particularly to a countermeasure against disturbance noise of a transponder (hereinafter, an ID tag) which is one of components of the data carrier system. It is.

【0002】[0002]

【従来の技術】データキャリアシステムは、質問器(リ
ーダ/ライタ、以下R/W)が、マイクロ波を用いて、
このR/Wから離れた位置にあるIDタグの中に記憶さ
れた個別データを読み出し、またIDタグにデータを書
き込むシステムである。このようなデータキャリアシス
テムは、FA(Factory Automation)、物流、鉄道切符
およびスーパーマーケットの価格読み取り、あるいは鉄
道保安装置等に広く利用されている。
2. Description of the Related Art In a data carrier system, an interrogator (reader / writer, hereinafter referred to as R / W) uses microwaves,
This system reads out individual data stored in an ID tag at a position distant from the R / W and writes data to the ID tag. Such a data carrier system is widely used for factory automation (FA), logistics, reading prices of railway tickets and supermarkets, and railway security devices.

【0003】ここで、一般的なデータキャリアシステム
の概要を説明する。図3は、データキャリアシステムの
構成を示したブロック図である。この図において、符号
1はIDタグであり、認識される対象物に搭載され、変
復調回路2、アンテナ3およびMPU回路4、メモリ
5、内蔵電池6で構成されており、R/W7より送信さ
れる自身の個別情報データがメモリ5に記憶されてい
る。
Here, an outline of a general data carrier system will be described. FIG. 3 is a block diagram showing a configuration of the data carrier system. In this figure, reference numeral 1 denotes an ID tag, which is mounted on an object to be recognized, and includes a modulation / demodulation circuit 2, an antenna 3, an MPU circuit 4, a memory 5, and a built-in battery 6, which are transmitted from the R / W 7. Its own individual information data is stored in the memory 5.

【0004】R/W7は、送受信回路8、アンテナ9、
変復調回路10およびMPU回路11で構成されてお
り、ホストコンピュータ12に通信回線D3を介して接
続され、ホストコンピュータ12より命令を受け、ID
タグ1内のメモリ5のデータの読出しおよび書込みを行
うものである。ホストコンピュータ12は、R/W7を
制御し、複数のIDタグの個別情報データの収集と管理
を行うものである。
The R / W 7 includes a transmitting / receiving circuit 8, an antenna 9,
It comprises a modulation / demodulation circuit 10 and an MPU circuit 11, is connected to a host computer 12 via a communication line D3, receives a command from the host computer 12, and
It reads and writes data in the memory 5 in the tag 1. The host computer 12 controls the R / W 7 and collects and manages individual information data of a plurality of ID tags.

【0005】上記IDタグ1において、変復調回路2は
MPU回路4から送信された信号を変調し、信号波とし
てアンテナ3により送信し、アンテナ3で受信された信
号波を復調し、MPU回路4に受信信号を送信するもの
である。MPU回路4は、変復調回路2からの受信信号
および変復調回路2への送信信号の送受信データの管理
を行うものである。
In the ID tag 1, the modulation / demodulation circuit 2 modulates the signal transmitted from the MPU circuit 4, transmits the modulated signal as a signal wave by the antenna 3, demodulates the signal wave received by the antenna 3, It transmits a received signal. The MPU circuit 4 manages the transmission / reception data of the reception signal from the modulation / demodulation circuit 2 and the transmission signal to the modulation / demodulation circuit 2.

【0006】R/W7において、送受信回路8はIDタ
グ1との通信における送信波および受信波をアンテナ9
により送受信するものである。変復調回路10は、送受
信回路8へ送信する信号の変調を行い、送受信回路8よ
り受信する信号の復調を行うものである。MPU回路1
1は、送受信するデータの管理およびホストコンピュー
タ12との通信制御を行うものである。
In the R / W 7, the transmission / reception circuit 8 transmits and receives a transmission wave and a reception wave in communication with the ID tag 1 to the antenna 9.
Is transmitted and received by The modulation / demodulation circuit 10 modulates a signal transmitted to the transmission / reception circuit 8 and demodulates a signal received from the transmission / reception circuit 8. MPU circuit 1
1 manages data to be transmitted and received and controls communication with the host computer 12.

【0007】次に、IDタグ1とR/W7の動作を説明
する。まず、ホストコンピュータ12が個別データの書
込み又は読出し命令を、たとえばRS−232Cの規格
で制御される通信回線Dを介し、R/W7へ送信する。
次に、ホストコンピュータ12からの信号を受信する
と、R/W7は、命令データをASK(Amplitude Shif
t Keying)変調した送信波RD10を介して認識対象物
であるIDタグ1へ送信する。
Next, the operation of the ID tag 1 and the R / W 7 will be described. First, the host computer 12 transmits an instruction to write or read individual data to the R / W 7 via the communication line D controlled by, for example, the RS-232C standard.
Next, upon receiving a signal from the host computer 12, the R / W 7 converts the instruction data to ASK (Amplitude Shift).
t Keying) The signal is transmitted to the ID tag 1, which is the object to be recognized, via the modulated transmission wave RD10.

【0008】そして、R/W7からの命令データを変復
調回路2が受信すると、IDタグ1のMPU回路4は、
回路が動作していないスリープモードから起動し、受信
されて変復調回路2で復調された命令データの解読を行
う。次に、解読された読出しまたは書込みの命令に従
い、MPU回路4はメモリ5に記憶されるデータの読出
しまたは書込みを行う。
When the modulation / demodulation circuit 2 receives the command data from the R / W 7, the MPU circuit 4 of the ID tag 1
It starts up from the sleep mode in which the circuit is not operating, and decodes the instruction data received and demodulated by the modulation / demodulation circuit 2. Next, the MPU circuit 4 reads or writes data stored in the memory 5 in accordance with the decoded read or write command.

【0009】次に、MPU回路4は、データ処理終了後
に終了信号を変復調回路2へ送信し、変復調回路2は、
終了信号をFSK(Frequency Shift Keying)変調およ
びBPSK(Binary Phase Shift Keying)変調を行
い、R/W7へアンテナ3により送信波TD10として
送信する。ここで、IDタグ1とR/W7との間での個
別情報データの読出しおよび書込みを実行するデータ通
信の媒体は、たとえば2.45GHz帯のマイクロ波が
用いられる。
Next, the MPU circuit 4 sends an end signal to the modem circuit 2 after the data processing is completed, and the modem circuit 2
The end signal is subjected to FSK (Frequency Shift Keying) modulation and BPSK (Binary Phase Shift Keying) modulation, and transmitted to the R / W 7 by the antenna 3 as the transmission wave TD10. Here, as a medium of data communication for reading and writing the individual information data between the ID tag 1 and the R / W 7, for example, a microwave in the 2.45 GHz band is used.

【0010】さらに、IDタグ1内の標準的な機能とし
て、ウェイクアップ回路があり、アンテナ3からのR/
W7よりの受信信号が発生したときに、スリープ状態の
MPU回路4が給電されてウェイクアップし、割り込み
処理が終了するとMPU回路4からの指令でスリープ状
態に戻る機能を具備している。
[0010] Further, as a standard function in the ID tag 1, there is a wake-up circuit.
When the reception signal from W7 is generated, the MPU circuit 4 in the sleep state is supplied with power and wakes up, and has a function of returning to the sleep state by a command from the MPU circuit 4 when the interrupt processing is completed.

【0011】[0011]

【発明が解決しようとする課題】しかし、上記IDタグ
1においては、R/W7よりの正常な受信信号でウェイ
クアップせずに、外部からのノイズ電波を受けてウェイ
クアップ回路が誤作動する問題がある。
However, the ID tag 1 does not wake up with a normal reception signal from the R / W 7, but receives a noise radio wave from the outside and the wake-up circuit malfunctions. There is.

【0012】本発明は、このような課題に鑑みてなされ
たものであり、R/Wよりの正常な呼び出し信号で確実
にウェイクアップし、外部雑音ではウェイクアップしな
いデータキャリアシステムの提供を目的とするものであ
る。
The present invention has been made in view of the above problems, and has as its object to provide a data carrier system that wakes up reliably with a normal calling signal from the R / W and does not wake up with external noise. Is what you do.

【0013】[0013]

【課題を解決するための手段】この問題点を解決するた
めの、本発明請求項1記載構成の特徴は、応答器手段
と、質問器手段とよりなり、この質問器手段が前記応答
器手段に近接したときに前記質問器手段との間で通信を
実行するデータキャリアシステムにおいて、前記質問器
より前記応答器を呼び出す信号の先頭に識別信号を付加
した点にある。
To solve this problem, a feature of the configuration according to the first aspect of the present invention comprises a transponder means and an interrogator means, and the interrogator means comprises the transponder means. In the data carrier system for executing communication with the interrogator means when the interrogator approaches, the identification signal is added to the head of the signal for calling the transponder from the interrogator.

【0014】請求項2記載構成の特徴は、前記応答器
は、前記識別信号を認識したときにウェイクアップする
するノイズ対策回路を具備する点にある。
A feature of the configuration according to claim 2 is that the transponder includes a noise countermeasure circuit that wakes up when the identification signal is recognized.

【0015】請求項3記載構成の特徴は、前記識別信号
は、所定の周期を有するパルス列信号であり、前記ノイ
ズ対策回路は、前記所定の周期内に前記識別信号の2回
目の立ち上がりを検出したときに正常な呼び出しと判断
する点にある。
According to a third feature of the present invention, the identification signal is a pulse train signal having a predetermined cycle, and the noise countermeasure circuit detects a second rising of the identification signal within the predetermined cycle. The point is that sometimes it is judged as a normal call.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して、本発明に
係わるデータキャリアシステムの一実施形態について説
明する。図1は、本実施形態の機能構成を示すブロック
図である。図3の構成要素と同一機能の要素には同一符
号を付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a data carrier system according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a functional configuration of the present embodiment. Elements having the same functions as those in FIG. 3 are denoted by the same reference numerals.

【0017】まず、正常な動作状態を説明する。この図
において、符号13はダイオード等の受動素子からなる
検波回路であり、アンテナ3の受信信号を検波してR/
W7よりの受信信号dを発生する。この受信信号dはウ
ェイクアップレベル検出回路14に入力される。
First, a normal operation state will be described. In this figure, reference numeral 13 denotes a detection circuit composed of a passive element such as a diode.
A reception signal d from W7 is generated. This reception signal d is input to the wake-up level detection circuit 14.

【0018】IDタグ1がスリープの状態では、メモリ
5、ウェイクアップレベル検出回路14、ノイズ対策回
路15、信号ホールド回路16のみが電池6から電源電
圧VCC1が給電され、アクティブ状態とされている。
When the ID tag 1 is in the sleep state, only the memory 5, the wake-up level detection circuit 14, the noise countermeasure circuit 15, and the signal hold circuit 16 are supplied with the power supply voltage VCC1 from the battery 6 and are in an active state.

【0019】受信信号dが所定レベル以上であれば、ウ
ェイクアップレベル検出回路14が作動し、その正常出
力w1によりノイズ対策回路15が作動する。さらに、
ノイズ対策回路15の正常出力w2により信号ホールド
回路16が作動し、その正常ホールド出力w2によりV
CC2制御回路17が起動し、MPU回路4を含む他の
回路に電源電圧VCC2が給電され、IDタグ1はウェ
イクアップ状態となる。
If the received signal d is equal to or higher than the predetermined level, the wake-up level detection circuit 14 operates, and the noise countermeasure circuit 15 operates by its normal output w1. further,
The signal hold circuit 16 is operated by the normal output w2 of the noise countermeasure circuit 15, and V is set by the normal hold output w2.
The CC2 control circuit 17 is activated, the power supply voltage VCC2 is supplied to other circuits including the MPU circuit 4, and the ID tag 1 enters a wake-up state.

【0020】ウェイクアップ状態において、検波回路1
3の受信信号dに基づく割り込み処理がMPUで実行さ
れる。この割り込み処理が終了すると、MPU回路4よ
り終了信号w4がVCC2制御回路17に与えられ、電
源電圧VCC2の供給はオフとなり、IDタグ1はスリ
ープの状態に戻る。
In the wake-up state, the detection circuit 1
The MPU executes an interrupt process based on the third received signal d. When this interrupt processing is completed, the end signal w4 is supplied from the MPU circuit 4 to the VCC2 control circuit 17, the supply of the power supply voltage VCC2 is turned off, and the ID tag 1 returns to the sleep state.

【0021】18は通信制御回路であり、R/W7より
の受信信号dに基づく割り込み処理の期間中、復調回路
2aにより復調された受信信号dをMPU回路4に渡
し、MPU回路4から渡されるデータを変調回路2bを
介してアンテナ3に供給し、R/W7との間の電波通信
を制御する。
Reference numeral 18 denotes a communication control circuit, which passes the received signal d demodulated by the demodulation circuit 2a to the MPU circuit 4 during the interruption process based on the received signal d from the R / W 7, and is passed from the MPU circuit 4. The data is supplied to the antenna 3 via the modulation circuit 2b, and the radio communication with the R / W 7 is controlled.

【0022】次に、本発明の特徴部であるノイズ対策回
路15並びに信号ホールド回路16について説明する。
ノイズ対策回路15は、ウェイクアップレベル検出回路
14からのパルス信号w1をカウントするカウンタ回路
19と、自身の一方のカウント出力QAを入力するフィ
ードバッククリア回路20よりなる。他方のカウント出
力QBが信号ホールド回路16の入力w2として供給さ
れる。
Next, the noise countermeasure circuit 15 and the signal hold circuit 16, which are characteristic parts of the present invention, will be described.
The noise countermeasure circuit 15 includes a counter circuit 19 for counting the pulse signal w1 from the wake-up level detection circuit 14 and a feedback clear circuit 20 for receiving one of its own count outputs QA. The other count output QB is supplied as an input w2 of the signal hold circuit 16.

【0023】フィードバッククリア回路20の構成は、
カウント出力QAの立ち上がりに対して一次遅れ特性を
付与する抵抗21及びコンデンサ22よりなる充電回路
と、この充電回路の電圧が所定のスレッシュホールド値
に達すると反転し、リセット端子CLRを介してカウン
タ回路19を初期状態に戻すインバータ23よりなる。
The configuration of the feedback clear circuit 20 is as follows.
A charging circuit comprising a resistor 21 and a capacitor 22 for giving a first-order lag characteristic to the rising edge of the count output QA, and when the voltage of this charging circuit reaches a predetermined threshold value, the charging circuit is inverted and the counter circuit is reset via a reset terminal CLR. 19 comprises an inverter 23 for restoring the initial state.

【0024】カウンタ回路19は、正常動作の場合、R
/W7よりの受信信号dの先頭に付加されている所定周
期のパルス列よりなる識別信号の立ち上がりでカウント
出力QAのレベルを“0”(以下オフ)より“1”(以
下オン)とする。更にカウンタ回路19は、識別信号の
2発目のパルスの立ち上がりでカウント出力QBをオフ
よりオンとする。
When the counter circuit 19 operates normally, R
The level of the count output QA is changed from "0" (hereinafter "off") to "1" (hereinafter "on") at the rising edge of the identification signal composed of a pulse train of a predetermined period added to the head of the reception signal "d" from / W7. Further, the counter circuit 19 turns on the count output QB from off at the rise of the second pulse of the identification signal.

【0025】カウント出力QBのオンへのレベル変化で
作動開始するフィードバッククリア回路20よりの出力
がリセット端子CLRに与えられると、カウント出力Q
A、QBのレベルは、オフの初期状態に戻る。カウント
出力QBのオンへのレベル変化は、信号ホールド回路1
6で保持され、VCC2制御回路17を起動してIDタ
グ1がウェイクアップする。
When the output from the feedback clear circuit 20 which starts operation when the level of the count output QB changes to ON is given to the reset terminal CLR, the count output Q
The levels of A and QB return to the initial state of off. The level change of the count output QB to ON is determined by the signal hold circuit 1
6 and activates the VCC2 control circuit 17 to wake up the ID tag 1.

【0026】識別信号の2発目のパルスの立ち上がりが
カウンタ回路19の入力されない場合は、カウント出力
QBはオフレベルのままであり、信号ホールド回路16
を介したVCC2制御回路17は起動せず、IDタグ1
はスリープを保持する。
When the rising edge of the second pulse of the identification signal is not input to the counter circuit 19, the count output QB remains off and the signal hold circuit 16
Does not activate the VCC2 control circuit 17 via the
Keeps sleep.

【0027】さらに、図2に示す各部の波形図に基づい
て、正常動作の場合、外部ノイズを受けた場合について
の動作を時間軸を共通にして比較説明する。(A)は正
常動作の場合の波形図、(B)は検波回路13のカット
オフ周波数よりも早いノイズを受けた場合の波形図、
(C)はフィードバッククリア回路20の動作時間より
も遅いノイズを受けた場合の波形図である。
Further, based on the waveform diagrams of the respective sections shown in FIG. 2, the operation in the case of normal operation and the case of receiving external noise will be compared and described with a common time axis. (A) is a waveform diagram in the case of normal operation, (B) is a waveform diagram in the case of receiving noise earlier than the cutoff frequency of the detection circuit 13,
(C) is a waveform diagram when a noise that is slower than the operation time of the feedback clear circuit 20 is received.

【0028】(A)の場合は、前記の正常動作の説明で
明らかなように、識別信号Pの2発目のパルスの立ち上
がりでカウント出力QBはオフよりオンとなり、ウェイ
クアップによりMPUの処理が正常に実行される。カウ
ント出力QAがオンとなり、カウント出力QA、QBが
オフになるまでの時間τは、フィードバッククリア回路
20の抵抗21、コンデンサ22による時定数で最適値
に決定できる。
In the case of (A), as is clear from the description of the normal operation, the count output QB is turned on from the off at the rising of the second pulse of the identification signal P, and the processing of the MPU is performed by wakeup. Executes normally. The time τ from when the count output QA turns on to when the count outputs QA and QB turn off can be determined to be an optimum value by a time constant of the resistor 21 and the capacitor 22 of the feedback clear circuit 20.

【0029】(B)は早いノイズを受けた場合の波形図
である。一般にウェイクアップレベル検出回路14は、
ノイズカットのため所定のカットオフ周波数(数100
Hz程度)を有するローパスフィルタ特性を持たせてい
る。一般に、早い外部ノイズはこのカットオフ周波数よ
りはるかに周波数(数メガHz)であるため、検波回路
自身がこの早いノイズに応答できない。従ってノイズに
よるカウント出力QBのオンへの反転は発生せず、カウ
ント出力QBはオフを保持するするので、IDタグ1は
スリープを保持する。
FIG. 3B is a waveform diagram when a fast noise is received. Generally, the wake-up level detection circuit 14
Predetermined cut-off frequency (100
(About Hz). In general, the fast external noise has a frequency (several megahertz) much higher than the cutoff frequency, and thus the detection circuit itself cannot respond to the fast noise. Therefore, the count output QB is not turned on due to noise, and the count output QB is kept off, so that the ID tag 1 keeps sleep.

【0030】(C)は遅いノイズを受けた場合の波形図
である。フィードバッククリア回路20の動作時間τを
予測される遅いノイズの周期よりも早く設定しておけ
ば、ノイズの2発目のパルス発生時刻よりもτの経過が
早いので、カウント出力QBがオフのままカウント出力
QAもオフとなり、初期状態に戻るのでIDタグ1はス
リープを保持する。
FIG. 3C is a waveform diagram when a slow noise is received. If the operation time τ of the feedback clear circuit 20 is set earlier than the predicted period of the slow noise, the lapse of τ is earlier than the time at which the second pulse of noise is generated, so that the count output QB remains off. Since the count output QA is also turned off and returns to the initial state, the ID tag 1 holds the sleep state.

【0031】本実施形態によれば、R/W7よりのデー
タ先頭に付加した所定周期のパルス列よりなる識別信号
と、IDタグ1側に設けたノイズ対策回路により、早い
周波数の電波ノイズにも遅い周波数の電波ノイズに対し
ても誤ったウェイクアップを発生しない、信頼性の高い
IDタグシステムを実現することができる。
According to the present embodiment, the identification signal consisting of a pulse train of a predetermined period added to the head of the data from the R / W 7 and the noise countermeasure circuit provided on the ID tag 1 side are slow against radio wave noise of a high frequency. A highly reliable ID tag system that does not cause erroneous wake-up even with radio wave noise of a frequency can be realized.

【0032】[0032]

【発明の効果】以上説明したように、本発明によれば、
質問器手段よりの正常な呼び出し信号で確実にウェイク
アップし、外部ノイズではウェイクアップしないデータ
キャリアシステムを実現することができる。
As described above, according to the present invention,
It is possible to realize a data carrier system that wakes up reliably with a normal calling signal from the interrogator means and does not wake up with external noise.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態の機能構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a functional configuration of an embodiment of the present invention.

【図2】 本発明のの一実施形態の動作を説明するため
の各部の波形図である。
FIG. 2 is a waveform chart of each part for explaining the operation of one embodiment of the present invention.

【図3】 従来のデータキャリアシステムの一構成例を
示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration example of a conventional data carrier system.

【符号の説明】[Explanation of symbols]

1……IDタグ(応答器手段) 2a…復調回路 2b…変調回路 3……アンテナ 4……MPU回路 5……メモリ 6……電池 13…検波回路 14…ウェイクアップレベル検出回路 15…ノイズ対策回路 16…信号ホールド回路 17…VCC2制御回路 18…通信制御回路 19…カウンタ回路 20…フィードバッククリア回路 DESCRIPTION OF SYMBOLS 1 ... ID tag (response means) 2a ... Demodulation circuit 2b ... Modulation circuit 3 ... Antenna 4 ... MPU circuit 5 ... Memory 6 ... Battery 13 ... Detection circuit 14 ... Wakeup level detection circuit 15 ... Noise countermeasures Circuit 16 ... Signal hold circuit 17 ... VCC2 control circuit 18 ... Communication control circuit 19 ... Counter circuit 20 ... Feedback clear circuit

フロントページの続き Fターム(参考) 5B035 BB09 CA12 CA23 CA31 5B058 CA15 CA23 5K012 AB05 AB12 AC01 AC09 AC11 AD02 BA02 BA07 BA15 Continued on the front page F term (reference) 5B035 BB09 CA12 CA23 CA31 5B058 CA15 CA23 5K012 AB05 AB12 AC01 AC09 AC11 AD02 BA02 BA07 BA15

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 応答器手段と質問器手段とよりなり、こ
の質問器手段が前記応答器手段に近接したときに前記質
問器手段との間で通信を実行するデータキャリアシステ
ムにおいて、 前記質問器より前記応答器を呼び出す信号の先頭に識別
信号を付加したことを特徴とするデータキャリアシステ
ム。
1. A data carrier system comprising: transponder means and interrogator means, wherein said interrogator means communicates with said interrogator means when said interrogator means is close to said transponder means. A data carrier system, wherein an identification signal is added to the head of a signal for calling the transponder.
【請求項2】 前記応答器は、前記識別信号を認識した
ときにウェイクアップするノイズ対策回路を具備する請
求項1記載のデータキャリアシステム。
2. The data carrier system according to claim 1, wherein the transponder includes a noise countermeasure circuit that wakes up when the identification signal is recognized.
【請求項3】 前記識別信号は、所定の周期を有するパ
ルス列信号であり、前記ノイズ対策回路は、前記所定の
周期内に前記識別信号の2回目の立ち上がりを検出した
ときに正常な呼び出しと判断することを特徴とする請求
項1あるいは2記載のデータキャリアシステム。
3. The identification signal is a pulse train signal having a predetermined period, and the noise countermeasure circuit determines a normal call when detecting a second rising of the identification signal within the predetermined period. The data carrier system according to claim 1, wherein
JP2001059889A 2001-03-05 2001-03-05 Data carrier system Withdrawn JP2002259924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001059889A JP2002259924A (en) 2001-03-05 2001-03-05 Data carrier system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001059889A JP2002259924A (en) 2001-03-05 2001-03-05 Data carrier system

Publications (1)

Publication Number Publication Date
JP2002259924A true JP2002259924A (en) 2002-09-13

Family

ID=18919387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001059889A Withdrawn JP2002259924A (en) 2001-03-05 2001-03-05 Data carrier system

Country Status (1)

Country Link
JP (1) JP2002259924A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278393A (en) * 2007-05-07 2008-11-13 Sony Corp Communication system, and memory card
JPWO2007004368A1 (en) * 2005-07-04 2009-01-22 パナソニック株式会社 Portable terminal device and method for controlling portable terminal device
KR100958239B1 (en) 2008-03-10 2010-05-17 엘에스산전 주식회사 Rfid tag

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007004368A1 (en) * 2005-07-04 2009-01-22 パナソニック株式会社 Portable terminal device and method for controlling portable terminal device
JP2008278393A (en) * 2007-05-07 2008-11-13 Sony Corp Communication system, and memory card
JP4544263B2 (en) * 2007-05-07 2010-09-15 ソニー株式会社 Communication system and memory card
US8639183B2 (en) 2007-05-07 2014-01-28 Sony Corporation Communications system and memory card
KR100958239B1 (en) 2008-03-10 2010-05-17 엘에스산전 주식회사 Rfid tag

Similar Documents

Publication Publication Date Title
US8390433B2 (en) Method and system for low cost, power efficient, wireless transponder devices with enhanced functionality
US6593845B1 (en) Active RF tag with wake-up circuit to prolong battery life
EP1527616B1 (en) Pulsed power method for increased read range for a radio frequency identification reader
US7019618B2 (en) Wireless communications systems, radio frequency identification devices, wireless communications methods, and radio frequency identification device communications methods
CN101501705B (en) Smart tag activation
JP4578139B2 (en) Information processing apparatus, program, storage medium, and method for receiving predetermined information
EP1251452B1 (en) Multi-memory electronic identification tag
US7348875B2 (en) Semi-passive radio frequency identification (RFID) tag with active beacon
EP2327230B1 (en) Combination full-duplex and half-duplex electronic identification tag
US20060202804A1 (en) Sleep command for active RF tags to prolong battery life
KR100560770B1 (en) Contactless integrated circuit card with real-time protocol switching function and card system including the same
JP4313795B2 (en) Non-contact tag, control method of non-contact tag
KR20060131773A (en) Method and apparatuses to identify devices
JP3916328B2 (en) Contactless communication system
US20010028302A1 (en) Active transponder with means allowing the maximum communication distance to be varied
JP2002064403A (en) Non-contact transponder
JP2002259924A (en) Data carrier system
JP3543413B2 (en) Moving object identification device
EP2166485B1 (en) RFID Reaction time reduction
CN109642945B (en) Position detection sensor and system
JP4074853B2 (en) Integrated circuit and data carrier having memory means for storing information associated with an intermediate operating state
JP2002007978A (en) Data carrier system
CN111310503B (en) Reader-writer, tag control method and device, tag reading-writing system and storage medium
JP2002009660A (en) Data carrier system
Howes et al. A read/write RFID tag for low cost applications

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513