JP2002108467A - Constant voltage output circuit - Google Patents
Constant voltage output circuitInfo
- Publication number
- JP2002108467A JP2002108467A JP2000297914A JP2000297914A JP2002108467A JP 2002108467 A JP2002108467 A JP 2002108467A JP 2000297914 A JP2000297914 A JP 2000297914A JP 2000297914 A JP2000297914 A JP 2000297914A JP 2002108467 A JP2002108467 A JP 2002108467A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- constant voltage
- output circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、定電圧出力回路
に関するもので、特に低い電源電圧でも動作し、温度補
償もされた定電圧出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage output circuit, and more particularly to a constant voltage output circuit which operates even at a low power supply voltage and is temperature compensated.
【０００２】[0002]
【従来の技術】従来、温度補償された定電圧出力回路と
して、図９に示すようなワイドラー型バンドギャップ基
準電圧回路がよく知られている（「アナログ集積回路」
グレイ／メイヤ共著、永田穣監訳、培風舘、1990年11月
30日初版、第274 頁〜第275 頁）。図９に示す定電圧出
力回路は、電流源Ｉ11及びバンドギャップ型定電圧源に
より構成され、バンドギャップ型定電圧源は、抵抗Ｒ1
1，トランジスタＱ11，抵抗Ｒ12，トランジスタＱ12，
抵抗Ｒ13，及びトランジスタＱ13が図９に示すよう接続
されて構成されている。上記電流源Ｉ11はバンドギャッ
プ型定電圧源の駆動電流源として動作し、バンドギャッ
プ型定電圧源は、トランジスタＱ11とトランジスタＱ12
の電流密度比（単位エミッタサイズでの電流比）をＮに
設定し、トランジスタＱ11とＱ12のベース・エミッタ間
の差電圧ΔＶBEが、抵抗Ｒ11の端子間に発生するように
されている。トランジスタの電流増幅率が大きいものと
すると、抵抗Ｒ12の端子間に発生する電圧ＶR12 は、次
式（１）で示される。 ＶR12 ＝（Ｒ12／Ｒ11）×ΔＶBE ・・・・・・・・（１） ここで、Ｒ12及びＲ11は各抵抗Ｒ12，Ｒ11の抵抗値とす
る。2. Description of the Related Art Conventionally, as a temperature-compensated constant voltage output circuit, a Widlar-type bandgap reference voltage circuit as shown in FIG. 9 is well known ("analog integrated circuit").
Gray / Meiya co-authored, translated by Jo Nagata, Baifukan, November 1990
30th first edition, pages 274 to 275). The constant voltage output circuit shown in FIG. 9 includes a current source I11 and a band gap constant voltage source, and the band gap constant voltage source includes a resistor R1.
1, transistor Q11, resistor R12, transistor Q12,
The resistor R13 and the transistor Q13 are connected as shown in FIG. The current source I11 operates as a driving current source for a bandgap type constant voltage source. The bandgap type constant voltage source includes a transistor Q11 and a transistor Q12.
Is set to N, and a voltage difference ΔV BE between the base and the emitter of the transistors Q11 and Q12 is generated between the terminals of the resistor R11. Assuming that the transistor has a large current amplification factor, a voltage VR12 generated between the terminals of the resistor R12 is expressed by the following equation (1). V R12 = (R 12 / R 11 ) × ΔV BE (1) Here, R 12 and R 11 are resistance values of the respective resistors R 12 and R 11 .
【０００３】また、トランジスタＱ11のベース・エミッ
タ間の電圧ＶBEQ11 と、トランジスタＱ12のベース・エ
ミッタ間の電圧ＶBEQ12 は、ボルツマン定数Ｋ，トラン
ジスタの飽和電流ＩS ，電子の電荷ｑを用いて、次式
（２），（３）のように示される。 ＶBEQ11 ＝（ＫＴ／ｑ）×ln（ＩQ11 ／ＩS ） ・・・・・・・・（２） ＶBEQ12 ＝（ＫＴ／ｑ）×ln（ＩQ12 ／ＩS ） ・・・・・・・・（３） ここで、Ｔは絶対温度、ＩQ11 及びＩQ12 はトランジス
タＱ11とＱ12の電流とする。The voltage V BEQ11 between the base and the emitter of the transistor Q11 and the voltage V BEQ12 between the base and the emitter of the transistor Q12 are obtained by using the Boltzmann constant K, the saturation current I S of the transistor, and the electric charge q of the electron. Expressions (2) and (3) are given below. V BEQ11 = (KT / q) × ln (I Q11 / I S ) (2) V BEQ12 = (KT / q) × ln (I Q12 / I S ) (3) where, T is the absolute temperature, I Q11 and I Q12 is a current of the transistor Q11 and Q12.
【０００４】ＩQ11 ＝ＩQ12 ×Ｎと置き、トランジスタ
Ｑ11とＱ12のベース・エミッタ間の差電圧ΔＶBEを求め
ると、次式（４）で示される。 ΔＶBE＝ＶBEQ11 −ＶBEQ12 ＝（ＫＴ／ｑ）×lnＮ＝ＶT ×lnＮ ・・・・・・・・（４） ここで、ＶT ＝（ＫＴ／ｑ）とする。By setting I Q11 = I Q12 × N and calculating the difference voltage ΔV BE between the base and the emitter of the transistors Q 11 and Q 12, the following equation (4) is obtained. ΔV BE = V BEQ11 −V BEQ12 = (KT / q) × lnN = VT × lnN (4) Here, VT = (KT / q).
【０００５】よって、バンドギャップ型定電圧源の出力
電圧ＶOUT は、次式（５）で示される。 ＶOUT ＝ＶBEQ13 ＋ＶR12 ＝ＶBEQ13 ＋（Ｒ12／Ｒ11）×ＶT ×lnＮ ・・・・・・・・（５） ここで、ＶBEQ13 はトランジスタＱ13のベース・エミッ
タ間電圧である。Therefore, the output voltage V OUT of the bandgap type constant voltage source is expressed by the following equation (5). V OUT = V BEQ13 + V R12 = V BEQ13 + (R 12 / R 11 ) × VT × lnN (5) where V BEQ13 is a base-emitter voltage of the transistor Q13.
【０００６】出力電圧ＶOUT を示す（５）式を温度補償
に関し考察すると、（５）式の右辺第１項のＶ
BEQ13 は、周知のようにシリコンＰ−Ｎ接合の順方向電
圧降下と等価の約−２ｍＶ／℃という負の温度係数を有
し、右辺第２項のＶT は約＋0.085 ｍＶ／℃という正の
温度係数を有している。したがって、Ｒ11，Ｒ12の抵抗
比とトランジスタＱ11とＱ12の電流比を適切な値に設定
することによって、出力電圧Ｖ OUT の温度特性を零にす
ることができる。Output voltage VOUTEquation (5) showing temperature compensation
Considering the following, V in the first term on the right side of the equation (5)
BEQ13Is, as is well known, the forward voltage of the silicon PN junction.
Has a negative temperature coefficient of about -2 mV / ° C, equivalent to pressure drop
VT of the second term on the right side is a positive value of about +0.085 mV / ° C.
It has a temperature coefficient. Therefore, the resistance of R11 and R12
Set the ratio and the current ratio of transistors Q11 and Q12 to appropriate values
The output voltage V OUTThe temperature characteristic of
Can be
【０００７】トランジスタのベース・エミッタ間電圧Ｖ
BEを 0.7Ｖ程度とし、温度特性が零になるように各抵抗
値を設定すると、出力電圧ＶOUT は、およそ1.25Ｖ程度
となる。The base-emitter voltage V of a transistor
When BE is set to about 0.7 V and each resistance value is set so that the temperature characteristic becomes zero, the output voltage V OUT becomes about 1.25 V.
【０００８】[0008]
【発明が解決しようとする課題】ところで、近年電子機
器の小型化にともない、省電力化及び低電圧化の要求が
高くなってきている。例えば、小型で出力電圧が１Ｖ以
下の電池を使用して、温度補償された基準電圧を発生す
る定電圧回路が必要とされてきている。しかしながら、
図９に示す従来の定電圧回路では、温度補償された出力
電圧ＶOUT は上述したように1.25Ｖであるので、上記で
要求されるような低電圧動作を満足させることができな
い。In recent years, with the miniaturization of electronic devices, demands for power saving and low voltage have been increasing. For example, a constant voltage circuit that generates a temperature-compensated reference voltage using a small battery having an output voltage of 1 V or less has been required. However,
In the conventional constant voltage circuit shown in FIG. 9, since the temperature-compensated output voltage V OUT is 1.25 V as described above, the low-voltage operation required as described above cannot be satisfied.
【０００９】このような観点から本発明は、温度補償さ
れた定電圧回路における上記問題点を解消するためにな
されたもので、低電源電圧（電源電圧が１Ｖ以下）でも
動作可能で、従来と同等に温度補償された定電圧出力回
路を提供することを目的とするものである。In view of the above, the present invention has been made to solve the above-mentioned problems in the temperature compensated constant voltage circuit, and can operate even at a low power supply voltage (power supply voltage is 1 V or less). It is an object of the present invention to provide a constant voltage output circuit which is equally temperature compensated.
【００１０】[0010]
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に係る発明の定電圧出力回路は、第１の温
度係数を有する電圧を発生する電圧発生部と、該電圧発
生部で発生する電圧を入力電圧とする差動増幅回路とを
備え、該差動増幅回路は、前記電圧発生部の発生電圧と
は逆の第２の温度係数を有する電圧を発生するように構
成されていることを特徴とするものである。According to a first aspect of the present invention, there is provided a constant voltage output circuit for generating a voltage having a first temperature coefficient. And a differential amplifying circuit that uses the voltage generated by the voltage generating unit as an input voltage, wherein the differential amplifying circuit is configured to generate a voltage having a second temperature coefficient opposite to the generated voltage of the voltage generating unit. It is characterized by having.
【００１１】このように構成した定電圧出力回路におい
ては、第１の温度係数を有する電圧発生部の電圧と、該
電圧発生部の電圧とは逆の第２の温度係数を有する差動
増幅回路の電圧を温度補償するように設定して、それぞ
れの電圧を加算することによって、温度依存性のない定
電圧出力電圧を得ることができる。また、電圧発生部と
差動増幅回路で発生する電圧を電源電圧の範囲内で適切
に設定することにより、低電圧でも動作させることが可
能となる。なお、この請求項１に係る発明に関する実施
の形態としては、図１〜図８に示す全ての実施の形態が
対応している。In the constant voltage output circuit thus configured, the voltage of the voltage generator having the first temperature coefficient and the differential amplifier circuit having the second temperature coefficient opposite to the voltage of the voltage generator are provided. Are set so as to compensate for the temperature, and by adding the respective voltages, a constant voltage output voltage having no temperature dependency can be obtained. In addition, by appropriately setting the voltage generated by the voltage generator and the differential amplifier circuit within the range of the power supply voltage, it is possible to operate even at a low voltage. It should be noted that all embodiments shown in FIGS. 1 to 8 correspond to the embodiment according to the first aspect of the present invention.
【００１２】また請求項２に係る発明は、請求項１に係
る定電圧出力回路において、前記差動増幅回路は、第１
の電流源に共通にエミッタを接続した第１のトランジス
タ及び第２のトランジスタと、該第１のトランジスタ及
び第２のトランジスタの各コレクタに接続した第１のカ
レントミラー回路とからなり、前記第１及び第２のトラ
ンジスタのエミッタサイズ比を異ならせて構成している
ことを特徴とするものである。According to a second aspect of the present invention, in the constant voltage output circuit according to the first aspect, the differential amplifier circuit includes a first amplifier.
A first transistor and a second transistor whose emitters are commonly connected to the current sources of the first and second transistors, and a first current mirror circuit connected to respective collectors of the first transistor and the second transistor. And the second transistor has a different emitter size ratio.
【００１３】このように構成した定電圧出力回路におい
ては、前記電圧発生部の発生電圧とは逆の温度特性を有
する電圧を差動増幅回路において容易に設定することが
でき、また前記電圧発生部の電圧を差動増幅回路を構成
するトランジスタがそれぞれ動作するように適切に設定
すれば、低電圧動作も可能となる。なお、この請求項２
に係る発明に関する実施の形態としては、図１，２，
３，４，６，７，８に示す実施の形態が対応している。In the constant voltage output circuit thus configured, a voltage having a temperature characteristic opposite to that of the voltage generated by the voltage generating section can be easily set in the differential amplifier circuit. By appropriately setting the voltages of the transistors in the differential amplifier circuit to operate, low-voltage operation is also possible. This claim 2
As an embodiment of the invention according to the present invention, FIGS.
The embodiments shown in 3, 4, 6, 7, and 8 correspond to this.
【００１４】また請求項３に係る発明は、請求項１又は
２に係る定電圧出力回路において、前記差動増幅回路
は、第１の電流源に共通にエミッタを接続した第１のト
ランジスタ及び第２のトランジスタと、該第１のトラン
ジスタ及び第２のトランジスタの各コレクタに接続し
た、第３のトランジスタと第４のトランジスタからなる
第１のカレントミラー回路とを備え、該第１のカレント
ミラー回路を構成する第３のトランジスタと第４のトラ
ンジスタの電流比を異なるように設定したことを特徴と
するものである。According to a third aspect of the present invention, in the constant voltage output circuit according to the first or second aspect, the differential amplifier circuit includes a first transistor having a common emitter connected to a first current source, and And a first current mirror circuit comprising a third transistor and a fourth transistor connected to respective collectors of the first transistor and the second transistor, the first current mirror circuit comprising: The current ratio between the third transistor and the fourth transistor is different from each other.
【００１５】このように構成した定電圧出力回路におい
ては、請求項２に係る定電圧出力回路と同様に、前記電
圧発生部の発生電圧とは逆の温度特性を有する電圧を差
動増幅回路において容易に設定することができる。この
構成においては、特に、請求項２に係る定電圧出力回路
のように前記第１，第２のトランジスタのエミッタサイ
ズ比を大きくすることなく、差動増幅回路で発生する電
圧を大きく設定することができる。なお、この請求項３
に係る発明に関する実施の形態としては、図４，５，
６，７に示す実施の形態が対応している。In the constant voltage output circuit thus configured, a voltage having a temperature characteristic opposite to that of the voltage generated by the voltage generating section is supplied to the differential amplifier circuit, similarly to the constant voltage output circuit according to the second aspect. It can be easily set. In this configuration, particularly, the voltage generated in the differential amplifier circuit is set large without increasing the emitter size ratio of the first and second transistors as in the constant voltage output circuit according to claim 2. Can be. This claim 3
As an embodiment relating to the invention according to FIG.
The embodiments shown in FIGS. 6 and 7 correspond to this.
【００１６】また請求項４に係る発明は、請求項２又は
３に係る定電圧出力回路において、前記電圧発生部は、
前記第１のトランジスタのエミッタ・ベース間に接続し
た第１の抵抗と、前記第１のトランジスタのベースと第
１の基準電圧源との間に接続した第２の抵抗とで構成さ
れていることを特徴とするものである。According to a fourth aspect of the present invention, in the constant voltage output circuit according to the second or third aspect, the voltage generating section includes:
A first resistor connected between an emitter and a base of the first transistor, and a second resistor connected between a base of the first transistor and a first reference voltage source. It is characterized by the following.
【００１７】このように構成した定電圧出力回路におい
ては、前記電圧発生部の電圧を簡単な構成で容易に設定
することができる。なお、この請求項４に係る発明に関
する実施の形態としては、図６，８に示す実施の形態が
対応している。In the constant voltage output circuit configured as described above, the voltage of the voltage generator can be easily set with a simple configuration. The embodiments shown in FIGS. 6 and 8 correspond to the embodiments according to the fourth aspect of the present invention.
【００１８】また請求項５に係る発明は、請求項２又は
３に係る定電圧出力回路において、前記電圧発生部は、
第２の電流源と、該第２の電流源にエミッタを接続しベ
ースを第１のトランジスタのベースに接続しコレクタを
第１の基準電圧源に接続した第５のトランジスタと、該
第５のトランジスタのエミッタ・ベース間に接続した第
３の抵抗と、前記第１のトランジスタのベースと前記第
１の基準電圧源との間に接続した第４の抵抗とで構成さ
れていることを特徴とするものである。According to a fifth aspect of the present invention, in the constant voltage output circuit according to the second or third aspect, the voltage generating section includes:
A second current source, a fifth transistor having an emitter connected to the second current source, a base connected to the base of the first transistor, and a collector connected to the first reference voltage source; A third resistor connected between the emitter and the base of the transistor; and a fourth resistor connected between the base of the first transistor and the first reference voltage source. Is what you do.
【００１９】このように構成した定電圧出力回路におい
ては、前記電圧発生部の電圧を簡単な構成で、また前記
第１の電流源及び前記差動増幅回路に影響を与えること
なく独立して設定することができる。なお、この請求項
５に係る発明に関する実施の形態としては、図７に示す
実施の形態が対応している。In the constant voltage output circuit configured as described above, the voltage of the voltage generator is set with a simple configuration and independently without affecting the first current source and the differential amplifier circuit. can do. An embodiment according to the fifth aspect of the present invention corresponds to the embodiment shown in FIG.
【００２０】また請求項６に係る発明は、請求項１に係
る定電圧出力回路において、前記差動増幅回路は、第１
の電流源に共通にエミッタを接続した第１のトランジス
タ及び第２のトランジスタと、該第１のトランジスタ及
び第２のトランジスタの各コレクタにそれぞれ接続した
第５の抵抗と第６の抵抗と、ベースを共通に接続し各エ
ミッタを前記第５及び第６の抵抗にそれぞれ接続し、各
コレクタを第２のカレントミラー回路に接続した第６の
トランジスタと第７のトランジスタとからなり、前記第
１，第２のトランジスタのエミッタサイズ、及び前記第
５，第６の抵抗の抵抗値、及び前記第６，第７のトラン
ジスタのエミッタサイズを、それぞれ又はそれらのいず
れかを互いに異なるように設定して構成していることを
特徴とするものである。According to a sixth aspect of the present invention, in the constant voltage output circuit according to the first aspect, the differential amplifier circuit includes a first amplifier.
A first transistor and a second transistor whose emitters are connected in common to the current sources of the first and second transistors, a fifth resistor and a sixth resistor respectively connected to respective collectors of the first transistor and the second transistor, and a base. Are connected in common, each emitter is connected to each of the fifth and sixth resistors, and each collector is connected to a second current mirror circuit. The emitter size of the second transistor, the resistance value of the fifth and sixth resistors, and the emitter size of the sixth and seventh transistors are set such that each or any of them is different from each other. It is characterized by doing.
【００２１】このように構成した定電圧出力回路におい
ては、低電圧で温度依存性のない定電圧出力電圧を、電
源電圧の範囲内で設定することが可能になる。なお、こ
の請求項６に係る発明に関する実施の形態としては、図
８に示す実施の形態が対応している。In the constant voltage output circuit thus configured, it is possible to set a constant voltage output voltage having a low voltage and no temperature dependency within the range of the power supply voltage. The embodiment shown in FIG. 8 corresponds to the embodiment according to the sixth aspect of the present invention.
【００２２】[0022]
【発明の実施の形態】次に、実施の形態について説明す
る。図１は、本発明に係わる定電圧出力回路の第１の実
施の形態を示す回路構成図である。図１において、Ｑ
１，Ｑ２はＰＮＰトランジスタで、該ＰＮＰトランジス
タＱ１，Ｑ２の各エミッタには共通にバイアス電流源Ｉ
１を接続し、トランジスタＱ１，Ｑ２の各コレクタには
カレントミラー回路（第１のカレントミラー回路）を構
成するＮＰＮトランジスタＱ３，Ｑ４をそれぞれ接続
し、トランジスタＱ１のコレクタに出力段トランジスタ
Ｑ５のベースを接続することにより差動増幅回路が構成
されている。そして、該差動増幅回路の入力端子（トラ
ンジスタＱ１のベース）に、負の温度係数を有する電圧
Ｖ1 を発生する電圧発生部Ｖ１を、基準電圧源（第１の
基準電圧源）ＶREF1との間に接続して、定電圧出力回路
を構成している。なお、図１においてＩ２は出力段トラ
ンジスタＱ５のバイアス電流源、ＶREF2は電源電圧源
（第２の基準電圧源）を示しており、定電圧出力回路の
出力端子ＶOUT は、トランジスタＱ２のベースと電流源
Ｉ２とトランジスタＱ５のコレクタの接続点より取り出
されている。Next, an embodiment will be described. FIG. 1 is a circuit diagram showing a first embodiment of a constant voltage output circuit according to the present invention. In FIG. 1, Q
Reference numerals 1 and Q2 denote PNP transistors. Each of the emitters of the PNP transistors Q1 and Q2 has a common bias current source I.
1, NPN transistors Q3 and Q4 forming a current mirror circuit (first current mirror circuit) are connected to the collectors of the transistors Q1 and Q2, respectively, and the base of the output stage transistor Q5 is connected to the collector of the transistor Q1. The connection forms a differential amplifier circuit. Then, the input terminal of the differential amplifier circuit (the base of the transistor Q1), the voltage generator V1 for generating voltages V 1 having a negative temperature coefficient, a reference voltage source (the first reference voltage source) VREF1 To form a constant voltage output circuit. In FIG. 1, I2 indicates a bias current source of the output stage transistor Q5, VREF2 indicates a power supply voltage source (second reference voltage source), and the output terminal VOUT of the constant voltage output circuit is connected to the base of the transistor Q2 and the current. It is taken out from the connection point between the source I2 and the collector of the transistor Q5.
【００２３】このように構成した定電圧出力回路におい
て、差動増幅回路を構成しているトランジスタＱ１及び
Ｑ２のエミッタサイズの比をＮとすると、ＮＰＮトラン
ジスタＱ３とＱ４より構成されるカレントミラー回路に
より、トランジスタＱ１とＱ２の電流は、等しくなるよ
うに動作する。そのため、トランジスタＱ１とＱ２のベ
ース・エミッタ間電圧の電圧差ΔＶBEは、次式（６）で
示される。 ＶBEQ1＝ＶT ×ln（Ｉ1 ／２／ＩS ） ＶBEQ2＝ＶT ×ln｛Ｉ1 ／２／（Ｎ×ＩS ）｝ ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×lnＮ ・・・・・・・・・・・・（６）In the constant voltage output circuit configured as described above, assuming that the emitter size ratio of the transistors Q1 and Q2 constituting the differential amplifier circuit is N, the current mirror circuit constituted by the NPN transistors Q3 and Q4 Operate so that the currents of the transistors Q1 and Q2 become equal. Therefore, the voltage difference ΔV BE between the base-emitter voltages of the transistors Q1 and Q2 is expressed by the following equation (6). V BEQ1 = VT × ln (I 1/2 / I S) V BEQ2 = VT × ln {I 1/2 / (N × I S)} ΔV BE = V BEQ1 -V BEQ2 = VT × lnN ····・ ・ ・ ・ ・ ・ ・ ・ (6)
【００２４】出力電圧ＶOUT は、次式（７）で示され
る。 ＶOUT ＝Ｖ1 ＋ＶT ×lnＮ ・・・・・・・・・・・（７）The output voltage V OUT is expressed by the following equation (7). V OUT = V 1 + VT × lnN (7)
【００２５】よって、出力電圧ＶOUT は、上式右辺１項
の負の温度係数を持つ電圧Ｖ1 と、右辺２項の正の温度
係数を持つ電圧ＶT ×lnＮを加算した電圧であるので、
トランジスタＱ１，Ｑ２のエミッタサイズ比Ｎ（電流密
度比）を適切な値に設定すれば、出力電圧ＶOUT の温度
係数を零とすることができる。Therefore, the output voltage V OUT is a voltage obtained by adding the voltage V 1 having the negative temperature coefficient of the first term on the right side of the above equation and the voltage VT × lnN having the positive temperature coefficient of the second term on the right side.
By setting the emitter size ratio N (current density ratio) of the transistors Q1 and Q2 to an appropriate value, the temperature coefficient of the output voltage V OUT can be made zero.
【００２６】また、本実施の形態の回路構成において
は、トランジスタのコレクタ・エミッタ間飽和電圧Ｖ
CESAT を 0.1Ｖ，トランジスタのベース・エミッタ間電
圧ＶBEを0.7Ｖとすると、出力電圧ＶOUT を約 0.1Ｖ〜
0.2Ｖに設定すれば、電源電圧Ｖ REF2が１Ｖで回路動作
することが可能となる。In the circuit configuration of the present embodiment,
Is the collector-emitter saturation voltage V of the transistor
CESATIs 0.1V, transistor base-emitter voltage
Pressure VBEIs 0.7V, the output voltage VOUTAbout 0.1V ~
If it is set to 0.2V, the power supply voltage V REF2Operates at 1V
It is possible to do.
【００２７】次に、第２の実施の形態について説明す
る。この実施の形態は、図２に示すように、図１に示し
た第１の実施の形態の出力端子ＶOUT とトランジスタＱ
２のベース間に抵抗ＲＡを接続し、トランジスタＱ２の
ベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続して
構成したものである。Next, a second embodiment will be described. In this embodiment, as shown in FIG. 2, the output terminal VOUT and the transistor Q of the first embodiment shown in FIG.
2 and a resistor RA connected between the base of the transistor Q2 and the reference voltage source VREF1.
【００２８】このように、出力端子ＶOUT とトランジス
タＱ２のベース間に抵抗ＲＡを接続し、トランジスタＱ
２のベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続
することで、差動増幅回路に電圧利得を持たせることに
よって、出力端子ＶOUT は約0.1Ｖ〜約電源電圧ＶREF2
まで設定することが可能となる。As described above, the resistor RA is connected between the output terminal VOUT and the base of the transistor Q2,
By connecting a resistor RB between the second base and the reference voltage source VREF1, by giving a voltage gain to the differential amplifier circuit, the output terminal VOUT is about 0.1V~ about the power supply voltage V REF2
It is possible to set up to.
【００２９】図３は、本発明に係る定電圧出力回路の第
３の実施の形態を示す回路構成図である。この実施の形
態は、上述した第１の実施の形態におけるトランジスタ
の極性をＰＮＰ→ＮＰＮ，ＮＰＮ→ＰＮＰに変えて構成
したものである。なお、極性を変えた各トランジスタは
対応する符号にダッシュを付して示している。このよう
に構成した定電圧出力回路は、電源電圧ＶREF2を基準と
する定電圧回路を作ることができる。FIG. 3 is a circuit diagram showing a third embodiment of the constant voltage output circuit according to the present invention. In this embodiment, the polarity of the transistor in the first embodiment is changed from PNP to NPN or from NPN to PNP. In addition, each transistor whose polarity has been changed is indicated by adding a dash to the corresponding symbol. The constant voltage output circuit configured as described above can form a constant voltage circuit based on the power supply voltage V REF2 .
【００３０】図４は、本発明に係る定電圧出力回路の第
４の実施の形態を示す回路構成図である。この実施の形
態は、第１の実施の形態におけるカレントミラー回路を
構成するトランジスタＱ３，Ｑ４の電流比を異なるよう
にするため、トランジスタＱ３，Ｑ４のエミッタサイズ
の比をＭとすることにより、差動増幅回路を構成してい
るトランジスタＱ１及びＱ２の電流比を異なるようにし
たものである。これにより、トランジスタＱ１とＱ２の
ベース・エミッタ間電圧の電圧差ΔＶBEは、次式（８）
で示されるようになる。 ＶBEQ1＝ＶT ×ln｛Ｉ1 ×Ｍ／（Ｍ＋１）／ＩS ｝ ＶBEQ2＝ＶT ×ln｛Ｉ1 ／（Ｍ＋１）／（Ｎ×ＩS ）｝ ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・（８）FIG. 4 is a circuit diagram showing a fourth embodiment of the constant voltage output circuit according to the present invention. In this embodiment, in order to make the current ratios of the transistors Q3 and Q4 constituting the current mirror circuit in the first embodiment different, the difference between the emitter sizes of the transistors Q3 and Q4 is set to M. The current ratio of the transistors Q1 and Q2 constituting the dynamic amplifier circuit is different. Accordingly, the voltage difference ΔV BE between the base-emitter voltages of the transistors Q1 and Q2 is expressed by the following equation (8).
It becomes as shown by. V BEQ1 = VT × ln {I 1 × M / (M + 1) / I S} V BEQ2 = VT × ln {I 1 / (M + 1) / (N × I S)} ΔV BE = V BEQ1 -V BEQ2 = VT × ln (M × N) ・ ・ ・ ・ ・ ・ ・ ・ (8)
【００３１】出力電圧ＶOUT は、次式（９）で示され
る。 ＶOUT ＝Ｖ1 ＋ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・・・・・・（９）The output voltage V OUT is expressed by the following equation (9). V OUT = V 1 + VT × ln (M × N) (9)
【００３２】この構成においては、特に第１の実施の形
態で説明したトランジスタＱ１，Ｑ２のエミッタサイズ
の比を大きくすることなく、定電圧出力電圧ＶOUT を大
きく設定することができる。In this configuration, the constant voltage output voltage V OUT can be set large without increasing the ratio between the emitter sizes of the transistors Q1 and Q2 described in the first embodiment.
【００３３】図５は、本発明に係る定電圧出力回路の第
５の実施の形態を示す回路構成図である。この実施の形
態は、第４の実施の形態におけるカレントミラー回路を
構成するトランジスタＱ３，Ｑ４の電流比を異なるもの
とするため、トランジスタＱ３，Ｑ４の各エミッタと基
準電圧源ＶREF1との間に抵抗Ｒ１，Ｒ２（＝Ｒ１×Ｌ）
を、図示のように設けることにより、差動増幅回路を構
成しているトランジスタＱ１及びＱ２の電流比を異なる
ようにしたものである。作用効果は、図４に示した第４
の実施の形態と同様である。FIG. 5 is a circuit diagram showing a fifth embodiment of the constant voltage output circuit according to the present invention. In this embodiment, in order to make the current ratio of the transistors Q3 and Q4 constituting the current mirror circuit in the fourth embodiment different, a resistor is provided between each emitter of the transistors Q3 and Q4 and the reference voltage source VREF1. R1, R2 (= R1 × L)
Are provided as shown in the drawing, so that the current ratios of the transistors Q1 and Q2 constituting the differential amplifier circuit are different. The operation and effect are similar to those of the fourth embodiment shown in FIG.
This is the same as the embodiment.
【００３４】図６は、本発明に係る定電圧出力回路の第
６の実施の形態を示す回路構成図である。この実施の形
態は、図１に示した第１の実施の形態における電圧発生
部Ｖ１を、差動増幅回路を構成するトランジスタＱ１の
エミッタ・ベース間に抵抗Ｒ３を接続し、トランジスタ
Ｑ１のベースと基準電圧源ＶREF1との間に抵抗Ｒ４を接
続して、構成したものである。FIG. 6 is a circuit diagram showing a sixth embodiment of the constant voltage output circuit according to the present invention. In this embodiment, the voltage generator V1 in the first embodiment shown in FIG. 1 is connected to a resistor R3 between the emitter and base of a transistor Q1 constituting a differential amplifier circuit, and is connected to the base of the transistor Q1. A resistor R4 is connected between the reference voltage source VREF1 and the reference voltage source VREF1.
【００３５】このように構成した電圧発生部を備えた定
電圧出力回路において、差動増幅回路のトランジスタＱ
１のベース電圧ＶBQ1 は、トランジスタＱ１のベース・
エミッタ間電圧をＶBEQ1とすると、次式（10）で示され
る。 ＶBQ1 ＝（Ｒ4 ／Ｒ3 ）×ＶBEQ1 ・・・・・・・・（10） ここで、Ｒ4 ，Ｒ3 は各抵抗Ｒ４，Ｒ３の抵抗値であ
る。In the constant voltage output circuit provided with the voltage generator configured as described above, the transistor Q of the differential amplifier circuit
1 of the base voltage V BQ1 is, the base of the transistor Q1
Assuming that the voltage between the emitters is V BEQ1 , the voltage is expressed by the following equation (10). V BQ1 = (R 4 / R 3 ) × V BEQ1 (10) Here, R 4 and R 3 are resistance values of the resistors R4 and R3.
【００３６】上記（10）式に示すように、前記負の温度
係数を持つ電圧発生部を、抵抗２つで容易に設定するこ
とができる。なお、この第６の実施の形態における電圧
発生部Ｖ１の構成は、図２〜図５に示した第２〜第５の
各実施の形態における電圧発生部にも適用することがで
きる。As shown in the above equation (10), the voltage generator having the negative temperature coefficient can be easily set with two resistors. The configuration of the voltage generator V1 in the sixth embodiment can be applied to the voltage generators in the second to fifth embodiments shown in FIGS.
【００３７】図７は、本発明に係わる定電圧出力回路の
第７の実施の形態を示す回路構成図である。この実施の
形態は、電流源Ｉ３と、該電流源Ｉ３にエミッタを接続
したＰＮＰトランジスタＱ６とを備え、トランジスタＱ
１のベースとトランジスタＱ６のベースを接続し、トラ
ンジスタＱ６のエミッタ・ベース間に抵抗Ｒ５を接続
し、トランジスタＱ１のベースと基準電源ＶREF1との間
に抵抗Ｒ６を接続して、電圧発生部Ｖ１を構成するもの
である。FIG. 7 is a circuit diagram showing a constant voltage output circuit according to a seventh embodiment of the present invention. This embodiment includes a current source I3 and a PNP transistor Q6 having an emitter connected to the current source I3.
1 is connected to the base of the transistor Q6, the resistor R5 is connected between the emitter and the base of the transistor Q6, and the resistor R6 is connected between the base of the transistor Q1 and the reference power supply VREF1. Make up.
【００３８】このように構成した定電圧出力回路におい
ては、負の温度係数を持つ電圧発生部を、電流源Ｉ３と
トランジスタＱ５と抵抗Ｒ５，Ｒ６とからなる簡単な構
成で、尚且つ電流源Ｉ１に影響を与えることなく（すな
わち差動増幅回路において発生させる電圧に影響しな
い）、独立して設定することができるという効果が得ら
れる。In the constant voltage output circuit configured as described above, the voltage generator having a negative temperature coefficient has a simple configuration including the current source I3, the transistor Q5, and the resistors R5 and R6. (Ie, does not affect the voltage generated in the differential amplifier circuit), and can be set independently.
【００３９】なお、この実施の形態は、図４に示した第
４の実施の形態における電圧発生部に対して適用したも
のを示したが、この実施の形態における電圧発生部Ｖ１
の構成は、図１〜図３，図５に示した第１〜第３及び第
５の実施の形態における電圧発生部にも適用することが
できる。Although this embodiment has been applied to the voltage generator of the fourth embodiment shown in FIG. 4, the voltage generator V1 of this embodiment has been described.
Can also be applied to the voltage generating units in the first to third and fifth embodiments shown in FIGS. 1 to 3 and 5.
【００４０】図８は、本発明に係わる定電圧出力回路の
第８の実施の形態を示す回路構成図である。この実施の
形態は、図６に示した第６の実施の形態における差動増
幅回路が、電流源Ｉ１に共通エミッタ接続するトランジ
スタＱ１及びトランジスタＱ２と、該トランジスタＱ
１，Ｑ２の各コレクタに各々接続する抵抗Ｒ７と抵抗Ｒ
８と、ベースを共通に接続しエミッタを抵抗Ｒ７とＲ８
にそれぞれ接続し、コレクタをＰＮＰトランジスタＱ
９，Ｑ10からなるカレントミラー回路に接続したＮＰＮ
トランジスタＱ７とトランジスタＱ８とで構成され、ト
ランジスタＱ１，Ｑ２の各エミッタ面積、及び抵抗Ｒ
７，Ｒ８の各抵抗値、及びトランジスタＱ７，Ｑ８の各
エミッタサイズをそれぞれ異ならせるか、又はそれらの
いずれかを異ならせるように構成したものである。な
お、この実施の形態においては、更にトランジスタＱ
７，Ｑ８のベースに、ベースとコレクタを接続したＮＰ
ＮトランジスタＱ11が設けられており、該トランジスタ
Ｑ11のベースとコレクタには一端を電源電圧源ＶREF2に
接続した電流源Ｉ４の他端を接続し、同じくトランジス
タＱ11のエミッタには一端を基準電源ＶREF1に接続した
抵抗Ｒ９の他端を接続している。またトランジスタＱ９
のコレクタとトランジスタＱ７のコレクタにベースを接
続し、エミッタを電源電圧源ＶREF2に接続し、コレクタ
を出力端子ＶOUT とトランジスタＱ２のベースと一端を
基準電源ＶREF1に接続した電流源Ｉ５の他端とに接続し
た、ＰＮＰトランジスタＱ12を備えている。FIG. 8 is a circuit diagram showing an eighth embodiment of the constant voltage output circuit according to the present invention. In this embodiment, the differential amplifier circuit according to the sixth embodiment shown in FIG. 6 includes a transistor Q1 and a transistor Q2 commonly connected to a current source I1 and a transistor Q2.
1 and Q2, respectively.
8 and the base are connected in common, and the emitters are connected to resistors R7 and R8.
To the PNP transistor Q
NPN connected to a current mirror circuit consisting of 9, Q10
It is composed of a transistor Q7 and a transistor Q8, the emitter areas of the transistors Q1 and Q2, and the resistance R
The resistance values of R7 and R8 and the emitter sizes of the transistors Q7 and Q8 are different from each other, or one of them is different. In this embodiment, the transistor Q
7, NP with base and collector connected to Q8 base
An N transistor Q11 is provided. The other end of a current source I4 having one end connected to a power supply voltage source VREF2 is connected to the base and collector of the transistor Q11, and one end is connected to a reference power supply VREF1 similarly to the emitter of the transistor Q11. The other end of the connected resistor R9 is connected. Transistor Q9
The collector is connected to the base of the transistor Q7, the emitter is connected to the power supply voltage source VREF2, and the collector is connected to the output terminal VOUT, the base of the transistor Q2 and the other end of the current source I5 having one end connected to the reference power supply VREF1. A connected PNP transistor Q12 is provided.
【００４１】このように構成した定電圧出力回路におい
ては、トランジスタＱ１，Ｑ２のコレクタ電圧（抵抗Ｒ
７，Ｒ８の電圧降下）を約 0.6Ｖ以下に設定することに
よって、トランジスタＱ１，Ｑ２のコレクタ・エミッタ
間電圧ＶCESAT を充分確保でき、そのため電圧発生部Ｖ
１による電圧Ｖ1 を数ｍＶから設定可能となるため、定
電圧出力電圧ＶOUT を約数ｍＶから電源電圧ＶREF2まで
出力させることが可能になる。In the constant voltage output circuit configured as described above, the collector voltage (resistance R) of transistors Q1 and Q2
7, the voltage drop of R8) is set to about 0.6 V or less, so that the collector-emitter voltage V CESAT of the transistors Q1 and Q2 can be sufficiently secured.
It becomes possible to set the voltages V 1 from a few mV by 1, it is possible to output a constant voltage output voltage V OUT of about several mV to the supply voltage V REF2.
【００４２】なお、この実施の形態において、トランジ
スタＱ９及びＱ10は、トランジスタＱ７及びＱ８のコレ
クタ電流を折り返す働きをするカレントミラー回路を構
成している。またトランジスタＱ11は、トランジスタＱ
７，Ｑ８のベース電圧を生成するバイアス回路の一部で
あり、トランジスタＱ７，Ｑ８のベース電圧ＶBQ7,
Q8は、電流源Ｉ４の電流をＩ4 ，抵抗Ｒ９の抵抗値をＲ
9 ，トランジスタＱ11のベース・エミッタ間電圧をＶ
BEQ11 とすると、次式（11）で表される。 ＶBQ7,Q8＝Ｉ4 ×Ｒ9 ＋ＶBEQ11 ・・・・・・・・（11） また、トランジスタＱ12は、トランジスタＱ１，Ｑ２等
からなる差動増幅回路の反転入力端子（トランジスタＱ
２のベース）に負帰還させる働きと、出力ＶOUTの出力
電流能力を上げる働きをする出力段トランジスタであ
る。In this embodiment, the transistors Q9 and Q10 form a current mirror circuit that functions to turn the collector currents of the transistors Q7 and Q8. The transistor Q11 is a transistor Q11.
7, a part of a bias circuit for generating a base voltage of Q8, and a base voltage V BQ7 ,
Q8 is the current of current source I4 I 4, the resistance value of the resistor R9 R
9 , the base-emitter voltage of the transistor Q11 is V
If BEQ11 is used, it is expressed by the following equation (11). V BQ7 , Q8 = I 4 × R 9 + V BEQ11 (11) The transistor Q12 is an inverting input terminal (transistor Q) of a differential amplifier circuit including transistors Q1 and Q2.
(Base 2) and an output transistor that functions to increase the output current capability of the output VOUT.
【００４３】[0043]
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明に係る定電圧出力回路によれば、出力電圧の
温度依存性がほとんどなく、従来のようなバンドギャッ
プ定電圧（約1.25Ｖ）より小さい出力電圧を発生させる
ことができ、したがって、電源電圧が１Ｖ以下の低電源
電圧で動作をする高精度な定電圧出力回路を実現するこ
とができる。As described above with reference to the embodiments, according to the constant voltage output circuit of the present invention, the output voltage has almost no temperature dependency, and the conventional band gap constant voltage (about 1.25 V), an output voltage smaller than V) can be generated, and therefore, a high-precision constant-voltage output circuit that operates with a low power supply voltage of 1 V or less can be realized.
【図１】本発明に係る定電圧出力回路の第１の実施の形
態を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing a first embodiment of a constant voltage output circuit according to the present invention.
【図２】本発明に係る定電圧出力回路の第２の実施の形
態を示す回路構成図である。FIG. 2 is a circuit diagram showing a second embodiment of the constant voltage output circuit according to the present invention.
【図３】本発明に係る定電圧出力回路の第３の実施の形
態を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a third embodiment of the constant voltage output circuit according to the present invention.
【図４】本発明に係る定電圧出力回路の第４の実施の形
態を示す回路構成図である。FIG. 4 is a circuit configuration diagram showing a fourth embodiment of the constant voltage output circuit according to the present invention.
【図５】本発明に係る定電圧出力回路の第５の実施の形
態を示す回路構成図である。FIG. 5 is a circuit diagram showing a fifth embodiment of the constant voltage output circuit according to the present invention.
【図６】本発明に係る定電圧出力回路の第６の実施の形
態を示す回路構成図である。FIG. 6 is a circuit diagram illustrating a constant voltage output circuit according to a sixth embodiment of the present invention.
【図７】本発明に係る定電圧出力回路の第７の実施の形
態を示す回路構成図である。FIG. 7 is a circuit configuration diagram showing a seventh embodiment of the constant voltage output circuit according to the present invention.
【図８】本発明に係る定電圧出力回路の第８の実施の形
態を示す回路構成図である。FIG. 8 is a circuit diagram showing a constant voltage output circuit according to an eighth embodiment of the present invention.
【図９】従来の定電圧出力回路の構成例を示す回路構成
図である。FIG. 9 is a circuit configuration diagram showing a configuration example of a conventional constant voltage output circuit.
Ｖ１ 電圧発生部 Ｑ１，Ｑ２，Ｑ６，Ｑ９，Ｑ10，Ｑ12 ＰＮＰトランジ
スタ Ｑ３，Ｑ４，Ｑ５，Ｑ７，Ｑ８，Ｑ11 ＮＰＮトランジ
スタ Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５ 電流源 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗 Ｒ７，Ｒ８，Ｒ９，ＲＡ，ＲＢ 抵抗 ＶREF1 基準電圧源 ＶREF2 電源電圧源 ＶOUT 出力端子V1 Voltage generator Q1, Q2, Q6, Q9, Q10, Q12 PNP transistor Q3, Q4, Q5, Q7, Q8, Q11 NPN transistor I1, I2, I3, I4, I5 Current source R1, R2, R3, R4, R5 , R6 resistance R7, R8, R9, RA, RB resistance VREF1 reference voltage source VREF2 power supply voltage source VOUT output terminal
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA17 NB02 NB24 NC02 NC03 NE23 NE28 5J066 AA01 AA12 AA58 CA02 CA37 FA08 FA16 HA02 HA07 HA08 HA25 KA05 KA09 ND01 ND14 ND22 ND23 PD01 5J090 AA01 AA12 AA58 CA02 CA37 CN04 FA08 FA16 FN12 HA02 HA07 HA08 HA25 KA05 KA09 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H420 NA17 NB02 NB24 NC02 NC03 NE23 NE28 5J066 AA01 AA12 AA58 CA02 CA37 FA08 FA16 HA02 HA07 HA08 HA25 KA05 KA09 ND01 ND14 ND22 ND23 PD01 5J090 AA01 AA12 A02 FA02 FA04 HA07 HA08 HA25 KA05 KA09
Claims (6)
電圧発生部と、該電圧発生部で発生する電圧を入力電圧
とする差動増幅回路とを備え、該差動増幅回路は、前記
電圧発生部の発生電圧とは逆の第２の温度係数を有する
電圧を発生するように構成されていることを特徴とする
定電圧出力回路。A voltage generating unit that generates a voltage having a first temperature coefficient; and a differential amplifier circuit that uses a voltage generated by the voltage generating unit as an input voltage, wherein the differential amplifier circuit includes: A constant voltage output circuit configured to generate a voltage having a second temperature coefficient opposite to a voltage generated by a voltage generating unit.
通にエミッタを接続した第１のトランジスタ及び第２の
トランジスタと、該第１のトランジスタ及び第２のトラ
ンジスタの各コレクタに接続した第１のカレントミラー
回路とからなり、前記第１及び第２のトランジスタのエ
ミッタサイズ比を異ならせて構成していることを特徴と
する請求項１に係る定電圧出力回路。2. The differential amplifier circuit includes a first transistor and a second transistor, whose emitters are commonly connected to a first current source, and a collector connected to each of the first transistor and the second transistor. 2. The constant voltage output circuit according to claim 1, comprising a first current mirror circuit having a different emitter size ratio between said first and second transistors.
通にエミッタを接続した第１のトランジスタ及び第２の
トランジスタと、該第１のトランジスタ及び第２のトラ
ンジスタの各コレクタに接続した、第３のトランジスタ
と第４のトランジスタからなる第１のカレントミラー回
路とを備え、該第１のカレントミラー回路を構成する第
３のトランジスタと第４のトランジスタの電流比を異な
るように設定したことを特徴とする請求項１又は２に係
る定電圧出力回路。3. The differential amplifier circuit is connected to a first transistor and a second transistor whose emitters are commonly connected to a first current source, and to respective collectors of the first transistor and the second transistor. And a first current mirror circuit comprising a third transistor and a fourth transistor, wherein the current ratio between the third transistor and the fourth transistor constituting the first current mirror circuit is set to be different. 3. A constant voltage output circuit according to claim 1, wherein:
スタのエミッタ・ベース間に接続した第１の抵抗と、前
記第１のトランジスタのベースと第１の基準電圧源との
間に接続した第２の抵抗とで構成されていることを特徴
とする請求項２又は３に係る定電圧出力回路。4. The voltage generating section is connected between a first resistor connected between an emitter and a base of the first transistor and between a base of the first transistor and a first reference voltage source. 4. The constant voltage output circuit according to claim 2, wherein said constant voltage output circuit comprises a second resistor.
第２の電流源にエミッタを接続しベースを第１のトラン
ジスタのベースに接続しコレクタを第１の基準電圧源に
接続した第５のトランジスタと、該第５のトランジスタ
のエミッタ・ベース間に接続した第３の抵抗と、前記第
１のトランジスタのベースと前記第１の基準電圧源との
間に接続した第４の抵抗とで構成されていることを特徴
とする請求項２又は３に係る定電圧出力回路。5. The voltage generator includes a second current source, an emitter connected to the second current source, a base connected to the base of the first transistor, and a collector connected to the first reference voltage source. A fifth transistor, a third resistor connected between the emitter and the base of the fifth transistor, and a fourth resistor connected between the base of the first transistor and the first reference voltage source. 4. The constant voltage output circuit according to claim 2, wherein the constant voltage output circuit comprises a resistor.
通にエミッタを接続した第１のトランジスタ及び第２の
トランジスタと、該第１のトランジスタ及び第２のトラ
ンジスタの各コレクタにそれぞれ接続した第５の抵抗と
第６の抵抗と、ベースを共通に接続し各エミッタを前記
第５及び第６の抵抗にそれぞれ接続し、各コレクタを第
２のカレントミラー回路に接続した第６のトランジスタ
と第７のトランジスタとからなり、前記第１，第２のト
ランジスタのエミッタサイズ、及び前記第５，第６の抵
抗の抵抗値、及び前記第６，第７のトランジスタのエミ
ッタサイズを、それぞれ又はそれらのいずれかを互いに
異なるように設定して構成していることを特徴とする請
求項１に係る定電圧出力回路。6. The differential amplifier circuit includes a first transistor and a second transistor, whose emitters are commonly connected to a first current source, and collectors of the first transistor and the second transistor, respectively. A sixth resistor in which the fifth resistor and the sixth resistor connected, the base is connected in common, the emitters are connected to the fifth and sixth resistors, respectively, and the collectors are connected to the second current mirror circuit. A transistor and a seventh transistor, wherein the emitter sizes of the first and second transistors, the resistance values of the fifth and sixth resistors, and the emitter sizes of the sixth and seventh transistors are respectively 2. The constant voltage output circuit according to claim 1, wherein any one of them is set to be different from each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297914A JP4674947B2 (en) | 2000-09-29 | 2000-09-29 | Constant voltage output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297914A JP4674947B2 (en) | 2000-09-29 | 2000-09-29 | Constant voltage output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108467A true JP2002108467A (en) | 2002-04-10 |
| JP4674947B2 JP4674947B2 (en) | 2011-04-20 |
Family
ID=18779952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297914A Expired - Fee Related JP4674947B2 (en) | 2000-09-29 | 2000-09-29 | Constant voltage output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674947B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1439445A2 (en) * | 2003-01-17 | 2004-07-21 | International Rectifier Corporation | Temperature compensated bandgap voltage reference |
| KR20040084176A (en) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | Current reference circuit |
| JP2005265521A (en) * | 2004-03-17 | 2005-09-29 | Olympus Corp | Temperature detection circuit, temperature detector, and photoelectric converter |
| JP2006238313A (en) * | 2005-02-28 | 2006-09-07 | Sanyo Electric Co Ltd | Integrated circuit for starting load |
| JP2012099065A (en) * | 2010-11-05 | 2012-05-24 | Handotai Rikougaku Kenkyu Center:Kk | Reference voltage source circuit |
| JP5942175B1 (en) * | 2015-02-27 | 2016-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | Current source circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182220A (en) * | 1981-04-30 | 1982-11-10 | Toshiba Corp | Constant-current circuit |
| JPS61120219A (en) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | Constant voltage circuit |
| JPS6292505A (en) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | Differential amplifier circuit |
| JP2743367B2 (en) * | 1988-03-04 | 1998-04-22 | 日本電気株式会社 | Constant current circuit |
| JPH02101510A (en) * | 1988-10-11 | 1990-04-13 | Seiko Epson Corp | Integrated circuit |
| JP3070185B2 (en) * | 1991-10-24 | 2000-07-24 | ミツミ電機株式会社 | Constant voltage circuit |
| JP3591253B2 (en) * | 1997-12-01 | 2004-11-17 | ミツミ電機株式会社 | Temperature compensation circuit and reference voltage generation circuit using the same |
-
2000
- 2000-09-29 JP JP2000297914A patent/JP4674947B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1439445A2 (en) * | 2003-01-17 | 2004-07-21 | International Rectifier Corporation | Temperature compensated bandgap voltage reference |
| EP1439445A3 (en) * | 2003-01-17 | 2005-06-08 | International Rectifier Corporation | Temperature compensated bandgap voltage reference |
| US7164308B2 (en) | 2003-01-17 | 2007-01-16 | International Rectifier Corporation | Temperature compensated bandgap voltage reference |
| KR20040084176A (en) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | Current reference circuit |
| JP2005265521A (en) * | 2004-03-17 | 2005-09-29 | Olympus Corp | Temperature detection circuit, temperature detector, and photoelectric converter |
| JP4642364B2 (en) * | 2004-03-17 | 2011-03-02 | オリンパス株式会社 | Temperature detection circuit, temperature detection device, and photoelectric conversion device |
| JP2006238313A (en) * | 2005-02-28 | 2006-09-07 | Sanyo Electric Co Ltd | Integrated circuit for starting load |
| JP4601455B2 (en) * | 2005-02-28 | 2010-12-22 | 三洋電機株式会社 | Load start integrated circuit |
| JP2012099065A (en) * | 2010-11-05 | 2012-05-24 | Handotai Rikougaku Kenkyu Center:Kk | Reference voltage source circuit |
| JP5942175B1 (en) * | 2015-02-27 | 2016-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | Current source circuit |
| WO2016136948A1 (en) * | 2015-02-27 | 2016-09-01 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | Current source circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4674947B2 (en) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2023097857A1 (en) | Bandgap reference voltage circuit and bandgap reference voltage compensation method | |
| US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
| EP0910164B1 (en) | Improved differential amplifier constituted of bipolar transistors | |
| JP2002108467A (en) | Constant voltage output circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2809927B2 (en) | Constant current source circuit | |
| JPH0954149A (en) | Semiconductor magnetoelectric transducing apparatus | |
| JPH0527139B2 (en) | ||
| JP2729071B2 (en) | Constant current circuit | |
| JP2638771B2 (en) | Reference voltage generator | |
| JP4209072B2 (en) | Full-wave rectifier circuit | |
| JPH09146648A (en) | Reference voltage generating circuit | |
| JP2005209053A (en) | Reference voltage circuit | |
| JP3036084B2 (en) | Constant voltage circuit | |
| JPH036020Y2 (en) | ||
| JP3358301B2 (en) | Constant voltage generator | |
| JP2855726B2 (en) | Reference voltage generation circuit | |
| JPH0477329B2 (en) | ||
| JPH0682309B2 (en) | Reference voltage generation circuit | |
| JPH06236219A (en) | Constant current circuit | |
| JP4224967B2 (en) | Current detection circuit | |
| JPS6297363A (en) | Reference-voltage generating circuit | |
| JPH067379Y2 (en) | Reference voltage source circuit | |
| JPS58146111A (en) | Constant current circuit | |
| JPH0643956A (en) | Reference voltage generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |