JP2002100505A

JP2002100505A - サーミスタ・キャパシタ複合積層セラミック電子部品

Info

Publication number: JP2002100505A
Application number: JP2000287918A
Authority: JP
Inventors: Naoto Kitahara; 直人北原; Koji Yagio; 幸二柳尾
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2000-09-22
Filing date: 2000-09-22
Publication date: 2002-04-05

Abstract

(57)【要約】【課題】電気特性の選択範囲を更に拡大し、任意の半
導体磁器材料系の電子部品と任意の誘電体磁器材料系の
電子部品とを複合化する。【解決手段】半導体磁器材料層はＭｎ，Ｃｏ，Ｎｉ，
Ｃｕ等の２種以上の金属酸化物からなりかつその焼結温
度より１００℃低い温度で仮焼してなる半導体磁器材料
の仮焼体粉末と、Ｎｉ−Ｚｎ−Ｃｕ系フェライト等を主
成分としかつ７００〜８００℃の温度で仮焼してなる絶
縁体磁器材料の仮焼体粉末とを混合・焼成してなり、誘
電体磁器材料層はＰｂＴｉＯ₃等を主成分としかつその
焼結温度より１００℃低い温度で仮焼してなる誘電体磁
器材料の仮焼体粉末と、絶縁体磁器材料の仮焼体粉末と
を混合・焼成してなる。半導体磁器材料層に含まれる絶
縁体磁器材料の仮焼体粉末の割合と誘電体磁器材料層に
含まれる絶縁体磁器材料の仮焼体粉末の割合とが同一で
あってその割合が少なくとも４０〜８０重量％である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サーミスタに相当
する半導体磁器材料層とキャパシタに相当する誘電体磁
器材料層とを積層したセラミック電子部品に関する。更
に詳しくは、水晶等の圧電材料の温度補償用に回路基板
に実装される複合セラミック素子材料として好適な、誘
電体としての特性と、ＮＴＣ（負特性）サーミスタとし
ての特性を兼備する複合積層セラミック電子部品に関す
るものである。

【０００２】

【従来の技術】従来、発振回路の温度補償回路のよう
に、サーミスタとキャパシタ（コンデンサ）とを並列し
た回路を形成する場合には、サーミスタの単品及びキャ
パシタの単品をそれぞれ複数個用い、これらをフロー又
はリフローハンダ付けにより基板に実装することが行わ
れている。しかし、サーミスタやキャパシタを複数個用
いて回路を形成するためには、多くの部品を同一基板上
に実装するために広い実装面積を必要とすることから、
電子機器の小型化が要求されている現状に適合しない。
一方、１つのチップにサーミスタ機能とキャパシタ機能
をもたせた複合素子として、板状のサーミスタ焼結体の
板面に誘電体材料のグリーンシートを重ねて焼結し、そ
の後切断してチップ状としたものや、板状の誘電体焼結
体の板面にサーミスタ材料のグリーンシートを重ねて焼
結し、その後切断してチップ状としたものが公開されて
いる。この複合素子では、部品を積み重ねて実装するこ
とにより、実装面積を小さくすることができるが、部品
を積み重ねた場合には、積層面での密着性が十分でない
ために、所望の電気特性を得ることが困難であった。

【０００３】これらの問題点を解決するために、本出願
人は、ペロブスカイト系誘電体１０〜９０重量％と金属
複合酸化物ＮＴＣサーミスタ９０〜１０重量％とを含む
ことを特徴とする複合セラミック、及びこの複合セラミ
ックの層と内部電極の層とが交互に積層された素体の両
端面に外部電極が形成されてなることを特徴とする複合
セラミック素子を提案した（特開２０００−７２５４
８）。この複合セラミック素子は次の方法により作られ
る。まずペロブスカイト系誘電体と金属複合酸化物ＮＴ
Ｃサーミスタの各々を、原料の混合、焼成（８００〜１
０００℃）により作成し、これらの誘電体とサーミスタ
とを所定割合で混合及び粉砕して混合粉体とする。この
混合粉体に有機溶剤及びバインダを添加し、混練してセ
ラミックペーストとし、常法に従ってグリーンシートと
する。このグリーンシートに対し所定パターンにて内部
電極層形成用の導電材料ペーストを印刷して内部電極層
を形成する。この上にグリーンシートを重ね内部電極層
印刷する。この積層及び印刷を所要回数繰り返すことに
より積層シートとし、この積層シートに加圧処理を施し
た後、チップ状に切断する。そして、脱バインダ後、１
０００〜１２００℃程度で焼成して複合セラミック焼結
体チップとする。このチップにバレル研摩等の研摩処理
を施した後、チップの両端面にディップ法、メッキ法等
により一対の外部電極を形成し、必要に応じ焼成して外
部電極をチップに焼き付け、複合セラミック素子製品と
する。

【０００４】

【発明が解決しようとする課題】しかしながら、上記特
開２０００−７２５４８号公報に示される複合セラミッ
ク素子製品は小型化できるものの、最終的な焼成温度が
１０００〜１２００℃であるため、比抵抗が小さく融点
が９６０℃のＡｇのみを内部電極として用いることがで
きない。このためＡｇに融点の高いＰｄを含有した内部
電極にしなければならず、内部電極の比抵抗が大きくな
る不具合があった。またこの複合セラミックは、誘電体
組成物とサーミスタ組成物の混合粉体の焼結体であるた
め、焼成時に粒子界面にサーミスタ又はキャパシタとし
ての本来の特性を損なう反応生成物が比較的多く生じる
欠点もあった。

【０００５】本発明の目的は、大気中９６０℃以下で焼
結してＡｇ１００％の内部電極を形成でき、かつサーミ
スタ性並列抵抗を１０Ω以上、２５℃の１０〜３０ＭＨ
ｚにおける並列容量を５ｐＦ以上、サーミスタＢ定数を
２０００Ｋ以上にすることができる、サーミスタ・キャ
パシタ複合積層セラミック電子部品を提供することにあ
る。本発明の別の目的は、被焼成物の粒界における反応
生成物が比較的少なく所期のサーミスタ特性及びキャパ
シタ特性が得られ、また焼成後に亀裂や反りが発生しな
い、サーミスタ・キャパシタ複合積層セラミック電子部
品を提供することにある。本発明の更に別の目的は、発
振回路の温度補償回路等のサーミスタ−キャパシタ並列
回路の実装面積を小型化し得る、サーミスタ・キャパシ
タ複合積層セラミック電子部品を提供することにある。

【０００６】

【課題を解決するための手段】請求項１に係る発明は、
図１〜図３及び図５に示すように、半導体磁器材料層１
１と誘電体磁器材料層１２とを積層して基体が形成さ
れ、この半導体磁器材料層１１からなる第１積層体が一
対の第１内部電極３１を有するサーミスタであり、この
誘電体磁器材料層１２からなる第２積層体が互いに平行
に形成された複数の平面状の第２内部電極を有するキャ
パシタであり、半導体磁器材料層１１がＭｎＯ，Ｃｏ
Ｏ，ＮｉＯ，ＣｕＯ，Ｆｅ₂Ｏ₃及びＡｌ₂Ｏ₃からなる群
より選ばれた２種以上の金属酸化物からなりかつその焼
結温度より１００℃低い温度ないしその焼結温度で仮焼
若しくは焼成してなる第１骨材としてのスピネル構造の
半導体磁器材料の仮焼体粉末若しくは焼結体粉末と、９
６０℃以下の温度で焼結可能であって７００〜８００℃
の温度で仮焼してなるマトリックス材としての絶縁体磁
器材料の仮焼体粉末とを混合して焼成してなり、誘電体
磁器材料層１２がＰｂＴｉＯ₃、ＢａＴｉＯ₃及びＳｒＴ
ｉＯ₃からなる群より選ばれた１種又は２種以上を主成
分としかつその焼結温度より１００℃低い温度ないしそ
の焼結温度で仮焼若しくは焼成してなる第２骨材として
の誘電体磁器材料の仮焼体粉末若しくは焼結体粉末と、
マトリックス材としての上記絶縁体磁器材料とを混合し
て焼成してなり、半導体磁器材料層１１に含まれる絶縁
体磁器材料の仮焼体粉末の体積割合と誘電体磁器材料層
１２に含まれる絶縁体磁器材料の仮焼体粉末の体積割合
とが同一であってこの体積割合が４０〜８０体積％であ
ることを特徴とするサーミスタ・キャパシタ複合積層セ
ラミック電子部品である。

【０００７】この請求項１に記載された複合積層セラミ
ック電子部品では、半導体磁器材料及び誘電体磁器材料
は予め焼結温度又はそれに近い温度で焼成若しくは仮焼
されているため、第１及び第２積層体の焼成時に、半導
体磁器材料及び絶縁体磁器材料の粒界や、誘電体磁器材
料及び絶縁体磁器材料の粒界における反応性が抑制され
る。また絶縁体磁器材料は上記第１及び第２積層体を９
６０℃以下の温度で焼成するときに上記半導体磁器材料
や誘電体磁器材料を分散状態でそれぞれ被包するので、
サーミスタ性並列抵抗を１０Ω以上、２５℃の１０〜３
０ＭＨｚにおける並列容量を５ｐＦ以上、サーミスタＢ
定数を２０００Ｋ以上にすることができ、かつ絶縁体磁
器材料により低温焼結を実現できる。

【０００８】請求項２に係る発明は、請求項１に係る発
明であって、更に半導体磁器材料層１１に含まれる半導
体磁器材料の仮焼体粉末若しくは焼結体粉末の体積割合
と誘電体磁器材料層１２に含まれる誘電体磁器材料の仮
焼体粉末若しくは焼結体粉末の体積割合が同一であるこ
とを特徴とする。請求項３に係る発明は、請求項１に係
る発明であって、更に半導体磁器材料層１１に含まれる
半導体磁器材料の仮焼体粉末若しくは焼結体粉末の体積
割合が誘電体磁器材料層１２に含まれる誘電体磁器材料
の仮焼体粉末若しくは焼結体粉末の体積割合と異なり、
この体積割合の異なる分だけ絶縁体磁器材料の焼結体粉
末が第３骨材として含まれることを特徴とする。この請
求項２又は３に記載された複合積層セラミック電子部品
では、第１及び第２積層体の熱膨張係数や焼成温度等を
同一にすることができるので、焼成後に亀裂や反りが発
生しない。

【０００９】請求項４に係る発明は、請求項１ないし３
いずれかに係る発明であって、更に絶縁体磁器材料がＮ
ｉ−Ｚｎ−Ｃｕ系フェライトを主成分とする磁器材料の
仮焼体粉末であることを特徴とする。これらの絶縁体磁
器材料は半導体磁器材料のサーミスタとしての特性、及
び誘電体磁器材料のキャパシタとしての特性を損うこと
が比較的少ない。

【００１０】請求項５に係る発明は、請求項１ないし４
いずれかに係る発明であって、更に第１内部電極３１及
び第２内部電極３２がそれぞれＡｇ１００％からなるこ
とを特徴とする。この請求項５に記載された複合積層セ
ラミック電子部品では、絶縁体磁器材料の存在により低
温で焼結することができるので、Ａｇ１００％の内部電
極を実現できる。

【００１１】

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。本発明の電子部品は、半導体磁器材
料及び誘電体磁器材料を用いてサーミスタとキャパシタ
とを複合化した積層セラミック型チップ部品である。図
１〜図５に示すように、積層セラミック形チップ部品１
０は半導体磁器材料層１１（以下、半導体層という）と
誘電体磁器材料層１２（以下、誘電体層という）とを積
層して形成された基体１３を備える。半導体層１１から
なる第１積層体内には積層面に沿って互いに対向するよ
うに形成された一対の内部電極３１がが設けられ、誘電
体層１２からなる第２積層体内には互いに平行に形成さ
れた複数の平面状の内部電極３２が設けられる（図２、
図３及び図５）。

【００１２】半導体層１１はＭｎＯ，ＣｏＯ，ＮｉＯ，
ＣｕＯ，Ｆｅ₂Ｏ₃及びＡｌ₂Ｏ₃からなる群より選ばれた
２種以上の金属酸化物からなりかつその焼結温度より１
００℃低い温度ないしその焼結温度で仮焼若しくは焼成
してなるスピネル構造の半導体磁器材料（第１骨材）の
仮焼体粉末若しくは焼結体粉末と、９６０℃以下の温度
で焼結可能であって７００〜８００℃の温度で仮焼して
なる絶縁体磁器材料（マトリックス材）の仮焼体粉末と
を混合して焼成してなる（図４）。誘電体層１２はＰｂ
ＴｉＯ₃、ＢａＴｉＯ₃及びＳｒＴｉＯ₃からなる群より
選ばれた１種又は２種以上を主成分としかつその焼結温
度より１００℃低い温度ないしその焼結温度で仮焼若し
くは焼成してなる誘電体磁器材料（第２骨材）の仮焼体
粉末若しくは焼結体粉末と、上記マトリックス材の仮焼
体粉末とを混合して焼成してなる（図４）。また半導体
層１１に含まれるマトリックス材の仮焼体粉末の体積割
合と誘電体層１２に含まれるマトリックス材の仮焼体粉
末の体積割合とは同一であって、その体積割合は４０〜
８０体積％の範囲内にある。

【００１３】また半導体層１１に含まれる第１骨材の仮
焼体粉末若しくは焼結体粉末の体積割合は誘電体層１２
に含まれる第２骨材の仮焼体粉末若しくは焼結体粉末の
体積割合と同一であっても、或いは異なってもよい。半
導体層１１に含まれる第１骨材の仮焼体粉末若しくは焼
結体粉末の体積割合が誘電体層１２に含まれる第２骨材
の仮焼体粉末若しくは焼結体粉末の体積割合と異なる場
合には、その体積割合の異なる分だけマトリックス材の
焼結体粉末を第３骨材として含ませる。更に基体１３の
両端にはそれぞれ第１及び第２外部電極４１，４２が形
成される（図１，図２及び図５）。第１及び第２外部電
極４１，４２は内部電極３１及び内部電極３２に電気的
に接続される。上記内部電極３１及び内部電極３２はＡ
ｇ１００％によりそれぞれ形成されることが好ましい。

【００１４】本発明の電子部品の製造方法を図３及び図
４に基づいて説明する。 (a) 半導体磁器材料（第１骨材）の製造方法半導体磁器材料は、Ｍｎ酸化物（ＭｎＯ）粉末，Ｃｏ酸
化物（ＣｏＯ）粉末，Ｎｉ酸化物（ＮｉＯ）粉末，Ｃｕ
酸化物（ＣｕＯ）粉末、Ｆｅ酸化物（Ｆｅ₂Ｏ₃）粉末及
びＡｌ酸化物（Ａｌ₂Ｏ₃）粉末からなる群より選ばれた
２種以上を主な原料粉末とする。原料粉末にはＢ定数及
び抵抗率の調整又は誘電率の減少の目的で上記金属元素
以外の他の元素（例えば、Ｍｇ、Ｃａ、Ｓｉ等）を含有
させることもできる。上記原料粉末を湿式又は乾式で所
定の割合で混合し第１混合粉末を得る。得られた第１混
合粉末にバインダを加えて混練造粒し、所定の形状に成
形する。この成形体を大気雰囲気でその焼結温度より１
００℃、好ましくは５０℃低い温度で仮焼するか、或い
はその焼結温度で焼成して金属酸化物の仮焼体若しくは
焼結体を作製する。上記仮焼温度若しくは焼成温度は原
料粉末の組成に応じて変化するが、例えば１０００〜１
４００℃である。焼結温度より１００℃低くてもよいの
は、後述する第４及び第５混合粉末で焼成するときにこ
の温度であってもこの仮焼体粉末の粒界での反応性を抑
えられるからである。

【００１５】次いで得られた金属酸化物の仮焼体若しく
は焼結体をボールミル等で粉砕して篩い分けし平均粒径
が１０μｍ以下、好ましくは１〜６μｍの第１骨材とす
る。これは、積層サーミスタでは通常一層の厚さは２０
μｍ以下であり、第１骨材の平均粒径が１０μｍを越え
ると第１骨材とマトリックス材を含んだ層を形成できな
いからである。この第１骨材の粒径は次に述べるマトリ
ックス材の絶縁体磁器材料粉末の粒径より大きくする。
好ましくはマトリックス材より１桁程度大きくする。こ
れは半導体磁器材料の粒径を絶縁体磁器材料の粒径より
同等若しくは小さくすると、半導体磁器材料及び絶縁体
磁器材料を混合して焼成したときに、半導体磁器材料層
内に空隙が発生し、半導体磁器材料層のクラック、歪み
の原因となるからである。

【００１６】(b) 誘電体磁器材料（第２骨材）の製造方
法誘電体磁器材料は、ＰｂＴｉＯ₃、ＢａＴｉＯ₃及びＳｒ
ＴｉＯ₃からなる群より選ばれた１種又は２種以上を主
成分とする。即ち第２骨材はＰｂ₂Ｏ粉末，ＢａＯ粉末
及びＳｒＯ粉末からなる群より選ばれた１種又は２種以
上の粉末と、ＴｉＯ₂粉末とを主な原料粉末とする。上
記原料粉末には高誘電率化又は温度特性の安定化等の目
的で他の元素（例えば、Ｍｏ、Ｗ、Ａｇ等）を含有させ
ることもできる。上記原料粉末を湿式又は乾式で所定の
割合で混合し第２混合粉末を得る。得られた第２混合粉
末にバインダを加えて混練造粒し、所定の形状に成形す
る。この成形体を大気中でその焼結温度より１００℃、
好ましくは５０℃低い温度で仮焼するか、或いはその焼
結温度で焼成して仮焼体若しくは焼結体を作製する。上
記仮焼温度若しくは焼成温度は、原料粉末の組成に応じ
て変化するが、例えば１１００〜１３００℃である。焼
結温度より１００℃低くてもよいのは、上記(a)で述べ
た理由と同じである。

【００１７】次いで得られた金属酸化物の仮焼体若しく
は焼結体をボールミル等で粉砕して篩い分けし平均粒径
が１０μｍ以下、好ましくは１〜６μｍの第２骨材とす
る。これは、積層キャパシタ（コンデンサ）では通常一
層の厚さは１０〜２０μｍであり、第２骨材の平均粒径
が１０μｍを越えると第２骨材とマトリックス材を含ん
だ層を形成できないからである。この第２骨材の粒径
は、次に述べるマトリックス材の絶縁体磁器材料粉末の
粒径より大きくする。好ましくはマトリックス材より１
桁程度大きくする。この理由は上記(a)で述べた理由と
同じであって、誘電体磁器材料層のクラック、歪みの原
因となるからである。

【００１８】(c) 絶縁体磁器材料（マトリックス材）の
製造方法絶縁体磁器材料は、９６０℃以下の温度で焼結可能であ
って７００〜８００℃の温度で仮焼してなる、Ｎｉ−Ｚ
ｎ−Ｃｕ系フェライトを主成分とする磁器材料の仮焼体
粉末である。このＮｉ−Ｚｎ−Ｃｕ系フェライトを主成
分とする磁性体磁器材料は、Ｆｅ酸化物（Ｆｅ₂Ｏ₃）粉
末、Ｎｉ酸化物（ＮｉＯ）粉末、Ｚｎ酸化物（ＺｎＯ）
粉末及びＣｕ酸化物（ＣｕＯ）を主な原料粉末とする。
原料粉末には焼結性の向上の目的で上記金属元素以外の
他の元素（例えば、Ｍｇ、Ｃａ等）を含有させることも
できる。上記原料粉末を湿式又は乾式で所定の割合で混
合し第３混合粉末を得る。Ｆｅ₂Ｏ₃は４８〜５２モル
％、ＮｉＯは１０〜４０モル％、ＺｎＯは１０〜４０モ
ル％及びＣｕＯは１０〜３０モル％の割合で秤量され
る。得られた第３混合粉末を７００〜８００℃の温度で
仮焼して仮焼体を得て、このＮｉ−Ｚｎ−Ｃｕ系フェラ
イト仮焼体をボールミル等で粉砕して篩い分けし、上記
(a)及び(b)で述べた第１及び第２骨材より小さい粒径の
マトリックス材となる粉末状の絶縁体磁器材料の仮焼体
粉末を得る。第１及び第２骨材の平均粒径を１〜１０μ
ｍにするときには、上述した理由により、絶縁体磁器材
料のマトリックス材の平均粒径を１μｍ未満、好ましく
は０．１〜０．５μｍにする。

【００１９】(d) 内部電極３１を含む第１積層体の製造
方法上記(a)の第１骨材の仮焼体粉末等（第１混合粉末）と
上記(c)のマトリックス材の仮焼体粉末（第３混合粉
末）とを湿式又は乾式で混合して第４混合粉末を得る。
その混合割合はマトリックス材が４０〜８０体積％であ
り、残部が第１骨材である。マトリックス材が４０体積
％未満では焼成後の第１積層体が多孔質になり実用上の
強度が得られない上、第１積層体をめっきしたときにめ
っき液が第１積層体内部に侵入するおそれがある。また
８０体積％を越えると第１骨材の割合が減少し過ぎて、
サーミスタ特性に優れた第１積層体が得られない。第１
骨材及びマトリックス材の混合割合は、必要とするサー
ミスタ特性に応じて上記範囲内から決定される。

【００２０】図３に示すように、グリーンの状態の第１
積層体は複数の半導体層１１ａ，１１ｂを積層し、これ
らの半導体層１１ａ，１１ｂの表面に第１内部電極３１
を形成して作られる。半導体層１１ａ，１１ｂ形成する
には、第４混合粉末に分散剤、バインダ、可塑剤、溶剤
等を添加して混合し、印刷用材料ペースト（以下、第１
印刷ペーストという）又はグリーンシート形成用ペイン
ト（以下、第１シート用ペイントという）のいずれか一
方又は双方を調製した後、印刷積層又はシート積層のい
ずれか一方又は双方によりグリーンの状態の第１積層体
２１を作製する。内部電極３１は上記第１印刷ペースト
又は第１シート用ペイントの積層の間にＡｇ１００％の
導電ペーストを印刷し形成する。

【００２１】(e) 内部電極３２を含む第２積層体の第１
積層体への積層方法上記(b)の第２骨材の仮焼体粉末等（第２混合粉末）と
上記(c)のマトリックス材の仮焼体粉末（第３混合粉
末）とを湿式又は乾式で混合して第５混合粉末を得る。
その混合割合はマトリックス材が４０〜８０体積％であ
り、残部が第２骨材である。マトリックス材が４０体積
％未満では焼成後の第２積層体が多孔質になり実用上の
強度が得られない上、第２積層体をめっきしたときにめ
っき液が第２積層体内部に侵入するおそれがある。また
８０体積％を越えると第２骨材の割合が減少し過ぎて、
高誘電率の第２積層体が得られない。第２骨材及びマト
リックス材の混合割合は、必要とする誘電率に応じて上
記範囲内から決定される。

【００２２】図３に示すように、グリーンの状態の第２
積層体の誘電体層１２は第１グリーン積層体２２上に積
層される。第２積層体は複数の誘電体層１２ａ，１２
ｂ，１２ｃを積層し、これらの誘電体層１２ａ，１２ｂ
の表面に第２内部電極３２を形成して作られる。誘電体
層１２ａ〜１２ｃを形成するには、第５混合粉末に分散
剤、バインダ、可塑剤、溶剤等を添加して混合し、第２
印刷ペースト又は第２シート用ペイントのいずれか一方
又は双方を調製した後、印刷積層又はシート積層のいず
れか一方又は双方によりグリーンの状態の第１積層体２
１上に積層する。内部電極３２は上記第２印刷ペースト
又は第２シート用ペイントの積層の間にＡｇ１００％の
導電ペーストを印刷し形成する。

【００２３】なお、誘電体層１２に含まれる第２骨材の
仮焼体粉末の体積割合は半導体層１１に含まれる第１骨
材の仮焼体粉末等の体積割合と同一であっても、或いは
異なっていてもよい。但し、誘電体層１２に含まれる第
２骨材の体積割合が半導体層１１に含まれる第１骨材の
割合と異なる場合には、その体積割合の異なる分だけマ
トリックス材の焼結体粉末を第３骨材として含有させ
る。例えば、半導体層１１中の第１骨材の割合が６０体
積％で、誘電体層１２中の第２骨材の割合が４０体積％
である場合、誘電体層１２中の２０体積％（６０体積％
−４０体積％）は第１骨材と同一粒径のマトリックス材
を大気中でその焼結温度で４時間程度保持して得られた
焼結体粉末を第３骨材として用いる。

【００２４】積層された第１及び第２積層体であるグリ
ーン状態の積層体２３を所定の寸法に切断し、大気中で
２００〜４００℃で２４時間以上保持して脱バインダ処
理を行った後に、９６０℃以下の温度の大気雰囲気で焼
成する。この焼成により半導体層１１中の上記(c)のマ
トリックス材が焼結体となり、この焼結体の内部に予め
焼結若しくはほぼ焼結していた第１骨材が分散し、誘電
体層１２中の上記(c)のマトリックス材が焼結体とな
り、この焼結体の内部に予め焼結若しくはほぼ焼結して
いた第２骨材及び予め焼結していたマトリックス材（第
２骨材と同一粒径のもの）が分散する。９６０℃以下の
焼成温度はＡｇの融点より低いため内部電極３１及び内
部電極３２は焼成により損われず、かつＡｇ１００％の
内部電極３１及び内部電極３２はその比抵抗を小さくす
ることができる。更に上記焼成体の両端にＡｇを主成分
とする導電ペーストを焼付ける。これにより内部電極３
１及び内部電極３２に電気的に接続された第１及び第２
外部電極４１，４２が形成されて、積層セラミック型チ
ップ部品１０が製造される。

【００２５】

【実施例】次に本発明の実施例を詳しく説明する。＜実施例１＞図４に示すように、先ずＭｎＯ₃粉末を４
５モル％、ＣｏＯを４６モル％及びＣｕＯを９モル％そ
れぞれ秤量し、湿式ミルにより混合した。この混合粉末
にバインダを加えて混練造粒し、所定の形状に成形した
後、この成形体を１３００℃で４時間、大気雰囲気で焼
成して焼結体を得た。この焼結体をボールミルで粉砕し
て篩い分けし平均粒径が６μｍの第１骨材（半導体磁器
材料）の焼結体粉末を製造した。

【００２６】またＦｅ₂Ｏ₃粉末を５０モル％、ＮｉＯを
１５モル％、ＺｎＯを２５モル％及びＣｕＯを１０モル
％それぞれ秤量し、湿式ミルにより混合した。この混合
粉末を８００℃で４時間、大気雰囲気で仮焼してＮｉ−
Ｚｎ−Ｃｕフェライト仮焼体を得た。この仮焼体をボー
ルミルで粉砕して篩い分けし、平均粒径が０．３μｍの
マトリックス材（絶縁体磁器材料）の仮焼体粉末を製造
した。

【００２７】一方、ＳｒＯ粉末を５０モル％及びＴｉＯ
₂粉末を５０モル％それぞれ秤量し、湿式ミルにより混
合した。この混合粉末にバインダを加えて混練造粒し、
所定の形状に成形した後、この成形体を１２５０℃で４
時間、大気雰囲気で焼成してＳｒＴｉＯ₃の焼結体を得
た。この焼結体をボールミルで粉砕して篩い分けし平均
粒径が６μｍの第２骨材（誘電体磁器材料）の焼結体粉
末を製造した。また上記マトリックス材と同様にＦｅ₂
Ｏ₃粉末を５０モル％、ＮｉＯを１５モル％、ＺｎＯを
２５モル％及びＣｕＯを１０モル％それぞれ秤量し、湿
式ミルにより混合した後に、この混合粉末を８００℃で
４時間、大気雰囲気で仮焼してＮｉ−Ｚｎ−Ｃｕフェラ
イト仮焼体を得た。この仮焼体をボールミルで粉砕して
篩い分けし、平均粒径が０．３μｍのマトリックス材の
焼結体粉末を製造した。

【００２８】次いで得られた第１骨材の焼結体粉末とマ
トリックス材の仮焼体粉末を、第１骨材の焼結体粉末／
マトリックス材の仮焼体粉末＝６０体積％／４０体積％
の比率で湿式混合して第３混合粉末を作製し、この混合
粉末に分散剤、バインダ、可塑剤、溶剤等をそれぞれ添
加して混合し、第１印刷ペーストを調製した。この第１
印刷ペーストと、Ａｇ１００％の導電ペーストと交互に
スクリーン印刷することによりグリーン状態の第１積層
体を作製した。次に第２骨材の焼結体粉末とマトリック
ス材の仮焼体粉末を、第２骨材の焼結体粉末／マトリッ
クス材の仮焼体粉末＝６０体積％／４０体積％の比率で
湿式混合して第５混合粉末を作製し、この混合粉末に分
散剤、バインダ、可塑剤、溶剤等をそれぞれ添加して混
合し、第２印刷ペーストを調製した。この第２印刷ペー
ストと、Ａｇ１００％の導電ペーストとを第１グリーン
積層体上に交互にスクリーン印刷することにより第２グ
リーン積層体を作製した。第１及び第２積層体によりグ
リーン状態の積層体が形成される。

【００２９】このグリーン状態の積層体の形成方法を図
３に基づいて説明する。図３(a-1)〜(i-1)は積層過程の
上面図であり、図３(a-2)〜(i-2)は積層過程の図３(a-
1)〜(i-1)におけるＡ−Ａ線断面図である。

【００３０】先ず図３(a-1)〜(a-2)に示すように上記の
ように調製された第１印刷ペーストからなるグリーン状
態の第１積層体２１の第１ベース部１１ａを用意した。
次いで第１ベース部１１ａ上に導電ペーストにより電極
膜１１ｃを第１ベース部１１ａより一回り小さく形成し
た（図３(b-1)〜(b-2)）。その上に第１印刷ペーストを
スクリーン印刷して第１積層体２１の第１中間部１１ｂ
を形成した（図３(c-1)〜(c-2)）。この中間部１１ｂ上
に導電ペーストにより電極膜１１ｄを第１中間部１１ｂ
より一回り小さく形成した（図３(d-1)〜(d-2)）。

【００３１】この電極膜１１ｄを形成した中間部１１ｂ
の上に第２印刷ペーストを全面にスクリーン印刷して第
２積層体の第２ベース部１２ａを形成した（図３(e-1)
〜(e-2)）。次に第２ベース部１２ａ上に導電ペースト
により電極膜１２ｄを第２ベース部１２ａより一回り小
さく形成した（図３(f-1)〜(f-2)）。その上に第２印刷
ペーストをスクリーン印刷してグリーン状態の第２積層
体２２の第２中間部１２ｂを形成した（図３(g-1)〜(g-
2)）。この第２中間部１２ｂの上に導電ペーストにより
電極膜１２ｅを第２中間部１２ｂより一回り小さく形成
した（図３(h-1)〜(h-2)）。これにより、電極膜１２ｄ
及び電極膜１２ｅは第２中間部１２ｂを挟んで平行にな
るように形成された。その上に第２印刷ペーストを全面
にスクリーン印刷して第２積層体２２の第２アッパ部１
２ｃを形成した（図３(i-1)〜(i-2)）。

【００３２】第１及び第２積層体２１，２２を積層して
得られたグリーン状態の積層体２３を大気中、２００〜
４００℃の温度で２４時間保持して脱バインダ処理した
後、大気中で９００℃に４時間保持して焼成し、内部電
極３１及び３２を有する焼結体を得た。焼結体の両端に
は内部電極３１である導体膜１１ｃ，１１ｄと内部電極
３２である導体膜１２ｄ，１２ｅの一部がそれぞれ露出
した。図１及び図５に示すように、この焼結体の両端に
Ａｇを主成分とする導電ペーストを焼付けて第１及び第
２外部電極４１，４２を形成し、これにより図１及び図
５に示すような積層セラミック型チップ部品１０を得
た。このチップ部品１０の等価回路を図２に示す。

【００３３】＜実施例２＞第１骨材としてＭｎＯ₃粉末
を２９モル％、ＣｏＯを４４モル％及びＡｌ₂Ｏ₃粉末を
ＡｌＯ_3/2換算で２７モル％それぞれ秤量し、湿式ミル
により混合した。この混合粉末にバインダを加えて混練
造粒し、所定の形状に成形した後、この成形体を１３０
０℃で４時間、大気雰囲気で焼成して焼結体を得た。こ
の焼結体をボールミルで粉砕して篩い分けし平均粒径が
６μｍの第１骨材（半導体磁器材料）の焼結体粉末を製
造した。第２骨材としてＰｂＯ粉末及びＴｉＯ₂粉末を
それぞれ５０モル％及び５０モル％ずつ秤量し、湿式ミ
ルにより混合した。この混合粉末にバインダを加えて混
練造粒し、所定の形状に成形した後、この成形体を１２
５０℃で４時間、大気雰囲気で焼成してＰｂＴｉＯ₃の
焼結体を得た。この焼結体をボールミルで粉砕して篩い
分けし平均粒径が６μｍの第２骨材（誘電体磁器材料）
の焼結体粉末を製造した。上記以外は実施例１と同様に
して積層セラミック型チップ部品を作製した。この積層
セラミック型チップ部品を実施例２とした。

【００３４】＜実施例３＞第１骨材の焼結体粉末がＭｎ
Ｏ₃粉末を４５モル％、ＣｏＯを４６モル％及びＣｕＯ
を９モル％を混合・造粒・成形・焼成・粉砕して作製さ
れ、マトリックス材の仮焼体粉末がＦｅ₂Ｏ₃粉末を５０
モル％、ＮｉＯを１５モル％，ＺｎＯを２５モル％及び
ＣｕＯを１０モル％を混合・造粒・成形・焼成・粉砕し
て作製される。また第２骨材の焼結体粉末がＰｂＯ粉末
及びＴｉＯ₂粉末をそれぞれ５０モル％及び５０モル％
ずつ秤量し、湿式ミルにより混合した。更に第１骨材の
焼結体粉末とマトリックス材の仮焼体粉末を、第１骨材
の焼結体粉末／マトリックス材の仮焼体粉末＝６０体積
％／４０体積％の比率で混合して第４混合粉末を作製し
た。また第２骨材の焼結体粉末とマトリックス材の仮焼
体粉末を、第２骨材の焼結体粉末／マトリックス材の仮
焼体粉末／マトリックス材の焼結体粉末＝４０体積％／
４０体積％／２０体積％の比率で混合して第５混合粉末
を作製した。上記以外は第１の実施の形態と同様にして
積層セラミック型チップ部品を得た。この積層セラミッ
ク型チップ部品を実施例３とした。

【００３５】＜比較評価及び評価＞実施例１〜３の積層
セラミック型チップ部品の第１積層体内の直流抵抗値を
測定し、この結果に基づいてＢ定数を計算した。また第
２積層体内のキャパシタの静電容量を測定した。その結
果を骨材組成，マトリックス材組成，これらの混合比及
び焼成温度とともに表１に示す。

【００３６】

【表１】

【００３７】表１において、実施例３の誘電体層の混合
比の中で（）内はマトリックス材の焼結粉末の比率を表
す。表１から明らかなように、サーミスタ素子とキャパ
シタ素子を単一素子内部に並列に形成した複合素子が９
００℃程度の大気雰囲気焼成にて得られた。またここで
は特に記載していないが、骨材の材料組成及び骨材とマ
トリックス材の混合比を変更することにより広い範囲の
回路定数を持つ素子を得ることもできた。また実施例３
の積層セラミック型チップ部品は上記のように第２骨材
の組成比を第１骨材の組成比と変えても、実施例１及び
２の積層セラミック型チップ部品（磁性体層中の第１骨
材の割合と誘電体層中の第２骨材の割合とを同一にし
た。）と同様に、亀裂や反りが発生することはなかっ
た。

【００３８】

【発明の効果】以上述べたように、本発明によれば、半
導体層がＭｎＯ，ＣｏＯ，ＮｉＯ，ＣｕＯ，Ｆｅ₂Ｏ₃及
びＡｌ₂Ｏ₃からなる群より選ばれた２種以上の金属酸化
物からなる第１骨材の仮焼体粉末等とＮｉ−Ｚｎ−Ｃｕ
系フェライト等を主成分とするマトリックス材の仮焼体
粉末とを混合・焼成してなり、誘電体層がＰｂＴｉＯ₃
等を主成分とする第２骨材の仮焼体粉末等と上記マトリ
ックス材の仮焼体粉末とを混合・焼成してなり、半導体
層中及び誘電体層中のマトリックス材の仮焼体粉末の体
積割合が同一であってその割合が少なくとも４０〜８０
重量％としたので、第１及び第２積層体の焼成時に第１
骨材及びマトリックス材の粒界や、マトリックス材及び
第２骨材の粒界における反応性が抑制される。またマト
リックス材は第１及び第２積層体を９６０℃以下の温度
で焼成するときに第１及び第２骨材を分散状態でそれぞ
れ被包するので、サーミスタ性並列抵抗を１０Ω以上、
２５℃の１０〜３０ＭＨｚにおける並列容量を５ｐＦ以
上、サーミスタＢ定数を２０００Ｋ以上にすることがで
き、かつマトリックス材により低温焼結を実現できる。

【００３９】また半導体層中の第１骨材の仮焼体粉末等
の体積割合が誘電体層中の第２骨材の仮焼体粉末等の体
積割合と同一とすれば、第１及び第２積層体の熱膨張係
数や焼成温度を同一にすることができるので、焼成後に
亀裂や反りが発生することはない。また半導体層中の第
１骨材の仮焼体粉末等の体積割合が誘電体層中の第２骨
材の仮焼体粉末等の体積割合と異なっても、その体積割
合の異なる分だけマトリックス材の焼結体粉末とすれ
ば、上記と同様に第１及び第２積層体の熱膨張係数や焼
成温度を同一にすることができるので、焼成後に亀裂や
反りが発生することはない。更にマトリックス材の存在
により低温で焼成することができるので、Ａｇ１００％
の内部導体及び内部電極を実現できる。

【図面の簡単な説明】

【図１】本発明実施形態及び実施例１の積層セラミック
型チップ部品の外観斜視図。

【図２】その等価回路図。

【図３】本発明実施形態及び実施例１の積層セラミック
型チップ部品を製造する工程を示す図。

【図４】本発明実施形態及び実施例１の積層セラミック
型チップ部品を製造工程を示すブロック線図。

【図５】本発明実施形態及び実施例１の積層セラミック
型チップ部品の縦断面図。

【符号の説明】

１０積層セラミック型チップ部品（電子部品）１１半導体層（半導体磁器材料層）１２誘電体層（誘電体磁器材料層）１３基体３１第１内部電極３２第２内部電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4G018 AA01 AA21 AA22 AA23 AA24 AA25 AA28 AB02 AC01 5E034 AC02 BA10 BB01 BC02 DA02 DB15 DB20 DC05 DD04

Claims

【特許請求の範囲】

【請求項１】半導体磁器材料層(11)と誘電体磁器材料
層(12)とを積層して基体が形成され、前記半導体磁器材
料層(11)からなる第１積層体が一対の第１内部電極(31)
を有するサーミスタであり、前記誘電体磁器材料層(12)
からなる第２積層体が互いに平行に形成された複数の平
面状の第２内部電極(32)を有するキャパシタであり、前記半導体磁器材料層(11)がＭｎＯ，ＣｏＯ，ＮｉＯ，
ＣｕＯ，Ｆｅ₂Ｏ₃及びＡｌ₂Ｏ₃からなる群より選ばれた
２種以上の金属酸化物からなりかつその焼結温度より１
００℃低い温度ないしその焼結温度で仮焼若しくは焼成
してなる第１骨材としてのスピネル構造の半導体磁器材
料の仮焼体粉末若しくは焼結体粉末と、９６０℃以下の
温度で焼結可能であって７００〜８００℃の温度で仮焼
してなるマトリックス材としての絶縁体磁器材料の仮焼
体粉末とを混合して焼成してなり、前記誘電体磁器材料層(12)がＰｂＴｉＯ₃、ＢａＴｉＯ₃
及びＳｒＴｉＯ₃からなる群より選ばれた１種又は２種
以上を主成分としかつその焼結温度より１００℃低い温
度ないしその焼結温度で仮焼若しくは焼成してなる第２
骨材としての誘電体磁器材料の仮焼体粉末若しくは焼結
体粉末と、マトリックス材としての前記絶縁体磁器材料
とを混合して焼成してなり、前記半導体磁器材料層(11)に含まれる絶縁体磁器材料の
仮焼体粉末の体積割合と前記誘電体磁器材料層(12)に含
まれる絶縁体磁器材料の仮焼体粉末の体積割合とが同一
であって前記体積割合が４０〜８０体積％であることを
特徴とするサーミスタ・キャパシタ複合積層セラミック
電子部品。
【請求項２】半導体磁器材料層(11)に含まれる半導体
磁器材料の仮焼体粉末若しくは焼結体粉末の体積割合と
誘電体磁器材料層(12)に含まれる誘電体磁器材料の仮焼
体粉末若しくは焼結体粉末の体積割合が同一である請求
項１記載のサーミスタ・キャパシタ複合積層セラミック
電子部品。
【請求項３】半導体磁器材料層(11)に含まれる半導体
磁器材料の仮焼体粉末若しくは焼結体粉末の体積割合が
誘電体磁器材料層(12)に含まれる誘電体磁器材料の仮焼
体粉末若しくは焼結体粉末の体積割合が異なり、前記体
積割合の異なる分だけ絶縁体磁器材料の焼結体粉末が第
３骨材として含まれる請求項１記載のサーミスタ・キャ
パシタ複合積層セラミック電子部品。
【請求項４】絶縁体磁器材料がＮｉ−Ｚｎ−Ｃｕ系フ
ェライトを主成分とする磁器材料の仮焼体粉末である請
求項１ないし３いずれか記載のサーミスタ・キャパシタ
複合積層セラミック電子部品。
【請求項５】第１内部電極(31)及び第２内部電極(32)
がそれぞれＡｇ１００％からなる請求項１ないし４いず
れか記載のサーミスタ・キャパシタ複合積層セラミック
電子部品。