JP2002190490A - Electronic component provided with bump - Google Patents
Electronic component provided with bumpInfo
- Publication number
- JP2002190490A JP2002190490A JP2000387621A JP2000387621A JP2002190490A JP 2002190490 A JP2002190490 A JP 2002190490A JP 2000387621 A JP2000387621 A JP 2000387621A JP 2000387621 A JP2000387621 A JP 2000387621A JP 2002190490 A JP2002190490 A JP 2002190490A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bump
- electrode
- electronic component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電極と、この電極
の表面に形成され相手部材と接合するために溶融される
バンプとを有する電子部品に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having an electrode and a bump formed on the surface of the electrode and melted to be joined to a mating member.
【０００２】[0002]
【従来の技術】従来より、バンプを有する電子部品と相
手部材とを、当該バンプを介して接合する場合、通常、
バンプ及び相手部材の電極のうち、どちらか一方をＡｕ
（金）もしくはＡｇ（銀）より構成し、他方をＳｎ（す
ず）より構成し、電子部品のバンプと相手部材の電極と
を熱圧着させてＳｎとＡｕもしくはＳｎとＡｇの拡散合
金層を形成することにより接合する方法が採用されてい
る（例えば、特開平９−１０２５１４号等）。2. Description of the Related Art Conventionally, when an electronic component having a bump and a mating member are joined via the bump, usually,
Either the bump or the electrode of the mating member is Au
(Au) or Ag (Silver), the other being Sn (Tin), and forming a diffusion alloy layer of Sn and Au or Sn and Ag by thermocompression bonding of a bump of an electronic component and an electrode of a partner member. Then, a bonding method is adopted (for example, Japanese Patent Laid-Open No. 9-102514).
【０００３】[0003]
【発明が解決しようとする課題】本発明者は、電子部品
のバンプをＳｎにより構成した場合について検討した。
バンプは電子部品の電極表面に形成されるが、この電極
表面にＳｎよりなるバンプを形成する場合、例えば、電
極を構成する金属（アルミや銅等）とＳｎとの拡散を防
止するための拡散防止層（バリアメタル）を介してバン
プを形成する。The present inventor has studied the case where the bumps of the electronic component are made of Sn.
The bump is formed on the surface of the electrode of the electronic component. When a bump made of Sn is formed on the surface of the electrode, for example, a diffusion for preventing the diffusion of the metal (aluminum, copper, or the like) constituting the electrode and Sn. A bump is formed via a prevention layer (barrier metal).
【０００４】しかしながら、このようにＳｎを含むバン
プを有する電子部品を形成し、これを相手部材に接合し
ようとすると、つぎのような問題が生じる。すなわち、
バンプを構成するＳｎは、非常に酸化されやすい特性を
持つため、接合前においてＳｎが酸化されてしまうと、
接合の歩留まり低下を引き起こす。[0004] However, when an electronic component having a bump containing Sn is formed as described above and this is to be joined to a mating member, the following problem occurs. That is,
Since Sn forming the bump has a very oxidizable property, if Sn is oxidized before bonding,
This causes a decrease in the yield of bonding.
【０００５】また、電子部品及び相手部材として共に半
導体チップを用い、これら半導体チップ同士を重ね合わ
せて接合する構成、いわゆる３次元チップ積層構成の場
合、半導体チップにスルーホールを形成する等の必要性
から、チップの厚さを例えば５０μｍ程度と非常に薄い
ものとすることが必要となる。[0005] Further, in the case of using a semiconductor chip as both an electronic component and a mating member and superposing and joining these semiconductor chips, that is, in the case of a so-called three-dimensional chip lamination structure, it is necessary to form through holes in the semiconductor chip. Therefore, it is necessary to make the chip extremely thin, for example, about 50 μm.
【０００６】このような薄い半導体チップでは、チップ
同士を熱圧着により接合する際に圧力（例えば８×１０
7〜３×１０8Ｐａ）や高温（例えば３５０℃〜４００
℃）を印加することで、チップに割れや反りが発生し、
チップ同士の熱圧着そのものが困難となる。In such a thin semiconductor chip, the pressure (for example, 8 × 10
7 to 3 × 10 8 Pa) or high temperature (for example, 350 ° C. to 400
° C), the chip will crack or warp,
The thermocompression bonding of the chips themselves becomes difficult.
【０００７】本発明は上記問題に鑑み、電極と、この電
極の表面に形成され相手部材と接合するために溶融され
るＳｎを含むバンプとを有する電子部品において、接合
前におけるＳｎの酸化を防止しつつ、低い圧力で接合可
能なバンプ構成を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, the present invention prevents the oxidation of Sn before bonding in an electronic component having an electrode and a bump including Sn formed on the surface of the electrode and melted for bonding to a counterpart member. It is another object of the present invention to provide a bump structure that can be bonded with a low pressure while performing the above.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、請求項１及び請求項２に記載の発明では、電極（１
４）と、この電極の表面に形成され相手部材（２０）と
接合するために溶融されるバンプ（３０）とを有する電
子部品であって、バンプは、電極側から、Ｓｎよりなる
第１の層（３３）、ＡｇまたはＡｕよりなる最表面層と
しての第２の層（３４）が順次積層されたものであり、
第１の層と第２の層との重量比が、バンプが溶融したと
きに第１および第２の層を構成する金属の共晶組成とな
るように設定されていることを特徴としている。In order to achieve the above object, according to the first and second aspects of the present invention, an electrode (1) is provided.
4) and an electronic component having a bump (30) formed on the surface of the electrode and melted to be joined to a mating member (20), wherein the bump is formed of a first layer made of Sn from the electrode side. A layer (33) and a second layer (34) as an outermost surface layer made of Ag or Au are sequentially laminated,
The weight ratio between the first layer and the second layer is set so as to become the eutectic composition of the metal constituting the first and second layers when the bump is melted.
【０００９】本発明によれば、バンプの最表面が比較的
酸化されにくいＡｇまたはＡｕより覆われた構成として
いるため、接合前におけるバンプ内のＳｎの酸化を防止
することができる。According to the present invention, since the outermost surface of the bump is covered with Ag or Au, which is relatively hard to be oxidized, oxidation of Sn in the bump before joining can be prevented.
【００１０】また、本発明によれば、バンプが溶融した
とき、第１および第２の層を構成する金属の共晶組成と
なるように、第１の層と第２の層との重量比が設定され
ているため、バンプを溶融するために必要な最低限の温
度を、ＳｎとＡｇの共晶温度（２２１℃）、またはＳｎ
とＡｕの共晶温度（２２０℃）といった従来の熱圧着に
比べて低い温度にまで低下させることができる。Further, according to the present invention, when the bumps are melted, the weight ratio between the first layer and the second layer is adjusted so that the eutectic composition of the metals constituting the first and second layers is obtained. Is set, the minimum temperature required for melting the bump is defined as the eutectic temperature of Sn and Ag (221 ° C.) or Sn.
And a temperature lower than that of conventional thermocompression bonding, such as the eutectic temperature of Au and Au (220 ° C.).
【００１１】そして、このように比較的低い温度にてバ
ンプを溶融させることができるため、接合に必要な圧力
も極力低いもの（例えば１．５×１０6〜１．５×１０7
Ｐａ）とすることができる。このように、本発明によれ
ば、接合前におけるＳｎの酸化を防止しつつ、低い圧力
で接合可能なバンプ構成を提供することができる。Since the bump can be melted at such a relatively low temperature, the pressure required for bonding is as low as possible (for example, 1.5 × 10 6 to 1.5 × 10 7).
Pa). As described above, according to the present invention, it is possible to provide a bump configuration that can be bonded at a low pressure while preventing oxidation of Sn before bonding.
【００１２】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。Incidentally, the reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.
【００１３】[0013]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の実施形態に係るバ
ンプを有する電子部品１０を相手部材２０と接合したも
の（電子部品接合体）の概略断面図であり、図２は、図
１に示す電子部品１０の接合前におけるバンプ３０の詳
細構成を示す概略断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 1 is a schematic cross-sectional view of an electronic component 10 having bumps according to an embodiment of the present invention joined to a mating member 20 (electronic component joined body), and FIG. 2 is a schematic view of the electronic component 10 shown in FIG. FIG. 3 is a schematic sectional view showing a detailed configuration of a bump 30 before joining.
【００１４】図１において、電子部品としての第１のＩ
Ｃチップ１０の上に、相手部材としての第２のＩＣチッ
プ２０が積層されて３次元チップ積層構成が形成されて
おり、これら両ＩＣチップ１０、２０は、第１のＩＣチ
ップ１０に設けられたバンプ３０を介して接合されてい
る。In FIG. 1, a first I as an electronic component
A second IC chip 20 as a mating member is stacked on the C chip 10 to form a three-dimensional chip stacked structure. These two IC chips 10 and 20 are provided on the first IC chip 10. The bumps 30 are joined together.
【００１５】ここで、第１および第２のＩＣチップ１
０、２０の各々において、図１中の上側の面を一面１
１、２１、下側の面を他面１２、２２とする。そして、
両ＩＣチップ１０、２０は、第１のＩＣチップ１０の一
面１１と第２のＩＣチップ２０の他面２２とを対向させ
た状態で重ね合わされている。Here, the first and second IC chips 1
In each of 0 and 20, the upper surface in FIG.
1, 21 and the lower surface are referred to as other surfaces 12, 22. And
The two IC chips 10 and 20 are overlapped with the one surface 11 of the first IC chip 10 and the other surface 22 of the second IC chip 20 facing each other.
【００１６】各ＩＣチップ１０、２０は、シリコン等の
半導体ウェハに対して周知の半導体製造技術を施すこと
により形成された半導体チップとして構成されている。
本例では、各ＩＣチップ１０、２０は、一面１１、２１
側にトランジスタ等の素子が形成された能動領域１３、
２３を有している。Each of the IC chips 10 and 20 is configured as a semiconductor chip formed by applying a known semiconductor manufacturing technique to a semiconductor wafer such as silicon.
In this example, each of the IC chips 10 and 20 is
Active region 13 in which elements such as transistors are formed on the side,
23.
【００１７】また、第１および第２のＩＣチップ１０、
２０の一面１１、２１には、それぞれＡｌ（アルミニウ
ム）やＣｕ（銅）等よりなる電極１４、２４が形成され
ている。本例では、電極１４、２４は、能動領域１３、
２３と電気的に接続されたＡｌよりなる配線として構成
されている。また、各ＩＣチップ１０、２０の一面１
１、２１は、電極１４、２４の一部を開口させるように
形成された絶縁性の保護膜１５、２５により被覆保護さ
れている。The first and second IC chips 10,
Electrodes 14 and 24 made of Al (aluminum), Cu (copper) or the like are formed on one surface 11 and 21 of 20, respectively. In this example, the electrodes 14 and 24 are
It is configured as a wiring made of Al electrically connected to the wiring 23. In addition, one surface 1 of each IC chip 10, 20
The electrodes 1 and 21 are covered and protected by insulating protective films 15 and 25 formed to open a part of the electrodes 14 and 24.
【００１８】また、第２のＩＣチップ２０において、そ
の他面２２には、Ｎｉ（ニッケル）やＣｕ等よりなる電
極２６が形成されており、この他面２２側の電極２６
は、第２のＩＣチップ２０をその厚み方向に貫通するス
ルーホール２７を介して一面２１側の電極２４と電気的
に接続されている。このスルーホール２７は例えばＷ
（タングステン）等の金属が充填されてなる。In the second IC chip 20, an electrode 26 made of Ni (nickel), Cu or the like is formed on the other surface 22, and the electrode 26 on the other surface 22 is formed.
Is electrically connected to the electrode 24 on the one surface 21 side through a through hole 27 penetrating the second IC chip 20 in the thickness direction. This through hole 27 is made of, for example, W
(Tungsten) or the like.
【００１９】そして、第１のＩＣチップ１０の一面１１
側の電極（保護膜１５から開口する部位）１４と、第２
のＩＣチップ２０の他面２２側の電極２６とは、上記バ
ンプ３０を介して接合され、両電極１４、２６は電気
的、機械的に接続されている。図１に示すバンプ３０で
は、第１のＩＣチップ１０の電極１４側から、Ｎｉ等よ
りなる拡散防止層３１、ＳｎとＡｇの共晶合金よりなる
合金層３２が積層された構造となっている。Then, one surface 11 of the first IC chip 10
Side electrode (portion opening from the protective film 15) 14 and the second electrode
The electrode 26 on the other surface 22 side of the IC chip 20 is joined via the bump 30, and the electrodes 14 and 26 are electrically and mechanically connected. The bump 30 shown in FIG. 1 has a structure in which a diffusion prevention layer 31 made of Ni or the like and an alloy layer 32 made of a eutectic alloy of Sn and Ag are laminated from the electrode 14 side of the first IC chip 10. .
【００２０】図１に示すバンプ３０は、図２に示すバン
プ３０を溶融した後の状態として示されている。次に、
本発明の電子部品としての第１のＩＣチップ１０、即
ち、電極１４と、この電極１４の表面に形成され第２の
ＩＣチップ２０と接合するために溶融されるバンプ３０
とを有する第１のＩＣチップ１０について、図２を参照
して説明する。The bump 30 shown in FIG. 1 is shown after the bump 30 shown in FIG. 2 is melted. next,
The first IC chip 10 as the electronic component of the present invention, that is, the electrode 14, and the bump 30 formed on the surface of the electrode 14 and melted for bonding to the second IC chip 20
The first IC chip 10 having the following will be described with reference to FIG.
【００２１】図２に示す様に、バンプ３０は、電極１４
側から上記拡散防止層３１、Ｓｎよりなる第１の層３
３、ＡｇまたはＡｕよりなる最表面層としての第２の層
３４が順次積層されたものである。なお、本例では、第
２の層３４は、Ａｇよりなるものとしている。As shown in FIG. 2, the bump 30 is
From the side, the diffusion preventing layer 31, the first layer 3 made of Sn
3, a second layer 34 as an outermost surface layer made of Ag or Au is sequentially laminated. In the present example, the second layer 34 is made of Ag.
【００２２】ここで、拡散防止層３１は、電極１４と第
１の層３３との間に介在し、ＡｌとＳｎとの相互拡散を
防止するためのもので、いわゆるバリアメタルといわれ
るものである。拡散防止層３１としては、Ｎｉ以外に
も、電極１４側からＡｌ、Ｃｕを積層したＡｌ／Ｃｕ積
層物、電極側からＴｉ（チタン）、Ｃｕを積層したＴｉ
／Ｃｕ積層物等を採用することができる。Here, the diffusion preventing layer 31 is interposed between the electrode 14 and the first layer 33 to prevent mutual diffusion between Al and Sn, and is called a so-called barrier metal. . As the diffusion preventing layer 31, in addition to Ni, an Al / Cu laminate in which Al and Cu are laminated from the electrode 14 side, and Ti (titanium) and Ti in which Cu is laminated from the electrode side
/ Cu laminate or the like can be employed.
【００２３】電極１４の表面に拡散防止層３１を形成す
る方法としては、拡散防止層３１がＮｉの場合は、無電
解めっき等により形成することができる。また、拡散防
止層３１が上記した各積層物の場合は、スパッタやエッ
チング等を用いたフォトリソグラフ技術等により形成す
ることができる。なお、電極１４が、第１の層３３を構
成するＳｎと相互拡散しにくい材料である場合には、バ
ンプ３０には拡散防止層３１はなくても良い。As a method for forming the diffusion preventing layer 31 on the surface of the electrode 14, when the diffusion preventing layer 31 is made of Ni, it can be formed by electroless plating or the like. In the case where the diffusion preventing layer 31 is each of the above-mentioned laminates, the diffusion preventing layer 31 can be formed by a photolithographic technique using sputtering, etching or the like. When the electrode 14 is made of a material that is not easily diffused with Sn forming the first layer 33, the bump 30 may not have the diffusion preventing layer 31.
【００２４】また、第１の層３３、第２の層３４の形成
は、例えば、メタルマスクを用いてスパッタを行う方法
（リフトオフ法）等を用いたり、レジストマスクを用い
て電気めっきしたりすることにより、第１の層３３、第
２の層３４を連続的に堆積させることによって行うこと
ができる。The first layer 33 and the second layer 34 are formed by, for example, a method of performing sputtering using a metal mask (lift-off method), or by electroplating using a resist mask. This can be performed by continuously depositing the first layer 33 and the second layer 34.
【００２５】また、本実施形態においては、第２のＩＣ
チップ２０との接合は、バンプ３０を溶融させることで
行われる。ここで、図２に示すバンプ３０において、第
１の層（Ｓｎ）３３と第２の層（ＡｇまたはＡｕ）３４
との重量比（以下、単に重量比という）が、バンプ３０
が溶融したときに第１および第２の層３３、３４を構成
する金属の共晶組成となるように設定されている。In this embodiment, the second IC
Bonding with the chip 20 is performed by melting the bump 30. Here, in the bump 30 shown in FIG. 2, the first layer (Sn) 33 and the second layer (Ag or Au) 34
Weight ratio (hereinafter simply referred to as weight ratio) of the bump 30
Is set so as to become the eutectic composition of the metal constituting the first and second layers 33 and 34 when is melted.
【００２６】つまり、バンプ溶融後に形成される合金層
３２（図１参照）において、当該合金層３２の組成が、
ＳｎとＡｇの共晶組成（共晶点）となるか若しくはＳｎ
とＡｕの共晶組成（共晶点）となるように、上記重量比
が設定されている。That is, in the alloy layer 32 formed after the melting of the bump (see FIG. 1), the composition of the alloy layer 32 is
The eutectic composition of Sn and Ag (eutectic point) or Sn
The weight ratio is set such that the eutectic composition (eutectic point) of Au and Au is obtained.
【００２７】第２の層３４がＡｇよりなる本例では、上
記重量比は、Ｓｎが９５．５〜９７．５重量％、Ａｇが
２．５〜４．５重量％となるような重量比に設定されて
いる。好ましくは、Ｓｎが９６．５重量％、Ａｇが３．
５重量％になるのがよい。また、第２の層３４がＡｕよ
りなる場合には、上記重量比は、Ｓｎが８６〜９０重量
％、Ａｕが１０〜１４重量％となるような重量比に設定
される。好ましくは、Ｓｎが８８重量％、Ａｕが１２重
量％になるのがよい。In this embodiment in which the second layer 34 is made of Ag, the weight ratio is such that Sn is 95.5 to 97.5% by weight and Ag is 2.5 to 4.5% by weight. Is set to Preferably, Sn is 96.5% by weight and Ag is 3.
It should be 5% by weight. When the second layer 34 is made of Au, the weight ratio is set such that Sn is 86 to 90% by weight and Au is 10 to 14% by weight. Preferably, Sn is 88% by weight and Au is 12% by weight.
【００２８】このような重量比の設定は、第１の層３３
の膜厚と第２の層３４の膜厚との比（以下、単に膜厚比
という）を制御することにより可能である。第２の層３
４がＡｇよりなる場合、上記膜厚比は、第１の層：第２
の層が３１：１〜５６：１となるように設定され、例え
ば、第１の層３３の膜厚は４８±５μｍ、第２の層３４
の膜厚は１．２±０．２μｍとすることができる。The setting of the weight ratio is performed by the first layer 33.
The thickness can be controlled by controlling the ratio of the thickness of the second layer 34 to the thickness of the second layer 34 (hereinafter simply referred to as the thickness ratio). Second layer 3
4 is made of Ag, the above-mentioned film thickness ratio is the first layer: second layer
Are set to be 31: 1 to 56: 1, for example, the first layer 33 has a thickness of 48 ± 5 μm, and the second layer 34 has a thickness of 48 ± 5 μm.
Can have a thickness of 1.2 ± 0.2 μm.
【００２９】また、第２の層３４がＡｕよりなる場合、
上記膜厚比は、第１の層：第２の層が１６：１〜２４：
１となるように設定され、例えば、第１の層３３の膜厚
は４８±５μｍ、第２の層３４の膜厚は２．５±０．２
μｍとすることができる。そして、このような膜厚比
は、上記した第１および第２の層３３、３４をリフトオ
フ法や電気めっき等にて形成する際に、スパッタ時間や
めっき時間を調整する等により制御可能である。When the second layer 34 is made of Au,
The thickness ratio of the first layer: the second layer is 16: 1 to 24:
For example, the thickness of the first layer 33 is 48 ± 5 μm, and the thickness of the second layer 34 is 2.5 ± 0.2.
μm. Such a film thickness ratio can be controlled by adjusting a sputtering time or a plating time when the first and second layers 33 and 34 are formed by a lift-off method, electroplating, or the like. .
【００３０】そして、上記図１に示す電子部品接合体
は、図２に示す第１のＩＣチップ１０の一面１１上に第
２のＩＣチップ２０を重ね合わせ、バンプ３０と第２の
ＩＣチップ２０の他面２２側の電極２６とを接触させた
状態で、オーブン等を用いて加熱してバンプ３０におけ
る第１および第２の層３３、３４を溶融させることによ
って、作ることができる。In the electronic component assembly shown in FIG. 1, the second IC chip 20 is superimposed on one surface 11 of the first IC chip 10 shown in FIG. The first and second layers 33 and 34 of the bump 30 can be melted by heating using an oven or the like in a state where the electrode 26 on the other surface 22 side is in contact with the electrode 26.
【００３１】ここで、本実施形態によれば、バンプ３０
の最表面がＳｎよりも酸化されにくいＡｇまたはＡｕよ
り覆われた構成としているため、接合前におけるバンプ
３０内のＳｎの酸化を防止することができる。Here, according to the present embodiment, the bump 30
Is covered with Ag or Au, which is less oxidized than Sn, so that oxidation of Sn in the bumps 30 before bonding can be prevented.
【００３２】また、本実施形態によれば、上記重量比
を、バンプ３０が溶融したときに第１および第２の層を
構成する金属の共晶組成となるように設定しているた
め、バンプ３０を溶融するために必要な最低限の温度
を、ＳｎとＡｇの共晶温度（２２１℃）、またはＳｎと
Ａｕの共晶温度（２２０℃）といった従来の熱圧着に比
べて低い温度にまで低下させることができる。Further, according to the present embodiment, the above-mentioned weight ratio is set so as to become the eutectic composition of the metal constituting the first and second layers when the bump 30 is melted. The minimum temperature required to melt 30 is lower than conventional thermocompression bonding, such as the eutectic temperature of Sn and Ag (221 ° C) or the eutectic temperature of Sn and Au (220 ° C). Can be reduced.
【００３３】そして、このような比較的低い温度にてバ
ンプ３０を溶融させることができるため、接合に必要な
圧力も、熱圧着のような高い圧力（例えば８×１０7〜
３×１０8Ｐａ）を必要とせず、極力低い圧力（例えば
１．５×１０6〜１．５×１０ 7Ｐａ）とすることができ
る。このように、本実施形態によれば、第１のＩＣチッ
プ１０において、接合前におけるＳｎの酸化を防止しつ
つ、低い圧力で接合可能なバンプ構成を提供することが
できる。Then, at such a relatively low temperature,
Pump 30 can be melted,
The pressure is also high pressure such as thermocompression bonding (for example, 8 × 107~
3 × 108Pa) is not required, and the pressure is as low as possible (eg,
1.5 × 106~ 1.5 × 10 7Pa)
You. Thus, according to the present embodiment, the first IC chip
In step 10, the oxidation of Sn before bonding is prevented.
One can provide a bump configuration that can be joined at low pressure
it can.
【００３４】（他の実施形態）なお、上記実施形態で
は、第１のＩＣチップ１０が接合される相手部材とし
て、第２のＩＣチップ２０を用いたが、相手部材として
は、ＴＡＢ（テープキャリア方式）用テープやリードフ
レーム等であっても良い。これらの場合にも、相手部材
の導体部や電極に対して、第１のＩＣチップ１０のバン
プ３０を溶融させて接合することができる。(Other Embodiments) In the above embodiment, the second IC chip 20 is used as a mating member to which the first IC chip 10 is bonded, but the mating member is a TAB (tape carrier). System) tape or lead frame. Also in these cases, the bumps 30 of the first IC chip 10 can be melted and joined to the conductors and electrodes of the partner member.
【００３５】また、本発明のバンプを有する電子部品と
しては、ＩＣチップ（半導体チップ）に限定されるもの
ではない。The electronic component having the bump of the present invention is not limited to an IC chip (semiconductor chip).
【図１】本発明の実施形態に係るバンプを有する電子部
品を相手部材と接合した状態を示す概略断面図である。FIG. 1 is a schematic sectional view showing a state in which an electronic component having a bump according to an embodiment of the present invention is joined to a counterpart member.
【図２】図１に示すバンプを有する電子部品の要部を示
す概略断面図である。FIG. 2 is a schematic sectional view showing a main part of the electronic component having the bump shown in FIG.
１０…第１のＩＣチップ、１４…電極、２０…第２のＩ
Ｃチップ、３０…バンプ、３３…第１の層、３４…第２
の層。10 ... first IC chip, 14 ... electrode, 20 ... second I
C chip, 30 ... bump, 33 ... first layer, 34 ... second
Layers.
Claims (2)
され相手部材（２０）と接合するために溶融されるバン
プ（３０）とを有する電子部品であって、 前記バンプは、前記電極側から、Ｓｎよりなる第１の層
（３３）、ＡｇまたはＡｕよりなる最表面層としての第
２の層（３４）が順次積層されたものであり、前記第１
の層と前記第２の層との重量比が、前記バンプが溶融し
たときに前記第１および第２の層を構成する金属の共晶
組成となるように設定されていることを特徴とする電子
部品。1. An electronic component comprising an electrode (14) and a bump (30) formed on the surface of the electrode and melted for joining with a mating member (20), wherein the bump is formed of the electrode From the side, a first layer (33) made of Sn and a second layer (34) as an outermost layer made of Ag or Au are sequentially laminated, and
The weight ratio between the first layer and the second layer is set so as to become the eutectic composition of the metal constituting the first and second layers when the bump is melted. Electronic components.
記第１の層（３３）と前記第２の層との重量比は、Ｓｎ
が９６．５重量％、Ａｇが３．５重量％となるような重
量比に設定されていることを特徴とする請求項１に記載
の電子部品。2. The second layer (34) is made of Ag, and the weight ratio between the first layer (33) and the second layer is Sn.
The electronic component according to claim 1, wherein the weight ratio is set to 96.5% by weight and Ag to 3.5% by weight.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387621A JP2002190490A (en) | 2000-12-20 | 2000-12-20 | Electronic component provided with bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387621A JP2002190490A (en) | 2000-12-20 | 2000-12-20 | Electronic component provided with bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190490A true JP2002190490A (en) | 2002-07-05 |
Family
ID=18854513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387621A Withdrawn JP2002190490A (en) | 2000-12-20 | 2000-12-20 | Electronic component provided with bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190490A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064863A1 (en) * | 2004-12-17 | 2006-06-22 | Ibiden Co., Ltd. | Printed wiring board |
| US7511232B2 (en) | 2005-04-25 | 2009-03-31 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| US7612456B2 (en) | 2004-08-11 | 2009-11-03 | Rohm Co., Ltd. | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device |
| JP2011138913A (en) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | Semiconductor light-emitting element and method for manufacturing the same |
| JP2012506628A (en) * | 2008-10-21 | 2012-03-15 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Method for forming a solder deposit on a substrate |
-
2000
- 2000-12-20 JP JP2000387621A patent/JP2002190490A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612456B2 (en) | 2004-08-11 | 2009-11-03 | Rohm Co., Ltd. | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device |
| WO2006064863A1 (en) * | 2004-12-17 | 2006-06-22 | Ibiden Co., Ltd. | Printed wiring board |
| JPWO2006064863A1 (en) * | 2004-12-17 | 2008-06-12 | イビデン株式会社 | Printed wiring board |
| US7511232B2 (en) | 2005-04-25 | 2009-03-31 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| US7842889B2 (en) | 2005-04-25 | 2010-11-30 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting electronic part and electronic part |
| DE102006011232B4 (en) * | 2005-04-25 | 2012-11-08 | Hitachi Kyowa Engineering Co., Ltd. | Substrate for mounting an electronic component and electronic component |
| JP2012506628A (en) * | 2008-10-21 | 2012-03-15 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Method for forming a solder deposit on a substrate |
| JP2011138913A (en) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | Semiconductor light-emitting element and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8658914B2 (en) | Electronic component device and method for manufacturing the same | |
| JP2528617B2 (en) | Multilayer interconnect metal structure and method of forming same | |
| JP5093235B2 (en) | Electronic component device and manufacturing method thereof | |
| JP2002289768A (en) | Semiconductor device and its manufacturing method | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JPH1084003A (en) | Method and structure for formation of semiconductor metallization system | |
| JP2000299337A (en) | Semiconductor device and manufacture thereof | |
| US8269347B2 (en) | Semiconductor chip, electrode structure therefor and method for forming same | |
| JP2979086B2 (en) | Metal laminate and thermo-compression electronic power chip structure using it | |
| JP6187226B2 (en) | Manufacturing method of electronic device | |
| JP2002190490A (en) | Electronic component provided with bump | |
| JP4011214B2 (en) | Semiconductor device and joining method using solder | |
| JP2001060760A (en) | Circuit electrode and formation process thereof | |
| JPS59107586A (en) | Superconductive flip chip bonding method | |
| JPH0760836B2 (en) | Brazing material | |
| JP4668608B2 (en) | Semiconductor chip, semiconductor device using the same, and semiconductor chip manufacturing method | |
| JPH0845938A (en) | Semiconductor device and its manufacture | |
| JPH11307688A (en) | Wiring board and its manufacture | |
| JP2013157483A (en) | Electronic circuit device and method for manufacturing the same | |
| JP2970568B2 (en) | Manufacturing method of composite lead frame | |
| JPS61116860A (en) | Formation of multilayer interconnection of semiconductor integrated circuit | |
| JPS6117394A (en) | Production of joined material | |
| JPH04324637A (en) | Soldering electrode for thin film wiring circuit board | |
| JPH02244650A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090618 |