Nothing Special   »   [go: up one dir, main page]

JP2002184252A - 導体内でybco層との最適化格子整合を提供するドープしたセリアをベースとするバッファ層構造および前記構造の製造方法 - Google Patents

導体内でybco層との最適化格子整合を提供するドープしたセリアをベースとするバッファ層構造および前記構造の製造方法

Info

Publication number
JP2002184252A
JP2002184252A JP2001308289A JP2001308289A JP2002184252A JP 2002184252 A JP2002184252 A JP 2002184252A JP 2001308289 A JP2001308289 A JP 2001308289A JP 2001308289 A JP2001308289 A JP 2001308289A JP 2002184252 A JP2002184252 A JP 2002184252A
Authority
JP
Japan
Prior art keywords
layer
ybco
conductor structure
structure according
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001308289A
Other languages
English (en)
Inventor
Christian Belouet
クリスチアン・ブルエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexans SA
Original Assignee
Nexans SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexans SA filed Critical Nexans SA
Publication of JP2002184252A publication Critical patent/JP2002184252A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632Intermediate layers, e.g. for growth control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12542More than one such component
    • Y10T428/12549Adjacent to each other
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31551Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31616Next to polyester [e.g., alkyd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

(57)【要約】 【課題】 導体内でYBCO層との最適化された格子整
合をもたらすためのドープしたセリアをベースとするバ
ッファ層構造、前記構造中で使用する格子整合層、およ
びその製造方法を提供すること。 【解決手段】 前記バッファ層は、ドーパントでドープ
したCeO層を含み、前記CeO層上にYBCO超
伝導層を有する。本発明は、CeO層が格子整合層で
あることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、超伝導の分野に関
する。より詳細には、本発明は導体において、YBCO
層との最適化された格子整合を提供するためのドープし
たセリアをベースとするバッファ層構造、前記バッファ
層構造に含まれる格子整合層、およびその製造方法に関
する。本発明で提案した解決策により、堆積プロセス中
におけるYBCOとその下の層との間の格子不整合の問
題が最小限に抑えられる。このことにより、比較的高い
電流密度値を獲得することが可能になり、したがって、
テープ導体の電流輸送機能が改善される。
【0002】
【従来の技術】セリアはCeO(酸化セリウム)であ
り、超伝導薄膜技術においてバッファ層として使用され
る公知の材料である。YBCOは、YBaCu
の化学式を有するイットリウムバリウム銅酸化物を表わ
す。YBCOは、超伝導セラミックの1つである。YB
COのような超伝導セラミックは、ゼロの抵抗で高い直
流電流密度(77K以下の温度で、印加磁界がゼロの場
合、数MA/cmまで)を、また金属類に比べて、高
周波数(1GHzを超える)まで、無視しうる程度の抵
抗で高い交流電流密度を伝導する特性を有する。
【0003】当技術分野で知られているように、一般
に、超伝導テープは、2軸テクスチャ化された基板を含
み、この基板上に1つないし複数のエピタキシャルバッ
ファ層が堆積された多層構造として構成される。2軸テ
クスチャ化基板は、RABiTS法(C. Park, et al.,
IEEE Transactions Applied Superconductivity Vol.
9, no2 (1999) 2276-2279参照のこと)の場合のような
2軸テクスチャ化されたNi基板、あるいは、たとえば
IBAD法(Y. Iijima, et al., Applied PhysicsLett
ers 60 (1992) 769)により2軸テクスチャ化されたY
SZ(イットリウム安定化ジルコニア)などの2軸テク
スチャ化された酸化物層で被覆されたNiベース合金の
どちらでもよい。IBADは、イオンビームアシスト堆
積を表わす。
【0004】実際にはバッファ層自体がいくつかの層で
作られており、各層は、Niに対する拡散バリア、金属
基板が多結晶Ni合金の場合の2軸テクスチャ化、YB
CO層との格子整合など特定の役割を有している。この
ようなバッファ層のいくつかの例にはYSZおよびセリ
アがあり、格子整合層として使われることが多い。次
に、前記バッファ層上にYBCO層を堆積させる。超伝
導構造の品質を決める重要な要素の1つにいわゆる電流
密度Jがあり、基準温度におけるcm当りの電流の
関数として測定される。YBCOテープ導体について測
定したJの電流値は、77Kにおいて数10/cm
程度である。したがって、電流密度値が若干でも改善
されれば、テープ導体の電流容量が改善されることにな
る。
【0005】しかし、より高い電流密度(J)の値を
得るためには、製造過程でいくつかの問題に直面する。
【0006】このような問題の1つは、77Kで10
A/cmを上回るJ値を示すことが可能な、少なく
とも1μmの厚さの2軸テクスチャ化されたYBCO層
を実現することが困難なことである。この特性は、第1
に、YBCO層が2軸テクスチャ化されていること、お
よび第2に、YBCOの2次元的成長が数百ナノメート
ルにわたって維持される場合にのみ達成が可能である
が、Y、純粋なCeO、またはYSZなどの現
行の格子整合層では達成されていない。YBCO層の最
適な2軸テクスチャは、粒子がその層の表面に垂直なc
軸を有し、かつ粒子間の面内結晶配向不整が実質的に1
0°以下であることを特徴とする。
【0007】さらなる要件は、フィルム面に垂直なa軸
を有する粒子の示すテクスチャの表面被覆率が1%以内
であるべきである。これは、YBCO層の堆積温度を狭
い範囲に、たとえばパルスレーザアシスト堆積(D. Cha
mbonnet, et al., Physica C. 235-240, (1994) 625-62
6参照のこと)の場合は約765℃を中心とする範囲に
調整することで達成される。
【0008】上記要件において、2次元的成長とは、層
の表面に垂直ならせん転位のない成長を意味する。らせ
ん転位の発生は、YBCO層とバッファ層の間の格子不
整合のために起こり、らせん転位密度は格子不整合に伴
い増加する。格子不整合は、2つのエピ層間の格子定数
の相対差と定義される。YBCOとセリアの場合、YB
COの堆積温度において、YBCOとセリアの格子定数
はそれぞれ0.3889nmと0.3859nmであ
り、格子不整合は以下の比率である。(0.3889−
0.3859)/0.3889=7.7×10−3
【0009】らせん転位が発生すると直ちに、弾性ひず
みの緩和のため、粒子の成長がらせん転位によって推進
される。このためいわゆるテラス成長形態となり、フィ
ルム厚の増加につれて表面が粗くなる。
【0010】さらにこのことは、金属粒子のサイズがら
せん転位密度と深い関係があるため、らせん転位密度が
増加するにつれて金属粒子の横方向のサイズが減少する
ことを意味する。最終的結果として、粒界に結晶欠陥が
増加することになる。その結果、粒界における輸送特性
が低下し、すなわちJ値が低下する。さらに、粒界の
欠陥、および表面が粗いことにより、磁気渦線がYBC
O層へ侵入しやすくなり、電気的ロスをまねく原因とな
る。したがって、Jは自己、または外部からの印加磁
界に極めて影響されやすくなる。
【0011】
【発明が解決しようとする課題】上述のように、従来使
用されてきたバッファ層はYSZまたはCeOであ
る。しかし、このような層の使用自体が、たとえば76
5℃などの典型的な堆積温度において、これらの材料と
YBCO間の相対不整合が大きすぎるという欠点を引き
起こす。すなわち、YSZ/YBCOでは約5%、Ce
/YBCOでは約0.8%の範囲にある。この2つ
のケースは最良の場合でも、約100nmの臨界厚さ
(t)でらせん転位の発生が起こる。しかるに、上述
のように、高品質の厚いYBCOフィルムを成長させる
ためには、所望のt値は数百ナノメートルの範囲であ
るべきである。
【0012】したがって、導体構造中のバッファ層は、
たとえば約765℃の通常の堆積温度において、前記バ
ッファ層によってもたらされる相対不整合が実質的に
0.1%以下になるものを使用することが望まれる。こ
の格子不整合バリアにより、たとえば0.1%で300
nmなど、数百ナノメートルのt値が期待される。
【0013】
【課題を解決するための手段】上記の欠点を克服するた
めに、本発明の目的として、YBCOテープ導体用のド
ープしたセリアをベースとするバッファ層構造、前記バ
ッファ層に含まれる格子整合層、およびその製造方法を
提案する。
【0014】本発明によれば、高体積分率までセリアの
ホタル石型結晶構造を維持するドーパントを使用する
と、化合物の格子定数を実質的にに変更させることがで
きる。Ceをドーパント(たとえばLa)で部分置換す
ると、最終的に高い原子分率までホスト(セリア)の結
晶対称性が維持されており、かつドーパント濃度ととも
に変化する格子定数を示す化合物が得られる。Laでド
ープしたセリアの場合、原子分率が0.55まで、格子
定数がドーパントの原子濃度とともに直線的に変化する
(ベガードの法則として知られている)(B.C. Morris,
et al., J. Mater. Chem. 10 (1993) 1007参照のこ
と)。ランタン(La)、カルシウム(Ca)、マグネ
シウム(Mg)、クロム(Cr)、ユーロピウム(E
u)、鉄(Fe)、ハフニウム(Hf)、マンガン(M
n)、ネオジム(Nd)などの、いくつかのドーパント
がこのような特性を有することが知られている。
【0015】したがって、本発明の一目的は、ドーパン
トでドープしたCeO層を含む少なくとも1つのバッ
ファ層をその上に設けた金属基板テープを含み、前記C
eO 層上にYBCO超伝導層を有する導体構造であっ
て、前記CeO層が格子整合層であることを特徴とす
る導体構造を提供することである。
【0016】本発明の他の態様によれば、金属基板が、
YBCOの熱膨張係数に近い熱膨張係数α、すなわち−
200〜800℃の範囲の値を有するように選定され
る。
【0017】本発明の他の態様によれば、CeO格子
整合層は、ほぼ100nm以下の厚さを有し、YBCO
層が、ほぼ1μm以上の厚さを有することができる。
【0018】本発明の好ましい実施形態において、バッ
ファ層は、基板とCeO格子整合層間に、基板金属の
拡散防止バリアとして第1層を含む。この第1層は、1
0nmと100nmの間の厚さを有するSiN層とす
ることができる。
【0019】さらに、この実施形態において、バッファ
層は第1層と格子整合層の間に第2層を含み、第2層
は、適正な堆積温度においてYBCO層にそのテクスチ
ャが転移されるように2軸テクスチャ化されている。こ
の第2層は、ほぼ10nm以下の厚さを有するMgO層
とすることができる。
【0020】本発明の一実施形態において、金属基板は
Ni合金である。
【0021】本発明の他の実施形態において、金属基板
は2軸テクスチャ化されたNi基板である。
【0022】本発明の一態様によれば、ドーパントはラ
ンタンであり、前記ランタンが、ほぼ0.15に等しい
原子分率を有することができる。
【0023】本発明の他の目的は、上述の導体構造の製
造方法であって、ドープされたCeOの格子整合層を
PVDにより基層上に堆積するステップと、CeO
子整合層上にYBCOの超伝導層を堆積させるステップ
とを含むことを特徴とする方法を提供することである。
【0024】本発明の他の態様によれば、この方法は、
金属基板上に第1層をPECVDまたはPVDにより堆
積させるステップを含むことができる。
【0025】さらに、この方法が、第1層上にIBAD
を用いたPVDにより第2層を堆積させるステップを含
むことができ、基層が第2層である。
【0026】本発明の上記およびその他の特徴は、好ま
しい実施形態についての以下の説明ならびに特許請求の
範囲でより詳しく述べる。
【0027】
【発明の実施の形態】上述のように、本発明で提案する
解決策は、ドーパントでドープされたCeO 格子整合
層を有するバッファ層の使用に関する。この結果、Ce
層の格子定数が、YBCO層との相対格子不整合が
減少するように変更される。所望の効果をもたらすドー
パントがいくつか存在する。Laは、このようなドーパ
ントの1つであり、本明細書で例示として名前を挙げた
にすぎず、本発明の範囲を限定するものではない。
【0028】Laの場合、化合物Ce(1−x)La
2−x/2が、x=0.15の場合に、YBCOとの
推定相対格子不整合率0.1%を与えることが明らかに
されている。しかし、この配合を従来の手法でさらに改
良することにより、さらに低い格子不整合値が得られる
ことが実験により明らかにされている。
【0029】本明細書で提案した解決策の全体として
は、格子不整合に関してこれまで述べたことに加えて、
YBCOテープ導体についてのいくつかの制約を考慮に
入れなければならないことに留意されたい。この制約に
は以下の基準が含まれる。
【0030】1.Niベースの基板に対するYBCOの
熱膨張の整合性 2.10°以下の面内配向不整φFWHM(°)(半波
高全幅値)をもたらすために、バッファ層が2軸テクス
チャ化されていること。これは10A/cm 以上の
値を得るための必要条件ではあるが十分条件ではな
い(D. Dimos,et al., Phys. Rev. B. vol.41, (1990)
4038-4049参照のこと)。バッファ層はまた、基板金属
のYBCO中への拡散を防止するバリアとしても作用し
なければならない。
【0031】上記制約を念頭において、本発明では以下
の方法を提案する。
【0032】基板材料を選定するが、たとえばNi合金
が適切な選択である。前記基板材料は、とりわけ熱膨張
係数α値について、−200〜800℃の範囲でYBC
Oのα値に近似するように最適化される。適切なNi合
金の候補例は、HaynesB(α=12.8×10
−6−1)、Haynes 242(α=13.9×
10−6−1),Hastelloys,Incon
el 625などであり、これらはYBCOのα値(1
3.1×10−6−1)に匹敵するα値を有してい
る。
【0033】上記RABiTS法で作成したような、2
軸テクスチャ化されたNi基板もまた使用できる。YB
COとの格子整合層の問題は、この特定の手法の場合も
同様である。
【0034】好ましくは、バッファ層は、それぞれの層
が特定の機能を有する、3つの比較的薄い層を含むこと
ができる。
【0035】これらのうち第1の層は基板金属に対する
拡散バリアである。たとえばNiまたはNi合金の金属
基板の場合、たとえばPVD(物理蒸着)またはPEC
VD(プラズマ強化蒸着)によって堆積されたSiN
などの窒化物材料を使用することができる。
【0036】第2層は、2軸テクスチャ化層であり、た
とえば740〜770℃の適正な堆積温度で、YBCO
フィルムにテクスチャを与える。この層に使用される材
料は、たとえばMgO層とすることができ、たとえばP
VD、電子ビーム蒸着、PLD(パルスレーザアシスト
堆積)、またはイオンビームスパッタリングにより堆積
され、同時に当技術分野でよく知られているIBAD
(イオンビームアシスト堆積)技法によりテクスチャ化
される。
【0037】最後に、たとえばLaなどのドーパントで
ドープされたCeO格子整合層が格子整合化のための
最上層となる。この層は、PVDにより堆積させること
ができる。
【0038】上記層の各々に対応する成長方法は、当技
術分野で使用され知られているいずれのスパッタリング
法でもよい。
【0039】上記の手順により、提案した材料を使用し
て、77K、0Tにおいて10A/cm以上の電流
密度J値を有し、外部磁界に対してかなり良好な耐性
を持つ、厚さ1μm以上のYBCOテープを得ることが
できる。この有利な結果は、一方では金属結晶粒子間の
接続性が、他方では表面平滑度が向上したためにもたら
されたものである。
【0040】本発明で提案した解決策の他の利点は、バ
ッファ層が、その各機能に合わせて作られたサブ層で構
成されているためいっそう効率が良く、最終的に、製造
プロセスにおいて制御が容易なことである。このため、
各層の厚さを最小化できるという他の利点も得られる。
従来使用されていた2軸テクスチャ化YSZ層の典型的
な値が、φ FXHM(°)=10°を得るためには1
000nm以上であるのに対して、拡散バリア層とドー
プしたCeO層は典型的な厚さがほぼ100nm以
下、好ましくは10から100nmの間の値を有し、2
軸テクスチャ化されたMgO層は典型的な厚さがほぼ1
0nm以下の値を有する。
【0041】YBCOの堆積温度における、完全な格子
整合層の使用に伴う他の利点は、優れた結晶品質を有す
るYBCOフィルムは、高いJ値が得られるだけでな
く、磁界の侵入に対する耐性が優れており、環境への耐
性もかなり高いことである。

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 金属基板テープと、このテープ上に設け
    られた、ドーパントをドープしたCeO層を含む少な
    くとも1つのバッファ層とを含んでなり、前記CeO
    層上にYBCOの超伝導層を有する導体構造であって、
    前記CeO層が格子整合層であることを特徴とする導
    体構造。
  2. 【請求項2】 前記金属基板が、YBCOの熱膨張係数
    に近い熱膨張係数α、すなわち−200〜800℃を有
    するように選定される、請求項1に記載の導体構造。
  3. 【請求項3】 前記CeO格子整合層が、ほぼ100
    nm以下の厚さを有する、請求項1または2に記載の導
    体構造。
  4. 【請求項4】 前記YBCO層が、ほぼ1μm以上の厚
    さを有する、請求項1から3のいずれか一項に記載の導
    体構造。
  5. 【請求項5】 前記バッファ層が、前記基板と前記Ce
    格子整合層の間に、基板金属に対する拡散バリアで
    ある第1層を含む、請求項1から4のいずれか一項に記
    載の導体構造。
  6. 【請求項6】 前記第1層が、10nm〜100nmの
    厚さを有するSiN 層である、請求項5に記載の導体
    構造。
  7. 【請求項7】 前記バッファ層が前記第1層と前記格子
    整合層の間に第2の層を含んでおり、この第2層は適正
    な堆積温度においてそのテクスチャを前記YBCO層へ
    転移するように2軸テクスチャ化されている、請求項5
    または6に記載の導体構造。
  8. 【請求項8】 前記第2層がMgO層であり、ほぼ10
    nm以下の厚さを有する、請求項7に記載の導体構造。
  9. 【請求項9】 前記金属基板がNi合金である、請求項
    1から8のいずれか一項に記載の導体構造。
  10. 【請求項10】 前記金属基板が2軸テクスチャ化され
    たNi基板である、請求項1から6のいずれか一項に記
    載の導体構造。
  11. 【請求項11】 前記ドーパントがランタンである、請
    求項1から10のいずれか一項に記載の導体構造。
  12. 【請求項12】 前記ランタンが実質的に0.15に等
    しい原子分率を有する、請求項11に記載の導体構造。
  13. 【請求項13】 ドープされたCeO格子整合層をP
    VDにより基層上に堆積させるステップと、前記CeO
    格子整合層上にYBCO超伝導層を堆積させるステッ
    プとを含むことを特徴とする請求項1から12のいずれ
    か一項に記載の導体構造を製造する方法。
  14. 【請求項14】 前記金属基板上に、前記第1層をPE
    CVDまたはPVDにより堆積させるステップを含むこ
    とを特徴とする請求項5または6に記載の導体構造を製
    造するための、請求項13に記載の方法。
  15. 【請求項15】 前記第1層上に前記第2層をIBAD
    併用PVDにより堆積させるステップを含み、前記基層
    が前記第2層であることを特徴とする請求項7または8
    に記載の導体構造を製造するための、請求項13または
    14に記載の方法。
JP2001308289A 2000-10-09 2001-10-04 導体内でybco層との最適化格子整合を提供するドープしたセリアをベースとするバッファ層構造および前記構造の製造方法 Pending JP2002184252A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00402774.4 2000-10-09
EP00402774A EP1195819A1 (en) 2000-10-09 2000-10-09 Buffer layer structure based on doped ceria for providing optimized lattice match with a YBCO layer in a conductor and process of manufacturing said structure

Publications (1)

Publication Number Publication Date
JP2002184252A true JP2002184252A (ja) 2002-06-28

Family

ID=8173896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308289A Pending JP2002184252A (ja) 2000-10-09 2001-10-04 導体内でybco層との最適化格子整合を提供するドープしたセリアをベースとするバッファ層構造および前記構造の製造方法

Country Status (3)

Country Link
US (1) US6649570B2 (ja)
EP (1) EP1195819A1 (ja)
JP (1) JP2002184252A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515535A (ja) * 2002-12-23 2006-06-01 アプライド シン フィルムズ,インコーポレイティッド リン酸アルミニウムコーティング
JP2011520215A (ja) * 2008-03-29 2011-07-14 ゼナジー・パワー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 高温超電導体層配列

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29923162U1 (de) * 1999-02-01 2000-04-27 Siemens AG, 80333 München Langgestreckter Supraleiteraufbau mit Hoch-T¶c¶·-Supraleitermaterial und metallischem Träger
US6821338B2 (en) * 2000-12-15 2004-11-23 The Regents Of The University Of California Particle beam biaxial orientation of a substrate for epitaxial crystal growth
US6809066B2 (en) * 2001-07-30 2004-10-26 The Regents Of The University Of California Ion texturing methods and articles
US6899928B1 (en) * 2002-07-29 2005-05-31 The Regents Of The University Of California Dual ion beam assisted deposition of biaxially textured template layers
JP3854551B2 (ja) * 2002-08-06 2006-12-06 財団法人国際超電導産業技術研究センター 酸化物超電導線材
US20040157747A1 (en) * 2003-02-10 2004-08-12 The University Of Houston System Biaxially textured single buffer layer for superconductive articles
WO2004100182A1 (ja) * 2003-05-07 2004-11-18 International Superconductivity Technology Center, The Juridical Foundation 希土類系酸化物超電導体及びその製造方法
JP4120589B2 (ja) * 2004-01-13 2008-07-16 セイコーエプソン株式会社 磁気抵抗効果素子及び磁気メモリ装置
DE102005005800A1 (de) * 2005-02-04 2006-08-17 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Hochtemperatur-Schichtsupraleiteraufbau und Verfahren zu seiner Herstellung
US7258928B2 (en) * 2005-07-29 2007-08-21 Ut-Battelle, Llc Doped Y2O3 buffer layers for laminated conductors
US7683010B2 (en) * 2005-07-29 2010-03-23 Ut-Battelle, Llc Doped LZO buffer layers for laminated conductors
DE102008016257B4 (de) * 2008-03-29 2010-01-28 Zenergy Power Gmbh Hochtemperatursupraleiter-Schichtanordnung und Verfahren zur Herstellung einer solchen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262394A (en) * 1991-12-27 1993-11-16 The United States Of America As Represented By The United States Department Of Energy Superconductive articles including cerium oxide layer
US6051846A (en) * 1993-04-01 2000-04-18 The United States Of America As Represented By The Secretary Of The Navy Monolithic integrated high-Tc superconductor-semiconductor structure
FR2726399B1 (fr) * 1994-10-27 1997-01-10 Alsthom Cge Alcatel Procede pour la preparation d'un substrat en vue du depot d'une couche mince de materiau supraconducteur
US6077344A (en) * 1997-09-02 2000-06-20 Lockheed Martin Energy Research Corporation Sol-gel deposition of buffer layers on biaxially textured metal substances
US5741377A (en) * 1995-04-10 1998-04-21 Martin Marietta Energy Systems, Inc. Structures having enhanced biaxial texture and method of fabricating same
US5872080A (en) * 1995-04-19 1999-02-16 The Regents Of The University Of California High temperature superconducting thick films
US6022832A (en) * 1997-09-23 2000-02-08 American Superconductor Corporation Low vacuum vapor process for producing superconductor articles with epitaxial layers
US5972847A (en) * 1998-01-28 1999-10-26 Lockheed Martin Energy Method for making high-critical-current-density YBa2 Cu3 O7 superconducting layers on metallic substrates
US6150034A (en) * 1998-06-12 2000-11-21 Ut-Battelle, Llc Buffer layers on rolled nickel or copper as superconductor substrates
DE29923162U1 (de) * 1999-02-01 2000-04-27 Siemens AG, 80333 München Langgestreckter Supraleiteraufbau mit Hoch-T¶c¶·-Supraleitermaterial und metallischem Träger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515535A (ja) * 2002-12-23 2006-06-01 アプライド シン フィルムズ,インコーポレイティッド リン酸アルミニウムコーティング
JP2011520215A (ja) * 2008-03-29 2011-07-14 ゼナジー・パワー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 高温超電導体層配列

Also Published As

Publication number Publication date
EP1195819A1 (en) 2002-04-10
US6649570B2 (en) 2003-11-18
US20020041973A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
Foltyn et al. Strongly coupled critical current density values achieved in Y 1 Ba 2 Cu 3 O 7− δ coated conductors with near-single-crystal texture
US6383989B2 (en) Architecture for high critical current superconducting tapes
CN100477020C (zh) 超导线及其制造方法
JP2009507358A (ja) 高温超電導ワイヤ及びコイル
KR20040010542A (ko) 질화물 전환을 통한 에피택셜 산화물막
US6649570B2 (en) Buffer layer structure based on doped ceria for providing optimized lattice match with a YBCO layer in a conductor
US11488746B2 (en) Superconductor with improved flux pinning at low temperatures
US20110105336A1 (en) Rare earth element oxide superconductive wire material and method of producing the same
KR101289999B1 (ko) 초전도 박막 재료의 제조 방법 및 초전도 기기
US20040157747A1 (en) Biaxially textured single buffer layer for superconductive articles
JP2016522534A5 (ja)
WO2013025259A1 (en) Chemical solution seed layer for rabits tapes
RU2481673C1 (ru) Способ изготовления тонкопленочного высокотемпературного сверхпроводящего материала
US7727934B2 (en) Architecture for coated conductors
JP2005116408A (ja) 酸化物超伝導薄膜およびその製造方法
JP2009295579A (ja) 被覆された導体のための、形状を変化させた基板の製造方法及び上記基板を使用する被覆された導体
Paulose et al. Development of REBCO thin films using MOCVD on non-standard buffers and substrates
Lyonnet et al. Pulsed Laser Deposition of Zr 1-x CexO 2 and Ce 1-x La x O 2-x/2 for Buffer Layers and Insulating Barrier in Oxide Heterostructures
JP2959290B2 (ja) 超伝導積層薄膜およびその製造方法
JP2852753B2 (ja) 酸化物超伝導素子および酸化物超伝導体薄膜の製造方法
JP2003037304A (ja) サファイア基板への酸化物超伝導薄膜の製造方法
Tomov et al. Pulsed laser deposition of epitaxial YBCO/oxide multilayers onto textured metallic substrates for coated conductor applications
Gnanarajan YBCO/YSZ/hastelloy superconducting tapes by IBAD magnetron deposition
Kim et al. Deposition of CeO/sub 2/buffer layers for YBCO coated conductors on biaxially textured Ni substrates by MOCVD technique
JP2844206B2 (ja) 酸化物超伝導素子および酸化物超伝導体薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905