JP2002151974A - Pulse width modulation amplifier - Google Patents
Pulse width modulation amplifierInfo
- Publication number
- JP2002151974A JP2002151974A JP2000346802A JP2000346802A JP2002151974A JP 2002151974 A JP2002151974 A JP 2002151974A JP 2000346802 A JP2000346802 A JP 2000346802A JP 2000346802 A JP2000346802 A JP 2000346802A JP 2002151974 A JP2002151974 A JP 2002151974A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- output signal
- output voltage
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、音声用電力拡声装
置(オーディオ用パワーアンプ)として用いられ、高電
圧をスイッチングしつつオン状態の時間を制御すること
によって音声信号を増幅するパルス幅変調アンプに関す
る。以下、パルス幅変調を「PWM(Pulse Width Modu
lation)」と略称する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used as an audio power loudspeaker (audio power amplifier), and a pulse width modulation amplifier for amplifying an audio signal by controlling the ON state time while switching a high voltage. About. Hereinafter, the pulse width modulation is referred to as “PWM (Pulse Width Modu
lation) ".
【0002】[0002]
【従来の技術】一般のオーディオ用パワーアンプは、リ
ニアアンプとPWMアンプとの二種類に分類できる。リ
ニアアンプは、構成が簡単で高品質が得られるため、現
在の主流を占めているものの、電力変換効率が原理的に
悪い。一方、パルス方式のPWMアンプは、リニアアン
プに比べて、低消費電力、小型化が可能、発熱が少ない
等の利点を有する。そのため、PWMアンプは、これか
らのディジタル・サウンド・システムへの実用化が期待
されている。2. Description of the Related Art General audio power amplifiers can be classified into two types: linear amplifiers and PWM amplifiers. Linear amplifiers dominate the current mainstream because of their simple configuration and high quality, but their power conversion efficiency is low in principle. On the other hand, a pulse-type PWM amplifier has advantages such as lower power consumption, smaller size, and less heat generation than a linear amplifier. Therefore, the PWM amplifier is expected to be put to practical use in future digital sound systems.
【0003】従来のPWMアンプの動作は次のとおりで
ある。まず、アナログ入力信号と200[kHz]程度
の三角波とを電圧比較器(コンパレータ)で比較し、ア
ナログ入力信号の振幅に応じたデューティ比を持つPW
M信号を生成する。PWM信号は、正負の電源に接続さ
れたパワーMOSFET等で構成される電力増幅段をス
イッチングする。そして、低抵抗のインダクタを構成要
素に持つローパスフィルタに電力増幅段の出力信号を通
し、200[kHz]程度の高周波成分を阻止すること
により、可聴低周波成分を取り出す。これがPWMアン
プの出力信号となりスピーカを駆動する。The operation of a conventional PWM amplifier is as follows. First, a voltage comparator (comparator) compares an analog input signal with a triangular wave of about 200 [kHz], and a PW having a duty ratio corresponding to the amplitude of the analog input signal.
Generate an M signal. The PWM signal switches a power amplification stage including a power MOSFET and the like connected to the positive and negative power supplies. Then, the output signal of the power amplifying stage is passed through a low-pass filter having a low-resistance inductor as a component, and a high-frequency component of about 200 [kHz] is blocked to extract an audible low-frequency component. This becomes the output signal of the PWM amplifier and drives the speaker.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、従来の
PWMアンプでは、次の三つの問題点があった。 1.電源電圧の変動がそのまま出力信号に出てしまう。 2.負荷のインピーダンスは、周波数等によって常時変
化する。このインピーダンス変動により、出力信号が変
動する。 3.負荷のインピーダンス変動により、ローパスフィル
タの特性が変動する。 これらの変動は、出力信号に歪みとなって現れる。However, the conventional PWM amplifier has the following three problems. 1. Fluctuations in the power supply voltage appear directly in the output signal. 2. The impedance of the load constantly changes depending on the frequency and the like. The output signal fluctuates due to the impedance fluctuation. 3. The characteristics of the low-pass filter fluctuate due to the fluctuation of the impedance of the load. These fluctuations appear as distortion in the output signal.
【0005】これに対して、PWMアンプ出力信号から
アナログ入力信号への負帰還をかけることで、ある程度
歪みを軽減することができる。しかし、これだけでは実
用化に不十分であった。[0005] On the other hand, distortion can be reduced to some extent by applying negative feedback from the PWM amplifier output signal to the analog input signal. However, this alone was insufficient for practical use.
【0006】[0006]
【発明の目的】そこで、本発明の目的は、出力信号の歪
みを飛躍的に改善できるPWMアンプを提供することに
ある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a PWM amplifier which can remarkably improve the distortion of an output signal.
【0007】[0007]
【課題を解決するための手段】請求項1記載のPWMア
ンプは、パルス幅を変調することにより入力信号を増幅
して出力信号とするものである。そして、出力信号を検
出する出力信号検出部と、出力信号検出部で検出された
出力信号、及び入力信号に基づきパルス幅を算出する演
算処理部とを備えている。出力信号は負荷のインピーダ
ンス変動によって微妙に変化する。そのため、出力信号
の変化に応じて次のパルス幅を補正することにより、負
荷のインピーダンス変動による出力信号の変動が抑制さ
れる。また、従来のアナログ信号の負帰還では得られな
いような正確な補正でも、計算ならば可能である。例え
ば、演算処理部は、出力信号検出部で検出された出力信
号に基づき負荷のインピーダンスを算出し、このインピ
ーダンス及び入力信号に基づきパルス幅を算出する(請
求項2)。According to a first aspect of the present invention, a PWM amplifier amplifies an input signal by modulating a pulse width to produce an output signal. An output signal detection unit that detects an output signal, and an arithmetic processing unit that calculates a pulse width based on the output signal detected by the output signal detection unit and the input signal are provided. The output signal changes subtly due to load impedance fluctuations. Therefore, by correcting the next pulse width according to the change of the output signal, the fluctuation of the output signal due to the fluctuation of the impedance of the load is suppressed. In addition, accurate corrections that cannot be obtained by the conventional negative feedback of analog signals can be made by calculation. For example, the arithmetic processing unit calculates the load impedance based on the output signal detected by the output signal detection unit, and calculates the pulse width based on the impedance and the input signal.
【0008】請求項3記載のPWMアンプは、パルス幅
を変調することにより入力信号を増幅して出力信号とす
るものである。そして、電源電圧を検出する電源電圧検
出部と、出力信号を検出する出力信号検出部と、出力信
号検出部で検出された出力信号、電源電圧検出部で検出
された電源電圧、及び入力信号に基づきパルス幅を算出
する演算処理部とを備えている。これにより、請求項1
記載のPWMアンプと同等の作用を奏するとともに、パ
ルス幅が電源電圧変動に応じて補正されるので、電源電
圧変動による出力信号の変動も抑制される。例えば、演
算処理部は、出力信号検出部で検出された出力信号に基
づき負荷のインピーダンスを算出し、このインピーダン
ス、電源電圧検出部で検出された電源電圧、及び入力信
号に基づきパルス幅を算出する(請求項4)。According to a third aspect of the present invention, a PWM amplifier amplifies an input signal by modulating a pulse width to produce an output signal. And a power supply voltage detection unit for detecting a power supply voltage, an output signal detection unit for detecting an output signal, an output signal detected by the output signal detection unit, a power supply voltage detected by the power supply voltage detection unit, and an input signal. And an arithmetic processing unit for calculating a pulse width based on the pulse width. Thereby, claim 1
The same effect as the above described PWM amplifier is obtained, and the pulse width is corrected according to the power supply voltage fluctuation, so that the fluctuation of the output signal due to the power supply voltage fluctuation is also suppressed. For example, the arithmetic processing unit calculates the load impedance based on the output signal detected by the output signal detection unit, and calculates the pulse width based on the impedance, the power supply voltage detected by the power supply voltage detection unit, and the input signal. (Claim 4).
【0009】また、演算処理部は、実際に出力されるパ
ルス幅が算出されたパルス幅に量子化誤差によって一致
しなくなる場合に、その量子化誤差の分だけ次のパルス
幅を補正する、としてもよい(請求項5)。パルス幅の
出力に用いるビット数がパルス幅の算出に用いるビット
数よりも小さいと、パルス幅の出力で量子化誤差が生じ
る。そこで、パルス幅の出力値がパルス幅の算出値より
も大きければ、その分を次のパルス幅の算出値に加え
る。逆に、パルス幅の出力値がパルス幅の算出値よりも
小さければ、その分を次のパルス幅の算出値から差し引
く。これにより、パルス幅が量子化誤差に応じて補正さ
れるので、量子化誤差による出力信号の変動も抑制され
る。When the pulse width actually output does not match the calculated pulse width due to the quantization error, the arithmetic processing unit corrects the next pulse width by the quantization error. (Claim 5). If the number of bits used to output the pulse width is smaller than the number of bits used to calculate the pulse width, a quantization error occurs in the output of the pulse width. Therefore, if the output value of the pulse width is larger than the calculated value of the pulse width, the output value is added to the calculated value of the next pulse width. Conversely, if the output value of the pulse width is smaller than the calculated value of the pulse width, the output value is subtracted from the calculated value of the next pulse width. Thereby, the pulse width is corrected according to the quantization error, and thus the output signal fluctuation due to the quantization error is suppressed.
【0010】更に、演算処理部がDSPである、として
もよい(請求項6)。DSPは、高速処理が可能である
ので好ましい。このとき、入力信号を入力電圧、出力信
号を出力電圧とすると、AD変換が容易になるので好ま
しい。Further, the arithmetic processing unit may be a DSP (claim 6). DSP is preferable because it can perform high-speed processing. At this time, it is preferable that the input signal be an input voltage and the output signal be an output voltage because AD conversion becomes easy.
【0011】換言すると、本発明に係るPWMアンプ
は、三角波を用いずに、例えば高速のDSPを用いた演
算結果に応じて、パルス波形を生成する。また、本発明
に係るPWMアンプにおいても、三角波を用いる従来技
術と同様に、標本化周期を持つ。本発明では、現時点の
PWMアンプ出力電圧、DSPに次に入力される音声デ
ータの大きさ(入力電圧)、DSP内に設定されている
負荷抵抗値(スピーカのインピーダンス)、電源電圧、
ローパスフィルタ部品の定数等をパラメータとして、次
の標本化周期に出力すべき出力電圧、この出力電圧を得
るためのパルス幅(スイッチング時間)等を、1標本化
周期内で計算する。DSPは、この計算を実行してPW
M信号を生成し、正電圧電源及び負電圧電源に接続され
た電力増幅段をスイッチングする。In other words, the PWM amplifier according to the present invention does not use a triangular wave, but generates a pulse waveform according to a calculation result using, for example, a high-speed DSP. Further, the PWM amplifier according to the present invention also has a sampling period, similarly to the related art using a triangular wave. In the present invention, the current PWM amplifier output voltage, the size of audio data (input voltage) input next to the DSP, the load resistance value (speaker impedance) set in the DSP, the power supply voltage,
The output voltage to be output in the next sampling cycle, the pulse width (switching time) for obtaining this output voltage, and the like are calculated within one sampling cycle using the constants and the like of the low-pass filter components as parameters. The DSP performs this calculation and performs PW
An M signal is generated to switch a power amplification stage connected to a positive voltage power supply and a negative voltage power supply.
【0012】また、パルス幅と出力電圧の変化との関係
に基づき、実際の負荷抵抗値を演算にて求める。その結
果を、次の標本化周期内でのパルス幅を求める計算に用
いる。標本化周期毎に実際の負荷抵抗値を求め、これら
を平均化することで、最適な負荷抵抗値を設定し得る。Further, based on the relationship between the pulse width and the change in the output voltage, an actual load resistance value is calculated. The result is used in a calculation for obtaining a pulse width in the next sampling period. An optimum load resistance value can be set by obtaining an actual load resistance value for each sampling cycle and averaging them.
【0013】更に、出力電圧には、負荷変動以外に、計
算上のパルス幅とDSP動作クロックに従う実際のパル
ス幅との差、いわゆる量子化誤差も含まれる。そのた
め、計算には時間補正も織り込む。これにより、歪みの
負荷特性が更に向上する。Further, the output voltage includes a difference between a calculated pulse width and an actual pulse width according to the DSP operation clock, that is, a so-called quantization error, in addition to the load fluctuation. Therefore, a time correction is included in the calculation. Thereby, the load characteristic of the distortion is further improved.
【0014】すなわち、本発明に係るPWMアンプは、
出力電圧検出部とDSPとを用いる。そして、DSP
は、出力電圧検出部から得られた出力電圧に基づき、パ
ルス幅誤差を織り込んだ負荷抵抗値を計算し、サンプリ
ング周期毎に設定される負荷抵抗値を更新してパルス幅
を計算していくことで、負荷変動の影響を出力電圧から
排除する。That is, the PWM amplifier according to the present invention comprises:
An output voltage detector and a DSP are used. And DSP
Is to calculate the pulse width based on the output voltage obtained from the output voltage detection unit and calculate the pulse width by updating the load resistance value set for each sampling cycle, taking into account the pulse width error. Thus, the effect of load fluctuation is eliminated from the output voltage.
【0015】[0015]
【発明の実施の形態】図1は、本発明に係るPWMアン
プの第一実施形態を示すブロック図である。以下、この
図面に基づき説明する。なお、本実施形態では、請求項
に記載の出力信号検出部、演算処理部、負荷のインピー
ダンス等を、それぞれ出力電圧検出部、DSP、負荷抵
抗値等と具体化している。FIG. 1 is a block diagram showing a first embodiment of a PWM amplifier according to the present invention. Hereinafter, description will be made based on this drawing. In the present embodiment, the output signal detection unit, the arithmetic processing unit, the load impedance, and the like described in the claims are embodied as an output voltage detection unit, a DSP, a load resistance value, and the like, respectively.
【0016】本実施形態のPWMアンプ10は、パルス
幅を変調することにより入力電圧Viを増幅して出力電
圧Voとするものである。その特徴として、出力電圧V
oを検出する出力電圧検出部12と、出力電圧検出部1
2で検出された出力電圧Voに基づき負荷抵抗値Rを算
出するとともに負荷抵抗値R及び入力電圧Viに基づき
パルス幅を算出するDSP14とを備えている。これに
より、出力電圧Voは、負荷抵抗値Rに応じて補正され
るので、負荷変動の影響が抑制される。また、計算によ
ってパルス幅を補正しているので、アナログ信号を単に
負帰還させるだけの従来技術では得られない、複雑かつ
正確な補正が実現可能である。The PWM amplifier 10 of this embodiment amplifies an input voltage Vi by modulating a pulse width to obtain an output voltage Vo. As a feature, the output voltage V
output voltage detecting section 12 for detecting the
And a DSP 14 that calculates a load resistance value R based on the output voltage Vo detected in Step 2 and calculates a pulse width based on the load resistance value R and the input voltage Vi. As a result, the output voltage Vo is corrected according to the load resistance value R, so that the effect of load fluctuation is suppressed. In addition, since the pulse width is corrected by calculation, complicated and accurate correction that cannot be obtained by the conventional technique of simply negatively feeding back an analog signal can be realized.
【0017】DSP14は、音声信号がサンプリング及
びデジタル化された入力電圧Viを入力し、ドライバ回
路16を介して電力増幅段18へPWM信号141を出
力する。ドライバ回路16は、パワーMOSFET18
1,182を駆動する比較的大きな電流を得るために、
エミッタフォロワ接続されたバイポーラトランジスタ等
を中心に構成されている。電力増幅段18では、正電圧
電源及び負電圧電源に接続されたパワーMOSFET1
81,182が、PWM信号141に基づきオン・オフ
される。パワーMOSFET181,182間の接続点
には、コイル201とコンデンサ202とからなるロー
パスフィルタ20が接続されている。コンデンサ202
の両端が出力端子28となり、出力端子28に出力電圧
検出部12とスピーカ22とが接続されている。出力電
圧検出部12は、AD変換器を主に構成され、その出力
信号がDSP14に入力(帰還)される。The DSP 14 receives the input voltage Vi obtained by sampling and digitizing the audio signal, and outputs a PWM signal 141 to the power amplification stage 18 via the driver circuit 16. The driver circuit 16 includes a power MOSFET 18
In order to obtain a relatively large current driving 1,182,
It is composed mainly of a bipolar transistor and the like connected by an emitter follower connection. The power amplifying stage 18 includes a power MOSFET 1 connected to a positive voltage power supply and a negative voltage power supply.
81 and 182 are turned on / off based on the PWM signal 141. A low-pass filter 20 including a coil 201 and a capacitor 202 is connected to a connection point between the power MOSFETs 181 and 182. Capacitor 202
Are output terminals 28, and the output voltage detection unit 12 and the speaker 22 are connected to the output terminals 28. The output voltage detector 12 mainly includes an AD converter, and its output signal is input (feedback) to the DSP 14.
【0018】図2[1]はPWMアンプ10の動作を説
明するための等価回路図である。以下、図1及び図2
[1]に基づき説明する。FIG. 2A is an equivalent circuit diagram for explaining the operation of the PWM amplifier 10. Hereinafter, FIGS. 1 and 2
A description will be given based on [1].
【0019】図2[1]は、電力増幅段18の動作原
理、特に、正電圧側に駆動する場合の動作を示してい
る。また、図2[1]において、パワーMOSFET1
81をスイッチ241及び抵抗器242、スピーカ22
の負荷抵抗値をR、出力端子28における出力電圧を
V、コイル201をインダクタ261及び抵抗器26
2、パワーMOSFET182を順方向電圧VFが印加
されたダイオード、と表わす。更に、抵抗器242,2
42の抵抗値をそれぞれr1,r2、r1+r2=r、
インダクタ261のインダクタンスをL、コンデンサ2
02のキャパシタンス及び電荷量をそれぞれC,Q、と
する。FIG. 2A shows the operation principle of the power amplification stage 18, particularly, the operation when the power amplification stage 18 is driven to the positive voltage side. In addition, in FIG.
81 is a switch 241, a resistor 242, a speaker 22
Is the load resistance value, R is the output voltage at the output terminal 28, and the coil 201 is the inductor 261 and the resistor 26.
2 represents the power MOSFET182 forward voltage V F is applied diode, and. Further, the resistors 242, 2
The resistance values of 42 are respectively r 1 , r 2 , r 1 + r 2 = r,
The inductance of the inductor 261 is L, the capacitor 2
02, the capacitance and the charge amount are C and Q, respectively.
【0020】ある標本化周期において、その時点での出
力電圧VがVaであるとする。次の音声入力標本値bが
DSP14に入力されると、DSP14は、次の標本化
周期内に出力すべき目標出力電圧Vbを計算する。続い
て、DSP14は、電源電圧E、出力電圧Va、現在の
設定されている負荷抵抗値Ra、コイル201及びコン
デンサ202の定数L,C等に基づき、出力電圧Vbを
得るためのパルス幅tbを計算し、これに量子化誤差の
補正を加えたPWM信号141をドライバ回路16へ出
力する。その結果、スイッチ241がオンすることによ
り電流ILが流れ、出力端子28において出力電圧Vが
目標出力電圧Vbに向かって上昇する。It is assumed that the output voltage V at that time is Va in a certain sampling cycle. When the next audio input sample value b is input to the DSP 14, the DSP 14 calculates a target output voltage Vb to be output within the next sampling cycle. Subsequently, the DSP 14 determines a pulse width tb for obtaining the output voltage Vb based on the power supply voltage E, the output voltage Va, the currently set load resistance Ra, the constants L and C of the coil 201 and the capacitor 202, and the like. The PWM signal 141 is calculated and corrected for the quantization error, and is output to the driver circuit 16. As a result, when the switch 241 is turned on, the current IL flows, and the output voltage V at the output terminal 28 increases toward the target output voltage Vb.
【0021】次に、量子化誤差の補正について説明す
る。Next, correction of a quantization error will be described.
【0022】DSP14は高速のクロック信号で動作す
る。つまり、DSP14の出力信号は、クロック信号に
同期して変化するため、出力するパルス幅が離散的値に
なる。例えば、クロック信号が50[MHz]もの高速
であっても、20[ns]の分解能しかない。そのた
め、DSP14は、1[ns]単位で演算することによ
りパルス幅を例えば1.234[μs]と算出した場
合、最終的に1.240[μs]とし、−6[ns]分
を次の標本化周期に補正分として持ち越す。The DSP 14 operates with a high-speed clock signal. That is, since the output signal of the DSP 14 changes in synchronization with the clock signal, the output pulse width has a discrete value. For example, even if the clock signal is as fast as 50 [MHz], it has only a resolution of 20 [ns]. Therefore, when the DSP 14 calculates the pulse width as, for example, 1.234 [μs] by performing the operation in units of 1 [ns], the DSP 14 finally sets the pulse width to 1.240 [μs], and subtracts -6 [ns] from the next. It is carried over to the sampling period as a correction.
【0023】次に、負荷抵抗値の算出について説明す
る。Next, the calculation of the load resistance value will be described.
【0024】標本化周期終点での出力電圧Vを出力電圧
検出部12で測ることにより、目標出力電圧Vbが正し
く出力されたか否かを確認できる。その結果、出力電圧
VがVb’になったとする。必ずしもVbにならない理
由は、負荷抵抗値Rが変動するためである。(Vb’−
Vb)に基づいて、想定した負荷抵抗値にずれがあるこ
とが分かるので、そのずれ量を計算する。By measuring the output voltage V at the end of the sampling cycle by the output voltage detector 12, it can be confirmed whether or not the target output voltage Vb has been correctly output. As a result, it is assumed that the output voltage V becomes Vb ′. The reason why the voltage does not always become Vb is that the load resistance value R fluctuates. (Vb'-
Based on Vb), it can be seen that there is a deviation in the assumed load resistance value, so the deviation amount is calculated.
【0025】例えば、Vb’>VbであればRb’>R
bと計算される。ここで、Rbは演算に使用した負荷抵
抗値、Rb’は実際の負荷抵抗値(正確には、再計算で
求めた実際の負荷抵抗の推定値である。)である。つま
り、Vb’>Vbとなる原因は、実際の負荷抵抗値R
b’が、演算で使用した負荷抵抗値Rbより大きいこと
にある。そこで、一例を述べれば、標本化周期8サイク
ル経過したところで、八つの負荷抵抗値の平均値を求
め、その平均値の1/16を補正量として、負荷抵抗値
Rを補正する。以降、標本化周期毎に繰り返す。また、
負荷抵抗値Rの精度が上がるに従って、多サイクルで平
均することにより、補正の回数を少なくする。For example, if Vb '> Vb, Rb'> R
b is calculated. Here, Rb is the load resistance value used for the calculation, and Rb 'is the actual load resistance value (more precisely, it is the estimated value of the actual load resistance obtained by recalculation). That is, Vb '> Vb is caused by the actual load resistance R
b ′ is larger than the load resistance value Rb used in the calculation. Thus, as an example, when eight sampling cycles have elapsed, an average value of eight load resistance values is obtained, and the load resistance value R is corrected using 1/16 of the average value as a correction amount. Thereafter, the process is repeated every sampling cycle. Also,
As the accuracy of the load resistance value R increases, the number of corrections is reduced by averaging over multiple cycles.
【0026】Rb’>Rbの場合、出力電圧が上がりす
ぎているので、次のパルス幅はVb'=Vbであるとき
に比べ短くする。したがって、負荷抵抗値を計算するこ
とにより、負荷変動に追従できるとともにパルス幅誤差
も吸収できる。一方、Vb'<VbであればRb’<R
bと計算される。Vb'<Vbとなる原因は、実際の負
荷抵抗値Rb’が負荷抵抗値Rbより小さいか、パルス
幅が計算値tbより短いことにある。この場合も、負荷
抵抗値を計算することにより、負荷変動に追従できると
ともにパルス幅誤差も吸収できる。When Rb '> Rb, the output voltage is too high, so the next pulse width is shorter than when Vb' = Vb. Therefore, by calculating the load resistance value, it is possible to follow a load change and absorb a pulse width error. On the other hand, if Vb ′ <Vb, Rb ′ <R
b is calculated. The cause of Vb '<Vb is that the actual load resistance value Rb' is smaller than the load resistance value Rb or the pulse width is shorter than the calculated value tb. Also in this case, by calculating the load resistance value, it is possible to follow a load change and absorb a pulse width error.
【0027】以上のように、DSP14は、設定されて
いる負荷抵抗値Rbに基づき、次のデータcに対する目
標出力電圧Vcとパルス幅tcとを計算する。その結
果、出力電圧がVc'であれば、DSP14は同様にし
てRc’を計算する。この動作をサンプリング周期毎に
行うことにより、負荷変動及びパルス幅誤差に影響され
ない出力信号が得られる。As described above, the DSP 14 calculates the target output voltage Vc and the pulse width tc for the next data c based on the set load resistance value Rb. As a result, if the output voltage is Vc ', the DSP 14 calculates Rc' in the same manner. By performing this operation for each sampling cycle, an output signal that is not affected by load fluctuations and pulse width errors can be obtained.
【0028】図2[2]はPWMアンプ10の動作を説
明するための波形図である。以下、図1及び図2
[1],[2]に基づき、PWMアンプ10の動作を更
に詳細に説明する。FIG. 2B is a waveform diagram for explaining the operation of the PWM amplifier 10. Hereinafter, FIGS. 1 and 2
The operation of the PWM amplifier 10 will be described in more detail based on [1] and [2].
【0029】図2[1]に示す回路の状態方程式は次の
とおりである。The state equation of the circuit shown in FIG. 2A is as follows.
【数1】 (Equation 1)
【0030】図2[2]では、一周期の電圧電流波形が
示されている。ここで、時刻t=0でスイッチ241を
閉じると、コイル電流ILが生じて出力電圧Vが増大す
る。Q(t),V(t),IC(t)は、[数1]の式
により次のように導出できる。FIG. 2B shows a voltage-current waveform of one cycle. Here, when the switch 241 is closed at time t = 0, the coil current IL is generated, and the output voltage V increases. Q (t), V (t), and I C (t) can be derived as follows by the equation of [Equation 1].
【数2】 (Equation 2)
【0031】t=t1でスイッチ241を開くと、コイ
ル201は、コンデンサ202と負荷抵抗値Rのスピー
カ22とに、貯えられた磁気エネルギーを放出する。そ
の時、コイル201が電流を連続させる性質に基づき、
ダイオードとして動作するパワーMOSFET182経
由でコンデンサ202にチャージ電流ICが流れるた
め、出力電圧Vが増加し続ける。t=t2でエネルギー
を放出し終わると、コイル電流IL=0となり、出力電
圧Vは最大値をとる。t1≦t≦t2ではQ(t),V
(t),IC(t)は次の式のとおり導出できる。[0031] Opening switch 241 at t = t 1, the coil 201, the capacitors 202 and the speaker 22 of the load resistance R, to release the magnetic energy stored. At that time, based on the property that the coil 201 makes the current continuous,
To flow the charge current I C in the capacitor 202 via power MOSFET182 which operates as a diode, the output voltage V continues to increase. When finished releases energy at t = t 2, the coil current I L = 0, and the output voltage V takes the maximum value. Q (t), V when t 1 ≦ t ≦ t 2
(T) and I C (t) can be derived as follows.
【数3】 (Equation 3)
【0032】t2は、次式を解くことでt1の関数とし
て求まる。T 2 is obtained as a function of t 1 by solving the following equation.
【数4】 (Equation 4)
【0033】t2以降、コンデンサ202中の電荷は負
荷抵抗値Rによって放電され、出力電圧Vは減少してい
く。サンプリング周波数は、再生周波数を広帯域化する
ため高いほうが望ましいが、スイッチ241の動作速度
が追いつかなくなるため200[kHz]程度にするの
が一般的である。したがって、サンプリング周期Tは5
[μs]程度とする。[0033] t 2 after the charge in the capacitor 202 is discharged by the load resistance R, the output voltage V decreases. The sampling frequency is preferably higher in order to widen the reproduction frequency, but is generally set to about 200 [kHz] because the operation speed of the switch 241 cannot keep up. Therefore, the sampling period T is 5
[Μs].
【0034】また、Q(t),V(t),IC(t)の
計算を簡単にするために、各周期のコイル電流ILの初
期値を0とするのが便利である。したがって、t2<T
とするのが望ましい。コイル201の定数L及びコンデ
ンサ202の定数Cは、t2<Tで最高周波数かつ最大
振幅の出力が出せるように決定する。このとき、デバイ
スの耐圧なども考慮する。あるデータと次のデータとの
出力電圧Vの差をΔVとすると、次式が成り立つ必要が
ある。この式からt1が計算できる。Further, Q (t), V ( t), in order to simplify the calculation of I C (t), it is convenient initial value of the coil current I L of each period is zero. Therefore, t 2 <T
It is desirable that The constant L of the coil 201 and the constant C of the capacitor 202 are determined so that an output with the highest frequency and the highest amplitude can be output at t 2 <T. At this time, the breakdown voltage of the device is also taken into consideration. Assuming that the difference between the output voltage V of certain data and the next data is ΔV, the following equation must be satisfied. From this equation, t 1 can be calculated.
【数5】 (Equation 5)
【0035】この式をt1について解けばよいのである
が、それでは演算に要する時間が1サンプリング周期T
内に収まらない。そこで、実際には、表引き法でt1の
値を決定する。表引き法とは、予め[数5]の式に従っ
てt1に対応するΔVの値を計算した表を用意し、この
表のΔVを元に逆表引きしt1の相当する値を求める方
法である。t=0からt=t1までがパルス幅である。It suffices to solve this equation for t 1. In this case, the time required for the operation is one sampling period T
Does not fit inside. Therefore, in practice, to determine the value of t 1 in table look-up method. The look-up method is a method of preparing a table in which the value of ΔV corresponding to t 1 is calculated in advance according to the equation of [Equation 5], and performing reverse look-up on the basis of ΔV in this table to obtain a value corresponding to t 1. It is. from t = 0 to t = t 1 is a pulse width.
【0036】周期Tのt=0からt=t1までスイッチ
を閉じるPWM信号を生成すると、出力電圧Vは平均し
てΔVだけ変化することになる。また、前述の式と実際
のΔVの値とから、負荷抵抗値Rを求めることができ
る。負荷抵抗値Rは、周波数等の要因により常時変化す
る。負荷抵抗値Rをサンプリング周期T毎に計算し次の
データ処理に用いることで、負荷変動に応じて出力電圧
を調整できるので、結果として、負荷変動にもかかわら
ず一定電圧が得られる。すなわち、負荷変動にかかわら
ず目標とする出力電圧が得られる。[0036] After generating the PWM signal for closing the switch from t = 0 of the period T to t = t 1, the output voltage V will change only ΔV on average. Further, the load resistance value R can be obtained from the above equation and the actual value of ΔV. The load resistance value R constantly changes due to factors such as frequency. By calculating the load resistance value R for each sampling cycle T and using it for the next data processing, the output voltage can be adjusted according to the load fluctuation. As a result, a constant voltage can be obtained despite the load fluctuation. That is, a target output voltage can be obtained regardless of a load change.
【0037】次に、数値例を挙げて、より具体的に説明
する。Next, a more specific description will be given with numerical examples.
【0038】PWMアンプ10は8[Ω]及び50
[W]、E=28.3[V]、L=2.5[μH]、C
=2.7[μF]、r=0.1[Ω]、R=8[Ω]、
T=5.2[μs]とする。これらの値は、計算式の初
期値として電源投入毎にDSP14に設定される。The PWM amplifier 10 has 8 [Ω] and 50 [Ω].
[W], E = 28.3 [V], L = 2.5 [μH], C
= 2.7 [μF], r = 0.1 [Ω], R = 8 [Ω],
T = 5.2 [μs]. These values are set in the DSP 14 each time the power is turned on as initial values of the calculation formula.
【0039】ここで、I0=Q0=0とする。5.2
[μs]後の目標出力電圧が20[V]のとき、前述の
計算式によりt1=2.7[μs]、t2=3.9[μ
S]となる。DSP14は、正の電源に接続されたパワ
ーMOSFET181を、時間t=0からt=t1まで
オンするPWM信号を出力する。すると、コンデンサ2
02に電荷がチャージされることにより、出力電圧Vが
上昇し、スピーカ22は正の音圧を発生する。この5.
2[μs]の間に出力電圧Vが20[V]になるはずで
あっても実際には19[V]であったとすると、計算に
より負荷抵抗値R=6[Ω]であるとわかる。そして、
次のデータ処理時には計算式のRの値を6にして計算す
る。これをサンプリング周期ごとに繰り返す。これによ
り、負荷変動に対応したパルス幅が得られるので、出力
信号に含まれる負荷変動の影響を低減できる。Here, it is assumed that I 0 = Q 0 = 0. 5.2
When the target output voltage after [μs] is 20 [V], t 1 = 2.7 [μs] and t 2 = 3.9 [μ] by the above-described calculation formula.
S]. DSP14 is a power MOSFET181 connected to the positive power supply, and outputs a PWM signal for turning on the time t = 0 to t = t 1. Then, capacitor 2
When the electric charge is charged to the output terminal 02, the output voltage V increases, and the speaker 22 generates a positive sound pressure. This 5.
If the output voltage V is expected to be 20 [V] within 2 [μs], but is actually 19 [V], the load resistance value R = 6 [Ω] can be found by calculation. And
At the time of the next data processing, the calculation is performed by setting the value of R in the formula to 6. This is repeated for each sampling cycle. As a result, a pulse width corresponding to the load fluctuation can be obtained, so that the influence of the load fluctuation included in the output signal can be reduced.
【0040】図3は、本発明に係るPWMアンプの第二
実施形態を示すブロック図である。以下、この図面に基
づき説明する。なお、本実施形態では、請求項に記載の
出力信号検出部及び電源電圧検出部、演算処理部、負荷
のインピーダンス等を、それぞれAD変換器、DSP、
負荷抵抗値等と具体化している。また、第一実施形態と
同じ箇所は、説明を省略する。FIG. 3 is a block diagram showing a second embodiment of the PWM amplifier according to the present invention. Hereinafter, description will be made based on this drawing. In the present embodiment, the output signal detection unit and the power supply voltage detection unit, the arithmetic processing unit, the load impedance, etc.
It is embodied as a load resistance value. The description of the same parts as in the first embodiment is omitted.
【0041】本実施形態のPWMアンプ30は、パルス
幅を変調することにより入力電圧Viを増幅して出力電
圧Voとするものである。その特徴として、電源電圧
E,−Eを検出するAD変換器32と、出力電圧Voを
検出するAD変換器34と、AD変換器34で検出され
た出力電圧Vo、AD変換器32で検出された電源電圧
E,−E及び入力電圧Viに基づきパルス幅を算出する
DSP36とを備えている。詳しく言えば、DSP36
は、出力電圧Voに基づき負荷抵抗値Rを算出し、負荷
抵抗値R、電源電圧E,−E及び入力電圧Viに基づき
パルス幅を算出する。これにより、第一実施形態のPW
Mアンプと同等の作用を奏するとともに、パルス幅が電
源電圧変動に応じて補正されるので、電源電圧変動によ
る出力電圧Voの変動も抑制される。The PWM amplifier 30 of the present embodiment amplifies the input voltage Vi by modulating the pulse width to obtain the output voltage Vo. As its features, an AD converter 32 for detecting the power supply voltages E and −E, an AD converter 34 for detecting the output voltage Vo, and an output voltage Vo detected by the AD converter 34 and the output voltage Vo detected by the AD converter 32. And a DSP 36 for calculating a pulse width based on the power supply voltages E and −E and the input voltage Vi. Specifically, DSP36
Calculates the load resistance value R based on the output voltage Vo, and calculates the pulse width based on the load resistance value R, the power supply voltages E and -E, and the input voltage Vi. Thereby, the PW of the first embodiment
Since the pulse width is corrected according to the power supply voltage fluctuation, the fluctuation of the output voltage Vo due to the power supply voltage fluctuation is suppressed.
【0042】AD変換器40は、アナログ音声信号から
なる入力電圧Viを入力端子38を介して入力し、20
ビットのディジタル信号に変換してDSP36へ出力す
る。DSP36は、前述の計算式に基づきパルス幅を決
定して、パルス幅を示す8ビットの並列ディジタル信号
をPWM発生論理回路24へ出力する。PWM発生論理
回路24は、そのパルス幅のパルスを発生し、その正負
極性に対応したゲートドライバ441,442を介し
て、パワーMOSFET461,462を駆動する。そ
の結果、出力端子48における出力電圧Voがパルス幅
に応じて上昇又は下降することにより、出力端子48に
接続されたスピーカ(図示せず)を鳴らす。The AD converter 40 inputs an input voltage Vi composed of an analog audio signal through an input terminal 38, and
The signal is converted into a bit digital signal and output to the DSP 36. The DSP 36 determines the pulse width based on the above-described calculation formula, and outputs an 8-bit parallel digital signal indicating the pulse width to the PWM generation logic circuit 24. The PWM generation logic circuit 24 generates a pulse having the pulse width, and drives the power MOSFETs 461 and 462 via gate drivers 441 and 442 corresponding to the positive and negative polarities. As a result, when the output voltage Vo at the output terminal 48 rises or falls according to the pulse width, a speaker (not shown) connected to the output terminal 48 sounds.
【0043】PWM発生論理回路24は、例えばPLA
(programmable logic array)からなり、パルス幅を示
す8ビット信号に基づき、実際のPWM信号を生成す
る。ゲートドライバ441,442は、パワーMOSF
ET461,462を駆動する比較的大きな電流を得る
ために、エミッタフォロワ接続されたバイポーラトラン
ジスタ等を中心に構成されている。The PWM generation logic circuit 24 includes, for example, a PLA
(Programmable logic array), and generates an actual PWM signal based on an 8-bit signal indicating a pulse width. Gate drivers 441 and 442 are power MOSFs.
In order to obtain a relatively large current for driving the ETs 461 and 462, a bipolar transistor or the like connected in an emitter-follower configuration is mainly used.
【0044】また、出力電圧Voは、AD変換器34で
デジタル値に変換された後、DSP36で補正演算に使
用される。電源電圧E,−Eも、AD変換器32でデジ
タル値に変換された後、DSP36で補正演算に使用さ
れる。なお、電源電圧E,−EとAD変換器32との間
には、電源電圧E,−Eのどちらか一方をAD変換器3
2に入力させるための電子的スイッチ50が設けられて
いる。電子的スイッチ50はDSP36によって駆動さ
れる。After the output voltage Vo is converted into a digital value by the AD converter 34, it is used by the DSP 36 for a correction operation. The power supply voltages E and -E are also converted into digital values by the AD converter 32 and then used by the DSP 36 for correction calculation. One of the power supply voltages E and -E is provided between the power supply voltages E and -E and the AD converter 32.
2 is provided with an electronic switch 50 for inputting to the second input. The electronic switch 50 is driven by the DSP 36.
【0045】基本周期発生回路52は、5.2[μs]
(約200[kHz])の一定周期の信号を、AD変換
器34,40、DSP36、及びPWM発生論理回路4
2へ供給する。この信号に同期して各回路が動作する。
なお、AD変換器32は、電源電圧変動が長周期である
ため、5.2[μs]周期の信号に同期していない。The basic cycle generation circuit 52 has a capacity of 5.2 [μs].
(Approximately 200 [kHz]), a signal having a constant period is converted into AD converters 34 and 40, a DSP 36, and a PWM generation logic circuit 4.
Supply to 2. Each circuit operates in synchronization with this signal.
The AD converter 32 is not synchronized with a signal having a period of 5.2 [μs] because the power supply voltage fluctuation has a long period.
【0046】なお、言うまでもないが、本発明はこれら
の実施形態に限定されるものではない。Needless to say, the present invention is not limited to these embodiments.
【0047】[0047]
【発明の効果】本発明に係るPWMアンプによれば、入
力信号及び出力信号に基づきパルス幅を算出することに
より、出力信号の変化に応じて次のパルス幅を補正する
ことができるので、負荷のインピーダンス変動による出
力信号の変動を抑制できる。したがって、アナログ信号
を単に負帰還させるだけの従来技術に比べて、複雑かつ
正確な補正を計算によって容易に実現できるので、出力
信号の歪みを飛躍的に改善できる。According to the PWM amplifier of the present invention, by calculating the pulse width based on the input signal and the output signal, the next pulse width can be corrected according to the change of the output signal. Fluctuation of the output signal due to the fluctuation of the impedance can be suppressed. Therefore, as compared with the conventional technique in which an analog signal is simply fed back negatively, a complicated and accurate correction can be easily realized by calculation, and the distortion of an output signal can be remarkably improved.
【0048】また、電源電圧変動に応じてパルス幅を補
正することにより、電源電圧変動による出力信号の変動
も抑制できるので、出力信号の歪みを更に飛躍的に改善
できる。Further, by correcting the pulse width in accordance with the power supply voltage fluctuation, the fluctuation of the output signal due to the power supply voltage fluctuation can be suppressed, so that the distortion of the output signal can be further remarkably improved.
【0049】更に、実際に出力されるパルス幅が算出さ
れたパルス幅に量子化誤差によって一致しなくなる場合
に、その量子化誤差の分だけ次のパルス幅を補正するこ
とにより、量子化誤差に応じてパルス幅を補正できるの
で、量子化誤差による出力信号の変動も抑制できる。し
たがって、出力信号の歪みを更に飛躍的に改善できる。Further, when the actually output pulse width does not match the calculated pulse width due to the quantization error, the next pulse width is corrected by the quantization error to reduce the quantization error. Since the pulse width can be corrected accordingly, the fluctuation of the output signal due to the quantization error can be suppressed. Therefore, the distortion of the output signal can be remarkably improved.
【0050】更にまた、演算処理部をDSPとすれば、
高速処理が可能となるので、これからのディジタル・サ
ウンド・システムへの実用化に最も有効である。Further, if the arithmetic processing unit is a DSP,
Since high-speed processing is possible, it is most effective for practical use in a future digital sound system.
【図1】本発明に係るPWMアンプの第一実施形態を示
すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a PWM amplifier according to the present invention.
【図2】図2[1]は図1のPWMアンプの動作を説明
するための等価回路図である。図2[2]は図1のPW
Mアンプの動作を説明するための波形図である。FIG. 2 [1] is an equivalent circuit diagram for explaining the operation of the PWM amplifier in FIG. 1; FIG. 2B shows the PW of FIG.
FIG. 5 is a waveform chart for explaining the operation of the M amplifier.
【図3】本発明に係るPWMアンプの第二実施形態を示
すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the PWM amplifier according to the present invention.
10,30 PWMアンプ 12 出力電圧検出部(出力信号検出部) 14,36 DSP(演算処理部) 32 AD変換器(電源電圧検出部) 34 AD変換器(出力信号検出部) R 負荷抵抗値 E,−E 電源電圧 Vi 入力電圧 Vo 出力電圧 10, 30 PWM amplifier 12 Output voltage detector (output signal detector) 14, 36 DSP (arithmetic processor) 32 AD converter (power supply voltage detector) 34 AD converter (output signal detector) R Load resistance value E , -E power supply voltage Vi input voltage Vo output voltage
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA02 AA27 AA41 CA04 CA11 CA21 FA20 GN01 HA10 HA19 HA25 HA29 HA33 HA38 HA39 KA33 KA34 KA42 KA62 MA01 MA11 MA24 SA05 TA01 TA06 5J091 AA02 AA27 AA41 CA04 CA11 CA21 FA20 HA10 HA19 HA25 HA29 HA33 HA38 HA39 KA33 KA34 KA42 KA62 MA01 MA11 MA24 SA05 TA01 TA06 UW01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J090 AA02 AA27 AA41 CA04 CA11 CA21 FA20 GN01 HA10 HA19 HA25 HA29 HA33 HA38 HA39 KA33 KA34 KA42 KA62 MA01 MA11 MA24 SA05 TA01 TA06 5J091 AA02 AA27 AA41 CA04 CA11 CA21 HA20 HA10 HA33 HA38 HA39 KA33 KA34 KA42 KA62 MA01 MA11 MA24 SA05 TA01 TA06 UW01
Claims (6)
を増幅して出力信号とする、パルス幅変調アンプにおい
て、 前記出力信号を検出する出力信号検出部と、この出力信
号検出部で検出された出力信号及び前記入力信号に基づ
き前記パルス幅を算出する演算処理部と、 を備えたことを特徴とするパルス幅変調アンプ。1. A pulse width modulation amplifier for amplifying an input signal by modulating a pulse width to produce an output signal, comprising: an output signal detection section for detecting the output signal; and an output signal detection section for detecting the output signal. A pulse width modulation amplifier comprising: an arithmetic processing unit that calculates the pulse width based on an output signal and the input signal.
で検出された出力信号に基づき負荷のインピーダンスを
算出し、当該インピーダンス及び前記入力信号に基づき
前記パルス幅を算出する、 請求項1記載のパルス幅変調アンプ。2. The arithmetic processing unit calculates an impedance of a load based on the output signal detected by the output signal detecting unit, and calculates the pulse width based on the impedance and the input signal. Pulse width modulation amplifier.
を増幅して出力信号とする、パルス幅変調アンプにおい
て、 電源電圧を検出する電源電圧検出部と、前記出力信号を
検出する出力信号検出部と、この出力信号検出部で検出
された出力信号、前記電源電圧検出部で検出された電源
電圧及び前記入力信号に基づき前記パルス幅を算出する
演算処理部と、 を備えたことを特徴とするパルス幅変調アンプ。3. A pulse width modulation amplifier for amplifying an input signal by modulating a pulse width to produce an output signal, wherein a power supply voltage detection section for detecting a power supply voltage and an output signal detection section for detecting the output signal And an arithmetic processing unit that calculates the pulse width based on the output signal detected by the output signal detection unit, the power supply voltage detected by the power supply voltage detection unit, and the input signal. Pulse width modulation amplifier.
で検出された出力信号に基づき負荷のインピーダンスを
算出し、当該インピーダンス、前記電源電圧検出部で検
出された電源電圧及び前記入力信号に基づき前記パルス
幅を算出する、 請求項3記載のパルス幅変調アンプ。4. The arithmetic processing unit calculates an impedance of a load based on the output signal detected by the output signal detection unit, and calculates the impedance, a power supply voltage detected by the power supply voltage detection unit, and the input signal. The pulse width modulation amplifier according to claim 3, wherein the pulse width is calculated based on the pulse width.
ルス幅が算出されたパルス幅に量子化誤差によって一致
しなくなる場合に、その量子化誤差の分だけ次のパルス
幅を補正する、 請求項1、2、3、4又は5記載のパルス幅変調アン
プ。5. The arithmetic processing unit corrects the next pulse width by the quantization error when the actually output pulse width does not match the calculated pulse width due to the quantization error. The pulse width modulation amplifier according to claim 1, 2, 3, 4, or 5.
シグナル・プロセッサ)である、 請求項1、2、3、4又は5記載のパルス幅変調アン
プ。6. An arithmetic processing unit comprising: a DSP (digital
The pulse width modulation amplifier according to claim 1, 2, 3, 4, or 5, which is a signal processor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000346802A JP2002151974A (en) | 2000-11-14 | 2000-11-14 | Pulse width modulation amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000346802A JP2002151974A (en) | 2000-11-14 | 2000-11-14 | Pulse width modulation amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002151974A true JP2002151974A (en) | 2002-05-24 |
Family
ID=18820619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000346802A Withdrawn JP2002151974A (en) | 2000-11-14 | 2000-11-14 | Pulse width modulation amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002151974A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039623A (en) * | 2003-07-16 | 2005-02-10 | Sony Corp | Switching type amplifier, and its correction control circuit and method |
JP2006115028A (en) * | 2004-10-12 | 2006-04-27 | Nagoya Institute Of Technology | Pulse width modulation signal generator |
JP2006180199A (en) * | 2004-12-22 | 2006-07-06 | Alpine Electronics Inc | Digital amplifier mounting apparatus |
JP2006229853A (en) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | Signal amplifier circuit and electronic apparatus using the same |
JP2009543433A (en) * | 2006-06-27 | 2009-12-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Switch mode power amplification |
US7720215B2 (en) | 2005-04-28 | 2010-05-18 | Casio Computer Co., Ltd. | Speech output control device and recording medium recorded with speech output control programs |
WO2015039002A3 (en) * | 2013-09-16 | 2015-07-02 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9438982B2 (en) | 2013-09-16 | 2016-09-06 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9479869B2 (en) | 2013-09-16 | 2016-10-25 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
-
2000
- 2000-11-14 JP JP2000346802A patent/JP2002151974A/en not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4529390B2 (en) * | 2003-07-16 | 2010-08-25 | ソニー株式会社 | Switching amplifier and its correction control circuit and method |
JP2005039623A (en) * | 2003-07-16 | 2005-02-10 | Sony Corp | Switching type amplifier, and its correction control circuit and method |
JP2006115028A (en) * | 2004-10-12 | 2006-04-27 | Nagoya Institute Of Technology | Pulse width modulation signal generator |
JP2006180199A (en) * | 2004-12-22 | 2006-07-06 | Alpine Electronics Inc | Digital amplifier mounting apparatus |
JP2006229853A (en) * | 2005-02-21 | 2006-08-31 | Rohm Co Ltd | Signal amplifier circuit and electronic apparatus using the same |
US7720215B2 (en) | 2005-04-28 | 2010-05-18 | Casio Computer Co., Ltd. | Speech output control device and recording medium recorded with speech output control programs |
JP2009543433A (en) * | 2006-06-27 | 2009-12-03 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Switch mode power amplification |
JP4960449B2 (en) * | 2006-06-27 | 2012-06-27 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Switch mode power amplification |
US8432962B2 (en) | 2006-06-27 | 2013-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Switched mode power amplification |
WO2015039002A3 (en) * | 2013-09-16 | 2015-07-02 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9438982B2 (en) | 2013-09-16 | 2016-09-06 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9479869B2 (en) | 2013-09-16 | 2016-10-25 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9479868B2 (en) | 2013-09-16 | 2016-10-25 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
US9578417B2 (en) | 2013-09-16 | 2017-02-21 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
EP3352373A1 (en) * | 2013-09-16 | 2018-07-25 | Cirrus Logic, Inc. | Systems and methods for detection of load impedance of a transducer device coupled to an audio device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100433548C (en) | Power amplifier | |
JP3899074B2 (en) | Digital PWM input class D acoustic amplifier with PWM negative feedback | |
CN102959858B (en) | Amplifying device | |
US6759899B2 (en) | Class-D amplifier with digital feedback | |
US8054129B2 (en) | Class D amplifier | |
US8253507B2 (en) | Fixed-frequency control circuit and method for pulse width modulation | |
US7656946B2 (en) | Pulse width modulation amplifier | |
US7378903B2 (en) | System and method for minimizing DC offset in outputs of audio power amplifiers | |
US11831286B2 (en) | Audio amplifier with embedded buck controller for class-G application | |
JP2002151974A (en) | Pulse width modulation amplifier | |
JPWO2011040507A1 (en) | Power amplifier, wireless communication device, and power amplification method | |
US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
US7518450B2 (en) | Digital amplifier | |
US6856194B2 (en) | Center of gravity compensation of Class-D amplifier | |
JP2007259456A (en) | Class-d amplifier of low distortion | |
US20200280306A1 (en) | Signal Modulator | |
TWI487271B (en) | Amplifier,audio system and the metohd for amplifying input signal | |
JP2004180294A (en) | Power amplifier | |
KR101171597B1 (en) | Apparatus of detecting zero-inductor-current for switching type voltage converter | |
US10256780B2 (en) | Duty cycle clipper | |
JP4062609B2 (en) | Pulse width modulation amplifier | |
JP2006217109A (en) | Audio amplifier device and power unit for audio amplifier | |
JPH0260089B2 (en) | ||
US8724831B2 (en) | Amplification circuit and method therefor | |
JPH09275677A (en) | Direct-current input and direct-current output converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |