JP2002027758A - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP2002027758A JP2002027758A JP2000204776A JP2000204776A JP2002027758A JP 2002027758 A JP2002027758 A JP 2002027758A JP 2000204776 A JP2000204776 A JP 2000204776A JP 2000204776 A JP2000204776 A JP 2000204776A JP 2002027758 A JP2002027758 A JP 2002027758A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- power supply
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電源装置に関し、さら
に詳細には、交流電圧を直流電圧に変換する電源装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply, and more particularly, to a power supply for converting an AC voltage to a DC voltage.
【0002】[0002]
【従来の技術】商用電源等の交流電圧から直流電圧を得
る電源回路として、コンデンサ・インプット型整流回路
が広く用いられている。2. Description of the Related Art A capacitor-input rectifier is widely used as a power supply circuit for obtaining a DC voltage from an AC voltage such as a commercial power supply.
【0003】コンデンサ・インプット型整流回路の代表
的な回路図は、例えば、特開平4−138506号公報
の第5図に記載されている。同公報に記載されているよ
うに、コンデンサ・インプット型整流回路は、入力整流
ダイオードの両出力端間に入力平滑コンデンサが挿入さ
れており、かかる入力平滑コンデンサによって入力整流
ダイオードからの出力電圧である脈流を平滑している。A typical circuit diagram of a capacitor input type rectifier circuit is described, for example, in FIG. 5 of Japanese Patent Application Laid-Open No. 4-138506. As described in the publication, in the capacitor-input rectifier circuit, an input smoothing capacitor is inserted between both output terminals of the input rectifying diode, and the output voltage from the input rectifying diode is output by the input smoothing capacitor. The pulsation is smoothed.
【0004】しかし、コンデンサ・インプット型整流回
路においては、その入力電流が入力電圧の半周期ごとに
ごく短い時間だけ流れるパルス電流となり、多くの高調
波成分が含まれる。そのため、力率が非常に低く、電圧
歪みが生じたり無効電力が増大し、電源設備に悪影響を
与えてしまう。However, in the capacitor-input rectifier circuit, the input current becomes a pulse current that flows for a very short time every half cycle of the input voltage, and contains many harmonic components. For this reason, the power factor is extremely low, voltage distortion occurs, and reactive power increases, which adversely affects power supply equipment.
【0005】[0005]
【発明が解決しようとする課題】このような問題点を解
決すべく、入力整流ダイオードと入力平滑コンデンサと
の間に昇圧回路を挿入する方法が提案されている(同公
報の第8図参照)。この方法によれば、力率を1に近づ
けることができるが、昇圧回路が有する損失により、変
換効率が低下してしまうという問題が生じる。In order to solve such a problem, there has been proposed a method of inserting a booster circuit between an input rectifier diode and an input smoothing capacitor (see FIG. 8 of the publication). . According to this method, the power factor can be brought close to 1, but there is a problem that the conversion efficiency is reduced due to the loss of the booster circuit.
【0006】一方、入力整流ダイオードの後段に入力平
滑コンデンサを設けず、スイッチングトランジスタを介
して、入力整流ダイオードの両出力端間を直接、高周波
トランスの1次巻線に接続する方法も提案されている
(同公報の第1図参照)。この方法によれば、スイッチ
ングトランジスタの導通・非導通を最適制御することに
より、力率を改善することができるが、入力電圧が低い
状態では入力電流が流れず、このため力率をほぼ1とす
ることはできない。また、入力電流に含まれる高調波成
分を効果的に除去することができないという問題もあ
る。On the other hand, there has been proposed a method in which an input smoothing capacitor is not provided at a stage subsequent to the input rectifier diode, and the two output terminals of the input rectifier diode are directly connected to the primary winding of a high-frequency transformer via a switching transistor. (See FIG. 1 of the publication). According to this method, the power factor can be improved by optimally controlling the conduction / non-conduction of the switching transistor. However, when the input voltage is low, the input current does not flow. I can't. Another problem is that harmonic components contained in the input current cannot be effectively removed.
【0007】したがって、本発明の目的は、変換効率の
低下を最小限に抑えつつ、力率が改善され、入力電流に
含まれる高調波成分を効果的に除去することのできる電
源装置を提供することである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a power supply device with an improved power factor and capable of effectively removing harmonic components contained in an input current while minimizing a decrease in conversion efficiency. That is.
【0008】[0008]
【課題を解決するための手段】本発明のかかる目的は、
交流電源より供給される入力電圧を整流する第1の入力
整流手段と、前記第1の入力整流手段からの出力を1次
巻線に受けるトランスと、前記トランスの2次巻線から
の出力を平滑する出力整流回路と、前記交流電源より供
給される前記入力電圧の瞬時値が所定の電圧以下となっ
たことに応答して、前記トランスの前記1次巻線の電圧
を昇圧する昇圧手段とを備える電源装置によって達成さ
れる。SUMMARY OF THE INVENTION The object of the present invention is as follows.
A first input rectifier for rectifying an input voltage supplied from an AC power supply, a transformer receiving an output from the first input rectifier in a primary winding, and an output from a secondary winding of the transformer. An output rectifier circuit for smoothing, and boosting means for boosting a voltage of the primary winding of the transformer in response to an instantaneous value of the input voltage supplied from the AC power supply being equal to or less than a predetermined voltage. This is achieved by a power supply device having:
【0009】本発明によれば、入力電圧の瞬時値が所定
の電圧以下となったことに応答してトランスの1次巻線
の電圧が昇圧され、入力電圧の瞬時値が所定の電圧以上
である場合はかかる昇圧が行われないので、交流電源か
ら供給される入力電流は、入力電圧の瞬時値が所定の電
圧以上である場合、昇圧手段を経由することなくトラン
スの1次巻線に流れ込むので、昇圧手段を介在させるこ
とによる変換効率の低下を最小限に抑えることが可能と
なる。According to the present invention, the voltage of the primary winding of the transformer is boosted in response to the instantaneous value of the input voltage being equal to or lower than the predetermined voltage. In some cases, such boosting is not performed, so that when the instantaneous value of the input voltage is equal to or higher than a predetermined voltage, the input current supplied from the AC power flows into the primary winding of the transformer without passing through the boosting means. Therefore, it is possible to minimize a decrease in the conversion efficiency due to the intervening step-up means.
【0010】本発明の好ましい実施態様においては、前
記トランスの前記1次巻線と前記2次巻線との巻数比が
1:nであり、前記所定の電圧が、前記出力整流回路よ
り出力される出力電圧をnで除した電圧により定義され
る。In a preferred embodiment of the present invention, a turn ratio of the primary winding to the secondary winding of the transformer is 1: n, and the predetermined voltage is output from the output rectifier circuit. Output voltage divided by n.
【0011】本発明の好ましい実施態様によれば、所定
の電圧が出力整流回路より出力される出力電圧をnで除
した電圧により定義されるため、入力電圧の瞬時値が低
下し、トランスの1次巻線に電流が流れなくなる領域と
なったことに応答して、昇圧手段による昇圧が行われる
ことになる。このため、入力電圧の瞬時値が低下し、ト
ランスの1次巻線に電流が流れなくなる領域となって
も、交流電源から常に入力電流を流すことができ、その
結果、入力電流の波形を入力電圧の波形と一致させるこ
とが可能となる。これにより、力率を改善することがで
きる。According to the preferred embodiment of the present invention, the predetermined voltage is defined by the voltage obtained by dividing the output voltage output from the output rectifier circuit by n. In response to the region in which no current flows in the next winding, the boosting by the boosting means is performed. Therefore, even when the instantaneous value of the input voltage is reduced and the current does not flow through the primary winding of the transformer, the input current can always flow from the AC power supply. As a result, the input current waveform is input. It is possible to match the voltage waveform. Thereby, the power factor can be improved.
【0012】本発明のさらに好ましい実施態様において
は、前記昇圧手段が、前記入力電圧を整流する第2の入
力整流手段と、前記第2の入力整流手段からの出力を昇
圧しこれを前記トランスの前記1次巻線に供給する昇圧
回路とを含む。In a further preferred aspect of the present invention, the boosting means boosts an output from the second input rectifying means and a second input rectifying means for rectifying the input voltage. A booster circuit for supplying the primary winding.
【0013】本発明のさらに好ましい実施態様において
は、前記トランスの前記1次巻線の電圧波形をパルス波
形とするスイッチ手段をさらに備える。In a further preferred aspect of the present invention, the apparatus further comprises switch means for setting a voltage waveform of the primary winding of the transformer to a pulse waveform.
【0014】本発明のさらに好ましい実施態様において
は、前記出力整流回路より出力される出力電圧及び出力
電流の少なくとも一方に基づいて、前記交流電源の位相
に同期した正弦波波形を有する制御信号を生成する正弦
波生成手段と、前記トランスの前記1次巻線を流れる電
流を検出する電流検出手段と、前記電流検出手段により
検出された前記電流の電流波形が前記正弦波生成手段に
より生成された前記制御信号の波形と一致するように前
記スイッチ手段のスイッチングを制御する制御手段とを
さらに備える。In a further preferred aspect of the present invention, a control signal having a sinusoidal waveform synchronized with a phase of the AC power supply is generated based on at least one of an output voltage and an output current output from the output rectifier circuit. A sine wave generating means, a current detecting means for detecting a current flowing through the primary winding of the transformer, and a current waveform of the current detected by the current detecting means generated by the sine wave generating means. Control means for controlling switching of the switch means so as to match a waveform of the control signal.
【0015】本発明のさらに好ましい実施態様によれ
ば、トランスの1次巻線を流れる電流の電流波形が正弦
波状となるので、入力電流の波形を入力電圧の波形と一
致させることが可能となる。これにより、力率を改善す
ることができる。また、トランスの1次巻線を流れる電
流の電流波形は、出力整流回路より出力される出力電圧
及び出力電流の少なくとも一方に基づき定められるの
で、出力整流回路より出力される出力電圧を一定に保持
したい場合、出力整流回路より出力される出力電流を一
定に保持したい場合、及び出力整流回路より出力される
出力電力を一定に保持したい場合のいずれの場合におい
ても、これを満たすようにスイッチ手段のスイッチング
を行うことが可能となる。According to a further preferred embodiment of the present invention, since the current waveform of the current flowing through the primary winding of the transformer has a sine wave shape, it is possible to make the waveform of the input current coincide with the waveform of the input voltage. . Thereby, the power factor can be improved. Further, since the current waveform of the current flowing through the primary winding of the transformer is determined based on at least one of the output voltage and the output current output from the output rectifier circuit, the output voltage output from the output rectifier circuit is kept constant. In either case, when it is desired to keep the output current output from the output rectifier circuit constant, or when it is desired to keep the output power output from the output rectifier circuit constant, Switching can be performed.
【0016】本発明のさらに好ましい実施態様において
は、前記正弦波生成手段により生成される前記制御信号
の正弦波波形に、高調波成分が含まれる。In a further preferred aspect of the present invention, a harmonic component is included in a sine wave waveform of the control signal generated by the sine wave generating means.
【0017】本発明のさらに好ましい実施態様において
は、前記正弦波生成手段が、前記出力整流回路より出力
される出力電圧、出力電流及び出力電力の少なくとも一
つが所望の値より大きいことに応答して前記制御信号の
振幅を減少させ、所望の値より小さいことに応答して前
記制御信号の振幅を増大させる。[0017] In a further preferred aspect of the present invention, the sine wave generating means responds when at least one of an output voltage, an output current and an output power output from the output rectifier circuit is larger than a desired value. Decreasing the amplitude of the control signal and increasing the amplitude of the control signal in response to being less than a desired value.
【0018】本発明のさらに好ましい実施態様において
は、前記制御手段が、前記電流検出手段により検出され
た前記電流と前記正弦波生成手段より供給される前記制
御信号とを比較する比較手段を含み、少なくとも前記比
較手段による比較の結果に応答して前記スイッチ手段の
スイッチングを制御する。In a further preferred aspect of the present invention, the control means includes a comparison means for comparing the current detected by the current detection means with the control signal supplied from the sine wave generation means, The switching of the switch means is controlled at least in response to a result of the comparison by the comparison means.
【0019】本発明のさらに好ましい実施態様において
は、前記制御手段が、前記出力整流回路より出力される
出力電圧、出力電流及び出力電力の少なくとも一つを実
質的に一定に保つとともに、前記交流電源より供給され
る入力電流の波形を正弦波状とする。In a further preferred aspect of the present invention, the control means keeps at least one of an output voltage, an output current and an output power output from the output rectifier circuit substantially constant, and The waveform of the input current supplied therefrom is sinusoidal.
【0020】本発明のさらに好ましい実施態様において
は、前記制御手段が、発振信号を生成する発振器と、前
記発振信号に応答して一方の状態となり前記比較手段に
よる比較の結果に応答して他方の状態となるラッチ回路
とをさらに含み、前記ラッチ回路の状態に基づき前記ス
イッチ手段のスイッチングが制御される。In a further preferred aspect of the present invention, the control means includes an oscillator for generating an oscillation signal and one of the states in response to the oscillation signal, and the other in response to a comparison result by the comparison means. And a switching circuit for controlling the switching means based on the state of the latch circuit.
【0021】[0021]
【発明の好ましい実施の形態】以下、添付図面に基づい
て、本発明の好ましい実施態様につき、詳細に説明を加
える。Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0022】図1は、本発明の好ましい実施態様にかか
る電源装置を示す回路図である。FIG. 1 is a circuit diagram showing a power supply device according to a preferred embodiment of the present invention.
【0023】図1に示されるように、本実施態様にかか
る電源装置は、第1の入力整流回路10と、第2の入力
整流回路20と、昇圧回路30と、スイッチ回路40
と、出力整流回路50と、制御部60とを含んで構成さ
れる。As shown in FIG. 1, the power supply device according to this embodiment includes a first input rectifier circuit 10, a second input rectifier circuit 20, a booster circuit 30, a switch circuit 40
, An output rectifier circuit 50, and a control unit 60.
【0024】第1の入力整流回路10は、4つのダイオ
ード11〜14によって構成されており、ダイオード1
1及び12のカソードは共通接続されて信号線X1に接
続され、ダイオード13及び14のアノードは共通接続
されて信号線X2に接続されている。また、ダイオード
11のアノードとダイオード13のカソードは、入力フ
ィルタ2を介して、交流電源1の一端が接続される入力
端子IN1に共通接続され、ダイオード12のアノード
とダイオード14のカソードは、入力フィルタ2を介し
て、交流電源1の他端が接続される入力端子IN2に共
通接続されている。入力端子IN1及びIN2間に接続
される交流電源1は、本実施態様にかかる電源装置に入
力電圧Vin及び入力電流Iinを供給する電源であ
り、例えば商用電源である。このような構成からなる第
1の入力整流回路10は、入力フィルタ2を介して交流
電源1より供給される入力電圧Vinを受け、これを全
波整流する。The first input rectifier circuit 10 is composed of four diodes 11 to 14,
The cathodes of 1 and 12 are commonly connected and connected to a signal line X1, and the anodes of the diodes 13 and 14 are commonly connected and connected to a signal line X2. An anode of the diode 11 and a cathode of the diode 13 are commonly connected to an input terminal IN1 to which one end of the AC power supply 1 is connected via an input filter 2, and an anode of the diode 12 and a cathode of the diode 14 are connected to the input filter. 2 is commonly connected to an input terminal IN2 to which the other end of the AC power supply 1 is connected. The AC power supply 1 connected between the input terminals IN1 and IN2 is a power supply that supplies an input voltage Vin and an input current Iin to the power supply device according to the present embodiment, and is, for example, a commercial power supply. The first input rectifier circuit 10 having such a configuration receives the input voltage Vin supplied from the AC power supply 1 via the input filter 2, and performs full-wave rectification of the input voltage Vin.
【0025】第2の入力整流回路20は、2つのダイオ
ード21及び22によって構成されており、ダイオード
21及び22のカソードは共通接続されて信号線X3に
接続されている。また、ダイオード21のアノードは、
入力フィルタ2を介して入力端子IN2に接続され、ダ
イオード22のアノードは、入力フィルタ2を介して入
力端子IN1に接続されている。このような構成からな
る第2の入力整流回路20は、入力フィルタ2を介して
交流電源1より供給される入力電圧Vinを受け、これ
を全波整流する。The second input rectifier circuit 20 is composed of two diodes 21 and 22, and the cathodes of the diodes 21 and 22 are commonly connected and connected to a signal line X3. The anode of the diode 21 is
The input terminal IN2 is connected via the input filter 2, and the anode of the diode 22 is connected via the input filter 2 to the input terminal IN1. The second input rectifier circuit 20 having such a configuration receives the input voltage Vin supplied from the AC power supply 1 via the input filter 2, and performs full-wave rectification of the input voltage Vin.
【0026】昇圧回路30は、インダクタ31と、電解
効果トランジスタからなるスイッチ素子32と、ダイオ
ード33と、コンデンサ34と、電流検出素子35とを
含んで構成されている。インダクタ31は、一端が信号
線X3に接続され、他端がダイオード33のアノードに
接続されている。ダイオード33のカソードは信号線X
1に接続されている。また、スイッチ素子32は、一端
がインダクタ31とダイオード33のアノードとの節点
に接続され、他端が信号線X2に接続されている。さら
に、コンデンサ34はダイオード33のカソードと信号
線X2との間に接続されている。コンデンサ34は、高
周波フィルタとして用いているので、その容量値は小さ
くてよい。このため、コンデンサ34は、商用電源の周
波数帯域においては十分な平滑作用はない。さらに、電
流検出素子35は、信号線X2のうち、スイッチ素子3
2の他端と第1の入力整流回路10に含まれるダイオー
ド13及び14の共通アノードとの間に接続され、ここ
を流れる電流Iaを検出する。このような構成からなる
昇圧回路30は、第2の入力整流回路20の出力信号線
である信号線X3より供給される脈流を受け、これを昇
圧することによって、第1の入力整流回路10の出力信
号線である信号線X1の電圧を上昇させる。The booster circuit 30 includes an inductor 31, a switch element 32 composed of a field effect transistor, a diode 33, a capacitor 34, and a current detection element 35. One end of the inductor 31 is connected to the signal line X3, and the other end is connected to the anode of the diode 33. The cathode of the diode 33 is connected to the signal line X.
1 connected. The switch element 32 has one end connected to a node between the inductor 31 and the anode of the diode 33, and the other end connected to the signal line X2. Further, the capacitor 34 is connected between the cathode of the diode 33 and the signal line X2. Since the capacitor 34 is used as a high frequency filter, its capacitance value may be small. For this reason, the capacitor 34 does not have a sufficient smoothing action in the frequency band of the commercial power supply. Further, the current detection element 35 is connected to the switch element 3 of the signal line X2.
2 is connected between the other end of the second and the common anode of the diodes 13 and 14 included in the first input rectifier circuit 10, and detects a current Ia flowing therethrough. The booster circuit 30 having such a configuration receives the pulsating current supplied from the signal line X3, which is the output signal line of the second input rectifying circuit 20, and boosts the pulsating flow, thereby increasing the first input rectifying circuit 10 The voltage of the signal line X1 which is the output signal line is increased.
【0027】スイッチ回路40は、高周波トランス41
と、電解効果トランジスタからなるスイッチ素子44
と、電流検出素子45とを含んで構成されている。高周
波トランス41は、巻数比が1:nである1次巻線42
及び2次巻線43を有し、1次巻線42の一端は信号線
X1に接続され、他端はスイッチ素子44の一端に接続
されている。また、スイッチ素子44の他端は、信号線
X2に接続されている。さらに、電流検出素子45は、
信号線X2のうち、スイッチ素子44の他端とスイッチ
素子32の他端との間に接続され、ここを流れる電流I
cを検出する。このような構成からなるスイッチ回路4
0は、スイッチ素子44をスイッチングすることによっ
て、信号線X1に現れる電力波形をパルス波形とする。The switch circuit 40 includes a high-frequency transformer 41
And a switch element 44 comprising a field effect transistor
And a current detection element 45. The high frequency transformer 41 includes a primary winding 42 having a turn ratio of 1: n.
And one end of the primary winding 42 is connected to the signal line X1 and the other end is connected to one end of the switch element 44. The other end of the switch element 44 is connected to the signal line X2. Further, the current detection element 45
Of the signal line X2, a current I connected between the other end of the switch element 44 and the other end of the switch element 32 and flowing therethrough.
c is detected. Switch circuit 4 having such a configuration
0 sets the power waveform appearing on the signal line X1 as a pulse waveform by switching the switch element 44.
【0028】出力整流回路50は、2つのダイオード5
1及び52と、インダクタ53と、コンデンサ54と、
電流検出素子55とを含んで構成されている。ダイオー
ド51は、アノードが高周波トランス41の2次巻線4
3の一端に接続され、カソードがインダクタ53の一端
に接続されている。ダイオード52は、アノードが高周
波トランス41の2次巻線43の他端に接続され、カソ
ードがインダクタ53の一端に接続されている。コンデ
ンサ54は、一端がインダクタ53の他端に接続され、
他端がダイオード52のアノードに接続されている。ま
た、コンデンサ54の一端は負荷3の一端が接続される
出力端子OUT1に接続され、コンデンサ54の他端は
負荷3の他端が接続される出力端子OUT2に接続され
ている。さらに、電流検出素子55は、出力端子OUT
2とコンデンサ54の他端との間に接続され、ここを流
れる電流Ioutを検出する。このような構成からなる
出力整流回路50は、スイッチ回路40からの出力が有
するパルス波形を平滑し、直流に変換する。The output rectifier circuit 50 includes two diodes 5
1 and 52, an inductor 53, a capacitor 54,
The current detecting element 55 is included. The diode 51 has an anode connected to the secondary winding 4 of the high-frequency transformer 41.
3, and the cathode is connected to one end of the inductor 53. The diode 52 has an anode connected to the other end of the secondary winding 43 of the high-frequency transformer 41 and a cathode connected to one end of the inductor 53. The capacitor 54 has one end connected to the other end of the inductor 53,
The other end is connected to the anode of the diode 52. One end of the capacitor 54 is connected to an output terminal OUT1 to which one end of the load 3 is connected, and the other end of the capacitor 54 is connected to an output terminal OUT2 to which the other end of the load 3 is connected. Further, the current detection element 55 is connected to the output terminal OUT
2 and the other end of the capacitor 54, and detects a current Iout flowing therethrough. The output rectifier circuit 50 having such a configuration smoothes the pulse waveform of the output from the switch circuit 40 and converts the pulse waveform into a direct current.
【0029】制御部60は、3つの制御回路61〜63
と、パルストランス64と、ゼロクロス検出回路65を
含んで構成されている。制御回路61は、入力端a、b
及びcと出力端dを備え、入力端aには信号線X3上に
現れる電圧Vaが供給され、入力端bには電流検出素子
35により検出された電流Iaを示す情報が供給され、
入力端cには信号線X1上に現れる電圧Vbが供給され
る。また、出力端dからは、スイッチ素子32のスイッ
チングを制御する制御信号が出力される。制御回路62
は、入力端e、f及びgと出力端hを備え、入力端eに
は電流検出素子55により検出された電流Ioutを示
す情報が供給され、入力端fには出力端子OUT1上に
現れる電圧Voutが供給され、入力端gにはゼロクロ
ス検出回路65の出力端oより出力される出力信号が供
給される。また、出力端hからは、制御信号cntrl
が出力される。制御回路63は、入力端i及びjと出力
端kを備え、入力端iには制御信号cntrlが供給さ
れ、入力端jには電流検出素子45により検出された電
流Icを示す情報が供給される。また、出力端kから
は、パルストランス64を介してスイッチ素子44のス
イッチングを制御する制御信号が出力される。ゼロクロ
ス検出回路65は、入力端l及びmと出力端oとを備
え、入力端lには、入力フィルタ2を介して、交流電源
1の一端が接続される入力端子IN1に接続される。入
力端mには、同様に入力フィルタ2を介して、交流電源
1の他端が接続される入力端子IN2に接続される。ま
た、出力端oからは、入力端子IN1及びIN2間に接
続される交流電源1から供給される入力電圧Vinがゼ
ロ電圧と交差する度にゼロクロス検出信号zeroが出
力され、上述のとおり、制御回路62の入力端gに供給
される。このような構成からなる制御部60は、本実施
態様にかかる電源装置全体の動作を制御し、出力電圧V
outを安定化させるとともに、入力電流Iinの電流
波形を正弦波状に整形して力率を向上させる。The control unit 60 includes three control circuits 61 to 63
, A pulse transformer 64, and a zero-cross detection circuit 65. The control circuit 61 has input terminals a, b
, C and an output terminal d, an input terminal a is supplied with a voltage Va appearing on the signal line X3, an input terminal b is supplied with information indicating a current Ia detected by the current detection element 35,
The input terminal c is supplied with a voltage Vb appearing on the signal line X1. Further, a control signal for controlling the switching of the switch element 32 is output from the output terminal d. Control circuit 62
Has input terminals e, f, and g and an output terminal h. The input terminal e is supplied with information indicating the current Iout detected by the current detecting element 55, and the input terminal f has a voltage appearing on the output terminal OUT1. Vout is supplied, and an output signal output from an output terminal o of the zero-cross detection circuit 65 is supplied to an input terminal g. Also, from the output terminal h, the control signal cntl
Is output. The control circuit 63 has input terminals i and j and an output terminal k. A control signal cntl is supplied to the input terminal i, and information indicating the current Ic detected by the current detecting element 45 is supplied to the input terminal j. You. Further, a control signal for controlling the switching of the switch element 44 is output from the output terminal k via the pulse transformer 64. The zero-cross detection circuit 65 has input terminals l and m and an output terminal o. The input terminal l is connected via an input filter 2 to an input terminal IN1 to which one end of the AC power supply 1 is connected. The input terminal m is similarly connected to an input terminal IN2 to which the other end of the AC power supply 1 is connected via an input filter 2. Further, a zero-cross detection signal zero is output from the output terminal o every time the input voltage Vin supplied from the AC power supply 1 connected between the input terminals IN1 and IN2 crosses the zero voltage, and as described above, the control circuit 62 is supplied to an input terminal g. The control unit 60 having such a configuration controls the operation of the entire power supply device according to the present embodiment, and controls the output voltage V
Out is stabilized and the current waveform of the input current Iin is shaped into a sine wave to improve the power factor.
【0030】図2は、制御回路61の回路構成を示すブ
ロック図である。FIG. 2 is a block diagram showing a circuit configuration of the control circuit 61.
【0031】図2に示されるように、制御回路61は、
乗算器71と、コンパレータ72と、発振器73と、R
Sラッチ回路74とを含んで構成される。As shown in FIG. 2, the control circuit 61
Multiplier 71, comparator 72, oscillator 73, R
An S latch circuit 74 is included.
【0032】発振器73は、所定の周波数、例えば10
0kHz〜200kHzの周波数を有する三角波を生成
する回路であり、生成された三角波はRSラッチ回路7
4のセット入力端子(S)に供給される。乗算器71
は、入力端aより供給される電圧Va及び入力端cより
供給される電圧Vbを受けて、これらに対し必要な演算
を行い、その結果をコンパレータ72の反転入力端子
(−)に供給する。コンパレータ72の非反転入力端子
(+)には、入力端bより供給される電流Iaを示す情
報が入力される。コンパレータ72は、乗算器71によ
る演算結果と電流Iaを示す情報とを比較し、電流Ia
を示す情報が乗算器71による演算結果を越えたことに
応答してハイレベルの出力をRSラッチ回路74のリセ
ット入力端子(R)に供給する。RSラッチ回路74
は、リセット入力端子(R)に供給される信号がハイレ
ベルであることに応答して出力端子(Q)より出力され
る信号のレベルをローレベルとし、セット入力端子
(S)に供給される信号がハイレベルであることに応答
して出力端子(Q)より出力される信号のレベルをハイ
レベルとする。The oscillator 73 has a predetermined frequency, for example, 10
A circuit for generating a triangular wave having a frequency of 0 kHz to 200 kHz.
4 set input terminal (S). Multiplier 71
Receives the voltage Va supplied from the input terminal a and the voltage Vb supplied from the input terminal c, performs necessary operations on these, and supplies the result to the inverting input terminal (-) of the comparator 72. The information indicating the current Ia supplied from the input terminal b is input to the non-inverting input terminal (+) of the comparator 72. The comparator 72 compares the operation result of the multiplier 71 with information indicating the current Ia, and
Is supplied to the reset input terminal (R) of the RS latch circuit 74 in response to the fact that the information indicating the value exceeds the operation result of the multiplier 71. RS latch circuit 74
Sets the level of the signal output from the output terminal (Q) to low level in response to the signal supplied to the reset input terminal (R) being high level, and is supplied to the set input terminal (S). The level of the signal output from the output terminal (Q) in response to the high level of the signal is set to the high level.
【0033】このような構成からなる制御回路61は、
信号線X1上に現れる電圧Vbを出力電圧Vout/n
(n:高周波トランス41の1次巻線42及び2次巻線
43の巻数比)以上に保持し、さらに、信号線X3上に
現れる電圧Vaの電圧波形と電流検出素子35により検
出される電流Iaの電流波形とが相似形となるように、
且つ、コンデンサ34の両端の電圧がほぼ一定に維持さ
れるように、昇圧回路30内のスイッチ素子32の導通
・非導通を制御する。The control circuit 61 having such a configuration is
The voltage Vb appearing on the signal line X1 is changed to the output voltage Vout / n.
(N: turns ratio of the primary winding 42 and the secondary winding 43 of the high-frequency transformer 41) and the voltage waveform of the voltage Va appearing on the signal line X3 and the current detected by the current detecting element 35 So that the current waveform of Ia is similar
In addition, conduction / non-conduction of the switch element 32 in the booster circuit 30 is controlled so that the voltage across the capacitor 34 is maintained substantially constant.
【0034】すなわち、高周波トランス41の1次巻線
42と2次巻線43の巻数比は1:nであり、高周波ト
ランス41の2次巻線43間に発生する電圧Vsは、1
次巻線42間に生じている電圧Vbのn倍となるが、か
かる2次巻線43間に発生する電圧Vsが、負荷3に供
給される出力電圧Voutよりも低いと、2次巻線43
から負荷3へ電流が流れなくなってしまう。負荷3へ電
流が流れないということは、入力電流Iinが流れない
ことを意味するから、電圧Vbが電圧Vout/nより
も低い状態では、入力電流Iinが流れないことにな
る。入力電流Iinが流れない期間が長くなると、入力
電流の高調波成分が増大してしまう。このため、制御回
路61は入力端cを介して信号線X1上に現れる電圧V
bをモニターし、第1の入力整流回路10によって電圧
Vbを電圧Vout/n以上に保持できない領域におい
ては、出力端dを介してパルス状の制御信号をスイッチ
素子32に供給してスイッチ素子32をスイッチングさ
せ、これによって昇圧回路30による昇圧を開始させ
る。That is, the turns ratio of the primary winding 42 and the secondary winding 43 of the high-frequency transformer 41 is 1: n, and the voltage Vs generated between the secondary windings 43 of the high-frequency transformer 41 is 1
When the voltage Vs generated between the secondary windings 43 is lower than the output voltage Vout supplied to the load 3, the secondary winding becomes n times the voltage Vb generated between the secondary windings 42. 43
Current does not flow from the load 3 to the load 3. Since no current flows to the load 3 means that the input current Iin does not flow, the input current Iin does not flow when the voltage Vb is lower than the voltage Vout / n. If the period during which the input current Iin does not flow becomes longer, the harmonic components of the input current increase. For this reason, the control circuit 61 outputs the voltage V appearing on the signal line X1 via the input terminal c.
b, and in a region where the first input rectifier circuit 10 cannot maintain the voltage Vb at the voltage Vout / n or more, a pulse-like control signal is supplied to the switch element 32 through the output terminal d to switch the switch element 32. Is switched, and thereby the boosting by the boosting circuit 30 is started.
【0035】より具体的には、第1の入力整流回路10
によって電圧Vbを出力電圧Vout/n以上に保持で
きない領域では、RSラッチ回路74は、発振器73よ
り供給される三角波のレベルが所定のレベルに達すると
セットされ、その出力をハイレベルとする。これにより
スイッチ素子32は導通状態となる。その後、RSラッ
チ回路74は、乗算器71による演算結果及び電流Ia
を示す情報に基づく所定のタイミングでリセットされ、
その出力をローレベルとする。これによりスイッチ素子
32は非導通状態となる。ここで、上記「所定のタイミ
ング」は、出力端dからの出力波形のデューティを決定
する要素となる。つまり、スイッチ素子32が導通状態
となった後、どのタイミングでコンパレータ72の出力
がハイレベルとなるかによって、出力端dからの出力波
形のデューティが決まる。かかるデューティは、スイッ
チ素子32によるスイッチングの結果、入力端aに供給
される電圧Vaの波形及び入力端bに供給される電流I
aの波形が相似形となるように、且つ、コンデンサ34
の両端の電圧がほぼ一定に維持されるように、決定され
る。More specifically, the first input rectifier circuit 10
In a region where the voltage Vb cannot be maintained at or above the output voltage Vout / n, the RS latch circuit 74 is set when the level of the triangular wave supplied from the oscillator 73 reaches a predetermined level, and sets its output to a high level. As a result, the switch element 32 becomes conductive. After that, the RS latch circuit 74 calculates the result of the operation by the multiplier 71 and the current Ia.
Reset at a predetermined timing based on the information indicating
The output is set to low level. As a result, the switch element 32 is turned off. Here, the “predetermined timing” is an element that determines the duty of the output waveform from the output terminal d. That is, the duty of the output waveform from the output terminal d is determined by the timing at which the output of the comparator 72 becomes high after the switch element 32 is turned on. As a result of the switching by the switch element 32, the duty is the waveform of the voltage Va supplied to the input terminal a and the current I supplied to the input terminal b.
a and the capacitor 34
Is determined so that the voltage across the terminal is maintained substantially constant.
【0036】一方、第1の入力整流回路10によって電
圧Vbを出力電圧Vout/n以上に保持できる領域で
は、コンパレータ72はその出力をハイレベルに維持
し、これにより、RSラッチ回路74は、発振器73か
らのセット入力端子(S)への入力に関わらずリセット
状態が維持される。このため、出力端dからの出力はロ
ーレベルに維持され(デューティ=0)、スイッチ素子
32は非導通状態となる。これにより昇圧回路30によ
る昇圧動作は停止する。On the other hand, in a region where the voltage Vb can be maintained at the output voltage Vout / n or more by the first input rectifier circuit 10, the comparator 72 keeps its output at a high level. The reset state is maintained irrespective of the input from 73 to the set input terminal (S). Therefore, the output from the output terminal d is maintained at a low level (duty = 0), and the switch element 32 is turned off. Thereby, the boosting operation by the booster circuit 30 is stopped.
【0037】このように、制御回路61は、電圧Vbが
出力電圧Vout/n以下に低下しないようにスイッチ
素子32を制御するので、入力電圧Vinが出力電圧V
out/n以上である場合は、入力電流Iinは第1の
入力整流回路10を経由して直接スイッチ回路40に流
入し、入力電圧Vinが出力電圧Vout/n以下であ
る場合は、電圧Vbが出力電圧Vout/n以上に保持
されているために入力電流Iinは第1の入力整流回路
10を経由してスイッチ回路40に流入することができ
ず、第2の入力整流回路20及び昇圧回路30を経由し
てスイッチ回路40に流入することになる。As described above, the control circuit 61 controls the switch element 32 so that the voltage Vb does not drop below the output voltage Vout / n.
When the input current Iin is equal to or higher than the output voltage Vout / n, the input current Iin flows directly into the switch circuit 40 via the first input rectifier circuit 10, and when the input voltage Vin is equal to or lower than the output voltage Vout / n. Since the output voltage Vout / n or more is maintained, the input current Iin cannot flow into the switch circuit 40 via the first input rectifier circuit 10, and the second input rectifier circuit 20 and the booster circuit 30 Through the switch circuit 40.
【0038】このような機能を有する制御回路61とし
ては、例えば、UNITRODE製の電源制御IC:U
C3854Bがある。The control circuit 61 having such a function includes, for example, a power control IC: U manufactured by UNITRODE.
C3854B.
【0039】図3は、制御回路62の回路構成を示すブ
ロック図である。FIG. 3 is a block diagram showing a circuit configuration of the control circuit 62.
【0040】図3に示されるように、制御回路62は、
マルチプレクサ81と、A/Dコンバータ82と、割り
込みコントローラ83と、プロセッサ・コア84と、R
OM85と、タイマ86と、RAM87と、I/Oコン
トローラ88とを含んで構成される。As shown in FIG. 3, the control circuit 62
A multiplexer 81, an A / D converter 82, an interrupt controller 83, a processor core 84,
It includes an OM 85, a timer 86, a RAM 87, and an I / O controller 88.
【0041】マルチプレクサ81は、入力端eより供給
される出力電流Iout及び入力端fより供給される出
力電圧Voutを受けて、これらの一方をA/Dコンバ
ータ82に供給する。A/Dコンバータ82は、マルチ
プレクサ81を介して供給される出力電流Iout又は
出力電圧Voutをデジタル情報に変換する。割り込み
コントローラ83は、入力端gより供給されるゼロクロ
ス検出信号zeroを受け、これが活性化する度に、プ
ロセッサ・コア84に対し割り込みを発行する。プロセ
ッサ・コア84は、制御回路62の全体の動作を制御す
る制御部である。ROM85は、プロセッサ・コア84
が行うべき処理手順を示すプログラムと、振幅が1であ
る正弦波の1/2周期分の波形(正弦半波波形)を時間
軸方向に128分割した基本データとを格納しており、
かかる基本データのうち、先頭アドレスに格納されてい
るデータが、割り込みコントローラ83より発行される
割り込み信号に応答してプロセッサ・コア84より読み
出される。タイマ86は、割り込みコントローラ83よ
り割り込み信号が発行された後、78μsec周期(交
流電源1が50Hzの商用電源である場合)で割り込み
信号を生成し、これを受けたプロセッサ・コア84は、
ROM85に格納されている基本データのうち、次のア
ドレスに格納されているデータを読み出す。RAM87
は、プロセッサ・コア84による演算に使用される作業
領域である。I/Oコントローラ88は、プロセッサ・
コア84による演算により得られたデータを出力端hよ
り制御信号cntrlとして出力するためのインターフ
ェース回路である。The multiplexer 81 receives the output current Iout supplied from the input terminal e and the output voltage Vout supplied from the input terminal f, and supplies one of them to the A / D converter 82. The A / D converter 82 converts the output current Iout or the output voltage Vout supplied via the multiplexer 81 into digital information. The interrupt controller 83 receives the zero-cross detection signal zero supplied from the input terminal g, and issues an interrupt to the processor core 84 every time this signal is activated. The processor core 84 is a control unit that controls the entire operation of the control circuit 62. The ROM 85 stores the processor core 84
Stores a program indicating a processing procedure to be performed and basic data obtained by dividing a waveform of a half cycle of a sine wave having an amplitude of 1 (half sine wave waveform) into 128 in the time axis direction.
Of the basic data, data stored at the head address is read from the processor core 84 in response to an interrupt signal issued from the interrupt controller 83. After the interrupt signal is issued from the interrupt controller 83, the timer 86 generates an interrupt signal at a period of 78 μsec (when the AC power supply 1 is a commercial power supply of 50 Hz).
Among the basic data stored in the ROM 85, the data stored at the next address is read. RAM87
Is a work area used for calculation by the processor core 84. The I / O controller 88 includes a processor
This is an interface circuit for outputting data obtained by the calculation by the core 84 from the output terminal h as a control signal cntl.
【0042】このような構成からなる制御回路62は、
本実施態様においては、出力電圧Voutをモニタし、
これが一定の電圧値を持つように、制御信号cntrl
を生成する。The control circuit 62 having such a configuration is
In this embodiment, the output voltage Vout is monitored,
The control signal cntl is controlled so that it has a constant voltage value.
Generate
【0043】具体的には、まず、マルチプレクサ81を
介してA/Dコンバータ82によりデジタル情報に変換
された出力電圧Voutは、プロセッサ・コア84によ
る制御のもと、所定のパラメータに変換される。一方、
上述のとおり、入力端gより供給されるゼロクロス検出
信号zeroが活性化する度に、ROM85に格納され
ている基本データのうち、先頭アドレスに格納されてい
るデータがプロセッサ・コア84によって読み出される
と、プロセッサ・コア84は、上記得られたパラメータ
と出力電圧Voutの基準値を示すパラメータとを比較
する。比較の結果、上記得られたパラメータが基準値を
示すパラメータよりも大きければ、出力端子OUT1及
びOUT2間に供給されている出力電圧Voutが、基
準値よりも大きいことを意味するので、当該基本データ
が示す値を減少させ、これをI/Oコントローラ88を
介して出力端hより出力する。逆に、上記得られたパラ
メータが基準値を示すパラメータよりも小さければ、出
力端子OUT1及びOUT2間に供給されている出力電
圧Voutが、基準値よりも小さいことを意味するの
で、当該基本データが示す値を増加させ、これをI/O
コントローラ88を介して出力端hより出力する。Specifically, first, the output voltage Vout converted into digital information by the A / D converter 82 via the multiplexer 81 is converted into predetermined parameters under the control of the processor core 84. on the other hand,
As described above, every time the zero-cross detection signal zero supplied from the input terminal g is activated, the data stored in the head address among the basic data stored in the ROM 85 is read out by the processor core 84. , The processor core 84 compares the obtained parameter with a parameter indicating a reference value of the output voltage Vout. As a result of the comparison, if the obtained parameter is larger than the parameter indicating the reference value, it means that the output voltage Vout supplied between the output terminals OUT1 and OUT2 is larger than the reference value. Is reduced and output from the output terminal h via the I / O controller 88. Conversely, if the obtained parameter is smaller than the parameter indicating the reference value, it means that the output voltage Vout supplied between the output terminals OUT1 and OUT2 is smaller than the reference value. Increase the value of the I / O
The signal is output from the output terminal h via the controller 88.
【0044】次に、割り込みコントローラ83から割り
込み信号が発行されてから78μsec後、タイマ86
より割り込み信号が生成され、プロセッサ・コア84は
これに応答してROM85に格納されている基本データ
のうち、次のアドレスに格納されているデータを読み出
す。このようにして読み出されたデータも、プロセッサ
・コア84による上記パラメータ同士の比較の結果に基
づいて減少又は増加されて、出力端hより出力される。Next, 78 μsec after the interrupt signal is issued from the interrupt controller 83, the timer 86
In response to this, the processor core 84 reads the data stored at the next address among the basic data stored in the ROM 85 in response to the interrupt signal. The data read in this manner is also reduced or increased based on the result of the comparison between the parameters by the processor core 84 and output from the output terminal h.
【0045】このような処理がタイマ86より割り込み
信号が生成される度に次々と行われる。その結果、出力
端子OUT1及びOUT2間に供給されている出力電圧
Voutに応じた波形を有する制御信号cntrlが出
力端hより出力され、これが上述のとおり制御回路63
の入力端iに供給される。Such processing is performed successively each time an interrupt signal is generated by the timer 86. As a result, a control signal cntl having a waveform corresponding to the output voltage Vout supplied between the output terminals OUT1 and OUT2 is output from the output terminal h, and this is output to the control circuit 63 as described above.
Is supplied to the input terminal i.
【0046】このような機能を有する制御回路62とし
ては、例えば、NEC製のマイクロコントローラ:μP
D78324がある。As the control circuit 62 having such a function, for example, an NEC microcontroller: μP
D78324.
【0047】図4は、制御回路63の回路構成を示すブ
ロック図である。FIG. 4 is a block diagram showing a circuit configuration of the control circuit 63.
【0048】図4に示されるように、制御回路63は、
コンパレータ91と、発振器92と、RSラッチ回路9
3とを含んで構成される。As shown in FIG. 4, the control circuit 63
Comparator 91, oscillator 92, RS latch circuit 9
3 is included.
【0049】コンパレータ91は、入力端iより供給さ
れる制御信号cntrlを反転入力端子(−)より受
け、入力端jより供給される電流Icを示す情報を非反
転入力端子(+)より受けてこれらを比較し、電流Ic
を示す情報が制御信号cntrlを越えたことに応答し
てハイレベルの出力をRSラッチ回路93のリセット入
力端子(R)に供給する。発振器92は、所定の周波
数、例えば100kHz〜200kHzの周波数を有す
る三角波を生成する回路であり、生成された三角波はR
Sラッチ回路93のセット入力端子(S)に供給され
る。RSラッチ回路93は、リセット入力端子(R)に
供給される信号がハイレベルであることに応答して出力
端子(Q)より出力される信号のレベルをローレベルと
し、セット入力端子(S)に供給される信号がハイレベ
ルであることに応答して出力端子(Q)より出力される
信号のレベルをハイレベルとする。The comparator 91 receives the control signal cntr1 supplied from the input terminal i from the inverting input terminal (-), and receives the information indicating the current Ic supplied from the input terminal j from the non-inverting input terminal (+). These are compared and the current Ic
Is supplied to the reset input terminal (R) of the RS latch circuit 93 in response to the information indicating the control signal exceeding the control signal cntl. The oscillator 92 is a circuit that generates a triangular wave having a predetermined frequency, for example, a frequency of 100 kHz to 200 kHz.
It is supplied to the set input terminal (S) of the S latch circuit 93. The RS latch circuit 93 changes the level of the signal output from the output terminal (Q) to low level in response to the signal supplied to the reset input terminal (R) being high level, and sets the signal to the set input terminal (S). The level of the signal output from the output terminal (Q) in response to the high level of the signal supplied to the terminal is set to the high level.
【0050】このような構成からなる制御回路63は、
電流検出素子45によって検出されるパルス電流Icを
モニタし、かかるパルス電流Icの電流波形が、制御回
路62より供給される制御信号cntrlの波形と一致
するように、パルストランス64を介してスイッチ素子
44を制御する。具体的には、出力端kから出力される
スイッチ素子44の駆動信号は、発振器92より供給さ
れる三角波がハイレベルとなりRSラッチ回路93がセ
ットされたことに応答してハイレベルとなり、その後、
電流Icを示す情報が制御信号cntrlよりも大きく
なったことに応答してローレベルとなる。これにより、
電流Icの波形は、ピークが制御信号cntrlによっ
て制限された波形となる。The control circuit 63 having such a configuration is
The pulse current Ic detected by the current detecting element 45 is monitored, and the switching element is switched via the pulse transformer 64 via the pulse transformer 64 so that the current waveform of the pulse current Ic matches the waveform of the control signal cntl supplied from the control circuit 62. 44 is controlled. Specifically, the drive signal of the switch element 44 output from the output terminal k becomes high level in response to the triangular wave supplied from the oscillator 92 becoming high level and the RS latch circuit 93 being set, and thereafter,
It goes low in response to the information indicating the current Ic becoming larger than the control signal cntl. This allows
The waveform of the current Ic has a peak limited by the control signal cntl.
【0051】このような機能を有する制御回路63とし
ては、例えば、UNITRODE製の電源制御IC:U
C3825がある。The control circuit 63 having such a function is, for example, a power control IC: U manufactured by UNITRODE.
C3825.
【0052】次に、本発明の好ましい実施態様にかかる
電源装置の動作について説明する。Next, the operation of the power supply device according to the preferred embodiment of the present invention will be described.
【0053】図5は、本発明の好ましい実施態様にかか
る電源装置の動作を示す電圧波形及び電流波形である。FIG. 5 shows voltage waveforms and current waveforms showing the operation of the power supply device according to the preferred embodiment of the present invention.
【0054】図5に示されるように、交流電源1の入力
電圧Vinの波形は正弦波状であり、第2の入力整流回
路20によりこれを全波整流した後の電圧Vaは脈流と
なる。交流電源1の入力電圧Vinを第1の入力整流回
路10により全波整流した後の電圧Vbも脈流になろう
とするが、上述のとおり、昇圧回路30によって昇圧が
される結果、電圧Vout/n(n:高周波トランス4
1の1次巻線42及び2次巻線43の巻数比)以下には
低下せず、その結果、図5に示されるような波形とな
る。As shown in FIG. 5, the waveform of the input voltage Vin of the AC power supply 1 is sinusoidal, and the voltage Va after full-wave rectification of the input voltage Vin by the second input rectifier circuit 20 becomes a pulsating flow. Although the voltage Vb after the input voltage Vin of the AC power supply 1 is full-wave rectified by the first input rectifier circuit 10 also tends to form a pulsating flow, as described above, the voltage Vout / n (n: high-frequency transformer 4
(1 turns ratio of the primary winding 42 and the secondary winding 43), and as a result, a waveform as shown in FIG. 5 is obtained.
【0055】より具体的には、入力電圧Vinがゼロ電
圧と交差する時刻t0においては、信号線X1は昇圧回
路30により昇圧がされ、信号線X1上の電圧VbはV
out/n以上に維持されているので、入力電流Iin
は直接コンデンサ34に流れ込みことができず、昇圧回
路30を経由してコンデンサ34に流れ込む。このと
き、上述のとおり、制御回路61は、コンデンサ34の
両端の電圧をほぼ一定に維持するとともに、入力電圧V
inの波形と入力電流Iinの波形とがほぼ相似形とな
るように、スイッチ素子32のスイッチングを制御す
る。More specifically, at time t0 when the input voltage Vin crosses the zero voltage, the signal line X1 is boosted by the booster circuit 30, and the voltage Vb on the signal line X1 becomes V
out / n or more, the input current Iin
Cannot flow directly into the capacitor 34, but flows into the capacitor 34 via the booster circuit 30. At this time, as described above, the control circuit 61 maintains the voltage between both ends of the capacitor 34 substantially constant, and also controls the input voltage V
The switching of the switch element 32 is controlled so that the waveform of the input current Iin and the waveform of the input current Iin are substantially similar.
【0056】かかる動作は、入力電圧Vinの瞬時値が
昇圧回路30の出力電圧よりも高くなる時刻t1まで行
われる。入力電圧Vinの瞬時値が昇圧回路30の出力
電圧よりも高くなると、上述のとおり、制御回路61は
スイッチ素子32のスイッチングを停止させるので、昇
圧回路30による昇圧は停止される。これにより、入力
電流Iinは、昇圧回路30を経由することなく直接コ
ンデンサ34に流れ込む。上述のとおり、コンデンサ3
4の容量は小さく、実質的に平滑作用を持たないので、
コンデンサ34の両端の電圧である電圧Vbは入力電圧
Vinと実質的に等しくなり、電圧Vbは入力電圧Vi
nの変化に追随して変化する。This operation is performed until time t1 when the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30. When the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30, the control circuit 61 stops the switching of the switch element 32, as described above, so that the boosting by the booster circuit 30 is stopped. As a result, the input current Iin flows directly into the capacitor 34 without passing through the booster circuit 30. As described above, the capacitor 3
Since the capacity of 4 is small and has substantially no smoothing action,
The voltage Vb across the capacitor 34 is substantially equal to the input voltage Vin, and the voltage Vb is equal to the input voltage Vi.
It changes following the change of n.
【0057】その後、入力電圧Vinの瞬時値が、時刻
t2において再び昇圧回路30の出力電圧よりも低くな
ると、制御回路61は再びスイッチ素子32によるスイ
ッチングを再開し、昇圧回路30による昇圧動作を行っ
て電圧VbをVout/n以上に維持する。かかる動作
は、入力電圧Vinの瞬時値が昇圧回路30の出力電圧
よりも高くなる時刻t3まで行われる。Thereafter, when the instantaneous value of the input voltage Vin becomes lower than the output voltage of the booster circuit 30 again at time t2, the control circuit 61 restarts switching by the switch element 32 again and performs the boosting operation by the booster circuit 30. To maintain the voltage Vb at Vout / n or more. This operation is performed until time t3 when the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30.
【0058】このように、本発明の好ましい実施態様に
かかる電源装置では、入力電圧Vinの瞬時値がVou
t/nよりも高いときには、昇圧回路30による昇圧は
行われず、入力電流Iinは昇圧回路30を経由するこ
となくスイッチ回路40に流れ込むので、昇圧回路30
を介在させることによる変換効率の低下は最小限に抑え
られる。また、入力電圧Vinの瞬時値がVout/n
よりも低いときには、昇圧回路30による昇圧が行われ
電圧VbがVout/n以上に保持されるので、常に入
力電流Iinを流すことができ、その結果、入力電流I
inの波形を入力電圧Vinの波形と一致させることが
可能となる。これにより、力率を改善することができ
る。As described above, in the power supply according to the preferred embodiment of the present invention, the instantaneous value of the input voltage Vin is Vou.
When the voltage is higher than t / n, the boosting by the booster circuit 30 is not performed, and the input current Iin flows into the switch circuit 40 without passing through the booster circuit 30.
, The reduction in conversion efficiency due to the presence of the metal oxide is minimized. The instantaneous value of the input voltage Vin is Vout / n.
When the voltage is lower than Vout, the voltage is boosted by the booster circuit 30 and the voltage Vb is maintained at Vout / n or more, so that the input current Iin can always flow, and as a result, the input current Iin
It is possible to make the waveform of in coincide with the waveform of the input voltage Vin. Thereby, the power factor can be improved.
【0059】尚、コンデンサ34は、その容量が小さい
ため、入力電流Iinはスイッチ回路40の高周波トラ
ンス41の1次巻線42を流れる電流Icの変化に追随
する。このため、入力電流Iinの波形を入力電圧Vi
nの波形と同じ正弦波状とし、力率を1に近づけるため
には、高周波トランス41の1次巻線42を流れる電流
Icを正弦波状にする必要がある。Since the capacitance of the capacitor 34 is small, the input current Iin follows a change in the current Ic flowing through the primary winding 42 of the high-frequency transformer 41 of the switch circuit 40. Therefore, the waveform of the input current Iin is changed to the input voltage Vi.
The current Ic flowing through the primary winding 42 of the high-frequency transformer 41 needs to be sinusoidal in order to make the same sinusoidal waveform as the waveform n and to bring the power factor close to one.
【0060】図6は、制御回路63の動作を示す波形図
である。FIG. 6 is a waveform diagram showing the operation of control circuit 63.
【0061】図6に示されるように、出力端kから出力
されるスイッチ素子44の駆動信号がハイレベルとなる
と、スイッチ素子44が導通状態となり、電流Icが増
大するが、電流Icの量が制御信号cntrlにより示
される値に達すると、コンパレータ91の出力がハイレ
ベルとなり、RSラッチ回路93がリセットされて、ス
イッチ素子44は非導通状態となる。その後、発振器9
2より供給される三角波のレベルがハイレベルとなり、
RSラッチ回路93が再びセットされると、スイッチ素
子44が導通状態となり、再び、電流Icが増大し始め
る。上述のとおり、RSラッチ回路93より供給される
三角波の周波数は例えば100kHz〜200kHzで
あるので、上記動作が当該周波数にて繰り返し行われる
ことになる。As shown in FIG. 6, when the drive signal of the switch element 44 output from the output terminal k goes high, the switch element 44 becomes conductive and the current Ic increases, but the amount of the current Ic decreases. When the value reaches the value indicated by the control signal cntl, the output of the comparator 91 goes high, the RS latch circuit 93 is reset, and the switch element 44 is turned off. After that, the oscillator 9
The level of the triangular wave supplied from 2 becomes high level,
When the RS latch circuit 93 is set again, the switch element 44 becomes conductive, and the current Ic starts increasing again. As described above, since the frequency of the triangular wave supplied from the RS latch circuit 93 is, for example, 100 kHz to 200 kHz, the above operation is repeatedly performed at the frequency.
【0062】また、電流Icのピークは、制御信号cn
trlによって制限されるので、制御信号cntrlが
変化すると、それに伴って電流Icのピークも変化す
る。例えば、図6に示されるように、制御信号cntr
lのレベルが低くなれば(制御信号cntrl’)、そ
れに伴って電流Icのピークも低く抑えられる。上述の
とおり、制御回路62により生成される制御信号cnt
rlのレベルは、出力端子OUT1及びOUT2間に供
給されている出力電圧Voutが過大であれば低下し、
出力端子OUT1及びOUT2間に供給されている出力
電圧Voutが過小であれば上昇するので、電流Icの
ピークも、出力端子OUT1及びOUT2間に供給され
ている出力電圧Voutが過大であれば低下し、出力端
子OUT1及びOUT2間に供給されている出力電圧V
outが過小であれば上昇する。これにより、本発明の
好ましい実施態様にかかる電源装置では、出力端子OU
T1及びOUT2間に供給されている出力電圧Vout
が安定化されるとともに、高周波トランス41の1次巻
線42を流れる電流Icが正弦波状となる。The peak of the current Ic corresponds to the control signal cn.
Since it is limited by trl, when the control signal cntr1 changes, the peak of the current Ic also changes accordingly. For example, as shown in FIG.
When the level of 1 becomes low (control signal cntl ′), the peak of the current Ic is also suppressed accordingly. As described above, the control signal cnt generated by the control circuit 62
rl decreases if the output voltage Vout supplied between the output terminals OUT1 and OUT2 is excessive,
If the output voltage Vout supplied between the output terminals OUT1 and OUT2 is excessively small, the current Ic increases. Therefore, the peak of the current Ic also decreases if the output voltage Vout supplied between the output terminals OUT1 and OUT2 is excessively large. , The output voltage V supplied between the output terminals OUT1 and OUT2
If out is too small, it rises. Thus, in the power supply device according to the preferred embodiment of the present invention, the output terminal OU
Output voltage Vout supplied between T1 and OUT2
Is stabilized, and the current Ic flowing through the primary winding 42 of the high-frequency transformer 41 becomes sinusoidal.
【0063】尚、入力電流Iinの波形を一層正弦波に
近づけるためには、昇圧回路30による昇圧が行われて
いる期間(例えば時刻t2〜時刻t3)においては、電
流Icの電流量をコンデンサ34に流入する電流量に一
致させ、昇圧回路30による昇圧が行われていない期間
(例えば時刻t1〜時刻t2)においては、入力電流I
inの波形が入力電圧Vinの波形と相似となるよう
に、スイッチ素子44のスイッチングを制御することが
望ましい。その理由を以下に説明する。In order to make the waveform of the input current Iin closer to a sine wave, the amount of the current Ic is reduced by the capacitor 34 during the period in which the boosting circuit 30 is boosting (for example, from time t2 to time t3). During a period in which the boosting circuit 30 does not perform boosting (for example, from time t1 to time t2), the input current I
It is desirable to control the switching of the switch element 44 so that the waveform of in becomes similar to the waveform of the input voltage Vin. The reason will be described below.
【0064】図7は、昇圧回路30の入力側に交流電源
1が接続され、出力側に負荷3が接続された状態を示す
回路図である。また、図8は、入力電流Iin30及び
電流Icinの電流波形を示す図である。FIG. 7 is a circuit diagram showing a state where the AC power supply 1 is connected to the input side of the booster circuit 30 and the load 3 is connected to the output side. FIG. 8 is a diagram showing current waveforms of the input current Iin 30 and the current Icin.
【0065】図7に示されるように、昇圧回路30の入
力側に交流電源1が接続されると、入力電圧Vin30
と、入力電流Iin30の波形はともに正弦波であるた
め、スイッチ素子32が非導通状態である場合にコンデ
ンサ34に流入する電流Icinの包絡線は、図8に示
されるように、入力電流Iin30の2倍の周波数成分
を持つ電流波形となる。As shown in FIG. 7, when the AC power supply 1 is connected to the input side of the booster circuit 30, the input voltage Vin 30
Since the waveform of the input current Iin 30 is a sine wave, the envelope of the current Icin flowing into the capacitor 34 when the switch element 32 is in a non-conductive state is, as shown in FIG. The current waveform has a frequency component twice as large as 30 .
【0066】なぜなら、コンデンサ34に流れ込む電流
Icinは、Because the current Icin flowing into the capacitor 34 is
【0067】[0067]
【数1】 となり、入力電圧Vin30及び入力電流Iin30の
波形はともに正弦波であるから、(Equation 1) Since the waveforms of the input voltage Vin 30 and the input current Iin 30 are both sine waves,
【0068】[0068]
【数2】 となり、コンデンサ34に流れ込む電流Icinは、入
力電流Iin30の2倍の周波数成分を持つ電流波形と
なる。(Equation 2) Thus, the current Icin flowing into the capacitor 34 has a current waveform having a frequency component twice as high as that of the input current Iin 30 .
【0069】一方、電圧Vbが一定となるためには、コ
ンデンサ34に流れ込む電流Icinとコンデンサ34
から流れ出る電流Icoutとが等しくなければならな
い。On the other hand, in order for the voltage Vb to be constant, the current Icin flowing into the capacitor 34 and the capacitor 34
Must be equal to the current Iout flowing out of the circuit.
【0070】このため、入力電流Iinの波形を一層正
弦波に近づけるためには、昇圧回路30による昇圧が行
われている期間(例えば時刻t2〜時刻t3)において
は、電流Icの電流量をコンデンサ34に流入する電流
量に一致させ、昇圧回路30による昇圧が行われていな
い期間(例えば時刻t1〜時刻t2)においては、入力
電流Iinの波形が入力電圧Vinの波形と相似となる
ように、スイッチ素子44のスイッチングを制御するこ
とが望ましい。Therefore, in order to make the waveform of the input current Iin closer to a sine wave, the amount of the current Ic is reduced by the capacitor during the period in which the boosting circuit 30 is boosting (for example, from time t2 to time t3). In the period during which the boosting circuit 30 does not perform boosting (for example, from time t1 to time t2), the waveform of the input current Iin is similar to the waveform of the input voltage Vin. It is desirable to control the switching of the switch element 44.
【0071】つまり、制御回路62にて生成される制御
信号cntrlは、昇圧回路30が動作する期間におい
ては入力電流Iinの2倍の周波数成分を持つ電流波形
であり、且つ、昇圧回路30が動作しない期間において
は入力電圧Vinの波形と相似であれば、入力電流Ii
nの波形は一層正弦波に近づくことになる。In other words, the control signal cntl generated by the control circuit 62 has a current waveform having a frequency component twice as high as the input current Iin during the period in which the booster circuit 30 operates. If the waveform is similar to the waveform of the input voltage Vin during the non-period, the input current Ii
The waveform of n will be closer to a sine wave.
【0072】以上説明したとおり、本実施態様にかかる
電源装置によれば、変換効率の低下を最小限に抑えつ
つ、力率が改善され、入力電流に含まれる高調波成分を
効果的に除去することのできる電源装置を提供すること
が可能となる。As described above, according to the power supply device of the present embodiment, the power factor is improved and the harmonic components contained in the input current are effectively removed while minimizing the decrease in the conversion efficiency. It is possible to provide a power supply device that can perform the operation.
【0073】本実施態様にかかる電源装置によれば、力
率=0.99、入力電流Iinの高調波電流歪み率
(T.H.D)=5.85%を得ることができ、IEC
61000−3−2classAの規格値を満足するこ
とができた。According to the power supply device of this embodiment, a power factor of 0.99 and a harmonic current distortion factor (THD) of the input current Iin of 5.85% can be obtained.
The standard value of 61000-3-2 classA could be satisfied.
【0074】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。The present invention is not limited to the above embodiments, and various changes can be made within the scope of the invention described in the claims, and they are also included in the scope of the present invention. It goes without saying that it is a thing.
【0075】例えば、上記実施態様においては、制御部
60を制御回路61〜63からなる3つの制御回路によ
って構成したが、これら3つの制御回路の機能を全て備
える一つの制御回路のみによって制御部60を構成して
もよい。For example, in the above embodiment, the control unit 60 is constituted by three control circuits consisting of the control circuits 61 to 63, but the control unit 60 is provided by only one control circuit having all the functions of these three control circuits. May be configured.
【0076】また、上記実施態様においては、制御回路
62が、出力電圧Voutに基づき生成されたパラメー
タと出力電圧Voutの基準値を示すパラメータとを比
較し、これに基づいて、ROM85に格納されている基
本データの値を減少又は増大させることにより制御信号
cntrlを生成し、これによって出力電圧Voutの
安定化を図っているが、本発明はこれに限定されず、出
力電流Ioutの安定化や、出力電力(Vout×Io
ut)の安定化を図るように構成してもよい。出力電流
Ioutの安定化を図る場合は、出力電流Ioutに基
づき生成されたパラメータと出力電流Ioutの基準値
を示すパラメータとを比較し、これに基づいて、ROM
85に格納されている基本データの値を減少又は増大さ
せて制御信号cntrlを生成すればよく、出力電力
(Vout×Iout)の安定化を図る場合は、出力電
流Ioutと出力電圧Voutの両方に基づき生成され
たパラメータと出力電力Vout×Ioutの基準値を
示すパラメータとを比較し、これに基づいて、ROM8
5に格納されている基本データの値を減少又は増大させ
て制御信号cntrlを生成すればよい。In the above embodiment, the control circuit 62 compares the parameter generated based on the output voltage Vout with the parameter indicating the reference value of the output voltage Vout, and stores the parameter in the ROM 85 based on the comparison. The control signal cntrl is generated by decreasing or increasing the value of the basic data, thereby stabilizing the output voltage Vout. However, the present invention is not limited to this, and stabilization of the output current Iout, Output power (Vout × Io
ut) may be configured to be stabilized. To stabilize the output current Iout, a parameter generated based on the output current Iout is compared with a parameter indicating a reference value of the output current Iout, and based on the comparison,
The control signal cntl may be generated by decreasing or increasing the value of the basic data stored in the output data 85, and when stabilizing the output power (Vout × Iout), the output signal Iout and the output voltage Vout may be adjusted. The parameter generated based on the output power is compared with a parameter indicating a reference value of the output power Vout × Iout.
The control signal cntl may be generated by decreasing or increasing the value of the basic data stored in 5.
【0077】さらに、上記実施態様においては、制御回
路62が、出力電圧Voutに基づき生成されたパラメ
ータと出力電圧Voutの基準値を示すパラメータとを
比較し、これに基づいて、ROM85に格納されている
基本データの値を減少又は増大させることにより制御信
号cntrlを生成し、これによって入力電流Iinの
波形と入力電圧Vinの波形とを一致させ、入力電流に
含まれる高調波成分を除去しているが、ROM85に格
納されている基本データに昇圧回路30による昇圧が行
われる期間t2〜t3においては電流Icの電流量とコ
ンデンサ34に流入する電流量とが一致し、昇圧回路3
0による昇圧が行われない期間t1〜t2においては入
力電流Iinの波形と入力電圧Vinの波形とが一致す
るような高調波成分を含ませ、これによって入力電流に
含まれる高調波成分がより効果的に除去されるよう構成
してもよい。Further, in the above embodiment, the control circuit 62 compares a parameter generated based on the output voltage Vout with a parameter indicating a reference value of the output voltage Vout, and based on the comparison, the parameter stored in the ROM 85 is stored. The control signal cntrl is generated by decreasing or increasing the value of the basic data, thereby matching the waveform of the input current Iin with the waveform of the input voltage Vin, and removing a harmonic component included in the input current. However, in the period t2 to t3 during which the boosting circuit 30 boosts the basic data stored in the ROM 85, the current amount of the current Ic matches the current amount flowing into the capacitor 34, and the boosting circuit 3
In a period from t1 to t2 in which the boosting by 0 is not performed, a harmonic component such that the waveform of the input current Iin and the waveform of the input voltage Vin match is included, whereby the harmonic component included in the input current is more effective. You may be comprised so that it may be removed.
【0078】また、本発明において、手段とは、必ずし
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。In the present invention, the means does not necessarily mean physical means, but also includes a case where the function of each means is realized by software. Further, the function of one unit may be realized by two or more physical units, or the function of two or more units may be realized by one physical unit.
【0079】[0079]
【発明の効果】以上説明したように、本発明によれば、
変換効率の低下を最小限に抑えつつ、力率が改善され、
入力電流に含まれる高調波成分を効果的に除去された電
源装置を提供することができる。As described above, according to the present invention,
The power factor is improved while minimizing the decrease in conversion efficiency,
A power supply device in which harmonic components included in an input current are effectively removed can be provided.
【図1】図1は、本発明の好ましい実施態様にかかる電
源装置を示す回路図である。FIG. 1 is a circuit diagram showing a power supply device according to a preferred embodiment of the present invention.
【図2】図2は、制御回路61の回路構成を示すブロッ
ク図である。FIG. 2 is a block diagram illustrating a circuit configuration of a control circuit 61;
【図3】図3は、制御回路62の回路構成を示すブロッ
ク図である。FIG. 3 is a block diagram illustrating a circuit configuration of a control circuit 62;
【図4】図4は、制御回路63の回路構成を示すブロッ
ク図である。FIG. 4 is a block diagram illustrating a circuit configuration of a control circuit 63;
【図5】図5は、本発明の好ましい実施態様にかかる電
源装置の動作を示す電圧波形及び電流波形である。FIG. 5 is a voltage waveform and a current waveform showing an operation of the power supply device according to the preferred embodiment of the present invention.
【図6】図6は、制御回路63の動作を示す波形図であ
る。FIG. 6 is a waveform chart showing an operation of the control circuit 63;
【図7】図7は、昇圧回路30の入力側に交流電源1が
接続され、出力側に負荷3が接続された状態を示す回路
図である。FIG. 7 is a circuit diagram showing a state in which the AC power supply 1 is connected to the input side of the booster circuit 30 and the load 3 is connected to the output side.
【図8】図8は、入力電流Iin30及び電流Icin
の電流波形を示す図である。FIG. 8 shows an input current Iin 30 and a current Icin;
FIG. 4 is a diagram showing a current waveform of FIG.
1 交流電源 2 入力フィルタ 3 負荷 10 第1の入力整流回路 11〜14 ダイオード 20 第2の入力整流回路 21、22 ダイオード 30 昇圧回路 31 インダクタ 32 スイッチ素子 33 ダイオード 34 コンデンサ 35 電流検出素子 40 スイッチ回路 41 高周波トランス 42 1次巻線 43 2次巻線 44 スイッチ素子 45 電流検出素子 50 出力整流回路 51、52 ダイオード 53 インダクタ 54 コンデンサ 55 電流検出素子 60 制御部 61〜63 制御回路 64 パルストランス 65 ゼロクロス検出回路 71 乗算器 72 コンパレータ 73 発振器 74 RSラッチ回路 81 マルチプレクサ 82 A/Dコンバータ 83 割り込みコントローラ 84 プロセッサ・コア 85 ROM 86 タイマ 87 RAM 88 I/Oコントローラ 91 コンパレータ 92 発振器 93 RSラッチ回路 REFERENCE SIGNS LIST 1 AC power supply 2 Input filter 3 Load 10 First input rectifier circuit 11 to 14 Diode 20 Second input rectifier circuit 21, 22 Diode 30 Boost circuit 31 Inductor 32 Switch element 33 Diode 34 Capacitor 35 Current detection element 40 Switch circuit 41 High frequency transformer 42 Primary winding 43 Secondary winding 44 Switch element 45 Current detection element 50 Output rectification circuit 51, 52 Diode 53 Inductor 54 Capacitor 55 Current detection element 60 Control unit 61-63 Control circuit 64 Pulse transformer 65 Zero cross detection circuit 71 Multiplier 72 Comparator 73 Oscillator 74 RS Latch Circuit 81 Multiplexer 82 A / D Converter 83 Interrupt Controller 84 Processor Core 85 ROM 86 Timer 87 RAM 88 I / O Controller 91 Comparator 92 Oscillator 93 RS latch circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中堀 渉 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 5H006 AA02 CA02 CB01 CB08 CB09 CC04 CC08 DB07 DC02 DC05 5H730 AA18 AS01 BB14 BB23 BB57 CC04 CC07 DD04 EE02 EE08 EE10 EE59 FD01 FD31 FD41 FF02 FG05 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Wataru Nakabori 1-13-1 Nihombashi, Chuo-ku, Tokyo TDC Corporation F-term (reference) 5H006 AA02 CA02 CB01 CB08 CB09 CC04 CC08 DB07 DC02 DC05 5H730 AA18 AS01 BB14 BB23 BB57 CC04 CC07 DD04 EE02 EE08 EE10 EE59 FD01 FD31 FD41 FF02 FG05
Claims (9)
する第1の入力整流手段と、前記第1の入力整流手段か
らの出力を1次巻線に受けるトランスと、前記トランス
の2次巻線からの出力を平滑する出力整流回路と、前記
交流電源より供給される前記入力電圧の瞬時値が所定の
電圧以下となったことに応答して、前記トランスの前記
1次巻線の電圧を昇圧する昇圧手段とを備える電源装
置。1. A first input rectifier for rectifying an input voltage supplied from an AC power supply, a transformer receiving an output from the first input rectifier on a primary winding, and a secondary winding of the transformer. An output rectifier circuit for smoothing an output from a line, and in response to an instantaneous value of the input voltage supplied from the AC power supply becoming equal to or less than a predetermined voltage, changing a voltage of the primary winding of the transformer. A power supply device comprising: a step-up means for stepping up a voltage.
巻線との巻数比が1:nであり、前記所定の電圧が、前
記出力整流回路より出力される出力電圧をnで除した電
圧により定義されることを特徴とする請求項1に記載の
電源装置。2. The transformer according to claim 1, wherein a turn ratio of the primary winding to the secondary winding is 1: n, and the predetermined voltage is obtained by dividing an output voltage output from the output rectifier circuit by n. The power supply device according to claim 1, wherein the power supply device is defined by the applied voltage.
る第2の入力整流手段と、前記第2の入力整流手段から
の出力を昇圧しこれを前記トランスの前記1次巻線に供
給する昇圧回路とを含むことを特徴とする請求項1また
は2に記載の電源装置。3. The boosting means boosts an output from the second input rectifying means, which rectifies the input voltage, and supplies the boosted output to the primary winding of the transformer. The power supply device according to claim 1, further comprising a booster circuit.
をパルス波形とするスイッチ手段をさらに備えることを
特徴とする請求項1乃至3のいずれか1項に記載の電源
装置。4. The power supply device according to claim 1, further comprising switch means for setting a voltage waveform of said primary winding of said transformer to a pulse waveform.
圧及び出力電流の少なくとも一方に基づいて、前記交流
電源の位相に同期した正弦波波形を有する制御信号を生
成する正弦波生成手段と、前記トランスの前記1次巻線
を流れる電流を検出する電流検出手段と、前記電流検出
手段により検出された前記電流の電流波形が前記正弦波
生成手段により生成された前記制御信号の波形と一致す
るように前記スイッチ手段のスイッチングを制御する制
御手段とをさらに備えることを特徴とする請求項4に記
載の電源装置。5. A sine wave generating means for generating a control signal having a sine wave waveform synchronized with a phase of the AC power supply based on at least one of an output voltage and an output current output from the output rectifier circuit, Current detection means for detecting a current flowing through the primary winding of the transformer, and a current waveform of the current detected by the current detection means coincides with a waveform of the control signal generated by the sine wave generation means. The power supply device according to claim 4, further comprising control means for controlling switching of the switch means.
記制御信号の正弦波波形に、高調波成分が含まれること
を特徴とする請求項5に記載の電源装置。6. The power supply device according to claim 5, wherein a harmonic component is included in a sine wave waveform of the control signal generated by the sine wave generation unit.
路より出力される出力電圧、出力電流及び出力電力の少
なくとも一つが所望の値より大きいことに応答して前記
制御信号の振幅を減少させ、所望の値より小さいことに
応答して前記制御信号の振幅を増大させることを特徴と
する請求項5または6に記載の電源装置。7. The sine wave generator decreases an amplitude of the control signal in response to at least one of an output voltage, an output current, and an output power output from the output rectifier circuit being larger than a desired value. 7. The power supply according to claim 5, wherein the amplitude of the control signal is increased in response to being smaller than a desired value.
り検出された前記電流と前記正弦波生成手段より供給さ
れる前記制御信号とを比較する比較手段を含み、少なく
とも前記比較手段による比較の結果に応答して前記スイ
ッチ手段のスイッチングを制御することを特徴とする請
求項5乃至7のいずれか1項に記載の電源装置。8. The control means includes comparison means for comparing the current detected by the current detection means with the control signal supplied from the sine wave generation means, and at least a result of the comparison by the comparison means. The power supply device according to any one of claims 5 to 7, wherein switching of the switch means is controlled in response to the control signal.
出力される出力電圧、出力電流及び出力電力の少なくと
も一つを実質的に一定に保つとともに、前記交流電源よ
り供給される入力電流の波形を正弦波状とすることを特
徴とする請求項5乃至8のいずれか1項に記載の電源装
置。9. The control means keeps at least one of an output voltage, an output current and an output power output from the output rectifier circuit substantially constant, and a waveform of an input current supplied from the AC power supply. The power supply device according to any one of claims 5 to 8, wherein the power supply device has a sinusoidal shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000204776A JP3486603B2 (en) | 2000-07-06 | 2000-07-06 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000204776A JP3486603B2 (en) | 2000-07-06 | 2000-07-06 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002027758A true JP2002027758A (en) | 2002-01-25 |
JP3486603B2 JP3486603B2 (en) | 2004-01-13 |
Family
ID=18701981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000204776A Expired - Fee Related JP3486603B2 (en) | 2000-07-06 | 2000-07-06 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3486603B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228799A (en) * | 2007-06-12 | 2007-09-06 | Mitsubishi Electric Corp | Converter equipment |
JP2012090453A (en) * | 2010-10-20 | 2012-05-10 | Toshiba Tec Corp | Power conversion device |
JP2016116385A (en) * | 2014-12-17 | 2016-06-23 | ダイキン工業株式会社 | Power conversion device |
JP2018527877A (en) * | 2016-02-05 | 2018-09-20 | 広東欧珀移動通信有限公司 | Terminal charging system, charging method and power adapter |
US10622829B2 (en) | 2016-02-05 | 2020-04-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging control method and apparatus |
JP2021517449A (en) * | 2018-04-24 | 2021-07-15 | 上海推拓科技有限公司Shanghai Tuituo Technology Co., Ltd | Switching power supply circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5640464B2 (en) | 2009-07-29 | 2014-12-17 | Tdk株式会社 | Switching power supply |
-
2000
- 2000-07-06 JP JP2000204776A patent/JP3486603B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228799A (en) * | 2007-06-12 | 2007-09-06 | Mitsubishi Electric Corp | Converter equipment |
JP4688846B2 (en) * | 2007-06-12 | 2011-05-25 | 三菱電機株式会社 | Converter device |
JP2012090453A (en) * | 2010-10-20 | 2012-05-10 | Toshiba Tec Corp | Power conversion device |
JP2016116385A (en) * | 2014-12-17 | 2016-06-23 | ダイキン工業株式会社 | Power conversion device |
US10491030B2 (en) | 2016-02-05 | 2019-11-26 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and terminal |
US10320225B2 (en) | 2016-02-05 | 2019-06-11 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for increasing service life of battery of terminal and power adapter thereof |
US10411494B2 (en) | 2016-02-05 | 2019-09-10 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
US10461568B2 (en) | 2016-02-05 | 2019-10-29 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and power adapter |
JP2018527877A (en) * | 2016-02-05 | 2018-09-20 | 広東欧珀移動通信有限公司 | Terminal charging system, charging method and power adapter |
US10622829B2 (en) | 2016-02-05 | 2020-04-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging control method and apparatus |
US10637276B2 (en) | 2016-02-05 | 2020-04-28 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
US10644529B2 (en) | 2016-02-05 | 2020-05-05 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
US10819134B2 (en) | 2016-02-05 | 2020-10-27 | Guangdong Oppo Mobile Telecommuncations Corp., Ltd. | Adapter and method for charging control |
US10910866B2 (en) | 2016-02-05 | 2021-02-02 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and power adapter |
US10985595B2 (en) | 2016-02-05 | 2021-04-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method of controlling charging process |
US11070076B2 (en) | 2016-02-05 | 2021-07-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging method, charging system, and power adapter |
JP2021517449A (en) * | 2018-04-24 | 2021-07-15 | 上海推拓科技有限公司Shanghai Tuituo Technology Co., Ltd | Switching power supply circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3486603B2 (en) | 2004-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN212323991U (en) | Control circuit and power factor correction preconditioner | |
JPH06197558A (en) | Power source circuit with power factor correction function | |
JP2006067730A (en) | Power factor improving circuit | |
JP4806455B2 (en) | Switching power supply and switching method | |
JP2010124567A (en) | Switching power supply device | |
JP2005287249A (en) | Switching power supply | |
JP3486603B2 (en) | Power supply | |
JP2004260989A (en) | Switching power supply | |
JP2004242491A (en) | Switching power supply circuit | |
JP2001069748A (en) | Power factor improving circuit | |
JPH1198685A (en) | Game machine power supply circuit | |
JP2010068688A (en) | Switching power supply unit | |
US20210099076A1 (en) | AC-DC Converter with Boost Front End Having Flat Current and Active Blanking Control | |
JPH09201043A (en) | Power supply | |
KR20030070273A (en) | Single-stage converter compensating power factor | |
CN111817557A (en) | Control circuit and control method of switch type converter | |
CN109075710A (en) | Switching power source control circuit and switching power unit | |
JP2984519B2 (en) | Switching power supply | |
JP2001086737A (en) | Power supply | |
JP2000197351A (en) | Power supply having improved power factor | |
JP3400132B2 (en) | Switching power supply | |
JP2003333856A (en) | Power-factor improving power supply circuit | |
JP2001169555A (en) | Power converter | |
TW202420715A (en) | Multi-mode power factor correction circuit and method for controlling the same | |
JP3725378B2 (en) | Single phase buck-boost high power factor converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |