JP2002016178A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002016178A JP2002016178A JP2000333528A JP2000333528A JP2002016178A JP 2002016178 A JP2002016178 A JP 2002016178A JP 2000333528 A JP2000333528 A JP 2000333528A JP 2000333528 A JP2000333528 A JP 2000333528A JP 2002016178 A JP2002016178 A JP 2002016178A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating layer
- wiring
- stress relaxation
- relaxation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
ップチップ接続を可能とする半導体装置を実現すること
にある。 【解決手段】本発明は、上記目的を達成するために、半
導体素子と、粒子を含有する絶縁材料を該半導体素子の
上にマスク印刷することで形成された絶縁層と、該絶縁
層の上に形成され該半導体素子の有する電極と電気的に
接続した外部接続端子とを有するものである。
Description
続を目的とする半導体装置の構造および製造方法に関す
る。
り、各層の間には絶縁層が配置されている場合が多い。
この絶縁層には開口部が設けられており、その開口部を
通して、下層の端子と上層の端子とを接続する配線が形
成されている。
されている。つまり、感光性絶縁材料を半導体装置上に
スピンコート法により塗布し、露光および現像を実施す
ることで絶縁層の開口部を形成する。また、下層の端子
と上層の端子とを接続する金属配線は、第二の感光性材
料を絶縁層上層に塗布し、これに対して露光および現像
を行うことでマスクを形成し、これとメッキ、スパッ
タ、CVD、蒸着等のプロセスを併用することで絶縁層
下層の端子と上層とをつなぐ金属配線を形成する。マス
クとして使用した感光性絶縁材料は不要となった後、こ
れを除去する。
子と上層とを接続する配線が形成可能となる。このよう
な工程により形成された半導体装置の部分断面図を図3
1に示す。同図においては、アルミパッド7が絶縁層1
2下層の端子となっており、バンプパッド3が絶縁層上
層の端子となっている。そして半導体が形成されたウェ
ーハ9上に形成された絶縁層12は、アルミパッド7上
に開口部が設けられている。また、アルミパッド7か
ら、絶縁層12の上層のバンプパッド3まで、金属配線
11が形成されている。バンプパッド3にはバンプ10
が形成されている。なお、このようにアルミパッド7か
らバンプパッド3までの配線を形成することは再配線と
呼ばれている。また、この際の絶縁層12の厚さは金属
配線11の厚さとほぼ同等となっている。
置をプリント配線板のような回路基板上に実装して接続
する形態のひとつにフリップチップ接続がある。図32
はフリップチップ接続した半導体装置の断面図である。
半導体装置13と回路基板14との接続は、半導体装置
13の端子上に設けられたバンプ10が回路基板上で溶
融後に再度固体化することで実現されている。半導体装
置13と回路基板14との間隙は高剛性の樹脂で充填さ
れている。なお、この樹脂は、アンダーフィル15と呼
ばれ、接続部を補強する効果がある。アンダーフィルを
実施したフリップチップ接続の例として特開平11−1
11768号公報がある。
技術には、以下のような問題がある。
樹脂の供給方法に難がある。つまり、隙間が一般的に
0.3mm以下である間隙に対して樹脂を供給する方法
として、毛細管現象を利用する方法がとられている。し
かし、アンダーフィル用の樹脂材料は、高粘度の液状樹
脂であるので、隙間に埋め込む時間がかかり、また空泡
が残存しやすい等の問題がある。
つまり、回路基板に接続した半導体装置が不良品であっ
た場合、同半導体装置を回路基板上から取り外しても、
硬化したアンダーフィル材料が、取り外した後も回路基
板上に残留してしまうため、回路基板の再生が難しいと
いう問題が存在する。
も、アンダーフィルを実施せずに、半導体装置を回路基
板に接続することが望ましい。しかしながら、アンダー
フィルは、完成した電気製品を使用する際の発熱等によ
る接続部に生じる歪みに起因する接続部の破壊を防止す
る目的で実施されており、実施しない場合には、半導体
装置の接続寿命が極端に短くなってしまうという問題が
生じる。また、アンダーフィルの不要なフリップチップ
接続を可能とする半導体装置に半田バンプを形成する場
合において、そのはんだバンプに含まれる不純物の崩壊
によってα線が発生し、トランジスタ部の誤動作を引き
起こす場合がある。
フリップチップ接続を可能とする半導体装置を実現する
ことにある。
するために、特許請求の範囲の通りに構成するものであ
る。このように、所望の絶縁層(厚膜絶縁層)の上に、
配線を形成することにより上記目的は達成される。例え
ば、半導体装置の絶縁層に低弾性の材料を使用し、かつ
厚さ35ミクロン以上の絶縁層を形成することで接続部
の破壊を防止することができる。また、低弾性の絶縁層
が存在することで、接続部に生じる応力を大幅に低減す
ることが可能となる。これによって、半導体装置の接続
寿命は大幅に向上する。また、絶縁層を所定の厚さにす
ることで、ウエハ等に生じる応力を緩和することのみな
らず、不要なα線を遮断することができる。
た厚膜の絶縁層を採用する場合、従来の配線形成方法が
適用しづらい。つまり、絶縁層を厚膜形成する場合、絶
縁層形成用の材料は高粘度であるため、スピンコート法
では気泡を含んだ絶縁層となってしまい、絶縁層として
の機能をはたさなくなってしまう。これとは別に新規の
厚膜形成方法を開発したとしても、35マイクロメート
ルの膜厚では光の透過性が低下するため、露光現像では
絶縁層の開口部等を高精度にパターン形成することが困
難である。この問題が解決できたとしても絶縁層の開口
部の側壁は80度程度かそれ以上の概垂直であり、かつ
その高さが配線厚さより大幅に大きい値となるため、金
属配線が側壁に形成され難くなる。またたとえ形成でき
た場合でも、側壁と上層との境界部において金属配線の
屈曲部が形成されるため、この場所に応力が集中しやす
く、このため亀裂が進展しやすい。このため、回路基板
接続時の接続寿命が短くなってしまう。
材料をマスク印刷することで、厚膜絶縁層の形成を行
い、絶縁層開口部の形状をなだらかな斜面とすること
で、絶縁層上の配線は従来工法により形成可能となり、
かつ応力が集中する様な金属配線の屈曲部も存在しない
ため、配線の断線も生じにくい。また、厚膜絶縁層の特
性を厚さ方向で変化させる。例えば厚膜絶縁層の特性を
半導体素子側では半導体素子に近く、電極側ではこれら
を搭載する基板の特性に近くする。これにより、厚膜絶
縁層上に形成した配線に応力が集中しないようにして信
頼性を一層向上させることができる。すなわち断線を一
層抑制することができる。なお、本明細書では、この厚
膜絶縁層を応力緩和層と記載している。
図を併用しつつ説明する。なお、全ての図において、同
一符号は同一部位を示しているため、重複する説明を省
いている場合があり、また説明を容易にするため各部の
寸法比を実際とは変えてある。
ついて説明する。半導体装置は、ウェーハ単位で多数個
が一括して製造されるが、以下では説明を容易にするた
めに、その一部を取り出して説明する。図1に本実施例
の半導体装置13の部分断面図を示す。
半導体製造工程でいうところの前工程を終了したウェー
ハであり、多数個の半導体装置13に分割切断前のもの
である。各半導体装置13には外部用接続端子、例えば
アルミパッド7が形成されている。このアルミパッド7
は従来型の半導体装置13において、QFP(Quad
Flat Package)などの半導体パッケージ
におさめる場合に、金ワイヤ等を接続し、半導体パッケ
ージの外部端子との導通を実現するために使用されてい
る。半導体回路が形成された半導体装置13の表面は、
アルミパッド7上および多数個の半導体が形成されたウ
ェーハ9をチップ状の半導体装置13に切断する際の切
断部24およびその周辺を除き、保護膜8に覆われてい
る。この保護膜8には厚さ1乃至10マイクロメートル
程度の無機材料からなる絶縁樹脂単独あるいは有機材料
からなる絶縁樹脂を併用している。この保護膜8には厚
さ1乃至10マイクロメートル程度の無機材料からなる
絶縁膜を単独、あるいは前記無機絶縁膜の上部に有機材
料からなる有機絶縁膜を積層した複合膜を使用してい
る。この複合膜を使用する場合、該有機膜は感光性樹脂
材料を使用することが望ましい。本実施例で保護膜8の
有機膜として好適な感光性材料を例示すると、感光性ポ
リイミド、感光性ベンゾシクロブテン、感光性ポリベン
ズオキサゾールなどがある。本実施例では、これに限ら
ず保護膜として公知慣用の無機材料、有機材料あるいは
これらの複合膜が使用できる。例えば無機膜としては、
SiNやSiO2などが使用できる。また、該有機膜は無機膜
のほぼ全面を覆うように形成されていても勿論かまわな
いが、図33に示されるようにアルミパッド7の近傍と
なる領域のみに形成されていてもかまわないし、図34
に示されるように無機膜表面の任意の複数箇所のみに形
成されていても構わない。このように有機膜の領域を限
定することによって保護膜8の内部応力によるウェーハ
9の反りが低減され、製造工程におけるハンドリングや
露光時の焦点合わせなどの点で有利となる。なお本実施
例では、アルミパッド7の近傍の領域とは、アルミパッ
ド7の端部から最大距離1mmまでの領域を指してい
る。なお、図33及び図34ではアルミパッド7の周囲
の有機膜は連続領域に形成されているが、個々のアルミ
パッド毎にそれぞれ独立した領域に形成しても構わな
い。具体的には、例えば図35のような領域となる。図
33から図35のいずれの形態を使用するかは、該有機
膜に使用する感光性樹脂のパターン精度、膜の内部応
力、および該半導体装置の素子特性を鑑みて決定する。
ここで言う素子特性の一例を挙げると、該半導体装置へ
の応力作用により素子内部の個々のアクティブセル(ト
ランジスタ)におけるエネルギー障壁の準位が変動した
りすることを指している。
クロメートルの応力緩和層5が選択的に形成されてい
る。応力緩和層の膜厚は、半導体素子のサイズ、応力緩
和層の弾性率、半導体素子厚などにも依存していて一概
には断定できないが、一般的に使用される半導体素子厚
はおよそ150乃至750マイクロメートルであり、半
導体素子とその表面に形成される応力緩和層とからなる
バイメタルモデルで応力シミュレーション実験をおこな
ったところ、所要の応力緩和層膜厚は10乃至200マ
イクロメートルが望ましく、更に好ましくは35乃至1
50マイクロメートルであることがわかったため本実施
例はこの膜厚範囲で形成した。これは、半導体素子の厚
みに対して約1/20から1/5程度の厚みに相当す
る。膜厚が35マイクロメートルより小さくなると、所
望の応力緩和を得ることができず、また膜厚が150マ
イクロメートルを越えて厚くなると応力緩和層5自身が
持っている内部応力のためにウェーハの反りが発生し、
露光工程でのピントズレや配線形成工程などでのハンド
リング不具合などが発生し易くなり、生産性が低下する
という問題がある。応力緩和層5は、半導体ウェーハ9
より大幅に小さい弾性係数、例えば室温において0.1
GPaから10GPaの弾性係数を有する樹脂材料によ
り形成されている。この範囲の弾性係数を有する応力緩
和層であれば信頼性のある半導体装置を提供することが
できる。すなわち、0.1GPaを下回る弾性係数の応
力緩和層の場合、半導体素子そのものの重量を支えるこ
とが困難になって半導体装置として使用する際に特性が
安定しないという問題が生じやすい。一方、10GPa
を越える弾性係数の応力緩和層を使用すると、応力緩和
層5自身が持っている内部応力のためにウェーハの反り
が発生し、露光工程でのピントズレや配線形成工程など
でのハンドリング不具合などが発生し易くなり、さらに
はウェーハが割れるという不具合が発生する危険性すら
ある。応力緩和層5のエッジ部は傾斜を有しており、そ
の平均勾配は5乃至30%程度である。5%を下回る傾
斜角の場合、傾斜が長くなりすぎて所望の膜厚が得られ
ない。例えば、平均勾配3%の傾斜角で厚み100マイ
クロメートルとするためには、3ミリメートル超の水平
距離が必要となり左右のエッジ部をあわせるとほぼ7ミ
リメートルがなければ所望の膜厚が得られないことにな
る。一方、傾斜角が30%超の場合、水平距離の点では
問題がないが、逆に配線形成の際に十分なステップカバ
レッジが得られない危険性が高い。特にめっきレジスト
の付き回りや露光および現像の工程でのプロセスマージ
ンがなく、特別な技能または技術が必要となる。さらに
傾斜角が大きい場合には、いわゆる応力集中効果が作用
してそのエッジ部に応力が集中し、その結果としてエッ
ジ部で再配線用配線4の断線が発生しやすくなる傾向が
あらわれ、配線構造に特別な工夫が必要となる場合があ
る。図1の場合、応力緩和層5のエッジより500マイ
クロメートルの水平距離にて50マイクロメートルの膜
厚となっているため、平均勾配は10%である。再配線
用配線4は、銅などの導体で形成されており、アルミパ
ッド7と応力緩和層5表面の突起状電極、例えばバンプ
パッド3とを接続している。またバンプパッド3上は、
バンプパッド3の酸化を防止するための金めっき2を設
けてもよい。半導体装置13の表面はバンプパッド3お
よび多数個の半導体が形成されたウェーハ9を各半導体
装置13に切断する際の切断部24を除き、表面保護膜
6で覆われている。
5を完全に覆うことで封止しているため、半導体素子が
形成されたウェーハ9の表面から保護膜8および応力緩
和層5が剥離することを防止し、半導体の性能劣化を引
き起こすイオン等の異物の侵入をも軽減できる。また、
保護膜8、応力緩和層5、表面保護膜6は、いずれも切
断部24より後退しているため、半導体装置13を切断
分離する際に損傷を受けることがない。
る各種樹脂材料を使用することが出来る。パターンを形
成する必要があるため感光性材料であることが望ましい
が、例えばインクジェットなどの高精度印刷に対応した
材料を用いて印刷で成膜しても構わない。その他、カー
テンコートなどの安価な塗布方法によって絶縁膜をベタ
形成した後にフォトリソグラフィプロセスを用いてエッ
チングレジストを形成してパターニングし、このレジス
トパターンを用いて上記絶縁膜をエッチング加工、レジ
スト剥離という工程を経て成膜してもよい。このような
材料として、本実施例では様々な材料が使用可能である
が、いくつか例示すると(1)感光性材料としてアクリ
ル変性感光性エポキシ樹脂、感光性ポリイミド樹脂、
(2)インクジェット印刷材料としてポリアミドイミド
樹脂、ポリイミド樹脂、(3)ベタ成膜用材料として変
性トリアゾール樹脂、変性メラミン樹脂、ポリイミド樹
脂などが好適に用いられる。感光性材料についてさらに
具体的に例示すると、安価な感光性樹脂材料としてプリ
ント基板製造工程で好適に使用されるソルダーレジスト
やフレキシブルプリント基板の表面カバーに用いられる
感光性ポリイミドなどが表面保護膜6として好適に利用
される。一方、ベタ成膜用材料としては、例えば東レ
(株)のフォトニースTMなどが好適である。なお本実
施例では、ソルダーレジストを用いた。バンプパッド3
上には、バンプ1が形成されている。このバンプ1は、
はんだ材料で形成するのが一般的である。ここでバンプ
1が外部接続端子となる。
ーハ上に連続的に形成されている状態を、本来は存在す
るバンプ1を省略した平面図で示した。図2においてハ
ッチングで示した部位が表面保護膜6であるソルダーレ
ジストである。また、応力緩和層5が角を丸めた長方形
状に形成されている状態で形成されおり、各半導体装置
13の間には各半導体装置13を分離する際の切りしろ
となる切断部24が存在する。切りしろは、例えば表面
保護膜6の端部から10乃至100マイクロメートルに
位置するのが望ましい。10マイクロメータより短いと
各半導体装置を分離する際にチッピングを誘発しやすく
なる傾向があり、逆に100マイクロメータより長くな
ると半導体素子として使用可能な有効面積が減少する。
従って、半導体装置13の歩留まり向上のために切りし
ろと表面保護層6との間隔を本実施例では10乃至10
0マイクロメータに位置させることが望ましい。なお、
再配線用配線4の一端の下層には図示されてはいないが
アルミパッド7が存在する。
5が再配線用配線4とウェーハ9間に存在するため、半
導体装置13が回路基板14上に接続され、それが動作
する際にバンプ1が受ける熱による歪みを分散させるこ
とが可能となる。このため、この半導体装置13を回路
基板14に搭載してもアンダーフィル15を実施するこ
となく接続寿命を延ばすことが可能となる。また、応力
緩和層5はなだらかな傾斜部を有しているため、再配線
用配線4の途中に応力集中部となる配線屈曲部は存在し
ない。
程の一例を、図を用いて説明する。図3により第一工程
から第三工程までを、図4により第四工程から第六工程
を、図5により第七工程から第九工程を説明する。な
お、いずれの図においても、本実施例における半導体装
置13の断面構造がわかりやすいように、一部分を取り
出した断面図としてある。
形成済みである半導体が形成されたウェーハ9について
は、従来の半導体装置13と同じ工程にて製造する。本
実施例で使用した半導体装置では外部接続用パッドの材
質はアルミニウムであったが、外部接続パッドは銅であ
ってもかまわない。本実施例では外部接続としてワイヤ
ボンディングを使用しないため、外部接続パッドが銅の
場合に生じやすいボンディング性の問題を考慮する必要
がないからである。外部接続パッドが銅であれば配線の
電気抵抗を低減できるため、半導体素子の電気特性向上
の観点からも望ましい。
する。保護膜8は、無機材料を用いて半導体製造工程に
おけるいわゆる前工程において既に形成される場合もあ
り、また、更に無機材料の上に有機材料を用いて重ねて
形成する場合もある。本実施例に於いては、半導体工程
におけるいわゆる前工程で形成された無機材料からなる
絶縁膜、例えばCVD法等で形成した窒化珪素、テトラ
エトキシシラン等によって形成された二酸化珪素、ある
いはそれらの複合膜からなる絶縁膜の上に、有機材料で
ある感光性ポリイミドを塗布し、これを感光、現像、硬
化することで厚さ6マイクロメートル程度の保護膜8を
形成している。これにより、半導体が形成されたウェー
ハ9上に保護膜8が形成される。本実施例では保護膜8
の膜厚を6マイクロメートルとしたが、所要膜厚は当該
半導体素子の種類によって異なっており、その範囲は1
乃至10マイクロメートル程度となる。なお、図13に
示しているように該有機膜は無機膜のほぼ全面を覆うよ
うに形成されていても勿論かまわないが、図33〜図3
5に示されるようにアルミパッド7の近傍となる領域の
みに形成されていてもかまわない。無機材料のみからな
る絶縁膜の場合、膜厚の範囲は3マイクロメートル以下
となる。また、本願実施例で使用した感光性ポリイミド
以外にも、ポリベンズオキサゾール、ポリベンゾシクロ
ブテン、ポリキノリン、ポリフォスファゼンなども使用
できる。
力緩和層5の形成予定箇所に印刷塗布し、その後これを
加熱することで硬化させる。これにより保護膜8上に応
力緩和層5が形成される。
膜16をスパッタ等の方法で形成した後に、配線の逆パ
ターン17をフォトレジストを用いて形成する。
パターン17を利用して電気めっきを行い、再配線用配
線4およびバンプパッド3の形成を行う。また、必要に
応じて電気めっきを繰り返すことで再配線用配線4を多
層構造とする。
逆パターン17および電気めっきの給電膜16をエッチ
ング処理により除去する。
保護膜6を形成する。そして、このパターンを利用して
バンプパッド3の最表面に無電解金めっき2を行う。
と共にはんだボールを搭載し、加熱することでバンプパ
ッド3にはんだボールを接続し、バンプ1を形成する。
をウェーハダイシング技術により半導体装置13に切断
する。
でについて詳細に説明する。
使用するマスクは、プリント配線板に対するはんだペー
スト印刷などで使用する印刷用マスクと同じ構造のもの
が使用可能である。例えば、図6に示すように、ニッケ
ル合金製のステンシル25を、樹脂シート26を介して
枠27に貼り付けた形態のメタルマスクを使うことが出
来る。印刷用マスクのパターン開口部28は、50マイ
クロメートル程度は印刷後にペーストが濡れ広がるた
め、それを見込んだ分、小さめに製作するようにしても
よい。図7に示すように、ペースト印刷は、印刷用マス
クと半導体が形成されたウェーハ9のパターンとを位置
合わせした状態で密着させ、その状態でスキージがステ
ンシル25上を移動することで、パターン開口部28を
充填し、その後、印刷用マスクを半導体が形成されたウ
ェーハ9に対して相対的に上昇させることで、印刷をす
るいわゆるコンタクト印刷をおこなう。なお、ここで言
うウェーハと印刷用マスクの密着は、両者の間に隙間を
全くなくすることを必ずしも意味しない。ウェーハ上に
は既に保護膜8が部分的に形成されているため、この上
に印刷マスクを隙間なく密着させることは実用上困難な
ためである。本実施例では、ウェーハと印刷用マスクと
の間の隙間が0〜100マイクロメータとなるような印
刷条件で印刷した。このほかにも、第一スキージで印刷
用マスクのスキージ面全体をペーストでコーティング
し、その後、第二スキージで印刷用マスクのパターン開
口部28を充填し、かつ余分なペーストを除去する。そ
の後、印刷用マスクを半導体が形成されたウェーハ9に
対して相対的に上昇させる印刷方法もある。図8に示す
ように、印刷マスクをウェーハ9に対して相対的に上昇
させる際、垂直に上昇させてもかまわないが、相対的に
傾斜角を持つように動かしながら上昇させても良い。傾
斜角を持たせることによって、印刷マスクがウェーハか
ら離れる場合の版離れ角がウェーハ面内で均一になりや
すい。また、印刷マスクはウェーハの一方の端から他方
の端へ向かって離れていくことになり、版抜けが不安定
になりやすい版離れの最後の瞬間は半導体装置のない領
域で行われることになって歩留り向上の点でも有利とな
る。さらに、同一の印刷機を用いて複数枚ウェーハに連
続的印刷を行なう場合には、適宜のタイミングでマスク
版の裏側を拭きとる工程を挿入すると良い。例えば、本
実施例では10枚連続印刷すると1回マスク版の裏側の
清掃を行ない、しかる後に11枚目の印刷を行なった。
マスク裏側の清掃のタイミング、回数、その方法はペー
スト材料の粘度や固形分濃度、フィラー量などによって
適宜調節が必要となる。
が形成されたウェーハ9をホットプレートや加熱炉を用
いて段階的に加熱することでペーストが硬化し、応力緩
和層5の形成が完了する。
の材料は、ペースト状のポリイミドであり、保護膜8の
上に印刷塗布された後に加熱することで硬化することが
出来る。また、このペースト状のポリイミドは、ポリイ
ミドの前駆体と溶媒およびその中に分散した多数のポリ
イミドの微小粒子からなっている。微粒子としては、具
体的には平均粒径1乃至2マイクロメートルであり、最
大粒径が約10マイクロメートルとなる粒度分布を有す
る微小粒子を使用した。本実施例に用いられているポリ
イミドの前駆体は、硬化するとポリイミドの微小粒子と
同一材料となるので、ペースト状のポリイミドが硬化し
た際には、一種類の材料からなる均一な応力緩和層5が
形成されることとなる。本実施例では、応力緩和層形成
材料としてポリイミドを用いたが、本実施例ではポリイ
ミド以外にアミドイミド樹脂、エステルイミド樹脂、エ
ーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポ
リエステル樹脂、これらを変性した樹脂などを用いるこ
とも可能である。ポリイミド以外の樹脂を使用する場合
には、上記ポリイミド微小粒子表面に相溶性を付与する
処理を施すか、あるいは、上記ポリイミド微小粒子との
親和性を向上するように樹脂組成に変成を施すことが望
ましい。上記列挙した樹脂のうち、イミド結合を有する
樹脂、例えばポリイミド、アミドイミド、エステルイミ
ド、エーテルイミド等では、イミド結合による強固な骨
格のおかげで熱機械的特性、例えば高温での強度などに
優れ、その結果として、配線のためのめっき給電膜形成
方法の撰択肢が広がる。例えば、スパッタなどの高温処
理を伴うめっき給電膜形成方法を選択できる。シリコー
ン樹脂やアクリル樹脂、ポリエステル樹脂、アミドイミ
ド、エステルイミド、エーテルイミドなどイミド結合以
外の結合で縮合した部分がある樹脂の場合、熱機械特性
は若干劣るものの加工性や樹脂価格などの点で有利な場
合がある。例えば、ポリエステルイミド樹脂では、一般
にポリイミドよりも硬化温度が低いため扱いやすい。本
実施例では、これらの樹脂の中から素子特性、価格、熱
機械特性などを総合的に勘案してこれらの樹脂を適宜使
い分ける。
小粒子を分散させることで材料の粘弾特性を調整するこ
とが可能となるため、印刷性に優れたペーストを使用す
ることが出来る。微小粒子の配合を調整することで、ペ
ーストのチキソトロピー特性を制御することが可能とな
るため、粘度の調整と組み合わせることで、印刷特性を
改善することが出来る。また、応力緩和層5の傾斜角度
を調節することもできる。本願実施例で好適なペースト
のチクソトロピー特性は、回転粘度計を用いて測定した
回転数1rpmでの粘度と回転数10rpmでの粘度の比から
求めた、いわゆるチクソトロピーインデックスが2.0
から3.0の範囲にあることが望ましい。なお、チクソ
トロピーインデックスに温度依存性が現れるペーストの
場合、チクソトロピーインデックスが2.0から3.0
の範囲になるような温度領域で印刷すると高成績が得ら
れる。
化した後には、ウェーハ9上に図9に示したような断面
形状を有する応力緩和層5が形成される。このように印
刷により応力緩和層5を形成すると、応力緩和層5のエ
ッジ部より200乃至1000マイクロメートルのとこ
ろにふくらみ部分が存在する場合があるが、このふくら
み部分の位置および存在の有無については、ペースト状
のポリイミドの組成を調整したり、印刷に関わる各種条
件を変更することで、ある程度制御可能となる。なお、
この場合の印刷に関わる各種条件としては、メタルマス
ク厚さ、スキージ速度、スキージ材質、スキージ角度、
スキージ圧(印圧)、版離れ速度、印刷時のウェーハの
温度、印刷環境の湿度等々があげられる。上記ふくらみ
部分の高さや形状の制御は上記印刷条件によって達成で
きるが、その他の制御方法として、保護層8の構造調整
による方法もある。例えば、図36に示したように保護
膜8の有機層の形成領域をパッド7の近傍のみに限定す
れば、有機層上部に相当する部分の応力緩和層を盛り上
げさせることは容易である。
くらみ部分を積極的に形成した場合は、配線4のたわみ
部分を形成することができ、これにより熱膨張などによ
る応力を吸収しやすい構造となり、断線をより防止する
ことができる。具体的には、応力緩和層5の平均厚さに
対して、最大で約25マイクロメートル、望ましくは7
乃至12マイクロメートル程度の高さを持つふくらみ部
分が形成されることが好ましい。この程度の頂点であれ
ば、マスク印刷により十分形成可能である。例えばこの
ふくらみ部を半径が10マイクロメートルの半円筒形状
と仮定すると、ふくらみ部の半弧の長さは(2×3.1
4×10マイクロメートル)/2=31.4マイクロメ
ートルとなり、配線の冗長長さはふくらみ部1個につい
て31.4―10=21.4マイクロメートル、応力緩
和層の両側に1つずつ形成した場合には42.8マイク
ロメートルとなる。このように、配線4に冗長部を設け
ることができるため、配線構造およびはんだ接合部に作
用する熱応力が緩和され、従って、信頼性の高い配線構
造を提供できる。なお、このふくらみ部の所要厚さは、
応力緩和層5の膜厚および弾性率、半導体素子13のサ
イズ、半導体素子の消費電力、半導体素子を搭載する回
路基板14の物性値などを勘案した実験およびシミュレ
ーションから求める。例えば、本実施例では半導体素子
13の対角長さをLミリメートルとし、半導体素子13
とそれを搭載する回路基板14の線膨脹係数の差が15
ppm/℃、半導体素子13の基板搭載プロセス〜動作
中のON/OFFによって生じる最大温度範囲が摂氏200度
とすると、基板実装品が実使用環境での使用で配線部が
受ける最大熱変形量は、15(ppm/℃)×L/2(m
m)×200(℃)=0.0015×Lミリメートルと
なる。従って、上記ふくらみ部に要求される冗長長さは
0.002×Lミリメートル程度あれば充分であると考
えた。この計算からふくらみ部を半円筒形状で近似し
て、本実施例では、そのふくらみ部分の高さは応力緩和
層5の平均厚さに対してL/2000〜L/500ミリ
メートル程度の範囲に収まるようにした。
刷および加熱硬化で形成されないときには、印刷及び材
料の硬化を複数回繰り返すことで所定の膜厚を得ること
ができる。例えば、固形分濃度30乃至40%のペース
トを用いて厚さ65マイクロメートルのメタルマスクを
使用した場合、2回の印刷で硬化後の膜厚として約50
マイクロメートルを得ることが出来る。また特に、回路
基板14に半導体装置13を接続した際に歪みが集中し
やすい箇所に配置されているバンプ1については、該当
する個所の応力緩和層5のみに限定して厚さを厚膜化す
ることで歪みの集中を緩和することも出来る。このため
には、例えばペースト状ポリイミドを半導体が形成され
たウェーハ9上に対して、1回目の印刷にて使用したも
のとは異なるメタルマスクを使い複数回の印刷をすれば
良い。また、第2の方法として、保護層8の構造を調整
することによって応力緩和層の厚みを部分的に変更する
こともできる。例えば、図37に示すように、ひずみが
集中し易いバンプXの直下の領域は無機膜からなる保護
層のみを使用し、その他の領域では無機膜の上に有機膜
を形成した複合層を保護膜とする。このような保護膜の
上に応力緩和層を形成すると、有機膜の保護膜のあると
ころとないところの応力緩和層の部分Aで緩やかな傾斜
部が形成される。いま、応力緩和層の膜厚が50マイク
ロメートルでその弾性率が1GPa、有機膜の膜厚が1
0マイクロメートルでその弾性率が3GPaであるとす
ると、有機保護膜と応力緩和層からなる部分の平均弾性
率(GPa/マイクロメートル)は(3×10+1×5
0)/60≒1.3となり、一方、部分Aにおける傾斜部
の平均弾性率は1である。したがって、このような構造
にすることにより、応力緩和層の熱応力は周辺部から有
機保護膜が形成された部分に分散することになり、本来
熱応力が集中する周辺部にあるバンプの破損を防止する
ことができる。なお、必ずしも応力緩和層中に微粒子を
有する必要はなく、微粒子をペースト中に分散させない
場合でも印刷に必要な最低限の粘弾性特性が確保されれ
ばよい。ただし、微小粒子をペースト中に分散させない
場合は、印刷に関わる各種条件のマージンが極端に狭く
なる可能性がある。
は再配線用配線4を電気銅めっきと電気ニッケルの2層
とした。なお、再配線用配線4の一端をバンプパッド3
と兼用してもよい。ここでは、銅、ニッケルとも電気め
っきを用いて導体を形成する方法を示したが、無電解め
っきを用いることも可能である。
16を半導体ウェーハ全面に形成する。ここでは、蒸着
や、無電解銅めっき、CVDなども用いることが可能で
あるが、保護層8および応力緩和層5との接着強度が強
いスパッタを用いることとした。スパッタの前処理とし
て、ボンディングパッド7と再配線用配線4導体との間
の導通を確保するためにスパッタエッチングを行った。
本実施例におけるスパッタ膜としては、クロム(75ナ
ノメートル)/銅(0.5マイクロメートル)の多層膜
を形成した。ここでのクロムの機能は、その上下に位置
する銅と応力緩和層等との接着を確保することにあり、
その膜厚はそれらの接着を維持する最低限が望ましい。
クロム膜厚が厚くなると成膜時間が増大して生産効率が
低下するという問題に加えて、保護層8や応力緩和層5
を長時間にわたってスパッタチャンバー内に発生してい
る高エネルギー状態のプラズマに曝すことになり、これ
らの層を形成している材料が変質するという危険性があ
る。なお、所要膜厚は、スパッタエッチングおよびスパ
ッタの条件、クロムの膜質などによっても変動するが、
おおむね最大で0.5マイクロメータである。なお、本
実施例で使用したクロム膜に代えてチタン膜やチタン/
白金膜、タングステンなどでも代替できる。一方、スパ
ッタ銅の膜厚は、後の工程で行う電気銅めっき及び電気
ニッケルめっきを行ったときに、めっき膜の膜厚分布が
生じない最小限度の膜厚が好ましく、めっき前処理とし
て行なう酸洗などでの膜減り量も考慮に入れたうえで膜
厚分布を誘発しない膜厚を決定する。スパッタ銅の膜厚
を必要以上に厚くした場合、例えば1マイクロメートル
を越える銅厚の場合には、スパッタ時間が長くなって生
産効率が低下するという問題に加えて、後の工程で実施
する給電膜16のエッチング除去の際に長時間エッチン
グが避けられず、その結果として再配線用配線4のサイ
ドエッチングが大きくなる。単純な計算では、1マイク
ロメートルの給電膜をエッチングする場合には配線も片
側1マイクロメートル、両側で2マイクロメートルのエ
ッチングが起こる。実際の生産では、給電膜のエッチン
グ残りが発生しないようにオーバーエッチングすること
が一般的に行われているため、1マイクロメートルの給
電膜をエッチングする場合には配線が5マイクロメート
ル程度サイドエッチングされることになる。サイドエッ
チングがこのように大きくなると、配線抵抗が大きくな
ったり、断線を誘発しやすくなったりして、配線性能の
観点で問題を発生しやすい。従って、スパッタ銅の膜厚
はおおむね最大で1マイクロメータとなる。
再配線用配線4の逆パターン形状17をレジストを用い
て形成する。図4中のBで示した応力緩和層5のエッジ
部におけるレジストの膜厚は、斜面部から流れ出たレジ
ストにより、他の場所と比べ厚くなる。このため、解像
度を確保するためには、ネガ型の方が好ましい。レジス
トとして、液状レジストを用いた場合、図4中のBで示
した応力緩和層5のエッジ部の斜面上部ではレジスト膜
厚が薄くなりやすく、斜面下部では逆にレジスト膜厚が
厚くなり易い傾向がある。斜面上部と斜面下部とで膜厚
の異なるレジストを同一露光量、同一現像条件でパター
ニングするには広い現像裕度が必要となる。一般に、膜
厚に対する現像裕度はポジ型感光特性レジストよりもネ
ガ型感光特性レジストが広いため、本実施例ではネガ型
の液状レジストを用いた。なお、フィルムレジストを使
用する場合には、斜面上下での膜熱差は発生しないため
ネガ型でもポジ型でも使用可能となるが、斜面部はなな
めから露光することになって実質光路長が長くなるた
め、この場合にもネガ型を用いると好成績が得られるこ
とが多い。応力緩和層5のエッジ部の傾斜が大きい場合
やブリーチング特性の弱いフィルムレジストを用いる場
合には、ネガ型が特に好ましい。本実施例では、図10
に示すように、露光マスク21とレジスト22が密着
し、一部に隙間20を有するタイプの露光機を用いた。
該露光機での解像限界は、露光用マスク21とレジスト
22とが密着した場合で約10マイクロメートルであっ
た。我々の実験結果によると、露光マスク21下部の隙
間20と解像する配線幅の関係は、表1に示すようにな
った。なお、表1中の値は露光機の光学系や現像条件、
レジストの感度、レジスト硬化条件、配線幅/配線間隔
の比などにより変化する。表1に示している実験結果
は、配線幅/配線間隔の比が1.0の場合の値である。
ンプパット3が再配線用配線4で接続されている様子を
示す。本実施例で使用した露光装置の場合には、表1の
横軸である露光マスクの下部の隙間は応力緩和層の厚さ
にほぼ対応しているので、例えば応力緩和層の厚さが6
0マイクロメートルであれば配線の幅は25マイクロメ
ートルまで解像可能である。したがって、信号線の配線
幅を25マイクロメートルとし、電源またはグランド線
の配線幅を40マイクロメートルとして配線をすること
もできる。また、信号線の配線を25マイクロメートル
として、その信号線の一部を太くすることも可能であ
る。
る再配線用配線4を拡大して示す。上述のように、応力
緩和層5のエッジ部近傍でレジスト膜厚が不均一となっ
ているため、その領域で現像不足が発生しやすい傾向が
あった。図13に実際に応力緩和層5のエッジ部分で現
像不足が起こっている様子を示す。本実施例では、この
対策のために現像液の回り込みを改善することによって
解決した。より具体的に例示すると、配線パターン形状
を図14や図15に示したように変更することなどの方
策である。
応力緩和層5の頂上付近まで配線幅を太くした場合を、
図15は解像性が悪い応力緩和層5のエッジ部分のみの
配線幅を太くした場合を示している。なお、これら図1
4および図15における配線幅は、応力緩和層5の厚さ
と表1に示した解像特性とを考慮して決定する。他の解
決策として現像時間を延長することで現像残りを解消す
る方法も考えられる。また、マスク面で光が回折するた
め、露光マスク21の下に隙間20が存在することに起
因して解像性低下やパターン精度低下が起こる場合があ
る。
光学系変更、(2)レジストのブリーチング性改良、
(3)レジストのプリベーク条件適正化、(4)多段露
光などがあげられる。露光機の光学系の変更について具
体例を1つ挙げると、NA値が0.0001以上0.2
以下の露光機を使用するという方策があげられる。ここ
で挙げた例に限らず、公知慣用のプロセス上の工夫を適
宜組み合わせることで、パターンの解像性、精度を向上
することができる。
緩和層5の物性値の違いにより生じる応力が集中しやす
い構造上の特徴があるので、応力緩和層5の傾斜部で配
線を太くすることにより断線を効果的に防止することも
できる。なお、必ずしもすべての配線を同じ太さにする
必要はなく、例えば図16に示すように電源/グランド
線と信号線で配線の幅を変えるようにしてもよい。この
場合、電気的な特性を考慮すると一般には電源/グラン
ド線を信号線よりも太くすることが望ましい。信号線を
太くした場合、これにより配線の有する容量成分が増加
し、高速動作時に影響を及ぼすからである。逆に電源/
グランド線を太くすると電源電圧が安定するという効果
が期待できるのでむしろ好ましい。したがって、図示す
るように信号用配線については、応力の集中する部分だ
けを最低限緩和できるようにエッジ周辺を太くしたパタ
ーンとし、電源用またはグランド用配線については傾斜
部を一様に太くすることが望ましい。一方、応力緩和層
が形成されていない平坦部については、配線の容量成分
の影響を考慮し、信号配線を細くしている。ただし、こ
れは半導体素子の種類やその配線パターンによりその都
度考慮する必要がある。例えば、半導体素子やその配線
パターンにも依存するが、保護膜8の厚みを増大すると
配線の容量低減に大きな効果があるので、応力緩和層が
形成されていない平坦部で信号配線を太くせざるを得な
い場合には、保護膜8を厚く形成することが望ましい。
具体的には、配線幅を10%増大させる場合には、保護
膜8の膜厚も約10%程度増大させることが望ましい。
一方、応力緩和層の上部平坦部での配線幅は、信号線容
量よりもむしろ配線密度によって制限を受ける。すなわ
ち、バンプパッドの間隔に通す配線本数、バンプパッド
の径、配線形成工程における位置合せ精度、などから応
力緩和層の上部平坦部での配線幅の上限値が求められ
る。具体的に一例を示すと、バンプパッド間隔が0.5
ミリメートルで、パッド径300マイクロメータ、パッ
ド間に3本配線をひく場合には、(500−300)/
(3×2―1)=40 という計算となる。この計算結
果から、本実施例では平均配線幅/配線間隔=40マイ
クロメータとした。
は、硫酸酸性銅めっき液を用い銅めっきを実施した。電
気銅めっきは、界面活性剤による洗浄、水洗、希硫酸に
よる洗浄、水洗を行った後、給電膜16を陰極に接続
し、リンを含有する銅板を陽極に接続して実施した。
お、電気ニッケルめっき前に、界面活性剤による洗浄、
水洗、希硫酸による洗浄、水洗を行うと良好な膜質の電
気ニッケルめっき膜が得られ易い傾向がある。電気ニッ
ケルめっきは、給電膜16を陰極に接続し、ニッケル板
を陽極に接続して行った。本実施例で好適な電気ニッケ
ルめっきは、公知慣用ないずれのニッケルめっき浴でも
使用可能であり、ワット浴系でもスルファミン浴系でも
よいが、本実施例ではワット浴系を用い、めっき膜内部
応力が適正範囲になるように調整しためっき条件下で行
なった。スルファミン浴はめっき液成分がワット浴と比
べると高価であるうえ若干分解しやすい傾向があるとい
う欠点はあるが皮膜応力が制御しやすい。一方、ワット
浴は一般に皮膜応力が大きくなりやすいので、厚膜めっ
きした場合には自身の持つ皮膜応力(引っ張り応力)の
ために配線層にクラックが入る危険性が増大するという
欠点がある。本実施例ではワット浴を用いたが、スルフ
ァミン浴を用いる場合でもワット浴を用いる場合でも、
添加剤(皮膜応力抑制剤)の種類および濃度、めっき電
流密度、めっき液温度の適正範囲を求めるためのモデル
実験をあらかじめ実施してから行うと良い。本実施例で
はこれらを適正に制御して膜厚10マイクロメータ以下
では配線にクラックがはいらない条件をあらかじめ求め
てから実施した。なお、めっき膜応力は、析出したニッ
ケルの金属結晶配向性に関わる指標の1つであり、後述
するはんだ拡散層の成長を抑制するために、適正に制御
する必要がある。膜応力が適正に制御された条件下でめ
っきすると、めっき皮膜は特定量の微量成分を共析する
ようになる。例えば、硫黄0.001〜0.05%を含有
する膜の場合、特定の結晶配向面の含有率が高まる。よ
り具体的に言えば、配向面111、220、200、3
11、の含有率合計が50%以上となる。電気ニッケル
めっきの膜厚は、その後の工程で用いるはんだの種類や
リフロー条件、及び半導体装置の製品特性(実装形態)
により最適値を決定する。具体的には、はんだリフロー
や実装リペアの際に形成されるはんだとニッケルとの合
金層の膜厚がニッケルめっき膜厚以上になるように決定
すれば良い。上記合金層の膜厚は、はんだ中のスズの濃
度が高いほど大きく、リフロー上限温度が高いほど大き
くなる。このように、再配線用配線として銅配線の上に
ニッケル層を形成すると、半導体装置と回路基板の間に
働く熱応力により再配線用配線が変形を受け、その後そ
の応力が解放されたときに、再配線用配線はニッケル層
のばね性により変形前の形状に戻ることができる。例え
ば、半導体装置の動作により引き起こされる熱応力の作
用により、応力緩和層及びその上に形成されている再配
線用配線4がお互いに密着した形で変形する。このとき
の再配線用配線の変形には応力緩和層のふくらみ部分に
ある再配線用配線の冗長部分のたわみ部分が用いられ
る。その後、熱応力等から解放されて応力緩和層が元の
形状に戻ったときに、再配線用配線が銅配線のみの場合
は銅配線は銅配線自身のばね性では元の配線形状に戻り
にくい。一方、銅配線の上にニッケル層を形成すると、
そのニッケル層のばね性により再配線用配線(銅配線)
は元の形状に容易に戻ることができる。なお、銅配線の
上に形成されるのはニッケル層に限らず、銅配線の上で
ニッケル層と同程度のバネ性を持つものであってもよ
い。また、銅配線の代わりに伸縮性のある配線を形成す
る場合はニッケル層は必ずしも必要ない。
ッケルめっきを行ったのちに配線の逆パターンであるレ
ジスト17を除去し、エッチング処理をすることで予め
成膜した給電膜16を除去する。銅のエッチングには、
塩化鉄、アルカリ系エッチング液等の種類があるが、本
実施例では硫酸/過酸化水素水を主成分とするエッチン
グ液を用いた。10秒以上のエッチング時間がないと制
御が困難となって実用的観点では不利であるが、あまり
に長い時間エッチングを行なうと、例えば5分を越えて
エッチングするような場合には、サイドエッチングが大
きくなったりタクトが長くなるという問題も生じるた
め、エッチング液およびエッチング条件は、適宜実験に
より求めるのがよい。引き続いて実施する給電膜16の
クロム部分のエッチングには、本実施例では過マンガン
酸カリウムとメタケイ酸を主成分とするエッチング液を
用いた。なお、上記電気ニッケルめっき膜は給電膜16
のエッチングの際のエッチングレジストとしても機能し
ている。従って、ニッケルと銅、ニッケルとクロムのエ
ッチング選択比を勘案してエッチング液の組成成分、エ
ッチング条件を決定するとよい。例えば、具体的に言え
ば、銅のエッチングの際に使用する硫酸過酸化水素エッ
チング剤では、硫酸の含有量は最大でも50%以下、望
ましくは15%以下とする。これにより、ニッケルに対
して10倍程度のエッチング選択比で銅をエッチングで
きる。
部24およびその周囲のみが開口した表面保護膜6を形
成し、引き続き無電解金めっきを実施することでバンプ
パッド部3に金を成膜した。ここでは表面保護膜6とし
てソルダーレジストを使用し、これを半導体装置13の
全面に塗布した後に露光、現像することでパターンを形
成する。なお、ソルダーレジストの他にも感光性ポリイ
ミドや印刷用ポリイミドなどの材料を用いて表面保護膜
6を形成することも可能である。以上のような工程を経
ることで、表面保護膜6は、再配線用配線4、応力緩和
層5、保護膜8などを完全に覆うこととなる。このた
め、表面保護膜6は、再配線用配線4、応力緩和層5、
保護膜8が刺激性物質により変質、剥離、腐蝕すること
を抑止できる。
バンプパッド3までの再配線用配線4およびバンプパッ
ド3が、半導体が形成されたウェーハ9上に図17およ
び図2に示すごとく形成される。
フロー炉を使用しバンプを形成する。つまり、はんだボ
ール搭載装置を利用することで、バンプパッド3上に所
定量のフラックスとはんだボールを搭載する。この際、
はんだボールはフラックスの粘着力によりバンプパッド
上に仮固定される。はんだボールが搭載された半導体ウ
ェーハをリフロー炉に投入することではんだボールは一
旦溶融し、その後再び固体化することで、図1に示した
バンプパッド3に接続したバンプ1となる。このほかに
も印刷機を用いてはんだペーストをバンプパッド3上に
印刷塗布し、これをリフローすることでバンプ1を形成
する方法もある。何れの方法においてもはんだ材料は様
々なものを選択することが可能となり、現時点において
市場に供給されているはんだ材料の多くが使用できる。
この他、はんだ材料は限定されるものの、めっき技術を
用いることで、バンプ1を形成する方法もある。また、
金や銅を核としたボールを使用したバンプや導電材料を
配合した樹脂を使用して形成したバンプを使用しても良
い。
とで、図1に示した応力緩和層5を有し、かつ少ない工
程数で再配線用配線4が形成され、しかも再配線用配線
4の途中には応力が集中する屈曲部が存在しない半導体
装置13が実現できる。また、印刷技術を使用すること
で、露光や現像技術を用いることなく厚膜の絶縁層であ
る応力緩和層5をパターン形成することができ、その応
力緩和層5は再配線用配線4を形成するための斜面を有
することができる。
せず半導体装置13をフリップチップ接続した場合でも
半導体装置13の接続信頼性が大幅に向上する。このた
め本実施例によれば多くの電気製品においてアンダーフ
ィルを使用しないフリップチップ接続が可能となり、各
種電気製品の価格を低減することが可能となることがわ
かる。さらに、アンダーフィルを実施しないため、半導
体装置13の取り外しが可能となる。つまり、回路基板
に接続した半導体装置13が不良品であった場合、半導
体装置13を回路基板上から取り外し回路基板を再生す
ることが可能となり、これによっても各種電気製品の価
格を低減することが可能となる。
について説明する。本実施例で最も好適に使用される応
力緩和層5形成用の材料は、ペースト状のポリイミドで
あるがこれに限らず変成アミドイミド樹脂、エステルイ
ミド樹脂、エーテルイミド樹脂、ポリエステル樹脂、変
成シリコーン樹脂、変成アクリル樹脂などでもかまわな
い。上記列挙した樹脂のうち、イミド結合を有する樹
脂、例えばポリイミド、アミドイミド、エステルイミ
ド、エーテルイミド等では、イミド結合による強固な骨
格のおかげで熱機械的特性、例えば高温での強度などに
優れ、その結果として、配線のためのめっき給電膜形成
方法の撰択肢が広がる。例えば、スパッタなどの高温処
理を伴うめっき給電膜形成方法を選択できる。シリコー
ン樹脂やアクリル樹脂、ポリエステル樹脂、アミドイミ
ド、エステルイミド、エーテルイミドなどイミド結合以
外の結合で縮合した部分がある樹脂の場合、熱機械特性
は若干劣るものの加工性や樹脂価格などの点で有利な場
合がある。例えば、ポリエステルイミド樹脂では、一般
にポリイミドよりも硬化温度が低いため、扱いやすい。
本実施例では、これらの樹脂の中から素子特性、価格、
熱機械特性などを総合的に勘案してこれらの樹脂を適宜
使い分ける。応力緩和層5形成用の材料は、例えばエポ
キシ、フェノール、ポリイミド、シリコーン等の樹脂を
単独あるいは2種類以上配合し、これに各種界面との接
着性を改善するためのカップリング剤や着色剤等を配合
して用いることが可能である。
0.1から10.0GPa程度のものが適用可能である
が、一般のポリイミドよりは弾性率が低いものが望まし
い。弾性率が0.1GPaを下回って小さすぎる場合に
は、後述する突起電極の形成や該半導体装置の機能試験
を行う際に配線部分が変形し易くなり断線等の問題が懸
念される。また、応力緩和層5の弾性率が10.0Gを
越えて大きくなると充分な応力の低減効果が得られず、
該半導体装置を基板に搭載した場合の接続信頼性が低下
することが懸念される。
100℃から250℃までのものを用いる事が望まし
い。硬化温度がこれより低い場合、半導体製造時の工程
内での管理が難しく、硬化温度がこれより高くなると硬
化冷却時の熱収縮でウェーハ応力が増大したり、半導体
素子の特性が変化する懸念があるからである。硬化後の
応力緩和層はスパッタ、めっき、エッチングなどのさま
ざまな工程にさらされることから、耐熱性、耐薬品性、
耐溶剤性などの特性も要求される。具体的には、耐熱性
としてそのガラス転位温度(Tg)が150℃超400℃以
下であることが望ましく、より望ましくはTgが180℃
以上、最も好ましくはTgが200℃以上である。図41
はガラス転移温度(Tg)と線膨張係数の関係を示す実験結
果である。これより、ガラス転移温度(Tg)が200℃以
上であれば、クラックが発生していないことが分かる。な
お、工程中での様々な温度処理における変形量を抑える
観点から、Tg以下の領域での線膨脹係数(α1)は小
さいほど好ましい。具体的には3ppmに近いほどよ
い。一般に低弾性材料は線膨脹係数が大きい場合が多い
が、本実施例で好適な応力緩和層5材料の線膨脹係数の
範囲は3ppm〜300ppmの範囲であることが望ま
しい。より好ましくは3ppm〜200ppmの範囲で
あり、最も望ましい線膨脹係数は3ppm〜150pp
mの範囲である。一方、熱分解温度(Td)は約300℃
以上であることが望ましい。TgやTdがこれらの値を下回
っていると、プロセス中での熱工程、例えばスパッタや
スパッタエッチ工程で樹脂の変形、変質や分解が起こる
危険性がある。耐薬品性の観点から言うと、30%硫酸
水溶液や10%水酸化ナトリウム水溶液への24時間以
上の浸漬で変色、変形などの樹脂変質が起こらない事が
望ましい。耐溶剤性としては、溶解度パラメーター(S
P値)が8〜20(cal/cm3)1/2となることが望ましい。
応力緩和層5用がベースレジンに幾つかの成分を変成し
てなる材料である場合には、その組成の大部分が上記溶
解度パラメータの範囲にはいっていることが望ましい。
より具体的にいうと、溶解度パラメータ(SP値)が8
未満あるいは20超である成分が50重量%を越えて含
有されていないことが望ましい。これらの耐薬品性や耐
溶剤性が不十分だと適用可能な製造プロセスが限定され
る場合があり、製造原価低減の観点から好ましくないこ
ともある。現実的には、これらの特性を満足する材料コ
ストとプロセス自由度とを総合的に勘案した上で、応力
緩和層5用の材料を決定すると良い。
およびα線の関係について説明する。図18は、応力緩
和層の膜厚とウェーハ応力の関係を示したものである。
図18に示したように、応力緩和層は直径8インチウェ
ーハに塗布し硬化させた場合、150マイクロメートル
よりも膜厚が厚くなるとウェーハ応力が大きくなり、ウ
ェーハの反りが大きくなったり、ウェーハのクラック、
絶縁膜のはがれ等が発生しやすくなる。
力緩和層中を透過するα線量との関係を示した。α線
は、半導体装置に用いられるはんだ中に不純物として含
まれるウラニウムやトリウム等の崩壊によって発生し、
トランジスタ部の誤動作を引き起こす。図19に示した
ように、応力緩和層の厚さが35マイクロメートルより
厚くなるとα線はほとんど透過せず、α線による誤動作
の問題は生じない。反対に35マイクロメートルより応
力緩和層の厚さが薄くなるとα線が透過するため、α線
による誤動作が起こりやすくなることが分かる。
5マイクロメートル以上150マイクロメートル以下に
することにより、半導体素子表面に形成した回路部分ま
でα線が到達するのを防止し、かつ半導体装置とこれを
搭載した基板との接続信頼性を確保することができる。
なお、半導体装置の構成によっては、同一素子内にα線
の影響を受けやすい部分、例えばトランジスタの誤作動
を受けやすいメモリセル110等と、α線の影響を受け
にくい部分がある。そこで、α線に対して特に影響を受
けやすい部分に対して、図20、21に示すように応力
緩和層の厚さを35マイクロメートル以上150マイク
ロメートル以下にすることにより、半導体素子表面に形
成した回路部分までα線が到達するのを防止することが
できる。なお、α線の影響を受けにくい領域に形成する
応力緩和層の厚みは35マイクロメータを下回るように
しても、α線遮蔽の観点では問題がない。従って、例え
ば、図21に示すようにα線遮蔽が必要な領域の応力緩
和層を厚く形成し、その他の領域では応力緩和層を薄く
形成し、応力緩和層全体の平均厚みを35マイクロメー
トル以上150マイクロメートル以下にすることもでき
る。このような工夫を施す場合には、各バンプにかかる
熱応力ひずみの大きさを勘案した半導体装置の構成とす
ることが望ましい。一般に半導体装置13の外周へいく
ほど熱応力ひずみを受けやすく厚めの応力緩和層が必要
となるから、α線に対して影響を受けやすいトランジス
タ領域を半導体装置13の外周に配置し、α線に対して
影響を受けにくい領域を半導体装置13の中央付近に配
置するとよい。例えば、図38に示すように、応力緩和
層5の厚みを半導体装置13の中央付近は薄く、外周部
に行くほど次第に厚くすることも可能である。この場
合、中央付近のバンプは他のバンプと比べて接続高さが
大きくなるとともに接続角が小さくなるため、バンプそ
のものの応力緩和機能が増大して、薄くなった応力緩和
層5の応力緩和機能を代替している。なお、α線の影響
を全く受けない領域を有する半導体装置13の場合に
は、図39に示すようにα線の影響を受けない領域を半
導体装置13の中央付近に配置すれば、半導体装置13
の中央付近には応力緩和層5を形成しなくても構わな
い。次に他の実施例として、応力緩和層と組成が異なる
微粒子を包含する応力緩和層の実施例について説明す
る。
は、応力緩和層5と同一材料で、同じ物性を有してい
る。応力緩和層中で微粒子が分散することで印刷に必要
な粘弾性特性を有することができる。
和層5との境界で物性値が急激に変化するため熱応力等
がその境界部分に集中して配線が断線等する可能性があ
る。
成面上に形成された応力緩和層5の特性を厚み方向で異
ならせ、ウェーハ表面側の応力緩和層の特性がウェーハ
の特性に近くなるようにした。
面の境界部における特性の差を少なくし、これらの上に
設けた配線に不連続な力や、応力緩和層の膨張収縮によ
る引張りや圧縮、曲げの応力が配線部に加わらないよう
にすることで、配線部の断線防止が可能となる。
はウェーハに近く、該半導体装置を搭載する基板側はそ
の基板の特性に近くすることにより、応力緩和層5上の
配線のみならず該半導体装置と前記基板の接続部の接続
寿命向上にも有効である。
化する特性として、熱膨脹係数あるいは弾性率等が考え
られる。そして、応力緩和層の特性を変化させる具体的
な手段として、図22に示すように、絶縁性の粒子であ
るシリカ粒子102を配合し、応力緩和層5の厚さ方向
にシリカ粒子102の配合量の分布を持たせ熱膨脹係数
や弾性率を徐々に変化させる。シリカ粒子102が多く
分布している部分では、応力緩和層5の熱膨張係数が小
さく弾性率は高くなる。一方、シリカ粒子102の配合
量が少なくなると熱膨脹係数は大きくなり弾性率は低く
なる。
も、ウェーハ上の回路形成、応力緩和層形成、シリカ粒
子の分布、応力緩和層上の配線形成等をウェーハ状態で
行うことにより、全体工程の簡略化、製造時のバラツキ
等が少なく配線部の寿命向上が可能である。
膨脹を調整するための絶縁粒子である、シリカ、アルミ
ナ、窒化ホウ素等の無機材料からなる粒子を一種類ある
いは二種類以上配合し、また必要に応じてポリイミドや
シリコーン等の有機材料からなる粒子を適宜配合しても
よい。
る各種界面との接着性向上のためアルコキシシランやチ
タネート等からなるカップリング剤、樹脂の破断伸びや
破断強度を向上させる熱可塑性樹脂等の改質剤、ウェー
ハ上に形成された回路部の紫外線等による誤動作を防止
するため絶縁樹脂層を着色するための染料や顔料、樹脂
層の硬化反応を促進させるための硬化促進剤等を配合す
ることも可能である。
の形成方法としては、例えば前記記載の材料を配合して
なる液状の応力緩和層5をウェーハの回路面上に塗布
し、この応力緩和層5を加熱硬化する過程で、配合した
シリカ等からなる絶縁粒子をウェーハ側に漸次沈降させ
る方法がある。シリカ粒子の粒子径に分布が有る場合、
粒子径の大きい粒子ほど沈降が早く、粒子径の小さい粒
子ほど沈降し難く、ウェーハを下側にして応力緩和層の
加熱硬化を行うと、応力緩和層の厚み方向で特性の分布
が形成される。
厚方向での濃度分布を制御する方法としては、絶縁樹脂
の硬化温度、硬化温度プロファイルを適宜調整したり、
硬化の進行を早めるための硬化促進剤の配合量や種類、
あるいは硬化を遅らせるための反応抑制剤等を適宜配合
する方法やシリカ粒子等絶縁粒子の粒子径分布を変更す
る方法がある。
しインゴット化したシリカの塊を破砕したものや、シリ
カインゴットを破砕後、再度シリカ粒子を加熱溶融して
球形化したもの、さらに合成したシリカ粒子等が適用可
能である。シリカ粒子の粒子径分布や配合量は、本実施
例の構造を適用する半導体装置の大きさ、厚さ、集積
度、応力緩和層5の厚さ、粒子の粒径や搭載する基板の
種類によって種々変更可能である。
合、印刷の方法によっては、適用するマスクの寸法によ
っても粒子径の分布を変更する必要が生じる場合もあ
る。
れる必要はなく、図23に示すように、少なくとも2回
以上の印刷で形成してもよい。さらに、それぞれの層に
含まれるシリカ粒子の配合量を異ならせて印刷してもよ
い。
緩和層上に設けた電極に至る段階で、配線が形成される
部分の物性が急激に変化しないので、配線の一部に大き
な力が集中することが無く、配線の断線防止が可能とな
る。
るバンプ1直下の応力緩和層5の膜厚を他の箇所と比べ
薄くした半導体装置13の実施例の一例を図24を用い
て説明する。この実施例では、最外周のバンプ1aは、
その一つ内側のバンプ1bとくらべ、δだけ高さが低く
なっている。
層5の膜厚を薄くする方法としては、ペースト状のポリ
イミド材料などの応力緩和層形成材料中に含まれる微小
粒子の有無、粒子の形状や配合、印刷速度、版離れ速
度、印刷回数等の印刷条件、ペースト中の溶媒の割合な
どを変更する方法がある。
るバンプ1aには、回路基板14に半導体装置13を接
続した後の各種負荷により、その他のバンプ1b等と比
べ大きな歪みが生じている。例えば、半導体装置13と
回路基板14との線膨張係数は異なるため、温度上昇時
には半導体装置13の周辺寄りのバンプ1aになるほど
大きな歪みが発生する。この歪みが大きい場合や繰り返
し作用する場合、半導体装置13の周辺よりのバンプ1
aは破壊しやすい。
辺寄りについて応力緩和層5の膜厚を薄くすると、対応
した箇所のバンプ1の形状を制御することが可能とな
り、回路基板14に接続した際にバンプ1は図25に示
したような縦長バンプ1aaとなる。このような縦長バ
ンプ1aaでは、体積自体はその他のバンプ1と同一で
あるため、バンプ1とバンプパッド3との接触角および
バンプ1と回路基板14上のパッドとの接触角が大きく
なる。つまり、図25においてはα1>α2、β1>β
2となる。
ドとの接続部に対する応力集中は緩和されることとな
る。このように応力緩和層5の膜厚を半導体装置13の
周辺部のバンプパッド3形成箇所についてその他の部分
より薄くし、バンプ1の形状を縦長とすることで、半導
体装置13と回路基板14との接続信頼性を向上させる
ことが出来る。なお、応力緩和層5の断面形状は、バン
プ1の高さが半導体装置13の回路基板14に対する接
続時に支障のない範囲内で設計することが可能であり、
様々なものが考えられる。
長バンプ1aaに要求される応力緩和特性、(2)半導
体装置13の機能検査時におけるバンプ高さバラツキ許
容値、(3)半導体装置13の回路基板14に対する接
続時のバンプ高さバラツキ許容値、などを考慮して決定
する。より具体的に記述すると、上記応力緩和特性は応
力緩和層5の弾性率と半導体装置13のサイズから求ま
る。一方、機能検査時や接続時のバラツキについては、
はんだボールや応力緩和層5の変形も考慮したうえでそ
れらの許容値を求める。例えば、機能検査はバンプ上面
から検査治具を押しつけて応力緩和層5を変形させれ
ば、バンプ高さバラツキが実質的に存在しない状態で機
能検査することが可能である。このような操作を行った
としても、応力緩和層5ははんだバンプ材料と比べて相
当に弾性率が低いため、はんだバンプの変形よりも応力
緩和層5の変形が優先して起こり、はんだバンプへ傷が
付いたりすることも無い。それゆえ、応力緩和特性から
要求されるδの値が、機能検査装置で要求されているバ
ンプ高さバラツキよりも大きくなったとしても、応力緩
和層5の変形によって対応できる範囲であれば差し支え
ない。また、応力緩和材料は弾性体であるため、検査終
了後には形状が復旧するので基板への接続時にも特段の
問題はない。このことを勘案すると、事実上、前記
(1)および(3)からδが決定されることとなる。前
述のように応力緩和特性は、応力緩和層5の膜厚が35
乃至150マイクロメートルで良い結果が得られるた
め、応力緩和特性からはδ=150−35=115マイ
クロメートルとなる。また、δ=115マイクロメート
ルという値は、回路基板14への接続の際に許容される
上限値とほぼ等しい。よってδの値は115マイクロメ
ートルが多くの場合、上限値となる。
細化が進み、半導体装置の配線の関係上、応力緩和層の
傾斜部にバンプを形成しなければならない場合にも適応
できる。なお、上記図24では最外周バンプ1aとその
1つ内側のバンプ1bとで高さに差を付けるために応力
緩和層5の厚みを制御しているが、その他の制御方法と
して、保護層8の構造調整による方法もある。例えば、
図40に示したように最外周バンプ1aの直下では保護
膜8の有機層を形成しないか、あるいはごく薄く形成す
るにとどめ、バンプ1bより内側では保護膜8の有機層
を厚めに形成するなどの方法がある。必要に応じ、応力
緩和層5の厚みと保護層8の有機層厚みとを適宜調整し
制御することにより所望の高さ差δを達成することも何
ら問題はない。
プには外力が加わりやすく、はんだに亀裂等ができる場
合があるので、最外周に位置するバンプのうちいくつか
は緩衝部材として用いてもよい。この場合、緩衝部材と
して使用するバンプは、アルミパッド7と電気的に接続
されない、半導体装置が電気的に動作する上で不要なも
のとすることが望ましい。これにより、半導体装置が電
気的に動作する上で必要なその他のバンプで破断が発生
するまでの期間を延長することが出来る。なお、緩衝部
材とする幾つかのバンプについては、バンプ径を大きく
することでも更にバンプ破断までの期間を延長すること
が出来る。なお、本実施例では好適なバンプ径を大きく
するために公知慣用のいずれの方法を用いても良いが、
特に好適な方法を1つ例示すると、はんだの体積自体は
その他のバンプと同一にしたままバンプランド(パッ
ド)を大きくすることである。パッドを大きくすること
により接続径は大きくなる一方、はんだの体積は他と同
じであるためバンプ高さが低くなり、その結果として、
回路基板14に接続した際にバンプとパッドとの接触角
が大きくなってバンプとパッドの接触点への応力集中を
回避できる。応力集中がなくなったことによってはんだ
内でのクラック進展が遅くなるとともに、バンプ径が増
大したことによって破断に至るまでのクラック長さの絶
対値そのものも大きくなっているので、バンプは段まで
の期間延長に大きく貢献する。
線引き出しの設計を容易にするという観点から考える
と、半導体装置の中央付近に電源またはグランド線を配
置することが望ましく、その結果として、図26(a)
(b)に示すようにアルミパッド7とアルミパッドから
の距離が近いバンプパッドを接続する再配線用配線4は
信号線として、遠いバンプパッドを接続する最配線用配
線4は電源またはグランド線として用いることが望まし
い。この場合、アルミパッドからの距離が近いバンプは
応力緩和層5の傾斜部に位置する場合もある。また、電
源またはグランド線は信号線よりも配線幅を広くするよ
うにしてもよい。
本実施例では、応力緩和層5を半導体が形成されたウェ
ーハ9上の隣の半導体装置13にまたがった状態で形成
している。アルミパッド7、バンプパッド3、およびこ
れらを接続する再配線用配線4は、再配線用配線4が半
導体装置13と隣の半導体装置13との境界を横断する
ことがないように設計上の工夫がなされている。製造工
程は、既に説明したものと基本的には同じであるが、第
七工程以降に違いがある。
和層5の切断も必要となるが、応力緩和層5は低弾性材
料であるため、大部分がシリコンからなり強度が異なる
半導体が形成されたウェーハ9と一括して切断すること
は難しい。このため、まず応力緩和層5に対する切断を
行った後に、半導体が形成されたウェーハ9をダイシン
グする。以下、図28を用いて説明する。
を切断する。切断方法としては、低弾性樹脂材料の切断
に向いた回転刃を使用するのが良い。このほかにも炭酸
ガスレーザやサンドブラストなどを使用することができ
る。
してソルダーレジストを全面に塗布する。塗布方法とし
ては、スピンコート法のほかメッシュ状のマスクを用い
た印刷やカーテンコーティングでも良い。ソルダーレジ
ストを塗布するためにも第七改良工程における応力緩和
層5の切断部の壁面は、垂直ではなく逆ハの字状となる
ようにすることが望ましい。このコーティングを第七改
良工程における応力緩和層の切断後に行うことで、応力
緩和層5が、半導体が形成されたウェーハ9の表面より
剥離する要因となったり、半導体の性能劣化を引き起こ
すイオン等の異物の侵入を軽減でき、耐久性などを確保
したデバイスを提供することができる。
ことで表面保護膜6のパターンを形成する。これにより
バンプパッド3および切断部24およびその周辺のみが
表面保護膜6から露出する。また、表面保護膜6をマス
クとして無電解金めっきを施すことでバンプパッド3上
に金を成膜する。なお、実施例では金めっきのみとした
が、パラジウムや白金のめっきを金めっきの前に施して
もかまわないし、金めっき終了後にスズめっきをおこな
っても特段の問題は無い。
って半導体が形成されたウェーハ9を半導体装置13に
分割する。なお、一般的にダイシングは回転刃を用いて
行われる。
る工程を含む半導体装置13の製造が可能となる。
寸法が小さい場合でも問題なく応力緩和層5を形成する
ことが可能となる。具体的には、隣り合う2つの半導体
装置にまたがって応力緩和層5を形成する場合には、外
形寸法がほぼ半分になっても応力緩和層5の成膜技術を
変える必要がなく、半導体装置の形状、外形寸法および
半導体装置13を互いに分離する際の切りしろとなる切
断部24の幅、形状を調節することで半導体装置の大き
さを変えても同一の印刷マスクを使用して製造すること
すら可能となる場合もある。また、再配線用配線4は第
一の実施例と同様に応力緩和層5の傾斜部を経てアルミ
パッド7とバンプパッド3とを接続しているため、再配
線用配線4に応力集中部も存在せず、アンダーフィルを
必要としないフリップチップ接続が可能となる。
装置のセンター部分にパッドがレイアウトされた半導体
装置、たとえばDRAMなどに適応可能である。
の半導体装置13にまたがった応力緩和層5を切断した
が、再配線用配線4がアルミパッド7からバンプパッド
3に至るためのスロープ部が存在する限り、少なくとも
2以上の半導体装置13、たとえば互いに隣り合う4つ
の半導体装置について連結した応力緩和層5を切断する
ような構造を採用することも可能である。当然のことな
がら、隣り合う2列について連結した応力緩和層5を形
成して切断するようにしてもよい。この場合、列方向の
位置ずれを許容できる製法となるので、より微細加工に
も適用できる。
に示すように応力緩和層5の角部には丸みをつけるとよ
い。丸みをつけない場合、ペースト状のポリイミド材料
を用いて応力緩和層5を印刷する際に気泡を巻き込む不
良が時々観察される。また、応力緩和層5が角部から剥
離しやすくなる。応力緩和層5に気泡が残留すると、半
導体装置13を加熱した際に気泡が破裂して再配線用配
線4が断線するなどの不具合が生じる。このため、応力
緩和層5の形成に使用する印刷用メタルマスクのパター
ン開口部18の隅部は丸めておくことが望ましい。
刷用メタルマスクやディスペンサを用いて印刷塗布し形
成することができる。
グ、空気あるいは不活性のガスを用いた吹き付けやイン
クジェット法、未硬化あるいは半硬化状態の樹脂シート
を貼り付ける等の方法により、またはこれらの方法を適
宜組み合わせることにより形成可能である。応力緩和層
を印刷方法で形成する場合、印刷部端部の傾きは絶縁材
料を印刷し印刷マスクを除去した際、あるいは加熱硬化
過程において端部で絶縁層の流動が起こり端部の傾斜部
が形成される。この方法ではウエハ単位で応力緩和層お
よび特定傾きを有する端部を一括で作成することが可能
である。一方、スタンピングで応力緩和層を形成する場
合、スタンピング用の型に応力緩和用の絶縁材料を塗布
しウエハ上に応力緩和層の形状を転写するため絶縁材料
硬化時の端部の形状変化が生じない絶縁材料の選択が可
能となる。この場合、印刷方式に比べ端部の形状が一定
になり易いという特徴がある。さらに、絶縁材をガス等
を用いて吹き付ける方式では、印刷マスクあるいはスタ
ンピング金型を用いないため、応力緩和層形成時の形状
に自由度あり、ノズル形状を適当に選択すれば、印刷マ
スクやスタンピング金型では形成し難い応力緩和層の形
成が可能となる。また、印刷方式やスタンピング方式に
比べ、吹き付け量の調整で応力緩和層の厚さを調整で
き、厚さ調整の範囲も広くなる。半硬化あるいは未硬化
の樹脂シートを貼り付ける方式では、厚膜の応力緩和層
の形成が可能となり予めシート状の絶縁樹脂を用いるた
め、応力緩和層表面の平坦性に優れるという特徴があ
る。これらの方法を単一あるいは適宜組み合せることに
より所望の応力緩和層厚さ、端部傾きを得ることが可能
となる。
9は半導体装置の突起電極を変換するための基板に搭載
した状態を示す断面概略図、図30はさらに半導体装置
13とこれを搭載する基板の隙間を樹脂118で封止し
た状態を示す断面概略図であるである。
基板上の対応する電極120上にはんだぺーストあるい
はフラックス等を介して搭載し、リフロー炉等により前
記突起状電極を溶融させ基板115と半導体装置13の
接続を行う。半導体装置を搭載する基板は、半導体素子
搭載面の裏面に各種電子機器に用いられる基板に搭載す
るための電極120および必要に応じて突起状電極12
1を有する。
る基板に搭載する際、基板115上に設けた突起状電極
121を加熱溶融させる必要がある。これらの実装工程
および各種試験における信頼性、特に落下衝撃試験に対
する信頼性成績をさらに向上させるため、半導体装置1
3と基板115の間を樹脂118で補強したものであ
る。
樹脂118は、一般の半導体封止用に使用される液状の
エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリ
コーン樹脂等が使用可能であり、封止樹脂の熱膨張係数
や弾性率を調整するためシリカ、アルミナ、窒化ホウ素
等の無機材料からなる粒子を一種類あるいは二種類以上
配合し、また必要に応じてシリコーンや熱可塑性樹脂等
樹脂、アルコキシシランやチタネート等からなるカップ
リング剤、着色剤、難燃性を付与させるための難燃剤や
難燃助剤樹脂層の硬化反応を促進させるための硬化促進
剤等を配合することが可能である。
のピッチと各種電子機器に用いられている基板の電極の
ピッチが異なる場合であっても、所定の基板を介するこ
とにより各種電子機器に接続する事が可能となる。
様に、一般電子機器に用いられる回路基板に実装する場
合も同様とする。
なフリップチップ接続を可能とする半導体装置が実現さ
れる。
分断面図
る状態を示す平面図
図(1)
図(2)
図(3)
スクを示した図
を示す図
示した図
す図
置を示した図
図
図
図
図
装置を示した図
装置を回路基板に接続した状態を示した図
図
の境界をまたいで形成した状態を示した図
図
を示した図
図
示す図
示す図
示す図
図
示す図
示す図
示す図
…バンプパッド、4…再配線用配線、5…応力緩和層、
6…表面保護膜、7…アルミパッド、8…保護膜、9…
半導体が形成されたウェーハ、10…バンプ、11…金
属配線、12…絶縁層、13…半導体装置、14…回路
基板、15…アンダーフィル、16…給電膜、17…配
線の逆パターン、18…アルミパッドと配線の接続部
分、19…下層部分との境界、20…隙間、21…露光
マスク、22…レジスト、23…アルミパッドとの接続
部、24…切断部、25…ニッケル合金製ステンシル、
26…樹脂シート、27…枠、28…印刷マスクのパタ
ーン開口部、102…シリカ粒子、110…メモリセ
ル、115…基板、116…電極、118…樹脂、12
0…電極、121…電極
Claims (21)
- 【請求項1】半導体素子と、該半導体素子の上に絶縁材
料をマスクを用いて印刷することで形成された傾斜部を
有する絶縁層と、該絶縁層の上に形成された外部接続端
子と、該絶縁層の上に形成され、かつ、該外部接続端子
と該半導体素子の回路電極を電気的に接続する配線とを
有することを特徴とする半導体装置。 - 【請求項2】前記絶縁層が粒子を有することを特徴とす
る請求項1に記載の半導体装置。 - 【請求項3】半導体素子と、該半導体素子の上に形成さ
れた傾斜部を有する粒子入り絶縁層と、該絶縁層の上に
形成された外部接続端子と、該絶縁層の上に形成され、
かつ、該外部接続端子と該半導体素子の回路電極を電気
的に接続する配線を有することを特徴とする半導体装
置。 - 【請求項4】前記絶縁層を形成する絶縁材料と同じ材料
で前記粒子を構成したことを特徴とする請求項2または
3に記載の半導体装置。 - 【請求項5】前記粒子の径は10マイクロメートル以下
であることを特徴とする請求項2または3に記載の半導
体装置。 - 【請求項6】前記絶縁層の傾斜部と該絶縁層の厚さがほ
ぼ一定となる平坦部の境界付近においてふくらみ部分を
有することを特徴とする請求項1または3に記載の半導
体装置。 - 【請求項7】前記絶縁層の厚さが約35マイクロメート
ル乃至約150マイクロメートルであることを特徴とす
る請求項1または3に記載の半導体装置。 - 【請求項8】前記絶縁層の厚さは、前記半導体素子の厚
さの1/20から1/5であることを特徴とする請求項
1または3に記載の半導体装置。 - 【請求項9】前記絶縁層の傾斜部の傾きが前記半導体素
子の回路面に対して約5%乃至約30%であることを特
徴とする請求項1または3に記載の半導体装置。 - 【請求項10】前記絶縁層の弾性率は約0.1GPa乃
至約10GPaであることを特徴とする請求項1または
3に記載の半導体装置。 - 【請求項11】前記絶縁層は硬化温度が摂氏約100度
から約250度である材料で構成されていることを特徴
とする請求項1または3に記載の半導体装置。 - 【請求項12】前記絶縁層のガラス転移温度が摂氏15
0度から400度であることを特徴とする請求項1また
は3に記載の半導体装置。 - 【請求項13】前記絶縁層の熱分解温度が摂氏300度
から450度であることを特徴とする請求項1または3
に記載の半導体装置。 - 【請求項14】半導体素子と、該半導体素子の上に形成
された絶縁層と、該絶縁層の上に形成され、かつ、該絶
縁層の上に形成された外部接続端子と該半導体素子の回
路電極を電気的に接続する配線を有し、該絶縁層のガラ
ス転移温度は摂氏150度から400度であり、該絶縁
層の熱分解温度は摂氏300度から450度であること
を特徴とする半導体装置。 - 【請求項15】前記絶縁層は少なくともポリイミド、ポ
リアミド、ポリアミドイミド、エポキシ、フェノール、
シリコーンのいずれかから構成されていることを特徴と
する請求項1または3に記載の半導体装置。 - 【請求項16】ウエハの上に絶縁層をマスクを用いて印
刷して形成する工程を有することを特徴とする半導体装
置の製造方法。 - 【請求項17】ウエハの上に絶縁層をマスクを用いて印
刷して形成する第一の工程と、該ウエハの回路電極から
該絶縁層の傾斜部及び平坦部にまたがって配線を形成す
る第二の工程と該配線および回路電極と電気的に接続さ
れる外部接続端子を該絶縁層の上に形成する第三の工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項18】ウエハの上に絶縁層をマスクを用いて印
刷して形成する第一の工程と、該絶縁層の上にパッドを
形成する第二の工程と、該ウエハの回路電極と該パッド
を電気的に接続する配線を該絶縁層の上に形成する第三
の工程と、該パッドの上に外部接続端子を形成する第四
の工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項19】前記絶縁層が粒子を有することを特徴と
する請求項16から18のいずれかに記載の半導体装置
の製造方法。 - 【請求項20】前記マスクを用いて印刷を複数回行なう
ことにより絶縁層を形成することを特徴とする請求項1
6から18のいずれかに記載の半導体装置の製造方法。 - 【請求項21】前記第一の工程において、前記マスクの
開口部に対して頂点から対向する頂点へスキージを移動
させて前記絶縁層を印刷して形成することを特徴とする
請求項16から18のいずれかに記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000333528A JP3399456B2 (ja) | 1999-10-29 | 2000-10-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-307986 | 1999-10-29 | ||
JP30798699 | 1999-10-29 | ||
JP2000-134209 | 2000-04-28 | ||
JP2000134209 | 2000-04-28 | ||
JP2000333528A JP3399456B2 (ja) | 1999-10-29 | 2000-10-27 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002367453A Division JP2003179183A (ja) | 1999-10-29 | 2002-12-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016178A true JP2002016178A (ja) | 2002-01-18 |
JP3399456B2 JP3399456B2 (ja) | 2003-04-21 |
Family
ID=27338929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000333528A Expired - Fee Related JP3399456B2 (ja) | 1999-10-29 | 2000-10-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3399456B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057282B2 (en) | 2003-03-18 | 2006-06-06 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
JP2010520641A (ja) * | 2007-03-05 | 2010-06-10 | テッセラ,インコーポレイテッド | 貫通ビアによって前面接点に接続された後面接点を有するチップ |
KR100975790B1 (ko) | 2002-05-16 | 2010-08-16 | 다우 코닝 코포레이션 | 반도체 패키지 및 이를 제조하는 방법 |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
-
2000
- 2000-10-27 JP JP2000333528A patent/JP3399456B2/ja not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100975790B1 (ko) | 2002-05-16 | 2010-08-16 | 다우 코닝 코포레이션 | 반도체 패키지 및 이를 제조하는 방법 |
US7057282B2 (en) | 2003-03-18 | 2006-06-06 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
JP2010520641A (ja) * | 2007-03-05 | 2010-06-10 | テッセラ,インコーポレイテッド | 貫通ビアによって前面接点に接続された後面接点を有するチップ |
US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US9362203B2 (en) | 2010-09-17 | 2016-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
US9847277B2 (en) | 2010-09-17 | 2017-12-19 | Tessera, Inc. | Staged via formation from both sides of chip |
US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
Also Published As
Publication number | Publication date |
---|---|
JP3399456B2 (ja) | 2003-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100417367B1 (ko) | 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체 | |
KR100393363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100448952B1 (ko) | 반도체 모듈 | |
KR100894929B1 (ko) | 반도체 장치의 제조 방법 | |
JP4568337B2 (ja) | 集積半導体装置 | |
JP2002359341A (ja) | 半導体モジュールおよびその製造方法 | |
KR100393864B1 (ko) | 반도체 장치 | |
JP4045083B2 (ja) | 半導体モジュールおよび実装構造体 | |
JP2002016178A (ja) | 半導体装置およびその製造方法 | |
US6483195B1 (en) | Transfer bump street, semiconductor flip chip and method of producing same | |
JP2002016198A (ja) | 半導体装置 | |
JP2003179183A (ja) | 半導体装置およびその製造方法 | |
JP3399455B2 (ja) | 半導体装置 | |
JP3452043B2 (ja) | 半導体装置およびその製造方法 | |
JP2011071542A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3947043B2 (ja) | 半導体装置 | |
JP2002016190A (ja) | 半導体装置 | |
JP2002016180A (ja) | 半導体装置 | |
JPH10321990A (ja) | プリント配線板とその製造方法及び素子実装方法 | |
JP3373752B2 (ja) | 半導体装置 | |
JP2000195890A (ja) | 半導体装置の製造方法 | |
JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
KR20050087932A (ko) | 마이크로 범프시트 및 그 제조방법 그리고 마이크로범프시트를 이용한 본딩 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R151 | Written notification of patent or utility model registration |
Ref document number: 3399456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |