JP2002093940A

JP2002093940A - 多層配線基板

Info

Publication number: JP2002093940A
Application number: JP2000279868A
Authority: JP
Inventors: Masanao Kabumoto; 正尚株元; Hideo Kawatsu; 秀夫川津
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-09-14
Filing date: 2000-09-14
Publication date: 2002-03-29

Abstract

(57)【要約】【課題】多層配線基板において、各信号配線の電気ノ
イズが増大し、信号配線の配線自由度と信号配線数が低
下する。【解決手段】複数の絶縁層２ａ〜２ｄから成る絶縁基
板２と、第一の配線長を有する信号配線群３および信号
配線群３に対向させて形成された電源層もしくは接地層
４で構成されたマイクロストリップ線路部５と、第二の
配線長を有する信号配線群６および信号配線群６に対向
させてその上下に形成された電源層もしくは接地層４、
７で構成されたストリップ線路部８とを具備して成り、
第一の配線長をＬ１、第二の配線長をＬ２、絶縁層の比
誘電率をεrとしたときに、0.8×（0.670／εr＋0.47
5）^1/2≦Ｌ２／Ｌ１≦1.2×（0.670／εr＋0.475）^1/2
（ただし、Ｌ１＞Ｌ２）を満たす多層配線基板１であ
る。電気ノイズを低減し、配線自由度および信号配線数
を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子をはじめ
とする電子部品等を収納するための電子部品収納用パッ
ケージや電子部品が搭載される電子回路基板等に使用さ
れる多層配線基板に関し、より詳細には高速で動作する
半導体素子を収納または搭載するのに好適な配線構造を
有する多層配線基板に関するものである。

【０００２】

【従来の技術】従来、マイクロプロセッサやASIC（Appl
ication Specific Integrated Circuit）などに代表さ
れる半導体素子をはじめとする電子部品が搭載され、電
子回路基板等に使用される多層配線基板においては、内
部配線用の配線導体の形成にあたって、アルミナセラミ
ックス等のセラミックスから成る絶縁層とタングステン
（Ｗ）等の高融点金属から成る配線導体層とを交互に積
層して多層配線基板を形成していた。

【０００３】一方、情報処理能力の向上の要求が高まる
中で、半導体素子の動作速度の高速化が進み、内部配線
用の配線導体のうち信号配線には、特性インピーダンス
の整合や信号配線間のクロストークノイズの低減等の電
気特性の向上が求められてきた。そこで、このような要
求に対応するために信号配線の配線構造はストリップ線
路構造とされ、信号配線の上下に絶縁層を介して広面積
パターンの電源層もしくは接地（グランド）層を形成し
ていた。

【０００４】しかしながら、このような多層配線基板で
は、絶縁層の比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題が発生してきた。

【０００５】そこで、比誘電率が10程度のアルミナセラ
ミックスに代えて比誘電率が３〜５と比較的小さいガラ
スエポキシ樹脂基材やポリイミド・エポキシ樹脂等の有
機系材料を絶縁層とする多層配線基板が用いられるよう
になってきた。

【０００６】このような多層配線基板は、有機系材料か
ら成る絶縁層上にメッキ法や蒸着法・スパッタリング法
等による薄膜導体形成技術を用いて銅（Ｃｕ）から成る
内部配線用導体膜を形成し、フォトリソグラフィ法やエ
ッチング法により微細なパターンの配線導体を有する配
線導体層を形成して、この絶縁層と配線導体層とを交互
に積層することによって、半導体素子の高速動作が可能
な多層配線基板を作製することが行なわれている。

【０００７】また、半導体素子の動作速度の高速化と共
に信号数の増加が進み、それを搭載する多層配線基板に
は信号配線数の増大が求められてきた。これに対し、ス
トリップ線路構造を有する信号配線は、容易に複数の信
号配線層を形成できることから信号配線数の増大に対応
し易いという利点を有していた。

【０００８】しかしながら、更なる情報処理能力の向上
が求められる中で、半導体素子の動作周波数が１ＧＨｚ
を超えるといった動作速度の高速化が急激に進んでき
た。

【０００９】このような中で新たに発生した問題とし
て、半導体素子に入力される電気信号間の入力タイミン
グの時間差がある。この時間差は、各電気信号が信号配
線を通過するのに要する時間の差、すなわち伝搬遅延時
間の差であり、それぞれの信号配線の配線長が異なるた
めに生じるものである。この伝搬遅延時間の差が大きく
なると、半導体素子に入力される電気信号間の入力タイ
ミングが異なるために、半導体素子の誤動作を引き起こ
すものである。

【００１０】そこで、このような問題を解決するため
に、従来の多層配線基板においては、図５に要部平面図
で示すように、絶縁層60上に形成された信号配線群61の
信号配線の配線長を同一にすることで各信号配線の伝搬
遅延時間を同一にし、これらが接続される半導体素子62
への電気信号の入力タイミングを各信号配線間で同一に
する設計が行なわれている。具体的には、信号配線の始
点と終点を結ぶ距離が短い信号配線の配線長を、信号配
線の一部に迂回部を設けた構造とすることで、信号配線
の始点と終点を結ぶ距離が長い信号配線の配線長と揃え
る方法が採用されている。

【００１１】また、半導体素子の高速化に対応して信号
配線の伝搬遅延時間を小さくするために、多層配線基板
の表面に信号配線を形成して、信号配線の配線構造を、
信号配線に対向させて電源層もしくは接地層を形成する
と共に信号配線に空気を隣接したマイクロストリップ線
路構造とする方法も採用されてきた。これは、信号配線
の伝搬遅延時間が信号配線が隣接する絶縁材料の比誘電
率で規定されることから、絶縁材料を絶縁層と空気とに
することで実質的な比誘電率、すなわち実効比誘電率を
小さくし、伝搬遅延時間を小さくするものである。

【００１２】

【発明が解決しようとする課題】しかし、このような構
造の多層配線基板においては、信号配線の始点と終点を
結ぶ距離が短い信号配線の配線長を、信号配線の一部に
迂回部を設けた構造とすることで、信号配線の始点と終
点を結ぶ距離が長い信号配線の配線長と揃える方法を採
用してきたため、配線長が短い信号配線の配線長が不必
要に長くなる。その結果、信号配線の配線長に比例し
て、信号配線間ならびに信号配線と電源層または接地層
との間の電磁気的結合、すなわち信号配線のキャパシタ
ンスおよびインダクタンスが大きくなり、信号ノイズや
クロストークノイズなどの電気ノイズが増大し、半導体
素子の誤動作を引き起こすという問題点を有していた。

【００１３】また、配線長を揃えるために信号配線の始
点と終点を結ぶ距離が短い信号配線の一部に迂回部を設
けた構造としているため、この迂回部によって、他の信
号配線の配線自由度が低下するという問題点も有してい
た。

【００１４】さらに、信号配線をマイクロストリップ線
路構造とした場合は、信号配線を多層配線基板の表面に
形成する構造であることから、複数の信号配線層を形成
することが困難なため、信号配線数の増大に容易に対応
できないという問題点を有していた。

【００１５】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、各信号配線の伝搬遅延時間
を略同一としながら信号配線の電気ノイズを低減し、か
つ信号配線の配線自由度の向上と信号配線数の増大を可
能にすることができ、半導体素子の動作速度の高速化と
信号数の増大に対応できる多層配線基板を提供すること
にある。

【００１６】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層が積層されて成る絶縁基板と、この絶
縁基板の表面に形成された第一の配線長を有する複数の
信号配線から成る第一の信号配線群および前記絶縁層を
介して前記第一の信号配線群に対向させて形成された電
源層もしくは接地層で構成されたマイクロストリップ線
路部と、前記絶縁基板の内部に形成された第二の配線長
を有する複数の信号配線から成る第二の信号配線群およ
び前記絶縁層を介して前記第二の信号配線群に対向させ
てその上下に形成された電源層もしくは接地層で構成さ
れたストリップ線路部とを具備して成り、前記第一の配
線長をＬ１、前記第二の配線長をＬ２、前記絶縁層の比
誘電率をεrとしたときに、以下の式、 0.8×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.2×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）を満たすことを特徴とするもの
である。

【００１７】本発明の多層配線基板によれば、複数の絶
縁層が積層されて成る絶縁基板と、絶縁基板の表面に形
成された第一の配線長を有する複数の信号配線から成る
第一の信号配線群および絶縁層を介して第一の信号配線
群に対向させて形成された電源層もしくは接地層で構成
されたマイクロストリップ線路部と、絶縁基板の内部に
形成された第二の配線長を有する複数の信号配線から成
る第二の信号配線群および絶縁層を介して第二の信号配
線群に対向させてその上下に形成された電源層もしくは
接地層で構成されたストリップ線路部とを具備したこと
により、第一および第二の信号配線群毎の各信号配線の
配線長は等しく、伝搬遅延時間が信号配線の配線長の大
きさに比例することから、第一および第二の信号配線群
の各信号配線の伝搬遅延時間は信号配線群毎に略同一と
なる。

【００１８】また、第一の信号配線群はマイクロストリ
ップ線路構造とし、第二の信号配線群はストリップ線路
構造とし、それぞれが各信号配線群に対向させて形成さ
れた電源層もしくは接地層を有していることから、第一
および第二の信号配線群間での電磁気的な干渉が遮断さ
れる。そのため、第一および第二の信号配線群毎の信号
配線の伝搬遅延時間Ｔpdlは、それぞれの信号配線群の
信号配線の配線長Ｌと、それぞれの信号配線群が形成さ
れた絶縁層と空気の比誘電率で規定される実効比誘電率
εreffから、単位配線長当たりの伝搬遅延時間Ｔpdに配
線長Ｌを乗ずることで、Ｔpdl＝｛（εreff）^1/2／ｃ｝
×Ｌ（ｃは光速である）から容易に設定することができ
る。

【００１９】さらに、第一および第二の信号配線群が形
成された絶縁層の比誘電率と、各配線長の比を、上記の
式に示す関係としたことにより、配線長が異なる第一お
よび第二の信号配線群の伝搬遅延時間を、半導体素子の
誤動作が起こりにくい範囲である±20％以内の範囲で略
同一にすることができる。

【００２０】また、絶縁層の比誘電率は絶縁基板内で略
同一であることから、上記式よりストリップ線路構造を
有する第二の信号配線群の信号配線の配線長Ｌ２は、マ
イクロストリップ線路構造を有する第一の信号配線群の
信号配線の配線長Ｌ１より短く設定される。このことか
ら、特に第二の信号配線群において信号配線の配線長が
不必要に長くなることを回避できるため、信号配線間な
らびに信号配線と電源層または接地層との間の電磁気的
結合、すなわち信号配線のキャパシタンスおよびインダ
クタンスを低減することができ、信号ノイズやクロスト
ークノイズなどの電気ノイズを低減することができる。

【００２１】また、特に第二の信号配線群において信号
配線の迂回部を削減できることとなり、これにより信号
配線の配線自由度を向上することができる。

【００２２】さらには、マイクロストリップ線路構造と
ストリップ線路構造とを有したことにより、ストリップ
線路構造の信号配線層は容易に複数層を形成できること
から、半導体素子の信号数の増大に対応して信号配線数
の増大を容易に行なうことが可能となる。

【００２３】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。

【００２４】図１は本発明の多層配線基板の実施の形態
の一例を示す断面図であり、図２は第一の信号配線群の
例を示す要部平面図、図３は第二の信号配線群の例を示
す要部平面図である。

【００２５】これらの図において、１は多層配線基板、
２は絶縁基板であり、絶縁基板２は複数の絶縁層２ａ〜
２ｄが積層されて形成されている。本発明の多層配線基
板１においては、絶縁層２ａ〜２ｄは同じ比誘電率を有
する絶縁材料で構成されている。絶縁層２ａ上には第一
の信号配線群３が形成されるとともに、絶縁層２ｂ上に
は第一の信号配線群３に対向させて電源層もしくは接地
層の広面積パターン４が形成されており、第一の信号配
線群３はマイクロストリップ線路構造を有するマイクロ
ストリップ線路部５を構成している。また絶縁層２ｃ上
には第二の信号配線群６が形成されるとともに、絶縁層
２ｂ及び２ｄ上には第二の信号配線群６に対向させて電
源層もしくは接地層の広面積パターン４及び７が形成さ
れており、第二の信号配線群６はストリップ線路構造を
有するストリップ線路部８を構成している。

【００２６】なお、第一および第二の信号配線群３・６
が有する複数の信号配線は、それぞれ異なる電気信号を
伝送するものとしてもよい。

【００２７】この例では、多層配線基板１にはマイクロ
プロセッサやASICなどの半導体素子11が搭載され、錫
（Ｓｎ）・鉛（Ｐｂ）等の半田等から成る導体バンプ12
および半導体素子11接続用の電極パッド９を介して多層
配線基板１と電気的に接続され、半導体素子11と多層配
線基板１の間にはエポキシ樹脂等の充填材13が埋め込ま
れている。また、半導体素子11を搭載する面と反対側の
配線基板表面には他の配線基板と電気的に接続するため
の配線基板接続用の電極パッド10を有している。

【００２８】そして、図２および図３に示すように、第
一の信号配線群３および第二の信号配線群６の信号配線
の配線長はそれぞれの信号配線群毎に同一の配線長とさ
れている。

【００２９】ここで、信号配線の単位配線長当たりの伝
搬遅延時間Ｔpdは、Ｔpd＝（εreff）^1/2／ｃ（εreff
は信号配線が配設されている絶縁層と空気の比誘電率で
規定される実効比誘電率、ｃは光速である）で示される
ことが一般的に知られている。すなわち、信号配線の単
位配線長当たりの伝搬遅延時間Ｔpdは実効比誘電率εre
ffの平方根（１／２乗）に比例することから、実効比誘
電率εreffが大きい線路構造の信号配線では信号配線の
単位配線長当たりの伝搬遅延時間Ｔpdは大きくなり、逆
に実効比誘電率εreffが小さい線路構造の信号配線では
信号配線の単位配線長当たりの伝搬遅延時間Ｔpdは小さ
くなる。

【００３０】また、マイクロストリップ線路構造におけ
る実効比誘電率εreffは、信号配線が形成された絶縁層
の比誘電率εrを用いて一般的な実験式としてεreff＝
0.475εr＋0.670が適用されている。この式から、マイ
クロストリップ線路構造における実効比誘電率εreffは
信号配線が形成された絶縁層の比誘電率εrよりも小さ
くなる。これは、マイクロストリップ線路構造における
実効比誘電率εreffが、信号配線が形成された絶縁層の
比誘電率εrと、信号配線に隣接する空気の比誘電率
（＝１）との融合によって規定されるため、絶縁層の比
誘電率より空気の比誘電率の方が小さいことから、マイ
クロストリップ線路構造における実効比誘電率εreffは
絶縁層の比誘電率εrよりも小さくなる。

【００３１】また、ストリップ線路構造における実効比
誘電率εreffは、信号配線に対向させてその上下に形成
された電源層もしくは接地層の広面積パターンによって
空気の比誘電率の影響が遮断されることから、実効比誘
電率εreffは信号配線が形成された絶縁層の比誘電率ε
rと同等の値となり、εreff＝εrである。

【００３２】これらのことから、マイクロストリップ線
路構造の実効比誘電率εreffは、ストリップ線路構造の
実効比誘電率εreffより小さくなるため、信号配線の単
位配線長当たりの伝搬遅延時間Ｔpdはマイクロストリッ
プ線路構造よりもストリップ線路構造の方が大きくな
る。

【００３３】また、信号配線の伝搬遅延時間Ｔpdlは、
信号配線の単位配線長当たりの伝搬遅延時間Ｔpdに配線
長Ｌを乗じて得られることから、信号配線の単位配線長
当たりの伝搬遅延時間Ｔpdが大きいストリップ構造を有
する信号配線の配線長を、信号配線の単位配線長当たり
の伝搬遅延時間Ｔpdが小さいマイクロストリップ線路構
造を有する信号配線の配線長より短くすることで、配線
長が短くても信号配線の伝搬遅延時間Ｔpdlを略同一に
することができる。

【００３４】本例では、第一の信号配線群３の線路構造
はマイクロストリップ線路構造とし、第二の信号配線群
６の線路構造をストリップ線路構造としたことから、第
一の信号配線群３の信号配線の単位配線長当たりの伝搬
遅延時間Ｔpd１より、第二の信号配線群６の信号配線の
単位配線長当たりの伝搬遅延時間Ｔpd２の方が大きくな
る。このことから、第一の信号配線群３の信号配線の配
線長Ｌ１より、第二の信号配線群６の信号配線の配線長
Ｌ２の方が短くても、信号配線の伝搬遅延時間を略同一
にすることができる。

【００３５】次に、マイクロストリップ線路構造の信号
配線の伝搬遅延時間と、ストリップ線路構造の信号配線
の伝搬遅延時間を同一にするための、絶縁層の比誘電率
の設定値の算出方法について説明する。

【００３６】信号配線の伝搬遅延時間Ｔpdlは、Ｔpdl＝
｛（εreff）^1/2／ｃ｝×Ｌ（εreffは信号配線が配設
されている絶縁層と空気の比誘電率で規定される実効比
誘電率、ｃは光速、Ｌは信号配線群の信号配線の配線長
である）で規定されることから、第一の信号配線群３の
信号配線の伝搬遅延時間Ｔpdl１は、第一の配線長をＬ
１とし、第一の信号配線群３の実効比誘電率をεreff１
とすると、Ｔpdl１＝｛（εreff１）^1/2／ｃ｝×Ｌ１
（ｃは光速である）で規定される。ここで、信号配線群
３が形成された絶縁層２ａ〜２ｄの比誘電率をεrとす
ると、εreff１＝0.475εr＋0.670で規定されることか
ら、上記第一の信号配線群３の信号配線の伝搬遅延時間
Ｔpdl１は、Ｔpdl１＝｛（0.475εr＋0.670）^1/2／ｃ｝
×Ｌ１（ｃは光速である）で規定することができる。

【００３７】また、同様にして、第二の配線長をＬ２と
し、第二の信号配線群６の実効比誘電率をεreff２とす
ると、第二の信号配線群６の信号配線の伝搬遅延時間Ｔ
pdl２は、Ｔpdl２＝｛（εreff２）^1/2／ｃ｝×Ｌ２
（ｃは光速である）で規定される。絶縁層２ａ〜２ｄの
比誘電率をεrとすると、εreff２＝εrであることか
ら、上記第二の信号配線群６の信号配線の伝搬遅延時間
Ｔpdl２は、Ｔpdl２＝｛（εr）^1/2／ｃ｝×Ｌ２（ｃは
光速である）で規定することができる。

【００３８】ここで、それぞれの信号配線群３・６の伝
搬遅延時間を同一にすることからＴpdl１＝Ｔpdl２とし
て式を解くと、Ｌ２／Ｌ１＝（0.670／εr＋0.475）^1/2
（ただし、Ｌ１＞Ｌ２）（Ｌ１は第一の配線長、Ｌ２は
第二の配線長、εrは信号配線群３・６が形成された絶
縁層２ａ〜２ｄの比誘電率である）が得られる。すなわ
ち、上記関係式に準じて、マイクロストリップ線路構造
の信号配線の配線長と、ストリップ線路構造の信号配線
の配線長を設定することで、配線長が異なる場合におい
ても信号配線の伝搬遅延時間を同一とすることが可能で
ある。

【００３９】また、本発明では、マイクロストリップ線
路構造の信号配線の伝搬遅延時間と、ストリップ線路構
造の信号配線の伝搬遅延時間を±20％以内で略同一とし
ている。これは、半導体素子を誤動作を起こさせずに正
確かつ安定に動作させることができる範囲である。上記
式において±20％の伝搬遅延時間差となるような絶縁層
の比誘電率εrと第一の信号配線群３の信号配線の配線
長Ｌ１と、第二の信号配線群６の信号配線の配線長Ｌ２
の設定値は、以下の式で規定することができる。 0.8×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.2×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）Ｌ２／Ｌ１が上記範囲から外れ
ると、半導体素子が誤動作を起こしやすい。

【００４０】好ましくは、以下の式 0.9×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.1×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）で規定するように±10％の伝搬
遅延時間の差となる範囲であれば、よりいっそうそれぞ
れの信号配線の伝搬遅延時間を同一にすることができる
ため、更なる半導体素子の動作速度の高速化に対応する
ことが可能である。

【００４１】また、第一及び第二の信号配線群３・６が
形成された絶縁層２ａ〜２ｄの比誘電率εrが多層配線
基板１内で同一であることから、上記式よりストリップ
線路構造を有する第二の配線長Ｌ２は、マイクロストリ
ップ線路構造を有する第一の配線長Ｌ１より短く設定さ
れる。このことから、特に第二の信号配線群６において
信号配線の配線長が不必要に長くなることを回避できる
ため、信号配線間ならびに信号配線と電源層または接地
層との間の電磁気的結合、すなわち信号配線のキャパシ
タンスおよびインダクタンスを低減することができ、信
号ノイズやクロストークノイズなどの電気ノイズを低減
することができるばかりでなく、信号配線の配線自由度
を向上することができる。

【００４２】また、マイクロストリップ線路構造とスト
リップ線路構造とを有したことにより、ストリップ線路
構造の信号配線層は容易に複数層を形成できることか
ら、信号数の増大に対応して容易に信号配線数を増大す
ることが可能となる。

【００４３】ここで、絶縁層２ａ〜２ｄの比誘電率εr
を5.0と仮定した場合に、第一の信号配線群３の信号配
線の伝搬遅延時間Ｔpdl１と、第二の信号配線群６の信
号配線の伝搬遅延時間Ｔpdl２が±20％の伝搬遅延時間
差となるような配線長Ｌ１と配線長Ｌ２の設定値を算出
してみる。

【００４４】次式、 0.8×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.2×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）より、配線長Ｌ１と配線長Ｌ２
の関係は、0.4872≦Ｌ２／Ｌ１≦0.7308と規定すること
ができる。ここで、半導体素子を搭載する多層配線基板
の配線長は通常10ｍｍから50ｍｍ程度であることから、
配線長Ｌ１＝30ｍｍと仮定すると、第一の信号配線群３
の信号配線の伝搬遅延時間Ｔpdl１と第二の信号配線群
６の信号配線の伝搬遅延時間Ｔpdl２が±20％の伝搬遅
延時間差となるような配線長Ｌ２の設定範囲は、14.616
ｍｍ≦Ｌ２≦21.924ｍｍとなる。これは、一般的な多層
配線基板の信号配線が有する配線長の範囲にあると言え
る。

【００４５】次に、図４を用いて、本発明の多層配線基
板の実施の形態の他の例を説明する。

【００４６】図４は図１と同様の断面図である。図４に
おいて、21は多層配線基板、22は絶縁基板であり、絶縁
基板22は複数の絶縁層22ａ〜22ｅが積層されて形成され
ている。この例の多層配線基板21においても、絶縁層22
ａ〜22ｅは同じ比誘電率を有する絶縁材料で構成されて
いる。絶縁層22ａ上には第一の信号配線群23が形成され
るとともに、絶縁層22ｂ上には第一の信号配線群23に対
向させて電源層もしくは接地層の広面積パターン24が形
成されており、第一の信号配線群23はマイクロストリッ
プ線路構造を有するマイクロストリップ線路部25を構成
している。また絶縁層22ｄ上には第二の信号配線群27が
形成されるとともに、絶縁層22ｃ及び22ｅ上には第二の
信号配線群27に対向させて電源層もしくは接地層の広面
積パターン26及び28が形成されており、第二の信号配線
群27はストリップ線路構造を有するストリップ線路部29
を構成している。

【００４７】また、多層配線基板21には半導体素子32が
搭載され、導体バンプ33および半導体素子32接続用の電
極パッド30を介して多層配線基板21と電気的に接続さ
れ、半導体素子32と多層配線基板21の間には充填材34が
埋め込まれている。さらに、半導体素子32を搭載する面
と反対側の配線基板表面には配線基板接続用の電極パッ
ド31を有している。

【００４８】なお、第一および第二の信号配線群23・27
が有する複数の信号配線は、それぞれ異なる電気信号を
伝送するものとしてもよく、また、第一の信号配線群23
と第二の信号配線群27の間に位置する電源層もしくは接
地層24・26は、それぞれ異なる電源を供給するものとし
てもよい。

【００４９】そして、第一の信号配線群23および第二の
信号配線群27の信号配線の配線長はそれぞれの信号配線
群毎に同一の配線長を有している。

【００５０】そしてこの例では、第一の信号配線群23と
第二の信号配線群27間に２層の電源層もしくは接地層を
有していることから、電源層と接地層の電磁気的な結合
によるキャパシタンスを基板内に形成することができる
ため、電源層もしくは接地層の電圧変動によって起こる
同時スイッチングノイズを低減することも可能となる。

【００５１】なお、第一の信号配線群23と第二の信号配
線群27の間に位置する電源層もしくは接地層24・26の層
数は３層以上としてもよく、あるいは、第二の信号配線
群27の直下に形成された電源層もしくは接地層28は２層
以上の複数層としてもよく、また、それぞれ異なる電源
を供給するものとしてもよい。

【００５２】このような構造とすると、絶縁層の比誘電
率に応じて、異なる信号配線群の信号配線の配線長を設
定することで、信号配線群間の伝搬遅延時間を略同一に
することができるばかりでなく、信号配線間ならびに信
号配線と電源層または接地層との間の電磁気的結合、す
なわち信号配線のキャパシタンスおよびインダクタンス
も低減することができるため、信号ノイズやクロストー
クノイズなどの電気ノイズも低減することができる。

【００５３】本発明の多層配線基板においては、同様の
配線構造をさらに多層に積層して多層配線基板を構成し
てもよい。その場合でも、信号配線群の線路構造に応じ
て本発明の信号配線の配線長を適用することで同様の効
果が得られる。

【００５４】また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタ・チップコンデンサ・電解コ
ンデンサといったものを取着して多層配線基板を構成し
てもよい。

【００５５】また、各絶縁層の平面視における形状は、
正方形状や長方形状の他に、菱形状・六角形状・八角形
状等の形状であってもよい。

【００５６】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。

【００５７】本発明の多層配線基板おいて、各絶縁層
は、例えばセラミックグリーンシート積層法によって、
酸化アルミニウム質焼結体や窒化アルミニウム質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼
結体・ガラスセラミックス等の無機絶縁材料を使用し
て、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・
ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材
料を使用して、あるいはセラミックス粉末等の無機絶縁
物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る
複合絶縁材料などの電気絶縁材料を使用して形成され
る。

【００５８】これらの絶縁層は以下のようにして作製さ
れる。例えば酸化アルミニウム質焼結体から成る場合で
あれば、まず、酸化アルミニウム・酸化珪素・酸化カル
シウム・酸化マグネシウム等の原料粉末に適当な有機バ
インダ・溶剤等を添加混合して泥漿状となすとともに、
これを従来周知のドクターブレード法を採用してシート
状となすことによってセラミックグリーンシートを得
る。そして、各信号配線群および各配線導体層と成る金
属ペーストを所定のパターンに印刷塗布して上下に積層
し、最後にこの積層体を還元雰囲気中、約1600℃の温度
で焼成することによって製作される。

【００５９】また、例えばエポキシ樹脂から成る場合で
あれば、一般に酸化アルミニウム質焼結体から成るセラ
ミックスやガラス繊維を織り込んだ布にエポキシ樹脂を
含浸させて形成されるガラスエポキシ樹脂等から成る絶
縁層の上面に、有機樹脂前駆体をスピンコート法もしく
はカーテンコート法等の塗布技術により被着させ、これ
を熱硬化処理することによって形成されるエポキシ樹脂
等の有機樹脂から成る絶縁層と、銅を無電解めっき法や
蒸着法等の薄膜形成技術およびフォトリソグラフィー技
術を採用することによって形成される薄膜配線導体層と
を交互に積層し、約170℃程度の温度で加熱硬化するこ
とによって製作される。

【００６０】これらの絶縁層の厚みとしては、使用する
材料の特性に応じて、要求される仕様に対応する機械的
強度や電気的特性等の条件を満たすように適宣設定され
る。

【００６１】また、各信号配線群や電源層もしくは接地
層としての広面積パターンは、例えばタングステン
（Ｗ）やモリブデン（Ｍｏ）・モリブデンマンガン（Ｍ
ｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）・銀パラジウム
（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅
（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃ
ｒ）・チタン（Ｔｉ）・金（Ａｕ）・ニオブ（Ｎｂ）や
それらの合金等の金属材料の薄膜等により形成すればよ
い。

【００６２】具体的には各信号配線群や電源層もしくは
接地層としての広面積パターンをＷの金属粉末メタライ
ズで形成する場合は、Ｗ粉末に適当な有機バインダ・溶
剤等を添加混合して得た金属ペーストを絶縁層と成るセ
ラミックグリーンシートに所定のパターンに印刷塗布
し、これをセラミックグリーンシートの積層体とともに
焼成することによって形成することができる。

【００６３】他方、金属材料の薄膜で形成する場合は、
例えばスパッタリング法・真空蒸着法またはメッキ法に
より金属膜を形成した後、フォトリソグラフィ法により
所定の配線パターンに形成することができる。

【００６４】このような多層配線基板は、各信号配線群
が配設されている絶縁層の比誘電率に応じて、各信号配
線群の配線幅を適宣設定することで、各信号配線群の信
号配線の特性インピーダンス値を同一値とすることがで
きる。

【００６５】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、３つ以上の信号配線群を異なる絶縁層間に形成した
ものについて適用してもよい。また、信号配線群間ある
いは信号配線群の上または下に設ける電源層もしくは接
地層をそれぞれ複数層としてもよい。さらに、電源層も
しくは接地層のパターンの形状を、多数の開口部を有す
るいわゆるメッシュパターンの形状としてもよい。

【００６６】

【発明の効果】本発明の多層配線基板によれば、複数の
絶縁層が積層されて成る絶縁基板と、絶縁基板の表面に
形成された第一の配線長を有する複数の信号配線から成
る第一の信号配線群および絶縁層を介して第一の信号配
線群に対向させて形成された電源層もしくは接地層で構
成されたマイクロストリップ線路部と、絶縁基板の内部
に形成された第二の配線長を有する複数の信号配線から
成る第二の信号配線群および絶縁層を介して第二の信号
配線群に対向させてその上下に形成された電源層もしく
は接地層で構成されたストリップ線路部とを具備して成
り、第一の配線長をＬ１、第二の配線長をＬ２、絶縁層
の比誘電率をεrとしたときに、以下の式、 0.8×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.2×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）を満足する構成としたことによ
り、信号配線間の伝搬遅延時間を半導体素子の誤動作が
起こりにくい範囲である±20％以内の範囲で略同一にす
ることができる。

【００６７】また、信号配線の配線長が不必要に長くな
ることを回避できるため、信号配線間ならびに信号配線
と電源層または接地層との間の電磁気的結合、すなわち
信号配線のキャパシタンスおよびインダクタンスを低減
することができ、信号ノイズやクロストークノイズなど
の電気ノイズを低減することができるだけでなく、信号
配線の配線自由度を向上できる。さらには、マイクロス
トリップ線路構造とストリップ線路構造を有したことに
より、容易に複数のストリップ線路構造の信号配線層を
形成できることから、信号配線数の増大が可能である。

【００６８】以上の結果、本発明によれば、各信号配線
の伝搬遅延時間を略同一としながら信号配線の電気ノイ
ズを低減し、かつ信号配線の配線自由度の向上と信号配
線数の増大を可能にすることができ、半導体素子の動作
速度の高速化と信号数の増大に対応できる多層配線基板
を提供することができた。

【図面の簡単な説明】

【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。

【図２】本発明の多層配線基板における第一の信号配線
群の例を示す要部平面図である。

【図３】本発明の多層配線基板における第二の信号配線
群の例を示す要部平面図である。

【図４】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。

【図５】従来の多層配線基板における信号配線群の例を
示す要部平面図である。

【符号の説明】

１、21・・・多層配線基板２、22・・・絶縁基板２ａ〜２ｄ、22ａ〜22ｅ・・・絶縁層３、23・・・第一の信号配線群５、25・・・マイクロストリップ線路部６、27・・・第二の信号配線群８、29・・・ストリップ線路部４、７、24、26、28・・・電源層もしくは接地層

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層が積層されて成る絶縁基板
と、該絶縁基板の表面に形成された第一の配線長を有す
る複数の信号配線から成る第一の信号配線群および前記
絶縁層を介して前記第一の信号配線群に対向させて形成
された電源層もしくは接地層で構成されたマイクロスト
リップ線路部と、前記絶縁基板の内部に形成された第二
の配線長を有する複数の信号配線から成る第二の信号配
線群および前記絶縁層を介して前記第二の信号配線群に
対向させてその上下に形成された電源層もしくは接地層
で構成されたストリップ線路部とを具備して成り、前記
第一の配線長をＬ１、前記第二の配線長をＬ２、前記絶
縁層の比誘電率をεrとしたときに、以下の式を満たす
ことを特徴とする多層配線基板。 0.8×（0.670／εr＋0.475）^1/2≦Ｌ２／Ｌ１≦1.2×
（0.670／εr＋0.475）^1/2 （ただし、Ｌ１＞Ｌ２）