Nothing Special   »   [go: up one dir, main page]

JP2001332407A - Chip type electronic parts and method of manufacturing chip resistor - Google Patents

Chip type electronic parts and method of manufacturing chip resistor

Info

Publication number
JP2001332407A
JP2001332407A JP2000148674A JP2000148674A JP2001332407A JP 2001332407 A JP2001332407 A JP 2001332407A JP 2000148674 A JP2000148674 A JP 2000148674A JP 2000148674 A JP2000148674 A JP 2000148674A JP 2001332407 A JP2001332407 A JP 2001332407A
Authority
JP
Japan
Prior art keywords
electrodes
pair
resistor
paste
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000148674A
Other languages
Japanese (ja)
Other versions
JP4326670B2 (en
Inventor
Toshihiro Hanamura
敏裕 花村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000148674A priority Critical patent/JP4326670B2/en
Publication of JP2001332407A publication Critical patent/JP2001332407A/en
Application granted granted Critical
Publication of JP4326670B2 publication Critical patent/JP4326670B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide chip type electronic parts on which the surface of a protective film is flattened and electrode patterns in both end sections are formed clearly and, accordingly, can be recognized automatically and accurately even when the parts are formed in a very small size and a method for manufacturing a chip resistor as an concrete example of the parts. SOLUTION: In the chip type electronic parts, a pair of first upper-surface electrodes 21a and 31a is provided in both end sections facing each other on the surface of an insulating substrate 1 made of alumina, etc., and a resistor 4 is provided on the substrate 1 so that both end sections of the resistor 4 may be connected electrically to the electrodes 21a and 31a. In addition, a pair of thick-film second upper surface electrodes 21b and 31b is provided on the first upper surface electrodes 21a and 31a, respectively, and a protective film 5 is formed on the surface of the resistor 4 between the electrodes 21b and 31b to cover the side walls of the electrodes 21b and 31b by curing low- viscosity paste so that the surface of the film 5 may become flat.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップ抵抗器やチ
ップインダクタ、チップヒューズなどのように、チップ
型の絶縁性基板の両端部に一対の電極が設けられ、その
間に接続される電子素子上を保護膜で被覆する構造の電
子部品およびチップ抵抗器の製法に関する。さらに詳し
くは、たとえば長さが1mm程度以下のような非常に小
形になっても、保護膜の表面が平坦で、両端の電極形状
を正確に認識することができる構造のチップ型電子部品
およびチップ抵抗器の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-type insulating substrate, such as a chip resistor, a chip inductor or a chip fuse, provided with a pair of electrodes at both ends of a chip-type insulating substrate, and an electronic device connected therebetween. The present invention relates to a method for manufacturing an electronic component and a chip resistor having a structure in which a chip is covered with a protective film. More specifically, even when the length is extremely small, for example, about 1 mm or less, the chip type electronic component and the chip have a structure in which the surface of the protective film is flat and the shape of the electrodes at both ends can be accurately recognized. The present invention relates to a method for manufacturing a resistor.

【0002】[0002]

【従来の技術】従来のチップ抵抗器は、たとえば図4
(a)に示されるような構造になっている。すなわち、
図4(a)で、アルミナなどからなる絶縁性基板1の対
向する両端部に一対の厚膜電極2、3が第1上面電極2
1a、31a、第2上面電極21b、31bおよび裏面
電極22、32とこれらを連結する側面電極23、33
により形成され、両電極に接続されるように厚膜抵抗体
4が絶縁性基板1上に形成されている。そして、抵抗体
4の表面側に厚膜の保護膜5が1〜3層で形成されてい
る。なお、厚膜は5〜10μm程度の厚さに形成され
る。
2. Description of the Related Art A conventional chip resistor is, for example, shown in FIG.
The structure is as shown in FIG. That is,
In FIG. 4A, a pair of thick film electrodes 2 and 3 are provided on a first upper electrode 2 at opposite ends of an insulating substrate 1 made of alumina or the like.
1a, 31a, the second upper surface electrodes 21b, 31b, the back surface electrodes 22, 32, and the side electrodes 23, 33 connecting these.
The thick film resistor 4 is formed on the insulating substrate 1 so as to be connected to both electrodes. A thick protective film 5 is formed in one to three layers on the surface side of the resistor 4. The thick film is formed to a thickness of about 5 to 10 μm.

【0003】前述のような構造のチップ抵抗器などのチ
ップ電子部品は、元々小形に形成されているが、電子機
器の軽薄短小化に伴い、たとえば図4(b)に示される
平面説明図において、縦A×横Bは1mm×0.5mm
からさらに0.6mm×0.3mm程度のものが要求され
てきている。このような小形になっても、回路基板など
にマウントされる場合、自動機でマウントされ、その表
面の電極の位置を認識することにより、電子部品の位置
の確認がなされる。しかし、上面電極21b、31bの
幅Cは0.1mm程度しかなく、しかもこの上面電極2
1b、31bと保護膜5との境界は、図4(b)に平面
説明図が示されるように、ギザギザになり上面電極21
b、31bを正確に認識することができない。
[0003] Chip electronic components such as chip resistors having the above-described structure are originally formed in a small size. However, as electronic devices become lighter and thinner, for example, in a plan view shown in FIG. , Length A x width B is 1mm x 0.5mm
Therefore, a size of about 0.6 mm × 0.3 mm is required. Even when such a small-sized device is mounted on a circuit board or the like, it is mounted by an automatic machine, and the position of the electronic component is confirmed by recognizing the position of the electrode on the surface. However, the width C of the upper electrodes 21b and 31b is only about 0.1 mm, and
The boundaries between the protective films 1b and 31b and the protective film 5 are notched as shown in the plan view of FIG.
b and 31b cannot be accurately recognized.

【0004】すなわち、レーザトリミングなどにより抵
抗値が調整された抵抗体4の表面を保護するため、その
表面にまず保護膜5が形成されるが、保護膜5の厚さ
は、20〜30μm程度あり、凹凸のある狭い凹部に第
2上面電極材料を印刷しなければならないため、マスク
が密着せず、第2上面電極21b、31bのファインパ
ターンを形成し難い。さらに、保護膜5を形成するペー
ストの粘度が低いと第1表面電極21a、21b上に流
れるため、粘度が少なくとも100Pa・s以上、通常
は200Pa・s程度のものが使用され、しかもその長
さが0.5mm程度以下しかないと、上面は平坦になら
ず、表面張力により凸面を形成しやすい。そのため、保
護膜5に重なって、第2上面電極21b、31bが形成
されることになり、その境界面がギザギザになって、電
極のパターンを認識し難くなる。
That is, in order to protect the surface of the resistor 4 whose resistance value has been adjusted by laser trimming or the like, a protective film 5 is first formed on the surface, and the thickness of the protective film 5 is about 20 to 30 μm. In addition, since the second upper surface electrode material must be printed in a narrow concave portion having irregularities, the mask does not adhere to each other, and it is difficult to form a fine pattern of the second upper surface electrodes 21b and 31b. Further, if the viscosity of the paste for forming the protective film 5 is low, the paste flows on the first surface electrodes 21a and 21b, so that the paste having a viscosity of at least 100 Pa · s or more, usually about 200 Pa · s is used. Is less than about 0.5 mm, the upper surface is not flat, and a convex surface is easily formed by surface tension. For this reason, the second upper surface electrodes 21b and 31b are formed so as to overlap with the protective film 5, and the boundary surface is jagged, making it difficult to recognize the electrode pattern.

【0005】一方、図5に示されるように、抵抗値の調
整時に削った溝をまず埋めるように、抵抗体4の上にミ
ドルコート51が設けられ、その後に第2上面電極21
b、31bを形成する方法が採用される場合がある。こ
の場合は、ミドルコート51と第2上面電極21b、3
1bとがほぼフラットとなり、その上に設けられる第2
保護膜52をクリアなパターンで形成することができ
る。しかし、この第2保護膜52は、20〜30μm程
度は設けられないと、ピンホールが生じやすく、レーザ
トリミングによる凹溝を完全に埋めて表面を平坦化させ
ることができないため、第2表面電極21b、31bと
第2保護膜52の表面との段差tが20〜30μm程度
生じることになり、同様に電極表面を自動認識し難い。
On the other hand, as shown in FIG. 5, a middle coat 51 is provided on the resistor 4 so as to first fill the groove cut at the time of adjusting the resistance value.
The method of forming b and 31b may be adopted. In this case, the middle coat 51 and the second upper electrode 21b, 3
1b is substantially flat, and the second
The protective film 52 can be formed in a clear pattern. However, if the second protective film 52 is not provided with a thickness of about 20 to 30 μm, a pinhole is likely to occur, and the groove cannot be completely filled by laser trimming to planarize the surface. The step t between the first and second protective films 21b and 31b and the surface of the second protective film 52 is about 20 to 30 μm, and similarly, it is difficult to automatically recognize the electrode surface.

【0006】[0006]

【発明が解決しようとする課題】前述のように、従来の
安価なチップ抵抗器などのチップ型電子部品は、電極材
料や抵抗体などの材料をペースト状にして印刷し、硬化
させる厚膜法により形成されるが、部品の大きさが小さ
くなるにしたがって、その印刷パターンを精細に行うこ
とが難しくなっている。しかし、たとえば電極パターン
を認識することにより、その位置の確認を行うような実
装方法では、小形化しても、その電極パターンなどを正
確に認識できる構造のチップ型電子部品が望まれてい
る。
As described above, a conventional chip-type electronic component such as an inexpensive chip resistor is manufactured by forming a material such as an electrode material or a resistor into a paste and printing and curing the material. However, as the size of the component becomes smaller, it becomes more difficult to precisely perform the printing pattern. However, in a mounting method in which the position is confirmed by recognizing an electrode pattern, for example, a chip-type electronic component having a structure capable of accurately recognizing the electrode pattern and the like even if the size is reduced is desired.

【0007】さらに、前述のように保護膜が厚くなるに
つれて、その表面の平坦性が得られず、実装する場合の
真空吸着などを行いにくいという問題もある。
Further, as described above, as the thickness of the protective film increases, the surface of the protective film cannot be made flat, and there is a problem that it is difficult to perform vacuum suction or the like when mounting.

【0008】本発明は、このような状況に鑑みてなされ
たもので、非常に小形のチップ電子部品でも、その保護
膜の表面が平坦化され、両端部の電極パターンがクリア
に形成され、正確に自動認識することができる構造のチ
ップ型電子部品を提供することを目的とする。
The present invention has been made in view of such circumstances, and even in a very small chip electronic component, the surface of the protective film is flattened, and the electrode patterns at both ends are clearly formed, so that accurate It is an object of the present invention to provide a chip-type electronic component having a structure that can be automatically recognized.

【0009】本発明の他の目的は、そのような両端部の
電極パターンをクリアに形成するチップ抵抗器の具体的
な製法を提供することにある。
Another object of the present invention is to provide a specific method for manufacturing a chip resistor for forming such electrode patterns at both ends clearly.

【0010】[0010]

【課題を解決するための手段】本発明によるチップ型電
子部品は、絶縁性基板と、該基板の相対向する両端部に
設けられる一対の第1上面電極と、該一対の第1上面電
極と両端部が電気的に接続されるように前記基板上に設
けられる電子素子と、前記一対の第1上面電極上にそれ
ぞれ設けられる一対の厚膜の第2上面電極と、粘度の小
さいペーストを硬化させることにより、前記一対の第2
上面電極の側壁を覆って表面が平坦になるように、前記
電子素子の表面に設けられる保護膜とからなっている。
A chip-type electronic component according to the present invention comprises an insulating substrate, a pair of first upper electrodes provided at opposite ends of the substrate, and a pair of the first upper electrodes. An electronic element provided on the substrate such that both ends are electrically connected, a pair of thick second upper electrodes provided on the pair of first upper electrodes, and a paste having a low viscosity is cured. By doing so, the pair of second
A protective film provided on the surface of the electronic element so as to cover the side wall of the upper electrode and to make the surface flat.

【0011】ここに厚膜とは、電極材料をペースト状に
して塗布し硬化させることにより厚く形成される膜を意
味する。また、電子素子とは抵抗体、インダクタ素子な
どの電子部品の主要部を構成する素子を意味する。
Here, the term "thick film" means a film which is formed thick by applying and curing an electrode material in the form of a paste. Further, the electronic element means an element constituting a main part of an electronic component, such as a resistor and an inductor element.

【0012】この構成にすることにより、狭いパターン
の一対の第2上面電極が先に形成され、その第2上面電
極により挟まれた凹部に粘度の低いペーストが流し込ま
れて硬化させることにより保護膜が形成されているた
め、保護膜の表面は平坦化され、かつ、第2上面電極
は、保護膜が形成される前のほぼ平坦な状態で形成され
ているため、ファインパターンで形成され、0.1mm
程度の非常に細いパターンでも正確に認識することがで
きるように形成されている。なお、この第2上面電極
は、ペースト状電極材料を印刷などにより塗布して硬化
させることにより形成する厚膜により形成されているた
め、図1に示されるように底部で広く、上部で狭いテー
パ状に形成される。そのため、その両電極間に印刷され
る粘度の小さい保護膜用のペーストは第2上面電極の側
壁に覆い重なるように設けられ、硬化する。
According to this structure, a pair of second upper electrodes having a narrow pattern are formed first, and a paste having a low viscosity is poured into a concave portion sandwiched between the second upper electrodes and is cured to form a protective film. Are formed, the surface of the protective film is flattened, and the second upper surface electrode is formed in a substantially flat state before the protective film is formed. .1mm
It is formed so that even a very thin pattern can be accurately recognized. Since the second upper surface electrode is formed of a thick film formed by applying and curing a paste-like electrode material by printing or the like, as shown in FIG. It is formed in a shape. Therefore, the paste for the low-viscosity protective film printed between the two electrodes is provided so as to cover the side wall of the second upper electrode and is cured.

【0013】前記第2上面電極上にさらに一対の第3上
面電極が設けられていることにより、第3上面電極は、
ほぼ平坦面に数μm程度に形成されればよいため、より
一層電極パターンをファインパターンにより形成するこ
とができる。
[0013] By further providing a pair of third upper electrodes on the second upper electrode, the third upper electrode is
Since it is sufficient that the electrode pattern is formed on a substantially flat surface with a thickness of about several μm, the electrode pattern can be further formed by a fine pattern.

【0014】本発明によるチップ抵抗器の製法は、
(a)絶縁性基板の両端部に、一対の第1上面電極を設
け、(b)前記一対の第1上面電極の一部に重なり、所
定の形状になるように前記絶縁性基板上に抵抗体を形成
し、(c)前記一対の第1上面電極の露出する表面のそ
れぞれに一対の第2上面電極を形成し、(d)該一対の第
2上面電極により挟まれる前記抵抗体の表面に粘度の小
さいペーストを塗布して硬化させることにより表面が平
坦な保護膜を形成することを特徴とする。
The method of manufacturing the chip resistor according to the present invention is as follows.
(A) a pair of first upper electrodes are provided at both ends of the insulating substrate; and (b) a resistor is formed on the insulating substrate so as to overlap a part of the pair of first upper electrodes and form a predetermined shape. (C) forming a pair of second upper electrodes on each of the exposed surfaces of the pair of first upper electrodes, and (d) a surface of the resistor sandwiched between the pair of second upper electrodes. A protective film having a flat surface is formed by applying a low-viscosity paste and curing the paste.

【0015】前記粘度の小さいペーストとして50Pa
・s以下の粘度のペーストを使用することにより、一対
の第2上面電極の間にペーストが流れ込んで、表面が平
坦な保護膜を形成することができる。
The paste having a small viscosity is 50 Pa
By using a paste having a viscosity of not more than s, the paste flows between the pair of second upper electrodes, and a protective film having a flat surface can be formed.

【0016】[0016]

【発明の実施の形態】つぎに、本発明のチップ抵抗器に
ついて、図面を参照しながら説明をする。本発明による
チップ抵抗器は、その一実施形態の断面説明図が図1に
示されるように、たとえばアルミナなどからなる、平面
形状が矩形状の絶縁性基板1上の、相対向する両端部
に、一対の第1上面電極21a、31aが設けられてお
り、その一対の第1上面電極21a、31aと両端部が
電気的に接続されるように、電子素子、図1に示される
例では抵抗体4が基板1上に設けられている。この一対
の第1上面電極21a、31a上に一対の厚膜の第2上
面電極21b、31bがそれぞれ設けられており、その
一対の第2上面電極21b、31bの間で抵抗体4の表
面に、第2上面電極21b、31bの側壁を覆って表面
が平坦になるように、粘度の小さいペーストを硬化させ
ることにより、保護膜5が設けられている。
Next, a chip resistor according to the present invention will be described with reference to the drawings. A chip resistor according to the present invention is, as shown in FIG. 1 in a cross-sectional explanatory view of one embodiment thereof, provided at opposite ends of an insulating substrate 1 made of, for example, alumina and having a rectangular planar shape. A pair of first upper electrodes 21a, 31a are provided, and the electronic element, in the example shown in FIG. 1, a resistor is provided so that the pair of first upper electrodes 21a, 31a are electrically connected to both ends. A body 4 is provided on the substrate 1. A pair of thick second upper electrodes 21b and 31b are provided on the pair of first upper electrodes 21a and 31a, respectively. The surface of the resistor 4 is provided between the pair of second upper electrodes 21b and 31b. The protective film 5 is provided by hardening a paste having a low viscosity so as to cover the side walls of the second upper electrodes 21b and 31b and to make the surface flat.

【0017】すなわち、この種の電子部品を製造するに
は、電極材料や抵抗体などの電子素子を構成する材料は
ガラスまたは樹脂によりペースト状にしたものを印刷な
どにより塗布し、600〜900℃程度で焼成(ガラス
ペーストの場合)、または200〜240℃程度で硬化
(樹脂ペーストの場合)させることにより形成する厚膜
法と、スパッタリング法などにより成膜してフォトリソ
グラフィ工程によりパターニングすることにより形成す
る薄膜法とがあるが、本発明では安価に製造することが
できる厚膜法を主として用い、少なくとも第2上面電極
21b、31bおよび保護膜5が厚膜により形成されな
がら、非常に小形のチップ型電子部品でも、その上面電
極がファインパターンで形成されていることに特徴があ
る。
That is, in order to manufacture this kind of electronic component, a material constituting an electronic element such as an electrode material and a resistor is formed by pasting glass or resin into a paste and is applied by printing or the like. By baking (in the case of a glass paste) or curing at a temperature of about 200 to 240 ° C. (in the case of a resin paste), and by forming a film by a sputtering method and patterning by a photolithography process. Although there is a thin film method for forming, the present invention mainly uses a thick film method which can be manufactured at a low cost, and at least the second upper surface electrodes 21b, 31b and the protective film 5 are formed of a thick film while a very small-sized method is used. Chip-type electronic components are also characterized in that their top electrodes are formed in a fine pattern.

【0018】基板1は、たとえばアルミナ、サファイ
ア、またはSiウェハなどが用いられる。厚膜の電極材
料としては、一般には金属粉末とガラスまたは樹脂とを
混合してペースト状にしたものが使用され、混入する金
属粉末により、Ag系、Ag-Pd系、Au系などを用
いられているが、図1に示される例では、第1上面電極
21a、31aとして、Au系ガラスペーストからなる
厚膜電極が用いられ、第2上面電極21b、31bとし
て、Ag系樹脂ペーストが用いられている。ここに
「系」とは、Agを主体としながらPdなどの他の元素
が添加されるものを含むことを意味する。
As the substrate 1, for example, alumina, sapphire, or Si wafer is used. As a thick-film electrode material, generally, a material obtained by mixing a metal powder and glass or a resin to form a paste is used, and depending on the metal powder to be mixed, an Ag-based, Ag-Pd-based, Au-based, or the like is used. However, in the example shown in FIG. 1, a thick film electrode made of an Au-based glass paste is used as the first upper electrodes 21a and 31a, and an Ag-based resin paste is used as the second upper electrodes 21b and 31b. ing. Here, the term “system” includes a substance mainly containing Ag and to which other elements such as Pd are added.

【0019】図1に示される例では、第2上面電極21
b、31bの間に保護膜5が形成されて第2上面電極2
1b、31bと保護膜5とがほぼ等しい高さになった後
に、第2上面電極21b、31b上にAg系樹脂ペース
トからなる第3上面電極21c、31cが形成されてい
る。また、基板1の裏面で、上面電極に対応する両端部
にAu系ガラスペーストまたはAg系樹脂ペーストを塗
布して硬化させることにより裏面電極22、32が形成
されており、その各上面電極21、31および裏面電極
22、32とを接続するように絶縁性基板1の側面に側
面電極23、33がAg系樹脂ペーストからなる厚膜電
極により形成されている。この電極の表面に、図示しな
いNiメッキおよびハンダメッキからなるメッキ層が設
けられることにより、一対の電極2、3が形成されてい
る。
In the example shown in FIG. 1, the second upper electrode 21
a protective film 5 is formed between the first upper electrode 2
After the heights of 1b, 31b and the protective film 5 are substantially equal, the third upper electrodes 21c, 31c made of Ag-based resin paste are formed on the second upper electrodes 21b, 31b. Further, on the back surface of the substrate 1, Au-based glass paste or Ag-based resin paste is applied to both ends corresponding to the upper surface electrode and cured to form rear surface electrodes 22, 32, and the upper surface electrodes 21, 32 are formed. Side electrodes 23 and 33 are formed on the side surfaces of the insulating substrate 1 by thick film electrodes made of an Ag-based resin paste so as to connect the base 31 and the back electrodes 22 and 32. A pair of electrodes 2 and 3 is formed by providing a plating layer made of Ni plating and solder plating (not shown) on the surface of this electrode.

【0020】抵抗体4は、たとえば酸化ルテニウム(R
uO2)および抵抗値調整のためのAg、Pdなどをガ
ラスペーストまたは樹脂ペーストに混入したペースト材
料を、印刷などにより所望の形状に塗布して硬化させる
ことにより形成されている。なお、抵抗体4は、厚膜で
はなく、Ni-Cr系、Ta系、Ta-N系、TaSiO
2のようなTa-Si系などの金属膜を所望の抵抗値に応
じて選択してスパッタリングなどにより成膜して所望の
形状にパターニングすることにより薄膜で形成されても
よい。
The resistor 4 is made of, for example, ruthenium oxide (R
It is formed by applying a paste material obtained by mixing uO 2 ) and Ag, Pd or the like for adjusting a resistance value into a glass paste or a resin paste into a desired shape by printing or the like and curing the paste. Note that the resistor 4 is not a thick film, but a Ni—Cr-based, Ta-based, Ta—N-based, TaSiO
It may be formed as a thin film by selecting a Ta-Si based metal film such as 2 according to a desired resistance value, forming a film by sputtering or the like, and patterning it into a desired shape.

【0021】保護膜5は、エポキシ樹脂のような樹脂ペ
ーストを印刷などにより塗布して硬化させることにより
形成されている。通常は、この種の印刷により塗布する
ペーストは、粘度が小さいと横に垂れてしまい、所望の
形状に形成し難いため、粘度が200Pa・s程度、少
なくとも100Pa・s程度以上のものが使用される。
しかし、本発明では、この粘度を小さくして、50Pa
・s以下の流れやすいペーストを使用していることに特
徴がある。
The protective film 5 is formed by applying and curing a resin paste such as an epoxy resin by printing or the like. Normally, pastes applied by this type of printing have a viscosity of about 200 Pa · s, and at least about 100 Pa · s or more, because the paste drips sideways when the viscosity is small and it is difficult to form a desired shape. You.
However, in the present invention, this viscosity is reduced to 50 Pa
-It is characterized by using a paste that is easy to flow, s or less.

【0022】すなわち、本発明では、第2上面電極21
b、31bが形成されており、その間に流し込むかたち
で充填されているため、横に垂れることはない。すなわ
ち、図2に示されるように、製造段階では、大きな基板
に何万個もの抵抗器が一度に製造され、最終的にライン
L1で、バー状に分割し、さらにラインL2で個々のチ
ップに分割される。そのため、一対の電極は横方向に複
数列で並び、図2の矢印で示されるように、その一対の
電極21、31間ごとに粘度の小さい樹脂ペーストがス
キージなどにより充填されるように塗布されている。そ
の結果、印刷のマスクがしっかりと位置合せされていな
くても、一対の電極列の間に樹脂ペーストが塗布される
と共に、粘度が小さいためその表面は平坦化され、平坦
な保護膜5が得られる。なお、一対の第2上面電極21
b、31bは同様にペーストの塗布により形成されてお
り、多少根元はだれるため、保護膜5はそのだれた根元
部分上に重なるように形成される。
That is, in the present invention, the second upper electrode 21
Since b and 31b are formed and are filled in such a way that they are poured, they do not hang sideways. That is, as shown in FIG. 2, in the manufacturing stage, tens of thousands of resistors are manufactured at a time on a large substrate, and finally divided into bars in line L1, and further divided into individual chips in line L2. Divided. Therefore, a pair of electrodes are arranged in a plurality of rows in the horizontal direction, and as shown by arrows in FIG. 2, a resin paste having a low viscosity is applied between the pair of electrodes 21 and 31 so as to be filled with a squeegee or the like. ing. As a result, even if the printing mask is not properly aligned, the resin paste is applied between the pair of electrode rows and the surface is flattened due to low viscosity, so that the flat protective film 5 is obtained. Can be The pair of second upper electrodes 21
Similarly, b and 31b are formed by application of a paste, and the base is slightly peeled off. Therefore, the protective film 5 is formed so as to overlap on the part where the base is broken.

【0023】図1に示される例では、保護膜5が一層の
例で示されているが、抵抗体4の表面にまず第1保護膜
を形成し、レーザトリミングの際に削られた抵抗体の粉
末などが付着して抵抗特性に影響しないようにし、さら
にレーザトリミング後にトリミングにより掘られた溝を
埋める第2保護膜を設け、その上に最終的な第3保護膜
を形成する3層構造、または第1保護膜と第3保護膜に
よる2層構造などで形成される場合もある。これらの場
合も、最終的な保護膜が、第2上面電極が形成された後
に、粘度の小さいペーストを塗布して硬化させることに
より形成される。
In the example shown in FIG. 1, the protective film 5 is shown as a single layer, but a first protective film is first formed on the surface of the resistor 4 and the resistor 5 is removed by laser trimming. A three-layer structure in which a powder or the like is not attached to affect the resistance characteristics, and a second protective film is provided to fill the trench dug by laser trimming, and a final third protective film is formed thereon. Or a two-layer structure including a first protective film and a third protective film. Also in these cases, the final protective film is formed by applying and curing a paste having a low viscosity after the second upper surface electrode is formed.

【0024】なお、この最終的な保護膜5は、高温で焼
成すると抵抗体4の抵抗値が変化する可能性があるた
め、前述の例のように、エポキシ樹脂などからなる樹脂
製ペーストを塗布して200〜240℃程度で硬化させ
るのが好ましい。しかし、ホウケイ酸鉛ガラスなどを用
いたガラス系のペーストを印刷して、600〜900℃
程度で焼結することもできる。
Since the final protective film 5 may change its resistance value when fired at a high temperature, a resin paste made of an epoxy resin or the like is applied as in the above-described example. Then, it is preferable to cure at about 200 to 240 ° C. However, printing a glass paste using lead borosilicate glass or the like,
Sintering can be performed to a degree.

【0025】つぎに、このチップ抵抗器の製法につい
て、図3に示されるフローチャートを参照しながら説明
する。なお、図1には1個分のチップ抵抗器の断面説明
図が示されているが、実際に製造する場合は、前述の図
2に示されるように、6cm×7cm程度の大きな基板
に1万〜5万個分程度の電極や抵抗体を同時に形成し、
バー状に切断して露出する側面に側面電極を形成し、さ
らにその後バー状に連なったチップ抵抗器を1個1個に
切断分離することにより製造される。
Next, a method of manufacturing the chip resistor will be described with reference to a flowchart shown in FIG. FIG. 1 shows a cross-sectional explanatory view of one chip resistor. However, when actually manufacturing the chip resistor, as shown in FIG. 2 described above, one chip resistor is mounted on a large substrate of about 6 cm × 7 cm. About 50,000 to 50,000 electrodes and resistors are formed at the same time,
It is manufactured by forming side electrodes on the exposed side surfaces by cutting it into a bar shape, and then cutting and separating the chip resistors connected in a bar shape one by one.

【0026】まず、基板1裏面の所定の場所にAg系グ
レーズペーストまたはAu系金属有機物からなる電極材
料のペーストを印刷する。そして、600〜900℃程
度で焼成することにより厚膜の裏面電極22、32(図
1参照)を形成する(S1)。ついで、基板1表面の裏
面電極22、32に対応する部分(チップ抵抗器の両端
部)に、たとえばAu系またはAg系の金属有機物(ガ
ラスペースト)からなる電極材料を印刷により塗布して
焼成することにより、第1上面電極21a、31aを形
成する(S2)。その後、酸化ルテニウム(RuO2
をガラスペーストに混入した抵抗体ペースト材料を両端
の第1表面電極21a、31aの間の基板1上に、その
上面電極21a、31aの一部にかかるように、所定の
形状で印刷して焼成することにより抵抗体4を形成する
(S3)。
First, an Ag-based glaze paste or a paste of an electrode material made of an Au-based metal organic material is printed on a predetermined location on the back surface of the substrate 1. Then, baking is performed at about 600 to 900 ° C. to form thick back electrodes 22 and 32 (see FIG. 1) (S1). Next, an electrode material made of, for example, an Au-based or Ag-based metal organic material (glass paste) is applied to portions corresponding to the back electrodes 22 and 32 (both ends of the chip resistor) on the surface of the substrate 1 by printing and sintering. Thereby, the first upper surface electrodes 21a and 31a are formed (S2). Then, ruthenium oxide (RuO 2 )
Is printed in a predetermined shape on the substrate 1 between the first surface electrodes 21a and 31a at both ends so as to cover a part of the upper surface electrodes 21a and 31a, and is baked. Thus, the resistor 4 is formed (S3).

【0027】その後、一対の第1上面電極21a、31
aにプローブ電極を接触させて抵抗値を測定しながら、
所望の抵抗値になるようにレーザトリミングを行い抵抗
値の調整を行う(S4)。ついで、たとえばAgとPd
を樹脂に混合したAg系有機ペースト(樹脂ペースト)
からなる電極材料を、第1上面電極21a、31aの上
に印刷により塗布して200℃程度で硬化させることに
より、第2上面電極21b、31bを形成する(S
5)。
Thereafter, the pair of first upper electrodes 21a, 31
While contacting the probe electrode to a and measuring the resistance value,
Laser trimming is performed to adjust the resistance value to a desired resistance value (S4). Then, for example, Ag and Pd
-Based organic paste (resin paste) mixed with resin
Is formed on the first upper electrodes 21a and 31a by printing and cured at about 200 ° C. to form the second upper electrodes 21b and 31b (S
5).

【0028】つぎに、マスクを表面に載せて、粘度が5
0Pa・s以下のエポキシ樹脂からなる樹脂ペーストを
印刷により第2上面電極21b、31bの間隙部に塗布
する。この際、図2に示されるように、第2上面電極2
1b、31bの間隙部に沿って、表面に設けられるマス
ク上のペーストをスキージにより塗りこむことにより、
粘度の小さいペーストが第2上面電極21b、31bの
間に流れ込むように塗布される。そして、200〜24
0℃程度で硬化させることにより、表面が平坦な保護膜
5が形成される(S6)。その後、第2上面電極21
b、31bの上に同様の材料により第3上面電極21
c、31cを5μm程度の厚さに形成する(S7)。第
2上面電極21b、31bのパターンは正確に形成され
ているため、この第3上面電極21c、31cはなくて
も良いが、第3上面電極21c、31cは、ほぼ平坦面
に形成できるため、より一層ファインパターンで得られ
る。
Next, a mask is placed on the surface and the viscosity becomes 5
A resin paste made of an epoxy resin of 0 Pa · s or less is applied to the gap between the second upper electrodes 21b and 31b by printing. At this time, as shown in FIG.
By applying a paste on a mask provided on the surface with a squeegee along the gap between 1b and 31b,
A paste having a low viscosity is applied so as to flow between the second upper electrodes 21b and 31b. And 200 to 24
By curing at about 0 ° C., the protective film 5 having a flat surface is formed (S6). Then, the second upper surface electrode 21
b, 31b and a third upper electrode 21 made of a similar material.
c and 31c are formed to a thickness of about 5 μm (S7). Since the patterns of the second upper electrodes 21b and 31b are accurately formed, the third upper electrodes 21c and 31c may not be provided. However, since the third upper electrodes 21c and 31c can be formed on a substantially flat surface, A finer pattern can be obtained.

【0029】ついで、大きな基板を一対の上面電極2
1、31を結ぶ方向と垂直な方向に並ぶ一列ごとに分離
されるように、図2のラインL1でバー状に切断する
(S8)。そして、上面電極21、31と裏面電極2
2、32とを接続するようにAg系樹脂ペーストからな
る電極材料を塗布して硬化させることにより、側面電極
23、33を形成する(S9)。その後、バー状に連結
されているチップ抵抗器を、図2のラインL2でチップ
状に分割し(S10)、電極の露出面にNiメッキおよ
びPb/Snなどからなるハンダメッキを行うことによ
り、図1に示されるチップ抵抗器が得られる(メッキ層
は図示せず)。
Next, a large substrate is placed on a pair of upper electrodes 2.
2 is cut in a bar shape along the line L1 in FIG. 2 so as to be separated for each line arranged in a direction perpendicular to the direction connecting the lines 1 and 31 (S8). Then, the upper surface electrodes 21 and 31 and the back surface electrode 2
By applying and curing an electrode material made of an Ag-based resin paste so as to connect the electrodes 2 and 32, the side electrodes 23 and 33 are formed (S9). Thereafter, the chip resistors connected in a bar shape are divided into chips in a line L2 in FIG. 2 (S10), and the exposed surfaces of the electrodes are plated with Ni and Pb / Sn by solder plating. The chip resistor shown in FIG. 1 is obtained (the plating layer is not shown).

【0030】本発明によれば、非常に小形化して、段差
の大きい部分に細いパターンの電極を精度良く形成でき
ない場合でも、段差の大きくない初期に第2上面電極が
形成され、その後に粘度の小さいペーストの塗布と硬化
により保護膜が形成されているため、保護膜の表面を平
坦で第2上面電極の間のみに形成される。さらに、第2
上面電極上に第3上面電極を形成することにより、ほぼ
平坦な表面上に形成されるため、より一層ファインパタ
ーンで形成され、小さなチップ抵抗器で、0.1mm程
度しかない電極幅でも、非常に正確に形成される。
According to the present invention, even when the size of the electrode is extremely small and a fine pattern electrode cannot be formed with high accuracy on a portion having a large step, the second upper surface electrode is formed at an early stage when the step is not large, and thereafter the viscosity of the second upper electrode is reduced. Since the protective film is formed by applying and curing a small paste, the surface of the protective film is flat and formed only between the second upper electrodes. Furthermore, the second
By forming the third upper surface electrode on the upper surface electrode, the third upper surface electrode is formed on a substantially flat surface. Therefore, the third upper surface electrode is formed with a finer pattern, and a very small chip resistor is used. Formed exactly.

【0031】前述の例は、チップ抵抗器の例であった
が、チップインダクタやチップヒューズのように、チッ
プ型基板の両端部に一対の電極を有し、その一対の電極
と接続されるように抵抗体のような電子素子が形成さ
れ、その表面に保護膜が形成される場合でも同様に先に
上面電極を形成し、その間に粘度の小さいペーストを塗
布して硬化させることにより表面が平坦な保護膜を形成
することができる。
The above-described example is an example of a chip resistor. However, like a chip inductor or a chip fuse, a chip-type substrate has a pair of electrodes at both ends and is connected to the pair of electrodes. In the case where an electronic element such as a resistor is formed on the surface and a protective film is formed on the surface, the upper surface electrode is formed first, and a low-viscosity paste is applied and cured during that time to flatten the surface. Protective film can be formed.

【0032】[0032]

【発明の効果】本発明によれば、非常に小形のチップ型
電子部品でも、その表面の電極が正確なパターンで形成
されているため、実装する際に上面電極をモニターする
ことにより、部品の正確な位置合せをするこができる。
さらに、実装の際に真空吸引する場合でも、保護膜の表
面が平坦に形成されているため、その部分で吸引するこ
とができ、非常に小形で真空吸引する場所がない場合で
も、確実に吸引することができる。その結果、チップ電
子部品のさらなる小形化に大きく寄与する。
According to the present invention, the electrodes on the surface of even a very small chip type electronic component are formed in an accurate pattern. Accurate alignment can be performed.
Furthermore, even when vacuum suction is performed at the time of mounting, since the surface of the protective film is formed flat, suction can be performed at that part. can do. As a result, it greatly contributes to further miniaturization of the chip electronic component.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるチップ抵抗器の一実施形態を示す
断面説明図である。
FIG. 1 is an explanatory sectional view showing one embodiment of a chip resistor according to the present invention.

【図2】図1のチップ抵抗器の製造工程における大きな
基板の平面説明図である。
FIG. 2 is an explanatory plan view of a large substrate in a manufacturing process of the chip resistor of FIG. 1;

【図3】図1のチップ抵抗器を製造する一例のフローチ
ャートである。
FIG. 3 is a flowchart of an example of manufacturing the chip resistor of FIG. 1;

【図4】従来のチップ抵抗器の構造例を示す断面説明図
である。
FIG. 4 is an explanatory sectional view showing a structural example of a conventional chip resistor.

【図5】従来のチップ抵抗器における他の構造例を示す
断面説明図である。
FIG. 5 is an explanatory sectional view showing another example of the structure of the conventional chip resistor.

【符号の説明】[Explanation of symbols]

1 基板 2、3 電極 4 抵抗体 5 保護膜 21a、31a 第1上面電極 21b、31b 第2上面電極 21c、31c 第3上面電極 DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 electrode 4 Resistor 5 Protective film 21a, 31a 1st upper surface electrode 21b, 31b 2nd upper surface electrode 21c, 31c 3rd upper surface electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板と、該基板の相対向する両端
部に設けられる一対の第1上面電極と、該一対の第1上
面電極と両端部が電気的に接続されるように前記基板上
に設けられる電子素子と、前記一対の第1上面電極上に
それぞれ設けられる一対の厚膜の第2上面電極と、粘度
の小さいペーストを硬化させることにより、前記一対の
第2上面電極の側壁を覆って表面が平坦になるように、
前記電子素子の表面に設けられる保護膜とからなるチッ
プ型電子部品。
1. An insulating substrate, a pair of first upper electrodes provided at opposite ends of the substrate, and the substrate so that both ends of the pair of first upper electrodes are electrically connected to each other. An electronic element provided thereon, a pair of thick-film second upper electrodes provided on the pair of first upper electrodes, and a side wall of the pair of second upper electrodes by curing a paste having a low viscosity. So that the surface becomes flat
A chip-type electronic component comprising a protective film provided on a surface of the electronic element.
【請求項2】 前記第2上面電極上にさらに一対の第3
上面電極が設けられてなる請求項1記載のチップ型電子
部品。
A second pair of third electrodes on the second upper surface electrode;
The chip-type electronic component according to claim 1, further comprising an upper electrode.
【請求項3】 (a)絶縁性基板の両端部に、一対の第
1上面電極を設け、(b)前記一対の第1上面電極の一
部に重なり、所定の形状になるように前記絶縁性基板上
に抵抗体を形成し、(c)前記一対の第1上面電極の露
出する表面のそれぞれに一対の第2上面電極を形成し、
(d)該一対の第2上面電極により挟まれる前記抵抗体の
表面に粘度の小さいペーストを塗布して硬化させること
により表面が平坦な保護膜を形成することを特徴とする
チップ抵抗器の製法。
3. A pair of first upper electrodes are provided at both ends of an insulating substrate, and the insulating layer is formed so as to overlap a part of the pair of first upper electrodes and have a predetermined shape. (C) forming a pair of second upper surface electrodes on each of the exposed surfaces of the pair of first upper surface electrodes,
(d) A method for manufacturing a chip resistor, wherein a low-viscosity paste is applied to the surface of the resistor sandwiched between the pair of second upper electrodes and cured to form a protective film having a flat surface. .
【請求項4】 前記粘度の小さいペーストとして50P
a・s以下の粘度のペーストを使用する請求項3記載の
チップ抵抗器の製法。
4. The paste having a small viscosity is 50P.
4. The method for manufacturing a chip resistor according to claim 3, wherein a paste having a viscosity of not more than a · s is used.
JP2000148674A 2000-05-19 2000-05-19 Chip resistor manufacturing method Expired - Fee Related JP4326670B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000148674A JP4326670B2 (en) 2000-05-19 2000-05-19 Chip resistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000148674A JP4326670B2 (en) 2000-05-19 2000-05-19 Chip resistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2001332407A true JP2001332407A (en) 2001-11-30
JP4326670B2 JP4326670B2 (en) 2009-09-09

Family

ID=18654664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000148674A Expired - Fee Related JP4326670B2 (en) 2000-05-19 2000-05-19 Chip resistor manufacturing method

Country Status (1)

Country Link
JP (1) JP4326670B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027501A (en) * 2005-07-19 2007-02-01 Tateyama Kagaku Kogyo Kk Chip resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027501A (en) * 2005-07-19 2007-02-01 Tateyama Kagaku Kogyo Kk Chip resistor
JP4512004B2 (en) * 2005-07-19 2010-07-28 立山科学工業株式会社 Chip resistor

Also Published As

Publication number Publication date
JP4326670B2 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
JP4722318B2 (en) Chip resistor
JP4204029B2 (en) Chip resistor
JP2002025802A (en) Chip resistor
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP4384787B2 (en) Chip resistor
US20030092250A1 (en) Method of making chip-type electronic device provided with two-layered electrode
JP2001332407A (en) Chip type electronic parts and method of manufacturing chip resistor
JP2003045703A (en) Chip resistor and manufacturing method therefor
JP2001351801A (en) Chip resistor
US5169493A (en) Method of manufacturing a thick film resistor element
JP4295035B2 (en) Manufacturing method of chip resistor
JP3447728B2 (en) Chip resistor
JP2806802B2 (en) Chip resistor
JP3297642B2 (en) Chip resistor
JP2002246206A (en) Chip resistor and its manufacturing method
JPH04372101A (en) Square-shaped chip resistor and its manufacture
JP2003151425A (en) Chip type current fuse and its manufacturing method
JP2003297670A (en) Chip type composite part
JP2003272901A (en) Thick film resistor and its manufacturing method
JP2000332378A (en) Manufacture of wiring substrate
TW202249038A (en) Chip component
JP2949072B2 (en) Manufacturing method of ball grid array type parts
JPH09120902A (en) Chip electronic part and method for manufacturing the same
JPH0277101A (en) Thick-film chip resistance for hybrid integrated circuit and manufacture thereof
JPH01307291A (en) Manufacture of substrate mounting circuit using independent resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4326670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees