JP2001238452A - コンバータ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＷＭコンバータで、広範囲で高力率を得る
為にデジタル制御回路を使用する場合に、主回路電流の
通過素子数を減らし、回路損失を低減し、効率向上を目
指すには、演算量が膨大になる。 【解決手段】（１）入力電圧極性検出用フォトカプラ１
１の出力を入力した制御回路１０で、電源電圧のゼロク
ロスタイミング等を推定し、ゼロクロスもしくは電圧ピ
ーク毎に出力電圧を検出して電圧制御演算を行ない、電
圧制御演算の頻度を下げる。 （２）ゼロクロスより４５度と１３５度遅れたタイミン
グで出力電圧を検出して電圧制御演算を行い、電圧制御
演算の頻度を下げる。 （３）ゼロクロスより４５度と１３５度遅れたタイミン
グで出力電圧を検出し、その差が一定以上になれば、平
滑手段の異常とする、 （４）ゼロクロスで２つのアームのスイッチング動作を
切り替えるときに、ＯＦＦすべき側を優先してＯＦＦ動
作を行い、次の演算タイミングで残りのアームをＯＮす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電力を直流電
力に変換する回路に関するものであり、パルス幅変調技
術を用いて、入力電流に含まれる高調波成分が少なくな
るように制御される高力率なコンバータ回路に関するも
のである。

【０００２】

【従来の技術】従来、電源高調波歪みを抑制し力率改善
の機能を有する電源装置は、交流入力電流が正弦波状と
なるよう制御する昇圧コンバータ回路を具備している。
例えば、特開昭６３−２２４６９８号公報等に述べられ
ているように、特に単相入力電源では回路構成が簡単な
ことから入力電圧を整流後、昇圧コンバータ回路で入力
電流を制御している。この従来技術は、図１１に示すよ
うな構成となる。すなわち、交流電源１を一旦整流ダイ
オード回路１０２ａ、１０２ｂ、１０２ｃ、１０２ｄで
整流後、リアクトル１０６とスイッチング素子１０３と
ダイオード１０４と平滑コンデンサ７で構成された昇圧
コンバータ回路で直流電源を作り、負荷８に供給するも
のである。

【０００３】図１２は、図１１の回路を制御する制御回
路１１０の制御ブロック図である。図１２において、比
較手段１３７において設定直流電圧Ｖdc*と図１１の抵
抗９a、９bより得られた実際の直流電圧Ｖdcとの誤差Ｖ
errを得て、補償フィルタ１３２を経由して、図１１の
抵抗１１１a、１１１bにより得られた整流出力｜Ｖac｜
を乗算器１３１に入力し、設定電流情報｜Ｉac*｜を得
る。この｜Ｉac*｜は、図１１の抵抗１１３の両端電圧
で検出された実際の入力電流情報｜Ｉac｜と比較手段１
３８で比較され、その誤差情報｜Ｉac ｜errが得られ、
補償フィルタ１３３に送られる。補償フィルタ１３３で
は入力電流波形制御が安定になるためのフィルタ演算が
行われる。補償フィルタ１３３の出力は比較器１３４に
送られ、発振器１３５からの出力信号と比較され、パル
ス幅変調信号ＰＷＭout となる。パルス幅変調信号ＰＷ
Ｍout は図１１においてゲート駆動回路１０５を経てス
イッチング素子１０３を駆動制御する。

【０００４】また、図１３は、図１１の回路における電
力の通過素子である整流ダイオードの数を減少させた回
路であり、昇圧型ＰＷＭコンバータによるものである。
交流電源１はリアクトル２０６を経由して下アームがス
イッチング素子３a、３bと整流ダイオード２a、２bで構
成され、上アームが高速ダイオード４a、４bで構成され
た整流ブリッジ回路に入力される。整流ブリッジ回路の
出力には、図１１の場合と同様に、平滑コンデンサ７、
負荷８および出力電圧検出用の抵抗９a、９bが接続され
ている。また、入力電流波形の検出のために、電流セン
サ２１３が具備され、また入力電圧波形の検出のためト
ランス２１１が具備されている。図１１の場合と同様の
入力電流波形情報｜Ｉac｜を得るためにダイオードブリ
ッジ回路２５１a、２５１b、２５１c、２５１dが設けら
れ、その結果が制御回路１１０に送られる。同様に、図
１１の場合と同様の入力電圧波形情報｜Ｖac｜を得るた
めにダイオードブリッジ回路２１２a、２１２b、２１２
c、２１２dが設けられ、その結果が制御回路１１０に送
られる。制御回路１１０の処理構成は図１２と同じであ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術のうち前者では、交流電源の出力を一旦整流ダイオー
ド回路で整流したのち昇圧コンバータ回路を動作させて
いたため、回路上、主回路電流の通過素子数が多くな
り、基本的な損失が多くなるという課題を有している。

【０００６】また、従来技術の後者では、主回路電流の
通過素子数は減るものの、入力電圧波形検出や入力電流
波形の検出が複雑かつ大型になる。この検出が複雑にな
るために、検出のための消費電力なども無視できなくな
る。

【０００７】特に、直流出力電圧には電源周波数の２倍
の周波数の変動成分があり、変動成分が干渉しないよう
に平均電圧を一定に保ちながら高力率を得る方法も簡単
に実現できる方法が開示されていない。

【０００８】本発明は、従来のコンバータ回路のこのよ
うな課題を考慮し、特に広範囲で高力率を得るべくデジ
タル制御回路を使用する場合に、回路上、主回路電流の
通過素子数を減らし、回路損失を低減し、効率向上を目
指すコンバータ回路を提供することを目的とするもので
ある。

【０００９】

【課題を解決するための手段】請求項１から３までの本
発明は、単相ＰＷＭコンバータ回路において、出力電圧
の制御を簡便にする方法を提供するものであり、以下に
示す手段で構成する。 （１）出力電圧の制御演算の頻度を減らすために、交流
入力電源の電圧ゼロクロスを検出もしくは推定する手段
を有し、前記ＰＷＭコンバータ回路の出力電圧Vdcを検
出する直流電圧検出手段と、出力電圧の設定直流電圧Ｖ
dc*が等しくなるように、前記ＰＷＭデュティを変調す
るものであって、前記ＰＷＭコンバータ回路の出力電圧
Vdcを検出する直流電圧検出手段の出力検出と、前記出
力電圧の設定直流電圧Ｖdc*の検出と、２つの検出結果
に基づくＰＷＭデュティ変調の演算が、前記交流電源電
圧のゼロクロスタイミングもしくは電圧ピークのタイミ
ングの少なくとも一方のタイミングにて略同時に動作す
る。 （２）出力電圧の制御演算の頻度を減らすとともに、中
間コンデンサの容量不足による電圧リップルの影響をキ
ャンセルするために、前記、前記ＰＷＭコンバータ回路
の出力電圧Vdcを検出する直流電圧検出手段の出力検出
と、前記出力電圧の設定直流電圧Ｖdc*の検出と、２つ
の電圧検出結果に基づくＰＷＭデュティ変調の演算が、
前記交流電源電圧のゼロクロスタイミングから電源周波
数に対して４５degずれたタイミングと１３５degずれた
タイミングに略同時にて動作するまた、請求項４の本発
明は、単相ＰＷＭコンバータ回路において、平滑手段で
ある中間コンデンサの容量低下などに対する検出機能を
設けるもので、 （３）出力電圧の制御演算の頻度を減らすとともに、中
間コンデンサの容量不足による電圧リップルの影響をキ
ャンセルするために、交流入力電源の電圧ゼロクロスを
検出もしくは推定する手段を有し、前記ＰＷＭコンバー
タ回路の出力電圧Vdcを検出する直流電圧検出手段と、
出力電圧の設定直流電圧Ｖdc*が等しくなるように、前
記ＰＷＭデュティを変調するものであって、前記、前記
ＰＷＭコンバータ回路の出力電圧Vdcを検出する直流電
圧検出手段の出力検出と、前記出力電圧の設定直流電圧
Ｖdc*の検出と、２つの電圧検出結果に基づくＰＷＭデ
ュティ変調の演算が、前記交流電源電圧のゼロクロスタ
イミングから電源周波数に対して４５degずれたタイミ
ングと１３５degずれたタイミングに同期して動作させ
るとともに、２つの電圧検出結果の差を求め、差が一定
以上になったときには、出力電圧の平滑手段の動作異常
として、警報もしくは動作停止を行なう。また、請求項
５の本発明は、単相ＰＷＭコンバータ回路において、低
順方向電圧降下の整流ダイオードとファーストリカバリ
ー性能を有する高速ダイオードの２種類のダイオードと
スイッチング素子を用いてパルス幅変調制御するように
構成され、以下の手段により構成される。 （４）前記交流電源の電圧極性に基づき、前記２つのス
イッチング素子のうちの一方をパルス幅変調にて駆動
し、前記交流電源の電圧極性の変化時には、それまでパ
ルス幅変調駆動を行なっていたスイッチング素子をＯＦ
Ｆし、その後、もう一方のスイッチング素子のパルス幅
変調を開始する

【００１０】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。

【００１１】図１は、本発明にかかる第１の実施の形態
のコンバータ回路を示す構成図である。図１において、
交流電源１の出力端からチョーク６を経由して、スイッ
チング素子３aと高速ダイオード４ａの並列接続による
上アームと、スイッチング素子３ｂと高速ダイオード４
ｂの並列接続による下アームに接続されている。一方、
交流電源１のもう一方の出力端は、整流ダイオード２
ａ、２bに接続されており、これらの回路接続によりブ
リッジ回路を構成している。ブリッジ回路の出力には平
滑コンデンサ７、負荷８、及び抵抗９a、９bからなる出
力電圧検出回路が接続されている。また、交流電源１に
は、電流センサ１３と、抵抗１２およびフォトカプラ１
１からなる電圧極性検出回路が接続されている。フォト
カプラ１１の一次側に並列接続されたダイオード１５は
フォトカプラ１１の保護用である。電流センサ１３の出
力と、電圧極性検出回路はフォトカプラ１１の二次側か
らそれぞれ制御回路１０に検出情報を入力する。制御回
路１０は、入力電流の絶対値情報｜Ｉac｜と、電圧極性
情報ＰＣout 、直流電圧Ｖdcに基づき、スイッチング素
子３a、３bの適切なパルス幅変調出力ＰＷＭout を算出
し、振り分け手段４０を経由して、それぞれのスイッチ
ング素子の駆動制御回路５a、５bに出力する。

【００１２】次に制御回路１０の概要について、図２を
用いて説明する。図１でのフォトカプラ１１の出力ＰＣ
out は正弦波発生手段３６に入力され、正弦波の絶対値
を再生し、乗算器３１に入力される。正弦波発生手段３
６の動作は後述する。一方、直流電圧出力の設定値Ｖdc
* と実際の直流電圧Ｖdcとの差である電圧誤差信号Ｖer
rが加減算器３７にて求められ、補償フィルタ３２に入
力される。補償フィルタ３２では、直流電圧制御系が安
定動作するための補償演算を行う。補償演算内容は後述
する。補償フィルタ３２の結果は乗算器３１に送られ、
正弦波絶対値との乗算を行う。乗算結果は入力電流指令
値｜Ｉac｜* となり、入力電流相当値｜Ｉac｜と加減算
器３８にて比較され、入力電流誤差情報｜Ｉac｜err を
得る。直流電圧Vdcを設定値Vdc*に一致させるための演
算の詳細については後述する。

【００１３】入力電流相当値｜Ｉac｜は、電流センサ１
３と折り返し手段３９を経由して得られたものである。
入力電流相当値が得られるまでのプロセスについては後
述する。入力電流誤差情報｜Ｉac｜err は補償フィルタ
３３に送られ、入力電流制御系が安定に動作するための
補償演算を行う。補償フィルタ３３の結果は比較器３４
に送られ、発振器３５の出力と比較されてパルス幅変調
信号ＰＷＭoutを得る。パルス幅変調信号ＰＷＭoutは、
振り分け手段４０を経由して、図１のスイッチング素子
駆動制御回路５a、５bに送られて、スイッチング素子３
a、３bを駆動する。

【００１４】また、これらすべての演算は、発振器３５
の出力に同期して行うことにより、タイミング管理を容
易にしている。発振器３５の周波数は、スイッチング素
子３a、３bによるスイッチング周波数となるので、リア
クトル６での電流リップルによる電磁音が聞こえないよ
うに２０ｋＨｚ程度あるいはそれ以上の周波数値が採用
される。

【００１５】図３、図４は、図２の正弦波発生手段３６
の動作を示した波形図である。図３の波形図は入力電源
電圧Ｖacとフォトカプラ出力ＰＣout との関係を示した
ものである。入力電源電圧が所定の値を超えると、フォ
トカプラ１１がＯＮし、ＰＣout がＨｉレベルとなる。
図３で明らかなように、Ｈｉレベルの期間とＬｏレベル
の期間とは同じとは限らない。Ｈｉレベル期間とＬｏレ
ベル期間とを等しくするには、抵抗１２を小さくしてフ
ォトカプラ１１の一次側の電流を増加する必要がある。
しかしながら、これは現実的には消費電力を増加させて
しまい、主回路の損失を減少させる目的に矛盾をきた
す。Ｈｉレベル期間とＬｏレベル期間の一致しないフォ
トカプラ出力ＰＣoutを制御回路１０に入力し、制御回
路１０ではＰＣout 信号の立ち上がり時刻、ｔon(1)、
ｔon(2)、．．．および立ち下がり時刻ｔoff(1)、ｔoff
(2)、．．．を計測する。制御回路では、例えば、立ち
上がり時刻の間隔を求めると、入力電源の周期ｔacとな
る。すなわち入力電源の周波数を知ることができる。電
源周波数は一般に５０Ｈｚもしくは６０Ｈｚであるの
で、周期は２０ｍｓもしくは１６．７ｍｓとなり、スイ
ッチング周波数の周期５０μｓで４００カウントもしく
は３３３カウント程度になり、計測誤差などの影響があ
っても、容易に弁別することができる。同様のことは立
ち下り時刻の間隔を用いても行える。

【００１６】このようにして得られた電源周波数値は、
スイッチング周期毎にどれだけ電源位相が進んだかを算
出する。すなわち、スイッチング周期毎に５０Ｈｚの場
合には３６０／４００度ずつ進めていけばよく、６０Ｈ
ｚの場合は３６０／３３３度ずつ進めていけばよい。更
に又、負荷として脈動トルクを有するものをモータで駆
動するときなどに、モータ回転数と電源周波数との干渉
ポイントを回避するのにも用いられる。

【００１７】図４は、図３と同じ波形図から、電源電圧
のゼロクロス時刻の算出方法を示すものである。図４か
ら明らかなように、ＰＣoutの立ち上がり時刻ｔon(1)と
立ち下がり時刻ｔoff(1)との中間時刻ｔp は電源電圧の
ピーク時刻になる。したがって、ピーク時刻ｔp から９
０度（ｔac／４）遅れの時刻が立ち下がりのゼロクロス
時刻であり、ピーク時刻ｔpから２７０度（３・ｔac／
４）遅れの時刻が立ち上がりのゼロクロス時刻になる。
このゼロクロス時刻を用いて正弦波テーブルのゼロを読
み出すタイミングが決定できる。

【００１８】このようにして得られたゼロクロス時刻は
正弦波発生に用いられるとともに、図１のスイッチング
素子３ａ、３ｂのいずれを用いるかの判断にも用いられ
る。すなわち、フォトカプラ１１のＯＮが含まれている
１８０度期間の場合には、下アーム側のスイッチング素
子３ｂをスイッチングする必要があり、フォトカプラ１
１のＯＦＦが含まれていない１８０度期間の場合には、
上アーム側のスイッチング素子３ａをスイッチングする
必要がある。また、スイッチングに用いられない期間は
それぞれのスイッチング素子はＯＦＦとなる。図２で
は、正弦波発生手段３６の出力として振り分け手段４０
に入力して、ＰＷＭout信号から２つのスイッチング素
子用の制御信号を発生させている。振り分けの詳細は後
述する。

【００１９】図５は、実際の直流電圧Ｖdcと入力電圧波
形Vacとの関係を示す波形図である。Vacは単相の交流で
あり、電流波形が正弦波であっても、その電力Pacは電
源周波数の２倍の周波数のリップルを有しているため、
出力電圧Vdcを完全に一定にすることは、電解コンデン
サ７の容量を無限大にしないと困難である。また逆に、
無理やりVdcを一定電圧にしようとすると、入力電流波
形が正弦波ではなくなり、本来の目的である電力の有効
利用が実現できない。したがって、Vdcにリップルを許
容して、その平均電圧ＶdcAVを設定電圧Vdc*に近づける
ことになる。しかしながら、Vdcにリップルがあると、
図２の乗算器３１の出力である電流指令｜Ｉac｜*がゆ
らぐため、あらかじめVdc検出値に含まれているリップ
ル成分をフィルタ演算で除去する方法が採用されてい
た。このフィルタ演算は、電源周波数の２倍成分を十分
小さくするために、一般には、カットオフ周波数を非常
に低い周波数に設定している。このため、電圧制御系に
変動があった場合の過渡応答が悪化する、あるいは、デ
ジタル計算機でフィルタ演算を行う場合には演算桁数が
多く必要とする、などの課題があった。

【００２０】図５の波形において、入力電圧Vacのゼロ
クロス時刻の出力電圧Vdcはリップルの中心値になって
いるので、このタイミングのみを抽出することにより、
平均化演算処理を行うことなく出力電圧Vdｃの平均値を
得ることができる。つまり、演算回数は電源周波数の２
倍のみでありながら、その周波数を除去するフィルタ演
算を不要にでき、演算に要する負荷を大きく軽減でき
る。

【００２１】以下、図６を用いて、出力電圧制御に関す
る制御操作手順を説明する。図６の処理は、ゼロクロス
時刻ごとに開始されるものとする。処理６１において、
出力電圧Vdcおよび設定値Vdc*を制御回路１０に読み込
み、その誤差Vdcerrを算出する。この処理は図２の加減
算器３７に相当する。続いて処理６２において制御の補
償演算を行う。補償演算としては、誤差に「比例」した
ものと、誤差を「積分もしくは累積加算」したものとの
和などが用いられる。この処理は図２の補償演算手段３
２に相当する。なお、図５から明らかなように、入力電
圧波形のゼロクロス時刻以外に電圧のピーク（正負と
も）時刻に検出を行っても同様のことが実現できる。ま
た、ゼロクロス時刻と電圧ピーク時刻とで同じように行
っても同様のことが実現できる。

【００２２】図７は、図５、図６で説明した方法とは異
なる別の実施例による直流電圧の検出および制御方法の
原理を示すものである。図７では、ゼロクロス時刻か
ら、４５度遅れたタイミングおよび１３５度遅れたタイ
ミングに注目すると、直流電圧Vdcの最も高いところと
最も低いところがある。この２種類の値を交互に入力
し、加算平均していくことにより、やはりフィルタ演算
をしないで直流電圧の平均値を得ることができる。さら
にこの方法では、直流電圧の変動幅も把握でき、例えば
コンデンサ７の容量が少なくなっているなどの異常検出
も可能である。４５度および１３５度のタイミングは図
３、図４に示した方法から求めることができる。

【００２３】図８は、図７に示した検出方法での制御操
作手順の一例を示すものである。これらの処理は、ゼロ
クロス時刻より４５度および１３５度遅れたタイミング
ごとに行われるものとする。処理８１において、出力電
圧Vdcを読み込み、判断８２においてゼロクロス時刻か
ら４５度経過か１３５度経過かを調べ、４５度経過であ
れば処理を終了する。一方、１３５度経過であれば、処
理８３へ進み、今回の直流電圧値と前回すなわち４５度
経過時の直流電圧との加算平均を行なう。次に処理８４
に進み、このようにして得られた平均値をもって、設定
値Vdc*との差を演算し、処理８５の補償演算へと進む。
第一の実施形態と同じく、補償演算としては、誤差に
「比例」したものと、誤差を「積分もしくは累積加算」
したものとの和などが用いられる。次に、判断８６にお
いて２つの直流電圧値の差を算出し、あらかじめ設定し
たしきい値と比較する。差がしきい値を上回っていれば
処理８７へと進み、差がしきい値を下回っていれば処理
を終了する。処理８７ではコンデンサの容量が低下して
いる判断を下す。この判断により、警報もしくは停止な
どを行なう。

【００２４】図７、図８で示した実施形態でも、２つの
値を加算平均するというだけで、たかだか、電源周波数
の４倍の周波数の時間刻みでの簡単な計算で直流電圧の
平均値を検出することが可能になる。

【００２５】次に、図９および図１０を用いて、振り分
け回路３９の動作を説明する。図９は、発振回路３５の
出力と比較器３４の出力PWMoutと、振り分け回路３９の
出力結果などを示す波形図である。入力電圧Vacのゼロ
クロスになると、上アームのスイッチングと下アームス
イッチングとを切り替える必要が発生し、図９では、下
アームのスイッチングから上アームのスイッチングに切
り替わるときの波形をあらわしている。すなわち、ゼロ
クロス時刻Tzcの直後において、上下の双方のアームがO
FFである期間を設けている。図９では、離散時間的にチ
ェックタイミング毎に判断され、ｔkでゼロクロスを検
出して下アームのスイッチング（ＰＷＭ）をＯＦＦし、
次のチェックタイミングｔk+1で上アームのスイッチン
グ（ＰＷＭ）を開始する。

【００２６】このようなOFF期間を設定しておくのはス
イッチング素子３ａ、３ｂの特性に基づく。一般にスイ
ッチング素子においてはＯＮする時の方がＯＦＦする時
よりも速く動作する。このため、図１の構成のような上
下アームの構成においては、一方のアームをＯＦＦする
と同時に残りのアームをＯＮすると、ＯＦＦする方のア
ームがまだ完全にＯＦＦしていないうちに残りのアーム
がＯＮしてしまい、２つのアームが同時にＯＮしている
時間が生じる。同時にＯＮすると、コンデンサ７の電荷
を短絡することになり大電流が流れ、スイッチング素子
の破壊を招く。このため、絶対に、同時にＯＮしないよ
うにしておく必要がある。

【００２７】図１０は、図９の制御動作を順序的に行な
うためのフローチャートであり、この処理は、図９のチ
ェックタイミング毎に動作するものとする。最初に判断
９１において、Ｖacの立下がりのゼロクロスかどうかを
調べる。立下がりのゼロクロスを検出したならば、判断
９２に進み、そうでなければ終了する。判断９２では既
に下アームのスイッチング（ＰＷＭ）がＯＦＦされてい
るかどうかを調べ、既にＯＦＦされていれば、処理９３
へすすみ、そうでなけれな処理９４へと進む。処理９３
では上アームのスイッチングをＯＮし、処理９４では下
アームのスイッチングをＯＦＦし、それぞれ処理を終え
る。この方法によれば、チェックタイミング周期の期間
は双方ともＯＦＦにできることになり、スイッチング素
子のばらつきを含めて、十分安全な値になる。

【００２８】以上のように、本発明によれば、下記に述
べるような効果が得られる。 （１）入力電圧情報を小型でかつ低損失にて検出し、演
算負荷を少なくして、安定な電圧制御が実現できる。 （２）簡単な演算で中間コンデンサ容量の低下を検出で
きる。 （３）回路損失の少ないコンバータであり、かつ回路信
頼性を簡単な方法で高めることができる。

【００２９】また、上記実施の形態では、電圧極性検出
手段をフォトカプラを用いた構成としたが、これに限ら
ず、電圧の極性が検出できれば他の方法を用いても良
い。

【００３０】

【発明の効果】以上述べたところから明らかなように本
発明は、回路上、主回路電流の通過素子数を減らし、回
路損失を低減し、効率向上を目指すと共に、主回路の損
失のみではなく、簡単なる構成にて、検出回路の小型化
・低損失化を実現させ、かつ、回路の高信頼性を得るこ
とができるという長所を有する。

【図面の簡単な説明】

【図１】本発明にかかるコンバータ回路の実施形態を示
す構成図

【図２】同実施の形態における制御回路の処理ブロック
図

【図３】上記図２における正弦波発生手段の動作を示す
波形図

【図４】上記図２における正弦波発生手段の動作を示す
波形図

【図５】上記図２における出力電圧検出手段の動作を示
す波形図

【図６】上記図５における出力電圧制御の処理手順を示
すフローチャート

【図７】上記図２における出力電圧検出手段の動作を示
す波形図

【図８】上記図５における出力電圧制御の処理手順を示
すフローチャート

【図９】図２における振り分け手段の動作原理を示す波
形図

【図１０】図２における振り分け手段の動作処理を示す
フローチャート

【図１１】従来のコンバータ回路を示す構成図

【図１２】従来例における制御回路の処理ブロック図

【図１３】従来の低損失コンバータ回路を示す構成図

【符号の説明】

１ 交流電源 ２a、２b 整流ダイオード ３a、３b スイッチング素子 ４a、４b 高速ダイオード １０ 制御回路 １１ フォトカプラ ３６ 正弦波発生手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 正則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H006 AA02 CA01 CA07 CB01 CB08 CC02 CC08 DA04 DB07 DC02 DC05

Claims (5)

【特許請求の範囲】
1. 【請求項１】 交流電源もしくは、交流電源を整流し
   た回路に接続されたリアクトルと、そのリアクトルに対
   して、リアクトルを経由した一端とリアクトルを経由し
   ない一端とをスイッチング素子にて短絡することにより
   前記リアクトルに電流を充電せしめ、前記スイッチング
   素子をオフすることにより前記リアクトルに充電された
   電流をダイオードを介して出力させる動作を離散時間的
   に制御する手段とを備えた昇圧型のＰＷＭコンバータ回
   路であって、前記制御手段においては、前記ＰＷＭコン
   バータ回路の出力電圧Vdcを検出する直流電圧検出手段
   と、出力電圧の設定直流電圧Ｖdc*が等しくなるよう
   に、前記ＰＷＭデュティを変調するものであって、前
   記、前記ＰＷＭコンバータ回路の出力電圧Vdcを検出す
   る直流電圧検出手段の出力検出と、前記出力電圧の設定
   直流電圧Ｖdc*の検出と、２つの検出結果に基づくＰＷ
   Ｍデュティ変調の演算が、前記交流電源電圧のゼロクロ
   スタイミングもしくは電圧ピークタイミングの少なくと
   も一方のタイミングと略同じに動作することを特徴とす
   るコンバータ回路。
2. 【請求項２】 請求項１記載の昇圧型のＰＷＭコンバー
   タ回路であって、制御手段においては、前記ＰＷＭコン
   バータ回路の出力電圧Vdcを検出する直流電圧検出手段
   と、出力電圧の設定直流電圧Ｖdc*が等しくなるよう
   に、前記ＰＷＭデュティを変調するものであって、前
   記、前記ＰＷＭコンバータ回路の出力電圧Vdcを検出す
   る直流電圧検出手段の出力検出と、前記出力電圧の設定
   直流電圧Ｖdc*の検出と、２つの電圧検出結果に基づく
   ＰＷＭデュティ変調の演算が、前記交流電源電圧のゼロ
   クロスタイミングから電源周波数に対して４５degずれ
   たタイミングと１３５degずれたタイミングに略同時に
   動作することを特徴とするコンバータ回路。
3. 【請求項３】 請求項２記載のコンバータ回路であっ
   て、前記出力電圧Ｖdc検出結果を２回数ずつ加算平均
   し、平均結果に基づき、電源周波数と同一周波数で同期
   したタイミングで、ＰＷＭデュティ演算を実行すること
   を特徴とするコンバータ回路。
4. 【請求項４】 出力電圧を平滑する平滑手段とを備え
   た請求項２もしくは３記載の昇圧型のＰＷＭコンバータ
   回路であって、前記２種類のタイミングにおける検出し
   た直流電圧の差が一定以上になったときには、出力電圧
   の平滑手段の動作異常として、警報もしくは動作停止を
   行なうことを特徴とするコンバータ回路。
5. 【請求項５】 交流電源に接続されたリアクトルと、そ
   のリアクトルに接続され、高速ダイオード及び整流ダイ
   オード及びそれに並列に接続されたスイッチング素子を
   有するＰＷＭコンバータ回路、もしくは、前記リアクト
   ルに接続され、高速ダイオードを逆方向に並列接続した
   ２組のスイッチング素子により構成される第一のアーム
   ともう一端の交流電源に対しては２組の整流ダイオード
   による第二のアームとで構成された昇圧型のＰＷＭコン
   バータ回路であって、前記交流電源の電圧極性に基づ
   き、前記２つのスイッチング素子のうちの一方をパルス
   幅変調にて駆動し、前記交流電源の電圧極性の変化時に
   は、それまでパルス幅変調駆動を行なっていたスイッチ
   ング素子をＯＦＦし、その後、もう一方のスイッチング
   素子のパルス幅変調を開始することを特徴とするコンバ
   ータ回路。