Nothing Special   »   [go: up one dir, main page]

JP2001275346A - Power supply unit - Google Patents

Power supply unit

Info

Publication number
JP2001275346A
JP2001275346A JP2000086375A JP2000086375A JP2001275346A JP 2001275346 A JP2001275346 A JP 2001275346A JP 2000086375 A JP2000086375 A JP 2000086375A JP 2000086375 A JP2000086375 A JP 2000086375A JP 2001275346 A JP2001275346 A JP 2001275346A
Authority
JP
Japan
Prior art keywords
load
power supply
current
dummy
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000086375A
Other languages
Japanese (ja)
Inventor
Satoshi Tomioka
聡 富岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Lambda Corp
Original Assignee
TDK Lambda Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Lambda Corp filed Critical TDK Lambda Corp
Priority to JP2000086375A priority Critical patent/JP2001275346A/en
Publication of JP2001275346A publication Critical patent/JP2001275346A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To stabilize operation under a light-load or no-load condition, without causing low efficiency. SOLUTION: If a load current IL, flowing through output voltage lines 6, 7, decreases under the light-load or unload condition and a voltage level Va of a detection signal detected at an amplifier 23 drops below a fixed value, a transistor 44 is turned on and dummy current flows through a dummy resistor 45. Therefore, even under the light-load or no-load condition, the load current IL corresponding to at least the dummy current passes through to stabilize the operation, where as except when the operation is under the light-load or no-load condition, the transistor 44 is turned off, and the dummy current flowing through the dummy resistor 45 is cut off. Thus low efficiency due to the loss of the dummy resistor 45 can be avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ダミー電流を流す
ことにより動作を安定化させる電源装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a power supply device for stabilizing operation by flowing a dummy current.

【0002】[0002]

【発明が解決しようとする課題】一般にこの種の電源装
置は、出力電圧ライン間に発生する所定の直流出力電圧
を負荷に供給するものであるが、この出力電圧ライン間
にダミー抵抗を接続していないと、軽負荷時や無負荷時
には出力電圧が上昇したり、あるいはリップル電圧が増
加して、動作が安定化しなくなる問題を生じる。また、
ダミー抵抗のない状態で複数の電源ユニットを並列運転
すると、特に軽負荷時における電流バランスの悪化によ
り、ある電源ユニットにおいて発振が停止して待機状態
になる場合がある。
Generally, this type of power supply supplies a predetermined DC output voltage generated between output voltage lines to a load, and a dummy resistor is connected between the output voltage lines. Otherwise, the output voltage rises at light load or no load, or the ripple voltage increases, causing a problem that the operation is not stabilized. Also,
When a plurality of power supply units are operated in parallel without a dummy resistor, a certain power supply unit may stop oscillating and enter a standby state due to deterioration of a current balance, particularly at a light load.

【0003】これを図4〜図5により具体的に説明する
と、電源装置の回路構成をあらわした図4において、+
Vi,−Viは直流入力電圧Vinが供給される入力端
子、1はトランス2とスイッチング素子であるMOS型
FET3とにより構成されるインバータで、MOS型F
ET3をスイッチングすることにより、前記直流入力電
圧Vinがトランス3の一次巻線3Aに断続的に印加さ
れ、二次巻線3Bより電圧が誘起される。この電圧は整
流平滑回路5により整流平滑され、出力電圧ライン6,
7間に直流出力電圧Voutとして供給される。なお、+
Vo,−Voは出力電圧ライン6,7の各終端にあっ
て、外部の負荷8を接続する出力端子である。
[0003] This will be described in detail with reference to FIGS. 4 and 5. In FIG.
Vi and -Vi are input terminals to which a DC input voltage Vin is supplied, and 1 is an inverter composed of a transformer 2 and a MOS FET 3 as a switching element.
By switching the ET3, the DC input voltage Vin is intermittently applied to the primary winding 3A of the transformer 3, and a voltage is induced from the secondary winding 3B. This voltage is rectified and smoothed by the rectifying and smoothing circuit 5, and the output voltage lines 6,
It is supplied as a DC output voltage Vout during the period 7. In addition, +
Vo and -Vo are output terminals at the ends of the output voltage lines 6 and 7, respectively, to which an external load 8 is connected.

【0004】一方、出力電圧ライン6,7間の直流出力
電圧Voutを安定化させる帰還回路として、直流出力電
圧Voutを検出する出力電圧検出回路11と、この電圧検
出回路11の電圧検出信号と基準電源12によりその非反転
入力端子に供給される基準電圧VREF1とを比較する比較
器13と、この比較器13の比較結果により、直流出力電圧
Voutを供給する前記インバータ1のMOS型FET2
のパルス導通幅を制御するパルス幅制御回路14とを備え
ている。そして、直流出力電圧Voutが上昇して、出力
電圧検出回路11からの電圧検出信号の電圧レベルが上昇
すると、比較器13の出力端子の電圧レベルが低下するこ
とにより、パルス幅制御回路14はMOS型FET2のパ
ルス導通幅を狭め、直流出力電圧Voutを低下させる。
逆に直流出力電圧Voutが低下して、出力電圧検出回路1
1からの電圧検出信号の電圧レベルが低下すると、比較
器13の出力端子の電圧レベルが上昇することにより、パ
ルス幅制御回路14はMOS型FET2のパルス導通幅を
広げ、直流出力電圧Voutを上昇させる。
On the other hand, as a feedback circuit for stabilizing the DC output voltage Vout between the output voltage lines 6 and 7, an output voltage detection circuit 11 for detecting the DC output voltage Vout, and a voltage detection signal of the voltage detection circuit 11 A comparator 13 for comparing a reference voltage VREF1 supplied to its non-inverting input terminal by a power supply 12, and a MOS type FET 2 of the inverter 1 for supplying a DC output voltage Vout based on the comparison result of the comparator 13.
And a pulse width control circuit 14 for controlling the pulse conduction width of the pulse. When the DC output voltage Vout rises and the voltage level of the voltage detection signal from the output voltage detection circuit 11 rises, the voltage level of the output terminal of the comparator 13 falls, so that the pulse width control circuit 14 The pulse conduction width of the type FET 2 is reduced, and the DC output voltage Vout is reduced.
Conversely, the DC output voltage Vout decreases and the output voltage detection circuit 1
When the voltage level of the voltage detection signal from 1 decreases, the voltage level of the output terminal of the comparator 13 increases, so that the pulse width control circuit 14 increases the pulse conduction width of the MOSFET 2 and increases the DC output voltage Vout. Let it.

【0005】また、上記帰還回路に加えて、ここには各
々独立した複数台の電源ユニットA1〜A3の各出力端
子+Vo,−Voを、共通の負荷8に並列接続する並列
運転時において、各電源ユニットA1〜A3における負
荷電流IL1〜IL3を均等に分担するための電流分担回路
21が設けられている。この電流分担回路21は、マイナス
側の前記出力電圧ライン7に挿入された電流検出器とし
ての抵抗22と、この抵抗22の両端間に発生する電圧を増
幅して、負荷電流IL1〜IL3の検出信号を出力する増幅
器23と、自機の電源ユニットA1の負荷電流IL1と、並
列運転する全ての電源ユニットA1〜A3の負荷電流I
L1〜IL3の平均値とを比較する電流バランス制御用の増
幅器24とを備え、この増幅器24の比較結果により全ての
電源ユニットA1〜A3の負荷電流IL1〜IL3が等しく
なるように、前記増幅器13およびパルス幅制御回路14を
利用して、各電源ユニットA1〜A3毎にMOS型FE
T2のパルス導通幅を制御している。特に、電圧増幅ア
ンプ23の出力端子は抵抗25を介して電流バランス制御ア
ンプ24の一方の入力端子に接続されると共に、抵抗26を
介して電流分担端子PCに接続され、この抵抗26と電流
分担端子PCとの接続点が、電流バランス制御アンプ24
の他方の入力端子に接続されており、増幅器23の出力端
子は抵抗25を介して増幅器24の非反転入力端子に接続さ
れると共に、抵抗26を介して電流分担端子PCに接続さ
れ、この抵抗26と電流分担端子PCとの接続点が増幅器
24の反転入力端子に接続されており、並列運転時におい
て各電源ユニットA1〜A3の負荷電流IL1〜IL3の平
均値を互いに監視できるように、各電源ユニットA1〜
A3の電流分担端子PCどうしが接続し合っている。そ
して、増幅器24の出力端子と前記基準電源12との間に抵
抗15を接続し、増幅器24の出力端子と抵抗15との接続点
を増幅器13の非反転入力端子に接続することで、増幅器
24の比較結果に応じて増幅器13の反転入力端子に印加さ
れる基準電圧VREF1が変動し、自機の電源ユニットA1
の負荷電流IL1が全ての電源ユニットA1〜A3の負荷
電流IL1〜IL3の平均値よりも多い場合は、負荷電流I
L1が少なくなるようにパルス幅制御回路14がMOS型F
ET2のパルス導通幅を狭め、逆に自機の電源ユニット
A1の負荷電流IL1が全ての電源ユニットA1〜A3の
負荷電流IL1〜IL3の平均値よりも少ない場合は、負荷
電流IL1が多くなるようにパルス幅制御回路14がMOS
型FET2のパルス導通幅を広げて、全ての電源ユニッ
トA1〜A3の負荷電流IL1〜IL3を均等に分担するよ
うになっている。なお、増幅器24の出力端子と増幅器13
の非反転入力端子との間には、ダイオード27と抵抗28の
直列回路が接続されるが、これは増幅器13の出力端子の
電圧がLレベルになったときに、基準電圧VREF1を変化
させないためのものである。また、各電源ユニットA1
〜A3の内部構成は全て同一である。
[0005] In addition to the feedback circuit, each of the output terminals + Vo, -Vo of a plurality of independent power supply units A1 to A3 is connected to a common load 8 in parallel operation. Current sharing circuit for equally sharing load currents IL1 to IL3 in power supply units A1 to A3
21 are provided. The current sharing circuit 21 amplifies the voltage generated between both ends of the resistor 22 as a current detector inserted into the output voltage line 7 on the minus side and detects the load currents IL1 to IL3. The amplifier 23 that outputs a signal, the load current IL1 of its own power supply unit A1, and the load current I1 of all power supply units A1 to A3 that operate in parallel.
And a current balance control amplifier 24 for comparing the average value of L1 to IL3 with each other. The amplifier 13 is arranged so that the load currents IL1 to IL3 of all the power supply units A1 to A3 become equal according to the comparison result of the amplifier 24. And a MOS-type FE for each of the power supply units A1 to A3 using the pulse width control circuit 14.
The pulse conduction width of T2 is controlled. In particular, the output terminal of the voltage amplifier 23 is connected to one input terminal of the current balance control amplifier 24 via the resistor 25, and is connected to the current sharing terminal PC via the resistor 26. The connection point with the terminal PC is the current balance control amplifier 24
The output terminal of the amplifier 23 is connected to the non-inverting input terminal of the amplifier 24 via a resistor 25, and is connected to a current sharing terminal PC via a resistor 26. The connection point between 26 and the current sharing terminal PC is an amplifier
24 power supply units A1 to A3 so as to monitor the average value of the load currents IL1 to IL3 of the power supply units A1 to A3 during the parallel operation.
The current sharing terminals PC of A3 are connected to each other. A resistor 15 is connected between the output terminal of the amplifier 24 and the reference power supply 12, and a connection point between the output terminal of the amplifier 24 and the resistor 15 is connected to a non-inverting input terminal of the amplifier 13.
24, the reference voltage VREF1 applied to the inverting input terminal of the amplifier 13 fluctuates, and the power supply unit A1
Is larger than the average value of the load currents IL1 to IL3 of all the power supply units A1 to A3,
In order to reduce L1, the pulse width control circuit 14 is set to the MOS type F.
If the pulse conduction width of the ET2 is reduced and the load current IL1 of the power supply unit A1 of the own device is smaller than the average value of the load currents IL1 to IL3 of all the power supply units A1 to A3, the load current IL1 is increased. The pulse width control circuit 14 is MOS
By increasing the pulse conduction width of the type FET 2, the load currents IL1 to IL3 of all the power supply units A1 to A3 are shared equally. The output terminal of the amplifier 24 and the amplifier 13
A series circuit of a diode 27 and a resistor 28 is connected to the non-inverting input terminal of the amplifier 13 because the reference voltage VREF1 does not change when the voltage of the output terminal of the amplifier 13 becomes L level. belongs to. In addition, each power supply unit A1
-A3 have the same internal configuration.

【0006】ところで、上記電流分担回路21を備えた電
源ユニットA1〜A3では、増幅器23の出力端子の電圧
レベルをVaとしたときに、負荷電流IL(IL1〜IL
3)が小さくなるほど、電圧レベルVaもリニアに変動
して小さくなる。しかし、図5のグラフに示すように、
各電源ユニットA1〜A3の増幅器23は個々にオフセッ
ト特性などがばらついており、負荷電流Ilが小さくな
るほど、つまり無負荷や軽負荷の状態になるほど、増幅
器23の出力端子の電圧レベルVaのばらつきが大きい。
したがって、軽負荷の状態では、並列運転する各電源ユ
ニットA1〜A3のなかで、発振の停止している電源ユ
ニット(例えば電源ユニットA1)も存在する。このよ
うな状況下で、負荷8に負荷電流ILを供給している電
源ユニット(例えば電源ユニットA2)が何らかの原因
で故障すると、それまで発振の停止していた電源ユニッ
トA1が復帰しにくいという問題がある。
In the power supply units A1 to A3 provided with the current sharing circuit 21, when the voltage level of the output terminal of the amplifier 23 is Va, the load current IL (IL1 to IL)
As 3) becomes smaller, the voltage level Va also fluctuates linearly and becomes smaller. However, as shown in the graph of FIG.
The offset characteristics and the like of the amplifiers 23 of the power supply units A1 to A3 individually vary, and the variation in the voltage level Va of the output terminal of the amplifier 23 decreases as the load current Il decreases, that is, as no load or light load occurs. large.
Therefore, in the light load state, among the power supply units A1 to A3 operating in parallel, there is a power supply unit (for example, the power supply unit A1) whose oscillation is stopped. In such a situation, if a power supply unit (for example, the power supply unit A2) that supplies the load current IL to the load 8 fails for some reason, the power supply unit A1 whose oscillation has been stopped is difficult to recover. There is.

【0007】また、このような問題を回避するには、各
電源ユニットA1〜A3の出力電圧ライン6,7間に固
定ダミー抵抗31(図4参照)を設けて、軽負荷や無負荷
の状態であっても、ダミー抵抗31に一定のダミー電流を
流すことも考えられるが、この場合はダミー電流の必要
のない負荷状態でも、常時ダミー抵抗31による損失が生
じることになり、各電源ユニットA1〜A3ひいては電
源装置全体の効率低下を招く。
In order to avoid such a problem, a fixed dummy resistor 31 (see FIG. 4) is provided between the output voltage lines 6 and 7 of each of the power supply units A1 to A3 so that a light load or no load condition is provided. In this case, a constant dummy current may flow through the dummy resistor 31, but in this case, even in a load state where the dummy current is not required, the loss due to the dummy resistor 31 always occurs, and each power supply unit A1 -A3, which leads to a reduction in the efficiency of the entire power supply device.

【0008】そこで、本発明は上記問題点を解決して、
効率の低下を招くことなく、軽負荷や無負荷の状態で動
作の安定化を図ることのできる電源装置を提供すること
をその目的とする。
Therefore, the present invention solves the above problems,
It is an object of the present invention to provide a power supply device capable of stabilizing the operation under a light load or no load without lowering the efficiency.

【0009】また、本発明の別の目的は、並列運転する
複数の電源ユニットのいずれかが故障などを起こして
も、他の電源ユニットがすぐに対応することのできる電
源装置を提供することにある。
It is another object of the present invention to provide a power supply device that can respond to any of a plurality of power supply units operating in parallel with each other immediately even if a failure occurs. is there.

【0010】[0010]

【課題を解決するための手段】本発明の請求項1の電源
装置は、前記目的を達成するために、出力電圧ライン間
に接続されるダミー負荷とスイッチ手段との直列回路
と、前記出力電圧ラインを流れる負荷電流を検出する電
流検出回路と、前記電流検出回路で検出した負荷電流の
検出レベルが一定値以下になると、前記スイッチ手段を
オンにして前記ダミー負荷にダミー電流を流すスイッチ
切換回路とからなるダミー負荷回路を備えている。
According to a first aspect of the present invention, there is provided a power supply device comprising: a series circuit of a dummy load and a switch connected between output voltage lines; A current detection circuit for detecting a load current flowing through a line, and a switch switching circuit for turning on the switch means and flowing a dummy current to the dummy load when a detection level of the load current detected by the current detection circuit becomes a predetermined value or less. And a dummy load circuit comprising:

【0011】この場合、軽負荷または無負荷時におい
て、出力電圧ラインを流れる負荷電流が減少し、電流検
出回路で検出した負荷電流の検出レベルが一定値以下に
なると、ダミー負荷とともに直列回路をなすスイッチ手
段がオンして、ダミー負荷にダミー電流が流れる。これ
により、軽負荷または無負荷状態であっても、最低限ダ
ミー電流に相当する負荷電流が流れることになり、電源
装置としての動作の安定化が図られる。逆に、軽負荷ま
たは無負荷時以外の場合は、スイッチ手段がオフしてダ
ミー負荷に対するダミー電流の流れ込みが遮断されるの
で、ダミー負荷の損失に伴なう効率の低下を回避でき
る。
In this case, when the load current flowing through the output voltage line decreases under a light load or no load, and the detection level of the load current detected by the current detection circuit becomes a certain value or less, a series circuit is formed with the dummy load. The switch means is turned on, and a dummy current flows through the dummy load. As a result, even if the load is light or no load, a load current corresponding to at least the dummy current flows, and the operation of the power supply device is stabilized. Conversely, when the load is other than a light load or no load, the switch means is turned off, and the flow of the dummy current into the dummy load is cut off, so that a reduction in efficiency due to the loss of the dummy load can be avoided.

【0012】本発明の請求項2の電源装置は、請求項1
に記載される構成に加えて、前記スイッチ手段がオンか
らオフに切り換わる負荷電流の検出レベルと、前記スイ
ッチ手段がオフからオンに切り換わる負荷電流の検出レ
ベルが異なるように、前記スイッチ切換回路を構成した
ものである。
The power supply according to claim 2 of the present invention is characterized by claim 1
In addition to the configuration described in the above, the switch switching circuit such that the detection level of the load current at which the switch means switches from on to off and the detection level of the load current at which the switch means switches from off to on are different. It is what constituted.

【0013】ここでのスイッチ切換回路は、いわゆるヒ
ステリシス特性を有しているため、例えば負荷電流が徐
々に減少して、負荷電流の検出レベルが一定値以下にな
ると、スイッチ手段がオフからオンに切り換わってダミ
ー負荷にダミー電流が流れるが、これに伴なう負荷電流
の増加により負荷電流の検出レベルが上昇しても、スイ
ッチ手段はオフからオンに切り換わらない。したがっ
て、スイッチ手段が頻繁にオン・オフを繰り返すのを避
けることができる。
Since the switch switching circuit here has a so-called hysteresis characteristic, for example, when the load current gradually decreases and the load current detection level falls below a certain value, the switch means switches from off to on. Although the dummy current flows through the dummy load after switching, the switch means does not switch from off to on even if the detection level of the load current increases due to the increase in load current accompanying the dummy current. Therefore, it is possible to prevent the switch means from being repeatedly turned on and off frequently.

【0014】本発明の請求項3の電源装置は、前記別の
目的を達成するために、請求項1または2に記載される
構成に加えて、前記ダミー負荷回路を備えた複数の電源
ユニットを負荷に並列接続し、この電源ユニットは、自
機の電源ユニットの負荷電流と、全ての電源ユニットの
負荷電流の平均値とを比較して、各電源ユニットにおけ
る負荷電流を均等に分担する電流分担回路を備えてい
る。
According to a third aspect of the present invention, there is provided a power supply unit including a plurality of power supply units having the dummy load circuit in addition to the configuration described in the first or second aspect. This power supply unit is connected in parallel to the load, and this power supply unit compares the load current of its own power supply unit with the average value of the load currents of all the power supply units, and distributes the load current in each power supply unit equally. It has a circuit.

【0015】各電源ユニットは、自機の電源ユニットの
負荷電流と、全ての電源ユニットの負荷電流の平均値と
を比較して、各電源ユニットにおける負荷電流を均等に
分担する並列運転を行なう。このとき、軽負荷時におい
て負荷電流が減少し、負荷電流の検出レベルが一定値以
下になると、スイッチ手段がオフからオンに切り換わっ
てダミー負荷にダミー電流が流れるので、個々の電源ユ
ニットの動作状態が継続する。したがって、ここで電源
ユニットが故障などを起しても、残りの電源ユニットは
その動作状態を継続しているため、互いの電源ユニット
の電流バランスを取りながら、速やかに所望の負荷電流
を供給することが可能になる。
Each power supply unit compares the load current of its own power supply unit with the average value of the load currents of all the power supply units, and performs a parallel operation in which the load currents of the power supply units are shared equally. At this time, when the load current decreases at a light load and the detection level of the load current falls below a certain value, the switch means switches from off to on, and a dummy current flows through the dummy load. The state continues. Therefore, even if the power supply unit breaks down, the remaining power supply units continue to operate, so that a desired load current is quickly supplied while balancing the currents of the power supply units. It becomes possible.

【0016】本発明の請求項4の電源装置は、請求項3
に記載した構成に加えて、前記ダミー負荷回路の電流検
出回路が、自機の電源ユニットの負荷電流を検出する前
記電流分担回路の電流検出回路であることを特徴とす
る。
According to a fourth aspect of the present invention, there is provided a power supply apparatus comprising:
In addition to the above configuration, the current detection circuit of the dummy load circuit is a current detection circuit of the current sharing circuit that detects a load current of a power supply unit of the own device.

【0017】この場合、電流分担回路の電流検出回路が
ダミー負荷回路の電流検出回路と兼用になるため、回路
構成の簡素化を図ることができる。
In this case, the current detection circuit of the current sharing circuit also serves as the current detection circuit of the dummy load circuit, so that the circuit configuration can be simplified.

【0018】[0018]

【発明の実施形態】以下、添付図面に基づき、本発明に
おける電源装置の一実施例を説明する。なお、従来例と
同一箇所には同一符号を付し、その共通する部分の説明
は重複するため省略する。図1は本実施例の特にダミー
負荷回路41に関わる構成を概略的にあらわした回路図で
ある。同図において、マイナス側の出力電圧ライン7に
は、前記図4と同じように抵抗22の両端に増幅器23の非
反転入力端子および反転入力端子を接続しており、これ
らの抵抗22および増幅器23が、出力電圧ライン7を流れ
る負荷電流IL(IL1〜IL3)を検出する電流検出回路
に相当する。増幅器23の出力端子は、いわゆるヒステリ
シスを有する比較器42の非反転入力端子と接続され、こ
の比較器42の反転入力端子に基準電源43が接続される。
さらに、比較器42の出力端子をスイッチ手段であるNP
N型トランジスタ44のベースに接続し、このトランジス
タ44とダミー負荷であるダミー抵抗45との直列回路を、
出力電圧ライン6,7間に接続することで、無負荷およ
び軽負荷時にのみダミー抵抗45にダミー電流を流すダミ
ー負荷回路41が構成される。このなかで比較器42は、増
幅器23の出力端子に発生する負荷電流ILの検出信号の
電圧レベルVaすなわち検出レベルが一定値以下になる
と、トランジスタ44をオンにしてダミー抵抗45にダミー
電流を流すスイッチ切換回路に相当する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the power supply device according to the present invention will be described below with reference to the accompanying drawings. The same parts as those in the conventional example are denoted by the same reference numerals, and the description of the common parts will be omitted because they are duplicated. FIG. 1 is a circuit diagram schematically showing a configuration relating to the dummy load circuit 41 of the present embodiment. 4, a non-inverting input terminal and an inverting input terminal of an amplifier 23 are connected to both ends of a resistor 22 in the same way as in FIG. Correspond to a current detection circuit that detects a load current IL (IL1 to IL3) flowing through the output voltage line 7. An output terminal of the amplifier 23 is connected to a non-inverting input terminal of a comparator 42 having so-called hysteresis, and a reference power supply 43 is connected to the inverting input terminal of the comparator 42.
Further, the output terminal of the comparator 42 is connected to the switch means NP
Connected to the base of an N-type transistor 44, a series circuit of the transistor 44 and a dummy resistor 45 as a dummy load is
By connecting between the output voltage lines 6 and 7, a dummy load circuit 41 for flowing a dummy current to the dummy resistor 45 only under no load and light load is configured. When the voltage level Va of the detection signal of the load current IL generated at the output terminal of the amplifier 23, that is, the detection level becomes equal to or lower than a predetermined value, the comparator 42 turns on the transistor 44 and causes a dummy current to flow through the dummy resistor 45. It corresponds to a switch switching circuit.

【0019】上記ダミー負荷回路41は各電源ユニットA
1〜A3毎にそれぞれ設けられる。特にダミー負荷回路
41の電流検出回路を構成する抵抗22と増幅器23は、前述
の電流分担回路21の電流検出回路を兼用している。な
お、それ以外の構成は従来例で示した図4と共通であ
る。
The above-mentioned dummy load circuit 41 is connected to each power supply unit A
It is provided for each of 1 to A3. Especially dummy load circuit
The resistor 22 and the amplifier 23 included in the current detection circuit 41 also serve as the current detection circuit of the current sharing circuit 21 described above. The other configuration is the same as that of the conventional example shown in FIG.

【0020】図2は、図1に示す回路を具体化したもの
である。同図において、51〜53は増幅器23の増幅率を定
めるための抵抗で、抵抗22の一端と増幅器23の反転入力
端子との間に抵抗51が接続され、抵抗22の他端と増幅器
23の非反転入力端子との間に抵抗52が接続され、増幅器
23の反転入力端子と出力端子との間に抵抗53が接続され
る。また、増幅器23の出力端子と出力電圧ライン7との
間には、分圧用の抵抗54,55が接続され、増幅器23の出
力端子の電圧レベルが適当に分圧される。前記ヒステリ
シスを有する比較器42は、具体的にはベースを抵抗54,
55の接続点に接地し、エミッタを出力電圧ライン7に接
続したNPN型トランジスタ56と、トランジスタ56のコ
レクタとトランジスタ44のベースとの接続点と、所定の
動作電圧VCCが発生する動作電圧ラインとの間に接続し
た抵抗57と、トランジスタ56のベースとトランジスタ44
のコレクタとの間に接続したヒステリシス特性を決定す
るための抵抗58とにより構成される。さらにここでは、
ダミー抵抗45が一対の抵抗45A,45Bを並列接続して構
成される。
FIG. 2 shows an embodiment of the circuit shown in FIG. In the figure, reference numerals 51 to 53 denote resistors for determining the amplification factor of the amplifier 23. A resistor 51 is connected between one end of the resistor 22 and an inverting input terminal of the amplifier 23.
A resistor 52 is connected between the non-inverting input terminal of 23 and the amplifier.
A resistor 53 is connected between the inverting input terminal and the output terminal. Further, resistors 54 and 55 for voltage division are connected between the output terminal of the amplifier 23 and the output voltage line 7, and the voltage level of the output terminal of the amplifier 23 is appropriately divided. The comparator 42 having the hysteresis specifically includes a base connected to a resistor 54,
An NPN transistor 56 grounded to a connection point 55 and an emitter connected to the output voltage line 7, a connection point between the collector of the transistor 56 and the base of the transistor 44, and an operation voltage line for generating a predetermined operation voltage VCC. A resistor 57 connected between the base of the transistor 56 and the transistor 44
And a resistor 58 for determining the hysteresis characteristics connected between the collector 58 and the collector of the transistor. Further here,
A dummy resistor 45 is configured by connecting a pair of resistors 45A and 45B in parallel.

【0021】次に、上記構成についてその作用を図3の
グラフを参照しながら説明する。なお、この図3のグラ
フは、増幅器23の出力端子の電圧レベルVaと、負荷電
流IL(IL1〜IL3)との関係を示したものであり、点
線で示す箇所は後述するダミー抵抗45がない場合の特性
を示している。
Next, the operation of the above configuration will be described with reference to the graph of FIG. 3 shows the relationship between the voltage level Va of the output terminal of the amplifier 23 and the load current IL (IL1 to IL3), and the portion indicated by the dotted line does not include the dummy resistor 45 described later. The characteristics of the case are shown.

【0022】ダミー負荷回路41において、出力電圧ライ
ン7を流れる負荷電流ILによって抵抗22の両端間に電
圧が発生すると、この電圧は増幅器23により増幅され、
増幅器23の出力端子より負荷電流ILの検出信号が出力
される。この検出信号は比較器42にて基準電源43の基準
電圧VREF2と比較されるが、ここで検出信号の電圧レベ
ルVaが軽負荷または無負荷時における電圧値以下であ
った場合、比較器42の出力端子がH(高)レベルにな
り、トランジスタ44がオンしてダミー抵抗45にダミー電
流が流れる。これに対して、検出信号の電圧レベルVa
が軽負荷または無負荷時における電圧値を越えている場
合は、トランジスタ42をオフにしてダミー抵抗45へのダ
ミー電流の流れ込みを阻止する。したがって、図3に示
すように、無負荷および軽負荷の領域では、ダミー電流
が流れる分だけ負荷電流ILが増加し、それ以外の領域
ではダミー抵抗45がない状態で負荷電流ILが変化す
る。このように、軽負荷または無負荷時にのみ、出力電
圧ライン7に負荷電流ILを流すことで、各電源ユニッ
トA1〜A3の動作の安定化が図られるとともに、ダミ
ー電流の必要のない状態では、これをトランジスタ44に
より遮断して、効率の低下を免れることができる。
In the dummy load circuit 41, when a voltage is generated across the resistor 22 by the load current IL flowing through the output voltage line 7, this voltage is amplified by the amplifier 23,
A detection signal of the load current IL is output from the output terminal of the amplifier 23. This detection signal is compared with the reference voltage VREF2 of the reference power supply 43 by the comparator 42. If the voltage level Va of the detection signal is lower than the voltage value at light load or no load, the comparator 42 The output terminal goes to H (high) level, the transistor 44 turns on, and a dummy current flows through the dummy resistor 45. On the other hand, the voltage level Va of the detection signal
When the voltage exceeds the voltage value at the time of light load or no load, the transistor 42 is turned off to prevent the dummy current from flowing into the dummy resistor 45. Therefore, as shown in FIG. 3, in the no-load and light-load regions, the load current IL increases by the amount of the dummy current flowing, and in other regions, the load current IL changes without the dummy resistor 45. As described above, by supplying the load current IL to the output voltage line 7 only when the load is light or no load, the operation of each of the power supply units A1 to A3 is stabilized, and in the state where the dummy current is not required, This can be cut off by the transistor 44 to avoid a decrease in efficiency.

【0023】また、増幅器42のヒステリシスにより、負
荷電流ILが徐々に低下して、トランジスタ44がオンか
らオフに切り換わる電圧レベルVaと、前記スイッチ手
段がオフからオンに切り換わる電圧レベルVaは異なっ
ている。その理由は、例えば負荷電流ILが徐々に減少
して、電圧レベルVaが一定の電圧値以下になると、ト
ランジスタ44がオンしてダミー抵抗45にダミー電流が流
れるが、これに伴なう負荷電流ILの増加により電圧レ
ベルVaが上昇したときに、トランジスタ44がオフして
ダミー電流が再び遮断され、トランジスタ44のオン・オ
フが繰り返されないようにするためである。このように
すれば、トランジスタ44が頻繁にオン・オフするのを避
けることができる。
Also, due to the hysteresis of the amplifier 42, the load current IL gradually decreases, and the voltage level Va at which the transistor 44 switches from on to off is different from the voltage level Va at which the switch means switches from off to on. ing. The reason is, for example, when the load current IL gradually decreases and the voltage level Va falls below a certain voltage value, the transistor 44 is turned on and a dummy current flows through the dummy resistor 45. This is because when the voltage level Va rises due to the increase in IL, the transistor 44 is turned off, the dummy current is cut off again, and the on / off of the transistor 44 is not repeated. This can prevent the transistor 44 from being frequently turned on and off.

【0024】次に、上記ダミー負荷回路41を備えた各電
源ユニットA1〜A3を並列運転した場合の動作を説明
する。軽負荷状態になり、各電源ユニットA1〜A3の
負荷電流IL1〜IL3が減少すると、前述のようにダミー
負荷回路41のトランジスタ44がオンし、各電源ユニット
A1〜A3においてダミー負荷45にダミー電流が流れ込
む。これに伴ない、各電源ユニットA1〜A3の出力電
圧ライン7には軽負荷時であっても負荷電流IL1〜IL3
が流れ、個々の電源ユニットA1〜A3の発振すなわち
動作状態は継続する。ここで、ある電源ユニット(例え
ば電源ユニットA2)が何らかの原因で故障し、電源ユ
ニットA2からの負荷電流IL2の供給が停止しても、残
りの電源ユニットA1,A3は、最低限ダミー電流に相
当する負荷電流IL1,IL3が流れており、その動作状態
を継続しているため、互いの電源ユニットA1,A3の
電流バランスを取りながら、速やかに所望の負荷電流I
L1,IL3を供給することが可能になる。
Next, the operation when the power supply units A1 to A3 having the dummy load circuit 41 are operated in parallel will be described. When the load state becomes light and the load currents IL1 to IL3 of the power supply units A1 to A3 decrease, the transistor 44 of the dummy load circuit 41 is turned on as described above, and the dummy current 45 is supplied to the dummy load 45 in each of the power supply units A1 to A3. Flows in. Accordingly, the output voltage lines 7 of the power supply units A1 to A3 are connected to the load currents IL1 to IL3 even when the load is light.
Flows, and the oscillation of the individual power supply units A1 to A3, that is, the operation state continues. Here, even if a certain power supply unit (for example, the power supply unit A2) fails for some reason and the supply of the load current IL2 from the power supply unit A2 stops, the remaining power supply units A1 and A3 correspond at least to the dummy current. Since the load currents IL1 and IL3 flowing through the power supply units A1 and A3 continue to operate, the desired load current I1
L1 and IL3 can be supplied.

【0025】以上のように本実施例では、出力電圧ライ
ン6,7間に接続されるダミー負荷であるダミー抵抗45
とスイッチ手段であるトランジスタ44との直列回路と、
出力電圧ライン7を流れる負荷電流ILを検出する電流
検出回路としての抵抗22および増幅器23と、この抵抗22
および増幅器23で検出した負荷電流ILの検出レベルす
なわち検出信号の電圧レベルVaが一定値以下になる
と、トランジスタ44をオンにしてダミー抵抗45にダミー
電流を流すスイッチ切換回路としての比較器42とからな
るダミー負荷回路41を備えている。
As described above, in this embodiment, the dummy resistor 45, which is a dummy load connected between the output voltage lines 6 and 7,
And a series circuit of a transistor 44 serving as a switch means,
A resistor 22 and an amplifier 23 as a current detection circuit for detecting a load current IL flowing through the output voltage line 7;
When the detection level of the load current IL detected by the amplifier 23, that is, the voltage level Va of the detection signal becomes equal to or less than a predetermined value, the transistor 44 is turned on and the comparator 42 as a switch switching circuit for flowing a dummy current to the dummy resistor 45 is output. Dummy load circuit 41 is provided.

【0026】この場合、軽負荷または無負荷時におい
て、出力電圧ライン6,7を流れる負荷電流ILが減少
し、抵抗22および増幅器23で検出した検出信号の電圧レ
ベルVaが一定値以下になると、ダミー抵抗45とともに
直列回路をなすトランジスタ44がオンして、ダミー抵抗
45にダミー電流が流れる。これにより、軽負荷または無
負荷状態であっても、最低限ダミー電流に相当する負荷
電流ILが流れることになり、電源ユニットひいては電
源装置全体としての動作の安定化が図られる。逆に、軽
負荷または無負荷時以外の場合は、トランジスタ44がオ
フしてダミー抵抗45に対するダミー電流の流れ込みが遮
断されるので、ダミー抵抗45の損失に伴なう効率の低下
を回避できる。
In this case, when the load current IL flowing through the output voltage lines 6 and 7 decreases under a light load or no load, and the voltage level Va of the detection signal detected by the resistor 22 and the amplifier 23 falls below a certain value, The transistor 44 which forms a series circuit with the dummy resistor 45 is turned on, and the dummy resistor 45 is turned on.
A dummy current flows through 45. As a result, even in a light load or no load state, a load current IL corresponding to at least the dummy current flows, and the operation of the power supply unit and the power supply device as a whole is stabilized. On the other hand, when the load is not a light load or no load, the transistor 44 is turned off and the flow of the dummy current into the dummy resistor 45 is cut off, so that a reduction in efficiency due to the loss of the dummy resistor 45 can be avoided.

【0027】また本実施例の比較器42は、トランジスタ
44がオンからオフに切り換わる検出信号の電圧レベルV
aと、トランジスタ44がオフからオンに切り換わる検出
信号の電圧レベルVaが異なるように構成している。つ
まり、比較器42はいわゆるヒステリシス特性を有してい
るため、例えば負荷電流ILが徐々に減少して、増幅器
23からの検出信号の電圧レベルVaが一定値以下になる
と、トランジスタ44がオフからオンに切り換わってダミ
ー抵抗45にダミー電流が流れるが、これに伴なう負荷電
流ILの増加により検出信号の電圧レベルVaが上昇し
ても、トランジスタ44はオフからオンに切り換わらな
い。したがって、トランジスタ44が頻繁にオン・オフを
繰り返すのを避けることができる。
The comparator 42 according to the present embodiment includes a transistor
Voltage level V of detection signal at which 44 switches from on to off
a, and the voltage level Va of the detection signal at which the transistor 44 switches from off to on is configured to be different. That is, since the comparator 42 has a so-called hysteresis characteristic, for example, the load current IL gradually decreases,
When the voltage level Va of the detection signal from 23 falls below a certain value, the transistor 44 switches from off to on, and a dummy current flows through the dummy resistor 45. Even if the voltage level Va increases, the transistor 44 does not switch from off to on. Therefore, it is possible to prevent the transistor 44 from being repeatedly turned on and off.

【0028】また本実施例では、ダミー負荷回路41を備
えた複数の電源ユニットA1〜A3を負荷に並列接続
し、この電源ユニットA1〜A3は、自機の電源ユニッ
トA1の負荷電流と、全ての電源ユニットA1〜A3の
負荷電流IL1〜IL3の平均値とを比較して、各電源ユニ
ットA1〜A3における負荷電流IL1〜IL3を均等に分
担する電流分担回路21を備えている。
In this embodiment, a plurality of power supply units A1 to A3 having a dummy load circuit 41 are connected in parallel to a load, and the power supply units A1 to A3 are all connected to the load current of the power supply unit A1 of the own device. And a current sharing circuit 21 for equally sharing the load currents IL1 to IL3 in the power supply units A1 to A3 by comparing the average value of the load currents IL1 to IL3 of the power supply units A1 to A3.

【0029】この場合、各電源ユニットA1〜A3は、
自機の電源ユニットA1の負荷電流IL1と、全ての電源
ユニットA1〜A3の負荷電流IL1〜IL3の平均値とを
比較して、各電源ユニットA1〜A3における負荷電流
IL1〜IL3を均等に分担する並列運転を行なう。このと
き、軽負荷時において負荷電流IL1〜IL3が減少し、検
出信号の電圧レベルVaが一定値以下になると、トラン
ジスタ44がオフからオンに切り換わってダミー抵抗45に
ダミー電流が流れるので、個々の電源ユニットA1〜A
3の動作状態が継続する。したがって、ここで電源ユニ
ットA2が故障などを起しても、残りの電源ユニットA
1,A3はその動作状態を継続しているため、互いの電
源ユニットA1,A3の電流バランスを取りながら、速
やかに所望の負荷電流IL1,IL3を供給することが可能
になる。
In this case, each of the power supply units A1 to A3
The load current IL1 of the own power supply unit A1 is compared with the average value of the load currents IL1 to IL3 of all the power supply units A1 to A3, and the load currents IL1 to IL3 of the respective power supply units A1 to A3 are shared equally. Parallel operation. At this time, when the load current IL1 to IL3 decreases at a light load and the voltage level Va of the detection signal falls below a certain value, the transistor 44 switches from off to on and the dummy current flows through the dummy resistor 45. Power supply units A1 to A
The operation state of No. 3 continues. Therefore, even if the power supply unit A2 fails, the remaining power supply units A
Since the operating states of the power supply units A1 and A3 continue, the desired load currents IL1 and IL3 can be quickly supplied while maintaining the current balance between the power supply units A1 and A3.

【0030】さらに本実施例では、ダミー負荷回路21の
電流検出回路である抵抗22と増幅器23が、自機の電源ユ
ニットA1〜A3の負荷電流IL1〜IL3を検出する電流
分担回路41の電流検出回路として用いられている。つま
り、電流分担回路41の電流検出回路がダミー負荷回路21
の電流検出回路と兼用になるため、回路構成の簡素化を
図ることができる。
Further, in the present embodiment, the resistor 22 and the amplifier 23, which are current detection circuits of the dummy load circuit 21, use the current detection circuit 41 for detecting the load currents IL1 to IL3 of the power supply units A1 to A3 of the own device. Used as a circuit. That is, the current detection circuit of the current sharing circuit 41 is
Since the current detection circuit is also used, the circuit configuration can be simplified.

【0031】本発明は上記実施例に限定されるものでは
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、本実施例ではダミー負荷と直列回路
をなすスイッチ手段としてトランジスタを用いている
が、例えばMOS型FETなど野別のスイッチ手段を用
いてもよい。、また、電流検出器(抵抗22)をマイナス
側の出力電圧ライン7ではなく、プラス側の出力電圧ラ
イン6に挿入接続してもよい。
The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention. For example, in the present embodiment, a transistor is used as a switch for forming a series circuit with the dummy load. However, for example, a field switch such as a MOSFET may be used. Alternatively, the current detector (the resistor 22) may be inserted and connected to the output voltage line 6 on the positive side instead of the output voltage line 7 on the negative side.

【0032】[0032]

【発明の効果】本発明の請求項1の電源装置は、出力電
圧ライン間に接続されるダミー負荷とスイッチ手段との
直列回路と、前記出力電圧ラインを流れる負荷電流を検
出する電流検出回路と、前記電流検出回路で検出した負
荷電流の検出レベルが一定値以下になると、前記スイッ
チ手段をオンにして前記ダミー負荷にダミー電流を流す
スイッチ切換回路とからなるダミー負荷回路を備えたも
のであり、効率の低下を招くことなく、軽負荷や無負荷
の状態で動作の安定化を図ることのできる電源装置を提
供できる。
According to a first aspect of the present invention, there is provided a power supply device comprising: a series circuit of a dummy load connected between output voltage lines and switch means; and a current detection circuit for detecting a load current flowing through the output voltage line. A switch switching circuit that turns on the switch means and causes a dummy current to flow to the dummy load when a detection level of the load current detected by the current detection circuit is equal to or less than a predetermined value. In addition, it is possible to provide a power supply device capable of stabilizing the operation under a light load or no load without lowering the efficiency.

【0033】本発明の請求項2の電源装置は、請求項1
に記載される構成に加えて、前記スイッチ手段がオンか
らオフに切り換わる負荷電流の検出レベルと、前記スイ
ッチ手段がオフからオンに切り換わる負荷電流の検出レ
ベルが異なるように、前記スイッチ切換回路を構成した
ものであり、スイッチ手段が頻繁にオン・オフを繰り返
すのを避けることができる。
The power supply according to claim 2 of the present invention is characterized by claim 1
In addition to the configuration described in the above, the switch switching circuit such that the detection level of the load current at which the switch means switches from on to off and the detection level of the load current at which the switch means switches from off to on are different. It is possible to prevent the switch means from being repeatedly turned on and off frequently.

【0034】本発明の請求項3の電源装置は、請求項1
または2に記載される構成に加えて、前記ダミー負荷回
路を備えた複数の電源ユニットを負荷に並列接続し、こ
の電源ユニットは、自機の電源ユニットの負荷電流と、
全ての電源ユニットの負荷電流の平均値とを比較して、
各電源ユニットにおける負荷電流を均等に分担する電流
分担回路を備えたものであり、並列運転する複数の電源
ユニットのいずれかが故障などを起こしても、他の電源
ユニットがすぐに対応することが可能となる。
According to a third aspect of the present invention, there is provided a power supply device comprising:
Or, in addition to the configuration described in 2, a plurality of power supply units including the dummy load circuit are connected in parallel to a load, and the power supply unit has a load current of its own power supply unit,
Compare with the average value of the load current of all power supply units,
It is equipped with a current sharing circuit that equally shares the load current in each power supply unit, so that even if one of a plurality of power supply units operating in parallel fails, another power supply unit can immediately respond. It becomes possible.

【0035】本発明の請求項4の電源装置は、請求項3
に記載した構成に加えて、前記ダミー負荷回路の電流検
出回路が、自機の電源ユニットの負荷電流を検出する前
記電流分担回路の電流検出回路であることを特徴とし、
この場合は電流分担回路の電流検出回路とダミー負荷回
路の電流検出回路とを兼用することで、回路構成の簡素
化を図ることができる。
According to a fourth aspect of the present invention, there is provided a power supply according to the third aspect.
In addition to the configuration described in, characterized in that the current detection circuit of the dummy load circuit is a current detection circuit of the current sharing circuit that detects the load current of the power supply unit of its own,
In this case, the circuit configuration can be simplified by using both the current detection circuit of the current sharing circuit and the current detection circuit of the dummy load circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す電源装置の特にダミー
負荷回路周辺の構成をあらわした回路図である。
FIG. 1 is a circuit diagram showing a configuration of a power supply device according to an embodiment of the present invention, particularly around a dummy load circuit.

【図2】同上ダミー負荷回路の具体的な例を示す回路図
である。
FIG. 2 is a circuit diagram showing a specific example of the dummy load circuit.

【図3】同上増幅器の出力端子の電圧レベルVaと負荷
電流ILとの関係を示したグラフである。
FIG. 3 is a graph showing a relationship between a voltage level Va of an output terminal of the amplifier and a load current IL.

【図4】従来例を示す電源装置の回路図である。FIG. 4 is a circuit diagram of a power supply device showing a conventional example.

【図5】同上各電源ユニット毎の増幅器の出力端子の電
圧レベルVaと負荷電流ILとの関係を示したグラフで
ある。
FIG. 5 is a graph showing a relationship between a voltage level Va of an output terminal of an amplifier and a load current IL for each power supply unit.

【符号の説明】[Explanation of symbols]

A1〜A3 電源ユニット 6,7 出力電圧ライン 21 電流分担回路 22 抵抗(電流検出回路) 23 増幅器(電流検出回路) 41 ダミー負荷回路 42 比較器(スイッチ切換回路) 44 トランジスタ(スイッチ手段) 45 ダミー抵抗(ダミー負荷) A1 to A3 Power supply unit 6, 7 Output voltage line 21 Current sharing circuit 22 Resistance (current detection circuit) 23 Amplifier (current detection circuit) 41 Dummy load circuit 42 Comparator (switch switching circuit) 44 Transistor (switch means) 45 Dummy resistance (Dummy load)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 出力電圧ライン間に接続されるダミー負
荷とスイッチ手段との直列回路と、前記出力電圧ライン
を流れる負荷電流を検出する電流検出回路と、前記電流
検出回路で検出した負荷電流の検出レベルが一定値以下
になると、前記スイッチ手段をオンにして前記ダミー負
荷にダミー電流を流すスイッチ切換回路とからなるダミ
ー負荷回路を備えたことを特徴とする電源装置。
1. A series circuit of a dummy load and switch means connected between output voltage lines, a current detection circuit for detecting a load current flowing through the output voltage line, and a load current detected by the current detection circuit. A power supply device comprising: a dummy load circuit including a switch switching circuit that turns on the switch means and causes a dummy current to flow to the dummy load when the detection level becomes equal to or lower than a predetermined value.
【請求項2】 前記スイッチ手段がオンからオフに切り
換わる負荷電流の検出レベルと、前記スイッチ手段がオ
フからオンに切り換わる負荷電流の検出レベルが異なる
ように、前記スイッチ切換回路を構成したことを特徴と
する請求項1記載の電源装置。
2. The switch switching circuit according to claim 1, wherein a detection level of a load current at which the switch means switches from on to off is different from a detection level of a load current at which the switch means switches from off to on. The power supply device according to claim 1, wherein:
【請求項3】 前記ダミー負荷回路を備えた複数の電源
ユニットを負荷に並列接続し、この電源ユニットは、自
機の電源ユニットの負荷電流と、全ての電源ユニットの
負荷電流の平均値とを比較して、各電源ユニットにおけ
る負荷電流を均等に分担する電流分担回路を備えたこと
を特徴とする請求項1または2記載の電源装置。
3. A plurality of power supply units each including the dummy load circuit are connected in parallel to a load, and the power supply unit determines a load current of its own power supply unit and an average value of load currents of all the power supply units. 3. The power supply device according to claim 1, further comprising a current sharing circuit for equally sharing a load current in each power supply unit.
【請求項4】 前記ダミー負荷回路の電流検出回路が、
自機の電源ユニットの負荷電流を検出する前記電流分担
回路の電流検出回路であることを特徴とする請求項3記
載の電源装置。
4. The current detection circuit of the dummy load circuit,
The power supply device according to claim 3, wherein the power supply device is a current detection circuit of the current sharing circuit that detects a load current of a power supply unit of the own device.
JP2000086375A 2000-03-27 2000-03-27 Power supply unit Pending JP2001275346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000086375A JP2001275346A (en) 2000-03-27 2000-03-27 Power supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086375A JP2001275346A (en) 2000-03-27 2000-03-27 Power supply unit

Publications (1)

Publication Number Publication Date
JP2001275346A true JP2001275346A (en) 2001-10-05

Family

ID=18602553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086375A Pending JP2001275346A (en) 2000-03-27 2000-03-27 Power supply unit

Country Status (1)

Country Link
JP (1) JP2001275346A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006158042A (en) * 2004-11-26 2006-06-15 Tdk Corp Switching power supply
JP2011010450A (en) * 2009-06-25 2011-01-13 Fujitsu Semiconductor Ltd Semiconductor integrated circuit and power supply apparatus
KR101397790B1 (en) * 2012-12-28 2014-05-20 삼성전기주식회사 Active voltage down circuit
KR20160027677A (en) * 2014-09-02 2016-03-10 선린전자 주식회사 Apparatus for saving stand-by electric power
CN105429483A (en) * 2014-09-17 2016-03-23 台达电子工业股份有限公司 Power supply

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006158042A (en) * 2004-11-26 2006-06-15 Tdk Corp Switching power supply
JP2011010450A (en) * 2009-06-25 2011-01-13 Fujitsu Semiconductor Ltd Semiconductor integrated circuit and power supply apparatus
KR101397790B1 (en) * 2012-12-28 2014-05-20 삼성전기주식회사 Active voltage down circuit
KR20160027677A (en) * 2014-09-02 2016-03-10 선린전자 주식회사 Apparatus for saving stand-by electric power
KR101633863B1 (en) * 2014-09-02 2016-06-27 선린전자 주식회사 Apparatus for saving stand-by electric power
CN105429483A (en) * 2014-09-17 2016-03-23 台达电子工业股份有限公司 Power supply
JP2016063744A (en) * 2014-09-17 2016-04-25 台達電子工業股▲ふん▼有限公司 Power supply apparatus
US9621070B2 (en) 2014-09-17 2017-04-11 Delta Electronics, Inc. Power supply with multiple converters and averaged feedforward control
CN105429483B (en) * 2014-09-17 2018-11-23 台达电子工业股份有限公司 Electric supply

Similar Documents

Publication Publication Date Title
US7064531B1 (en) PWM buck regulator with LDO standby mode
JP2571942Y2 (en) Boost converter
JP4453172B2 (en) Power supply device and power supply system
JP2002281742A (en) Current mode dc-dc converter
US20100046124A1 (en) Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent
US7012791B2 (en) Constant-voltage power supply unit
US6683798B2 (en) Switching power supply with transfer function control circuit
JPH06121529A (en) Switching power supply
JPH05304771A (en) Switching power supply device
JP4107052B2 (en) Multi-output power supply
JP2001275346A (en) Power supply unit
JP2005168157A (en) Dc-dc converter circuit
US6611436B2 (en) Switching power supply unit having a regulator circuit and electronic apparatus using the same
JPH11206116A (en) Constant voltage constant current power unit
JPH08149804A (en) Switching regulator power supply circuit
JPH08289468A (en) Dc power supply for parallel operation
JP3542022B2 (en) regulator
JPH07288976A (en) Multi-output converter
JPH10215569A (en) Dc-dc converter
JPH1141914A (en) Dc-dc converter
JP2003164141A (en) Power source system
JPH1032982A (en) Inrush-current preventive circuit
JP2846679B2 (en) Parallel redundant operation of power supply units
JP2000156973A (en) High-voltage power source unit
JPH06225523A (en) Regulated power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100201