JP2001119368A - Receiver, receiving method and medium - Google Patents
Receiver, receiving method and mediumInfo
- Publication number
- JP2001119368A JP2001119368A JP2000126009A JP2000126009A JP2001119368A JP 2001119368 A JP2001119368 A JP 2001119368A JP 2000126009 A JP2000126009 A JP 2000126009A JP 2000126009 A JP2000126009 A JP 2000126009A JP 2001119368 A JP2001119368 A JP 2001119368A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- timing
- detecting
- demodulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、伝送信号に周期的
に含まれる同期信号の検出又は保持を行う機能を備えた
受信装置及びその受信方法、並びにその受信方法を適用
するプログラムが記憶された媒体に関する。[0001] The present invention relates to a receiving apparatus having a function of detecting or holding a synchronization signal periodically included in a transmission signal, a receiving method thereof, and a program for applying the receiving method. Regarding the medium.
【0002】[0002]
【従来の技術】従来から無線通信等の通信ネットワーク
を構成する通信装置においては、受信側で受信情報を正
確に復調するために同期を獲得することが重要であっ
た。2. Description of the Related Art Conventionally, in a communication device constituting a communication network such as wireless communication, it has been important to acquire synchronization in order to accurately demodulate received information on a receiving side.
【0003】このため、通信装置は必ず、このように同
期を獲得し、以降の同期保持を行う同期処理部を備えて
いる。一般的な同期処理部では、通信開始時に同期信号
を検出し、同期を獲得する。獲得された同期は、同期保
持部により保持され、同期タイミングが生成される。同
期保持部では、同期タイミングの帰還情報をもとに同期
を保持する処理が行われる。この同期タイミングから復
調タイミングが生成され、同期処理部以降の受信データ
復調部において、この復調タイミングに基づいて復調処
理が行われる。For this reason, the communication apparatus always includes a synchronization processing unit for acquiring the synchronization in this way and holding the synchronization thereafter. A general synchronization processing unit detects a synchronization signal at the start of communication and acquires synchronization. The acquired synchronization is held by the synchronization holding unit, and a synchronization timing is generated. The synchronization holding unit performs a process of holding the synchronization based on the feedback information of the synchronization timing. A demodulation timing is generated from the synchronization timing, and demodulation processing is performed in the reception data demodulation unit after the synchronization processing unit based on the demodulation timing.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、従来の
信号受信装置では、初期同期時に迅速に同期を保持する
ことができないという問題がある。However, the conventional signal receiving apparatus has a problem that synchronization cannot be quickly maintained at the time of initial synchronization.
【0005】また従来の受信装置では、同期処理部によ
って一旦同期保持が達成されてしまうと、同期タイミン
グの修正が困難であるという問題がある。[0005] Further, in the conventional receiving apparatus, there is a problem that once synchronization is maintained by the synchronization processing section, it is difficult to correct the synchronization timing.
【0006】従来の受信装置の同期処理部では、同期保
持を同期タイミングだけの帰還情報によって行ってい
た。このため、同期処理部以降の処理部、例えば復調部
による復調結果を反映する手段がなかった。[0006] In the synchronization processing section of the conventional receiving apparatus, synchronization is maintained by feedback information of only synchronization timing. For this reason, there is no means for reflecting the demodulation result by the processing unit after the synchronization processing unit, for example, the demodulation unit.
【0007】例えば、無線通信時の無線伝播環境におい
て瞬断が発生し、ある間違ったタイミングで同期保持か
行われてしまう場合、その後の復調回路での復調結果は
悪化することになる。しかしながら、従来の通信装置で
は、復調部による復調結果を反映する手段がなかったた
め、同期タイミングを修正することができず、同期保持
機能が正確に機能しなくなってしまうことがあった。For example, if instantaneous interruption occurs in a wireless propagation environment during wireless communication and synchronization is maintained at a certain wrong timing, the demodulation result in the subsequent demodulation circuit will deteriorate. However, in the conventional communication device, since there is no means for reflecting the demodulation result by the demodulation unit, the synchronization timing cannot be corrected, and the synchronization holding function may not function correctly.
【0008】このように、無線電波伝播環境において、
ある一定の時間電波が遮断されてしまった場合、なんら
かの方法で同期保持機能を活用する必要があり、同期保
持機能が伝播状況の変動に応じて同期タイミングの補正
を行う必要がある。Thus, in a radio wave propagation environment,
If the radio wave is cut off for a certain period of time, it is necessary to use the synchronization holding function by some method, and the synchronization holding function needs to correct the synchronization timing according to the fluctuation of the propagation situation.
【0009】本発明はこのような状況に鑑みてなされた
ものであり、本発明の第1の目的は、初期同期信号の検
出時に、迅速かつ確実に同期信号を検出するようにする
ものである。The present invention has been made in view of such circumstances, and a first object of the present invention is to detect a synchronization signal quickly and reliably when an initial synchronization signal is detected. .
【0010】本発明の第2の目的は、検出された同期タ
イミングを高い精度で保持するようにすることにある。A second object of the present invention is to maintain the detected synchronization timing with high accuracy.
【0011】[0011]
【課題を解決するための手段】第1の発明の受信装置
は、伝送信号に含まれる同期信号を検出するための閾値
をデフォルトの値に設定する閾値設定手段と、同期信号
を検出するための窓の幅をデフォルトの値に設定する窓
設定手段と、同期信号の検出状態を検出する検出手段
と、検出手段の検出結果に対応して、閾値設定手段によ
り設定されたデフォルトの閾値の値と、窓設定手段によ
り設定されたデフォルトの窓の幅の値を、最適値になる
まで制御する制御手段とを備えることを特徴とする。According to a first aspect of the present invention, there is provided a receiving apparatus comprising: a threshold setting unit for setting a threshold for detecting a synchronization signal included in a transmission signal to a default value; and a threshold setting unit for detecting the synchronization signal. A window setting means for setting the width of the window to a default value, a detection means for detecting a detection state of the synchronization signal, and a default threshold value set by the threshold setting means in accordance with a detection result of the detection means. And control means for controlling the value of the default window width set by the window setting means until the value becomes an optimum value.
【0012】かかる構成の受信装置によると、伝送信号
に含まれる同期信号を検出するために閾値および窓の幅
が設定され、同期信号の検出状態が検出され、そして、
その検出結果に対応して、閾値と、窓の幅が、最適値に
なるまで制御される受信装置が得られる。According to the receiving apparatus having such a configuration, the threshold value and the width of the window are set for detecting the synchronization signal included in the transmission signal, the detection state of the synchronization signal is detected, and
According to the detection result, a receiving apparatus in which the threshold value and the width of the window are controlled until the optimum value is obtained is obtained.
【0013】第1の発明の信号受信方法は、伝送信号に
含まれる同期信号を検出するための閾値をデフォルトの
値に設定し、同期信号を検出するための窓の幅をデフォ
ルトの値に設定し、同期信号の検出状態を検出し、その
検出結果に対応して、デフォルトの閾値の値と、デフォ
ルトの窓の幅の値を、最適値になるまで制御する制御を
行うようにしたことを特徴とする。In the signal receiving method of the first invention, a threshold value for detecting a synchronization signal included in a transmission signal is set to a default value, and a width of a window for detecting the synchronization signal is set to a default value. Then, the detection state of the synchronization signal is detected, and the control of controlling the default threshold value and the default window width value to the optimum value is performed in accordance with the detection result. Features.
【0014】このような手順の受信方法によると、伝送
信号に含まれる同期信号を検出するために閾値および窓
の幅が設定され、同期信号の検出状態が検出され、そし
て、その検出結果に対応して、閾値と、窓の幅が、最適
値になるまで制御される。According to the receiving method of such a procedure, a threshold value and a width of a window are set for detecting a synchronization signal included in a transmission signal, a detection state of the synchronization signal is detected, and a detection result corresponding to the detection result is obtained. Then, the threshold value and the width of the window are controlled until the optimum values are obtained.
【0015】第1の発明の媒体のプログラムは、伝送信
号に含まれる同期信号を検出するための閾値をデフォル
トの値に設定する閾値設定ステップと、同期信号を検出
するための窓の幅をデフォルトの値に設定する窓設定ス
テップと、同期信号の検出状態を検出する検出ステップ
と、検出ステップでの検出結果に対応して、閾値設定ス
テップの処理により設定されたデフォルトの閾値の値
と、窓設定ステップの処理により設定されたデフォルト
の窓の幅の値を、最適値になるまで制御する制御ステッ
プとを含むことを特徴とする。According to a first aspect of the present invention, there is provided a medium program comprising: a threshold setting step of setting a threshold for detecting a synchronization signal included in a transmission signal to a default value; and a default width of a window for detecting the synchronization signal. A window setting step for setting a value of the threshold value, a detection step for detecting a detection state of the synchronization signal, and a default threshold value set by the processing of the threshold setting step in accordance with a detection result in the detection step; A control step of controlling the value of the default window width set by the processing of the setting step until the value becomes an optimum value.
【0016】このようなステップを含むプログラムを実
行することで、伝送信号に含まれる同期信号を検出する
ために閾値および窓の幅が設定され、同期信号の検出状
態が検出され、そして、その検出結果に対応して、閾値
と、窓の幅が、最適値になるまで制御される。By executing a program including such steps, a threshold value and a window width are set for detecting a synchronization signal included in a transmission signal, a detection state of the synchronization signal is detected, and the detection is performed. According to the result, the threshold value and the width of the window are controlled until the optimum value is obtained.
【0017】第2の発明の受信装置は、伝送信号に所定
の同期で含まれる同期信号の検出と、その同期信号の保
持を行う機能を備えた受信装置において、同期信号検出
を行う所定の時間幅の同期信号検出窓が開いている時
に、受信した信号から同期信号を検出する同期信号検出
手段と、検出して獲得した同期を保持するとともに同期
タイミングを生成する同期保持手段と、復調を行う復調
タイミングを前記同期タイミングから生成する復調タイ
ミング生成手段と、前記復調タイミングでデータの復調
を行うとともに復調が正しく行われたかどうかを示す誤
り率を算出する復調手段と、前記誤り率から前記同期タ
イミングが正しいかどうかを判定するとともに判定結果
に応じて同期タイミングの習性を行う同期判定手段とを
有するようにしたものである。A receiving apparatus according to a second aspect of the present invention is a receiving apparatus having a function of detecting a synchronization signal included in a transmission signal in a predetermined synchronization and holding the synchronization signal, for a predetermined time for detecting the synchronization signal. When the width of the synchronization signal detection window is open, the synchronization signal detection means for detecting the synchronization signal from the received signal, the synchronization holding means for holding the synchronization acquired and generating the synchronization timing, and performing the demodulation Demodulation timing generation means for generating a demodulation timing from the synchronization timing, demodulation means for performing data demodulation at the demodulation timing and calculating an error rate indicating whether or not demodulation was correctly performed; and And a synchronization judging means for judging whether or not is correct and performing the behavior of the synchronization timing according to the judgment result. It is.
【0018】かかる構成の受信装置によると、同期信号
検出手段が同期信号検出を行う所定の時間幅の同期信号
検出窓が開いている時に、受信したOFDM方式の信号
から同期信号を検出すると、同期保持手段は検出した同
期信号に基づいて同期タイミングの生成をするとともに
同期保持を行う。復調タイミング生成手段は、同期保持
手段の出力する同期タイミングに基づき復調タイミング
を生成し、復調手段に送る。復調手段は、この復調タイ
ミングでデータの復調を行うとともに、復調時の誤り率
を算出する。判定手段は、この復調時の誤り率により、
同期タイミングが正しいかどうかを判定する。同期タイ
ミングが正しくないと判定された場合、同期タイミング
の修正処理が行われる。According to the receiver having the above configuration, when the synchronization signal detecting means detects the synchronization signal from the received OFDM signal when the synchronization signal detection window of a predetermined time width for performing the synchronization signal detection is opened, the synchronization signal is detected. The holding unit generates a synchronization timing based on the detected synchronization signal and holds the synchronization. The demodulation timing generation means generates a demodulation timing based on the synchronization timing output from the synchronization holding means, and sends it to the demodulation means. The demodulation means demodulates the data at the demodulation timing and calculates an error rate at the time of demodulation. The judging means calculates the error rate at the time of demodulation,
It is determined whether the synchronization timing is correct. If it is determined that the synchronization timing is incorrect, a process for correcting the synchronization timing is performed.
【0019】また第2の発明の受信方法は、所定の周期
で発生する同期信号の検出と保持を行う受信方法におい
て、受信した信号から同期信号を検出し初期同期を獲得
する手順と、前記獲得した初期同期より周期的な推定同
期タイミングを生成し、前記周期的な推定同期タイミン
グで同期信号を検出し、前記検出同期タイミングより推
定同期タイミングの誤差を修正し、前記同期タイミング
で復調タイミングを生成し、前記復調タイミングで復調
を行うとともに復調時の誤り率を算出し、前記誤り率に
応じて前記推定同期タイミングが正規タイミングである
か否かを判定し、前記判定が推定同期タイミング誤りで
あった場合に前記初期同期を獲得する手順から実行し、
それ以外の場合に前記周期的な推定同期タイミングの生
成以降の手順を繰り返す手順とを実行するようにしたも
のである。According to a second aspect of the present invention, in the receiving method for detecting and holding a synchronization signal generated at a predetermined cycle, a step of detecting a synchronization signal from a received signal to obtain an initial synchronization; A periodic estimated synchronization timing is generated from the initial synchronization, a synchronization signal is detected at the periodic estimated synchronization timing, an error of the estimated synchronization timing is corrected from the detected synchronization timing, and a demodulation timing is generated at the synchronization timing. Then, demodulation is performed at the demodulation timing, an error rate at the time of demodulation is calculated, and it is determined whether or not the estimated synchronization timing is a normal timing according to the error rate. From the step of acquiring the initial synchronization when the
In other cases, a procedure of repeating the procedure after generation of the periodic estimated synchronization timing is executed.
【0020】このような手順の受信方法によると、受信
したOFDM方式の信号から検出した同期信号より初期
同期を獲得すると、前記初期同期に基づいて周期的な推
定同期タイミングを発生させる。周期的な推定同期タイ
ミングで、同期信号の検出をし、これに基づいて推定同
期タイミングの誤差を修正する。さらに、同期タイミン
グから復調タイミングを生成し、復調タイミングに合わ
せて復調を行う。復調時には、復調の誤り率を算出す
る。この誤り率に応じて推定同期タイミングが正規タイ
ミングであるか否かを判定する。推定同期タイミングが
正規タイミングであると判定された場合、推定同期タイ
ミングはそのまま保持され、推定同期タイミング発生以
降の処理が繰り返される。推定同期が誤りであると判定
された場合、同期信号の初期同期獲得手段が行われ、新
たな同期信号が獲得される。According to the receiving method of such a procedure, when the initial synchronization is obtained from the synchronization signal detected from the received OFDM signal, a periodic estimated synchronization timing is generated based on the initial synchronization. A synchronization signal is detected at a periodic estimated synchronization timing, and an error in the estimated synchronization timing is corrected based on the detection. Further, a demodulation timing is generated from the synchronization timing, and demodulation is performed in accordance with the demodulation timing. At the time of demodulation, the demodulation error rate is calculated. It is determined whether or not the estimated synchronization timing is a regular timing according to the error rate. When it is determined that the estimated synchronization timing is the normal timing, the estimated synchronization timing is held as it is, and the processing after the generation of the estimated synchronization timing is repeated. When it is determined that the estimated synchronization is incorrect, an initial synchronization acquisition unit for the synchronization signal is performed, and a new synchronization signal is acquired.
【0021】[0021]
【発明の実施の形態】以下、本発明の第1の実施の形態
を、図1〜図11を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
【0022】図1は本例による受信装置のブロック図で
ある。ここでの受信装置は、例えば地上波デジタルテレ
ビジョン放送や移動通信に用いられるものであり、OF
DM(Orthogonal Frequency Division Multiplex :直
交周波数分割多重)方式の伝送信号を受信する受信装置
としてある。また、送信信号(OFDMセグメント)の
変調方式に、差動QPSK(DQPSK(Differential
Quadrature Phase Shift Keying))方式が用いられ
る。なお、以下の説明においてOFDM信号と述べた場
合には、OFDM方式で変調された信号のことを示す。FIG. 1 is a block diagram of a receiving apparatus according to this embodiment. The receiving device here is used for, for example, terrestrial digital television broadcasting and mobile communication, and
This is a receiving apparatus that receives a transmission signal of the DM (Orthogonal Frequency Division Multiplex) method. Further, the modulation method of the transmission signal (OFDM segment) includes a differential QPSK (DQPSK (Differential
Quadrature Phase Shift Keying)) method is used. In the following description, the term “OFDM signal” indicates a signal modulated by the OFDM method.
【0023】低雑音増幅器(LNA(Low Noise Amplif
ier )2はアンテナ1を介して受信した信号を増幅し、
周波数変換部3に供給する。周波数変換部3は、DLL
(Delay Locked Loop )11から入力される内部タイミ
ング信号を、低雑音増幅器2からの受信信号に乗算し
て、受信信号の周波数をベースバンド信号に変換し、直
並列変換部4および相関検出部8に供給する。A low noise amplifier (LNA)
ier) 2 amplifies the signal received via antenna 1;
This is supplied to the frequency conversion unit 3. The frequency conversion unit 3 is a DLL
(Delay Locked Loop) 11 multiplies the internal timing signal received from the low noise amplifier 2 by the received signal from the low noise amplifier 2 to convert the frequency of the received signal into a baseband signal. To supply.
【0024】直並列変換部4は、受信信号を直列から並
列に変換し、高速フーリエ変換部(FFT(Fast Fouri
er Transform))5に供給する。高速フーリエ変換部5
は、受信信号のサブキャリアのシンボルを復調するため
に、タイミング制御部10から入力される復調タイミン
グ信号にしたがって、受信信号をフーリエ変換し、復調
された信号を並直列変換部6に供給する並直列変換部6
は、入力された信号を直列に変換し、DQPSK復調部
7に供給する。DQPSK復調部7は、DQPSK方式
で変調されている各キャリアの信号を復調する。The serial / parallel converter 4 converts the received signal from serial to parallel, and converts the signal into a fast Fourier transform (FFT).
er Transform)) 5. Fast Fourier transform unit 5
In order to demodulate the subcarrier symbols of the received signal, the received signal is Fourier-transformed in accordance with the demodulation timing signal input from the timing control unit 10, and the demodulated signal is supplied to the parallel / serial conversion unit 6. Serial converter 6
Converts the input signal into a serial signal and supplies the serial signal to the DQPSK demodulation unit 7. The DQPSK demodulation unit 7 demodulates a signal of each carrier modulated by the DQPSK method.
【0025】相関検出部8は、周波数変換部3より入力
された信号と、予め記憶されている同期信号のパターン
との相互相関値を演算し、演算された相互相関閾値を、
予め設定された閾値と比較して、同期検出信号を発生す
る。この相関検出部8で検出される同期信号は、OFD
M方式で伝送される信号の所定区間に配置された同期信
号である。相関検出部8の構成については後述する。The correlation detection unit 8 calculates a cross-correlation value between the signal input from the frequency conversion unit 3 and a pattern of a synchronization signal stored in advance, and calculates the calculated cross-correlation threshold value.
A synchronization detection signal is generated in comparison with a preset threshold. The synchronization signal detected by the correlation detector 8 is OFD
This is a synchronization signal arranged in a predetermined section of a signal transmitted in the M system. The configuration of the correlation detection unit 8 will be described later.
【0026】タイマ9は、同期検出信号を基に、フレー
ム同期検出タイミング信号を発生し、タイミング制御部
10に供給する。タイミング制御部10は、フレーム同
期検出タイミング信号をDLL11に供給するととも
に、高速フーリエ変換の開始タイミングを知らせる復調
タイミング信号を生成し、高速フーリエ変換部5に供給
する。DLL11は、フレーム同期検出タイミング信号
に同期した内部タイミング信号を発生し、周波数変換部
3に供給する。The timer 9 generates a frame synchronization detection timing signal based on the synchronization detection signal and supplies it to the timing control unit 10. The timing control unit 10 supplies a frame synchronization detection timing signal to the DLL 11, generates a demodulation timing signal indicating the start timing of the fast Fourier transform, and supplies the demodulated timing signal to the fast Fourier transform unit 5. The DLL 11 generates an internal timing signal synchronized with the frame synchronization detection timing signal and supplies it to the frequency conversion unit 3.
【0027】図2は、相関検出部8で同期信号を検出す
る構成の例を示した図である。入力端子201には、受
信装置内で予め用意されたフレーム同期検出用のOFD
M符号の実数部を、シフトレジスタ202に供給する。
また、入力端子211に得られる受信信号の実数部を、
シフトレジスタ212に供給する。この入力端子211
には、周波数変換部3で周波数変換された受信信号の実
数成分が供給される。FIG. 2 is a diagram showing an example of a configuration in which the correlation detecting section 8 detects a synchronization signal. An input terminal 201 has an OFD for frame synchronization detection prepared in advance in the receiving apparatus.
The real part of the M code is supplied to the shift register 202.
Also, the real part of the received signal obtained at the input terminal 211 is
The data is supplied to the shift register 212. This input terminal 211
Is supplied with a real component of the received signal frequency-converted by the frequency conversion unit 3.
【0028】そして、両シフトレジスタ202,212
の各段にセットされたデータを、そのシフトレジスタの
段数用意された乗算器203a,203b,‥‥203
nで個別に乗算し、それぞれの乗算器203a〜203
nの乗算値を積分器204で積分し、実数部の相関値Rx
re Sum を得る。その実数部の相関値Rx re Sum を二乗
回路205で二乗された値として、その二乗値を加算器
206に供給する。Then, both shift registers 202 and 212
Is set to the multipliers 203a, 203b,.
n are multiplied individually by the respective multipliers 203a to 203
n is integrated by the integrator 204, and the correlation value Rx of the real part is
Get re Sum. The correlation value Rx re Sum of the real part is set as a value squared by the squaring circuit 205, and the square value is supplied to the adder 206.
【0029】また、入力端子231に得られる受信装置
内で予め用意されたフレーム同期検出用のOFDM信号
の虚数部を、シフトレジスタ232に供給する。また、
入力端子221に得られる受信信号の虚数部を、シフト
レジスタ222に供給する。この入力端子211には、
周波数変換部3で周波数変換された受信信号の虚数成分
が供給される。Further, the imaginary part of the OFDM signal for frame synchronization detection prepared in the receiving apparatus obtained at the input terminal 231 is supplied to the shift register 232. Also,
The imaginary part of the received signal obtained at the input terminal 221 is supplied to the shift register 222. This input terminal 211 has
An imaginary component of the received signal that has been frequency-converted by the frequency converter 3 is supplied.
【0030】そして、両シフトレジスタ222,232
の各段にセットされたデータを、そのシフトレジスタの
段数用意された乗算器225a,225b,‥‥225
nで個別に乗算し、それぞれの乗算器225a〜225
nの乗算値を積分器226で積分し、虚数部の相関値Rx
im Sum を得る。その虚数部の相関値Rx im Sum を二乗
回路227で二乗された値として、その二乗値を加算器
206に供給する。なお、入力端子201,231に得
られるフレーム同期検出用のOFDM信号は、受信装置
内の図示しない記憶手段に予め用意されているもので、
基地局などからOFDM信号として送信される同期信号
を、OFDM信号から復調する前のデータと同一のデー
タである。Then, both shift registers 222 and 232
Are set to the multipliers 225a, 225b,...
n, and each of the multipliers 225a to 225
n is integrated by the integrator 226, and the correlation value Rx of the imaginary part is obtained.
Get im Sum. The correlation value Rx im Sum of the imaginary part is set as a value squared by the squaring circuit 227, and the square value is supplied to the adder 206. The OFDM signals for frame synchronization detection obtained at the input terminals 201 and 231 are prepared in advance in storage means (not shown) in the receiving apparatus.
The synchronization signal transmitted as an OFDM signal from a base station or the like is the same data as the data before demodulation from the OFDM signal.
【0031】加算器206では、供給される実数部の相
関値と虚数部の相関値を加算して、受信信号の相関値Su
m Store を得る。この加算器206で得た相関値Sum St
oreは、デバイダ207に供給する。In the adder 206, the supplied correlation value of the real part and the correlation value of the imaginary part are added, and the correlation value Su of the received signal is added.
Get m Store. The correlation value Sum St obtained by the adder 206
ore supplies the divider 207.
【0032】また、シフトレジスタ212の各段にセッ
トされた実数部の受信データを、乗算器213a〜21
3nと二乗回路214a〜214nを介して加算器21
5a〜215nに供給し、シフトレジスタ222の各段
にセットされた虚数部の受信データを、乗算器223a
〜223nと二乗回路224a〜224nを介して加算
器215a〜215nに供給し、実数部の受信データと
虚数部の受信データとを加算する。そして、各加算器2
15a〜215nで加算された受信データを、積分器2
16に供給して積分し、受信電力RSSI Sumを得る。この
積分器216で得た受信電力RSSI Sumは、デバイダ20
7に供給する。The received data of the real part set in each stage of the shift register 212 is multiplied by the multipliers 213a to 213a.
3n and the adder 21 via the squaring circuits 214a to 214n.
5a to 215n, and receives the imaginary part received data set in each stage of the shift register 222 and converts the data into a multiplier 223a.
223n and squaring circuits 224a to 224n to adders 215a to 215n to add the real part received data and the imaginary part received data. And each adder 2
15a to 215n are added to the integrator 2
16 and integrated to obtain the received power RSSI Sum. The received power RSSI Sum obtained by the integrator 216 is divided by the divider 20
7
【0033】デバイダ207では、受信信号の相関値Su
m Store を受信電力RSSI Sumで除算して、その解CorF
(n) を得る。即ち、デバイダ207で次式によりCorF
(n) を求める。In the divider 207, the correlation value Su of the received signal is
m Store divided by the received power RSSI Sum and the solution CorF
(n) is obtained. That is, the CorF
Find (n).
【0034】[0034]
【数1】CorF(n) =Sum Store /RSSI Sum[Equation 1] CorF (n) = Sum Store / RSSI Sum
【0035】この求められた値CorF(n) は、比較器20
8に供給し、受信装置内で予め設定されて記憶されて端
子209に得られるスレッショルド値THと比較する。
ここでは、CorF(n) ≧スレッショルド値THかつCorF
(n) の最大値を検出した時点で、フレーム同期出力POFD
M Cor OUT として“H”データを端子210から出力す
る。また、CorF(n) <スレッショルド値THの場合に
は、“L”データを端子210から出力する。この端子
210に得られるフレーム同期出力を、後段の回路(本
例の場合にはDLL11)に同期検出信号として供給す
る。The obtained value CorF (n) is calculated by the comparator 20
8 and is compared with a threshold value TH which is preset and stored in the receiving device and obtained at the terminal 209.
Here, CorF (n) ≧ threshold value TH and CorF
When the maximum value of (n) is detected, the frame synchronization output POFD
“H” data is output from the terminal 210 as M Cor OUT. If CorF (n) <threshold value TH, “L” data is output from terminal 210. The frame synchronization output obtained at the terminal 210 is supplied as a synchronization detection signal to a subsequent circuit (in this case, DLL 11).
【0036】図3はDLL11の構成を表すブロック図
である。FIG. 3 is a block diagram showing the configuration of the DLL 11.
【0037】タイミング制御部10から供給されたフレ
ーム同期検出タイミング信号は、DLL11のフレーム
周期誤差算出部21に入力され、数値制御部24により
発生された内部タイミング信号との位相差が測定され
る。重み付け部22は、数値制御部21より入力された
位相差に所定の係数を乗算することによって、重み付け
を施す。ループフィルタ23は、重み付け部22が出力
する信号の低域成分を抽出し、数値制御部24に出力す
る。数値制御部24は、ループフィルタ23からの信号
に対応する位相のパルスを発生し、図1の周波数変換部
3に供給すると共に、フレーム周期誤差算出部21にフ
ィードバックする。The frame synchronization detection timing signal supplied from the timing control unit 10 is input to the frame period error calculation unit 21 of the DLL 11, and the phase difference from the internal timing signal generated by the numerical control unit 24 is measured. The weighting unit 22 performs weighting by multiplying the phase difference input from the numerical control unit 21 by a predetermined coefficient. The loop filter 23 extracts a low-frequency component of the signal output by the weighting unit 22 and outputs the extracted low-frequency component to the numerical control unit 24. The numerical controller 24 generates a pulse having a phase corresponding to the signal from the loop filter 23, supplies the pulse to the frequency converter 3 in FIG. 1, and feeds it back to the frame period error calculator 21.
【0038】次に、図4のフローチャートを参照して、
本例の受信装置の動作について説明する。Next, referring to the flowchart of FIG.
The operation of the receiving device of the present example will be described.
【0039】最初に、ステップS1において、相関検出
部8は、同期信号を検出するための閾値として、デフォ
ルトの値L1を設定する。この値L1が、図2に示すフ
レーム相関検出器の端子209に得られるスレッショル
ド値THに相当する。この相関検出部8には、アンテナ
1で受信され、低雑音増幅器2により増幅された受信信
号が、周波数変換部3により周波数変換されて入力され
る。相関検出部8は、入力された信号と、予め記憶され
ている同期信号のパターンとの相互相関値Vを演算す
る。この相互相関値Vが、図2に示すフレーム相関検出
器の端子210に得られるフレーム同期出力に相当す
る。相互相関値Vは、入力された信号に同期信号が含ま
れているタイミングのとき大きくなり、同期信号が含ま
れていないとき小さくなる。その結果、相関検出部8が
演算する相互相関値Vは、時間の経過に伴って、例えば
図5に示すように変化する。First, in step S1, the correlation detector 8 sets a default value L1 as a threshold for detecting a synchronization signal. This value L1 corresponds to the threshold value TH obtained at the terminal 209 of the frame correlation detector shown in FIG. The reception signal received by the antenna 1 and amplified by the low noise amplifier 2 is frequency-converted by the frequency conversion unit 3 and input to the correlation detection unit 8. The correlation detection unit 8 calculates a cross-correlation value V between the input signal and a previously stored synchronization signal pattern. This cross-correlation value V corresponds to the frame synchronization output obtained at the terminal 210 of the frame correlation detector shown in FIG. The cross-correlation value V increases when the input signal includes a synchronization signal, and decreases when the input signal does not include a synchronization signal. As a result, the cross-correlation value V calculated by the correlation detection unit 8 changes over time, for example, as shown in FIG.
【0040】同期信号はユニークな信号であり、データ
信号中には、同期信号と同一のパターンの信号は存在し
ない。データ信号中に、同期信号に近似したパターンの
信号は存在するが、その信号の、同期信号のパターンと
の相互相関値V2は、データ信号中に真の同期信号が含
まれているときの相互相関値V1より小さくなる。そこ
で、相関検出部8では、相互相関値Vを所定の閾値Lと
比較し、相互相関値Vが、閾値Lより大きいとき、タイ
マ9に、同期信号の検出信号を出力する。The synchronization signal is a unique signal, and there is no signal having the same pattern as the synchronization signal in the data signal. In the data signal, a signal having a pattern similar to the synchronization signal exists, but the cross-correlation value V2 of the signal with the pattern of the synchronization signal indicates the cross-correlation value V2 when the data signal contains the true synchronization signal. It becomes smaller than the correlation value V1. Therefore, the correlation detection unit 8 compares the cross-correlation value V with a predetermined threshold L, and outputs a synchronization signal detection signal to the timer 9 when the cross-correlation value V is larger than the threshold L.
【0041】閾値Lの値を大きくすれば、より正確に同
期信号を検出することができる。しかしながら、受信信
号はノイズによる影響を受けるので、受信信号中の同期
信号は、真の同期信号のパターンと必ずしも正確に一致
していないときもある。閾値Lの値を大きくし過ぎる
と、このような、ノイズの影響を受けた同期信号を検出
することができなくなる。If the value of the threshold value L is increased, the synchronization signal can be detected more accurately. However, since the received signal is affected by noise, the synchronization signal in the received signal may not always exactly match the pattern of the true synchronization signal. If the value of the threshold value L is too large, it becomes impossible to detect such a synchronization signal affected by noise.
【0042】逆に、閾値Lの値を小さくし過ぎると、同
期信号とは異なるデータ信号がノイズにより同期信号に
近似したパターンを有するようになった場合、これが同
期信号として誤検出されてしまうことになる。Conversely, if the value of the threshold value L is too small, if a data signal different from the synchronization signal has a pattern similar to the synchronization signal due to noise, this is erroneously detected as a synchronization signal. become.
【0043】同期信号検出の初期段階において、閾値L
の値を、例えば、図5に示す値L2のように、小さい値
に設定すると、真の同期信号ではないタイミングの相互
相関値V2が同期信号として誤検出されてしまい、DL
L11が同期信号にロックするのに時間がかかる。そこ
で、デフォルトとして設定される閾値は、値L1のよう
に、大きな値とされる。In the initial stage of synchronization signal detection, the threshold L
Is set to a small value, for example, a value L2 shown in FIG. 5, a cross-correlation value V2 at a timing that is not a true synchronization signal is erroneously detected as a synchronization signal, and
It takes time for L11 to lock to the synchronization signal. Therefore, the threshold value set as the default is set to a large value like the value L1.
【0044】ステップS2において、相関検出部8は、
予め決められた回数(例えば、250回)連続して同期
信号を検出したか否かを判断し、250回連続して検出
したと判断するまで、同期信号の検出を繰り返す。25
0回連続して同期信号が検出できた場合には、現在の閾
値L1および同期信号検出窓幅τ1の値は、DLL11
が同期信号にロックするのに十分な値であるといえるた
め、さらに同期保持精度を向上するためのステップS7
の処理に移ることになる。In step S2, the correlation detecting section 8
It is determined whether or not the synchronization signal has been detected continuously for a predetermined number of times (for example, 250 times), and the detection of the synchronization signal is repeated until it is determined that the detection has been continuously performed 250 times. 25
If the synchronization signal is detected 0 times consecutively, the current threshold value L1 and the synchronization signal detection window width τ1 are set to DLL11.
Is a value sufficient to lock to the synchronization signal, so that step S7 for further improving the synchronization holding accuracy
Processing.
【0045】ステップS7において、相関検出部8は、
現在の閾値L1、および同期信号検出窓幅τ1が最適な
値(例えば、閾値Lが初期閾値L1の60%、同期信号
検出幅τが30ppm)であるかどうかを判断する。閾
値Lおよび同期信号検出窓幅τのデフォルトの値L1お
よびτ1は、初期同期の検出精度を向上するために、予
め、大きな値に設定されている。したがって、同期保持
精度を向上するためには、閾値Lおよび同期信号検出窓
幅τの値の最適化を図る必要がある。In step S7, the correlation detecting section 8
It is determined whether the current threshold value L1 and the synchronization signal detection window width τ1 are optimal values (for example, the threshold value L is 60% of the initial threshold value L1 and the synchronization signal detection width τ is 30 ppm). Default values L1 and τ1 of the threshold value L and the synchronization signal detection window width τ are set to large values in advance in order to improve the detection accuracy of the initial synchronization. Therefore, in order to improve the synchronization holding accuracy, it is necessary to optimize the threshold value L and the synchronization signal detection window width τ.
【0046】相関検出部8は、ステップS7において、
現在の閾値Lおよび同期信号検出窓幅τが最適値ではな
いと判断した場合、ステップS8において、閾値Lの値
をより小さい値に引き下げ、同期信号検出窓幅τの値を
より小さな値に設定し、さらに、ループフィルタ23の
応答時間を決定するダンピングファクタの値をより早く
収束する値に設定する。その後、処理はステップS5に
戻り、それ以降の処理が繰り返される。In step S7, the correlation detector 8 determines
If it is determined that the current threshold L and the synchronization signal detection window width τ are not optimal values, in step S8, the value of the threshold L is reduced to a smaller value, and the value of the synchronization signal detection window width τ is set to a smaller value. Then, the value of the damping factor that determines the response time of the loop filter 23 is set to a value that converges faster. Thereafter, the process returns to step S5, and the subsequent processes are repeated.
【0047】同期保持精度を向上しつつ、同期信号検出
精度を維持するために、相関検出部8は、閾値Lの値を
段階的に下げ、同期信号検出窓幅を段階的に狭める。同
期信号検出窓幅τは、デフォルトの値τ1の240pp
mから、例えば、30ppmずつ狭められ、最終的に、
最適値である30ppmまで狭められる。閾値Lは、デ
フォルトの値L1の60%の値(0.6L1)が最適値
とされ、最終的に最適値となるまで引き下げられる。閾
値Lと同期検出窓幅τが最適値に達したとき、処理は終
了される。図6は、フレーム周期で伝送される同期信号
(図6のA)と、その同期信号を検出するために設定さ
れる同期信号検出窓幅τ(図6のB)との関係の例を示
す図である。In order to maintain the synchronization signal detection accuracy while improving the synchronization holding accuracy, the correlation detection unit 8 decreases the threshold value L step by step and narrows the synchronization signal detection window width. The synchronization signal detection window width τ is 240 pp of the default value τ1.
m, for example, by 30 ppm,
It is narrowed to the optimum value of 30 ppm. As the threshold value L, a value (0.6L1) of 60% of the default value L1 is set as the optimum value, and is reduced until the threshold value L finally becomes the optimum value. When the threshold value L and the synchronization detection window width τ have reached the optimum values, the process is terminated. FIG. 6 shows an example of a relationship between a synchronization signal transmitted in a frame period (A in FIG. 6) and a synchronization signal detection window width τ (B in FIG. 6) set for detecting the synchronization signal. FIG.
【0048】図7は、相関検出部8で演算された相互相
関値Vと閾値Lの関係、および同期信号検出窓の開閉タ
イミングと同期信号の補完の関係を表している。FIG. 7 shows the relationship between the cross-correlation value V calculated by the correlation detector 8 and the threshold value L, and the relationship between the opening / closing timing of the synchronization signal detection window and the complementation of the synchronization signal.
【0049】相関検出部8は、同期信号検出窓が開いて
いるタイミングにおいてのみ、同期信号を検出する処理
を行うため、窓が開いていないタイミングで相互相関値
Vが閾値Lより大きな値V13となったような場合にお
いて、誤検知を避けることができる。さらに、数値制御
部24が同期信号のタイミングを推定しているため、相
互相関値Vが閾値Lより小さな値V11のような場合に
おいても、未検出となるはずの同期信号を補完し、内部
タイミング信号(同期信号)を発生することができる。Since the correlation detector 8 performs the process of detecting the synchronization signal only at the timing when the synchronization signal detection window is opened, the cross-correlation value V is set to a value V13 larger than the threshold L at the timing when the window is not opened. In such a case, erroneous detection can be avoided. Furthermore, since the numerical control unit 24 estimates the timing of the synchronization signal, even when the cross-correlation value V is a value V11 smaller than the threshold value L, the synchronization signal that should be undetected is complemented and the internal timing is corrected. A signal (synchronous signal) can be generated.
【0050】上述した一連の処理は、ハードウエアによ
り実行させることもできるが、ソフトウエアにより実行
させることもできる。一連の処理をソフトウエアにより
実行させる場合には、そのソフトウエアを構成するプロ
グラムが、専用のハードウエアとしての信号受信装置に
組み込まれているコンピュータ、または、各種のプログ
ラムをインストールすることで、各種の機能を実行する
ことが可能な、例えば汎用のパーソナルコンピュータな
どにインストールされる。The series of processes described above can be executed by hardware, but can also be executed by software. When a series of processing is executed by software, a program constituting the software is executed by a computer incorporated in a signal receiving device as dedicated hardware, or various programs are installed by installing various programs. For example, it is installed in a general-purpose personal computer or the like that can execute the functions described above.
【0051】次に、図8を参照して、上述した一連の処
理を実行するプログラムをコンピュータにインストール
し、コンピュータによって実行可能な状態とするために
用いられる媒体について、そのコンピュータが汎用のパ
ーソナルコンピュータである場合を例として説明する。Next, referring to FIG. 8, a program for executing the above-described series of processes is installed in a computer, and a computer used for making the computer executable is a general-purpose personal computer. The following is an example of the case.
【0052】プログラムは、図8(A)に示すように、
パーソナルコンピュータ101に内蔵されている記録媒
体としてのハードディスク102や半導体メモリ103
に予めインストールした状態でユーザに提供することが
できる。The program is, as shown in FIG.
Hard disk 102 or semiconductor memory 103 as a recording medium built in personal computer 101
Can be provided to the user in a state where it is installed in advance.
【0053】あるいはまた、プログラムは、図8(B)
に示すように、フロッピー(登録商標)ディスク11
1、CD−ROM(Compact Disk-Read Only Memory )
112、光磁気ディスク(Magneto-Optical Disk:MO
ディスク)113、DVD(Digital VideoDisc又はDig
ital Versatile Disc)114、磁気ディスク115、
半導体メモリ116などの記録媒体に、一時的あるいは
永続的に格納し、パッケージソフトウエアとして提供す
ることができる。Alternatively, the program is as shown in FIG.
As shown in FIG.
1. CD-ROM (Compact Disk-Read Only Memory)
112, Magneto-Optical Disk (MO)
Disc 113, DVD (Digital VideoDisc or Dig)
ital Versatile Disc) 114, magnetic disk 115,
It can be temporarily or permanently stored in a recording medium such as the semiconductor memory 116 and provided as package software.
【0054】さらに、プログラムは、図8(C)に示す
ように、ダウンロードサイト121から、デジタル衛星
放送用の人工衛星122を介して、パーソナルコンピュ
ータ101に無線で転送したり、ローカルエリアネット
ワーク、インターネットといったネットワーク131を
介して、パーソナルコンピュータ101に有線で転送
し、パーソナルコンピュータ101において、内蔵する
ハードディスクなどに格納させることができる。Further, as shown in FIG. 8C, the program is wirelessly transferred from the download site 121 to the personal computer 101 via the artificial satellite 122 for digital satellite broadcasting, a local area network, the Internet, or the like. Via the network 131 to the personal computer 101 by wire, and the personal computer 101 can store the data in a built-in hard disk or the like.
【0055】本明細書における媒体とは、これら全ての
媒体を含む広義の概念を意味するものである。The medium in the present specification means a broad concept including all these media.
【0056】パーソナルコンピュータ101は、例え
ば、図9に示すように中央制御ユニット(CPU)14
1を内蔵している。CPU141には、バス144を介
して、入出力インターフェース145が接続されてお
り、CPU141は、入出力インターフェース145を
介して、ユーザから、キーボード、マウスなどよりなる
入力部147から司令が入力されると、それに対応し
て、図8(A)の半導体メモリ103に対応するROM
(Read Only Memory)142に格納されているプログラ
ムを実行する。あるいはまた、CPU141は、ハード
ディスク102に予め格納されているプログラム、衛星
122もしくはネットワーク131から転送され、通信
部148により受信され、さらにハードディスク102
にインストールされたプログラム、またはドライブ14
9に装着されたフロッピーディスク111、CD−RO
M112、MOディスク113、DVD114、もしく
は磁気ディスク115から読み出され、ハードディスク
102にインストールされているプログラムをRAM
(Random Access Memory)143にロードして実行す
る。さらに、CPU141は、その処理結果を、例え
ば、入出力インターフェース345を介して、液晶表示
パネルなどよりなる表示部146に必要に応じて出力す
る。The personal computer 101 has, for example, a central control unit (CPU) 14 as shown in FIG.
1 is built in. The CPU 141 is connected to an input / output interface 145 via a bus 144. The CPU 141 receives a command from a user via an input unit 147 including a keyboard, a mouse, etc., via the input / output interface 145. And a ROM corresponding to the semiconductor memory 103 shown in FIG.
(Read Only Memory) 142 is executed. Alternatively, the CPU 141 may transfer the program stored in the hard disk 102 in advance from the satellite 122 or the network 131, receive the program by the communication unit 148, and
Programs installed on the drive or drive 14
9, floppy disk 111, CD-RO
The program read from the M112, the MO disk 113, the DVD 114, or the magnetic disk 115 and installed on the hard disk 102 is stored in a RAM.
(Random Access Memory) 143 and executed. Further, the CPU 141 outputs the processing result to a display unit 146 such as a liquid crystal display panel via the input / output interface 345 as necessary.
【0057】また、本明細書において、媒体により提供
されるプログラムを記述するステップは、記載された順
序に沿って時系列的に行われる処理はもちろん、必ずし
も時系列的に処理されなくとも、並列的あるいは個別に
実行される処理をも含むものである。In this specification, the step of describing a program provided by a medium is not limited to processing performed in a time-series manner in the order described, but is not necessarily performed in a time-series manner. It also includes processes that are executed individually or individually.
【0058】また、上述した実施の形態では、OFDM
信号として伝送される同期信号の相関検出部8での検出
処理構成として、図2に示したように、受信信号の実数
成分と虚数成分とのそれぞれで、受信装置内に予め用意
されたデータと比較して、相関を検出するようにした
が、いずれか一方の成分だけから検出しても良い。In the above-described embodiment, the OFDM
As shown in FIG. 2, as a detection processing configuration of the synchronization signal transmitted as a signal in the correlation detection unit 8, each of a real component and an imaginary component of the received signal includes data prepared in advance in the receiving device. Although the correlation is detected by comparison, the correlation may be detected from only one of the components.
【0059】図10は、相関検出部8で受信信号の実数
成分の相関だけからフレーム相関を検出する構成の例を
示す図である。入力端子201に得られる予め用意され
たフレーム同期検出用のOFDM符号の実数部を、シフ
トレジスタ202に供給する。また、入力端子211に
得られる受信信号の実数部を、シフトレジスタ212に
供給する。そして、両シフトレジスタ202,212の
各段にセットされたデータを、そのシフトレジスタの段
数用意された乗算器203a,203b,‥‥203n
で個別に乗算し、それぞれの乗算器203a〜203n
の乗算値を積分器204で積分し、実数部の相関値Rx r
e Sum を得る。その実数部の相関値Rx re Sum を二乗回
路205で二乗された値として、受信信号の相関値Sum
Store を得、その相関値をデバイダ207に供給する。FIG. 10 is a diagram showing an example of a configuration in which the correlation detector 8 detects a frame correlation only from the correlation of the real component of the received signal. A real part of a previously prepared OFDM code for frame synchronization detection obtained at an input terminal 201 is supplied to a shift register 202. The real part of the received signal obtained at the input terminal 211 is supplied to the shift register 212. Then, the data set in each stage of both shift registers 202 and 212 is converted into multipliers 203a, 203b,.
, And the respective multipliers 203a to 203n
Is integrated by an integrator 204, and the correlation value Rx r of the real part is
Get e Sum. The correlation value Rx re Sum of the real part is defined as the value squared by the squaring circuit 205, and the correlation value Sum of the received signal is calculated.
Store is obtained, and the correlation value is supplied to the divider 207.
【0060】また、シフトレジスタ212の各段にセッ
トされた実数部の受信データを、乗算器213a〜21
3nを介して二乗回路214a〜214nに供給する。
そして、各二乗回路214a〜214nが出力する受信
データを、積分器216に供給して積分し、受信電力RS
SI Sumを得る。この積分器216で得た受信電力RSSISu
mを、デバイダ207に供給する。The received data of the real part set in each stage of the shift register 212 is multiplied by the multipliers 213a to 213a.
The signal is supplied to the squaring circuits 214a to 214n via 3n.
Then, the reception data output from each of the squaring circuits 214a to 214n is supplied to an integrator 216 to be integrated, and the reception power RS
Get SI Sum. The received power RSSISu obtained by the integrator 216
m is supplied to the divider 207.
【0061】デバイダ207では、受信信号の相関値Su
m Store を受信電力RSSI Sumで除算して、その解CorF
(n) を得る。求められた値CorF(n) は、比較器208に
供給し、端末内で予め設定されて記憶されて端子209
に得られるスレッショルド値THと比較し、比較結果と
してのフレーム同期出力POFDM Cor OUT を端子210か
ら後段の回路(本例の場合にはDLL11)に同期検出
信号として供給する。In the divider 207, the correlation value Su of the received signal is
m Store divided by the received power RSSI Sum and the solution CorF
(n) is obtained. The obtained value CorF (n) is supplied to the comparator 208, which is set and stored in the terminal in advance and is supplied to the terminal 209.
, And a frame synchronization output POFDM Cor OUT as a comparison result is supplied from a terminal 210 to a subsequent circuit (DLL 11 in this example) as a synchronization detection signal.
【0062】この図10に示すように、実数成分だけの
処理からフレーム相関を検出する構成とすることで、虚
数成分についても処理する図2の構成に比べて、簡単に
フレーム相関を検出できるようになる。但し、フレーム
相関の検出精度については、図2に示すように受信信号
の実数成分と虚数成分の双方から検出する方が、より高
い精度でフレーム相関を検出できる。As shown in FIG. 10, by adopting a configuration in which the frame correlation is detected from the processing of only the real components, the frame correlation can be detected more easily than in the configuration of FIG. 2 which also processes the imaginary components. become. However, as for the detection accuracy of the frame correlation, as shown in FIG. 2, when the detection is performed from both the real component and the imaginary component of the received signal, the frame correlation can be detected with higher accuracy.
【0063】また、ここまでの説明では、受信信号に含
まれる同期信号として、OFDM方式で変調された信号
を検出して、処理するようにしたが、同期信号の区間の
信号として、その他の方式の信号である場合にも、同様
にフレーム相関を検出して処理を行うことができる。例
えば、伝送される信号の変調方式がOFDM方式である
場合に、同期信号の区間だけはOFDM信号ではなく、
擬似的にランダムに設定されるPN符号系列であるM系
列(Maximum Length Code )符号である場合にも、同様
にフレーム相関を検出して処理できる。In the above description, a signal modulated by the OFDM system is detected and processed as a synchronization signal included in the received signal. In the case of this signal, the processing can be performed by detecting the frame correlation in the same manner. For example, when the modulation scheme of the signal to be transmitted is the OFDM scheme, only the section of the synchronization signal is not an OFDM signal,
Even in the case of an M-sequence (Maximum Length Code) code, which is a pseudo-randomly set PN code sequence, frame correlation can be detected and processed in the same manner.
【0064】図11は、同期信号がM系列データである
場合に、受信信号から同期信号(M系列データ)を検出
するフレーム相関器の構成例を示したものである。受信
装置内には、予め伝送されるM系列データと同じデータ
(PN符号)を用意しておき、その用意されたフレーム
同期用のPN符号の実数部を、入力端子901を介して
シフトレジスタ902に供給する。また、入力端子91
1に得られる受信信号の実数部を、シフトレジスタ91
2に供給する。そして、両シフトレジスタ902,91
2の各段にセットされたデータを、そのシフトレジスタ
の段数用意された乗算器903a,903b,‥‥90
3nで個別に乗算し、それぞれの乗算器903a〜90
3nの乗算値を積分器904で積分し、実数部の相関値
Rx re Sum を得る。その実数部の相関値Rx re Sum を二
乗回路905で二乗された値として、その二乗値を加算
器906に供給する。FIG. 11 shows a configuration example of a frame correlator that detects a synchronization signal (M-sequence data) from a received signal when the synchronization signal is M-sequence data. In the receiving device, the same data (PN code) as the M-sequence data to be transmitted is prepared in advance, and the real part of the prepared PN code for frame synchronization is input to the shift register 902 via the input terminal 901. To supply. Also, the input terminal 91
1 is converted to a shift register 91
Feed to 2. Then, both shift registers 902 and 91
2, the data set in each stage of the shift register is multiplied by multipliers 903a, 903b,.
3n, and the respective multipliers 903a to 903
3n is integrated by the integrator 904, and the correlation value of the real part is
Get Rx re Sum. The correlation value Rx re Sum of the real part is set as a value squared by the squaring circuit 905, and the square value is supplied to the adder 906.
【0065】また、受信装置内に予め用意されたフレー
ム同期用のPN符号の虚数部を、入力端子931を介し
てシフトレジスタ932に供給する。また、入力端子9
21に得られる受信信号の虚数部を、シフトレジスタ9
22に供給する。そして、両シフトレジスタ922,9
32の各段にセットされたデータを、そのシフトレジス
タの段数用意された乗算器925a,925b,‥‥9
25nで個別に乗算し、それぞれの乗算器925a〜9
25nの乗算値を積分器926で積分し、虚数部の相関
値Rx im Sum を得る。その虚数部の相関値Rx im Sum を
二乗回路927で二乗された値として、その二乗値を加
算器906に供給する。The imaginary part of the PN code for frame synchronization prepared in advance in the receiving apparatus is supplied to the shift register 932 via the input terminal 931. Also, the input terminal 9
The imaginary part of the received signal obtained by the shift register 9
22. Then, both shift registers 922, 9
The data set in each of the 32 stages is multiplied by multipliers 925a, 925b,.
25n, and each multiplier 925a-9
The multiplied value of 25n is integrated by the integrator 926 to obtain a correlation value Rx im Sum of the imaginary part. The imaginary part correlation value Rx im Sum is supplied to the adder 906 as a value squared by the squaring circuit 927.
【0066】加算器906では、供給される実数部の相
関値と虚数部の相関値を加算して、受信信号の相関値Su
m Store を得る。この加算器906で得た相関値Sum St
oreは、デバイダ907に供給する。The adder 906 adds the supplied correlation value of the real part and the supplied correlation value of the imaginary part to obtain the correlation value Su of the received signal.
Get m Store. The correlation value Sum St obtained by the adder 906
ore supplies the divider 907.
【0067】また、シフトレジスタ912の各段にセッ
トされた実数部の受信データを、乗算器913a〜91
3nと二乗回路914a〜914nを介して加算器91
5a〜915nに供給し、シフトレジスタ922の各段
にセットされた虚数部の受信データを、乗算器923a
〜923nと二乗回路924a〜924nを介して加算
器915a〜915nに供給し、実数部の受信データと
虚数部の受信データとを加算する。そして、各加算器9
15a〜915nで加算された受信データを、積分器9
16に供給して積分し、受信電力RSSI Sumを得る。この
積分器916で得た受信電力RSSI Sumは、デバイダ90
7に供給する。The received data of the real part set in each stage of the shift register 912 is multiplied by the multipliers 913a to 913a.
3n and adders 91 via squaring circuits 914a to 914n.
5a to 915n, and receives the imaginary part of the received data set in each stage of the shift register 922 by using the multiplier 923a.
To 923n and squaring circuits 924a to 924n to adders 915a to 915n to add the real part received data and the imaginary part received data. And each adder 9
15a to 915n, and adds the received data to the integrator 9
16 and integrated to obtain the received power RSSI Sum. The received power RSSI Sum obtained by the integrator 916 is divided by the divider 90
7
【0068】デバイダ907では、受信信号の相関値Su
m Store を受信電力RSSI Sumで除算して、その解Cor1
(n) を得る。この解Cor1(n) を得る数式は、既に説明し
た〔数1〕式の演算である。In the divider 907, the correlation value Su of the received signal is
m Store divided by the received power RSSI Sum, and the solution Cor1
(n) is obtained. The equation for obtaining the solution Cor1 (n) is the operation of the equation (1) described above.
【0069】そして、求められた値Cor1(n) を、比較器
908に供給し、受信装置内で予め設定されて記憶され
て端子909に得られるスレッショルド値THと比較す
る。ここでは、Cor1(n) ≧スレッショルド値THかつCo
r1(n) の最大値を検出した時点で、フレーム同期出力PP
N Cor OUT として“H”データを端子910から出力す
る。また、Cor1(n) <スレッショルド値THの場合に
は、“L”データを端子910から出力する。このフレ
ーム同期出力PPN Cor OUT を後段の回路(本例の場合に
はDLL11)に同期検出信号として供給する。Then, the obtained value Cor1 (n) is supplied to a comparator 908 and compared with a threshold value TH which is preset and stored in the receiving device and obtained at a terminal 909. Here, Cor1 (n) ≧ threshold value TH and Co
When the maximum value of r1 (n) is detected, the frame synchronization output PP
“H” data is output from the terminal 910 as N Cor OUT. If Cor1 (n) <threshold value TH, “L” data is output from terminal 910. This frame synchronization output PPN Cor OUT is supplied as a synchronization detection signal to a subsequent circuit (DLL 11 in this example).
【0070】次に、本発明の第2の実施の形態を、図1
2〜図18を参照して説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIGS.
【0071】図12は本例の受信装置のブロック図であ
る。ここでの受信装置は、OFDM(Orthogonal Frequ
ency Division Multiplex :直交周波数分割多重)方式
の伝送信号を受信する受信装置としてある。また、受信
する信号(OFDMセグメント)の変調方式としては、
例えば差動QPSK(DQPSK(Differential Quadr
ature Phase Shift Keying))方式が用いられる。ま
た、このOFDM方式で伝送される信号には、フレーム
周期で特定のパターンによる同期信号が含まれれてい
る。FIG. 12 is a block diagram of the receiving apparatus of this embodiment. The receiving device here is an OFDM (Orthogonal Frequ
This is a receiving apparatus that receives a transmission signal of the ency division multiplex (orthogonal frequency division multiplex) system. As a modulation method of a received signal (OFDM segment),
For example, differential QPSK (DQPSK (Differential Quadr
ature Phase Shift Keying)) method is used. Further, a signal transmitted by the OFDM method includes a synchronization signal according to a specific pattern in a frame cycle.
【0072】図12は、本例の受信装置の同期処理部の
構成例を示すブロック図である。この受信装置は、同期
検出及び同期保持を行う同期処理部300と、復調を行
い、復調結果情報を生成する復調部350とを備えてい
る。FIG. 12 is a block diagram showing an example of the configuration of the synchronization processing section of the receiving apparatus according to this embodiment. This receiving device includes a synchronization processing unit 300 that detects synchronization and maintains synchronization, and a demodulation unit 350 that performs demodulation and generates demodulation result information.
【0073】同期処理部300は、受信信号から同期信
号を検出し、同期タイミング及び復調タイミングを生成
するとともに、同期保持の処理を行う。同期処理部30
0は、受信信号から同期信号を検出する同期信号検出手
段310と、検出された同期を保持し保持タイミングを
生成する同期保持手段320と、復調タイミングを生成
する復調タイミング生成手段330と、同期タイミング
が正しいかどうかを判断する同期判定手段340と、か
ら構成される。The synchronization processing section 300 detects a synchronization signal from a received signal, generates a synchronization timing and a demodulation timing, and performs processing for maintaining synchronization. Synchronization processing unit 30
0 indicates a synchronization signal detecting means 310 for detecting a synchronization signal from a received signal, a synchronization holding means 320 for holding the detected synchronization and generating a holding timing, a demodulation timing generating means 330 for generating a demodulation timing, And synchronization determination means 340 for determining whether or not is correct.
【0074】同期信号検出手段310は、所定の時間幅
の同期信号検出窓(以下、窓とする)を備えている。こ
の窓は、同期保持手段320の生成する推定同期タイミ
ングに合わせて開き、窓が空いている間に同期信号の検
出を行う。また、起動時や同期タイミングが誤りである
ことを検出した場合には、窓幅を無限大、あるいは窓幅
を無視し、初期同期検出を行い、同期を獲得する。The synchronization signal detection means 310 has a synchronization signal detection window (hereinafter, referred to as a window) having a predetermined time width. This window is opened in accordance with the estimated synchronization timing generated by the synchronization holding unit 320, and a synchronization signal is detected while the window is open. In addition, when detecting that the synchronization timing is erroneous at the time of starting, the window width is infinite, or the window width is ignored, the initial synchronization is detected, and the synchronization is obtained.
【0075】同期保持手段320は、同期信号検出手段
310の獲得した同期の保持処理を行い、同期タイミン
グを生成する、例えば、ディレイロックループ(以下、
DDLとする)等である。同期保持手段320では、同
期信号の周期性に基づき、次の同期タイミングの推定を
行う。また、その同期タイミング誤差を検出し、修正を
行う。以下、同期保持手段320の推定した同期タイミ
ングを推定同期タイミングとする。同期保持手段320
の推定同期タイミングは、復調タイミング生成手段33
0に出力する。The synchronization holding unit 320 performs a process of holding the synchronization acquired by the synchronization signal detecting unit 310 and generates a synchronization timing, for example, a delay lock loop (hereinafter, referred to as a delay lock loop).
DDL). The synchronization holding unit 320 estimates the next synchronization timing based on the periodicity of the synchronization signal. Further, the synchronization timing error is detected and corrected. Hereinafter, the synchronization timing estimated by the synchronization holding unit 320 is referred to as an estimated synchronization timing. Synchronization holding means 320
The estimated synchronization timing of the
Output to 0.
【0076】復調タイミング生成手段330は、同期タ
イミングに基づき、復調タイミングを生成し、復調部3
50へ出力する。同期反対手段340は、復調部350
より入力する復調誤りの結果に応じて、同期タイミング
が正しいか否かを判定し、判定結果に応じて所定の処理
を行う。例えば復調誤りの値がある基準値より小さく、
かつそれが一定期間継続した場合に同期タイミングは正
常であると判定し、復調誤りの値がある基準値を超え、
かつそれが一定期間継続した場合に同期タイミングは誤
りであると判定する。このようにして、同期タイミング
が正常であると判定した場合、同期信号の検出を行う窓
の設定時間を短くする。また、同期タイミングが誤りで
あると判定した場合、同期信号検出手段310は初期同
期獲得を行うようにする。The demodulation timing generating means 330 generates a demodulation timing based on the synchronization timing.
Output to 50. The synchronization reverse unit 340 includes a demodulation unit 350
It is determined whether or not the synchronization timing is correct in accordance with the result of the demodulation error input, and predetermined processing is performed in accordance with the determination result. For example, the value of the demodulation error is smaller than a certain reference value,
And if it continues for a certain period of time, the synchronization timing is determined to be normal, and the value of the demodulation error exceeds a certain reference value.
And when it continues for a certain period, it is determined that the synchronization timing is wrong. In this way, when it is determined that the synchronization timing is normal, the set time of the window for detecting the synchronization signal is shortened. If it is determined that the synchronization timing is incorrect, the synchronization signal detection means 310 performs initial synchronization acquisition.
【0077】復調350は、同期思処理部300の生成
した復調タイミング信号に基づいたタイミングで復調を
行い、その誤り率、例えばビット誤り率(以下、BER
Bit Error Rataとする)を算出する。
算出されたRERは、同期処理部300の同期判定手段
340に送る。The demodulation 350 performs demodulation at a timing based on the demodulation timing signal generated by the synchronization processing section 300, and an error rate thereof, for example, a bit error rate (hereinafter referred to as BER)
Bit Error Data) is calculated.
The calculated RER is sent to the synchronization determination unit 340 of the synchronization processing unit 300.
【0078】同期信号検出手段310内で同期信号を検
出する構成としては、例えば第1の実施の形態として既
に説明したフレーム相関器が適用できる。即ち、同期信
号がOFDM方式で変調されたOFDM信号として伝送
される場合には、既に説明した図2に示す構成(実数成
分と虚数成分の双方から検出する例)又は図10に示す
構成(実数成分だけから検出する例)が適用できる。ま
た、同期信号の区間だけがOFDM方式で変調されてい
ない特定のデータ(例えばM系列データ)として伝送さ
れる場合には、既に説明した図11に示す構成が適用で
きる。As a configuration for detecting a synchronization signal in the synchronization signal detection means 310, for example, the frame correlator already described as the first embodiment can be applied. That is, when the synchronization signal is transmitted as an OFDM signal modulated by the OFDM method, the configuration shown in FIG. 2 (example of detecting from both the real component and the imaginary component) or the configuration shown in FIG. Example in which detection is performed only from components) can be applied. When only the section of the synchronization signal is transmitted as specific data (eg, M-sequence data) not modulated by the OFDM scheme, the configuration shown in FIG. 11 described above can be applied.
【0079】次に、本例の受信装置の動作について説明
する。装置が起動されると、同期信号検出手段310に
より初期同期獲得処理が行われる。このとき、窓は無限
大あるいは、無視され、初期同期を獲得するまでの同期
信号検出処理が行われる。同期信号が検出されると、同
期検出信号を同期保持手段320に送り、窓幅を初期値
に設定する。同期保持手段320は、獲得した同期タイ
ミングの引き込みを行う。同期信号の周期性を利用し、
次の周期の推定同期タイミングを生成する。推定同期タ
イミングでは、所定の窓幅の窓が開き、同期信号検出手
段310で同期信号が検出され、同期保持手段320に
入力する。これに基づき、同期タイミングの誤差修正を
行う。生成された同期タイミングは、復調タイミング生
成手段330に出力する。復調タイミング生成手段33
0は、復調タイミングを生成し、復調部350に出力す
る。Next, the operation of the receiving apparatus of this embodiment will be described. When the device is started, an initial synchronization acquisition process is performed by the synchronization signal detecting means 310. At this time, the window is infinite or ignored, and a synchronization signal detection process is performed until initial synchronization is obtained. When a synchronization signal is detected, a synchronization detection signal is sent to the synchronization holding unit 320, and the window width is set to an initial value. The synchronization holding unit 320 pulls in the acquired synchronization timing. Using the periodicity of the synchronization signal,
Generate an estimated synchronization timing for the next cycle. At the estimated synchronization timing, a window having a predetermined window width is opened, a synchronization signal is detected by the synchronization signal detection unit 310, and is input to the synchronization holding unit 320. Based on this, the error of the synchronization timing is corrected. The generated synchronization timing is output to the demodulation timing generation means 330. Demodulation timing generation means 33
0 generates a demodulation timing and outputs it to the demodulation section 350.
【0080】復調部350では、復調タイミングに合わ
せて復調を行うとともに、データ誤り率であるBER
(ビットエラーレート)を算出し、同期判定手段340
に送る。同期判定手段340は、BERに基づいて同期
タイミングが正しいか否かを判定する。所定の期間継続
して同期タイミングが正しいと判定した場合には、窓幅
を小さく、すなわち窓の開く設定時間を短くする。同期
信号が誤りであると判定した場合、同期保持手段320
の同期保持処理を停止し、同期信号検出手段310の初
期同期獲得から動作するように設定を行う。The demodulation section 350 performs demodulation in accordance with the demodulation timing, and performs BER which is a data error rate.
(Bit error rate) is calculated, and synchronization determination means 340 is calculated.
Send to The synchronization determination means 340 determines whether the synchronization timing is correct based on the BER. When it is determined that the synchronization timing is correct for a predetermined period, the window width is reduced, that is, the set time for opening the window is shortened. If it is determined that the synchronization signal is incorrect, the synchronization holding unit 320
Is stopped, and the synchronization signal detecting means 310 is set to operate from the initial synchronization acquisition.
【0081】さらに、本例の受信装置の同期保持方法に
ついて詳細に説明する。図13は、本例の受信装置の同
期保持処理を示すフローチャートである。同期信号検出
が開始されると(ステップS310)、最初に初期同期
獲得処理が行われる(ステップS320)。初期同期獲
得処理は、同期信号を検出まで行われ、検出された初期
同期信号に基づいて同期タイミングが生成され(ステッ
プS460)、同期保持が行われる。続いて、同期タイ
ミングから復調タイミングが生成される(ステップS4
70)。復調タイミングに合わせて、復調と復調時の誤
り率に応じた同期判定処理が行われる(ステップS48
0)。Further, a method for maintaining synchronization of the receiving apparatus of this embodiment will be described in detail. FIG. 13 is a flowchart showing the synchronization holding processing of the receiving apparatus of the present example. When the synchronization signal detection is started (step S310), an initial synchronization acquisition process is performed first (step S320). The initial synchronization acquisition process is performed until a synchronization signal is detected, a synchronization timing is generated based on the detected initial synchronization signal (step S460), and synchronization is maintained. Subsequently, a demodulation timing is generated from the synchronization timing (step S4).
70). In synchronization with the demodulation timing, demodulation and synchronization determination processing according to the error rate at the time of demodulation are performed (step S48).
0).
【0082】その後、同期判定結果がチェックされ(ス
テップS490)、同期タイミングが誤りであると判定
されている場合、保持されている同期タイミングは破棄
され、初期同期獲得処理(ステップS320)からの処
理が行われる。同期タイミングが正しいと判定されてい
る場合、保持されている同期タイミングを継続する。継
続された場合、保持されている同期タイミングより算出
される次の同期タイミングである推定同期タイミングに
到達したかがチェックされ(ステップS410)、到達
していなければ、再び処理S410を繰り返す。推定同
期タイミングに到達した場合、所定の窓幅の窓が開き、
同期信号が検出される(ステップS420)。検出され
た同期信号に基づき、同期タイミング誤差検出が行われ
(ステップS430)、誤差に応じて重みづけがされ
(ステップS440)、ループフィルターが設定される
(ステップS450)。Thereafter, the result of the synchronization determination is checked (step S490). If it is determined that the synchronization timing is incorrect, the held synchronization timing is discarded and the processing from the initial synchronization acquisition processing (step S320) is started. Is performed. If the synchronization timing is determined to be correct, the held synchronization timing is continued. If continued, it is checked whether the estimated synchronization timing, which is the next synchronization timing calculated from the held synchronization timing, has been reached (step S410), and if not, the process S410 is repeated again. When the estimated synchronization timing is reached, a window having a predetermined window width opens,
A synchronization signal is detected (Step S420). Based on the detected synchronization signal, a synchronization timing error is detected (step S430), weighted according to the error (step S440), and a loop filter is set (step S450).
【0083】このようにして同期タイミングの調整が行
われ、再び次の推定同期タイミングを待つ。同時に、検
出された同期信号から同期タイミングが生成され(ステ
ップS460)、同期保持が行われる。続いて、同期タ
イミングから復調タイミングが生成される(ステップS
470)。復調タイミングに合わせて、復調と復調時の
誤り率に応じた同期判定処理が行われる(ステップS4
80)。同期判定結果がチェックされ(ステップS49
0)、同期タイミングが誤りであると判定されている場
合、保持されている同期タイミングは破棄され、初期同
期獲得処理(ステップS320)からの処理が行われ
る。同期タイミングが正しいと判定されている場合、保
持されている同期タイミングを継続し、再び次の推定同
期タイミングを待つ。The adjustment of the synchronization timing is performed in this way, and the control waits for the next estimated synchronization timing again. At the same time, a synchronization timing is generated from the detected synchronization signal (step S460), and the synchronization is maintained. Subsequently, a demodulation timing is generated from the synchronization timing (Step S).
470). In synchronization with the demodulation timing, demodulation and synchronization determination processing according to the error rate at the time of demodulation are performed (step S4).
80). The synchronization determination result is checked (step S49)
0), if it is determined that the synchronization timing is incorrect, the held synchronization timing is discarded, and the processing from the initial synchronization acquisition processing (step S320) is performed. If it is determined that the synchronization timing is correct, the held synchronization timing is continued, and the process waits for the next estimated synchronization timing again.
【0084】次に、初期同期獲得処理について詳しく説
明する。図14は、本例の受信装置の初期同期獲得手順
のフローチャートである。初期同期獲得処理が開始され
ると(ステップS321)、窓幅が最大値に設定される
(ステップS322)。あるいは、窓幅を無視するよう
にするか、無限大としてもよい。同期信号が検出され、
初期同期を獲得すると(ステップS323)、窓が設定
され(ステップS324)、窓幅が初期値に設定され
(ステップS325)、処理が終了する(ステップS3
26)。Next, the initial synchronization acquisition processing will be described in detail. FIG. 14 is a flowchart of the initial synchronization acquisition procedure of the receiving apparatus of this example. When the initial synchronization acquisition process is started (step S321), the window width is set to the maximum value (step S322). Alternatively, the window width may be ignored or set to infinity. Sync signal is detected,
When initial synchronization is obtained (step S323), a window is set (step S324), the window width is set to an initial value (step S325), and the process ends (step S3).
26).
【0085】次に、復調・同期判定処理について詳しく
説明する。図15は、本例の受信装置の復調・同期判定
手順のフローチャートである。復調タイミングで、復調
・同期判定処理が開始されると(ステップS481)、
復調が行われ、復調時のデータ誤り率(BER)が算出
される(ステップS482)。算出されたBERが、予
め設定された基準値(以下、BER THとする)を超
えているかどうかの判定が行われる(ステップS48
3)。Next, the demodulation / synchronization determination processing will be described in detail. FIG. 15 is a flowchart of the demodulation / synchronization determination procedure of the receiving apparatus of this example. When demodulation / synchronization determination processing is started at the demodulation timing (step S481),
Demodulation is performed, and a data error rate (BER) at the time of demodulation is calculated (step S482). The calculated BER is a predetermined reference value (hereinafter referred to as BER). Is determined (step S48).
3).
【0086】BERがBER TH以下である場合、B
ERが基準値を下回っているというイベントを数えるカ
ウンタ(以下、Nokとする)を次式のようにカウント
アップする。ここで、kは、任意の周期を表す整数とす
る。BER is BER If TH or less, B
A counter that counts the event that the ER is below the reference value (hereinafter, referred to as Nok) is counted up by the following equation. Here, k is an integer representing an arbitrary period.
【0087】[0087]
【数2】Nok〔k〕=Nok〔k−1〕+1## EQU2 ## Nok [k] = Nok [k-1] +1
【0088】また、BERが基準値を超えているという
イベントを数えるカウンタ(以下、Nberとすす)
を、次式のようにカウントダウンする。A counter for counting the event that the BER exceeds the reference value (hereinafter referred to as Nber)
Is counted down as in the following equation.
【0089】[0089]
【数3】Nber〔k〕=Nok〔k−1〕−1Nber [k] = Nok [k-1] -1
【0090】続いて、Nokが、同期タイミングが正し
い状態であると判定し窓幅を調整する窓幅調整同期を表
す所定の数(以下、Nwinとする)を超えたかどうか
をチェックする(ステップS485)。超えていない場
合、処理は終了する(ステップS48B)。NokがN
winを超えていた場合、すなわち、窓幅調整周期の
間、継続して同期タイミングは正常であったと判定され
た場合、窓幅の調整が行われ(ステップS486)、窓
幅を縮める。続いて、同期タイミング正常ステータスが
出力され(ステップS487)、処理は終了する(ステ
ップS48B)。Subsequently, it is determined whether or not Nok exceeds a predetermined number (hereinafter, referred to as Nwin) representing window width adjustment synchronization for determining that the synchronization timing is correct and adjusting the window width (step S485). ). If not, the process ends (step S48B). Nok is N
If it exceeds win, that is, if it is determined that the synchronization timing is normal during the window width adjustment period, the window width is adjusted (step S486), and the window width is reduced. Subsequently, the synchronization timing normal status is output (step S487), and the process ends (step S48B).
【0091】BERがBER THを超えている場合、
Nberを次式のようにカウントアップする。BER is BER If it exceeds TH,
Nber is counted up as in the following equation.
【0092】[0092]
【数4】Nber〔k〕=Nok〔k−1〕+1## EQU4 ## Nber [k] = Nok [k-1] +1
【0093】また、Nokを次式のようにクリアする。Also, Nok is cleared as in the following equation.
【0094】[0094]
【数5】Nok=0[Equation 5] Nok = 0
【0095】続いて、Nberが、同期タイミング誤り
が継続し、新たに同期タイミングを獲得する必要がある
と判定される所定の数(以下、Nber THとする)
を超えたかどうかをチェックする(ステップS48
8)。超えていない場合、処理は終了する(ステップS
48B)。NberがNber THを超えていた場
合、すなわち、所定の回数、同期タイミング誤りであっ
たと判定された場合、初期同期獲得要求がされる。この
場合、同期タイミング誤りステータスを出力し(ステッ
プS48A)、処理は終了する(ステップS48B)。
これにより、次以降の処理で新たな初期同期信号を検出
する処理が行われる。Subsequently, Nber is a predetermined number (hereinafter referred to as Nber) for which it is determined that the synchronization timing error continues and it is necessary to acquire a new synchronization timing. TH)
Is checked (step S48).
8). If not, the process ends (step S
48B). Nber is Nber If TH has been exceeded, that is, if it is determined that the synchronization timing error has occurred a predetermined number of times, an initial synchronization acquisition request is made. In this case, a synchronization timing error status is output (step S48A), and the process ends (step S48B).
As a result, processing for detecting a new initial synchronization signal is performed in the subsequent processing.
【0096】上記説明のように、DDL等が同期信号の
帰還情報を基に、次の同期タイミングの推定を行うこと
により一定の同期検出精度は補償されている。さらに、
例えば、瞬断等が頻発し、復調結果が悪化したような場
合、復調結果の帰還情報により、一旦初期同期獲得の状
態に戻り、再び正確な同期タイミングを検出することが
できる。As described above, a certain synchronization detection accuracy is compensated by the DDL or the like estimating the next synchronization timing based on the feedback information of the synchronization signal. further,
For example, if instantaneous interruptions occur frequently and the demodulation result deteriorates, it is possible to once return to the initial synchronization acquisition state based on the feedback information of the demodulation result and detect the correct synchronization timing again.
【0097】次に、本例の受信装置の動作とその同期保
持方法の具体例を、同期検出状態図を参照して説明す
る。Next, a specific example of the operation of the receiving apparatus of this embodiment and a method of maintaining the synchronization will be described with reference to a synchronization detection state diagram.
【0098】まず、同期信号の補完について説明する。
図16は、本例の受信装置の同期信号補完時の同期検出
状態図である。通常、相互相関値が最適相関値を超えた
場合、同期信号を検出したと判断する。同期保持手段
(例えば、DLL)の推定同期タイミングに合わせて窓
が開く。このとき、相互相関値が最適相関値を超えた場
合、同期信号を検出したと判断される。また、相互相関
値が最適相関値を下回った場合であっても、DLLの補
完により、同期信号が検出されたとみなされ、処理が継
続される。このように、同期信号が最適相関値を下回っ
た場合であっても、所定の周期で処理を行うことができ
る。もちろん、復調時のBERは無視しているので、同
期信号が誤りであった場合には、これを検出することが
できる。First, complementation of the synchronization signal will be described.
FIG. 16 is a synchronization detection state diagram when the synchronization signal is supplemented by the receiving apparatus of this example. Usually, when the cross-correlation value exceeds the optimum correlation value, it is determined that a synchronization signal has been detected. A window opens in synchronization with the estimated synchronization timing of the synchronization holding unit (for example, DLL). At this time, if the cross-correlation value exceeds the optimum correlation value, it is determined that a synchronization signal has been detected. Further, even when the cross-correlation value falls below the optimum correlation value, it is determined that a synchronization signal has been detected by complementing the DLL, and the processing is continued. As described above, even when the synchronization signal falls below the optimum correlation value, the processing can be performed at a predetermined cycle. Of course, since the BER at the time of demodulation is ignored, if the synchronization signal is erroneous, it can be detected.
【0099】次に、窓による誤検出防止について説明す
る。図17は、本例の受信装置の同期信号誤検出防止の
同期検出状態図である。相互相関値は、本来の同期信号
でない個所で、最適相関値を超えているとする。本発明
に係る通信装置では、DLLにより算出される推定同期
タイミングに合わせて同期信号検出が行われるため、本
来、同期信号が発生しない個所に現れた最適相関値を超
えるフレームを検出することはない。このようち、検出
窓により、同期信号の誤検出を防止することができる。Next, prevention of erroneous detection by a window will be described. FIG. 17 is a synchronization detection state diagram of the receiving apparatus of the present example for preventing false detection of a synchronization signal. It is assumed that the cross-correlation value exceeds the optimum correlation value at a place other than the original synchronization signal. In the communication device according to the present invention, since the synchronization signal is detected in synchronization with the estimated synchronization timing calculated by the DLL, a frame exceeding the optimum correlation value that appears at a position where no synchronization signal is generated is not originally detected. . In this way, the detection window can prevent erroneous detection of the synchronization signal.
【0100】次に、瞬断により同期外れが発生した場合
について説明する。図18は、本例の受信装置の同期信
号誤り時の同期検出状態図である。瞬断が発生し、相手
装置の同期タイミングと自装置の同期タイミングにずれ
が生じる。このとき、DLLによって算出された推定同
期タイミング窓内で検出された同期信号をもとに復調を
行うと、その復調結果であるBERは悪化する。このた
め、同期誤りであると判定がなされ、窓は最大値に拡大
され、初期同期が獲得される。初期同期が獲得される
と、同期タイミングは一致し、復調結果も良好となる。Next, a case where the synchronization is lost due to an instantaneous interruption will be described. FIG. 18 is a diagram illustrating the state of synchronization detection performed by the receiving apparatus of this example when a synchronization signal error occurs. An instantaneous interruption occurs, causing a difference between the synchronization timing of the partner apparatus and the synchronization timing of the own apparatus. At this time, if demodulation is performed based on the synchronization signal detected within the estimated synchronization timing window calculated by the DLL, the BER as a result of the demodulation deteriorates. Thus, a determination is made that a synchronization error has occurred, the window is expanded to a maximum value, and initial synchronization is obtained. When the initial synchronization is obtained, the synchronization timings match, and the demodulation result becomes good.
【0101】上記説明のように、同期保持手段による推
定同期タイミング窓内で検出された同期タイミングが正
規の同期タイミングでないことを判断するため、復調結
果の情報であるBERの値を判定に用いる。復調結果が
良好な場合には、同期保持手段からの推定同期タイミン
グ窓内で検出された同期タイミングは正規同期タイミン
グとして扱う。復調結果が一定値よりも連続して一定回
数悪化している場合は、同期保持手段からの推定同期タ
イミングが誤っているものとして、再度初期同期検出の
手順からはじめ、正規同期タイミングの検出を行い、同
期タイミングの修正を行う。As described above, in order to determine that the synchronization timing detected within the estimated synchronization timing window by the synchronization holding means is not a regular synchronization timing, the value of the BER, which is information on the demodulation result, is used for the determination. If the demodulation result is good, the synchronization timing detected within the estimated synchronization timing window from the synchronization holding means is treated as normal synchronization timing. If the demodulation result continuously deteriorates a certain number of times from the certain value, it is assumed that the estimated synchronization timing from the synchronization holding means is incorrect, and the normal synchronization timing is detected again, starting from the initial synchronization detection procedure again. Correct the synchronization timing.
【0102】なと、上記の処理機能は、コンピュータに
よって実現することができる。その場合、通信装置が有
すべき機能の処理内容は、コンピュータで読み取り可能
な記録媒体に記録されたプログラムに記述しておく。そ
して、このプログラムをコンピュータで実行することに
より、上記処理がコンピュータで実現される。コンピュ
ータで読み取り可能な記録媒体としては、磁気記録装置
や半導体メモリ等がある。市場を流通させる場合には、
CD−ROM(Compact Disc Read Only Memory)やフロ
ッピディスク等の可搬型記録媒体にプログラムを格納し
て流通させたり、ネットワークを介して接続されたコン
ピュータの記憶装置に格納しておき、ネットワークを通
じて他のコンピュータに転送することもできる。コンピ
ュータで実行する際には、コンピュータ内のハードディ
スク装置等にプログラムを格納しておき、メインメモリ
にロードして実行する。The above processing functions can be realized by a computer. In this case, the processing content of the function that the communication device should have is described in a program recorded on a computer-readable recording medium. Then, by executing this program on a computer, the above processing is realized on the computer. Examples of the computer-readable recording medium include a magnetic recording device and a semiconductor memory. If you want to distribute the market,
The program is stored and distributed in a portable recording medium such as a CD-ROM (Compact Disc Read Only Memory) or a floppy disk, or stored in a storage device of a computer connected via a network. It can also be transferred to a computer. When the program is executed by the computer, the program is stored in a hard disk device or the like in the computer, loaded into the main memory, and executed.
【0103】[0103]
【発明の効果】第1の発明(第1の実施の形態に対応)
によると、伝送される同期信号を検出するための閾値お
よび窓の幅を、同期信号の検出結果に対応して、最適値
になるまで制御するようにしたので、初期同期時に、迅
速かつ確実に同期信号を検出することが可能になったと
ともに、同期保持精度を向上させることができる。The first invention (corresponding to the first embodiment)
According to the method, the threshold value and the width of the window for detecting the transmitted synchronization signal are controlled until the optimum value is obtained in accordance with the detection result of the synchronization signal. The synchronization signal can be detected, and the synchronization holding accuracy can be improved.
【0104】また第2の発明(第2の実施の形態に対
応)によると、受信した信号に含まれる同期信号を検出
すると、検出した同期信号から同期タイミングが生成さ
れ、同期保持が行われる。この同期タイミングに基づい
た復調タイミングでデータの復調が行い、復調時の誤り
率を算出する。復調時の誤り率により、同期タイミング
が正しいかどうかを判定し、同期タイミングが正しくな
いと判定された場合、同期タイミングの修正処理が行わ
れる。このように本発明では、復調結果に応じて同期タ
イミングの修正処理が行われるため、例えば、瞬断等が
発生した場合であっても、正確な同期保持への修正を図
ることができる。この結果、より精度の高い同期保持を
行うことが可能となる。According to the second invention (corresponding to the second embodiment), when a synchronization signal included in a received signal is detected, a synchronization timing is generated from the detected synchronization signal, and synchronization is maintained. Data demodulation is performed at a demodulation timing based on the synchronization timing, and an error rate at the time of demodulation is calculated. Based on the error rate at the time of demodulation, it is determined whether or not the synchronization timing is correct. If it is determined that the synchronization timing is not correct, a process of correcting the synchronization timing is performed. As described above, according to the present invention, the correction processing of the synchronization timing is performed according to the demodulation result. Therefore, for example, even when an instantaneous interruption or the like occurs, it is possible to correct the synchronization to be accurately maintained. As a result, more accurate synchronization can be maintained.
【図1】本発明の第1の実施の形態による信号受信装置
の構成例を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration example of a signal receiving device according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態によるフレーム相関
検出部の構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a frame correlation detection unit according to the first embodiment of the present invention.
【図3】本発明の第1の実施の形態によるDLLの構成
例を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration example of a DLL according to the first embodiment of the present invention.
【図4】本発明の第1の実施の形態による同期信号の検
出手順の例を説明するためのフローチャートである。FIG. 4 is a flowchart for explaining an example of a synchronization signal detection procedure according to the first embodiment of the present invention.
【図5】図2の相関検出部で検出される同期信号と相互
相関値を説明する図である。FIG. 5 is a diagram illustrating a synchronization signal and a cross-correlation value detected by a correlation detection unit in FIG. 2;
【図6】同期信号検出窓幅を説明する図である。FIG. 6 is a diagram illustrating a synchronization signal detection window width.
【図7】同期信号の検出結果を説明するためのタイミン
グチャートである。FIG. 7 is a timing chart for explaining a detection result of a synchronization signal.
【図8】媒体を説明する図である。FIG. 8 is a diagram illustrating a medium.
【図9】パーソナルコンピュータの構成の一例を示すブ
ロック図である。FIG. 9 is a block diagram illustrating an example of a configuration of a personal computer.
【図10】本発明の第1の実施の形態によるフレーム相
関検出部の他の構成例を示すブロック図である。FIG. 10 is a block diagram illustrating another configuration example of the frame correlation detection unit according to the first embodiment of the present invention.
【図11】本発明の第1の実施の形態によるフレーム相
関検出部のさらに他の構成例を示すブロック図である。FIG. 11 is a block diagram showing still another configuration example of the frame correlation detection unit according to the first embodiment of the present invention.
【図12】本発明の第2の実施の形態である受信装置の
同期処理部のブロック図である。FIG. 12 is a block diagram of a synchronization processing unit of the receiving device according to the second embodiment of the present invention.
【図13】本発明の第2の実施の形態である受信装置の
同期保持手段のフローチャートである。FIG. 13 is a flowchart of a synchronization holding unit of the receiving apparatus according to the second embodiment of the present invention.
【図14】本発明の第2の実施の形態である受信装置の
初期同期獲得手順のフローチャートである。FIG. 14 is a flowchart of an initial synchronization acquisition procedure of the receiving device according to the second embodiment of the present invention.
【図15】本発明の第2の実施の形態である受信装置の
復調・同期判定手順のフローチャートである。FIG. 15 is a flowchart of a demodulation / synchronization determination procedure of the receiving device according to the second embodiment of the present invention.
【図16】本発明の第2の実施の形態である受信装置の
同期信号補完時の同期検出状態図である。FIG. 16 is a diagram illustrating a state of synchronization detection at the time of complementing a synchronization signal in the receiving apparatus according to the second embodiment of the present invention.
【図17】本発明の第2の実施の形態である受信装置の
同期信号誤検出防止の同期検出状態図である。FIG. 17 is a diagram illustrating a state of synchronization detection for preventing erroneous detection of a synchronization signal of the receiving apparatus according to the second embodiment of the present invention.
【図18】本発明の第2の実施の形態である受信装置の
同期信号誤り時の同期検出状態図である。FIG. 18 is a diagram illustrating a synchronization detection state when a synchronization signal error occurs in the receiving device according to the second embodiment of the present invention.
8…相関検出部、9…タイマ、10…タイミング制御
部、11…DLL、21‥‥フレーム周期誤差算出部、
22‥‥重み付け部、23‥‥ループフィルタ、24‥
‥数値制御部、300…同期処理部、310…同期信号
検出手段、320…同期保持手段、330…復調タイミ
ング生成手段、340…同期判定手段、350…復調部8 correlation detector, 9 timer, 10 timing controller, 11 DLL, 21 ‥‥ frame period error calculator,
22 ° weighting unit, 23 ° loop filter, 24 °
‥ Numerical control unit, 300: synchronization processing unit, 310: synchronization signal detection unit, 320: synchronization holding unit, 330: demodulation timing generation unit, 340: synchronization determination unit, 350: demodulation unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 潤 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5K014 AA01 BA01 EA07 EA08 GA02 HA05 HA10 5K022 DD01 DD13 DD17 DD19 DD33 DD42 5K047 AA02 AA03 BB01 GG34 HH15 HH21 KK04 LL15 MM12 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Jun Iwasaki 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5K014 AA01 BA01 EA07 EA08 GA02 HA05 HA10 5K022 DD01 DD13 DD17 DD19 DD33 DD42 5K047 AA02 AA03 BB01 GG34 HH15 HH21 KK04 LL15 MM12
Claims (22)
ための閾値をデフォルトの値に設定する閾値設定手段
と、 前記同期信号を検出するための窓の幅をデフォルトの値
に設定する窓設定手段と、 前記同期信号の検出状態を検出する検出手段と、 前記検出手段の検出結果に対応して、前記閾値設定手段
により設定されたデフォルトの閾値の値と、前記窓設定
手段により設定されたデフォルトの窓の幅の値を、最適
値になるまで制御する制御手段とを備えることを特徴と
する受信装置。1. A threshold setting means for setting a threshold for detecting a synchronization signal included in a transmission signal to a default value, and a window setting for setting a width of a window for detecting the synchronization signal to a default value. Means, a detecting means for detecting a detection state of the synchronization signal, and a value of a default threshold value set by the threshold value setting means, and a value set by the window setting means, corresponding to a detection result of the detecting means. Control means for controlling a default window width value to an optimum value.
FDM方式で変調された信号であることを特徴とする請
求項1に記載の受信装置。2. A synchronizing signal included in the transmission signal is O
The receiving device according to claim 1, wherein the receiving device is a signal modulated by an FDM method.
系列信号であることを特徴とする請求項1に記載の受信
装置。3. The synchronization signal included in the transmission signal is M
The receiving device according to claim 1, wherein the receiving device is a sequence signal.
る同期信号が連続して所定回数だけ検出されたとき、前
記閾値と前記窓の幅を制御することを特徴とする請求項
1に記載の受信装置。4. The apparatus according to claim 1, wherein the control means controls the threshold value and the width of the window when a synchronization signal included in the transmission signal is continuously detected a predetermined number of times. Receiving device.
ための閾値をデフォルトの値に設定し、 前記同期信号を検出するための窓の幅をデフォルトの値
に設定し、 前記同期信号の検出状態を検出し、 前記同期信号の検出結果に対応して、前記デフォルトの
閾値の値と、前記デフォルトの窓の幅の値を、最適値に
なるまで制御することを特徴とする受信方法。5. A method for setting a threshold value for detecting a synchronization signal included in a transmission signal to a default value, setting a width of a window for detecting the synchronization signal to a default value, and detecting the synchronization signal. A receiving method comprising: detecting a state; and controlling a value of the default threshold value and a value of a width of the default window in accordance with a result of the detection of the synchronization signal until an optimum value is obtained.
FDM方式で変調された信号であることを特徴とする請
求項5に記載の受信方法。6. A synchronizing signal included in the transmission signal is O
The receiving method according to claim 5, wherein the signal is a signal modulated by the FDM method.
系列信号であることを特徴とする請求項5に記載の受信
方法。7. The synchronization signal included in the transmission signal is M
The reception method according to claim 5, wherein the reception method is a sequence signal.
ための閾値をデフォルトの値に設定する閾値設定ステッ
プと、 前記同期信号を検出するための窓の幅をデフォルトの値
に設定する窓設定ステップと、 前記同期信号の検出状態を検出する検出ステップと、 前記検出ステップでの検出結果に対応して、前記閾値設
定ステップの処理により設定されたデフォルトの閾値の
値と、前記窓設定ステップの処理により設定されたデフ
ォルトの窓の幅の値を、最適値になるまで制御する制御
ステップとを含むことを特徴とするプログラムを処理手
段に実行させる媒体。8. A threshold setting step for setting a threshold for detecting a synchronization signal included in a transmission signal to a default value, and a window setting for setting a width of a window for detecting the synchronization signal to a default value. A detection step of detecting a detection state of the synchronization signal; a default threshold value set by the processing of the threshold setting step, in accordance with a detection result in the detection step; A control step of controlling a default window width value set by the processing until the window width value reaches an optimum value.
号の検出と、その同期信号の保持を行う機能を備えた受
信装置において、 同期信号検出を行う所定の時間幅の同期信号検出窓が開
いている時に、受信した信号から同期信号を検出する同
期信号検出手段と、 前記同期信号検出手段で検出して獲得した同期を保持す
るとともに同期タイミングを生成する同期保持手段と、 復調を行う復調タイミングを前記同期タイミングから生
成する復調タイミング生成手段と、 前記復調タイミングでデータの復調を行うとともに、復
調が正しく行われたかどうかを表す誤り率を算出する復
調手段と、 前記誤り率から前記同期タイミングが正しいかどうかを
判断するとともに判定結果に応じて同期タイミングの修
正を行う同期判定手段と、 を有することを特徴とする受信装置。9. A receiving apparatus having a function of detecting a synchronization signal included in a transmission signal at a predetermined cycle and holding the synchronization signal, wherein a synchronization signal detection window having a predetermined time width for detecting the synchronization signal is provided. A synchronization signal detection unit for detecting a synchronization signal from a received signal when the synchronization signal is opened; a synchronization holding unit for generating synchronization timing while maintaining synchronization acquired by the synchronization signal detection unit; and a demodulation for demodulation Demodulation timing generation means for generating a timing from the synchronization timing, demodulation of data at the demodulation timing, and demodulation means for calculating an error rate indicating whether the demodulation has been correctly performed; and the synchronization timing from the error rate. And a synchronization determining means for determining whether or not is correct and correcting the synchronization timing according to the determination result. Characteristic receiving device.
OFDM方式で変調された信号であることを特徴とする
請求項9に記載の受信装置。10. The synchronization signal included in the transmission signal,
The receiving device according to claim 9, wherein the signal is a signal modulated by an OFDM method.
M方式の信号の実数成分又は虚数成分のいずれか一方だ
けから同期信号を検出することを特徴とする請求項10
記載の通信装置。11. The synchronization detecting means receives the OFD signal
11. The synchronizing signal is detected from only one of a real component and an imaginary component of an M-system signal.
The communication device as described.
M系列信号であることを特徴とする請求項9に記載の受
信装置。12. The synchronization signal included in the transmission signal,
The receiving apparatus according to claim 9, wherein the receiving apparatus is an M-sequence signal.
を検出する初期同期獲得時に、前記同期信号検出窓幅を
最大値とするか、または前記同期信号検出窓を無視して
同期信号を検出することを特徴とする請求項9記載の受
信装置。13. The synchronization signal detecting means detects a synchronization signal by setting the width of the synchronization signal detection window to a maximum value or ignoring the synchronization signal detection window at the time of initial synchronization acquisition for newly detecting synchronization. The receiving device according to claim 9, wherein:
号から次の同期タイミングを推定し、推定同期タイミン
グを生成するとともに、同期タイミングの誤差を検出し
調整するディレイロックループを構成することを特徴と
する請求項9記載の受信装置。14. The synchronous holding means estimates a next synchronization timing from an acquired synchronization signal, generates an estimated synchronization timing, and constitutes a delay lock loop for detecting and adjusting an error in the synchronization timing. The receiving device according to claim 9, wherein
ト誤り率を算出することを特徴とする請求項9記載の受
信装置。15. The receiving apparatus according to claim 9, wherein said demodulation means calculates a bit error rate at the time of demodulation.
定の値を所定の期間超えた場合に同期タイミングが誤り
であると判定し、装置を初期同期獲得動作に移行させる
ことを特徴とする請求項9記載の受信装置。16. The synchronization determining means determines that the synchronization timing is incorrect when the error rate exceeds a predetermined value for a predetermined period, and shifts the apparatus to an initial synchronization acquisition operation. The receiving device according to claim 9.
率が所定の値を所定の期間下回った場合に同期タイミン
グが正規であると判定し、前記同期信号検出窓幅を小さ
くすることを特徴とする請求項9記載の受信装置。17. The synchronization determining means further determines that the synchronization timing is normal when the error rate falls below a predetermined value for a predetermined period, and reduces the synchronization signal detection window width. The receiving device according to claim 9.
信号の検出と、その同期信号の保持を行う受信方法にお
いて、 受信した信号より同期信号を検出し初期同期を獲得する
手順と、 前記獲得した初期同期より周期的な推定同期タイミング
を生成し、 前記周期的な推定同期タイミングで同期信号を検出し、 前記検出同期タイミングより推定同期タイミングの誤差
を修正し、 前記同期タイミングで復調タイミングを生成し、 前記復調タイミングで復調を行うとともに復調時の誤り
率を算出し、 前記誤り率に応じて前記推定同期タイミングが正規タイ
ミングであるか否かを判定し、 前記判定が推定同期タイミング誤りであった場合に前記
初期同期を獲得する手段から実行し、それ以外の場合に
前記周期的な推定同期タイミングの生成処理以降の手順
を繰り返すようにしたことを特徴とする受信方法。18. A receiving method for detecting a synchronization signal included in a transmission signal at a predetermined cycle and holding the synchronization signal, wherein a step of detecting the synchronization signal from the received signal to obtain initial synchronization; Generating a periodic estimated synchronization timing from the initial synchronization, detecting a synchronization signal at the periodic estimated synchronization timing, correcting an error of the estimated synchronization timing from the detected synchronization timing, and generating a demodulation timing at the synchronization timing. Performing demodulation at the demodulation timing and calculating an error rate at the time of demodulation; determining whether the estimated synchronization timing is a normal timing according to the error rate; Is executed from the means for acquiring the initial synchronization in the case of Receiving method is characterized in that so as to repeat the procedure.
OFDM方式で変調された信号であることを特徴とする
請求項18に記載の受信方法。19. The synchronization signal included in the transmission signal,
19. The receiving method according to claim 18, wherein the signal is a signal modulated by an OFDM method.
の同期信号の検出は、受信したOFDM方式の信号の実
数成分又は虚数成分のいずれか一方だけから検出するこ
とを特徴とする請求項19記載の受信方法。20. The detection method according to claim 19, wherein the detection of the synchronization signal from the received OFDM signal is performed by detecting only one of a real component and an imaginary component of the received OFDM signal. Receiving method.
M系列信号であることを特徴とする請求項18に記載の
受信方法。21. A synchronization signal included in the transmission signal,
The receiving method according to claim 18, wherein the signal is an M-sequence signal.
期同期を獲得するステップと、 前記獲得した初期同期より周期的な推定同期タイミング
を生成するステップと、 前記周期的な推定同期タイミングで同期信号を検出する
ステップと、 前記検出同期タイミングより推定同期タイミングの誤差
を修正するステップと、 前記同期タイミングで復調タイミングを生成するステッ
プと、 前記復調タイミングで復調を行うとともに復調時の誤り
率を算出するステップと、 前記誤り率に応じて前記推定同期タイミングが正規タイ
ミングであるか否かを判定するステップと、 前記判定が推定同期タイミング誤りであった場合に前記
初期同期を獲得する手段から実行し、それ以外の場合に
前記周期的な推定同期タイミングの生成処理以降の手順
を繰り返すステップとを含むことを特徴とするプログラ
ムを処理手段に実行させる媒体。22. A step of detecting a synchronization signal from a received signal to obtain an initial synchronization, a step of generating a periodic estimated synchronization timing based on the obtained initial synchronization, and a step of generating a synchronization signal based on the periodic estimated synchronization timing. Detecting; correcting the error of the estimated synchronization timing from the detected synchronization timing; generating demodulation timing at the synchronization timing; performing demodulation at the demodulation timing and calculating an error rate during demodulation Determining whether or not the estimated synchronization timing is the normal timing according to the error rate; and executing the initial synchronization when the determination is an estimated synchronization timing error, In other cases, the procedure after the generation processing of the periodic estimated synchronization timing is repeated. Medium to be executed by the processing means a program which comprises the steps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000126009A JP2001119368A (en) | 1999-05-31 | 2000-04-26 | Receiver, receiving method and medium |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15205999 | 1999-05-31 | ||
JP22538999 | 1999-08-09 | ||
JP11-225389 | 1999-08-09 | ||
JP11-152059 | 1999-08-09 | ||
JP2000126009A JP2001119368A (en) | 1999-05-31 | 2000-04-26 | Receiver, receiving method and medium |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001119368A true JP2001119368A (en) | 2001-04-27 |
Family
ID=27320213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000126009A Pending JP2001119368A (en) | 1999-05-31 | 2000-04-26 | Receiver, receiving method and medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001119368A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123968A (en) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Ofdm communication apparatus |
JP2009520412A (en) * | 2005-12-15 | 2009-05-21 | クゥアルコム・インコーポレイテッド | Apparatus and method for timing recovery in a wireless transceiver |
WO2009096394A1 (en) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | Radio communication method, radio communication system, base station, and mobile station |
WO2009096393A1 (en) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | Radio communication method, radio communication system, and base station |
WO2009119768A1 (en) | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | Radio communication method, radio communication system, base station, mobile station |
US8144824B2 (en) | 2005-03-10 | 2012-03-27 | Qualcomm Incorporated | Trend influenced time tracking |
US8422614B2 (en) | 2005-10-31 | 2013-04-16 | Qualcomm Incorporated | Methods and apparatus for determining timing in a wireless communication system |
US8675631B2 (en) | 2005-03-10 | 2014-03-18 | Qualcomm Incorporated | Method and system for achieving faster device operation by logical separation of control information |
-
2000
- 2000-04-26 JP JP2000126009A patent/JP2001119368A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144824B2 (en) | 2005-03-10 | 2012-03-27 | Qualcomm Incorporated | Trend influenced time tracking |
US8675631B2 (en) | 2005-03-10 | 2014-03-18 | Qualcomm Incorporated | Method and system for achieving faster device operation by logical separation of control information |
US8175123B2 (en) | 2005-03-10 | 2012-05-08 | Qualcomm Incorporated | Collection window positioning using time tracking information |
US8165167B2 (en) | 2005-03-10 | 2012-04-24 | Qualcomm Incorporated | Time tracking for a communication system |
JP2007123968A (en) * | 2005-10-25 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Ofdm communication apparatus |
US8422614B2 (en) | 2005-10-31 | 2013-04-16 | Qualcomm Incorporated | Methods and apparatus for determining timing in a wireless communication system |
JP2009520412A (en) * | 2005-12-15 | 2009-05-21 | クゥアルコム・インコーポレイテッド | Apparatus and method for timing recovery in a wireless transceiver |
US8948329B2 (en) | 2005-12-15 | 2015-02-03 | Qualcomm Incorporated | Apparatus and methods for timing recovery in a wireless transceiver |
WO2009096393A1 (en) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | Radio communication method, radio communication system, and base station |
WO2009096394A1 (en) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | Radio communication method, radio communication system, base station, and mobile station |
US8537946B2 (en) | 2008-01-28 | 2013-09-17 | Kyocera Corporation | Wireless communication method, wireless communication system and base station |
WO2009119768A1 (en) | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | Radio communication method, radio communication system, base station, mobile station |
US8340237B2 (en) | 2008-03-26 | 2012-12-25 | Kyocera Corporation | Wireless communication method, wireless communication system, base station and mobile station |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1063824B1 (en) | Symbol synchronisation in multicarrier receivers | |
KR100682782B1 (en) | Method and apparatus for increasing the sensitivity of a global positioning satellite receiver | |
US6493360B1 (en) | Reception synchronization circuit, receiver using the same, and digital communication system | |
JP2005295085A (en) | Carrier detection method, carrier detection program, program recording medium, carrier detection circuit, and receiver | |
JP2000261357A (en) | Channel estimating method | |
US20060153322A1 (en) | Method and system for synchronization between transmitter and receiver in a communication system | |
US20220377690A1 (en) | Radio receiver synchronization | |
JP2001119368A (en) | Receiver, receiving method and medium | |
JP4686947B2 (en) | Reference frequency adjusting method and apparatus, and control program | |
JP2011146858A (en) | Synchronizing signal generator and base station device | |
US11146432B2 (en) | Radio signal detection | |
CN101999212A (en) | Delay estimation for a timing advance loop | |
WO2011140875A1 (en) | Method and apparatus for implementing uplink synchronization in mobile communication system | |
EP1058434A2 (en) | Symbol synchronisation in multicarrier receivers | |
JP2000224076A (en) | Receiver | |
JP2008519486A (en) | Tone detection using a CDMA receiver | |
JP3406167B2 (en) | Synchronizer | |
JP4406998B2 (en) | Synchronization acquisition method and wireless communication apparatus | |
JP2008245253A (en) | Iterative pilot aided frequency offset estimation and c/i measurement for tdma signal with offset larger than nyquist frequency of the reference symbol rate | |
JP3686547B2 (en) | Receiver | |
JP3107995B2 (en) | Synchronizer | |
JP2020178212A (en) | Frequency deviation detection circuit, receiver including the same, frequency deviation detection method, and frequency deviation detection program | |
JP3532531B2 (en) | Initial synchronization device and method | |
JPH05327688A (en) | Synchronization device | |
CN114884536B (en) | Anti-interference time-frequency synchronization method, device, equipment and medium |