JP2001177012A - 高周波用配線基板 - Google Patents
高周波用配線基板Info
- Publication number
- JP2001177012A JP2001177012A JP33681599A JP33681599A JP2001177012A JP 2001177012 A JP2001177012 A JP 2001177012A JP 33681599 A JP33681599 A JP 33681599A JP 33681599 A JP33681599 A JP 33681599A JP 2001177012 A JP2001177012 A JP 2001177012A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- ground
- frequency
- coplanar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
士を接続して成る高周波入出力部においては、高周波信
号の反射損失の増大等が発生していた。 【解決手段】 誘電体基板2の上面に形成された第1の
コプレーナ線路5と、誘電体基板2の下面に第1のコプ
レーナ線路5と平行に形成された第2のコプレーナ線路
8とを、内層接地導体9を挟んで対向配置するととも
に、線路導体3・6の先端同士を貫通導体10で電気的
に接続し、かつ貫通導体10から両コプレーナ線路5・
8に直交する方向の両側で0.2〜5mmの位置におい
て、接地導体4・7同士を接地貫通導体11で電気的に
接続して成る高周波入出力部を具備する高周波用配線基
板である。グランドの位相のずれが抑えられ、高周波信
号の反射損失の増大を抑制できる。
Description
せた高周波入出力部を具備する高周波用配線基板に関す
るものである。
収納用パッケージ・高周波用半導体素子搭載用チップキ
ャリア等に用いられる高周波用配線基板においては、そ
の上面に搭載される高周波用半導体素子等の高周波用部
品とその高周波用配線基板が実装される外部電気回路基
板の高周波用回路とを電気的に接続するために、高周波
信号を伝送するための高周波用伝送線路を上面と下面と
に形成してそれらを貫通導体で電気的に接続して成る高
周波入出力部が形成される。そして、その高周波用配線
基板を外部電気回路基板に搭載するとともに下面の高周
波用伝送線路を外部電気回路基板の接続用線路導体に電
気的に接続することにより、高周波用配線基板が実装さ
れて使用されることとなる。
波用半導体装置を実装するパッケージに適用した例とし
て、例えば特許第2605502 号公報に記載されたパッケー
ジがある。このパッケージは、パッケージ基板と、この
パッケージ基板に装着されたパッケージ側壁と、パッケ
ージ側壁により囲まれて形成されたキャビティを封止す
るフタと、キャビティ内に設けられた半導体集積回路チ
ップを実装するダイボンディング領域と、キャビティ内
に設けられた誘電体基板の表面上に金属薄膜からなる内
部高周波伝送線路を有し、パッケージ基板の底面部に金
属薄膜により形成したリード端子をなす外部コプレーナ
線路と、内部高周波伝送線路と外部コプレーナ線路を電
気的に接続する金属からなるバイアホールとから構成さ
れたパッケージにおいて、キャビティ内に形成される内
部高周波伝送線路を、コプレーナ線路で構成し、内部高
周波伝送線路と外部コプレーナ線路のそれぞれの接地金
属間を金属からなる複数のバイアホールにより接続した
ことを特徴とするものである。
レーナ線路として構成したので、その信号線と接地金属
との間隔を適切に選択することにより、信号線の線路幅
をICチップ上のマイクロストリップ線路の線路幅と適
合させることが可能となり、損失を低く抑え、反射損失
も低下させることができるというものである。
送線路を複数のバイアホールや同軸構造のバイアホール
により接続した場合には、高周波的な不整合も少なく、
かつアイソレーションを高めることが可能であるという
ものである。
コプレーナ線路が用いられるのは、高周波用配線基板に
高周波用部品が搭載される側(上面)の信号線路のパタ
ーン幅と下面の外部電気回路基板に実装される側(下
面)の信号線路のパターン幅との不連続性を補償した
り、信号線間のアイソレーションを向上させる目的から
は、マイクロストリップ線路に比べてコプレーナ線路同
士の接続が好ましいことによるものである。
許第2605502 号公報に記載されたパッケージに適用され
た高周波用配線基板では、内部高周波伝送線路であるコ
プレーナ線路と貫通導体であるバイアホールとの接続部
におけるグランドの位相と、外部コプレーナ線路とバイ
アホールとの接続部におけるグランドの位相との間にバ
イアホールを介して表面と裏面のグランドが導通され、
グランド経路が長くなることからずれが発生していた。
そのため、内部のコプレーナ線路と外部コプレーナ線路
との接続部において、伝送される高周波信号の反射が発
生し、反射損失が増大するという問題点があった。
出されたものであり、その目的は、コプレーナ線路と貫
通導体との接続部におけるグランドの位相のずれをなく
し、高周波信号の反射損失を抑えることができる高周波
入出力部を具備する高周波用配線基板を提供することに
ある。
板は、誘電体基板の上面に形成された高周波信号を伝送
するための第1のコプレーナ線路と、前記誘電体基板の
下面に前記第1のコプレーナ線路と平行に形成された第
2のコプレーナ線路とを、前記誘電体基板の内部に形成
された内層接地導体を挟んで対向配置するとともに、両
コプレーナ線路の線路導体の先端同士を前記内層接地導
体と絶縁された貫通導体で電気的に接続し、かつこの貫
通導体から前記両コプレーナ線路に直交する方向の両側
で0.2〜5mmの距離の位置において、両コプレーナ
線路の接地導体同士を前記内層接地導体と電気的に接続
された接地貫通導体で電気的に接続して成る高周波入出
力部を具備することを特徴とするものである。
波入出力部の構成を、誘電体基板内に形成した内層接地
導体を挟んで第1および第2のコプレーナ線路を対向配
置し、両コプレーナ線路の線路導体の先端同士を電気的
に接続した貫通導体から上記所定の位置において内層接
地導体と電気的に接続された接地貫通導体を介して両コ
プレーナ線路の接地導体同士を電気的に接続して成るも
のとしたことから、接続部を貫通導体と内層接地導体と
接地貫通導体とにより貫通導体の周りに接地導体を配し
てインピーダンス整合を行なうため、同軸構造に近い電
気的特性を有するものとすることができ、高周波的な不
整合を少なくして反射損失を低減することができる。ま
た、コプレーナ線路間に内層接地導体を形成し、この内
層接地導体と両方のコプレーナ線路の接地導体とを接地
貫通導体で電気的に接続したことから、接地導体が同一
平面であるため、従来のようなバイアホールの長さに伴
う信号線路が長くなることによるグランドの位相差がな
くなるため、線路導体と貫通導体との接続部におけるグ
ランドの位相を等しくしてそのずれをなくすことがで
き、高周波信号の反射の発生を抑制して反射損失を抑え
ることができる。
ば、第2のコプレーナ線路の線路導体にリード端子を取
着する場合に、リード端子の取着強度を増すためには線
路導体のパターン幅とリード端子の幅とが関係するのに
対して、第2のコプレーナ線路と内層接地導体との距離
を離してインピーダンスマッチングを行なうことにより
線路導体のパターン幅を広げることができ、リード端子
の取着強度を増すことができる。
構成において、前記第1および第2のコプレーナ線路の
前記接地導体をそれぞれの前記線路導体の先端を囲むよ
うに延設し、かつこの線路導体の先端の前記伝送方向の
延長方向で前記貫通導体から0.2〜5mmの位置にお
いて、前記内層接地導体と前記延設した接地導体とをそ
れぞれ補助接地貫通導体で電気的に接続したことを特徴
とするものである。
長方向に接地導体を延設するとともに、その方向の所定
位置で延設した接地導体と内層接地導体とを補助接地貫
通導体で電気的に接続した場合には、信号伝送方向に接
地貫通導体を設けることによって、接地導体の壁が形成
されることとなるため、線路導体の先端から伝送方向の
延長方向に向かう誘電体基板内への高周波信号の電磁界
の漏れを効果的に抑制することができ、高周波入出力部
における高周波信号の反射損失をさらに抑制することが
できる。
を図面に基づいて説明する。
形態の一例を示すものであり、それぞれ(a)は上面
図、(b)は(a)のA−A’線断面図、(c)は
(a)のB−B’線断面図、(d)は下面図である。い
ずれも高周波入出力部の近傍を示している。
板である。2は誘電体基板、3は誘電体基板2の上面に
形成された高周波信号を伝送するための第1の線路導
体、4は第1の線路導体3の両側に配設された第1の接
地導体であり、これら線路導体3と接地導体4とで第1
のコプレーナ線路5が構成されている。6は誘電体基板
2の下面にその先端が第1の線路導体3と対向するよう
にして第1の線路導体3と平行に形成された第2の線路
導体、7は第2の線路導体6の両側に配設された第2の
接地導体であり、これら線路導体6と接地導体7とで第
2のコプレーナ線路8が構成されている。この例では、
第1および第2のコプレーナ線路5・8をそれぞれ2本
ずつ形成している。
プレーナ線路5および第2のコプレーナ線路8と対向す
るように形成された内層接地導体、10は第1のコプレ
ーナ線路5の線路導体3の先端と第2のコプレーナ線路
8の線路導体6の先端とを電気的に接続する貫通導体で
あり、貫通導体10は内層接地導体9とは電気的に絶縁
されている。
成された第1のコプレーナ線路5と、誘電体基板2の下
面に形成された第2のコプレーナ線路8とを、誘電体基
板2の内部に形成された内層接地導体9を挟んで対向配
置するとともに、両コプレーナ線路5・8の線路導体3
・6の先端同士を貫通導体10で電気的に接続し、高周
波用配線基板1の高周波入出力部を構成している。この
ような高周波入出力部では、第2のコプレーナ線路8の
線路導体7は外部電気回路基板との接続用の実装電極も
兼ねるものとなっている。
接地導体9と電気的に接続されるとともに、貫通導体1
0から第1および第2のコプレーナ線路5・8に直交す
る方向の両側で0.2〜5mmの位置において、第1お
よび第2のコプレーナ線路5・8の接地導体4・7同士
を電気的に接続するものである。
形成された第1の接地導体4および下面に形成された第
2の接地導体7はそれぞれの線路導体3・6の先端を囲
むように延設しており、これにより、より良好な接地状
態を得ることができるものとしている。
れた枠体であり、Mは誘電体基板2の上面に形成された
半導体素子等の電子部品の搭載部である。このように搭
載部Mおよび枠体12を備えることにより、この高周波
用配線基板1を高周波用電子部品を収容する電子部品収
納用パッケージとして使用することができる。このよう
な高周波用配線基板1は、例えばセラミックグリーンシ
ート積層法等により作製することができ、その場合に
は、誘電体基板2は複数の誘電体層2a・2bを積層し
て形成される。このとき、誘電体層2a・2bを適当な
厚みに設定することにより、内層接地導体9の位置すな
わち内層接地導体9と第1および第2のコプレーナ線路
5・8との距離を高周波入出力部に対する要求仕様に応
じて所望の設定とすることができる。
第1のコプレーナ線路5との距離が第2のコプレーナ線
路8との距離よりも小さくなるように設定すると、イン
ピーダンスマッチングができるとともに、第2のコプレ
ーナ線路のパターン幅を広くすることができ、リード端
子の取着強度が増加することとなって好ましいものとな
る。
よれば、その高周波入出力部において、第1および第2
のコプレーナ線路5・8の接続部を貫通導体10と内層
接地導体9と接地貫通導体11とにより同軸構造に近い
電気的特性を有するものとすることができ、高周波的な
不整合を少なくして反射損失を低減することができ、ま
た、線路導体3・6と貫通導体10との接続部における
グランドの位相を等しくしてそのずれをなくすことがで
き、高周波信号の反射の発生を抑制して反射損失を抑え
ることができる。
が貫通導体10から第1および第2のコプレーナ線路5
・8に直交する方向の両側で0.2mmより近い距離の
位置となると、貫通導体10と接地貫通導体11との電
磁結合による容量性成分と、誘導成分(自己誘導成分)
のうち容量性成分が増加する。すると、インピーダンス
整合に適する容量性成分と誘導成分との整合が損なわれ
て、共振点が現れることとなりやすく、また製造も困難
となる傾向がある。他方、接地貫通導体11を形成する
位置が5mmより遠い距離の位置となると、容量性成分
が減少し、相対的に誘導成分が大きくなるため、同様に
共振点が現れることとなる傾向がある。従って、接地貫
通導体11を形成する位置は、第1および第2のコプレ
ーナ線路5・8に直交する方向の両側で0.2〜5mm
の位置とすることが必要である。
基板1を外部電気回路基板の上面に搭載するとともに、
第2のコプレーナ線路8の線路導体6を外部電気回路基
板の接続用線路導体に、また接地導体7を外部電気回路
基板の接地導体にそれぞれ半田バンプ等の導電性接続部
材により、あるいは半田材を用いたリフロープロセスに
より電気的に接続することによって、高周波用配線基板
1が外部電気回路基板に実装されることとなる。
形態の他の例を図2に図1と同様の図で示す。図2にお
いて、それぞれ(a)は上面図、(b)は(a)のA−
A’線断面図、(c)は(a)のB−B’線断面図、
(d)は下面図であり、いずれも高周波入出力部の近傍
を示している。また、図1と同様の箇所には同じ符号を
付してある。
板、2は複数の誘電体層2a・2bを積層して形成され
た誘電体基板、3は誘電体基板2の上面に形成された第
1の線路導体、4は第1の線路導体3の両側に配設され
た第1の接地導体、5はこれら線路導体3と接地導体4
とで構成された第1のコプレーナ線路である。6は誘電
体基板2の下面にその先端が第1の線路導体3と対向す
るようにして第1の線路導体3と平行に形成された第2
の線路導体、7は第2の線路導体6の両側に配設された
第2の接地導体、8はこれら線路導体6と接地導体7と
で構成された第2のコプレーナ線路である。この例でも
図1の例と同様に、第1および第2のコプレーナ線路5
・8をそれぞれ2本ずつ形成している。
のコプレーナ線路5・8と対向するように形成された内
層接地導体、10は第1のコプレーナ線路5の線路導体
3の先端と第2のコプレーナ線路8の線路導体6の先端
とを電気的に接続する貫通導体である。また、11は接
地貫通導体であり、内層接地導体9と電気的に接続され
るとともに、貫通導体10から第1および第2のコプレ
ーナ線路5・8に直交する方向の両側で0.2〜5mm
の位置において、第1および第2のコプレーナ線路5・
8の接地導体4・7同士を電気的に接続している。
体であり、Mは誘電体基板2の上面に形成された半導体
素子等の電子部品の搭載部である。
誘電体基板2の上面に形成された第1の接地導体4およ
び下面に形成された第2の接地導体7をそれぞれの線路
導体3・6の先端を囲むように延設して、より良好な接
地状態を得ることができるものとし、かつ第1のコプレ
ーナ線路5の線路導体3および第2のコプレーナ線路8
の線路導体6のそれぞれの先端の伝送方向の延長方向で
貫通導体10から0.2〜5mmの位置において、内層
接地導体9と延設した接地導体4・7とをそれぞれこれ
ら補助接地貫通導体13で電気的に接続している。
よれば、その高周波入出力部において、図1の例と同様
に第1および第2のコプレーナ線路5・8の接続部を貫
通導体10と内層接地導体9と接地貫通導体11とによ
り同軸構造に近い電気的特性を有するものとすることが
でき、高周波的な不整合を少なくして反射損失を低減す
ることができ、また、線路導体3・6と貫通導体10と
の接続部におけるグランドの位相を等しくしてそのずれ
をなくすことができ、高周波信号の反射の発生を抑制し
て反射損失を抑えることができる。そして、補助接地貫
通導体13を所定の位置に設けたことにより、前述のよ
うに線路導体の先端から伝送方向の延長方向に向かう誘
電体基板内への高周波信号の電磁界の漏れを効果的に抑
制することができ、高周波入出力部における高周波信号
の反射損失をさらに抑制することができるものとなる。
位置が各線路導体3・6の延長方向で貫通導体10から
0.2mmより近い距離の位置となると、貫通導体10
と補助接地貫通導体13との電磁結合による容量性成分
と、誘導成分(自己誘導成分)のうち容量性成分が増加
する。すると、インピーダンス整合に適する容量性成分
と誘導成分の整合が損なわれて共振点が現れる傾向があ
る。他方、接地貫通導体13を形成する位置が5mmよ
り遠い距離の位置となると、容量性成分が減少し、相対
的に誘導性成分が大きくなるため、同様に共振点が現れ
ることとなる傾向がある。従って、補助接地貫通導体1
3を形成する位置は、第1のコプレーナ線路5の線路導
体3および第2のコプレーナ線路8の線路導体6のそれ
ぞれの先端の伝送方向の延長方向で貫通導体10から
0.2〜5mmの位置とすることが必要である。
4および第2のコプレーナ線路8の接地導体7をそれぞ
れ線路導体3・6の先端を囲むように延設する場合、第
1のコプレーナ線路5から貫通導体10を介して第2の
コプレーナ線路8へ、あるいはその逆へ信号を伝達する
ときのロスを極小にするように容量成分を調整し、接地
導体4・7を形成する。また、このとき、抵抗・インダ
クタ・容量が、信号線路全体でマッチングした位置に形
成することが好ましい。
基板1についても、これを外部電気回路基板の上面に搭
載するとともに、第2のコプレーナ線路8の線路導体7
を外部電気回路基板の接続用線路導体に、また接地導体
7を外部電気回路基板の接地導体にそれぞれ半田バンプ
等の導電性接続部材により、あるいは半田材を用いたリ
フロープロセスにより電気的に接続することによって、
高周波用配線基板1が外部電気回路基板に実装されるこ
ととなる。
1と同様の図で示す。図3において、それぞれ(a)は
上面図、(b)は(a)のA−A’線断面図、(c)は
(a)のB−B’線断面図、(d)は下面図であり、い
ずれも高周波入出力部の近傍を示している。また、図1
と同様の箇所には同じ符号を付してあり、それらの詳細
な説明は省略する。
層から成り、従って内層接地導体9a,9bを有し、ま
た誘電体基板2は3層の誘電体層2a,2b,2cから
成る。これらの内層接地導体9aと内層接地導体9bと
は、中間の接地貫通導体14により接続されている。こ
のような構成により、貫通導体10の周囲の接地電位の
壁を強固に形成することができ、同軸構造に近い疑似同
軸構造とすることで、高周波信号の伝送特性を向上させ
て、伝送損失を小さくできる。
成する位置を、第1のコプレーナ線路5との距離が、内
層接地導体9bと第2のコプレーナ線路8との距離より
も小さくなるように設定すると、インピーダンスマッチ
ングが行い易くなるとともに、第2のコプレーナ線路8
のパターン幅を広くすることができ、リード端子の取着
強度が増大することとなり好ましい。
μm〜0.5mmとするのが良く、50μm未満では短
すぎて製造が困難となり、0.5mmを超えると内層接
地導体9a,9b間の距離が遠くなるため、接地電位が
不安定になり易い。
接地導体9aとを接続する接地貫通導体11の長さは5
0μm〜0.5mmとするのが良く、50μm未満で
は、線路導体3に内層接地導体9aが近接することによ
りそれらの間で容量成分が発生し、インピーダンス整合
のためには高周波用配線基板1の配線パターン幅を細く
することとなる。そうすると、搭載する半導体チップと
高周波用配線基板1との接続部で信号の反射特性の劣化
が大きくなる。0.5mmを超えると、高周波用配線基
板1の配線パターン幅が広くなり易く、そのため高周波
用配線基板1が大型化し、小型化を阻害することにな
る。
9bとを接続する接地貫通導体11の長さは50μm〜
0.5mmとするのが良く、50μm未満では、上記と
同様に高周波用配線基板1の配線パターン幅が細くなり
易く、そのため外部接続用のリード端子の接合部の強度
が弱くなる、若しくはリード端子の接合が困難になる。
一方、0.5mmを超えると、高周波用配線基板1の配
線パターン幅が広くなり易く、そのため高周波用配線基
板1が大型化する。
ものであり、図3の構成において、図2に示した補助接
地貫通導体13を設けたものである。図4において、そ
れぞれ(a)は上面図、(b)は(a)のA−A’線断
面図、(c)は(a)のB−B’線断面図、(d)は下
面図であり、いずれも高周波入出力部の近傍を示してい
る。また、図3と同様の箇所には同じ符号を付してあ
り、それらの詳細な説明は省略する。この構成により、
同軸構造に近い疑似同軸構造とすることで、高周波信号
の伝送特性を向上させ得るともに、線路導体の先端から
伝送方向の延長方向に向かう誘電体基板内への高周波信
号の電磁界の漏れを効果的に抑制することができ、高周
波入出力部における高周波信号の反射損失を抑制するこ
とができる。この補助接地貫通導体13の長さは、図3
の接地貫通導体11の場合と同様の理由で同様の範囲が
良い。
00GHz程度の高周波帯域及びミリ波帯域であり、従
って本発明の高周波用配線基板1は1〜100GHz程
度の高周波帯域及びミリ波帯域で使用されるものである
が、1〜80GHz程度の比較的周波数の低い帯域で使
用するのが好ましい。それは、80GHzを超える高周
波帯域では高周波信号が外部磁場の影響を受け易くな
り、ノイズおよび損失の増大をもたらすからである。よ
り好ましくは、1〜40GHz程度で使用するのが良
い。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更・改良を施すことは何ら差し支えない。例
えば、上記の実施の形態の例ではそれぞれ第1および第
2のコプレーナ線路として線路導体を2本ずつ設けた場
合について示したが、線路導体を1本設けた場合やさら
に複数本配設した多ポートの場合であってもよい。内層
接地導体9a,9bについては、上記実施形態では2層
設けたものについて示したが、3層以上あってもよい。
波長の1/4以下程度の繰り返し間隔の位置となるよう
にして、さらに複数の接地貫通導体を配設してもよい。
さらにまた、補助接地貫通導体の近傍に高周波信号の波
長の1/4以下程度の繰り返し間隔の位置となるように
して、さらに複数の補助接地貫通導体を配設してもよ
い。
端子やボール等の接続用金属部材を取り付けた構造とし
てもよい。
電体基板内に形成した内層接地導体を挟んで第1および
第2のコプレーナ線路を対向配置し、両コプレーナ線路
の線路導体の先端同士を電気的に接続した貫通導体から
上記所定の位置において内層接地導体と電気的に接続さ
れた接地貫通導体を介して両コプレーナ線路の接地導体
同士を電気的に接続して成る高周波入出力部を具備する
ものとしたことから、接続部を貫通導体と内層接地導体
と接地貫通導体とにより同軸構造に近い電気的特性を有
するものとすることができ、高周波的な不整合を少なく
して反射損失を低減することができる。また、コプレー
ナ線路間に内層接地導体を形成し、この内層接地導体と
両方のコプレーナ線路の接地導体とを接地貫通導体で電
気的に接続したことから、線路導体と貫通導体との接続
部におけるグランドの位相を等しくしてそのずれをなく
すことができ、高周波信号の反射の発生を抑制して反射
損失を抑えることができる。
ば、線路導体の先端の伝送方向の延長方向に接地導体を
延設するとともに、その方向の所定位置で延設した接地
導体と内層接地導体とを補助接地貫通導体で電気的に接
続したことから、線路導体の先端から伝送方向の延長方
向に向かう誘電体基板内への高周波信号の電磁界の漏れ
を効果的に抑制することができ、高周波入出力部におけ
る高周波信号の反射損失をさらに抑制することができ
る。
ナ線路と貫通導体との接続部におけるグランドの位相の
ずれをなくし、高周波信号の反射損失を抑えることがで
きる高周波入出力部を具備する高周波用配線基板を提供
することができた。
態の一例を示す上面図、(b)は(a)のA−A’線断
面図、(c)は(a)のB−B’線断面図、(d)は下
面図である。
態の他の例を示す上面図、(b)は(a)のA−A’線
断面図、(c)は(a)のB−B’線断面図、(d)は
下面図である。
態の他の例を示す上面図、(b)は(a)のA−A’線
断面図、(c)は(a)のB−B’線断面図、(d)は
下面図である。
態の他の例を示す上面図、(b)は(a)のA−A’線
断面図、(c)は(a)のB−B’線断面図、(d)は
下面図である。
Claims (2)
- 【請求項1】 誘電体基板の上面に形成された高周波信
号を伝送するための第1のコプレーナ線路と、前記誘電
体基板の下面に前記第1のコプレーナ線路と平行に形成
された第2のコプレーナ線路とを、前記誘電体基板の内
部に形成された内層接地導体を挟んで対向配置するとと
もに、両コプレーナ線路の線路導体の先端同士を前記内
層接地導体と絶縁された貫通導体で電気的に接続し、か
つ該貫通導体から前記両コプレーナ線路に直交する方向
の両側で0.2〜5mmの位置において、両コプレーナ
線路の接地導体同士を前記内層接地導体と電気的に接続
された接地貫通導体で電気的に接続して成る高周波入出
力部を具備することを特徴とする高周波用配線基板。 - 【請求項2】 前記第1および第2のコプレーナ線路の
前記接地導体をそれぞれの前記線路導体の先端を囲むよ
うに延設し、かつ該線路導体の先端の前記伝送方向の延
長方向で前記貫通導体から0.2〜5mmの位置におい
て、前記内層接地導体と前記延設した接地導体とをそれ
ぞれ補助接地貫通導体で電気的に接続したことを特徴と
する請求項1記載の高周波用配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33681599A JP3833426B2 (ja) | 1999-10-07 | 1999-11-26 | 高周波用配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28684399 | 1999-10-07 | ||
JP11-286843 | 1999-10-07 | ||
JP33681599A JP3833426B2 (ja) | 1999-10-07 | 1999-11-26 | 高周波用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177012A true JP2001177012A (ja) | 2001-06-29 |
JP3833426B2 JP3833426B2 (ja) | 2006-10-11 |
Family
ID=26556480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33681599A Expired - Fee Related JP3833426B2 (ja) | 1999-10-07 | 1999-11-26 | 高周波用配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3833426B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003069671A3 (en) * | 2002-02-14 | 2004-03-25 | Ma Com Inc | Rf transition for an area array package |
JP2005158966A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 配線基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221512A (ja) * | 1994-02-04 | 1995-08-18 | Sony Corp | 高周波接続線路 |
JP2605502B2 (ja) * | 1991-05-14 | 1997-04-30 | 三菱電機株式会社 | パッケージ |
JPH10173410A (ja) * | 1996-12-12 | 1998-06-26 | Sharp Corp | ストリップ線路を用いた伝送回路 |
-
1999
- 1999-11-26 JP JP33681599A patent/JP3833426B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605502B2 (ja) * | 1991-05-14 | 1997-04-30 | 三菱電機株式会社 | パッケージ |
JPH07221512A (ja) * | 1994-02-04 | 1995-08-18 | Sony Corp | 高周波接続線路 |
JPH10173410A (ja) * | 1996-12-12 | 1998-06-26 | Sharp Corp | ストリップ線路を用いた伝送回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003069671A3 (en) * | 2002-02-14 | 2004-03-25 | Ma Com Inc | Rf transition for an area array package |
JP2005158966A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3833426B2 (ja) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
JP3241019B2 (ja) | コプレーナ線路 | |
US6936921B2 (en) | High-frequency package | |
EP1585184B1 (en) | Direct current cut structure | |
JP2571029B2 (ja) | マイクロ波集積回路 | |
JP2002185201A (ja) | 高周波用配線基板 | |
JP2003152124A (ja) | 高周波用パッケージ | |
JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
JP3833426B2 (ja) | 高周波用配線基板 | |
JP2001185918A (ja) | 高周波用配線基板 | |
JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
JP3618046B2 (ja) | 高周波回路用パッケージ | |
JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
JP2010068405A (ja) | 高周波伝送装置 | |
JP2008263360A (ja) | 高周波基板装置 | |
JP2000278008A (ja) | 高周波用配線基板 | |
JPH05199019A (ja) | 高周波回路パッケージ | |
JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2002190541A (ja) | 高周波回路用パッケージ | |
JP2005130406A (ja) | 導波管部材および導波管ならびに高周波モジュール | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3833426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |