JP2001028882A - System-interconnection inverter apparatus - Google Patents
System-interconnection inverter apparatusInfo
- Publication number
- JP2001028882A JP2001028882A JP11198879A JP19887999A JP2001028882A JP 2001028882 A JP2001028882 A JP 2001028882A JP 11198879 A JP11198879 A JP 11198879A JP 19887999 A JP19887999 A JP 19887999A JP 2001028882 A JP2001028882 A JP 2001028882A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- inverter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、発電装置で発電さ
れた直流電圧を交流電圧に変換して系統連係に出力する
系統連係インバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system-linked inverter device for converting a DC voltage generated by a power generator into an AC voltage and outputting the AC voltage to a system link.
【0002】[0002]
【従来の技術】図6に系統連係インバータの一構成例を
示す。ここで系統連係インバータ30は、太陽電池等の
発電装置で発電された直流電圧Vdcを直流電圧検出器3
4への入力とし、これを所定の周波数の交流電圧に変換
して、接続されている系統連係に供給する。該インバー
タ30の出力電流制御は、通常、出力電流検出器35、
連係点電圧検出器36、及び零クロス検出器37の各検
出器出力により、電流制御部32が基準正弦波is *
と出力電流ia との電流誤差を増幅し、さらに連係点電
圧vs のフィードフォワード制御を行なうことでインバ
ータ出力電圧指令値v* を得てPWM信号生成器31
へ送出するようにしている。2. Description of the Related Art FIG. 6 shows an example of a configuration of a system-linked inverter. Here, the system-linked inverter 30 uses the DC voltage detector 3 to detect the DC voltage V dc generated by a power generation device such as a solar cell.
4, which is converted into an AC voltage having a predetermined frequency and supplied to a connected system link. The output current of the inverter 30 is generally controlled by an output current detector 35,
Linkage point voltage detector 36, and the respective detector output of the zero cross detector 37, a current control unit 32 is the reference sine wave i s *
And the output current i amplifies the current error between a, further performing the feedforward control of the link point voltage v s in obtaining the inverter output voltage command value v * PWM signal generator 31
To be sent to
【0003】PWM信号生成器31では、この電流制御
部32からのインバータ出力電圧指令値v* に従って
PWM信号を作成し、ブリッジ回路38を含むインバー
タを駆動することで出力電流の正弦波化を実現してい
る。A PWM signal generator 31 generates a PWM signal according to an inverter output voltage command value v * from the current control unit 32 and drives an inverter including a bridge circuit 38 to realize a sine wave output current. are doing.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、インバ
ータを構成するスイッチング素子の上下アームが短絡し
てしまうのを防止するために設けられるデッドタイムT
d により、実際にインバータから出力される電圧には誤
差を生じ、指令値通りの電圧を出力させることは困難と
なる。この出力電圧の誤差はほぼ出力電流の符号にのみ
依存するため、出力電流符号が切り替わるタイミングで
は特にその影響が大きく、出力電流の波形に生じる歪み
が大きくなる原因となっている。However, the dead time T provided for preventing the upper and lower arms of the switching element constituting the inverter from being short-circuited.
Due to d , an error occurs in the voltage actually output from the inverter, and it is difficult to output the voltage as the command value. Since the error in the output voltage substantially depends only on the sign of the output current, the effect is particularly large at the timing when the sign of the output current is switched, causing a large distortion in the waveform of the output current.
【0005】従来、このデッドタイムが原因で生じる周
期的外乱を補償するべく、出力電流の符号により電圧補
償量を切替える簡易デッドタイム補償法と称される方法
がとられている。Conventionally, in order to compensate for the periodic disturbance caused by the dead time, a method called a simple dead time compensation method in which the amount of voltage compensation is switched according to the sign of the output current has been adopted.
【0006】これは、デッドタイムTd による出力電圧
誤差の符号がインバータ出力電流i a の符号に等しく、
同誤差の値はほぼ方形波状の変化をとる。そのため、出
力電流ia の絶対値が所定の値より小さい場合はデッド
タイム補正量vTd * を0とし、また大きい場合には、
スイッチングの遅れ等を考慮して決められたVTdにより
次式This is because dead time TdOutput voltage
The sign of the error is the inverter output current i aEqual to the sign of
The value of the error takes a substantially square wave change. Therefore,
Force current iaDead if the absolute value of
Time correction amount vTd *Is 0, and if it is large,
V determined in consideration of switching delay, etc.TdBy
Next formula
【0007】[0007]
【数1】 (Equation 1)
【0008】で算出する方法である。[0008] This is a calculation method.
【0009】しかしながら、この方法でも補正量vTd
* が切替わる零クロス点近傍での電流の符号を判別す
ることは困難であるため、完全には出力電圧の誤差を補
償することはできず、特に出力電流の値が小さい場合に
この影響が顕著となる。However, even in this method, the correction amount v Td
Since it is difficult to determine the sign of the current in the vicinity of the zero crossing point where * changes, the error in the output voltage cannot be completely compensated for, especially when the output current value is small. Will be noticeable.
【0010】図7は上記のような制御を実行する系統連
係用インバータの出力電流波形を実験により得た結果で
あり、図中のIで示す電流値is * の零クロスポイン
トにおいて波形に大きな歪みを生じていることがわか
る。これは、従来の簡易デッドタイム補償法では出力電
圧の誤差を完全には補償できないことを示している。[0010] Figure 7 shows the results obtained by experiments output current waveform of the system interconnection inverter that performs the control as described above, a large waveform in the current value i s * zero cross point shown by I in FIG. It can be seen that distortion has occurred. This indicates that the error of the output voltage cannot be completely compensated by the conventional simple dead time compensation method.
【0011】また、系統連係においては、系統連係への
キャリア周波数成分の電流が流出してしまうのを防止す
るために、図示するようなLCフィルタ33が不可欠と
なる。In the system link, an LC filter 33 as shown is indispensable in order to prevent the current of the carrier frequency component from flowing out to the system link.
【0012】しかしながら、フィルタコンデンサCに進
み電流ic が流入するため、連係点電流is の力率が悪
化する。従来、力率を改善するために位相を補償する出
力電流制御が行なわれていたが、制御遅れにより特にイ
ンバータの低出力時には力率「1」の連係点電流を実現
することは困難であった。[0012] However, since the current i c proceeds to filter capacitor C flows, the power factor of the link point current i s is deteriorated. Conventionally, output current control for compensating the phase has been performed in order to improve the power factor. However, it has been difficult to realize a link point current having a power factor of “1” particularly at a low output of the inverter due to control delay. .
【0013】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、極力複雑な回路構
成をとらずに、出力電圧の誤差により生じる出力電流波
形の歪みを排除することが可能な系統連係インバータ装
置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to eliminate distortion of an output current waveform caused by an error in an output voltage without taking a complicated circuit configuration as much as possible. It is an object of the present invention to provide a system-linked inverter device capable of performing such operations.
【0014】[0014]
【課題を解決するための手段】請求項1記載の発明は、
入力した直流電圧から交流電圧を生成して系統に出力す
る系統連係インバータ装置において、出力電流を制御す
る繰返し補償器を設けたことを特徴とする。According to the first aspect of the present invention,
In a system-linked inverter device that generates an AC voltage from an input DC voltage and outputs the generated AC voltage to a system, a repetitive compensator that controls an output current is provided.
【0015】このような構成とすれば、出力電圧の誤差
により生じる出力電流波形の歪みを排除することが可能
となる。With this configuration, it is possible to eliminate the distortion of the output current waveform caused by the output voltage error.
【0016】請求項2記載の発明は、上記請求項1記載
の発明において、上記繰返し補償器は低域通過フィルタ
を有し、上記繰返し補償器の無駄時間を上記低域通過フ
ィルタの位相特性に基づいて設定し、当該インバータ装
置が出力する交流電圧の周波数の整数倍の周期で上記繰
返し補償器の利得を向上させることを特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the repetition compensator has a low-pass filter, and a dead time of the repetition compensator is reduced by a phase characteristic of the low-pass filter. The gain of the repetition compensator is improved at a cycle that is an integral multiple of the frequency of the AC voltage output from the inverter device.
【0017】このような構成とすれば、上記請求項1記
載の発明の作用に加えて、上記繰返し補償器をより効率
的に駆動させることができる。With this configuration, in addition to the operation of the first aspect, the repetition compensator can be driven more efficiently.
【0018】請求項3記載の発明は、上記請求項1記載
の発明において、上記系統連係インバータ装置は、系統
へのキャリア周波数成分の電流流出を防止する、コンデ
ンサを用いたフィルタ回路を有し、上記コンデンサに流
れる電流値に対するフィードフォワード補正制御を行な
うことを特徴とする。According to a third aspect of the present invention, in the first aspect of the present invention, the system-linked inverter device has a filter circuit using a capacitor for preventing a current of a carrier frequency component from flowing out to the system. A feedforward correction control for the current value flowing through the capacitor is performed.
【0019】このような構成とすれば、上記請求項1記
載の発明の作用に加えて、連係点電流の力率を高い値で
保持することができる。With this configuration, in addition to the operation of the first aspect of the invention, the power factor of the link point current can be maintained at a high value.
【0020】請求項4記載の発明は、上記請求項3記載
の発明において、インバータ出力電流と連係点電流の差
分から上記コンデンサに流れる電流値を算出する演算手
段を有することを特徴とする。According to a fourth aspect of the present invention, in the third aspect of the invention, there is provided an arithmetic means for calculating a value of a current flowing through the capacitor from a difference between an inverter output current and a link point current.
【0021】このような構成とすれば、上記請求項3記
載の発明の作用に加えて、コンデンサを流れる電流値を
検出するための構成を簡易化することができる。With such a configuration, in addition to the effect of the third aspect of the invention, the configuration for detecting the value of the current flowing through the capacitor can be simplified.
【0022】[0022]
【発明の実施の形態】以下図面を参照して本発明の一実
施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0023】図1は同実施の形態に係る系統連係インバ
ータ装置の特に電流制御系の回路構成を示すもので、こ
こでは繰返し補償器4を出力電流の制御誤差の補正手段
として用いている。FIG. 1 shows a circuit configuration of a current control system of the system-linked inverter device according to the embodiment, in which a repetitive compensator 4 is used as a means for correcting an output current control error.
【0024】太陽電池等の発電装置で発電された直流電
圧Vdcを目標指令値Vdc * に追従させるために、直流
電圧制御器1を用いて連係点電流波高指令値Is * を
求める。連係点電流の力率「1」を実現する制御のため
に、連係点電圧vs から零クロス検出器2及び基準正弦
波発生器5を用いて作成された基準正弦波信号sinθ
と直流電圧制御器1の出力である上記連係点電流波高指
令値Is とを乗算して連係点電流指令値is * を求め
る。In order to make the DC voltage V dc generated by a power generation device such as a solar cell follow the target command value V dc * , the DC peak voltage command value I s * is obtained by using the DC voltage controller 1. For control realizing power factor of the linking point current "1", associated point voltage v s reference sine wave signal generated using a zero-cross detector 2 and the reference sine wave generator 5 from sinθ
And then multiplying the linkage point current crest command value I s, which is the output of the DC voltage controller 1 obtains the association point current command value i s *.
【0025】インバータで直接制御できるのは出力電流
ia であるので、低域通過フィルタ3とリミッタ18を
含んだ回路でのコンデンサ電流ic のフィードフォワー
ド制御を行ない、出力電流指令値ia * とする。コン
デンサ電流ic は直接検出してもよいが、ここではイン
バータ出力電流ia と連係点電流is とを検出してその
差 ic =ia −is を求め、さらに低域通過フィルタ3を用いてコンデンサ
電流ic に含まれているキャリア周波数成分を除去する
ことで、新たな電流検出手段を用いなくとも良い構成に
している。Since it is the output current i a that can be directly controlled by the inverter, feedforward control of the capacitor current i c in the circuit including the low-pass filter 3 and the limiter 18 is performed, and the output current command value i a * And Capacitor current i c may be detected directly, here obtains the difference i c = i a -i s by detecting the inverter output current i a and the connection point current i s, further low-pass filter 3 Is used to remove the carrier frequency component included in the capacitor current ic , so that a new current detecting means is not required.
【0026】繰返し補償器4により電流制御誤差Δia
からΔia * を求め、このΔia * に基づいて電流制
御器9で電圧値vcon を求めた上で、さらにデッドタイ
ム補正回路6の出力vTd * を加算して出力電圧指令値
v* とする。この指令値v * に基づいてインバータで
出力電圧のPWM制御を実行することで、力率「1」の
正弦波出力電流を得ることができる。The current control error Δi by the repetitive compensator 4a
From Δia *And find this Δia *Based on current control
The voltage value vconAnd then dead tie
Output v of the system correction circuit 6Td *And the output voltage command value
v*And This command value v *Based on the inverter
By executing the PWM control of the output voltage, the power factor "1"
A sine wave output current can be obtained.
【0027】図2は上記繰返し補償器4の具体的な回路
構成を例示するもので、周期的な外乱の影響を補償する
べく、出力電流指令値ia * とインバータ出力電流i
a の偏差である電流制御誤差Δia に対し、その外乱周
期Lより短いL′の無駄時間要素「e-L's」402を持
つ繰返し補償演算を行ない、電流制御器入力Δia * を
求める。さらにこの繰返し補償器4では、制御系の安定
化のために時定数Tの低域通過フィルタ401を上記無
駄時間要素「e-L's」402の前段に付加配置する。FIG. 2 shows a specific circuit of the iterative compensator 4.
Illustrates the configuration and compensates for the effects of periodic disturbances
Output current command value ia *And inverter output current i
aCurrent control error Δi which is the deviation ofaAgainst the disturbance
The dead time element “e” of L ′ shorter than the period L-L'sWith 402
The current controller input Δia * To
Ask. Further, in this iterative compensator 4, the stability of the control system is improved.
The low-pass filter 401 with a time constant T
Useless time element "e-L's"402 is additionally arranged at the preceding stage.
【0028】このような構成とすると、外乱の影響で生
じる電流制御誤差Δia を低域通過フィルタ401を通
過させることでその位相特性に位相遅れを生じる。その
ため、外乱周期分の1の整数倍周波数において補償器ゲ
インが低下し、充分な電流歪み低減効果が得られなくな
る。[0028] With such a configuration, produces a phase delay of the current control error .DELTA.i a caused by the influence of the disturbance to the phase characteristic by passing the low-pass filter 401. Therefore, the compensator gain is reduced at an integral multiple of one-fourth of the disturbance period, and a sufficient current distortion reduction effect cannot be obtained.
【0029】図3は上記図2の回路構成での閉ループゲ
イン線図の一例であり、フィルタの時定数T[s]の一
次低域通過フィルタを用いている。図中、破線Aが低域
通過フィルタ401の時定数T=0.35[ms]、外
乱周期である電源周期L=16.67[ms]を無駄時
間とした場合であって、電源周波数の整数倍におけるゲ
インが低くなっている。そこで、低域通過フィルタ40
1の位相特性を考慮して無駄時間L′を外乱周期Lより
短く設定することにより補償器ゲインの改善を図るもの
で、この無駄時間L′は上記式(1)を用いて次式FIG. 3 is an example of a closed-loop gain diagram in the circuit configuration shown in FIG. 2, in which a first-order low-pass filter having a filter time constant T [s] is used. In the figure, a broken line A indicates a case where the time constant T of the low-pass filter 401 is 0.35 [ms] and the power supply cycle L = 16.67 [ms], which is a disturbance cycle, is a dead time. The gain at integer multiples is low. Therefore, the low-pass filter 40
In order to improve the compensator gain by setting the dead time L 'to be shorter than the disturbance period L in consideration of the phase characteristic of No. 1, the dead time L' is calculated using the above equation (1).
【0030】[0030]
【数2】 (Equation 2)
【0031】のように求められる。上記図3の実線B
は、フィルタ時定数T=0.35[ms]、外乱周期で
ある電源周期L=16.67として、上記式(2)によ
り求めた無駄時間L′=16.32[ms]の時の補償
器ゲインであり、電源周波数の整数倍時においてゲイン
が大幅に改善できていることがわかる。Is obtained as follows. The solid line B in FIG.
Is the compensation when the dead time L '= 16.32 [ms] obtained by the above equation (2), assuming that the filter time constant T = 0.35 [ms] and the power supply cycle L = 16.67, which is a disturbance cycle. It can be seen that the gain has been greatly improved when the power supply frequency is an integral multiple.
【0032】しかして、図1に示した如く本実施の形態
は、連係点電流is の力率「1」を実現する制御のため
にコンデンサ電流のフィードフォワード制御を実行する
ものである。インバータで直接制御できるのはインバー
タ出力電流ia であるので、連係点電流指令値is *
にコンデンサ電流ic のフィードフォワード制御を行な
い、出力電流指令値ia * とする。コンデンサ電流i
c は直接検出してもよいが、インバータ出力電流ia と
連係点電流is とを検出してその差として求めること
で、新たな電流検出手段を用いなくとも良い構成にして
いる。[0032] Thus, the present embodiment as shown in FIG. 1 is for performing the feedforward control of the capacitor current for control to achieve a power factor of the link point current i s "1". Since it can be directly controlled by the inverter is the inverter output current i a, linkage point current command value i s *
To perform feedforward control of the capacitor current i c, the output current command value i a *. Capacitor current i
c may be detected directly, by obtaining as a difference by detecting the inverter output current i a and the connection point current i s, and the good configuration without using a new current detecting means.
【0033】これらの結果、低出力から定格出力までの
インバータ出力の変化に対しても、また系統電圧vs が
変動した場合においても、確実に力率「1」となる連係
点での正弦波出力電流を得ることができる。The sine wave of these results, even for the change of the inverter output from the low output to the rated output, and even when the system voltage v s is varied, in conjunction point surely the power factor "1" Output current can be obtained.
【0034】図4は上記図1に示す出力電流波形is の
実験結果を示すもので、電流の零点クロス位置での波形
歪みIIが上記図7で示した場合と比べて充分に低減で
き、正弦波形が得られていることがわかる。[0034] Figure 4 shows the experimental result of the output current waveform i s shown in FIG. 1, can be sufficiently reduced compared with the case where the waveform distortion II in zero cross position of the current shown in FIG 7, It can be seen that a sine waveform is obtained.
【0035】なお、上記図1に示した回路構成に代えて
図5に示すような回路構成を用いることとしても良い。Note that a circuit configuration as shown in FIG. 5 may be used instead of the circuit configuration shown in FIG.
【0036】すなわち、図5は本実施の形態に係る系統
連係インバータ電流制御装置の他の回路構成を示すもの
である。同図では、繰返し補償器4を連係点電流指令値
の補正手段として用いている。つまり、連係点電流指令
値is * と連係点電流検出値is の偏差を繰返し補償
器4に入力し、出力としてis **を求める。FIG. 5 shows another circuit configuration of the system-linked inverter current control device according to the present embodiment. In the figure, the repetitive compensator 4 is used as a means for correcting a link point current command value. That is, repeated deviation of the link point current command value i s * a linkage point current detection value i s input to the compensator 4, obtaining the i s ** as output.
【0037】インバータで直接制御できるのは出力電流
ia であるので、低域通過フィルタ3とリミッタ18を
含んだ回路でのコンデンサ電流ic のフィードフォワー
ド制御を行ない、出力電流指令値ia * とする。コン
デンサ電流ic は直接検出してもよいが、ここではイン
バータ出力電流ia と連係点電流is とを検出してその
差 ic =ia −is を求め、さらに低域通過フィルタ3を用いてコンデンサ
電流ic に含まれているキャリア周波数成分を除去する
ことで、新たな電流検出手段を用いなくとも良い構成に
している。[0037] Since it can be directly controlled by the inverter is the output current i a, performs feedforward control of the capacitor current i c of the circuit including the low-pass filter 3 and the limiter 18, the output current command value i a * And Capacitor current i c may be detected directly, here obtains the difference i c = i a -i s by detecting the inverter output current i a and the connection point current i s, further low-pass filter 3 Is used to remove the carrier frequency component included in the capacitor current ic , so that a new current detecting means is not required.
【0038】その後、電流制御器9により電流制御誤差
Δia から電圧値vcon を求め、この電圧値vcon と検
出手段によって得られる連係点電圧vs とを加算し、さ
らにデッドタイム補正回路6の出力であるvTd * を加
算して出力電圧指令値v* とする。この指令値v* に
基づいてインバータで出力電圧のPWM制御を実行する
ことで、力率「1」の正弦波出力電流を得ることができ
る。[0038] Then, determine the voltage value v con from the current control error .DELTA.i a by the current controller 9 adds the linkage point voltage v s obtained by this voltage value v con detecting means further dead time correction circuit 6 v by adding Td * and output voltage command value v * is output. By executing the PWM control of the output voltage by the inverter based on the command value v * , a sine wave output current with a power factor of “1” can be obtained.
【0039】この図5の回路構成にあっても、連係点電
流is の力率「1」を実現する制御のためにコンデンサ
電流のフィードフォワード制御を実行する。インバータ
で直接制御できるのはインバータ出力電流ia であるの
で、連係点電流指令値is * にコンデンサ電流ic のフ
ィードフォワード制御を行ない、出力電流指令値ia *
とする。Even in the circuit configuration of FIG.
Flow isCapacitor for control to realize power factor of "1"
Executes current forward control. Inverter
Can be directly controlled by the inverter output current iaIs
And the link point current command value is * And the capacitor current icNo
The feedforward control is performed, and the output current command value ia *
And
【0040】コンデンサ電流ic は直接検出してもよい
が、インバータ出力電流ia と連係点電流is とを検出
してその差として求めることで、新たな電流検出手段を
用いなくとも良い構成にしている。The capacitor current i c may be detected directly, by obtaining as a difference by detecting the inverter output current i a and the connection point current i s, may not be used a new current detection means configured I have to.
【0041】これらの結果、低出力から定格出力までの
インバータ出力の変化に対しても、また系統電圧vs が
変動した場合においても、確実に力率「1」となる連係
点での正弦波出力電流を得ることができるものである。The sine wave of these results, even for the change of the inverter output from the low output to the rated output, and even when the system voltage v s is varied, in conjunction point surely the power factor "1" An output current can be obtained.
【0042】なお、上記実施の形態は系統連係単相イン
バータについての説明を行なったものであるが、本発明
はこれに限らず、三相インバータにおいても本発明を容
易に適用可能であることは明らかである。Although the above embodiment has been described with respect to a system-linked single-phase inverter, the present invention is not limited to this, and it can be easily applied to a three-phase inverter. it is obvious.
【0043】その他、本発明はその要旨を逸脱しない範
囲内で種々変形して実施することが可能であるものとす
る。In addition, the present invention can be variously modified and implemented without departing from the gist thereof.
【0044】[0044]
【発明の効果】請求項1記載の発明によれば、出力電圧
の誤差により生じる出力電流波形の歪みを排除すること
が可能となる。According to the first aspect of the present invention, it is possible to eliminate the distortion of the output current waveform caused by the error of the output voltage.
【0045】請求項2記載の発明によれば、上記請求項
1記載の発明の効果に加えて、上記繰返し補償器をより
効率的に駆動させることができる。According to the second aspect of the invention, in addition to the effect of the first aspect, the repetition compensator can be driven more efficiently.
【0046】請求項3記載の発明によれば、上記請求項
1記載の発明の効果に加えて、連係点電流の力率を高い
値で保持することができる。According to the third aspect of the invention, in addition to the effect of the first aspect of the invention, the power factor of the link point current can be maintained at a high value.
【0047】請求項4記載の発明によれば、上記請求項
3記載の発明の効果に加えて、コンデンサを流れる電流
値を検出するための構成を簡易化することができる。According to the fourth aspect of the present invention, in addition to the effect of the third aspect of the present invention, the configuration for detecting the value of the current flowing through the capacitor can be simplified.
【図1】本発明の一実施の形態に係る系統連係インバー
タ装置の特に電流制御系の回路構成を示すブロック図。FIG. 1 is a block diagram showing a circuit configuration of a current control system of a grid-linked inverter according to an embodiment of the present invention.
【図2】図1の繰返し補償器の具体的な回路構成を例示
するブロック図。FIG. 2 is a block diagram illustrating a specific circuit configuration of the iterative compensator in FIG. 1;
【図3】図2の回路での閉ループゲイン線図。FIG. 3 is a closed loop gain diagram in the circuit of FIG. 2;
【図4】図1の系統連係インバータ装置の出力電流波形
を示す図。FIG. 4 is a diagram showing an output current waveform of the system-linked inverter device of FIG. 1;
【図5】同実施の形態に係る系統連係インバータ装置の
特に電流制御系の他の回路構成を示すブロック図。FIG. 5 is a block diagram showing another circuit configuration of a current control system of the grid-linked inverter device according to the embodiment;
【図6】系統連係インバータ装置の一構成例を示すブロ
ック図。FIG. 6 is a block diagram illustrating a configuration example of a system-linked inverter device.
【図7】図6の系統連係インバータ装置の出力電流波形
を示す図。FIG. 7 is a diagram showing an output current waveform of the system-linked inverter device of FIG. 6;
1…直流電圧制御器 2…零クロス検出器 3…低域通過フィルタ 4…繰返し補償器 401…低域通過フィルタ 402…無駄時間要素 5…基準正弦波発生器 6…デッドタイム補正回路 9…電流制御器 30…系統連係インバータ 31…PWM信号生成器 32…電流制御部 33…LCフィルタ 34…直流電圧検出器 35…出力電流検出器 36…連係点電圧検出器 37…零クロス検出器 38…ブリッジ回路 REFERENCE SIGNS LIST 1 DC voltage controller 2 Zero cross detector 3 Low-pass filter 4 Repetitive compensator 401 Low-pass filter 402 Dead time element 5 Reference sine wave generator 6 Dead time correction circuit 9 Current Controller 30 ... System-linked inverter 31 ... PWM signal generator 32 ... Current control unit 33 ... LC filter 34 ... DC voltage detector 35 ... Output current detector 36 ... Coupling point voltage detector 37 ... Zero cross detector 38 ... Bridge circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相場 謙一 愛知県名古屋市中村区岩塚町字高道1番地 三菱重工業株式会社名古屋機器製作所内 (72)発明者 飯尾 剛 愛知県西春日井郡西枇杷島町旭町3丁目1 番地 三菱重工業株式会社エアコン製作所 内 (72)発明者 杉本 英彦 愛知県春日井市岩成台3丁目4番地の16 Fターム(参考) 5G066 HA30 HB05 5H007 AA02 BB05 BB07 CB05 DA05 DA06 DB01 DC02 DC05 EA02 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Kenichi Aiba 1-chome Takamichi, Iwazuka-cho, Nakamura-ku, Nagoya-shi, Aichi Prefecture Nagoya Machinery Works, Mitsubishi Heavy Industries, Ltd. 3-1-1, Machi-cho, Mitsubishi Heavy Industries, Ltd. Air Conditioner Works (72) Inventor Hidehiko Sugimoto 16-4 F-term of 3-4, Iwanaridai, Kasugai-shi, Aichi (reference) 5G066 HA30 HB05 5H007 AA02 BB05 BB07 CB05 DA05 DA06 DB01 DC02 DC05 EA02
Claims (4)
系統連係に出力する系統連係インバータ装置において、 出力電流を制御する繰返し補償器を設けたことを特徴と
する系統連係インバータ装置。1. A system-linked inverter device for generating an AC voltage from an input DC voltage and outputting the generated AC voltage to a system-linked device, comprising a repetitive compensator for controlling an output current.
し、上記繰返し補償器の無駄時間を上記低域通過フィル
タの位相特性に基づいて設定し、当該インバータ装置が
出力する交流電圧の周波数の整数倍で上記繰返し補償器
の利得を向上させることを特徴とする請求項1記載の系
統連係インバータ装置。2. The repetition compensator has a low-pass filter, sets a dead time of the repetition compensator based on a phase characteristic of the low-pass filter, and sets a frequency of an AC voltage output by the inverter device. 2. The system-coupling inverter device according to claim 1, wherein the gain of the repetition compensator is improved by an integral multiple of the following.
へのキャリア周波数成分の電流流出を防止する、コンデ
ンサを用いたフィルタ回路を有し、上記コンデンサに流
れる電流値に対するフィードフォワード補正制御を行な
うことを特徴とする請求項1記載の系統連係インバータ
装置。3. The system-linked inverter device has a filter circuit using a capacitor for preventing current of a carrier frequency component from flowing out to an output system, and performs feedforward correction control on a current value flowing through the capacitor. The system-linked inverter device according to claim 1, wherein:
ら上記コンデンサに流れる電流値を算出する演算手段を
有することを特徴とする請求項3記載の系統連係インバ
ータ装置。4. The system-linked inverter device according to claim 3, further comprising a calculating means for calculating a value of a current flowing through said capacitor from a difference between an inverter output current and a link point current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19887999A JP3615966B2 (en) | 1999-07-13 | 1999-07-13 | System linkage inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19887999A JP3615966B2 (en) | 1999-07-13 | 1999-07-13 | System linkage inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001028882A true JP2001028882A (en) | 2001-01-30 |
JP3615966B2 JP3615966B2 (en) | 2005-02-02 |
Family
ID=16398450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19887999A Expired - Lifetime JP3615966B2 (en) | 1999-07-13 | 1999-07-13 | System linkage inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3615966B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101989747A (en) * | 2009-07-29 | 2011-03-23 | 山洋电气株式会社 | System interconnection inverter device and control method thereof |
WO2024171573A1 (en) * | 2023-02-16 | 2024-08-22 | 富士電機株式会社 | Power conversion device |
-
1999
- 1999-07-13 JP JP19887999A patent/JP3615966B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101989747A (en) * | 2009-07-29 | 2011-03-23 | 山洋电气株式会社 | System interconnection inverter device and control method thereof |
WO2024171573A1 (en) * | 2023-02-16 | 2024-08-22 | 富士電機株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP3615966B2 (en) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474606B (en) | Parallel inverter drive system and the apparatus and method for suppressing circulating current in such system | |
JP4759422B2 (en) | Power converter system and washing machine using the same | |
US7053569B2 (en) | Inverter control method and its device | |
US9048767B2 (en) | Motor drive for permanent magnet synchronous motor | |
JP2008109850A (en) | Method and system for controlling synchronous motor drive system | |
JP2007202365A (en) | Power converter device and motor drive unit using it | |
WO2017119214A1 (en) | Electric power converting device | |
US20100270964A1 (en) | Method for driving a pulse width modulated controller | |
KR20200056281A (en) | An apparatus of current control for harmonic compensation in grid connected inverter | |
JP2000050529A (en) | Method for limiting current of power converter | |
US10666131B2 (en) | Dead-time voltage compensation apparatus and dead-time voltage compensation method | |
JP2015111995A (en) | Three-phase active filter | |
Park et al. | Online dead time effect compensation algorithm of PWM inverter for motor drive using PR controller | |
JP4876600B2 (en) | Control method of AC direct converter | |
JP2001028882A (en) | System-interconnection inverter apparatus | |
JP4661197B2 (en) | Control method of voltage source inverter | |
JP2004120820A (en) | Power converter | |
JP4779442B2 (en) | Control device for power converter | |
JP2006074951A (en) | Controller for ac motor | |
JP3182322B2 (en) | PWM control device for NPC inverter | |
JP2009142005A (en) | System-interconnected inverter controller and control method | |
JP2005223991A (en) | Inverter controller | |
JP6025906B1 (en) | Inverter device and motor control device provided with inverter device | |
KR102586189B1 (en) | High efficiency operating control appratus of pmsm for electric vehcle and its control method | |
JP2019201493A (en) | Multilevel power conversion device and control method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3615966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |