Nothing Special   »   [go: up one dir, main page]

JP2001094045A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001094045A
JP2001094045A JP26938899A JP26938899A JP2001094045A JP 2001094045 A JP2001094045 A JP 2001094045A JP 26938899 A JP26938899 A JP 26938899A JP 26938899 A JP26938899 A JP 26938899A JP 2001094045 A JP2001094045 A JP 2001094045A
Authority
JP
Japan
Prior art keywords
chip
wiring board
semiconductor device
insulating
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26938899A
Other languages
English (en)
Inventor
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP26938899A priority Critical patent/JP2001094045A/ja
Priority to US09/668,241 priority patent/US6424050B1/en
Publication of JP2001094045A publication Critical patent/JP2001094045A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】スタックトタイプのＣＳＰにおいて、積層する
各ＩＣチップについて高信頼性を保ちつつパッケージの
薄型化が達成される半導体装置を提供する。 【解決手段】ＩＣチップ１はフリップチップ形態であ
る。主表面側を実装面として外部に露出させ、パッド１
２に外部端子１３を配備している。封止部材６内のＩＣ
チップ２は、ＩＣチップ１の裏面上に絶縁性の接着部材
３を介して積層されている。ＩＣチップ１の周辺にはＩ
Ｃチップ２に関する配線基板４が設けられている。配線
基板４は、ベース基材４１とその上部に導電パターン４
２を伴なう絶縁フィルム４３を含む。導電パターン４２
の所定箇所は、ＩＣチップ２のパッド２１各々と例えば
ボンディングワイヤ５により接続されている。ＩＣチッ
プ２の外部端子４５は配線基板４の複数のビア４４につ
ながる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特にスタックトタ
イプのＣＳＰ（Chip Size Package）に適用され、積層
ＩＣの薄形パッケージ化を要する半導体装置に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化、コンパクト
化に伴ない、半導体パッケージも小型化が要求される。
その中でＣＳＰ（Chip Size Package）は、実装面積が
小さくて上記要求を満足させる有用な構造である。
【０００３】スタックトタイプのＣＳＰも高集積ＩＣと
して注目される構成の一つである。図７は、従来におけ
るスタックトタイプのＣＳＰの構成を示す断面図であ
る。チップサイズに近いベース基材１００の主表面上に
は、それぞれ絶縁性の接着部材９９を介して２個のＩＣ
チップ１０１，１０２が積層された形で搭載されてい
る。ベース基材１００の主表面は導電パターン１０３及
びビア１０４が複数設けられている。ベース基材１００
の裏面には各ビア１０４と接続されるはんだボール等の
外部端子１０５が設けらている。
【０００４】ベース基材１００の主表面側において、積
層ＩＣチップ１０１，１０２の電極パッド１１１，１１
２と、ベース基材１００とはボンディングワイヤ（金
線）１０４により適当な電気的接続がなされている。す
なわち、ＩＣチップ１０２は、ＩＣチップ１０１の周辺
に設けられる電極パッド１１１に重ならない大きさを有
し、第１のＩＣチップ上に接着部材９９を介して固着さ
れている。これら積層ＩＣチップ１０１，１０２及び電
気的接続構成は封止樹脂１０６により封止され、パッケ
ージ化されている。
【０００５】
【発明が解決しようとする課題】従来、上記したように
スタックトタイプのＣＳＰでは、実装面を形成するベー
ス基材１００、第１のＩＣチップ１０１、第２のＩＣチ
ップ１０２及びこれらを固着する接着部材９９の積層構
造である。半導体パッケージの厚みはこの積層構造に依
存して与えられる。
【０００６】しかしながら、上記半導体パッケージの厚
みが、携帯機器等、実装する上で重要になっており、小
型化、薄型化が望まれている。この場合、ベース基材１
００の縮小化及び薄膜化、各ＩＣチップ１０１，１０２
を信頼性の範囲内で削る等、全体のパッケージを薄形化
する対策がとられている。
【０００７】ところが、ベース基材１００は両ＩＣチッ
プ１０１，１０２に関する導電パターンの複雑さゆえ縮
小化、薄型化は高い技術を必要とする。また、ＩＣチッ
プを削って薄くすることから、ＩＣチップが破損しやす
くなる。これにより、パッケージ前の製造工程の取り扱
いから難しくなり、設備も変更を要する。
【０００８】しかしながら、このような方策をとって
も、パッケージの薄型化はそれほど顕著な効果も出せず
に限界にきてしまう。すなわち、製造工程上の信頼性低
下、コスト高等リスクが大きい割にはスタックトＣＳＰ
に関し、パッケージの小型化、薄型化が進んでいないの
が現状である。
【０００９】本発明は上記事情を考慮してなされたもの
で、その課題は、スタックトタイプのＣＳＰにおけるパ
ッケージ形態の変更により、積層する各ＩＣチップにつ
いて高信頼性を保ちつつパッケージの小型化、薄型化が
達成される半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
電極パッドが設けられる主表面側を実装面として外部に
露出させ外部端子を配した第１のＩＣチップと、前記第
１のＩＣチップの主表面に対する裏面に絶縁部材を介し
て積層される第２のＩＣチップと、前記第１のＩＣチッ
プの周辺に設けられた前記第２のＩＣチップに関する配
線基板と、前記配線基板の実装面側に設けられた前記第
２のＩＣチップの外部端子と、前記第２のＩＣチップ及
びその前記配線基板との電気的接続構成を封止する封止
部材とを具備したことを特徴とする。
【００１１】本発明によれば、上記第１のＩＣチップは
封止されずに上記第２のＩＣチップの封止のみとなる。
配線基板は第２のＩＣチップに関する配線だけを考慮す
ればよい。上記封止部材は薄い形成となり、かつ上記配
線基板は第１のＩＣチップと同様の厚みが得られ強度的
にも問題ない。また、最低限、第２のＩＣチップとの電
気的接続構成を保護部材で覆うことにより、第２のＩＣ
チップ全体の封止も必ずしも重要でない構成とすること
が可能である。
【００１２】
【発明の実施の形態】図１は、本発明の第１実施形態に
係るスタックトタイプのＣＳＰを示す断面図である。Ｉ
Ｃチップ１は、フリップチップ形態（フェイスダウン形
態）であり、電極パッドが設けられる主表面側を実装面
として外部に露出させてある。すなわち、配線領域１２
を介して絶縁膜（ソルダーレジスト）１３上にパッド１
４が設けられ、各パッド１４に外部端子１５が設けられ
ている。また、ＩＣチップ２は、ＩＣチップ１の裏面上
に絶縁性の接着部材３を介して積層されている。
【００１３】上記ＩＣチップ１の周辺には、ＩＣチップ
２に関する配線基板４が設けられている。配線基板４
は、ベース基材４１とその上部に導電パターン４２を伴
なう絶縁フィルム４３を含む。具体的には絶縁フィルム
４３が少なくともＩＣチップ１の裏面周辺領域にまで延
在して固着されている。導電パターン４２の所定箇所
は、ＩＣチップ２主表面上のパッド２１各々と例えばボ
ンディングワイヤ５により接続されている。
【００１４】また、配線基板４は複数のビア４４を伴な
う。配線基板４の実装面側にはＩＣチップ２の外部端子
４５が設けられている。すなわち、配線基板４の導電パ
ターン４２はビア４４を介して外部端子４５とつながっ
ている。外部端子４５に接続されるパッド以外は絶縁膜
（ソルダーレジスト）４６で覆われている。
【００１５】封止部材６は、上記ＩＣチップ２及びボン
ディングワイヤ５を含むＩＣチップ２と配線基板４との
電気的接続面側を気密封止している。また、ＩＣチップ
１と配線基板４との間は絶縁部材７で充填されている。
【００１６】上記構成によれば、積層チップのうち、Ｉ
Ｃチップ１は封止されずに封止部材６下部の中央に設け
られる。これにより、上記封止部材６は従来構成より格
段に薄い形成となり、気密封止に高信頼性をもたらす。
封止部材材料も節約でき、経済的である。
【００１７】さらに、配線基板４の厚さは、ＩＣチップ
１の厚さに依存し、十分な強度を持つようになる。か
つ、総体的な装置の厚みに影響しない。また、配線基板
４は、ＩＣチップ２に関する配線だけを考慮すればよ
い。これにより、配線基板４における配線の自由度が増
すと共に電気的特性の向上に寄与する。また、ボンディ
ングワイヤ５も従来の積層ＩＣとは異なり、低く、短く
張ることができるので、信頼性に富み、電気的特性の向
上が図れる。
【００１８】なお、図１の実施形態では、ＩＣチップ１
と配線基板４との間は絶縁部材７で充填されていたが、
ＩＣチップ１と配線基板４とが隙間なく構成され、絶縁
部材７がなくてもよい。このとき、絶縁部材７は極薄な
接着剤として存在するようにしてもよい。
【００１９】また、ＩＣチップ２は、従来構成のように
ＩＣチップ１より小さくなければならないということも
ない。ＩＣチップ１のパッドは実装面側にあるからであ
る。また、絶縁フィルム４３はＩＣチップ１の裏面周辺
領域にのみ延在し、ＩＣチップ１の裏面中央付近は絶縁
性ののみ設けられて固着されていたが、これに限らな
い。絶縁フィルム４３はＩＣチップ１の裏面中央付近に
まで延在してもよい。
【００２０】例えば、図２（ａ），（ｂ）に示すような
絶縁フィルム４３を構成してもよい。破線は各ＩＣチッ
プ１，２を示している。すなわち、絶縁フィルム４３に
おいて、ＩＣチップ２が固着される領域に開孔部４３１
（図２（ａ）参照）、または４３２（図２（ｂ）参照）
などを設ける。これにより、図１に示す接着部材３は開
孔部４３１または４３２を介してＩＣチップ１と２を接
着する。この結果、ＩＣチップ１と２と絶縁フィルム４
３は、強固な固着状態を実現する。
【００２１】図３は、本発明の第２実施形態に係るスタ
ックトタイプのＣＳＰを示す断面図である。第１実施形
態と同様の箇所には同一の符号を付す。図１の第１実施
形態と比べて異なる構成は、ＩＣチップ２もフリップチ
ップ形態（フェイスダウン形態）としたことである。
【００２２】フリップチップ形態のＩＣチップ１の裏面
上は図示しない接着部材を介し、配線基板４に関する、
導電パターン４７の付いた絶縁フィルム４８が形成され
ている。導電パターン４７の所定箇所は、ＩＣチップ２
主表面の配線領域２２を経て設けられた突起電極２３各
々と接続されている。このＩＣチップ２と絶縁フィルム
４８の対向領域は絶縁性の保護部材８が設けられてい
る。
【００２３】また、配線基板４は前記第１実施形態と同
様に複数のビア４４を伴なう。配線基板４の実装面側に
はＩＣチップ２の外部端子４５が設けられている。すな
わち、導電パターン４７はビア４４を介して外部端子４
５とつながっている。外部端子４５に接続されるパッド
以外は絶縁膜（ソルダーレジスト）４６で覆われてい
る。
【００２４】封止部材６は、上記第１実施形態と同様に
ＩＣチップ２及び配線基板４との電気的接続面側を気密
封止している。また、ＩＣチップ１と配線基板４との間
は絶縁部材７で充填されている。例えば、図示しない
が、ＩＣチップ１と配線基板４との隙間がほとんどな
く、絶縁部材７は極薄な接着剤として存在するようにし
てもよい。
【００２５】上記構成によっても、第１実施形態と同様
に、積層チップのうち、ＩＣチップ１は封止されずに封
止部材６下部の中央に設けられる。配線基板４の厚さ
は、ＩＣチップ１の厚さに依存し、十分な強度を持つよ
うになる。かつ、総体的な装置の厚みに影響しない。配
線基板４は、ＩＣチップ２に関する配線だけを考慮すれ
ばよく、配線の自由度が増すと共に電気的特性の向上に
寄与する。
【００２６】また、ＩＣチップ２は、従来構成のように
ＩＣチップ１より小さくなければならないということも
ない。しかも、樹脂封止されるＩＣチップ２は、フェイ
スダウン形態であり、図１の構成におけるボンディング
ワイヤ５のループ高さの余裕を省いた封止が可能であ
る。これにより、上記封止部材６は第１実施形態に比べ
てさらに薄い形成が期待できる。
【００２７】また、ＩＣチップ２をフェイスダウン形態
としたことにより、例えば封止部材６を滴下方式の気密
封止構成に変更したり、または、配線基板４上は単に保
護膜を被覆する構成としてもよい。これにより、軽量化
にも寄与する。
【００２８】図４は、本発明の第３実施形態に係るスタ
ックトタイプのＣＳＰを示す断面図である。第２実施形
態と同様の箇所には同一の符号を付す。図２の第２実施
形態と比べて異なる構成は、フリップチップ形態（フェ
イスダウン形態）のＩＣチップ２が異方性導電膜（ＡＣ
Ｆ（Anisotropic Conductive Film））９によって導電
パターン４７と接続されていることである。
【００２９】フリップチップ形態のＩＣチップ１の裏面
上は図示しない接着部材を介し、配線基板４に関する、
導電パターン４７の付いた絶縁フィルム４８が形成され
ている。導電パターン４７の所定箇所には、突起電極４
９が設けられており、ＩＣチップ２主表面のパッドに形
成された突起電極２４各々とＡＣＦ９により接続されて
いる。
【００３０】ＡＣＦ９は、フィルム状のエポキシ樹脂中
に導電性粒子９１が分散されており、導電性粒子９１を
挟み込む所定の導通部分だけその間隙が導電性粒子９１
の粒形以下になることで導通状態が得られ、他は絶縁状
態となる特性を有する。すなわち、ＡＣＦ９は、ＩＣチ
ップ２と絶縁フィルム４８の対向領域に設けられる。絶
縁フィルム４８上の導電パターン４７に形成された突起
電極４９とＩＣチップ２の突起電極２４とがそれぞれ位
置合わせされ、図示しない圧着ツールによる加圧／加熱
工程を経る。これにより、ＩＣチップ２と導電パターン
４７の各電極（２４と４９）どうしの接着部分はＡＣＦ
９中の導電性粒子９１により良好な導電性を得る。
【００３１】また、配線基板４は前記第１及び第２実施
形態と同様に複数のビア４４を伴なう。配線基板４の実
装面側にはＩＣチップ２の外部端子４５が設けられてい
る。すなわち、導電パターン４７はビア４４を介して外
部端子４５とつながっている。外部端子４５に接続され
るパッド以外は絶縁膜（ソルダーレジスト）４６で覆わ
れている。
【００３２】封止部材６は、上記第１及び第２実施形態
と同様にＩＣチップ２及び配線基板４との電気的接続面
側を気密封止している。また、ＩＣチップ１と配線基板
４との間は絶縁部材７で充填されている。例えば、図示
しないが、ＩＣチップ１と配線基板４との隙間がほとん
どなく、絶縁部材７は極薄な接着剤として存在するよう
にしてもよい。
【００３３】上記構成によっても、第１及び第２実施形
態と同様に、積層チップのうち、ＩＣチップ１は封止さ
れずに封止部材６下部の中央に設けられる。配線基板４
の厚さは、ＩＣチップ１の厚さに依存し、十分な強度を
持つようになる。かつ、総体的な装置の厚みに影響しな
い。配線基板４は、ＩＣチップ２に関する配線だけを考
慮すればよく、配線の自由度が増すと共に電気的特性の
向上に寄与する。
【００３４】また、ＩＣチップ２は、従来構成のように
ＩＣチップ１より小さくなければならないということも
ない。しかも、樹脂封止されるＩＣチップ２は、フェイ
スダウン形態であり、第２実施形態の構成と同様に、第
１実施形態に比べてさらに薄い形成が期待できる。
【００３５】また、ＩＣチップ２をＡＣＦによる接続に
よってフェイスダウン形態としたことにより、例えば封
止部材６を滴下方式の気密封止構成に変更したり、また
は、配線基板４上は単に保護膜を被覆する構成としても
よい。
【００３６】図５は、第３の実施形態の変形例に係るス
タックトタイプのＣＳＰを示す断面図である。第３実施
形態と同様の箇所には同一の符号を付す。第３実施形態
と同様にＩＣチップ２が異方性導電膜（ＡＣＦ（Anisot
ropic Conductive Film））９によって導電パターン４
７と接続されている。配線基板４上において、ＩＣチッ
プ２との電気的接続構成を絶縁性の保護部材６１で覆っ
ている。これにより、図３に示した封止部材６を不要と
している。このような構成は、前記第２の実施形態で述
べたように、前記図２の構成にも適用可能である。これ
により、ＩＣチップ２全体の封止は必ずしも重要でない
ものとなり、より軽量化に寄与する構成が実現できる。
【００３７】図６は、第１ないし第３実施形態（変形例
を含む）に係る半導体パッケージの実装面側の要部を示
す平面図である。このように本発明の各実施形態によれ
ば、従来構成とは異なり、積層ＩＣチップの下層側のＩ
Ｃチップ１は封止されずに封止部材６下部の中央に設け
られて外部端子１５を配し、その周辺がＩＣチップ２に
関する配線基板４に配列される外部端子４５である。
【００３８】このような構成をとることにより、従来技
術でのベース基材の薄膜化、各ＩＣチップを削る等のリ
スクを大幅に軽減し、半導体パッケージとしての厚さを
薄くすることができる。加えて内部の配線の引き回し、
外部端子への導出が簡素化される。仮に、積層ＩＣチッ
プのパッド間の結合を要する場合は、実装基板上で配線
すればよいのである。この結果、高信頼性を有しつつ、
薄型でよりコンパクトな半導体パッケージが実現でき
る。
【００３９】
【発明の効果】以上説明したように本発明によれば、ス
タックトタイプのＣＳＰにおける積層ＩＣチップにおい
て、下方のＩＣチップは封止せず、上方のＩＣチップの
封止のみとなる。また、最低限、上方のＩＣチップと配
線基板との電気的接続構成を保護部材で覆うことによ
り、上方のＩＣチップも、全体の封止は必ずしも必要の
ない構成とすることが可能である。これにより、軽量化
に寄与する。
【００４０】下方のＩＣチップ周辺に配した配線基板は
上方のＩＣチップに関する配線だけを考慮すればよく、
封止部材は薄い形成となり、かつ上記配線基板は下方の
ＩＣチップと同等の厚みが得られ強度的にも問題ない。
この結果、積層する各ＩＣチップについて高信頼性を保
ちつつパッケージの小型化、薄型化が達成される半導体
装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るスタックトタイプ
のＣＳＰを示す断面図である。
【図２】第１実施形態における一部の変形例に係る要部
構成を示す平面図である。
【図３】本発明の第２実施形態に係るスタックトタイプ
のＣＳＰを示す断面図である。
【図４】本発明の第３実施形態に係るスタックトタイプ
のＣＳＰを示す断面図である。
【図５】本発明の第３実施形態の変形例に係るスタック
トタイプのＣＳＰを示す断面図である。
【図６】第１実施形態ないし第３実施形態（変形例含
む）に係る半導体パッケージの実装面側の要部を示す平
面図である。
【図７】従来におけるスタックトタイプのＣＳＰの構成
を示す断面図である。
【符号の説明】
１，２…ＩＣチップ １１，１４，２１…パッド １２，２２…配線領域 １３，４６…絶縁膜 １５…外部端子 １７…絶縁部材 ２３，２４，４９…突起電極 ３…接着部材 ４…配線基板 ４１…ベース基材 ４２，４７…導電パターン ４３，４８…絶縁フィルム ４４…ビア ４５…外部端子 ５…ボンディングワイヤ ６…封止部材 ６１，８…保護部材 ９…ＡＣＦ（異方性導電膜） ９１…導電性粒子

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電極パッドが設けられる主表面側を実装
    面として外部に露出させ外部端子を配した第１のＩＣチ
    ップと、 前記第１のＩＣチップの主表面に対する裏面に絶縁部材
    を介して積層される第２のＩＣチップと、 前記第１のＩＣチップの周辺に設けられた前記第２のＩ
    Ｃチップに関する配線基板と、 前記配線基板の実装面側に設けられた前記第２のＩＣチ
    ップの外部端子と、 前記第２のＩＣチップ及びその前記配線基板との電気的
    接続構成を封止する封止部材と、を具備したことを特徴
    とする半導体装置。
  2. 【請求項２】 前記絶縁部材は、接着剤を含むことを特
    徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記絶縁部材は、前記配線基板の所定領
    域に前記第２のＩＣチップと前記配線基板との電気的接
    続を担う導電パターンを有するフィルム状の薄膜を含む
    ことを特徴とする請求項１または２に記載の半導体装
    置。
  4. 【請求項４】 前記絶縁部材は、前記配線基板の所定領
    域に前記第２のＩＣチップと前記配線基板との電気的接
    続を担う導電パターンを有するフィルム状の薄膜を含
    み、少なくとも前記第１のＩＣチップの裏面周辺領域に
    延在していることを特徴とする請求項１または２に記載
    の半導体装置。
  5. 【請求項５】 電極パッドが設けられる主表面側を実装
    面として外部に露出させ外部端子を配した第１のＩＣチ
    ップと、 前記第１のＩＣチップの主表面に対する裏面に絶縁部材
    を介して積層される第２のＩＣチップと、 前記第１のＩＣチップの周辺に設けられ前記第２のＩＣ
    チップとの電気的接続構成を有する配線基板と、 前記配線基板の実装面側に設けられた前記第２のＩＣチ
    ップの外部端子と、を具備したことを特徴とする半導体
    装置。
  6. 【請求項６】 少なくとも前記第２のＩＣチップとの電
    気的接続構成は絶縁性の保護部材に覆われることを特徴
    とする請求項５記載の半導体装置。
JP26938899A 1999-09-22 1999-09-22 半導体装置 Withdrawn JP2001094045A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26938899A JP2001094045A (ja) 1999-09-22 1999-09-22 半導体装置
US09/668,241 US6424050B1 (en) 1999-09-22 2000-09-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26938899A JP2001094045A (ja) 1999-09-22 1999-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2001094045A true JP2001094045A (ja) 2001-04-06

Family

ID=17471722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26938899A Withdrawn JP2001094045A (ja) 1999-09-22 1999-09-22 半導体装置

Country Status (2)

Country Link
US (1) US6424050B1 (ja)
JP (1) JP2001094045A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334575A1 (de) * 2003-07-28 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil und Nutzen zur Herstellung desselben
US6870249B2 (en) 2002-12-24 2005-03-22 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
WO2006028155A1 (ja) * 2004-09-08 2006-03-16 Nec Corporation モジュール型電子部品及び電子機器
CN1320620C (zh) * 2002-06-14 2007-06-06 新光电气工业株式会社 半导体器件及其制造方法
US8916976B2 (en) 2007-03-30 2014-12-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
DE10244664A1 (de) * 2002-09-24 2004-04-01 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
JP4258367B2 (ja) * 2003-12-18 2009-04-30 株式会社日立製作所 光部品搭載用パッケージ及びその製造方法
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
WO2006105514A2 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
KR20120091694A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 반도체 패키지
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
CN1320620C (zh) * 2002-06-14 2007-06-06 新光电气工业株式会社 半导体器件及其制造方法
US6870249B2 (en) 2002-12-24 2005-03-22 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
DE10334575A1 (de) * 2003-07-28 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil und Nutzen zur Herstellung desselben
US7524699B2 (en) 2003-07-28 2009-04-28 Infineon Technologies Ag Electronic component and a panel
WO2006028155A1 (ja) * 2004-09-08 2006-03-16 Nec Corporation モジュール型電子部品及び電子機器
JPWO2006028155A1 (ja) * 2004-09-08 2008-05-08 日本電気株式会社 モジュール型電子部品及び電子機器
US8916976B2 (en) 2007-03-30 2014-12-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US6424050B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP2001094045A (ja) 半導体装置
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
US7211900B2 (en) Thin semiconductor package including stacked dies
US7485490B2 (en) Method of forming a stacked semiconductor package
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
US7282397B2 (en) Methods for designing bond pad rerouting elements for use in stacked semiconductor device assemblies and for assembling semiconductor devices
US6700206B2 (en) Stacked semiconductor package and method producing same
US9269695B2 (en) Semiconductor device assemblies including face-to-face semiconductor dice and related methods
US7619313B2 (en) Multi-chip module and methods
US6700187B2 (en) Semiconductor package and method for manufacturing the same
JP2003273317A (ja) 半導体装置及びその製造方法
KR20020035482A (ko) 반도체장치
KR100621547B1 (ko) 멀티칩 패키지
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JPH09199629A (ja) 半導体装置
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JPH1070150A (ja) Ｃｓｐ型半導体装置
KR20050077168A (ko) 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법
JP2000277553A (ja) 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205