Nothing Special   »   [go: up one dir, main page]

JP2001077541A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JP2001077541A
JP2001077541A JP24873099A JP24873099A JP2001077541A JP 2001077541 A JP2001077541 A JP 2001077541A JP 24873099 A JP24873099 A JP 24873099A JP 24873099 A JP24873099 A JP 24873099A JP 2001077541 A JP2001077541 A JP 2001077541A
Authority
JP
Japan
Prior art keywords
wiring
parallel
group
parallel wiring
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24873099A
Other languages
Japanese (ja)
Inventor
Masaru Nomoto
勝 野本
Shigeto Takeda
茂人 武田
Masaki Ikuji
正樹 生地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24873099A priority Critical patent/JP2001077541A/en
Publication of JP2001077541A publication Critical patent/JP2001077541A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wring board which can reduce crosstalk noises between wires in a group of parallel wires stacked alternately and is suitable for an electronic circuit board, where electronic components such as a semiconductor element or the like operating at high speed, etc., are mounted, a package, or the like, applied with countermeasures against EMI noise, without deteriorating its electric characteristics. SOLUTION: This multilayer wiring board possesses a stacked wiring body, constituted by stacking a second insulating layer 12 which has second parallel wiring group L2 including a signal wiring S2, is orthogonal to a first parallel wiring group L1 on the first insulating layer I1 having a first parallel wiring group L1 including signal wiring S1, and electrically connecting the first and second parallel wiring groups L1 and L2 by means of a group of through conductors, and also which is constituted by staking a third insulating layer 13 having ground conductor layer GL opposed to the parallel wiring group L2 hereon, and in which the interval L2 between the ground conductor layer GL and the second parallel wiring group L2 is made larger than an interval h1 between the first and second parallel wiring group L1 and L2. A countermeasure against EMI noise is made possible, without causing mismatching in the impedance of the signal wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board used for an electronic circuit board or the like, and more particularly to a wiring structure in a multilayer wiring board on which a semiconductor element operating at a high speed is mounted.

【0002】[0002]

【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
2. Description of the Related Art Conventionally, in a multilayer wiring board on which a semiconductor element such as a semiconductor integrated circuit element is mounted and which is used for an electronic circuit board or the like, an insulating material made of ceramics such as alumina is used for forming a wiring conductor for internal wiring. Layers and wiring conductors made of a refractory metal such as tungsten (W) are alternately stacked to form a multilayer wiring board.

【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
In a conventional multilayer wiring board, signal wirings of internal wiring wiring conductors usually have a strip line structure, and a so-called solid pattern is formed above and below wiring conductors formed as signal wirings via insulating layers. A ground (ground) layer or a power supply layer having a wide area of the shape was formed.

【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
Further, with the increase in the speed of electric signals handled by the multilayer wiring board, the insulating layer is replaced with alumina ceramics having a relative dielectric constant of about 10, and a polyimide resin or epoxy resin having a relatively small relative dielectric constant of 3.5 to 5 is used. And a conductive layer for internal wiring made of copper (Cu) is formed on the insulating layer by using a thin film forming technique such as a vapor deposition method such as a vapor deposition method or a sputtering method. By forming a wiring conductor in a pattern and multiplying the insulating layer and the wiring conductor into layers, a multilayer wiring board having a high density, a high function and a high speed operation of a semiconductor element has been obtained.

【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。
On the other hand, the wiring structure of the internal wiring of the multilayer wiring board is designed to reduce the impedance of the wiring, reduce the crosstalk between signal wirings, etc. A structure has been proposed in which a group of parallel wirings is formed, which is multi-layered, and predetermined wirings in the wiring group of each layer are electrically connected to each other via through conductors such as via conductors and through-hole conductors.

【0006】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
In a multilayer wiring board having such parallel wiring groups, an electronic component such as a semiconductor element mounted on the multilayer wiring board is electrically connected to a mounting board on which the multilayer wiring board is mounted. Then, an appropriate wiring is selected from each parallel wiring group in the multilayer wiring board, and the connection between the wirings between different wiring layers is performed via a through conductor such as a via conductor.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、この従
来の平行配線群を有する多層配線基板についても、搭載
される半導体素子等の電子部品の高周波化に伴い、EM
I(電磁的干渉)ノイズが問題とされるようになってい
る。このEMIノイズとは、各種電子機器から不要な電
磁波が放射されることにより、この電磁波が電子機器内
もしくは周辺の他の電子機器の電子回路に対して侵入し
て電磁的な干渉を生じ、これが電子回路にノイズとして
影響を与えるものであり、電子機器が誤動作を引き起こ
す原因となるものである。
However, this conventional multilayer wiring board having a parallel wiring group has also been subject to EM due to the increase in the frequency of electronic components such as semiconductor elements to be mounted.
I (electromagnetic interference) noise has become a problem. This EMI noise means that unnecessary electromagnetic waves are radiated from various electronic devices, and these electromagnetic waves enter the electronic circuit of the electronic device or the electronic circuits of other electronic devices in the vicinity, thereby causing electromagnetic interference. It affects the electronic circuit as noise, and causes the electronic device to malfunction.

【0008】このEMIノイズの対策としては、通常は
次のような3つのレベルでの対策が考えられる。第1に
電子機器等のシステムレベルでは、電子機器を構成する
筐体の内側等に電波吸収剤をコーティングする等の方法
により、電磁波を遮断するといった対策がある。第2に
電子回路が構成されるボードレベルでは、電子回路中に
EMIフィルタやコンデンサ等のEMI対策部品を使用
するといった対策がある。第3に半導体素子等の電子部
品を搭載もしくは収容する多層配線基板やパッケージ等
のパッケージレベルでは、内部の配線層をベタパターン
といわれる広面積の接地導体層で覆ってEMIノイズを
シールドするといった対策がある。
As measures against the EMI noise, measures at the following three levels are usually considered. First, at the system level of an electronic device or the like, there is a measure to block electromagnetic waves by a method such as coating a radio wave absorber on the inside of a housing constituting the electronic device. Second, at a board level where an electronic circuit is configured, there is a measure to use an EMI countermeasure component such as an EMI filter and a capacitor in the electronic circuit. Third, at the package level such as a multilayer wiring board or a package on which electronic components such as semiconductor elements are mounted or housed, measures to shield EMI noise by covering an internal wiring layer with a wide area ground conductor layer called a solid pattern. There is.

【0009】特に、近年はMPU(Microprocessing Un
it)に代表される半導体集積回路の高周波化が進み、数
GHzで動作する半導体素子が実現されつつある。その
一方で、半導体素子の高周波化や高密度化に伴い、EM
Iノイズの増加が懸念されている。これは、MPU等の
デジタルデバイスでは数GHzの立ち上がりを持つ信号
にその基本周波数の数倍から十数倍の高調波成分が含ま
れているからであり、EMIノイズの主な要因の一つは
この高調波成分が電磁波として放射される現象によるか
らである。
Particularly, in recent years, MPU (Microprocessing Un
The frequency of semiconductor integrated circuits typified by it) has been increasing, and semiconductor devices operating at several GHz have been realized. On the other hand, with higher frequencies and higher densities of semiconductor devices, EM
There is concern about an increase in I noise. This is because in a digital device such as an MPU, a signal having a rise of several GHz contains harmonic components several to several tens of times the fundamental frequency, and one of the main causes of EMI noise is This is because this harmonic component is radiated as an electromagnetic wave.

【0010】このような高調波成分の放射を防ぐ対策と
しては、ベタパターン状の広面積の接地導体層で配線層
の上下を完全に覆ってシールドすることが考えられる。
As a countermeasure for preventing the emission of such harmonic components, it is conceivable to completely cover the upper and lower portions of the wiring layer with a solid pattern and a large-area ground conductor layer for shielding.

【0011】しかしながら、上記のような積層した平行
配線群から成る従来の多層配線基板においては、配線層
の配線方向は互いに直交するいわゆるX方向とY方向と
で構成されることから、広面積の接地導体層が存在しな
いため、パッケージレベルでのEMI対策が施されてい
ないという問題点があった。そのため、周辺の電子機器
からの不要な電磁波ノイズが侵入して半導体素子等の誤
動作を引き起こしたり、あるいは配線から不要な電磁波
ノイズを放射して周辺の電子機器等に悪影響を与えてし
まうことがあるという問題点があった。
However, in the conventional multilayer wiring board composed of the stacked parallel wiring groups as described above, the wiring direction of the wiring layer is composed of the so-called X direction and the Y direction which are orthogonal to each other. Since there is no ground conductor layer, there has been a problem that EMI countermeasures have not been taken at the package level. Therefore, unnecessary electromagnetic wave noise from peripheral electronic devices may enter and cause malfunctions of semiconductor elements or the like, or unnecessary electromagnetic wave noise may be radiated from wiring to adversely affect peripheral electronic devices or the like. There was a problem.

【0012】また、EMIノイズの対策として平行配線
群の上下に広面積の接地導体層を配置した場合には、絶
縁層を介してこの接地導体層と対向する信号配線が接地
導体層との間に容量成分を持つため、信号配線間でのイ
ンピーダンスマッチング(例えば50Ω)を考慮して配設
された信号配線のインピーダンスが所期の値よりも小さ
な値となってしまい、接地導体層と対向する信号配線と
他の配線層の信号配線との間でインピーダンスのミスマ
ッチングが生じてノイズ発生や高周波信号の伝送損失の
発生・搭載される半導体素子等の電子部品の誤動作の発
生などの原因となるという問題点があった。
When a large-area ground conductor layer is arranged above and below the parallel wiring group as a measure against EMI noise, a signal wiring opposed to the ground conductor layer via an insulating layer is connected between the ground conductor layer and the ground conductor layer. Since the signal wiring has a capacitance component, the impedance of the signal wiring arranged in consideration of the impedance matching between the signal wirings (for example, 50Ω) becomes smaller than an expected value, and is opposed to the ground conductor layer. Mismatch of impedance occurs between the signal wiring and the signal wiring of another wiring layer, which causes noise, transmission loss of a high-frequency signal, and malfunction of electronic components such as mounted semiconductor elements. There was a problem.

【0013】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、交互に積層された平行配線群で配
線間のクロストークノイズを低減させることができると
ともに、電気特性を劣化させることなくEMIノイズに
対する対策を施した、高速で作動する半導体素子等の電
子部品を搭載する電子回路基板やパッケージ等に好適な
多層配線基板を提供することにある。
The present invention has been devised in view of the above problems, and has as its object to reduce crosstalk noise between wirings in a group of alternately stacked parallel wirings and to degrade electrical characteristics. An object of the present invention is to provide a multilayer wiring board suitable for an electronic circuit board or a package on which electronic components such as a semiconductor element operating at a high speed are mounted without taking measures against EMI noise.

【0014】[0014]

【課題を解決するための手段】本発明の多層配線基板
は、信号配線を含む第1の平行配線群を有する第1の絶
縁層上に、前記第1の平行配線群と直交する、信号配線
を含む第2の平行配線群を有する第2の絶縁層を積層
し、前記第1および第2の平行配線群を貫通導体群で電
気的に接続して成る積層配線体を具備するとともに、こ
の積層配線体の上および/または下に前記平行配線群に
対向する接地導体層を有する第3の絶縁層を積層して成
り、かつ前記接地導体層と前記第1および/または第2
の平行配線群との間隔を前記第1および第2平行配線群
間の間隔より大きくしたことを特徴とするものである。
According to the present invention, there is provided a multilayer wiring board comprising: a first wiring layer including a first parallel wiring group including a signal wiring; And a laminated wiring body formed by laminating a second insulating layer having a second parallel wiring group including: and electrically connecting the first and second parallel wiring groups with a through conductor group. A third insulating layer having a ground conductor layer facing the parallel wiring group is laminated on and / or below the laminated wiring body, and the ground conductor layer and the first and / or second
The distance between the first and second parallel wiring groups is made larger than the distance between the first and second parallel wiring groups.

【0015】また、本発明の多層配線基板は、上記構成
において、前記接地導体層と前記第1および/または第
2の平行配線群との間隔を前記第1および第2平行配線
群間の間隔の1.1〜5倍としたことを特徴とするもの
である。
Further, in the multilayer wiring board according to the present invention, the distance between the ground conductor layer and the first and / or second parallel wiring group is set to be equal to the distance between the first and second parallel wiring groups. Is 1.1 to 5 times as large as

【0016】さらに、本発明の多層配線基板は、上記各
構成において、前記第1および第2の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とするものであ
る。
Further, in the multilayer wiring board according to the present invention, in each of the above structures, the first and second parallel wiring groups each include a plurality of signal wirings and a power supply wiring or a ground wiring adjacent to each signal wiring. It is characterized by having.

【0017】本発明の多層配線基板によれば、信号配線
を含む平行配線群を互いに直交配置して貫通導体群で接
続して成る積層配線体の上および/または下に平行配線
群に対向する接地導体層を有する第3の絶縁層を積層し
て成り、かつ接地導体層とこれが対向する第1および/
または第2の平行配線群との間隔を第1および第2平行
配線群間の間隔より大きくしたことから、積層配線体に
おける第1の平行配線群と第2の平行配線群とがそれぞ
れ直交しているため、各平行配線群間におけるクロスト
ークノイズを減少させて最小とすることができる。ま
た、平行配線群中の信号配線が接地導体層との間に余分
な容量成分を持つことがないため、信号配線のインピー
ダンスのミスマッチングが発生することがない。さら
に、接地導体層は平行配線群と対向してこれらを覆うよ
うに積層したものであることから、EMIノイズに対し
て十分なシールド効果を有する接地導体層として機能さ
せることができる。
According to the multilayer wiring board of the present invention, the parallel wiring groups including the signal wirings are arranged orthogonally to each other and are connected to each other by the through conductor groups, and face the parallel wiring groups above and / or below the laminated wiring body. A third insulating layer having a ground conductor layer is laminated, and the ground conductor layer and the first and / or opposing first and / or third conductor layers are opposed to each other.
Alternatively, since the distance between the second parallel wiring group and the second parallel wiring group is made larger than the distance between the first and second parallel wiring groups, the first parallel wiring group and the second parallel wiring group in the stacked wiring body are orthogonal to each other. Therefore, crosstalk noise between the parallel wiring groups can be reduced and minimized. Further, since the signal wiring in the parallel wiring group does not have an extra capacitance component between the signal wiring and the ground conductor layer, the impedance mismatch of the signal wiring does not occur. Further, since the ground conductor layer is laminated so as to face and cover the parallel wiring group, it can function as a ground conductor layer having a sufficient shielding effect against EMI noise.

【0018】また、接地導体層と第1および/または第
2の平行配線群との間隔を第1および第2平行配線群間
の間隔の1.1〜5倍とした場合には、信号配線に容量
成分が発生することによる悪影響を実用上問題ない程度
に抑えることができるとともに、信号配線に対するイン
ピーダンスのミスマッチングを高周波信号の伝送特性に
悪影響を与えることのない範囲に抑えることができ、し
かも接地導体層によるEMIノイズのシールド効果を高
めつつ多層配線基板の不必要な大型化を防止して高集積
化・高密度化にも対応することができるものとなる。
If the distance between the ground conductor layer and the first and / or second parallel wiring group is 1.1 to 5 times the distance between the first and second parallel wiring groups, the signal wiring In addition to being able to suppress the adverse effects caused by the occurrence of a capacitive component to the extent that there is no practical problem, mismatching of impedance with respect to signal wiring can be suppressed within a range that does not adversely affect the transmission characteristics of high-frequency signals, and While improving the shielding effect of EMI noise by the ground conductor layer, it is possible to prevent an unnecessary increase in the size of the multilayer wiring board and to cope with high integration and high density.

【0019】これにより、本発明の多層配線基板によれ
ば、積層配線体により配線間のクロストークノイズを低
減させることができるとともに、所定の位置に接地導体
層を配置することにより電気特性を劣化させることなく
EMIノイズに対する対策を施すことができ、高速で作
動する半導体素子等の電子部品を誤動作させることなく
正確かつ安定に動作させることができる。
Thus, according to the multilayer wiring board of the present invention, crosstalk noise between wirings can be reduced by the multilayer wiring body, and electric characteristics are degraded by disposing the ground conductor layer at a predetermined position. Thus, it is possible to take measures against EMI noise without causing the electronic component such as a semiconductor element operating at a high speed to operate accurately and stably without malfunctioning.

【0020】[0020]

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described in detail based on an embodiment shown in the accompanying drawings.

【0021】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の、
(c)は接地導体層(第3の絶縁層)の平面図をそれぞ
れ示している。また、図2はこれらを積層して成る積層
配線体を含む本発明の多層配線基板の実施の形態の一例
を示す、図1のA−A’線に対応する要部断面図であ
る。
FIG. 1 is an exploded plan view showing an example of an embodiment of a multilayer wiring body according to the multilayer wiring board of the present invention. FIG. 1A shows a first insulating layer, and FIG. Of the insulating layer,
(C) is a plan view of the ground conductor layer (third insulating layer). FIG. 2 is a cross-sectional view of a principal part corresponding to the line AA 'of FIG. 1, showing an example of an embodiment of a multilayer wiring board of the present invention including a laminated wiring body obtained by laminating them.

【0022】これらの図において、I1〜I3はそれぞ
れ第1〜第3の絶縁層であり、L1およびL2はそれぞ
れ第1および第2の絶縁層I1・I2の上面に略平行に
配設された第1および第2の平行配線群、GLはこの例
では第3の絶縁層I3を介して第2の平行配線群L2の
上に配置された接地導体層である。なお、第1の平行配
線群L1と第2の平行配線群L2とは所定の箇所で貫通
導体群(図示せず)により電気的に接続されて多層回路
を構成している。これらにより本発明の多層配線基板に
係る積層配線体が構成されている。また、I4は接地導
体層GLの上に積層され、多層配線基板の表面層となる
第4の絶縁層である。
In these figures, I1 to I3 are first to third insulating layers, respectively, and L1 and L2 are disposed substantially parallel to the upper surfaces of the first and second insulating layers I1 and I2, respectively. The first and second parallel wiring groups, GL, in this example, are ground conductor layers disposed on the second parallel wiring group L2 via the third insulating layer I3. Note that the first parallel wiring group L1 and the second parallel wiring group L2 are electrically connected at predetermined locations by a through conductor group (not shown) to form a multilayer circuit. These constitute a multilayer wiring body according to the multilayer wiring board of the present invention. I4 is a fourth insulating layer laminated on the ground conductor layer GL and serving as a surface layer of the multilayer wiring board.

【0023】P1・P2はそれぞれ第1・第2の平行配
線群L1・L2中の電源配線、G1・G2はそれぞれ第
1・第2の平行配線群L1・L2中の接地配線、S1・
S2はそれぞれ第1・第2の平行配線群L1・L2中の
信号配線を示している。
P1 and P2 are power supply wirings in the first and second parallel wiring groups L1 and L2, respectively, G1 and G2 are ground wirings in the first and second parallel wiring groups L1 and L2, respectively.
S2 indicates a signal wiring in the first and second parallel wiring groups L1 and L2, respectively.

【0024】なお、同じ平面に配設された複数の信号配
線S1・S2はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1・
P2はそれぞれ異なる電源を供給するものとしてもよい
ことは言うまでもない。
The plurality of signal lines S1 and S2 arranged on the same plane may transmit different signals, respectively, and the plurality of power lines P1 and S1 arranged on the same plane may be used.
It goes without saying that P2 may supply different powers.

【0025】このような多層配線基板には、例えばその
表面にMPU(Micro Processing Unit )・ASIC
(Application Specific Integrated Circuit )・DS
P(Digital Signal Processor)のような半導体素子等
の電子部品が搭載される。これらの電子部品は、例えば
いわゆるバンプ電極によりこの多層配線基板の表面に実
装されて、あるいは接着剤・ろう材等により搭載部に取
着されるとともにボンディングワイヤ等を介して、接地
導体層GLとは電気的に絶縁された貫通導体等により例
えば第2の平行配線群L2と電気的に接続される。な
お、外部電気回路との接続部ならびに搭載される半導体
素子等の電子部品との接続部は図示していない。
Such a multilayer wiring board has, for example, an MPU (Micro Processing Unit) / ASIC on its surface.
(Application Specific Integrated Circuit) DS
An electronic component such as a semiconductor element such as a P (Digital Signal Processor) is mounted. These electronic components are mounted on the surface of the multilayer wiring board by, for example, so-called bump electrodes, or are attached to the mounting portion by an adhesive, a brazing material, or the like, and are connected to the ground conductor layer GL via bonding wires or the like. Is electrically connected to, for example, the second parallel wiring group L2 by an electrically insulated through conductor or the like. A connection portion with an external electric circuit and a connection portion with an electronic component such as a semiconductor element to be mounted are not shown.

【0026】この例で多層配線基板の表面層となる第4
の絶縁層I4は必要に応じて形成されるものであり、例
えば接地導体層GLが第3の絶縁層I3中に配設される
場合などには必ずしも形成する必要はない。
In this example, the fourth layer serving as the surface layer of the multilayer wiring board is used.
The insulating layer I4 is formed as needed. For example, when the ground conductor layer GL is provided in the third insulating layer I3, the insulating layer I4 is not necessarily formed.

【0027】また、この例では第1・第2の平行配線群
L1・L2は、信号配線S1・S2に電源配線P1・P
2または接地配線G1・G2がそれぞれ隣接するように
配設されている。これにより、同じ絶縁層I1・I2上
の信号配線S1・S2間を電磁的に遮断して、同じ平面
上の左右の信号配線S1・S2間のクロストークノイズ
を良好に低減することができる。さらに、信号配線S1
・S2に必ず電源配線P1・P2または接地配線G1・
G2を隣接させることで、同じ平面上の電源配線P1・
P2と信号配線S1・S2および接地配線G1・G2と
信号配線S1・S2との相互作用が最大となり、電源配
線P1・P2および接地配線G1・G2のインダクタン
スを減少させることができる。このインダクタンスの減
少により、電源ノイズおよび接地ノイズを効果的に低減
することができる。
In this example, the first and second parallel wiring groups L1 and L2 are connected to the signal wirings S1 and S2 by the power supply wirings P1 and P2.
2 or ground wirings G1 and G2 are arranged adjacent to each other. Thus, the signal wirings S1 and S2 on the same insulating layer I1 and I2 are electromagnetically cut off, and crosstalk noise between the left and right signal wirings S1 and S2 on the same plane can be reduced favorably. Further, the signal wiring S1
・ Be sure to connect power supply lines P1 and P2 or ground lines G1
By making G2 adjacent to each other, the power supply wiring P1
The interaction between P2 and the signal lines S1 and S2 and between the ground lines G1 and G2 and the signal lines S1 and S2 are maximized, and the inductance of the power lines P1 and P2 and the ground lines G1 and G2 can be reduced. Due to this reduction in inductance, power supply noise and ground noise can be effectively reduced.

【0028】貫通導体群は、各絶縁層I1・I2等を貫
通して上下の配線同士あるいは配線と半導体素子または
多層配線基板の表面に取着された外部接続端子等とを電
気的に接続するものであり、通常はスルーホール導体や
ビア導体等が用いられ、接続に必要な箇所に形成され
る。
The through conductor group penetrates through the insulating layers I1 and I2 and electrically connects the upper and lower wirings or the wiring to external connection terminals and the like attached to the surface of the semiconductor element or the multilayer wiring board. Usually, a through-hole conductor, a via conductor, or the like is used, and is formed at a location required for connection.

【0029】本発明の多層配線基板の積層配線体におい
ては、信号配線S1を含む第1の平行配線群L1は第1
の方向に略平行に配線され、この上に積層される同じく
信号配線S2を含む第2の平行配線群L2は第1の方向
と直交する第2の方向に略平行に配設されており、これ
らの各配線が第2の絶縁層I2を貫通する貫通導体群で
電気的に接続されて、積層配線体を構成している。
In the multilayer wiring body of the multilayer wiring board of the present invention, the first parallel wiring group L1 including the signal wiring S1 is the first parallel wiring group L1.
And a second parallel wiring group L2 including the same signal wiring S2 stacked thereon is disposed substantially parallel to a second direction orthogonal to the first direction. These wirings are electrically connected by a group of through conductors penetrating the second insulating layer I2 to form a laminated wiring body.

【0030】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが直交するよう
に積層されていることから、それら平行配線群L1・L
2の配線間におけるクロストークノイズを減少させて最
小とすることができる。
According to such a laminated wiring body, since the first parallel wiring group L1 and the second parallel wiring group L2 are stacked so as to be orthogonal to each other, the parallel wiring groups L1 and L
Crosstalk noise between the two wirings can be reduced to a minimum.

【0031】また、この積層配線体の上には、第3の絶
縁層I3を間に挟んで第2の平行配線群L2に対向する
接地導体層GLが積層配置されている。この接地絶縁層
GLは、多層配線基板の仕様に応じて積層配線体の下に
配置してもよく、上下に配置してもよい。
On this laminated wiring body, a ground conductor layer GL facing the second parallel wiring group L2 is laminated on the third insulating layer I3. The ground insulating layer GL may be arranged below the laminated wiring body or may be arranged vertically according to the specification of the multilayer wiring board.

【0032】そして、本発明の多層配線基板によれば、
図2に示すように、接地導体層GLと第2の平行配線群
L2との間隔h2を第1および第2の平行配線群L1・
L2間の間隔h1より大きく(h2>h1)している。
この例では、接地導体層GLおよび第2の平行配線群L
2間に位置する第3の絶縁層I3の厚みを第1および第
2の平行配線群L1・L2間に位置する第2の絶縁層I
2の厚みよりも大きくすることにより、各々の間隔を上
記のように設定している。これにより接地導体層GLと
第2の平行配線群L2の特に信号配線S2との間の不要
な結合を、同じ積層体内において上下に位置する第1お
よび第2の平行配線群L1・L2間における結合と同程
度にまで低減させることができ、信号配線S2が余分な
容量成分を持つことを抑制して、信号配線S2のインピ
ーダンスのミスマッチングの発生を十分に低減させるこ
とができる。
According to the multilayer wiring board of the present invention,
As shown in FIG. 2, the distance h2 between the ground conductor layer GL and the second parallel wiring group L2 is set to the first and second parallel wiring groups L1.
It is larger than the interval h1 between L2 (h2> h1).
In this example, the ground conductor layer GL and the second parallel wiring group L
The thickness of the third insulating layer I3 located between the first and second parallel wiring groups L1 and L2 is increased by the thickness of the third insulating layer I3 located between the first and second parallel wiring groups L1 and L2.
By setting the thickness to be larger than the thickness of No. 2, each interval is set as described above. As a result, unnecessary coupling between the ground conductor layer GL and the signal wiring S2 of the second parallel wiring group L2, in particular, is established between the first and second parallel wiring groups L1 and L2 located above and below in the same laminate. It can be reduced to the same degree as the coupling, the signal wiring S2 can be suppressed from having an extra capacitance component, and the occurrence of impedance mismatching of the signal wiring S2 can be sufficiently reduced.

【0033】本発明の多層配線基板においてこのように
接地導体層GLと第1および/または第2の平行配線群
L1・L2間の間隔h2を第1および第2の平行配線群
L1・L2間の間隔h1より大きく(h2>h1)する
場合、間隔h2は間隔h1より1.1 〜5倍の範囲内とす
るとよく、より好ましくは2〜3倍の範囲内とするとよ
い。このように設定することにより、十分な作用効果を
得て、基板厚みの不必要な増加を抑えることができる。
間隔h2が間隔h1の1.1 倍未満の場合には上記のよう
な作用効果が十分に得られない傾向がある。また、間隔
h2が間隔h1の5倍を超えると、基板厚みが大きくな
るためにその貫通導体が長くなり、インダクタンスの増
加やノイズの増加を生じさせてしまう傾向がある。
In the multilayer wiring board of the present invention, the distance h2 between the ground conductor layer GL and the first and / or second parallel wiring groups L1 and L2 is thus set between the first and second parallel wiring groups L1 and L2. When the distance h1 is larger than the distance h1 (h2> h1), the distance h2 is preferably set to be in a range of 1.1 to 5 times, more preferably in a range of 2 to 3 times the distance h1. With such a setting, a sufficient operation and effect can be obtained, and an unnecessary increase in the thickness of the substrate can be suppressed.
When the interval h2 is less than 1.1 times the interval h1, the above-described effects and effects tend not to be sufficiently obtained. On the other hand, if the interval h2 exceeds five times the interval h1, the thickness of the substrate increases, and the length of the penetrating conductor increases, which tends to cause an increase in inductance and an increase in noise.

【0034】例えば、各絶縁層I1〜I3に比誘電率が
約10の同じ誘電体材料を用いて、配線幅100 μm、配線
厚み15μm、配線間の間隔150 μmとし、間隔h2を60
0 μmとして、間隔h1を150 μmとした場合、高周波
の電気特性上で問題となるEMIノイズが積層配線体に
侵入し、あるいは積層配線体から放射することがなく、
EMIノイズに対して十分なシールド効果を有する接地
導体層して機能させることができるとともに、接地導体
層GLと対向する第2の平行配線群L2の信号配線S2
の特性インピーダンスZ0 を第1の平行配線群L1の信
号配線S1の特性インピーダンスZ0 とマッチングさせ
ることができる。
For example, using the same dielectric material having a relative dielectric constant of about 10 for each of the insulating layers I1 to I3, the wiring width is 100 μm, the wiring thickness is 15 μm, the distance between the wirings is 150 μm, and the distance h2 is 60.
When the interval h1 is set to 0 μm and the interval h1 is set to 150 μm, EMI noise, which is a problem in high-frequency electrical characteristics, does not enter the laminated wiring body or radiate from the laminated wiring body.
The signal line S2 of the second parallel wiring group L2 that can function as a ground conductor layer having a sufficient shielding effect against EMI noise and that faces the ground conductor layer GL
It can be the characteristic impedance Z 0 and the characteristic impedance Z 0 of the signal line S1 of the first parallel wiring group L1 matching.

【0035】なお、以上の構成は、図2において第1の
平行配線群L1の下方にも接地導体層を積層する場合
や、第1の平行配線群L1より下方の配線層として同様
の平行配線群を用いてその下方にも接地導体層を積層す
る場合に、これらについても適用することができる。
It should be noted that the above-described configuration is applicable to the case where the ground conductor layer is laminated below the first parallel wiring group L1 in FIG. 2 or the same parallel wiring as the wiring layer below the first parallel wiring group L1. In the case where a ground conductor layer is stacked below the group by using a group, the present invention can also be applied to these.

【0036】本発明の多層配線基板においては、接地導
体層と対向しない側の積層配線体の上下には、種々の配
線構造の多層配線部を積層して多層配線基板を構成する
ことができる。例えば、積層配線体と同様に平行配線群
を直交させて積層した構成の配線構造、あるいはストリ
ップ線路構造の配線構造、その他、マイクロストリップ
線路構造・コプレーナ線路構造等を多層配線基板に要求
される仕様等に応じて適宜選択して用いることができ
る。
In the multilayer wiring board of the present invention, a multilayer wiring board having various wiring structures can be laminated above and below the laminated wiring body on the side not facing the ground conductor layer. For example, a wiring structure having a structure in which parallel wiring groups are orthogonally stacked like a multilayer wiring body, a wiring structure having a strip line structure, and other specifications required for a multi-layer wiring substrate such as a microstrip line structure and a coplanar line structure. It can be appropriately selected and used according to the conditions.

【0037】また例えば、ポリイミド絶縁層と銅蒸着に
よる導体層といったものを積層して電子回路を構成して
もよい。また、チップ抵抗・薄膜抵抗・コイルインダク
タ・クロスコンデンサ・チップコンデンサ・電解コンデ
ンサといったものを取着して半導体素子収納用パッケー
ジを構成してもよい。
For example, an electronic circuit may be formed by laminating a polyimide insulating layer and a conductor layer formed by copper vapor deposition. Further, a package for semiconductor element accommodation may be configured by attaching a chip resistor, a thin film resistor, a coil inductor, a cross capacitor, a chip capacitor, and an electrolytic capacitor.

【0038】また、第1〜第3の絶縁層I1〜I3を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・多
角形状等の形状であってもよい。
The shape of each insulating layer including the first to third insulating layers I1 to I3 is not limited to a substantially square shape as shown, but may be a rectangular shape, a rhombic shape, a polygonal shape, or the like. It may be a shape such as a shape.

【0039】なお、第1および第2の平行配線群L1・
L2は、第1および第2の絶縁層I1・I2の表面に形
成するものに限られず、それぞれの絶縁層I1・I2の
内部に形成したものであってもよい。
The first and second parallel wiring groups L1.
L2 is not limited to those formed on the surfaces of the first and second insulating layers I1 and I2, and may be formed inside the respective insulating layers I1 and I2.

【0040】また、図2に示す例に対して、接地導体層
3を第3の絶縁層I3の内部に形成した場合には、第4
の絶縁層I4は必ずしも必要ではない。また、接地導体
層GLは第3の絶縁層I3の表面に形成して多層配線基
板の表面に露出させるようにしてもよい。
In the case where the ground conductor layer 3 is formed inside the third insulating layer I3 with respect to the example shown in FIG.
Is not necessarily required. Further, the ground conductor layer GL may be formed on the surface of the third insulating layer I3 so as to be exposed on the surface of the multilayer wiring board.

【0041】本発明の多層配線基板において、第1〜第
3の絶縁層I1〜I3および第4の絶縁層I4の各絶縁
層は、例えばセラミックグリーンシート積層法によっ
て、酸化アルミニウム質焼結体や窒化アルミニウム質焼
結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト
質焼結体・ガラスセラミックス等の無機絶縁材料を使用
して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂
・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁
材料を使用して、あるいはセラミックス粉末等の無機絶
縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して
成る複合絶縁材料などの電気絶縁材料を使用して形成さ
れる。
In the multilayer wiring board of the present invention, each of the first to third insulating layers I1 to I3 and the fourth insulating layer I4 is made of, for example, an aluminum oxide sintered body by a ceramic green sheet laminating method. Using inorganic insulating materials such as aluminum nitride sintered body, silicon carbide sintered body, silicon nitride sintered body, mullite sintered body, glass ceramics, or polyimide, epoxy resin, fluorine resin, polynorbornene・ Using an organic insulating material such as benzocyclobutene or an electric insulating material such as a composite insulating material obtained by combining an inorganic insulating powder such as a ceramic powder with a thermosetting resin such as an epoxy resin. It is formed.

【0042】これら絶縁層は、例えば酸化アルミニウム
質焼結体から成る場合であれば、酸化アルミニウム・酸
化珪素・酸化カルシウム・酸化マグネシウム等の原料粉
末に適当な有機バインダ・溶剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
を採用してシート状となすことによってセラミックグリ
ーンシートを得て、しかる後、これらのセラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに各平行
配線群および各貫通導体群ならびに導体層となる金属ペ
ーストを所定のパターンに印刷塗布して上下に積層し、
最後にこの積層体を還元雰囲気中、約1600℃の温度で焼
成することによって製作される。
When these insulating layers are made of, for example, a sintered body of aluminum oxide, a suitable organic binder, a solvent or the like is added to and mixed with raw material powders of aluminum oxide, silicon oxide, calcium oxide, magnesium oxide and the like. A ceramic green sheet was obtained by forming the sheet into a sheet shape by employing a well-known doctor blade method, and thereafter, the ceramic green sheet was subjected to an appropriate punching process and each parallel wiring was formed. The group and each through conductor group and the metal paste to be the conductor layer are printed and applied in a predetermined pattern and laminated vertically,
Finally, the laminate is manufactured by firing at a temperature of about 1600 ° C. in a reducing atmosphere.

【0043】これら絶縁層の厚みとしては、使用する材
料の特性に応じて、要求される仕様に対応する機械的強
度や電気的特性・貫通導体群の形成の容易さ等の条件を
満たすように適宜設定される。
The thickness of these insulating layers is determined so as to satisfy the conditions such as mechanical strength and electrical characteristics corresponding to the required specifications and the ease of forming the through conductor group according to the characteristics of the material used. It is set appropriately.

【0044】また、第1および第2の平行配線群L1・
L2やその他の配線層および接地導体層GLならびに貫
通導体群等は、例えばタングステンやモリブデン・モリ
ブデン−マンガン・銅・銀・銀−パラジウム等の金属粉
末メタライズ、あるいは銅・銀・ニッケル・クロム・チ
タン・金・ニオブやそれらの合金等の金属材料の薄膜な
どから成る。
Further, the first and second parallel wiring groups L1.
L2 and other wiring layers, ground conductor layers GL, through conductor groups, and the like are made of metal powder metallized, for example, tungsten, molybdenum, molybdenum-manganese, copper, silver, silver-palladium, or copper, silver, nickel, chromium, and titanium. -It is composed of a thin film of a metal material such as gold, niobium, or an alloy thereof.

【0045】例えば、タングステンの金属粉末メタライ
ズから成る場合であれば、タングステン粉末に適当な有
機バインダ・溶剤等を添加混合して得た金属ペーストを
絶縁層となるセラミックグリーンシートに所定のパター
ンに印刷塗布し、これをセラミックグリーンシートの積
層体とともに焼成することによって、各絶縁層の上面に
配設される。
For example, in the case of metallization of metal powder of tungsten, a metal paste obtained by adding and mixing an appropriate organic binder, solvent and the like to tungsten powder is printed in a predetermined pattern on a ceramic green sheet to be an insulating layer. By applying and firing this together with the ceramic green sheet laminate, it is disposed on the upper surface of each insulating layer.

【0046】また,金属材料の薄膜から成る場合であれ
ば、例えばスパッタリング法・真空蒸着法またはメッキ
法により金属層を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成される。第1および第2
の平行配線群L1・L2の各配線の幅および配線間の間
隔は、使用する材料の特性に応じて、要求される仕様に
対応する電気的特性や絶縁層I1・I2への配設の容易
さ等の条件を満たすように適宜設定される。
In the case of a thin film of a metal material, a metal layer is formed by, for example, a sputtering method, a vacuum evaporation method, or a plating method, and then a predetermined wiring pattern is formed by a photolithography method. First and second
The width of each wiring of the parallel wiring groups L1 and L2 and the distance between the wirings are determined according to the characteristics of the material to be used by the electrical characteristics corresponding to the required specifications and the ease of disposition on the insulating layers I1 and I2. It is set appropriately so as to satisfy conditions such as

【0047】なお、各平行配線群L1・L2や接地導体
層GLの厚みは1〜20μm程度とすることが好ましい。
この厚みが1μm未満となると配線の抵抗が大きくなる
ため、配線群による半導体素子への良好な電源供給や安
定したグランドの確保・良好な信号の伝搬が困難となる
傾向が見られる。他方、20μmを超えるとその上に積層
される絶縁層による被覆が不十分となって絶縁不良とな
る場合がある。
The thickness of each of the parallel wiring groups L1 and L2 and the ground conductor layer GL is preferably about 1 to 20 μm.
If the thickness is less than 1 μm, the resistance of the wiring increases, and it tends to be difficult to supply a good power supply to the semiconductor element, secure a stable ground, and propagate a good signal to the semiconductor element by the wiring group. On the other hand, if it exceeds 20 μm, the insulation layer laminated thereon may be insufficiently covered, resulting in poor insulation.

【0048】貫通導体群の各貫通導体は、横断面形状が
円形のものの他にも楕円形や正方形・長方形等の矩形、
その他の異形状のものを用いてもよい。その位置や大き
さは、使用する材料の特性に応じて、要求される仕様に
対応する電気的特性や絶縁層への形成・配設の容易さ等
の条件を満たすように適宜設定される。
Each of the through conductors in the group of through conductors has a rectangular cross section such as an elliptical shape, a square or a rectangular shape in addition to a circular cross sectional shape.
Other irregular shapes may be used. The position and size are appropriately set according to the characteristics of the material to be used, so as to satisfy conditions such as electrical characteristics corresponding to required specifications and easiness of formation and arrangement on the insulating layer.

【0049】例えば、絶縁層に酸化アルミニウム質焼結
体を用い、平行配線群にタングステンの金属メタライズ
を用いた場合であれば、絶縁層の厚みを200 μmとし、
配線の線幅を100 μm、配線間の間隔を150 μm、貫通
導体の大きさを100 μmとすることによって、信号配線
のインピーダンスを50Ωとし、上下の平行配線群間を高
周波信号の反射を抑えつつ電気的に接続することができ
る。
For example, if the aluminum oxide sintered body is used for the insulating layer and the metallization of tungsten is used for the parallel wiring group, the thickness of the insulating layer is set to 200 μm.
By setting the wiring width to 100 μm, the spacing between the wirings to 150 μm, and the size of the through conductor to 100 μm, the impedance of the signal wiring is reduced to 50Ω, and the reflection of high-frequency signals between the upper and lower parallel wiring groups is suppressed. It is possible to make electrical connection.

【0050】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、上述の実施例では本発明を半導体素子を搭載する多
層配線基板として説明したが、これを半導体素子を収容
する半導体素子収納用パッケージに適用するものとして
もよい。あるいは、放熱を考慮した窒化アルミニウム質
焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラ
スセラミックス質焼結体を用いたものとしてもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and that various changes may be made without departing from the scope of the present invention. For example, in the above embodiment, the present invention has been described as a multilayer wiring board on which a semiconductor element is mounted. However, the present invention may be applied to a semiconductor element housing package for housing a semiconductor element. Alternatively, an aluminum nitride-based sintered body / silicon carbide-based sintered body considering heat dissipation or a glass-ceramic-based sintered body considering low dielectric constant may be used.

【0051】[0051]

【発明の効果】本発明の多層配線基板によれば、信号配
線を含む平行配線群を互いに直交配置して貫通導体群で
接続して成る積層配線体の上および/または下に平行配
線群に対向する広面積の接地導体層を有する第3の絶縁
層を積層して成り、かつ接地導体層とこれが対向する第
1および/または第2の平行配線群との間隔を第1およ
び第2平行配線群間の間隔より大きくしたことから、積
層配線体における第1の平行配線群と第2の平行配線群
とがそれぞれ直交しているため、各平行配線群間におけ
るクロストークノイズを減少させて最小とすることがで
きる。また、平行配線群中の信号配線が接地導体層との
間に余分な容量成分を持つことがないため、信号配線の
インピーダンスのミスマッチングが発生することがな
い。さらに、接地導体層は平行配線群と対向してこれら
を覆うように積層したものであることから、EMIノイ
ズに対して十分なシールド効果を有する接地導体層とし
て機能させることができる。
According to the multilayer wiring board of the present invention, parallel wiring groups including signal wirings are arranged orthogonally to each other and connected by a through conductor group to form a parallel wiring group above and / or below a laminated wiring body. A third insulating layer having a large-area ground conductor layer facing each other is laminated, and the distance between the ground conductor layer and the first and / or second parallel wiring groups facing the third conductor layer is set to the first and second parallel wiring groups. Since the distance between the wiring groups is larger than the distance between the wiring groups, the first parallel wiring group and the second parallel wiring group in the stacked wiring body are orthogonal to each other, so that the crosstalk noise between the parallel wiring groups is reduced. Can be minimized. Further, since the signal wiring in the parallel wiring group does not have an extra capacitance component between the signal wiring and the ground conductor layer, the impedance mismatch of the signal wiring does not occur. Further, since the ground conductor layer is laminated so as to face and cover the parallel wiring group, it can function as a ground conductor layer having a sufficient shielding effect against EMI noise.

【0052】また、接地導体層と第1および/または第
2の平行配線群との間隔を第1および第2平行配線群間
の間隔の1.1〜5倍とした場合には、信号配線に容量
成分が発生することによる悪影響を実用上問題ない程度
に抑えることができるとともに、信号配線に対するイン
ピーダンスのミスマッチングを高周波信号の伝送特性に
悪影響を与えることのない範囲に抑えることができ、し
かも接地導体層によるEMIノイズのシールド効果を高
めつつ多層配線基板の不必要な大型化を防止して高集積
化・高密度化にも対応することができるものとなる。
If the distance between the ground conductor layer and the first and / or second parallel wiring group is 1.1 to 5 times the distance between the first and second parallel wiring groups, the signal wiring In addition to being able to suppress the adverse effects caused by the occurrence of a capacitive component to the extent that there is no practical problem, mismatching of impedance with respect to signal wiring can be suppressed within a range that does not adversely affect the transmission characteristics of high-frequency signals, and While improving the shielding effect of EMI noise by the ground conductor layer, it is possible to prevent an unnecessary increase in the size of the multilayer wiring board and to cope with high integration and high density.

【0053】以上のように、本発明によれば、積層配線
体において交互に積層された平行配線群でもって配線間
のクロストークノイズを低減させることができるととも
に、所定の位置に接地導体層を配置することにより電気
特性を劣化させることなくEMIノイズに対する対策を
施すことができ、高速で作動する半導体素子等の電子部
品を誤動作させることなく正確かつ安定に動作させるこ
とができる、電子回路基板や半導体素子収納用パッケー
ジ等に好適な多層配線基板を提供することができた。
As described above, according to the present invention, the crosstalk noise between the wirings can be reduced by the parallel wiring groups alternately stacked in the multilayer wiring body, and the ground conductor layer is formed at a predetermined position. By arranging, it is possible to take measures against EMI noise without deteriorating electric characteristics, and to operate electronic parts such as semiconductor elements operating at high speed accurately and stably without malfunctioning. It was possible to provide a multilayer wiring board suitable for a package for storing semiconductor elements and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は、それぞれ本発明の多層配線
基板に係る積層配線体の実施の形態の一例を示す第1の
絶縁層、第2の絶縁層および接地導体層(第3の絶縁
層)の平面図である。
FIGS. 1 (a) to 1 (c) each show a first insulating layer, a second insulating layer, and a ground conductor layer (first embodiment) showing an example of an embodiment of a multilayer wiring body according to a multilayer wiring board of the present invention. FIG. 3 is a plan view of a third insulating layer).

【図2】図1に示す積層配線体を含む本発明の多層配線
基板の実施の形態の一例を示す、図1のA−A’線に対
応する要部断面図である。
FIG. 2 is a cross-sectional view of a principal part corresponding to the line AA ′ of FIG. 1, showing an example of an embodiment of the multilayer wiring board of the present invention including the multilayer wiring body shown in FIG.

【符号の説明】[Explanation of symbols]

I1〜I4・・・・絶縁層 L1、L2・・・・平行配線群 P1、P2・・・・電源配線 G1、G2・・・・接地配線 S1、S2・・・・信号配線 GL・・・・・・・接地導体層 h1・・・・・・・第1および第2の絶縁層間の間隔 h2・・・・・・・接地導体層と第2の絶縁層との間の
間隔
... Insulating layer L1, L2... Parallel wiring group P1, P2... Power supply wiring G1, G2... Ground wiring S1, S2... Signal wiring GL. ... Ground conductor layer h1... Distance between first and second insulating layers h2... Distance between ground conductor layer and second insulating layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E321 AA17 BB25 GG09 5E338 AA03 CC01 CC04 CC05 CD01 EE13 5E346 AA12 BB01 BB11 CC04 CC08 CC16 CC21 CC32 CC35 CC36 CC37 CC38 CC39 EE29 GG24 HH03 HH07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E321 AA17 BB25 GG09 5E338 AA03 CC01 CC04 CC05 CD01 EE13 5E346 AA12 BB01 BB11 CC04 CC08 CC16 CC21 CC32 CC35 CC36 CC37 CC38 CC39 EE29 GG24 HH03 HH07

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 信号配線を含む第1の平行配線群を有す
る第1の絶縁層上に、前記第1の平行配線群と直交す
る、信号配線を含む第2の平行配線群を有する第2の絶
縁層を積層し、前記第1および第2の平行配線群を貫通
導体群で電気的に接続して成る積層配線体を具備すると
ともに、該積層配線体の上および/または下に前記平行
配線群に対向する接地導体層を有する第3の絶縁層を積
層して成り、かつ前記接地導体層と前記第1および/ま
たは第2の平行配線群との間隔を前記第1および第2平
行配線群間の間隔より大きくしたことを特徴とする多層
配線基板。
1. A second parallel wiring group including a signal wiring and having a second parallel wiring group orthogonal to the first parallel wiring group on a first insulating layer having a first parallel wiring group including a signal wiring. And a stacked wiring body in which the first and second parallel wiring groups are electrically connected by a through conductor group, and the parallel wiring body is provided above and / or below the stacked wiring body. A third insulating layer having a ground conductor layer facing the wiring group is laminated, and a distance between the ground conductor layer and the first and / or second parallel wiring group is set to the first and second parallel wiring groups. A multilayer wiring board, wherein the distance between wiring groups is larger than the distance between wiring groups.
【請求項2】 前記接地導体層と前記第1および/また
は第2の平行配線群との間隔を前記第1および第2平行
配線群間の間隔の1.1〜5倍としたことを特徴とする
請求項1記載の多層配線基板。
2. The method according to claim 1, wherein a distance between the ground conductor layer and the first and / or second parallel wiring groups is 1.1 to 5 times a distance between the first and second parallel wiring groups. The multilayer wiring board according to claim 1, wherein
【請求項3】 前記第1および第2の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とする請求項1
または請求項2記載の多層配線基板。
3. The first and second parallel wiring groups each include a plurality of signal wirings and a power supply wiring or a ground wiring adjacent to each signal wiring.
Or the multilayer wiring board according to claim 2.
JP24873099A 1999-09-02 1999-09-02 Multilayer wiring board Pending JP2001077541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24873099A JP2001077541A (en) 1999-09-02 1999-09-02 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24873099A JP2001077541A (en) 1999-09-02 1999-09-02 Multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2001077541A true JP2001077541A (en) 2001-03-23

Family

ID=17182508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24873099A Pending JP2001077541A (en) 1999-09-02 1999-09-02 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2001077541A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747356B2 (en) 2002-03-15 2004-06-08 Hitachi, Ltd. Semiconductor device
CN103298241A (en) * 2012-02-24 2013-09-11 联发科技股份有限公司 Printed circuit board for mobile platforms

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747356B2 (en) 2002-03-15 2004-06-08 Hitachi, Ltd. Semiconductor device
CN103298241A (en) * 2012-02-24 2013-09-11 联发科技股份有限公司 Printed circuit board for mobile platforms
US9674941B2 (en) 2012-02-24 2017-06-06 Mediatek Inc. Printed circuit board for mobile platforms

Similar Documents

Publication Publication Date Title
JP3878795B2 (en) Multilayer wiring board
JP3935638B2 (en) Multilayer wiring board
JP3798978B2 (en) Multilayer wiring board
JP3796104B2 (en) Multilayer wiring board
JP2001077541A (en) Multilayer wiring board
JP2001077542A (en) Multilayer wiring board
JP3792472B2 (en) Multilayer wiring board
JP2001085849A (en) Multilayer interconnection substrate
JP2001085848A (en) Multilayer interconnection substrate
JP3940537B2 (en) Multilayer wiring board
JP2002043762A (en) Multilayer wiring board
JP2000277928A (en) Multilayer wiring board
JP3754863B2 (en) Multilayer wiring board
JP3754865B2 (en) Multilayer wiring board
JP2001127385A (en) Multilayer wiring board
JP3784244B2 (en) Multilayer wiring board
JP3754864B2 (en) Multilayer wiring board
JP2001127386A (en) Multilayer wiring board
JP3754866B2 (en) Multilayer wiring board
JP3752409B2 (en) Multilayer wiring board
JP2001127204A (en) Multilayer wiring board
JP2001007518A (en) Multilayered wiring board
JP2001185856A (en) Multilayer wiring board
JP2002057461A (en) Multilayered printed circuit board
JP2001339169A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A02