JP2001067298A - ハブ及びポート・アーキテクチャーを有する転送制御装置における低速ポートについての障害を防止するための書込み要求キューの使用 - Google Patents

Abstract

(57)【要約】 【課題】 ブロッキング転送の発生による障害を防止で
き、処理中の転送が終了する間一時的に保管を要する転
送要求を記憶できる要求キュー制御装置及びデータ転送
方法を提供する。 【解決手段】 データ転送要求に応じ（４０１）、転送
制御装置は宛先ポートに問い合わせて所定寸法のデータ
を受信可能か否かを決定する（４０２）。宛先ポートが
データを受信不可能なら、転送制御装置は宛先ポートが
データを受信できるまで待つ（４１２）。宛先ポートが
データを受信可能なら、宛先ポートは書込み予約ステー
ションをデータに割り当てる（４０３）。転送制御装置
はソース・ポートから所定寸法のデータを読み出し（４
０４）、このデータを宛先ポートに転送する（４０
５）。宛先ポートは付加アプリケーション・ユニットに
該データを転送し、書込み予約ステーションを割当て解
除し、次のデータ転送用の空間を空ける（４０６）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明の技術分野は、一般
にマイクロプロセッサ設計の領域に関し、特に、デジタ
ル信号プロセッサ装置の領域に関するデジタル装置機能
ブロックである。

【０００２】

【従来の技術及びその課題】本発明はハブ及びポート・
アーキテクチャを有する転送制御装置に適用される書込
み要求キューを扱う。ハブ及びポートを有する転送制御
装置は、２０００年４月２０日付で出願され日本国特許
出願第１１９，６０８／２０００号を基礎出願とする１
９９９年４月２１日付で出願された英国特許出願第９９
０９１９６．６号の主題である。ハブ及びポートを有す
る転送制御装置は、複雑なデジタルシステムにおけるデ
ータ転送技術の重要な基本的改良であり、多くの他の機
能と共に、この種のシステムの周辺でのポート・インタ
ーフェースの一様な実施に備えるものである。これらの
ポートには低速なものもあり得る。即ち、これらは比較
的低いスループットを有し得る。他のものは比較的高速
で、現在の中央処理装置のスループット及び速度を有し
得る。

【０００３】データ転送動作における幾つかの障害は、
装置またはシステム・ポート内の性能に関する極端な差
異に起因することができる。本発明によって解消される
問題を明確化するのに、ハブ及びポートを有する転送制
御装置の特性、アーキテクチャ、及び機能的ビルディン
グ・ブロックを再吟味することは一助となる。直接メモ
リ・アクセス（ＤＭＡ：ｄｉｒｅｃｔ ｍｅｍｏｒｙ
ａｃｃｅｓｓ）はデジタル信号プロセッサ・システムに
おける強力な道具ではあるが、それらは制限を有してい
る。従来の直接メモリ・アクセスエンジンの基本的制限
は、付加的チャネル容量を加えることによって付加的な
ハードウエアが必要とされる（一般に、完全なチャネル
の複製）ということである。例えば多数のチャネル間で
レジスタを共有する等の、この領域において幾つかの最
適化を行うことができるが、一般に、以下の規則、即
ち、Ｎ個のチャンネルのコストは単一チャネルのＮ倍で
あるという規則を適用できる。

【０００４】従来の直接メモリ・アクセス技術はソース
からの読出しを開始し、次いでデータを宛先に渡す。ソ
ース転送は最初フルレートで続行することとなる。しか
しながら、ソースが宛先に比して高いデータ転送帯域幅
を有するならば、このデータは直接メモリ・アクセスエ
ンジン内でバックログ（ｂａｃｋｌｏｇ）することとな
る。このことは結局ソース転送が出されるレートを低速
にすることとなる。こうして、ソース・データ転送帯域
幅は宛先の帯域幅に効果的に制限される。別のチャネル
が異なるソース・ポート及び異なる宛先ポートを有して
いるならば、従来の読出し駆動式のアプローチを使用す
る矛盾はない。しかしながら、他方のチャネルのソース
・ポートが同一であるならば、他方のチャネルを処理す
ることはできない。このことは非効率化を促進する。一
度に１つの転送しか支援しない装置において、このこと
は受容できる。しかしながら、ハブ及びポート装置を有
する転送制御装置は多数の同時の転送を支援し、他の処
置を行わなければならない。技術上既知の通常の転送プ
ロセスはソースからデータを読み出し、次いでこのデー
タを宛先に書き込むことによって始まる。ソースからの
読出しはこのソース読出しが最初に生じ、結果として万
事がこれに続いて起こるという点でプロセスをドライブ
する。

【０００５】従来の読出し駆動式のアプローチにおい
て、ソースは宛先に渡されることとなるデータの読出し
を開始することとなる。しかしながら、宛先が低速度で
あれば、書込みを待つデータのバックログは結局ソース
読出し処理の機能を停止させることとなる。何故なら
ば、バックログは少しでもデータ読出しを適用する必要
はないからである。１つのチャネルの場合にのみ、この
ことは受け入れられるが、多数のチャネルがあれば、矛
盾が生じる。このチャネルに対するソースは機能が停止
し、更なる読出し要求に応答することができない。しか
しながら、その代わりに異なるチャネルを処理できるこ
とが望ましい。

【０００６】従来のデータ転送技術に対するこれらの基
本的制限は、ハブ及びポートを有する転送制御装置の最
初の開発につながった。ハブ及びポートを有する転送制
御装置は、デジタル信号プロセッサ・システム（例え
ば、キャッシュ制御装置）における直接メモリ・アクセ
ス及び他のデータ移動エンジンの諸機能を単一のモジュ
ールに統合する独自の機構である。

【０００７】この種の機能の統合化は利点及び欠点の双
方を持ち併わせている。統合化の最も重要な利点は、同
一型式のアドレス発生ハードウエアの多数の例示は実施
する必要がないことから、一般にハードウエアを保管す
ることとなる点である。

【０００８】より高いレベルについて、アドレス発生を
統合することもまた有益である。何故ならば、このこと
は設計をより簡単にして、メモリーマップの観点から修
正するからである。例えば、周辺装置がシステムに付加
されたりまたは除去されるとすれば、統合化したモジュ
ールは変更を必要とする設計の唯一の部分となろう。分
散型アドレス・システム（例えば、多チャネル直接メモ
リ・アクセス）において、直接メモリ・アクセス・チャ
ネルの全ての事例はデジタル信号プロセッサ・メモリ制
御装置ではあるが、変化しよう。

【０００９】しかしながら、統合したモデルの基本的欠
点は、矛盾する多数の要求に起因する本来の障害と、よ
り高いクロック速度に対する課題である。また、一般
に、統合したアドレス・モデルへの進展に関しては更に
複雑であり、それは、単一のモジュールがそのモジュー
ルに取って代わる如何なる個々の部品よりも大きいこと
による。

【００１０】この発明が関係するハブ及びポートを有す
る転送制御装置は、高度に並列化されると共に高度にパ
イプライン化されたメモリ・トランザクション・プロセ
ッサである。このハブ及びポートを有する転送制御装置
は、多くの周辺及び／又はメモリ・ポートを取り付ける
ことができるバックプレーンとして機能する。

【００１１】

【課題を解決するための手段】この発明の書込み要求キ
ューは、多数のデータ転送要求を同時に処理することが
できる装置に生じる障害を防止する手段を提供する。こ
の障害はブロッキング転送の発生に起因する。即ち、こ
の障害は、ポートＡ及びＢの間の転送がポートＡ及びＣ
からの転送を妨げるときに生じる。本発明は書込み駆動
式の処理に依存しており、処理中の転送が終了する間、
一時的に保持しなければならない各転送要求を記憶する
書込み要求キューを提供する。

【００１２】ハブ及びポートを有する転送制御装置はま
た、このハブ及びポートを有する転送制御装置の最高速
度までの書込みを処理するのに十分高速のポートについ
てのこの機能を除去する機構も備えている。一般に、ハ
ブ及びポートを有する転送制御装置の内部メモリ・ポー
トのみが、ハブ及びポートを有する転送制御装置の最高
速度までのこの種の書込みを支援することができる。ハ
ブ及びポートを有する転送制御装置は、内部及び外部の
ポートを区別しないと共に、この種の書込みに何が物理
的に存するかを区別しないので、この種の書込みとは独
立している。この転送制御装置は各ポート・インターフ
ェースにてタイ・オフ（ｔｉｅ ｏｆｆ）を介して読出
しまたは書込み駆動式処理を簡単に実行する。

【００１３】書込み駆動式処理において、宛先書込みは
処理をドライブする。先ず、ハブエンジンは書き込むべ
きデータに対する或る空間を確保する宛先を要求する。
この要求が認められたとき、ソース読出しを行う。実際
の宛先書込みはやがて生じることとなる。これらの要求
を書込み要求キューに記憶する能力によりこの可能性を
与える。

【００１４】

【発明の実施の形態】図１はハブ及びポートを有する転
送制御装置の基本的機能のブロック図を示す。ハブ及び
ポートを有する転送制御装置は基本的にそのフロントエ
ンドに、転送要求パケットとしてデータを受信し、優先
させ、かつディスパッチするキュー管理プログラム１０
０を有するデータ転送制御装置である。このキュー管理
プログラム１００はハブ・ユニット１１０内で各チャネ
ル・レジスタ１２０に接続している。各チャネル・レジ
スタ１２０はデータ転送要求パケットを受信し、これら
のパケットを優先させると共にＮ個のチャネルのうちの
１つに割り当てることによって先ずこれらのパケットを
処理する。各チャネルは優先レベルを表わしている。こ
れらのチャネル・レジスタ１２０はソース制御パイプラ
イン１３０及び宛先制御パイプライン１４０とインター
フェースしている。これらのパイプラインはソース（読
出し）及び宛先（書込み）動作のためのアドレス計算ユ
ニットである。

【００１５】これらのパイプラインの出力はＭ個のポー
ト（図１では、１５０から１５５として６個のポートを
示している）に同報通信される。ポート１５０から１５
５は主プロセッサ・クロック周波数またはより低い外部
装置クロック周波数の何れかで刻時される。ポート１５
３の宛先書込みアドレスを有する１つのポート、例えば
ポート１５０からの読出しデータは、経路選択ユニット
を介してハブ宛先制御パイプラインに戻される。

【００１６】この発明が関係するハブ及びポートを有す
る転送制御装置は以前の転送制御装置技術に取って代わ
る幾つかの新しいアイデアを導入している。第１に、こ
の転送制御装置は一様にパイプライン化されている。以
前の転送制御装置においては、パイプラインは装置によ
って支援される外部メモリ型式と密に結合していた。好
ましい実施例では、ハブ及びポートを有する転送制御装
置は多数の外部ポートを含み、これらの全ての外部ポー
トが等しくハブに依存している。こうして、パイプライ
ン及びメモリはハブ及びポートを有する転送制御装置に
影響を及ぼすことなく自由に交換することができる。第
２に、ハブ及びポートを有する転送制御装置は各転送を
同時に実行する。即ち、Ｎ個までの転送が装置の多数の
ポート上で並列に起こり得る。ここで、Ｎはハブ及びポ
ート・コアを有する転送制御装置におけるチャネル数で
ある。ハブ及びポート・コアを有する転送装置における
各チャネルは機能的にレジスタセットである。これらの
レジスタは現在のソース及び宛先アドレス、転送用のワ
ード・カウント及び他のパラメータを追跡する。各チャ
ネルは同一であり、ハブ及びポートを有する転送制御装
置によって支援されるチャネルの数は非常に拡張性があ
る。第３に、ハブ及びポートを有する転送制御装置は専
用キューＲＡＭにて各転送をキューする機構を備えてい
る。

【００１７】ハブ及びポートを有する転送制御装置及び
その密に関連する機能ユニットは、５つの主要な構成要
素（ｅｎｔｉｔｙ）に分けることができる（図２参
照）。

【００１８】（１）要求バス・マスタ２００の入力は、
転送要求供給機構２０１からの各転送要求パケットを取
り入れる。これらの転送要求はプロセッサ構成要素また
は他の装置から発信する。これらの転送要求パケット
は、ハブ及びポートを有する転送制御装置内にあるキュ
ー管理プログラム２２０に入力される。転送要求は、特
定数のデータ要素を一方の大域アドレスから別の大域ア
ドレスに移させるハブ及びポートを有する転送制御装置
に対する指令（好ましい実施例において、指令ワードは
４倍のワード長または２倍の長いワード長、即ち、近似
的に１２８ビットの長さである）である。

【００１９】（２）図２の破線内に示したハブ及びポー
トを有する転送制御装置は、キュー管理プログラム２２
０と、デュアルポートＲＡＭ２２５キュー記憶装置と、
チャネル・レジスタ２３９、ソース／宛先パイプライン
及び経路選択ユニット２４９を有するハブエンジン２３
５とを備えている。また、チャネル・パラメータ・レジ
スタ２３４及びポート・パラメータ・レジスタ２３６も
図示されている。破線は外部ポート・インターフェース
・ユニットの内部において、ハブ及びポートを有する転
送制御装置が完全にこれらのポート内で終端しているこ
とを示している。ハブエンジン２３５は、各転送の整備
を行って、これらの転送を各装置が処理することができ
るより小規模の転送に分割する。

【００２０】（３）内部メモリ・ポート（ＩＭＰ：ｉｎ
ｔｅｒｎａｌ ｍｅｍｏｒｙ ｐｏｒｔ）ノード・マス
タ２５０は、ハブ及びポートを有する特殊な転送制御装
置であり、データ転送バス（ＤＴＢ：ｄａｔａ ｔｒａ
ｎｓｆｅｒ ｂｕｓ）２５５とインターフェースしてい
る。内部メモリ・ポート・ノード・マスタ２５０は内部
メモリを表わすポートを各プロセッサ・ノードに接続し
ている。プロセッサ・ノード・インターフェースは本願
では全ての分散型内部データ・メモリ及び内部プログラ
ム・メモリ制御装置それにプロセッサ・システム上の全
ての他の制御レジスタを備えている。

【００２１】（４）データ転送バス（ＤＴＢ：ｄａｔａ
ｔｒａｎｓｆｅｒ ｂｕｓ）２５５は内部メモリを表
わすポートをデジタル信号プロセッサ・ノードの各メモ
リ・インターフェース及びチップのコアの他のユニット
に接続する。

【００２２】（５）外部ポート・インターフェース２４
０はハブ機関及び外部メモリまたは周辺ポートの間のバ
ッファとして機能する。

【００２３】高速主外部メモリ及び例えば直列ポート等
の低速周辺装置の間で高い優先順位の転送が生じ、かつ
主外部メモリ及び内部メモリの間の低い優先順位の転送
も生じる例を考察する。書込み駆動式処理は、主メモリ
読出しの機能停止に帰着する低速直列ポートでバックロ
グが発生するのを防止するのに使用される。従来技術に
よるこの状況において、主メモリは低速直列ポートと同
一の実効的帯域幅でのみデータを渡すことができよう。
この機能停止の際、低い優先順位の外部から内部のメモ
リ転送は、低速直列ポート転送が完了するまで先に進む
ことはできない。

【００２４】書込み駆動式処理において、直列ポートに
転送すべきデータの読出しは、直列ポートがデータに対
して空いている場合にのみスケジュールされる。外部メ
モリは機能を停止する必要はない。何故ならば、外部メ
モリはデータを取り込んでおり、データを送信すること
ができる場所がないからである。直列ポートがそれ以上
のデータを吸収することができないと直ちに、ハブは自
由となって、別の転送に対する空間が直列ポートにおい
て使用可能になるまでに、低い優先順位の外部から内部
メモリ転送に対する各転送をスケジュール化することと
なる。直列ポートのデータ転送帯域幅は外部メモリに比
して少ない数オーダの大きさであって良いので、効率は
大きく改善される。

【００２５】図３に示す以下の従来技術例を考察する。
一方がポートＡ３００及びポートＢ３０１の間で、他方
がポートＡ３００及びポートＣ３０２の間で同時に２つ
の転送が行なわれるとする。ポートＡ３００及びポート
Ｂ３０１の間の転送は、ポートａ３００及びポートｃ３
０２の間の転送に比して高い優先順位３０４を有してい
る。ポートＡ３００でのインターフェースは、ポートＢ
３１０の帯域幅３０６及びポートＣ３０２の帯域幅３０
７の双方に比して高い帯域幅３０５を有している。ポー
トＡ３００からポートＢ３０１への転送が始まるとき、
ポートＡ３００から読み出したデータは装置内で未処理
となり滞る。何故ならば、ポートＢ３０１はポートＡ３
００に比して低速であるからである。ポートＡ３００へ
の新しい要求は、ポートＢ３０１がバックログをクリア
にしうるレートで転送することにすぎない。ポートＡ３
００のインターフェースは、ポートＡ３００のインター
フェースがポートＢ３０１用のデータを取り出すのに使
用できない間は、ポートＡ３００及びポートＣ３０２の
間の転送に対しても使用することはできない。データを
ポートＡ３００からポートＢ３０１に転送するとき、従
来技術のアプローチはポートＡ３００からデータを読み
出し、データを戻すときに、このデータをポートＢ３０
１に渡すことである。しかしながら、ポートＡ３００の
インターフェースがポートＢ３０１のインターフェース
に比して高い帯域幅を有しているならば、ポートＡ３０
０から要求されたデータのうち未だポートＢ３０１に渡
すことができない多量のバックログを生ずることとな
る。転送制御装置が多重タスキングであれば、このバッ
クログによりポートＡ３００のインターフェースは、図
３に同時に図示されているようなポートＡ３００からポ
ートＣ３０２へのより低い優先順位等の、別の転送に適
用されるのが妨げられる。

【００２６】この発明では、書込み駆動式処理と関連す
る書込み要求キューの使用によって、このブロッキング
問題が防止される。この発明では、ポートＢ３０１への
書込みがポートＡ３００からの読出しの前に要求され
る。データはポートＢ３０１のデータ転送レートを満た
すように要求されるレートでポートＡ３００から読み出
される。バックログは発生せず、多重タスキングが効果
的に行なわれる。

【００２７】図４のフローチャートは、どのようにして
この発明の書込み要求キュー機構がこの種の障害の進展
を防止するのかを図示している。ステップ４０１におい
て、転送制御装置ハブはデータ転送要求を受信し、デー
タをポートＡからポートＢに転送する。次いで、転送制
御装置ハブはポートＢに問い合わせて、要求されたデー
タサイズの転送を受け入れることができるか否かを決定
する（ステップ４０２）。もし受け入れることができる
のであれば、宛先はデータを受け入れ可能であることを
通知し、データに対して要求された空間に対して使用中
である旨のマークを付す。このことは、後のクロック周
期まではデータは実際に到来しないことを見越している
（ステップ４０３）。一旦、転送制御装置ハブが、宛先
がデータ用の空間を確保したことを確立すると、ソース
の読出しが行なわれる（ステップ４０４）。データが到
来したとき、このデータは宛先、即ちポートＢに直接渡
される（ステップ４０５）。ステップ４０６において、
ポートＢはデータを転送して、次の転送の準備のために
空間を空ける（ステップ４０７）。

【００２８】一方、宛先が使用可能な空間を有していな
ければ、装置はその代わりに異なる転送を試みることが
できる。ステップ４１２では、ポートＡからポートＣへ
の転送が係属中であるか否かを調べるチェックが行われ
る。もし係属中であり、しかもポートＣが転送を受け入
れることができるのであれば、ステップ４０３から４０
７がポートＣに関してステップ４１３から４１７として
繰り返される。このプロセスはポートＡをソースとして
全ての他の可能な宛先に対して繰り返すべきであること
に留意されたい。任意の転送がポートＡから係属中であ
れば、これらの転送はポートＢがデータを受信すること
ができない任意の時間間隔の際に処理することができ
る。

【００２９】この発明の転送制御装置ハブは、ソース・
データを読み出すレートを、データ転送エンジン（即
ち、ハブ）を輻輳させることなくソース・データを続け
て書き込みできるレートに、制限する機構を備えてい
る。書込み予約ステーションは、転送制御装置ハブと同
じ位に高速のポートを除いて、全てのポートについて必
要とされる。ハブ及びポートを有する転送制御装置の好
ましい実施例において、最も高速のポートは内部メモリ
・ポートであるが、どのポートも潜在的に最も高速とし
て良い。

【００３０】一般に、書込み予約ステーションは書込み
要求キューを有する任意のポートに対して要求される。
入力が書込み要求キューに置かれる毎に、その書込みに
対するデータはそのうち到来することとなる。到来する
と直ちに、このデータは予約ステーションに入る。これ
は書込みデータ・キューというよりもむしろ予約ステー
ションと呼ばれる。何故ならば、データは必ずしも要求
と同じ順序で到来しないからである。このことを以下に
おいて図示することとする。

【００３１】図５に示す例を考察する。第１のチャネル
５０１はポートＡ５０２及びポートＣ５０４の間の転送
のためにセットアップされる。第２のチャネル５０７は
ポートＢ５０３及びポートＣ５０４の間の転送のために
セットアップされる。ポートＢ５０３はポートＡ５０２
の読出し待ち時間に比して低い読出し待ち時間５０８を
有している。即ち、実行中の読出し要求及び戻し中のデ
ータの間の時間はポートＡ５０２に対するよりもポート
Ｂ５０３に対する方が低い。第１のチャネル５０１はポ
ートＣ５０４に対する書込み要求を処理する。書込みデ
ータに対して空間が確保され、要求が認められる。第２
のチャネル５０７はポートＢ５０３からポートＣ５０４
への書込み要求を処理する。再度、書込みデータに対し
て空間が確保され、要求が認められる。第２のチャネル
５０７は第１のチャネル５０１が書込み要求を処理した
後に生じる書込み要求を処理し、ポートＢ５０３のより
低い待ち時間のために、ポートＢ５０３から読み出され
た第２のチャネル５０７からのデータは、第１のチャネ
ル５０１からのデータがポートＡ５０２から読み出され
る前にポートＣ５０４に到来し得る。こうして、到来す
る順序は先に行われた各要求にデータを関連付けるのに
は使用することができない。

【００３２】書込み駆動式の処理はハブ・インターフェ
ース・ユニット（ＨＩＵ：ｈｕｂｉｎｔｅｒｆａｃｅ
ｕｎｉｔ）においてのみ適用される。このことは外部ポ
ート・インターフェース・ユニットの一般的または共通
の前置（フロントエンド）にて生じる。これは予約ステ
ーション及び書込み要求キューが存することとなる場所
である。本願では、書込みに対する要求は書き込むべき
データが存在する前に行われることとなる。このデータ
は後で到来することとなる。しかしながら、このことは
全て外部ポート・インターフェース・ユニットの後置
（バックエンド）であるアプリケーション・ユニット
（ＡＵ：ａｐｐｌｉｃａｔｉｏｎ ｕｎｉｔ）から隠す
ことができる。ハブ・インターフェース・ユニットは、
使用可能なデータについての従来の書込み要求をアプリ
ケーション・ユニットに対して行うことができる時点で
のデータが到来するまで、アプリケーション・ユニット
に対して書込みを行う要求を出すことはない。

【００３３】図６は外部ポート・インターフェース・ユ
ニットを３つに、即ち、一般的フロントエンド（ハブ・
ユニット・インターフェース６０１）、同期装置６０２
及びカスタマイズドバックエンド（アプリケーション・
ユニット・インターフェース６０３）に分割した状態を
図示している。書込み要求キュー及び書込み予約ステー
ションは完全にフロントエンドハブ・インターフェース
６０１に含まれている。

【００３４】図７は一般的フロントエンドハブ・インタ
ーフェース・ユニットの部分として書込み要求キューを
図示している。破線内の書込み要求キューは、書込み予
約ステーション‘０’７１３に対するアドレス及びステ
ータスレジスタ７０３及び書込み予約ステーション
‘１’７１４に対するアドレス及び状態レジスタ７０４
から構成される。書込み要求キューのデータ経路は潜在
的に非常に多数の書込み予約エントリから構成される。
図７の例では、２つの書込み予約ステーション・エント
リのみが設けられている。第１は書込み予約ステーショ
ン‘０’７１３という標識が付けられ、第２は書込み予
約ステーション‘１’７１４という標識が付けられてい
る。

【００３５】データの書込み駆動式処理転送におけるシ
ーケンスは次の通りである。図７に図示したポートのハ
ブ・インターフェース・ユニット部はこの例では宛先ポ
ートである。データ転送バス・パイプラインは宛先ポー
トに対して事前書込み指令を出す。このことは、転送制
御装置ハブが要求される寸法の転送を受け入れることが
できるか否かを決定するように宛先ポートに問い合わせ
る図４のステップ４０２に図示されている。図７におい
て、このことはアドレス及び状態レジスタにのみ移行
し、主書込みと標識が付されている。この指令を実行す
るにおいて、ハブ・インターフェース・ユニットは、チ
ャネル番号、データ寸法、ソースまたは宛先アドレス及
びシーケンス番号等の転送の指示を書込み予約ステーシ
ョン７１３と関連するアドレス及びステータスレジスタ
７０３に記憶する。こうして、アドレス及びステータス
レジスタ７０３は対応する書込み予約ステーション７１
３に対する識別子レジスタとして機能する。転送制御装
置ハブがポートはデータを受信することができるという
ことを示す応答「ｙｅｓ」を受信すれば、この宛先ポー
トはデータを期待するように通知される。書込み予約ス
テーションにおけるデータに要求される空間には、デー
タは実際には後のクロック周期まで到来しないけれども
このデータを見越して使用中としてマークが付される。

【００３６】一旦転送制御装置ハブがデータに対して書
込み予約ステーション７１３に空間を予約すると、ソー
ス読出しが進展する。このことは別のポート、即ちソー
ス・ポートにおいて生じる。データが応答キューを介し
た経路（ソース・ポートにおける応答キュー７０１と同
一の経路）を通して到来するとき、データは経路選択ユ
ニット７１０を通して渡され、２次書込みが宛先パイプ
ライン出力段７１０によって出される。この２次書込み
は書き込むべきデータを含んでいる。このデータは先ず
宛先ポートにおける書込み予約ステーション７１３の予
約した空間に書き込まれ、次いで書込みデータとしてハ
ブ・インターフェース・ユニットから渡される。一旦こ
の２次書込みデータが宛先ポートの書込み要求キュー及
び書込み予約ステーションに渡されると、このデータは
外部アプリケーション・ユニットに転送される。次い
で、書込み予約ステーションにおける空間が空いて、次
の転送のために準備される（図４のステップ４０５及び
４０６）。図４において先に述べたように、宛先が使用
可能な空間を持っていなければ、ハブ及びポートを有す
る転送制御装置はその代わりに異なる転送を試みること
ができる。

【００３７】ハブ・インターフェース・ユニットが事前
書込み指令を受け付けたとき、このユニットは例えばチ
ャネル番号、データ寸法、ソースまたは宛先アドレス或
いはシーケンス番号等の識別子データを書込み予約ステ
ーション７１３に関連するアドレス及びステータスレジ
スタ７０３に記憶する。転送制御装置ハブ宛先パイプラ
イン出力７１０が書込みデータをポートに送信すると
き、このポートは識別子データを調べると共に、対応す
る書込み予約ステーション・エントリに書き込む場所を
決定する。この例では、関連する書込み予約ステーショ
ンは書込み予約ステーション７１３である。

【００３８】好ましい実施例において、書込み要求キュ
ーは多数の他の要求を有している。アドレス及び２ビッ
ト寸法の情報は先入れ先出し方式（ＦＩＦＯ：ｆｉｒｓ
ｔｉｎ ｆｉｒｓｔ ｏｕｔ）方式のキューに記憶され
る。書込み予約ステーション内のカウンタは受信したデ
ータをカウントすると共に、このデータを事前書込み指
示データ寸法と比較する。受信したデータが事前書込み
データ寸法と等しいとき、転送制御装置ハブからハブ・
インターフェース・ユニットへのデータ転送が完了し、
データはアプリケーション・ユニットとも称する外部装
置へ転送される準備ができている。

【００３９】要約すると、データ転送は次の通りであ
る。ハブ・インターフェース・ユニットは読出し動作を
実行し、（ソースが内部メモリ・ユニットであるなら
ば）内部メモリ・ポートからまたは（ソースが周辺ポー
ト・アプリケーション・ユニットであるならば）別のハ
ブ・インターフェース・ユニットから転送制御装置経路
選択ユニットを介してデータを受信する。次いで、ハブ
・インターフェース・ユニットは書込み機能を実行し
て、宛先ハブ・インターフェース・ユニットを介して転
送制御装置周辺ポートのうちの別のポートにデータを転
送する。

【００４０】書込み駆動式処理において、ソース・ポー
トからのデータ読出しは、宛先ポートがデータのための
余地を有している場合にのみスケジュールされることと
なる。ソース・ポートはデータを取り出して、このデー
タを送信する場所を有していないので、機能を停止する
必要はないこととなる。宛先ポートがそれ以上データを
吸収することができないと直ちに、別の転送に対する空
間が最初の宛先ポートにおいて使用可能となるまで、転
送制御装置ハブは自由となってより低い優先順位の転送
に対して転送をスケジュールすることとなる。この例で
は、最初の宛先ポートは逐次ポートである。逐次ポート
のデータ転送帯域幅は、例えば内部または外部メモリ等
の他のポートのデータ転送帯域幅に比して少ない数オー
ダの大きさであり得るので、効率における重要な改善が
生じる。この発明は書込み駆動式処理と関連して書込み
要求キューを使用している。この発明はソース・ポート
から読み出す前に宛先ポートに対して書込み要求を出す
ことによってこの問題を防止している。このことによっ
て、宛先ポートを満足するように要求されるレートでソ
ースからデータが読み出されることとなる。バックログ
が生じることはなく、多重タスキングが効果的に生じる
ことができる。

【００４１】図８はこの発明のハブ及びポートを有する
転送制御装置を用いた多重プロセッサ集積回路の概観を
より高いレベルから図示している。４つの主機能ブロッ
クがある。ハブ及びポートを有する転送制御装置１１０
と、ポート、即ち外部ポート・インターフェース・ユニ
ット２４０から２４７及び内部メモリ・ポート２５０を
備えたポートが最初の２つの主機能ブロックである。他
の２つの主機能ブロックは転送要求送給機能２０１とデ
ータ転送バス（ＤＴＢ：ｄａｔａ ｔｒａｎｓｆｅｒ
ｂｕｓ）２２５である。ハブ及びポートを有する転送制
御装置１１０の一部分ではないが、蜜に関連する機能ユ
ニットがある。転送要求送給機構２０１は複数の内部メ
モリ・ポート・ノード８７０，８７１及び８７２に結合
している。これらの内部メモリ・ポート・ノードのおの
おのは、デジタル信号プロセッサであって良い独立して
プログラム可能なデータ・プロセッサと、対応するキャ
ッシュ・メモリまたは他の局部メモリとを備えている。
これらの内部メモリ・ポート・ノードの内部構成はこの
発明にとって重要ではない。この発明の目的のために
は、内部メモリ・ポート・ノードのおのおのが転送要求
送給機構２０１を介して各転送要求を提示することがで
きると共に、データに対するソースまたは宛先であるこ
とができるメモリを有することで十分である。転送要求
送給機構２０１はこの発明とは関係ない方法でこれらの
パケット転送要求を優先する。内部メモリ・ポート・ノ
ード８７０，８７１または８７２から発信するかまたは
予定する転送は、転送バス２５５及び内部メモリ・ポー
ト・マスタ２５０を介してハブ及びポートを有する転送
制御装置に結合している。前に説明したように、内部メ
モリ・ポート・ノード８７０，８７１及び８７２がハブ
及びポートを有する転送制御装置のメモリ転送帯域幅と
等価のメモリ転送帯域幅を有していれば、内部メモリ・
ポート・マスタ２５０はこの発明の書込み駆動式処理を
要求しなくとも良い。図８は多数の内部メモリ・ポート
・ノード８７０，８７１及び８７２に対するデータ転送
バス２５５の可能な接続と、転送要求送給機構２０１に
対する多数の転送要求ノードの可能な接続を強調してい
る。このことはこの発明の書込み駆動式処理の使用のモ
ードの例を表わしており、その唯一の使用の文脈は表わ
していない。

【００４２】図９は図８の内部メモリ・ノード８７０，
８７１及び８７２を実施する好ましいプロセッサ及びキ
ャッシュ・メモリの組合せの例のブロック図を図示して
いる。各内部メモリ・ノード８７０，８７１及び８７２
はデジタル信号プロセッサ・コア及び対応する命令及び
データ・キャッシュ・メモリを備えることが好ましい。
ハブ及びポートを有する転送制御装置１１０は、内部メ
モリ・ノード８７０，８７１及び８７２、外部入／出力
（Ｉ／Ｏ）装置及び外部ポート２４０から２４７での周
辺装置、それに局部メモリ・ポート２５２での内部メモ
リ間の全てのデータ通信に備えている。各内部メモリ・
ノード８７０，８７１及び８７２は、非常に長い命令ワ
ード（ＶＬＩＷ：ｖｅｒｙ ｌｏｎｇ ｉｎｓｔｒｕｃ
ｔｉｏｎｗｏｒｄ）デジタル信号プロセッサ・コア４
４、プログラム・メモリ制御装置（ＰＭＣ：ｐｒｏｇｒ
ａｍ ｍｅｍｏｒｙ ｃｏｎｔｒｏｌｌｅｒ）４６、デ
ータ・メモリ制御装置（ＤＭＣ：ｄａｔａ ｍｅｍｏｒ
ｙ ｃｏｎｔｒｏｌｌｅｒ）４８、エミュレーション、
テスト、分析及びデバッグ・ブロック５０、局部（ロー
カル）メモリ及びデータ転送バス（ＤＴＢ：ｄａｔａ
ｔｒａｎｓｆｅｒｂｕｓ）インターフェース５２を備え
ることが好ましい。内部メモリ・ノード８７０，８７１
及び８７２それにハブ及びポートを有する転送制御装置
１１０は一対の高スループット・バスを通して通信す
る。転送要求送給機構２０１はデジタル信号プロセッサ
・コア４４によって使用されて、ハブ及びポートを有す
る転送制御装置における処理（ｔｒａｎｓａｃｔｉｏ
ｎ）を特定し要求する。データ転送バス（ＤＴＢ：ｄａ
ｔａ ｔｒａｎｓｆｅｒ ｂｕｓ）２５５は大域メモリ
・マップにおける各オブジェクトからのデータをロード
し記憶するのに使用される。任意の所定のデジタル信号
プロセッサ・コア４４は、ハブ及びポートを有する転送
制御装置１１０からの許可なしでクラスタ（ｃｌｕｓｔ
ｅｒ）内のそれ自身の内部ローカルメモリにアクセスす
ることができるが、そのローカルメモリの外部の大域メ
モリに対する任意のアクセスは、このアクセスが外部メ
モリまたは別のデジタル信号プロセッサローカルメモリ
に対してのものであろうとなかろうと、転送制御装置が
指示したデータ転送を要求する。目下のところ好ましい
実施例はあるけれども、全体のアーキテクチャはスケー
ラブルであり、多くの内部メモリ・ノードの実施を考慮
している。例えば、デジタル信号プロセッサ・コアの数
等のアーキテクチャの詳細、及びそれらの命令セット・
アーキテクチャは本発明に本質的ではない。このマイク
ロプロセッサ・アーキテクチャは典型的なものに過ぎ
ず、この発明は多くのマイクロプロセッサ・アーキテク
チャに適用することができる。

【００４３】図１０は図９に図示したデジタル信号プロ
セッサ・コア４４のより詳細を図示するブロック図であ
る。デジタル信号プロセッサ・コア４４は３２ビット８
方向ＶＬＩＷパイプライン式プロセッサである。命令セ
ットはデジタル信号処理アプリケーションに合わせた固
定長３２ビット低減式命令セット・コンピュータ（ＲＩ
ＳＣ：ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅ
ｔ ｃｏｍｐｕｔｅｒ）型命令から構成される。殆んど
全ての命令はレジスタ対レジスタ間の動作を実行し、全
てのメモリ・アクセスは明示的ロード／記憶命令を使用
して実行される。図１０に示すように、命令パイプライ
ン５８は取出し段６０及びデコード段６２から構成され
る。取出し段６０は、取出しパケットと呼ばれる８個の
命令のグループにおけるプログラム・メモリ制御装置４
６の制御の下に命令キャッシュ６４からプロセッサ・コ
アへのプログラム・コードを取り出す。デコード段６２
は取出しパケットをパーズ（ｐａｒｓｅ）し、並列処理
及びリソース可用性を決定し、しかも８個までの命令の
実行パケットを構成する。次いで、実行パケットの各命
令は制御信号に変換されて、実行パイプライン６６の適
切な各ユニットをドライブする。実行パイプライン６６
は２つの対称的なデータ経路、即ち、データ経路Ａ６８
及びデータ経路Ｂ７０と、共通６４ビットロード／記憶
ユニットグループＤ−ユニットグループ７２と、共通ブ
ランチ・ユニットグループＰ−ユニットグループ７４と
から構成される。各データ経路は３２ワード・レジスタ
・ファイル（ＲＦ：ｒｅｇｉｓｔｅｒ ｆｉｌｅ）７６
と、４つの実行ユニットグループ、即ち、Ａ−ユニット
グループ７８、Ｃ−ユニットグループ８０、Ｓ−ユニッ
トグループ８２、及びＭ−ユニットグループ８４を含ん
でいる。全体的にみれば、実行パイプライン６６には１
０の個別のユニットグループがある。これらのユニット
のうちの８つは周期毎に同時にスケジュールすることが
できる。各機能ユニットグループは複数の機能ユニット
を含み、そのうちの幾つかはユニットグループ間で複製
されている。全体で、９個の３２ビット加算器と、４個
の３２ビットシフタと、３個のブール演算子と、２個の
３２ビット×１６ビットの乗算器とがある。乗算器はお
のおのが２個の１６ビット×１６ビットの乗算器または
４個の８ビット×８ビットの乗算器に構成することがで
きる。内部メモリ・ノード８７０，８７１及び８７２で
のメモリは、プログラム・メモリ制御装置４６を介して
制御される命令キャッシュ・メモリ６４と、データ・メ
モリ制御装置４８を介して制御されるデータ・キャッシ
ュ・メモリ及びランダム・アクセス・メモリ８８との間
で分配されることが好ましい。これらのメモリ分配は従
来の方法でデジタル信号プロセッサ・コア４４によって
用いられる。

【００４４】各デジタル信号プロセッサ・コア４４は幾
つかの方法でデータ転送を要求することができる。デジ
タル信号プロセッサ・コア４４は明示的なデータ転送命
令に応答して、ハブ及びポートを有する転送制御装置に
対してデータ転送要求を出すことができる。データ転送
命令はデータ・ソース、データ宛先及びデータ量を指定
する必要がある。これらの指定は命令における即値フィ
ールドまたはレジスタ或いはメモリに記憶されたパラメ
ータによってであって良い。各デジタル信号プロセッサ
・コア４４は、ハブ及びポートを有する転送制御装置１
１０によって処理することができる如何なるデータ転送
をも要求できることが好ましい。こうして、任意のデジ
タル信号プロセッサ・コア４４は内部的にまたは外部的
にデータを転送することができると共に、任意の内部メ
モリ・ノードに対してロードまたは読出しすることがで
きる。

【００４５】各デジタル・プロセッサ・コア４４はキャ
ッシュ・サービスのためのデータ転送に対する各要求を
発生する各自動機構を備えることも好ましい。こうし
て、命令キャッシュ・ミスはプログラム・メモリ制御装
置４６に対して別のデータ・ソースからのデータ転送要
求を発生させて、命令キャッシュのライン６４をキャッ
シュ・ミスを発生するアドレスに記憶された各プログラ
ム命令を含むデータで満たすようにすることが好まし
い。同様に、データ読出しについてのデータ・キャッシ
ュ・ミスはデータ・メモリ制御装置４８に対してデータ
転送要求を発生させてデータを取り出し、データ・キャ
ッシュ／ランダム・アクセス・メモリ８８のラインを対
応するデータで満たすようにすることが好ましい。これ
らの命令及びデータはより高いレベルのメモリに記憶さ
れる。このより高いレベルのメモリは全てのデジタル信
号プロセッサ・コア４４によって使用されるオンチップ
・コンバインドキャッシュであって良く、またはこのメ
モリはマルチプロセッサ集積回路に対して外部にあって
良い。データ書込みについてデータ・キャッシュ・ミス
に対して２つの代替例がある。書込みスルーモードにお
いて、データ・キャッシュ／ランダム・アクセス・メモ
リ８８を見つけ損う（ｍｉｓｓ）デジタル・プロセッサ
・コア４４によるデータ書込みによって、データ・メモ
リ制御装置４８がデータ転送要求を発生させて、より高
いレベルのメモリの適切な場所に書込みデータを記憶す
るようになっている。ライトバック（ｗｒｉｔｅｂａｃ
ｋ）モードでは、データ・キャッシュ／ランダム・アク
セス・メモリ８８を見つけ損うデジタル・プロセッサ・
コア４４によるデータ書込みによって、データ・メモリ
制御装置４８がデータ転送要求を発生させて、データ・
キャッシュ／ランダム・アクセス・メモリ８８における
記憶用のより高いレベルのメモリから適切な場所に対応
するデータをリコールするようになっている。次いで、
書込みデータをデータ・キャッシュ／ランダム・アクセ
ス・メモリ８８に書き込んで、より高いレベルのメモリ
から丁度リコールされた対応するデータを重ね書きす
る。この処理はデータ・キャッシュ内の書込み割当てと
称されている。

【００４６】データ・メモリ制御装置４８はまた、ダー
ティ・エントリ（ｄｉｒｔｙ ｅｎｔｒｙ）のキャッシ
ュ・エビクション（ｃａｃｈｅ ｅｖｉｃｔｉｏｎ）後
直ちにより高いレベルのメモリに対するデータ・ライト
バックを処理するというデータ転送要求を用いることが
好ましい。ダーティ・キャッシュ・エントリはデータが
より高レベルのメモリからリコールされていることから
修正されたこのデータを含んでいる。この修正されたデ
ータは、より高レベルのメモリに記憶されたデータより
もプログラムの後の状態に対応している。この種のデー
タを置換して、キャッシュ・エビクションと称する新し
いデータのための余地を設けなければならないとき、こ
のダーティ・データをより高レベルのメモリに書き戻し
て、正当なプログラム状態を維持する必要がある。ハブ
及びポートを有する転送制御装置１１０はエビクトした
（ｅｖｉｃｔ）ダーティ・キャッシュ・エントリのこの
ライトバックに対して用いられることが好ましい。

【００４７】以上の説明に関して更に以下の項を開示す
る。 （１）複数のポートを有する転送制御装置のソース・ポ
ート及び宛先ポートの間でデータ転送を行う方法におい
て、データ転送要求に応じて、前記宛先ポートは所定の
寸法を有するデータを受信できるか否かを決定すべく前
記宛先ポートに問い合わせる段階と、前記宛先ポートが
データを受信できない場合には、前記宛先ポートがデー
タを受信できるまで待機する段階と、前記宛先ポートが
データを受信できる場合には、前記ソース・ポートから
前記所定の寸法のデータを読み出すと共に、前記読み出
したデータを前記宛先ポートに転送する段階と、を具備
したことを特徴とする前記方法。

【００４８】（２）第１項記載の方法において、各ポー
トが少なくとも１つの書込み予約ステーションを備え、
前記宛先ポートに問合せする前記段階は、前記宛先ポー
トの如何なる書込み予約ステーションもデータの受信に
振り当てられていないかどうかを決定する段階と、少な
くとも１つの書込み予約がデータの受信に振り当てられ
ていなければ、前記宛先ポートがデータを受信できるこ
とを決定すると共に、書込み予約ステーションをデータ
の受信に振り当てる段階と、を具備したことを特徴とす
る前記方法。

【００４９】（３）第２項記載の方法において、転送す
べきデータを記憶する書込み予約ステーションから前記
宛先ポートに結合したアプリケーション・ユニットに、
該アプリケーション・ユニットのデータ転送レートでデ
ータを転送する段階と、前記アプリケーション・ユニッ
トへのデータの転送後直ちに前記予約ステーションを振
り当て解除する段階と、を更に具備したことを特徴とす
る前記方法。

【００５０】（４）第２項記載の方法において、書込み
予約ステーションを振り当てる前記段階は、前記書込み
予約ステーションに対応するデータ識別子を記憶する段
階を含み、かつ前記読出しデータを前記宛先ポートに転
送する前記段階は、前記読出しデータに対応するデータ
識別子を有する書込み予約ステーションに前記読出しデ
ータを記憶する段階を含むことを特徴とする前記方法。

【００５１】（５）第１項記載の方法において、前記宛
先ポートがデータを受信することができるまで待機する
間、第２のデータ転送が前記ソース・ポート及び第２の
宛先ポートの間で係属中であるか否かを決定する段階
と、第２のデータ転送が係属中であれば、前記第２のデ
ータ転送を処理する段階と、を更に具備したことを特徴
とする前記方法。

【００５２】（６）第５項記載の方法において、前記第
２のデータ転送を処理する前記段階は、前記第２の宛先
ポートに問い合わせて、前記第２の宛先ポートが前記所
定の寸法のデータを受信することができるか否かを決定
する段階と、前記第２の宛先ポートがデータを受信する
ことができなければ、前記第２の宛先ポートがデータを
受信することができるまで待機する段階と、前記第２の
宛先ポートがデータを受信することができれば、前記ソ
ース・ポートから前記所定寸法のデータを読み出すと共
に、前記読み出したデータを前記第２の宛先ポートに転
送する段階と、を備えたことを特徴とする前記方法。

【００５３】（７）各データ転送要求を受信し、優先さ
せると共にディスパッチする要求キュー制御装置であっ
て、データ転送要求のおのおのがデータ・ソース、デー
タ宛先及び転送すべきデータ量を指定してなる前記要求
キュー制御装置と、前記要求キュー制御装置に接続し
て、前記ディスパッチした各データ転送要求を実行する
データ転送ハブと、複数のポートであって、該複数のポ
ートのおのおのが前記データ転送ハブに接続した内部イ
ンターフェース及び前記ポートに接続することが期待さ
れる外部メモリ／装置に対して構成した外部インターフ
ェースを有し、前記内部インターフェース及び前記外部
インターフェースがそれらの間にデータ転送のために動
作可能に接続してなる前記複数のポートと、を具備し、
前記データ転送ハブが前記データ・ソースに対応するソ
ース・ポートから現在データ転送要求を実行している転
送すべき前記データ量に量的に対応する前記データ宛先
に対応する宛先ポートへのデータ転送を制御し、前記デ
ータ転送ハブが更に前記ソース・ポート及び前記宛先ポ
ートを制御して、データ転送要求に応答して前記宛先ポ
ートに問い合わせ、前記宛先ポートが所定の寸法のデー
タを受信することができるか否かを決定し、前記宛先ポ
ートがデータを受信することができなければ、前記宛先
ポートがデータを受信することができるまで待機し、前
記宛先ポートがデータを受信することができれば、前記
ソース・ポートから前記所定の寸法のデータを読み出す
と共に、前記読み出したデータを前記宛先ポートに転送
することを特徴とするデータ転送制御装置。

【００５４】（８）第７項記載のデータ転送制御装置に
おいて、各ポートは前記対応する外部メモリ／装置への
転送に先立ってデータを記憶する少なくとも１つの書込
み予約ステーションを備え、前記データ転送ハブが前記
宛先ポートを制御して、前記宛先ポートの如何なる書込
み予約ステーションもデータの受信に振り当てられてい
ないかどうかを決定し、少なくとも１つの書込み予約ス
テーションがデータの受信に振り当てられていなけれ
ば、前記宛先ポートがデータを受信することができると
決定すると共に、書込み予約ステーションをデータの受
信に振り当てることを特徴とする前記データ転送制御装
置。

【００５５】（９）第８項記載のデータ転送制御装置に
おいて、前記データ転送ハブは更に前記宛先ポートを制
御して、前記外部メモリ／装置のデータ転送レートで書
込み予約ステーションから前記対応する外部メモリ／装
置にデータを転送し、かつ前記書込み予約ステーション
から前記外部メモリ／装置にデータを転送後直ちに、前
記書込み予約ステーションを割当て解除することを特徴
とする前記データ転送制御装置。

【００５６】（１０）第８項記載のデータ転送装置にお
いて、前記複数のハブのおのおのが更に各書込み予約ス
テーションに対応する識別子レジスタを備え、かつ前記
データ転送ハブは更に前記宛先ポートを制御して、前記
対応する識別子レジスタに識別子データを書き込むこと
によって書込み予約ステーションを割り当て、かつ前記
書込み予約ステーションに対応する前記識別子レジスタ
に記憶した対応する識別子を有する書込み予約ステーシ
ョンに前記読み出したデータを記憶することを特徴とす
る前記データ転送制御装置。

【００５７】（１１）第１項記載のデータ転送制御装置
において、前記データ転送制御装置は更に、前記宛先ポ
ートがデータを受信することができるまで待機する間、
前記ソース・ポート及び第２の宛先ポートの間の第２の
転送要求を処理することができることを特徴とする前記
データ転送制御装置。

【００５８】（１２）第１１項記載のデータ転送要求に
おいて、前記データ転送制御装置は更に前記宛先ポート
を制御して、前記第２の宛先ポートに問い合わせて前記
第２の宛先ポートが前記所定の寸法のデータを受信する
ことができるか否かを決定し、前記第２の宛先ポートが
データを受信することができなければ、前記第２の宛先
ポートがデータを受信することができるまで待機し、前
記第２の宛先ポートがデータを受信することができれ
ば、前記ソース・ポートから前記所定寸法のデータを読
み出すと共に、前記読み出したデータを前記第２の宛先
ポートに転送することを特徴とする前記データ転送要
求。

【００５９】（１３）ソース・ポートと複数のポートを
有する転送制御装置の宛先ポートとの間のデータ転送技
術。データ転送要求に応答して（４０１）、転送制御装
置は前記宛先ポートに問い合わせて、所定寸法のデータ
を受信することができるか否かを決定する（４０２）。
前記宛先ポートがデータを受信することができなけれ
ば、前記転送制御装置は前記宛先ポートがデータを受信
することができるまで待機する（４１２）。前記宛先ポ
ートがデータを受信することができれば、前記宛先ポー
トは書込み予約ステーションをデータに割り当てる（４
０３）。次いで、前記転送制御装置は前記ソース・ポー
トから前記所定寸法のデータを読み出し（４０４）、こ
の読み出したデータを前記宛先ポートに転送する（４０
５）。前記宛先ポートはメモリまたは周辺装置であって
良い付加アプリケーション・ユニットにこのデータを転
送し、次いで前記書込み予約ステーションを割当て解除
して、更なるデータ転送のために空間を空ける（４０
６）。この書込み駆動式処理によって、転送制御装置ハ
ブは低速の宛先によって阻止されること無く高速ソース
からの他のデータ転送を処理することができる。

【図面の簡単な説明】

【図１】ハブ及びポートを有する転送制御装置の基本的
原理の機能を示すブロック図である。

【図２】転送制御装置ハブ及び外部ポート並びに内部メ
モリポート・マスタに対するそのインターフェースを示
す機能ブロック図である。

【図３】同時に動作している２つの転送、即ち、ポート
Ａ及びＢ間の第１の転送（より高い優先順位）、それに
ポートＡ及びＣ間の第２の転送（より低い優先順位）を
図示する略図である。

【図４】データが必ずしも要求と同じ順序で到来すると
は限らないこの発明の書込み駆動式処理を示すフローチ
ャートである。

【図５】２つの書込み要求、即ち、より高い待ち時間Ａ
を有するポートからの第１のインタイム処理とより低い
待ち時間Ｂを有するポートからの第２のインタイム処
理、それに第２の要求ポートＢからのデータが先ず到来
したときのプロトコルを解決する必要性を図示する略図
である。

【図６】外部ポート・インターフェース・ユニットの３
つの部分の構造を図示する略図である。

【図７】この発明のハブ・インターフェース・ユニット
及び書込み要求キューを概念的に示す機能ブロック図で
ある。

【図８】多数のプロセッサ及びこの発明の転送制御装置
を備えた単一の集積回路を図示するブロック図である。

【図９】図８に図示した多数のプロセッサのうちの１つ
の一例を図示するブロック図である。

【図１０】図９に図示した非常に長い命令ワード・デジ
タル信号プロセッサの詳細を図示するブロック図であ
る。

【符号の説明】

１００ キュー管理プログラム １１０ ハブユニット １２０ チャネル・レジスタ １３０ ソース制御パイプライン １４０ 宛先制御パイプライン １５０ ポート １５５ 内部メモリ・ポート １６０ 経路選択ユニット ２００ 要求バス・マスタ ２０１ 転送要求供給機構 ２２０ キュー管理プログラム ２２５ デュアルポートＲＡＭ ２３０ 内部メモリ・ポート・インターフェース ２３４ チャネル・パラメータ・レジスタ ２３５ ハブエンジン ２３６ ポート・パラメータ・レジスタ ２３９ チャネル・レジスタ ２４０，２４７ 外部ポート・インターフェース ２４９ ソース／宛先パイプライン及び経路選択ユニッ
ト ２５０ 内部メモリ・ポート・ノード・マスタ ２５２ ローカルメモリ・ポート ２５５ データ転送バス

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のポートを有する転送制御装置のソ
   ース・ポート及び宛先ポートの間でデータ転送を行う方
   法において、 データ転送要求に応じて、前記宛先ポートは所定のサイ
   ズを有するデータを受信できるか否かを決定すべく前記
   宛先ポートに問い合わせる段階と、 前記宛先ポートがデータを受信できない場合には、前記
   宛先ポートがデータを受信できるまで待機する段階と、 前記宛先ポートがデータを受信できる場合には、前記ソ
   ース・ポートから前記所定のサイズのデータを読み出す
   と共に、前記読み出したデータを前記宛先ポートに転送
   する段階と、を具備したことを特徴とする前記方法。
2. 【請求項２】 各データ転送要求を受信し、優先させる
   と共にディスパッチする要求キュー制御装置であって、
   データ転送要求のおのおのがデータ・ソース、データ宛
   先及び転送すべきデータ量を指定してなる前記要求キュ
   ー制御装置と、 前記要求キュー制御装置に接続して、前記ディスパッチ
   した各データ転送要求を実行するデータ転送ハブと、 複数のポートであって、該複数のポートのおのおのが前
   記データ転送ハブに接続した内部インターフェース及び
   前記ポートに接続することが期待される外部メモリ／装
   置に対して構成した外部インターフェースを有し、前記
   内部インターフェース及び前記外部インターフェースが
   それらの間にデータ転送のために動作可能に接続してな
   る前記複数のポートと、を具備し、 前記データ転送ハブが前記データ・ソースに対応するソ
   ース・ポートから現在データ転送要求を実行している転
   送すべき前記データ量に量的に対応する前記データ宛先
   に対応する宛先ポートへのデータ転送を制御し、前記デ
   ータ転送ハブが更に前記ソース・ポート及び前記宛先ポ
   ートを制御して、データ転送要求に応答して前記宛先ポ
   ートに問い合わせ、前記宛先ポートが所定の寸法のデー
   タを受信することができるか否かを決定し、 前記宛先ポートがデータを受信することができなけれ
   ば、前記宛先ポートがデータを受信することができるま
   で待機し、 前記宛先ポートがデータを受信することができれば、前
   記ソース・ポートから前記所定のサイズのデータを読み
   出すと共に、前記読み出したデータを前記宛先ポートに
   転送することを特徴とするデータ転送制御装置。