Nothing Special   »   [go: up one dir, main page]

JP2001042304A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JP2001042304A
JP2001042304A JP11221457A JP22145799A JP2001042304A JP 2001042304 A JP2001042304 A JP 2001042304A JP 11221457 A JP11221457 A JP 11221457A JP 22145799 A JP22145799 A JP 22145799A JP 2001042304 A JP2001042304 A JP 2001042304A
Authority
JP
Japan
Prior art keywords
resin layer
photosensitive resin
switching element
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11221457A
Other languages
Japanese (ja)
Inventor
Munehito Kumagai
宗人 熊谷
Kazunori Inoue
和式 井上
Keisuke Nakaguchi
佳祐 中口
Takamitsu Ishikawa
敬充 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP11221457A priority Critical patent/JP2001042304A/en
Publication of JP2001042304A publication Critical patent/JP2001042304A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a liquid crystal display device hardly increasing cross talk even when a reflective pixel electrode to be formed on the uppermost layer is superposed on scanning lines and signal lines, capable of being driven by low power and giving pictures high in numerical aperture and contrast. SOLUTION: An interlayer insulation film 11 is formed on thin film transistors(TFTs) formed on an insulation substrate 1 and has contact holes 12 formed so that their positions are aligned with those of TFTs. The film 11 is constituted of a first interlayer insulation film 11a and a second interlayer insulation film 11b which are made from photosensitive resins having the same UV sensitivity. An irregular pattern controlled in height is formed on the film 11a by exposing the film 11b with light. The reflective pixel electrode 13 is formed on the film 11b by connecting it with TFTs through the holes 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、外部より入射し
た光を反射させて表示を行う反射型液晶表示装置等の液
晶表示装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device such as a reflection type liquid crystal display device which performs display by reflecting light incident from the outside, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】液晶表示装置は、CRTに変わるフラッ
トパネルディスプレイの一つとして活発に研究開発が行
われており、特に消費電力が小さいことや薄型であると
いう特徴を生かして、電池駆動の小型TV、ノートブッ
ク型コンピュータ、カーナビゲーション、携帯端末機器
等への使用が実用化されている。液晶表示装置の駆動方
法として、高品質表示の面から薄膜トランジスタ(以
下、TFTと略す)をスイッチング素子に用いたアクテ
ィブマトリクス型TFTアレイが主として用いられてい
る。液晶ディスプレイの構成としては、透過型と反射型
のものがある。反射型のものは透過型のようなバックラ
イト光源が不要であることから、低消費電力が実現で
き、携帯端末等の用途として適していると言える。ま
た、反射型液晶表示装置の表示特性向上には、液晶表示
パネルの画素部の有効表示面積を大きくして、光の利用
効率を高めること、すなわち画素の高開口率化が有効で
ある。
2. Description of the Related Art Liquid crystal display devices are being actively researched and developed as one of flat panel displays instead of CRTs. In particular, the liquid crystal display device has a small power consumption and a thin shape. It has been put to practical use for TVs, notebook computers, car navigation systems, portable terminal devices, and the like. As a driving method of a liquid crystal display device, an active matrix type TFT array using a thin film transistor (hereinafter abbreviated as TFT) as a switching element is mainly used in terms of high quality display. Liquid crystal displays have a transmission type and a reflection type. Since the reflective type does not require a backlight light source like the transmissive type, low power consumption can be realized, and it can be said that the reflective type is suitable for use in portable terminals and the like. In order to improve the display characteristics of the reflection type liquid crystal display device, it is effective to increase the effective display area of the pixel portion of the liquid crystal display panel to increase the light use efficiency, that is, to increase the aperture ratio of the pixel.

【0003】反射型液晶表示装置では、格子状に設けら
れた電極、TFT部、反射画素電極等を設けた第一の絶
縁性基板と、カラーフィルタ、ブラックマトリクス、対
向電極等を備えた第二の透明絶縁性基板(対向基板)を
対向させて接着すると共に、この二枚の基板間に液晶を
注入することによって構成される。光の利用効率を上げ
るため、入射光側に散乱フィルム(前方散乱板方式)を
施さないで、第一の絶縁性基板で良好な指向性を持った
散乱光を得る反射膜兼画素電極の反射型液晶表示装置が
提案されている。この反射型液晶表示装置は、反射膜兼
画素電極の表面に凹凸を設けることで良好な散乱光を得
ている。
In a reflection type liquid crystal display device, a first insulating substrate provided with a grid-like electrode, a TFT portion, a reflective pixel electrode and the like, and a second insulating substrate provided with a color filter, a black matrix, a counter electrode and the like are provided. The transparent insulating substrate (counter substrate) is opposed to and bonded to the substrate, and liquid crystal is injected between the two substrates. In order to increase the efficiency of light utilization, do not apply a scattering film (forward scattering plate method) on the incident light side, and use the first insulating substrate to obtain scattered light with good directivity. Liquid crystal display devices have been proposed. This reflective liquid crystal display device obtains good scattered light by providing irregularities on the surface of the reflective film and pixel electrode.

【0004】[0004]

【発明が解決しようとする課題】この構造を用い、フォ
トリソグラフによって凹凸が形成された反射型液晶表示
装置が特開平8−184846号公報に開示されてい
る。しかし、特開平8−184846号公報に開示され
た技術の場合、ポリイミド膜を塗布・焼成し、レジスト
を塗布・露光・現像し、これをマスクとしてエッチング
することで、凹凸パターンを形成、さらにレジスト除去
後再度レジストを塗布・露光・現像し、これをマスクと
してエッチングすることでコンタクトホールパターンを
形成している。そのため、処理工程数の増加、コストア
ップ、歩留まり低下を招いていた。
Japanese Patent Application Laid-Open No. Hei 8-184846 discloses a reflection type liquid crystal display device using this structure and having unevenness formed by photolithography. However, in the case of the technology disclosed in Japanese Patent Application Laid-Open No. 8-184846, a concave / convex pattern is formed by coating and baking a polyimide film, coating, exposing and developing a resist, and etching using this as a mask. After the removal, a resist is applied, exposed and developed again, and etching is performed using the resist as a mask to form a contact hole pattern. Therefore, an increase in the number of processing steps, an increase in cost, and a decrease in yield have been caused.

【0005】また、マスクの透過量を多段に変えて露光
することにより、膜厚方向の深さを変えて凹凸を層間絶
縁膜に形成した反射板形成方法が、特開平7−1989
19号公報に開示されている。特開平7−198919
号公報に開示された技術の場合、透過量を多段に変える
マスクを用いるが、良好な散乱特性を得るためには、平
らな所を無くする必要があり、12.1SVGAアレイ
の場合、1画素内に200〜300程度の凹凸が必要で
あり、総画素数で144万画素を形成し、反射斑を無く
するため凹凸の画素間形状を均一にする必要がある。こ
のような露光を行えるマスクの製造は、非常に高価且つ
困難をきわめる。また、露光量分布がもたらす現像スピ
ード差、現像液のかかり具合等による現像スピードの分
布、これらに対するマージンをほとんど持たなく、斑の
ない良好な反射特性を有するものを安定的に得るのも難
しい。
A method of forming a reflector in which unevenness is formed on an interlayer insulating film by changing the depth in the film thickness direction by exposing the mask while changing the transmission amount of the mask in multiple steps is disclosed in Japanese Patent Laid-Open No. 7-1989.
No. 19 discloses this. JP-A-7-198919
In the case of the technique disclosed in Japanese Patent Application Laid-Open No. H11-209, a mask that changes the transmission amount in multiple stages is used. However, in order to obtain good scattering characteristics, it is necessary to eliminate a flat place. It is necessary to form irregularities of about 200 to 300 in the inside, and it is necessary to form 1.44 million pixels in total number of pixels and to make the inter-pixel shape of the irregularities uniform in order to eliminate reflection unevenness. The manufacture of a mask capable of such exposure is very expensive and difficult. Further, it is difficult to stably obtain a developing speed distribution caused by the exposure amount distribution, a developing speed distribution due to the degree of application of the developing solution, and the like, which hardly have a margin to these and have good reflection characteristics without unevenness.

【0006】この発明は、上述のような課題を解決する
ためになされたものであり、最上層に形成される反射画
素電極を走査線、信号線と重畳させてもクロストークの
増加は生じず、低電力で液晶が駆動できると共に、高開
口率化でコントラストの高い画面が得られる液晶表示装
置を得ることを第一の目的としている。また、そのよう
な液晶表示装置の製造方法を得ることを第二の目的にし
ている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and does not cause an increase in crosstalk even when a reflective pixel electrode formed on the uppermost layer is overlapped with a scanning line and a signal line. It is a first object of the present invention to provide a liquid crystal display device which can drive a liquid crystal with low power and can obtain a high contrast screen with a high aperture ratio. A second object is to obtain a method for manufacturing such a liquid crystal display device.

【0007】[0007]

【課題を解決するための手段】この発明に係わる液晶表
示装置においては、基板上のスイッチング素子上に形成
され、基板と反対側の面に凹凸が形成されると共にスイ
ッチング素子と整合するようにコンタクトホールが形成
された層間絶縁膜と、この層間絶縁膜の凹凸面上に形成
され、層間絶縁膜に形成されたコンタクトホールを介し
てスイッチング素子に接続された画素電極を備え、層間
絶縁膜はスイッチング素子上に形成された第一の感光性
樹脂層及びこの第一の感光性樹脂層上に形成された第二
の感光性樹脂層によって構成されているものである。ま
た、基板上のトランジスタ上に形成され、基板と反対側
の面に凹凸が形成されると共にドレイン電極と整合する
ようにコンタクトホールが形成された層間絶縁膜と、こ
の層間絶縁膜の凹凸面上に形成され、層間絶縁膜に形成
されたコンタクトホールを介してドレイン電極に接続さ
れた画素電極を備え、層間絶縁膜はトランジスタ上に形
成された第一の感光性樹脂層及びこの第一の感光性樹脂
層上に形成された第二の感光性樹脂層によって構成され
ているものである。
In the liquid crystal display device according to the present invention, the contact is formed on the switching element on the substrate, and the contact is formed so that the surface opposite to the substrate has irregularities and is aligned with the switching element. An interlayer insulating film having a hole formed therein; and a pixel electrode formed on the uneven surface of the interlayer insulating film and connected to the switching element via a contact hole formed in the interlayer insulating film. It is composed of a first photosensitive resin layer formed on the element and a second photosensitive resin layer formed on the first photosensitive resin layer. An interlayer insulating film formed on the transistor on the substrate, the surface opposite to the substrate having irregularities formed thereon and a contact hole formed so as to be aligned with the drain electrode; A pixel electrode connected to a drain electrode via a contact hole formed in the interlayer insulating film, wherein the interlayer insulating film includes a first photosensitive resin layer formed on the transistor and the first photosensitive resin layer. It is constituted by a second photosensitive resin layer formed on the conductive resin layer.

【0008】また、第二の感光性樹脂層は、第一の感光
性樹脂層によって高さが規制された所定パターンが、露
光によって形成されているものである。さらに、第一の
感光性樹脂層と第二の感光性樹脂層は、異なる光感度を
有するものである。また、第一の感光性樹脂層及び第二
の感光性樹脂層の少なくとも一層は、着色されているも
のである。
The second photosensitive resin layer is formed by exposing a predetermined pattern whose height is regulated by the first photosensitive resin layer. Further, the first photosensitive resin layer and the second photosensitive resin layer have different photosensitivity. At least one of the first photosensitive resin layer and the second photosensitive resin layer is colored.

【0009】また、この発明に係わる液晶表示装置の製
造方法においては、基板上にスイッチング素子を形成す
る第一の工程と、スイッチング素子上に第一の感光性樹
脂層を形成する第二の工程と、第一の感光性樹脂層を露
光することにより、スイッチング素子と整合するように
コンタクトホールを形成する第三の工程と、第一の感光
性樹脂層上に第二の感光性樹脂層を形成する第四の工程
と、第二の感光性樹脂層を露光することにより、第一の
感光性樹脂層に形成されたコンタクトホールと整合する
コンタクトホールを含む所定パターンに形成する第五の
工程と、第一の感光性樹脂層及び第二の感光性樹脂層に
形成されたコンタクトホールを介してスイッチング素子
に接続されるように、第二の感光性樹脂層上に画素電極
を形成する第六の工程を含むものである。
In the method of manufacturing a liquid crystal display device according to the present invention, a first step of forming a switching element on a substrate and a second step of forming a first photosensitive resin layer on the switching element And a third step of exposing the first photosensitive resin layer to form a contact hole so as to align with the switching element, and forming a second photosensitive resin layer on the first photosensitive resin layer. A fourth step of forming and a fifth step of exposing the second photosensitive resin layer to form a predetermined pattern including a contact hole aligned with the contact hole formed in the first photosensitive resin layer And forming a pixel electrode on the second photosensitive resin layer so as to be connected to the switching element via a contact hole formed in the first photosensitive resin layer and the second photosensitive resin layer. Six It is intended to include a degree.

【0010】さらにまた、基板上にスイッチング素子を
形成する第一の工程と、スイッチング素子上に第一の感
光性樹脂層を形成する第二の工程と、第一の感光性樹脂
層上に第一の感光性樹脂層とは光感度の異なる第二の感
光性樹脂層を形成する第三の工程と、第一の感光性樹脂
層及び第二の感光性樹脂層を露光することにより、スイ
ッチング素子と整合するようにコンタクトホールを形成
する第四の工程と、第二の感光性樹脂層を露光すること
により、所定パターンに形成する第五の工程と、コンタ
クトホールを介してスイッチング素子に接続されるよう
に、第二の感光性樹脂層上に画素電極を形成する第六の
工程を含むものである。
Further, a first step of forming a switching element on the substrate, a second step of forming a first photosensitive resin layer on the switching element, and a second step of forming a first photosensitive resin layer on the switching element. A third step of forming a second photosensitive resin layer having a different photosensitivity from the one photosensitive resin layer, and switching by exposing the first photosensitive resin layer and the second photosensitive resin layer. A fourth step of forming a contact hole so as to match the element, a fifth step of forming a predetermined pattern by exposing the second photosensitive resin layer, and connecting to the switching element through the contact hole As a result, the method includes a sixth step of forming a pixel electrode on the second photosensitive resin layer.

【0011】[0011]

【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態を図を用いて説明する。高開口率画素のTF
Tアレイを得るには、感光性樹脂からなる層間絶縁膜で
アレイ基板上を平坦にし、層間絶縁膜の下層にある制御
電極等とオーバラップさせ、層間絶縁膜上に広い面積を
有する画素電極を形成し、画素電極と層間絶縁膜に開け
られたコンタクトホールを介してドレイン電極とを接続
することが有効である。この発明は、低誘導率(<4)
の樹脂を積層構造にし、層間絶縁膜として用いた。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, embodiments of the present invention will be described with reference to the drawings. High aperture ratio pixel TF
To obtain a T-array, the array substrate is made flat with an interlayer insulating film made of a photosensitive resin, and is overlapped with a control electrode or the like under the interlayer insulating film, and a pixel electrode having a large area is formed on the interlayer insulating film. It is effective to form and connect the pixel electrode to the drain electrode through a contact hole formed in the interlayer insulating film. The invention provides a low induction (<4)
Was formed into a laminated structure and used as an interlayer insulating film.

【0012】図1は、この発明の実施の形態1によるT
FTアレイ基板を示す断面図である。図において、1は
絶縁性基板、2aは絶縁性基板1上に形成されたゲート
電極、3は絶縁性基板1上に形成された共通電極配線、
4はゲート電極2及び共通電極配線3上に形成されたゲ
ート絶縁膜、5はゲート絶縁膜4上に形成された半導体
膜であるアモルファスシリコン膜(以下a−Si膜とい
う)、6はa−Si膜5上に形成された不純物をドープ
した低抵抗アモルファスシリコン膜(以下n+−a−S
i膜という)で、オーミックコンタクト膜である。7a
はn+−a−Si膜6上に形成されたソース電極、8は
+−a−Si膜6上に形成されたドレイン電極であ
る。9はソース電極7aとドレイン電極8間に形成され
るチャネル部である。10はソース電極7a及びドレイ
ン電極8及びチャネル部を覆うように形成されたパッシ
ベーション膜、11はパッシベーション膜10上に形成
された層間絶縁膜で、第一の感光性樹脂層である第一の
層間絶縁膜11aと、第二の感光性樹脂層である第二の
層間絶縁膜11bによって構成される。12は層間絶縁
膜11に、ドレイン電極8と整合するように形成された
コンタクトホール、13はコンタクトホール12を通じ
てドレイン電極8と接続され、層間絶縁膜11上に形成
された反射画素電極である。
FIG. 1 is a block diagram of a first embodiment of the present invention.
It is sectional drawing which shows an FT array substrate. In the figure, 1 is an insulating substrate, 2a is a gate electrode formed on the insulating substrate 1, 3 is a common electrode wiring formed on the insulating substrate 1,
4 is a gate insulating film formed on the gate electrode 2 and the common electrode wiring 3, 5 is an amorphous silicon film (hereinafter referred to as an a-Si film) which is a semiconductor film formed on the gate insulating film 4, and 6 is an a-Si film. An impurity-doped low-resistance amorphous silicon film (hereinafter referred to as n + -a-S) formed on the Si film 5.
and an ohmic contact film. 7a
Denotes a source electrode formed on the n + -a-Si film 6, and 8 denotes a drain electrode formed on the n + -a-Si film 6. Reference numeral 9 denotes a channel portion formed between the source electrode 7a and the drain electrode 8. Reference numeral 10 denotes a passivation film formed so as to cover the source electrode 7a, the drain electrode 8, and the channel portion, and reference numeral 11 denotes an interlayer insulating film formed on the passivation film 10, which is a first interlayer which is a first photosensitive resin layer. It is composed of an insulating film 11a and a second interlayer insulating film 11b which is a second photosensitive resin layer. Reference numeral 12 denotes a contact hole formed in the interlayer insulating film 11 so as to match the drain electrode 8, and reference numeral 13 denotes a reflective pixel electrode formed on the interlayer insulating film 11 and connected to the drain electrode 8 through the contact hole 12.

【0013】図2は、この発明の実施の形態1によるT
FTアレイ基板を示す平面図である。図1は、図2のA
−A’断面を示している。図2において、3、7a、
8、9、12、13は図1におけるものと同一のもので
ある。2はゲート電極2aに接続された走査線であるゲ
ート電極配線、7はソース電極7aに接続された信号線
であるソース電極配線である。図3は、この発明の実施
の形態1によるTFTアレイ基板の製造工程を示す断面
図であり、図(a)〜図(d)は各製造工程を示してい
る。図3において、1、2a、3〜6、7a、8〜13
は図1におけるものと同一のものである。
FIG. 2 shows T according to the first embodiment of the present invention.
FIG. 3 is a plan view showing an FT array substrate. FIG.
The section taken along line -A 'is shown. In FIG. 2, 3, 7a,
8, 9, 12, and 13 are the same as those in FIG. Reference numeral 2 denotes a gate electrode wiring serving as a scanning line connected to the gate electrode 2a, and reference numeral 7 denotes a source electrode wiring serving as a signal line connected to the source electrode 7a. 3A to 3D are cross-sectional views illustrating a manufacturing process of the TFT array substrate according to Embodiment 1 of the present invention, and FIGS. 3A to 3D illustrate the respective manufacturing processes. 3, 1, 2a, 3-6, 7a, 8-13
Are the same as those in FIG.

【0014】次に、この発明の実施の形態1による液晶
表示装置のTFTアレイ基板の製造方法を、図3を用い
て説明する。図3(a)に示すように、ガラス等からな
る絶縁性基板1にスパッタ法等を用いてCrを成膜し、
フォトリソグラフィ法にて走査線であるゲート電極配線
2及び共通電極配線3を形成する。次に、プラズマCV
D法等を用いて窒化シリコンからなるゲート絶縁膜4、
a−Si膜5、不純物をドープしたn+−a−Si膜6
を順次成膜し、フォトリソグラフィ法を用いてa−Si
膜5、n+−a−Si膜6をパターニングした半導体層
を形成する。次にスパッタリング法、フォトリソグラフ
ィ法により、半導体層のチャネル部9ならびに信号線で
あるソース電極配線7、ドレイン電極8を形成してTF
Tを形成する(第一の工程)。
Next, a method of manufacturing a TFT array substrate of a liquid crystal display according to Embodiment 1 of the present invention will be described with reference to FIG. As shown in FIG. 3A, a Cr film is formed on an insulating substrate 1 made of glass or the like by using a sputtering method or the like.
A gate electrode wiring 2 and a common electrode wiring 3 which are scanning lines are formed by photolithography. Next, plasma CV
A gate insulating film 4 made of silicon nitride by using the D method or the like;
a-Si film 5, n + -a-Si film 6 doped with impurities
Are sequentially formed, and a-Si is formed using a photolithography method.
A semiconductor layer is formed by patterning the film 5 and the n + -a-Si film 6. Next, a channel portion 9 of the semiconductor layer and a source electrode wiring 7 and a drain electrode 8 which are signal lines are formed by a sputtering method and a photolithography method.
Form T (first step).

【0015】ドレイン電極8の一端は無機絶縁膜のゲー
ト絶縁膜4を挟み、画素電極13エリア内で、下層低抵
抗金属で形成された共通電極配線3と対向し容量を形成
する構造である。次にトランジスタ保護のパッシベーシ
ョン膜10をCVD方等で成膜(図3(a))した後、
感光性を有する低誘電率(<4)のアクリル系樹脂をT
FT及び制御配線による段差を無くし、表面が平坦化さ
れるように塗布し(第二の工程)、フォトリソグラフィ
法で、共通電極配線3と対向し容量を形成するドレイン
電極8上にコンタクトホール12を設けて(第三の工
程)、焼成し、第一の層間絶縁膜11aを形成する(図
3(b))。次に第一の層間絶縁膜11a上に第一の層
間絶縁膜11aと同じ感光性樹脂を塗布し(第四の工
程)、フォトリソグラフィ法でゲート電極配線2上、ソ
ース電極配線7上及び容量形成位置の一部を除く画素内
に凸パターンと、第一の層間絶縁膜11aに設けられた
コンタクトホール12に整合した抜きパターンを形成し
(第五の工程)、第二の層間絶縁膜11bを形成する。
One end of the drain electrode 8 has a structure in which the gate insulating film 4 made of an inorganic insulating film is interposed and the common electrode wiring 3 formed of a low-layer low-resistance metal is opposed to form a capacitor in the pixel electrode 13 area. Next, a passivation film 10 for protecting the transistor is formed by a CVD method or the like (FIG. 3A).
Acrylic resin with photosensitivity and low dielectric constant (<4)
The coating is applied so that the step due to the FT and the control wiring is eliminated and the surface is flattened (second step), and the contact hole 12 is formed on the drain electrode 8 facing the common electrode wiring 3 and forming a capacitor by photolithography. Is provided (third step) and baked to form a first interlayer insulating film 11a (FIG. 3B). Next, the same photosensitive resin as that of the first interlayer insulating film 11a is applied on the first interlayer insulating film 11a (fourth step), and the gate electrode wiring 2, the source electrode wiring 7 and the capacitor are formed by photolithography. A convex pattern is formed in the pixel excluding a part of the formation position, and a punched pattern matching the contact hole 12 provided in the first interlayer insulating film 11a is formed (fifth step), and the second interlayer insulating film 11b is formed. To form

【0016】層間絶縁膜11は、ポジ型感光性のアクリ
ル樹脂(JSR製PC−335:i線、h線感光品)を
用い、第一の層間絶縁膜及び第二の層間絶縁膜共、厚さ
約2μmになるよう塗布し、h線のステッパー露光機を
用い400mj/cm2でそれぞれ露光・現像した。第
二の層間絶縁膜11bに設けられた凸パターンは、第一
の層間絶縁膜11aの上面で高さ規制される。現像液
は、弱アルカリ現像液(TMAH0.4wt%)を用い
た。現像した後、各層共に200〜230°Cで約1時
間焼成されている。次に、コンタクトホール12内のパ
ッシベーション膜10をエッチングし、ドレイン電極8
をコンタクトホール12内に露出させる(図3
(C))。このとき同時に、端子(トランスファー電極
を含む)コンタクト部のパッシベーション膜10も除去
される(図示せず)。層間絶縁膜11上、コンタクトホ
ール12内にAl等の高反射膜を成膜し、レジストマス
クを用いて個々の画素部に対応した反射画素電極13を
形成する(第六の工程)。
The interlayer insulating film 11 is made of a positive-type photosensitive acrylic resin (PC-335 manufactured by JSR: i-line or h-line photosensitive product). The first interlayer insulating film and the second interlayer insulating film are both thick. It was applied to a thickness of about 2 μm and exposed and developed at 400 mj / cm 2 using an h-line stepper exposure machine. The height of the convex pattern provided on the second interlayer insulating film 11b is regulated on the upper surface of the first interlayer insulating film 11a. As a developing solution, a weak alkaline developing solution (TMAH 0.4 wt%) was used. After the development, each layer is baked at 200 to 230 ° C. for about 1 hour. Next, the passivation film 10 in the contact hole 12 is etched to form the drain electrode 8.
Is exposed in the contact hole 12 (FIG. 3).
(C)). At this time, the passivation film 10 at the terminal (including the transfer electrode) contact portion is also removed (not shown). A highly reflective film of Al or the like is formed on the interlayer insulating film 11 in the contact hole 12, and a reflective pixel electrode 13 corresponding to each pixel portion is formed using a resist mask (sixth step).

【0017】反射画素電極13は、層間絶縁膜11及び
パッシベーション膜10に開けられたコンタクトホール
12を介してドレイン電極8と接続される(図3
(d))。反射画素電極13は高さ規制された凸パター
ンを有する第二の層間絶縁膜11b上に形成されてお
り、斑の無い反射面が得られる。反射膜としては、Al
膜以外にも高反射を有する銀等を用いてもよい。層間絶
縁膜11は、十分厚く形成されており、反射画素電極1
3を走査線、信号線と重畳して形成することが可能で、
画素最上層構造であり、低電力で十分に液晶駆動できる
と共に、高開口率化できコントラストの高い画面が得ら
れた。このようにして形成されたTFTアレイ基板と、
他の透明絶縁性基板に対向電極が形成された対向基板の
表面に配向膜を形成後対向させ、この間に液晶材料を注
入することにより反射型液晶表示装置を形成する。
The reflective pixel electrode 13 is connected to the drain electrode 8 via a contact hole 12 formed in the interlayer insulating film 11 and the passivation film 10 (FIG. 3).
(D)). The reflection pixel electrode 13 is formed on the second interlayer insulating film 11b having a height-regulated convex pattern, and a reflection surface without spots can be obtained. As the reflection film, Al
Silver or the like having high reflection may be used other than the film. The interlayer insulating film 11 is formed sufficiently thick, and the reflective pixel electrode 1
3 can be formed so as to overlap the scanning line and the signal line.
It has a pixel top layer structure, can drive liquid crystal sufficiently with low power, has a high aperture ratio, and has a high contrast screen. A TFT array substrate thus formed;
A reflective liquid crystal display device is formed by forming an alignment film on the surface of a counter substrate on which a counter electrode is formed on another transparent insulating substrate and then facing the alignment film, and injecting a liquid crystal material during this.

【0018】以上のような工程によれば、低電力、高性
能、高開口率なTFTアレイ基板が安定的に得られ、表
示不良の削減によるコスト低減が可能なTFTアレイ基
板が製造できる。また、層間絶縁膜11のどちらか1
層、または2層共を有色(黒色樹脂)な樹脂で形成する
ことで、不要部からの反射を押さえることができる。さ
らに、層間絶縁膜11の凸パターン寸法は、大小の物を
ランダムに配置しても良い。実施の形態1では窒化膜な
どのパッシベーション膜10が設けられているが、なく
ても同様の効果が得られる。
According to the above steps, a TFT array substrate having low power, high performance, and high aperture ratio can be stably obtained, and a TFT array substrate capable of reducing costs by reducing display defects can be manufactured. In addition, either one of the interlayer insulating films 11
By forming the layer or both layers with a colored (black resin) resin, reflection from unnecessary portions can be suppressed. Further, the size of the convex pattern of the interlayer insulating film 11 may be randomly large or small. In the first embodiment, the passivation film 10 such as a nitride film is provided, but the same effect can be obtained without it.

【0019】実施の形態2.図4は、この発明の実施の
形態2によるTFTアレイ基板の製造工程を示す断面図
であり、図4(a)〜図4(d)は製造工程を示してい
る。図4において、1、2a、3〜6、7a、8〜13
は図1におけるものと同一のものである。
Embodiment 2 4A to 4D are cross-sectional views illustrating a manufacturing process of the TFT array substrate according to Embodiment 2 of the present invention, and FIGS. 4A to 4D illustrate the manufacturing process. In FIG. 4, 1, 2a, 3 to 6, 7a, and 8 to 13
Are the same as those in FIG.

【0020】この実施の形態2は、実施の形態1と基本
的に同様の方法を用いる。実施の形態1の図3(a)と
同様にして図4(a)に示すTFTを形成する(第一の
工程)。次に図4(b)に示すように、配線、TFT、
電極等を形成した絶縁性基板1上に低誘電率(<4)の
感光有機樹脂を二層に形成し、すなわち、第一の層間絶
縁膜11aの形成(第二の工程)及び第二の層間絶縁膜
11bの形成(第三の工程)を行い、フォトリソグラフ
ィ法を用いて露光、現像し、ゲート電極配線2上、ソー
ス電極配線7上及び容量形成位置の一部を除く画素内に
適度の凹凸と、共通電極配線3と対向し容量を形成する
ドレイン電極8上にコンタクトホールを形成する。
In the second embodiment, a method basically similar to that of the first embodiment is used. The TFT shown in FIG. 4A is formed in the same manner as in FIG. 3A of the first embodiment (first step). Next, as shown in FIG.
The photosensitive organic resin having a low dielectric constant (<4) is formed in two layers on the insulating substrate 1 on which the electrodes and the like are formed, that is, the formation of the first interlayer insulating film 11a (the second step) and the formation of the second The interlayer insulating film 11b is formed (third step), exposed and developed using a photolithography method, and is appropriately formed on the gate electrode wiring 2, on the source electrode wiring 7, and inside the pixel except for a part of the capacitance forming position. And a contact hole is formed on the drain electrode 8 facing the common electrode wiring 3 and forming a capacitance.

【0021】層間絶縁膜11である感光性有機樹脂は2
層構造であり、1層目の第一の層間絶縁膜11aのUV
感度を、2層目の第二の層間絶縁膜11bのUV感度よ
り落としたもので構成し、コンタクトホール12の形成
には1層目の感光性有機樹脂を露光できる露光量である
UV光1を用い(第四の工程)、画素内の凹凸の形成に
は2層目の感光性有機樹脂を露光できる露光量であるU
V光2を用いて(第五の工程)露光する分割露光方式と
した。露光後、弱アルカリ現像液(TMAH0.4wt
%)を用いて現像した後、200〜230°Cで約1時
間焼成し、画素内凹凸とコンタクトホール12を有する
層間絶縁膜11を形成した。
The photosensitive organic resin which is the interlayer insulating film 11 is 2
It has a layer structure, and the UV of the first interlayer insulating film 11a of the first layer is
The sensitivity is configured to be lower than the UV sensitivity of the second interlayer insulating film 11b of the second layer, and the contact hole 12 is formed by UV light 1 which is an exposure amount capable of exposing the photosensitive organic resin of the first layer. (Fourth step) is used to form the unevenness in the pixel.
A division exposure method in which exposure was performed using V light 2 (fifth step). After exposure, a weak alkaline developer (TMAH 0.4wt
%), And baked at 200 to 230 ° C. for about 1 hour to form an interlayer insulating film 11 having unevenness in a pixel and a contact hole 12.

【0022】1層目と2層目の感光性有機樹脂のUV感
度を極端に変えることで、画素内の凹凸形成のパターン
を露光したUV光2で、1層目の感光性有機樹脂は殆ど
感光されず現像時、1層目の感光性有機樹脂がストップ
層として働き、2層目の感光性有機樹脂の凹凸の深さが
規定される。次に、図4(c)のように、コンタクトホ
ール12内にドレイン電極8を露出させ、図4(d)に
示すように、層間絶縁膜11上にソース電極配線7、ゲ
ート電極配線2と重畳し、コンタクトホール12を介し
てドレイン電極8と接続した反射画素電極13を形成す
る(第六の工程)。
By extremely changing the UV sensitivity of the photosensitive organic resin of the first layer and the second layer, the photosensitive organic resin of the first layer is almost completely exposed to the UV light 2 exposing the pattern for forming the unevenness in the pixel. At the time of development without exposure, the photosensitive organic resin of the first layer functions as a stop layer, and the depth of the unevenness of the photosensitive organic resin of the second layer is defined. Next, the drain electrode 8 is exposed in the contact hole 12 as shown in FIG. 4C, and the source electrode wiring 7 and the gate electrode wiring 2 are formed on the interlayer insulating film 11 as shown in FIG. A reflective pixel electrode 13 that overlaps and is connected to the drain electrode 8 via the contact hole 12 is formed (sixth step).

【0023】実施の形態2による反射型液晶表示装置の
製造方法においても、実施の形態1と同様の効果が得ら
れる。実施の形態2では、従来のスピン方式によって感
光性有機樹脂を形成する方法は適しておらず、スリット
アンドスピン法や、2層に感光剤層を形成したフィルム
をラミネートさせる方法で感光性樹脂を形成するのが適
している。
In the method of manufacturing the reflection type liquid crystal display device according to the second embodiment, the same effect as in the first embodiment can be obtained. In the second embodiment, the conventional method of forming a photosensitive organic resin by a spin method is not suitable, and the photosensitive resin is formed by a slit-and-spin method or a method of laminating a film having a photosensitive agent layer formed on two layers. It is suitable to form.

【0024】[0024]

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。基板上
のスイッチング素子上に形成され、基板と反対側の面に
凹凸が形成されると共にスイッチング素子と整合するよ
うにコンタクトホールが形成された層間絶縁膜と、この
層間絶縁膜の凹凸面上に形成され、層間絶縁膜に形成さ
れたコンタクトホールを介してスイッチング素子に接続
された画素電極を備え、層間絶縁膜はスイッチング素子
上に形成された第一の感光性樹脂層及びこの第一の感光
性樹脂層上に形成された第二の感光性樹脂層によって構
成されているので、露光することによって、層間絶縁膜
上に凹凸を形成することができる。
Since the present invention is configured as described above, it has the following effects. An interlayer insulating film formed on the switching element on the substrate and having a contact hole formed so as to be aligned with the switching element and having an uneven surface on the surface opposite to the substrate; and an uneven surface of the interlayer insulating film. A pixel electrode connected to the switching element via a contact hole formed in the interlayer insulating film, wherein the interlayer insulating film is formed on the switching element by a first photosensitive resin layer and the first photosensitive resin layer. Since it is constituted by the second photosensitive resin layer formed on the conductive resin layer, it is possible to form irregularities on the interlayer insulating film by exposing.

【0025】また、基板上のトランジスタ上に形成さ
れ、基板と反対側の面に凹凸が形成されると共にドレイ
ン電極と整合するようにコンタクトホールが形成された
層間絶縁膜と、この層間絶縁膜の凹凸面上に形成され、
層間絶縁膜に形成されたコンタクトホールを介してドレ
イン電極に接続された画素電極を備え、層間絶縁膜はト
ランジスタ上に形成された第一の感光性樹脂層及びこの
第一の感光性樹脂層上に形成された第二の感光性樹脂層
によって構成されているので、露光することによって、
層間絶縁膜上に凹凸を形成することができる。
Further, an interlayer insulating film formed on the transistor on the substrate and having a contact hole formed so as to have irregularities on the surface opposite to the substrate and to be aligned with the drain electrode; Formed on uneven surface,
A pixel electrode connected to the drain electrode via a contact hole formed in the interlayer insulating film, wherein the interlayer insulating film is formed on the first photosensitive resin layer formed on the transistor and on the first photosensitive resin layer; Because it is constituted by the second photosensitive resin layer formed in, by exposing,
Irregularities can be formed on the interlayer insulating film.

【0026】また、第二の感光性樹脂層は、露光により
第一の感光性樹脂層によって高さが規制された所定の凹
凸パターンを形成することができる。さらに、第一の感
光性樹脂層と第二の感光性樹脂層は、異なる光感度を有
するので、露光量を変えることによって簡単にコンタク
トホールと凹凸パターンを形成することができる。
The second photosensitive resin layer can form a predetermined uneven pattern whose height is regulated by the first photosensitive resin layer by exposure. Further, since the first photosensitive resin layer and the second photosensitive resin layer have different photosensitivities, the contact holes and the concavo-convex pattern can be easily formed by changing the exposure amount.

【0027】また、第一の感光性樹脂層及び第二の感光
性樹脂層の少なくとも一層は、着色されているので、不
要部からの反射を抑制することができる。
Further, since at least one of the first photosensitive resin layer and the second photosensitive resin layer is colored, reflection from unnecessary portions can be suppressed.

【0028】また、この発明に係わる液晶表示装置の製
造方法においては、基板上にスイッチング素子を形成す
る第一の工程と、スイッチング素子上に第一の感光性樹
脂層を形成する第二の工程と、第一の感光性樹脂層を露
光することにより、スイッチング素子と整合するように
コンタクトホールを形成する第三の工程と、第一の感光
性樹脂層上に第二の感光性樹脂層を形成する第四の工程
と、第二の感光性樹脂層を露光することにより、第一の
感光性樹脂層に形成されたコンタクトホールと整合する
コンタクトホールを含む所定パターンに形成する第五の
工程と、第一の感光性樹脂層及び第二の感光性樹脂層に
形成されたコンタクトホールを介してスイッチング素子
に接続されるように、第二の感光性樹脂層上に画素電極
を形成する第六の工程を含むので、露光することによ
り、第二の感光性樹脂層に凹凸パターンを形成すること
ができる。
In the method for manufacturing a liquid crystal display device according to the present invention, a first step of forming a switching element on a substrate and a second step of forming a first photosensitive resin layer on the switching element And a third step of exposing the first photosensitive resin layer to form a contact hole so as to align with the switching element, and forming a second photosensitive resin layer on the first photosensitive resin layer. A fourth step of forming and a fifth step of exposing the second photosensitive resin layer to form a predetermined pattern including a contact hole aligned with the contact hole formed in the first photosensitive resin layer And forming a pixel electrode on the second photosensitive resin layer so as to be connected to the switching element via a contact hole formed in the first photosensitive resin layer and the second photosensitive resin layer. Six Since including the extent, by exposing, it is possible to form an uneven pattern on the second photosensitive resin layer.

【0029】さらにまた、基板上にスイッチング素子を
形成する第一の工程と、スイッチング素子上に第一の感
光性樹脂層を形成する第二の工程と、第一の感光性樹脂
層上に第一の感光性樹脂層とは光感度の異なる第二の感
光性樹脂層を形成する第三の工程と、第一の感光性樹脂
層及び第二の感光性樹脂層を露光することにより、スイ
ッチング素子と整合するようにコンタクトホールを形成
する第四の工程と、第二の感光性樹脂層を露光すること
により、所定パターンに形成する第五の工程と、コンタ
クトホールを介してスイッチング素子に接続されるよう
に、第二の感光性樹脂層上に画素電極を形成する第六の
工程を含むので、露光することにより、第二の感光性樹
脂層に凹凸パターンを形成することができる。
Furthermore, a first step of forming a switching element on the substrate, a second step of forming a first photosensitive resin layer on the switching element, and a second step of forming a first photosensitive resin layer on the switching element. A third step of forming a second photosensitive resin layer having a different photosensitivity from the one photosensitive resin layer, and switching by exposing the first photosensitive resin layer and the second photosensitive resin layer. A fourth step of forming a contact hole so as to match the element, a fifth step of forming a predetermined pattern by exposing the second photosensitive resin layer, and connecting to the switching element through the contact hole As described above, since the sixth step of forming a pixel electrode on the second photosensitive resin layer is included, a pattern of concavities and convexities can be formed on the second photosensitive resin layer by exposure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるTFTアレイ
基板を示す断面図である。
FIG. 1 is a sectional view showing a TFT array substrate according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1によるTFTアレイ
基板を示す平面図である。
FIG. 2 is a plan view showing a TFT array substrate according to the first embodiment of the present invention.

【図3】 この発明の実施の形態1によるTFTアレイ
基板の製造工程を示す断面図である。
FIG. 3 is a sectional view illustrating a manufacturing process of the TFT array substrate according to the first embodiment of the present invention;

【図4】 この発明の実施の形態2によるTFTアレイ
基板の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step of manufacturing a TFT array substrate according to Embodiment 2 of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板、 2 ゲート電極配線、 2a ゲー
ト電極、3 共通電極配線、 4 ゲート絶縁膜、 5
a−Si膜、6 n+−a−Si膜、 7 ソース電
極配線、 7a ソース電極、8 ドレイン電極、 9
チャネル部、 10 パッシベーション膜、11 層
間絶縁膜、 11a 第一の層間絶縁膜、11b 第二
の層間絶縁膜、12 コンタクトホール、13 反射画
素電極。
DESCRIPTION OF SYMBOLS 1 Insulating substrate, 2 Gate electrode wiring, 2a Gate electrode, 3 Common electrode wiring, 4 Gate insulating film, 5
a-Si film, 6 n + -a-Si film, 7 source electrode wiring, 7a source electrode, 8 drain electrode, 9
Channel section, 10 passivation film, 11 interlayer insulating film, 11a first interlayer insulating film, 11b second interlayer insulating film, 12 contact holes, 13 reflective pixel electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 (72)発明者 中口 佳祐 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 (72)発明者 石川 敬充 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Fターム(参考) 2H090 HA06 HB07X LA01 LA20 2H091 FA16Z GA07 LA12 LA16 LA17 5C094 AA43 AA44 BA03 BA43 CA19 DA15 EA03 EA04 EA06 EA07 FA04 FB01 FB20 GB01 5F110 AA09 AA18 CC07 DD02 EE04 EE44 FF03 FF30 GG02 GG15 GG45 HK09 HK16 HK33 HK35 HM04 NN03 NN24 NN27 NN35 NN36 NN40 QQ09 QQ19 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 (72) Inventor Keisuke Nakaguchi 997 Miyoshi, Nishi-Koshi-cho, Kikuchi-gun, Kumamoto Prefecture Advanced Display Co., Ltd. (72) Inventor Takamitsu Ishikawa 997 Miyoshi, Nishi-Goshi-cho, Kikuchi-gun, Kumamoto Prefecture F-Term in Advanced Display Co., Ltd. EA06 EA07 FA04 FB01 FB20 GB01 5F110 AA09 AA18 CC07 DD02 EE04 EE44 FF03 FF30 GG02 GG15 GG45 HK09 HK16 HK33 HK35 HM04 NN03 NN24 NN27 NN35 NN36 NN40 QQ09 QQ19

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査線と、この走査線に交差する
ように形成された複数の信号線の交点に配置されたスイ
ッチング素子が形成された基板を有する液晶表示装置に
おいて、上記基板上のスイッチング素子上に形成され、
基板と反対側の面に凹凸が形成されると共に上記スイッ
チング素子と整合するようにコンタクトホールが形成さ
れた層間絶縁膜、この層間絶縁膜の凹凸面上に形成さ
れ、上記層間絶縁膜に形成されたコンタクトホールを介
して上記スイッチング素子に接続された画素電極を備
え、上記層間絶縁膜は上記スイッチング素子上に形成さ
れた第一の感光性樹脂層及びこの第一の感光性樹脂層上
に形成された第二の感光性樹脂層によって構成されてい
ることを特徴とする液晶表示装置。
1. A liquid crystal display device comprising: a substrate having a plurality of scanning lines and a switching element formed at an intersection of a plurality of signal lines formed to intersect the scanning lines; Formed on the switching element,
An interlayer insulating film in which concavities and convexities are formed on a surface opposite to the substrate and a contact hole is formed so as to match the switching element, formed on the concavo-convex surface of the interlayer insulating film, and formed on the interlayer insulating film; A pixel electrode connected to the switching element through a contact hole, wherein the interlayer insulating film is formed on the first photosensitive resin layer formed on the switching element and on the first photosensitive resin layer. A liquid crystal display device comprising a second photosensitive resin layer formed as described above.
【請求項2】 複数の走査線と、この走査線に交差する
ように形成された複数の信号線と、上記走査線と信号線
の交点に配置され走査線に接続されたゲート電極及び信
号線に接続されたソース電極及びドレイン電極を有する
トランジスタが形成された基板を有する液晶表示装置に
おいて、上記基板上のトランジスタ上に形成され、基板
と反対側の面に凹凸が形成されると共に上記ドレイン電
極と整合するようにコンタクトホールが形成された層間
絶縁膜、この層間絶縁膜の凹凸面上に形成され、上記層
間絶縁膜に形成されたコンタクトホールを介して上記ド
レイン電極に接続された画素電極を備え、上記層間絶縁
膜は上記トランジスタ上に形成された第一の感光性樹脂
層及びこの第一の感光性樹脂層上に形成された第二の感
光性樹脂層によって構成されていることを特徴とする液
晶表示装置。
2. A plurality of scanning lines, a plurality of signal lines formed so as to intersect the scanning lines, a gate electrode and a signal line arranged at the intersection of the scanning lines and the signal lines and connected to the scanning lines. A liquid crystal display device having a substrate on which a transistor having a source electrode and a drain electrode connected to the substrate is formed. The liquid crystal display device is formed on the transistor on the substrate. An interlayer insulating film in which a contact hole is formed so as to match with a pixel electrode formed on an uneven surface of the interlayer insulating film and connected to the drain electrode through a contact hole formed in the interlayer insulating film; The interlayer insulating film comprises a first photosensitive resin layer formed on the transistor and a second photosensitive resin layer formed on the first photosensitive resin layer. A liquid crystal display device comprising:
【請求項3】 第二の感光性樹脂層は、第一の感光性樹
脂層によって高さが規制された所定パターンが、露光に
よって形成されていることを特徴とする請求項1または
請求項2記載の液晶表示装置。
3. The second photosensitive resin layer, wherein a predetermined pattern whose height is regulated by the first photosensitive resin layer is formed by exposure. The liquid crystal display device as described in the above.
【請求項4】 第一の感光性樹脂層と第二の感光性樹脂
層は、異なる光感度を有することを特徴とする請求項1
または請求項2記載の液晶表示装置。
4. The method according to claim 1, wherein the first photosensitive resin layer and the second photosensitive resin layer have different light sensitivities.
Or the liquid crystal display device according to claim 2.
【請求項5】 第一の感光性樹脂層及び第二の感光性樹
脂層の少なくとも一層は、着色されていることを特徴と
する請求項1〜請求項4のいずれか一項記載の液晶表示
装置。
5. The liquid crystal display according to claim 1, wherein at least one of the first photosensitive resin layer and the second photosensitive resin layer is colored. apparatus.
【請求項6】 基板上にスイッチング素子を形成する第
一の工程、上記スイッチング素子上に第一の感光性樹脂
層を形成する第二の工程、上記第一の感光性樹脂層を露
光することにより、上記スイッチング素子と整合するよ
うにコンタクトホールを形成する第三の工程、上記第一
の感光性樹脂層上に第二の感光性樹脂層を形成する第四
の工程、上記第二の感光性樹脂層を露光することによ
り、第一の感光性樹脂層に形成されたコンタクトホール
と整合するコンタクトホールを含む所定パターンに形成
する第五の工程、第一の感光性樹脂層及び第二の感光性
樹脂層に形成されたコンタクトホールを介してスイッチ
ング素子に接続されるように、上記第二の感光性樹脂層
上に画素電極を形成する第六の工程を含むことを特徴と
する液晶表示装置の製造方法。
6. A first step of forming a switching element on a substrate, a second step of forming a first photosensitive resin layer on the switching element, and exposing the first photosensitive resin layer. A third step of forming a contact hole so as to be aligned with the switching element, a fourth step of forming a second photosensitive resin layer on the first photosensitive resin layer, A fifth step of exposing the conductive resin layer to form a predetermined pattern including a contact hole that matches the contact hole formed in the first photosensitive resin layer, the first photosensitive resin layer and the second step A liquid crystal display comprising a sixth step of forming a pixel electrode on the second photosensitive resin layer so as to be connected to a switching element via a contact hole formed in the photosensitive resin layer. Equipment made Construction method.
【請求項7】 基板上にスイッチング素子を形成する第
一の工程、上記スイッチング素子上に第一の感光性樹脂
層を形成する第二の工程、上記第一の感光性樹脂層上に
第一の感光性樹脂層とは光感度の異なる第二の感光性樹
脂層を形成する第三の工程、第一の感光性樹脂層及び第
二の感光性樹脂層を露光することにより、上記スイッチ
ング素子と整合するようにコンタクトホールを形成する
第四の工程、第二の感光性樹脂層を露光することによ
り、所定パターンに形成する第五の工程、上記コンタク
トホールを介して上記スイッチング素子に接続されるよ
うに、上記第二の感光性樹脂層上に画素電極を形成する
第六の工程を含むことを特徴とする液晶表示装置の製造
方法。
7. A first step of forming a switching element on a substrate, a second step of forming a first photosensitive resin layer on the switching element, and a first step of forming a first photosensitive resin layer on the switching element. The third step of forming a second photosensitive resin layer having a different photosensitivity from the photosensitive resin layer of the above, by exposing the first photosensitive resin layer and the second photosensitive resin layer, the switching element A fourth step of forming a contact hole so as to match with, a fifth step of forming a predetermined pattern by exposing the second photosensitive resin layer, connected to the switching element via the contact hole A method for manufacturing a liquid crystal display device, comprising: forming a pixel electrode on the second photosensitive resin layer.
JP11221457A 1999-08-04 1999-08-04 Liquid crystal display device and its production Pending JP2001042304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11221457A JP2001042304A (en) 1999-08-04 1999-08-04 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11221457A JP2001042304A (en) 1999-08-04 1999-08-04 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JP2001042304A true JP2001042304A (en) 2001-02-16

Family

ID=16767035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11221457A Pending JP2001042304A (en) 1999-08-04 1999-08-04 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JP2001042304A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046090A (en) * 2001-07-21 2003-02-14 Samsung Electronics Co Ltd Substrate for liquid crystal display panel and method of manufacturing the same
JP2004221562A (en) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc Process for fabricating organic thin film transistor element, organic thin film transistor element fabricated by that process, and organic thin film transistor element sheet
JP2008209732A (en) * 2007-02-27 2008-09-11 Sharp Corp Thin film transistor array substrate, manufacturing method thereof and liquid crystal display device
US7903210B2 (en) 2001-01-25 2011-03-08 Sharp Kk Reflection type liquid crystal display device and manufacturing method thereof
US7973893B2 (en) 2001-01-25 2011-07-05 Sharp Kabushiki Kaisha Method of manufacturing a substrate for a liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903210B2 (en) 2001-01-25 2011-03-08 Sharp Kk Reflection type liquid crystal display device and manufacturing method thereof
US7973893B2 (en) 2001-01-25 2011-07-05 Sharp Kabushiki Kaisha Method of manufacturing a substrate for a liquid crystal display device
JP2003046090A (en) * 2001-07-21 2003-02-14 Samsung Electronics Co Ltd Substrate for liquid crystal display panel and method of manufacturing the same
JP2004221562A (en) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc Process for fabricating organic thin film transistor element, organic thin film transistor element fabricated by that process, and organic thin film transistor element sheet
JP2008209732A (en) * 2007-02-27 2008-09-11 Sharp Corp Thin film transistor array substrate, manufacturing method thereof and liquid crystal display device

Similar Documents

Publication Publication Date Title
US7626206B2 (en) Liquid crystal display device and fabricating method thereof
US7777853B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
KR101430610B1 (en) Liquid crystal display panel and method for manufacturing the same.
US6597420B2 (en) Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
JP2002202503A (en) Liquid crystal display device
JP2003337338A (en) Liquid crystal display apparatus and method for manufacturing the same
US5767927A (en) Liquid crystal display with pixel electrode divided in two by common electrode line
JP3992393B2 (en) Method for manufacturing reflective liquid crystal display device and mask for manufacturing reflective liquid crystal display device
US6808868B2 (en) Method for manufacturing a substrate for a display panel
KR20000058153A (en) Reflection type liquid crystal display and manufacturing method thereof, and manufacturing mask for reflection type liquid crystal display
JP2002277899A (en) Active matrix liquid crystal display and its manufacturing method
JP2000206564A (en) Reflection type liquid crystal display device and its production
JP4034470B2 (en) Liquid crystal display device and manufacturing method thereof
JP2001042304A (en) Liquid crystal display device and its production
JP2000338524A5 (en)
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JP4558752B2 (en) Manufacturing method of liquid crystal display device
JPH1010525A (en) Reflection type substrate, its manufacture and reflection type liquid crystal display device
JP2000122096A (en) Reflective liquid crystal display device and its manufacture
KR20000001679A (en) Reflection type liquid crystal display device and production method thereof
JP2000241831A (en) Reflection type liquid crystal display device and its production
JPH07175088A (en) Substrate for liquid crystal panel and its production
JP3979077B2 (en) Electro-optical device and electronic apparatus
JP2002214641A (en) Manufacturing method for array substrate for flat display
KR100205867B1 (en) Active matrix substrate and its fabrication method