JP2000307212A - 配線基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でフリップチップ実装用の微細ピ
ッチの電極を容易に形成し、さらに信頼性を高める。 【解決手段】 コア材３０の表面の銅箔をエッチングし
て微細な内層導体パターン３１を形成する。その表面部
に、銅箔３５を貼着したプリプレグ材からなる絶縁層３
２を設ける。スルーホール２９の穴あけ加工を行ない、
銅箔３５の表面及びスルーホール２９の内面に銅めっき
層３６を形成する。テンティング法により、電極２８を
含む表層導体パターン３３を形成する。レーザ加工によ
り絶縁層３２に開口部３２ａを形成し、フリップチップ
実装用の電極２７とする。ソルダレジスト層を３４を設
けて導体部の表面処理を行なう。この多層プリント配線
基板２１の電極２７に、半導体ベアチップをフリップチ
ップ実装し、電極２８に表面実装部品をはんだ付けし、
スルーホール２９にリード挿入型部品をはんだ付けす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリップチップ実
装用の微細ピッチの電極を有する配線基板及びその製造
方法に関する。

【０００２】

【発明が解決しようとする課題】例えば半導体ベアチッ
プを配線基板に直接実装する技術として、近年、フリッ
プチップ実装の技術が発展してきており、この場合、多
層プリント配線基板に対し、他の表面実装部品やリード
挿入型部品等と共に、半導体ベアチップを実装すること
も行なわれている。この種の多層プリント配線基板とし
て、従来より、サブトラクティブ法により製造されるも
のがある。

【０００３】このものは、図８及び図９に例示するよう
に、コア材１の表面（上下両面）に、銅箔からなる内層
導体パターン２を形成し、その表面に銅箔３付きの絶縁
層４を設け、この後スルーホール用の穴加工を行ない全
体に銅めっき５を施してスルーホール６を形成し、その
銅めっき５が施された銅箔３に対するエッチングによ
り、表層導体パターン７を形成し、更にソルダレジスト
８を形成するものである。このとき、表層導体パターン
７から、フリップチップ実装用の電極９や表面実装部品
用の電極１０が形成されるようになっている。

【０００４】ところで、半導体チップに設けられる電極
（バンプ）は、例えば、直径が１００μｍものが、１４
０μｍのピッチで多数個並ぶといった微細なものとなっ
ている。しかしながら、上記構成では、図９に拡大して
示すように、表層導体パターン７は、銅箔３と銅めっき
５の層との二層構造となって厚み寸法が比較的大きい
（例えば３２μｍ以上）ため、フリップチップ実装用の
電極９をエッチング加工によって微細なパターンに形成
することは難かしいという欠点があった。

【０００５】また、別の従来例として、図１０及び図１
１に示すような、アディティブ法により製造されるもの
もあった。このものは、コア材１上の内層導体パターン
２の表面に、エポキシ樹脂からなる絶縁樹脂層１１を設
け、さらにその上面に感光性のエポキシ樹脂等からなる
永久レジスト１２を設け、この永久レジスト１２をマス
クとするようにして無電解めっきにより銅めっき１３を
形成し、その銅めっき１３により、フリップチップ実装
用の電極１４や表面実装部品用の電極１５を形成するも
のである。

【０００６】この方法によれば、電極１４を微細なパタ
ーンで形成することが可能となる。ところが、この構成
では、絶縁樹脂層１１及び永久レジスト１２の強度が小
さいため、冷熱衝撃によってクラックやはがれ等が発生
する虞があり、このため、車載用など比較的過酷な環境
で使用されるものに適用するには至っておらず、信頼性
に劣る不具合があった。

【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、簡単な構成でフリップチップ実装用の
微細ピッチの電極を容易に形成することができ、しかも
信頼性に優れる配線基板及びその製造方法を提供するに
ある。

【０００８】

【課題を解決するための手段】本発明の配線基板は、フ
リップチップ実装用の電極を、コア材の表面に位置する
非めっき状態の内層導体パターンを、その表面を覆う絶
縁層を開口させて露出させることにより設けたところに
特徴を有する（請求項１の発明）。これによれば、フリ
ップチップ実装用の電極となる内層導体パターンは、表
面にめっき層が形成されず、厚みが薄い状態で、微細な
パターンに加工することが可能となる。また、アディテ
ィブ法と異なり、強度の十分に高い絶縁層とすることが
可能となる。従って、簡単な構成でフリップチップ実装
用の微細ピッチの電極を容易に形成することができ、し
かも信頼性に優れるという効果を得ることができる。

【０００９】この場合、前記内層導体パターンを、コア
材の表面に設けられた金属箔を微細パターン加工して構
成することができる（請求項２の発明）。これによれ
ば、通常用いられる材料を使用することができ、内層導
体パターンの微細なパターン加工を可能としながらも、
安価に済ませることができる。

【００１０】そして、本発明の配線基板の製造方法は、
請求項１又は２記載の配線基板を製造するための方法に
あって、コア材の表面に内層導体パターンを形成する工
程と、前記内層導体パターンの表面を絶縁層で覆った状
態でスルーホールめっきを行なう工程と、マウント領域
に対応する部分の絶縁層を露出させる工程と、その絶縁
層のうち電極部分を開口させて前記内層導体パターンを
露出させる工程とを含むところに特徴を有する（請求項
３の発明）。

【００１１】これによれば、現行のサブトラクティブ法
に比較して、特に複雑な工程や高価な材料を追加するこ
となく、簡単な構成でフリップチップ実装用の微細ピッ
チの電極を容易に形成することができ、しかも信頼性に
優れる配線基板を製造することができる。また、このと
き、前記絶縁層を開口させる工程は、レーザ加工により
行うことが好ましく（請求項４の発明）、これにより、
微細な開口を精度良く形成することが可能となる。

【００１２】

【発明の実施の形態】以下、本発明を多層プリント配線
基板に適用した一実施例について、図１ないし図７を参
照しながら説明する。図１及び図２は、本実施例に係る
配線基板たる多層プリント配線基板２１の構成を示して
おり、図３及び図４は、その多層プリント配線基板２１
に部品、この場合半導体チップ（ベアチップ）２２、複
数個の表面実装部品２３、リード挿入型部品２４を実装
した様子を示している。

【００１３】このとき、図３及び図４に示すように、前
記半導体チップ２２は、配線基板２１の図で上面左側の
マウント領域２５に、フリップチップ実装されるように
なっている。図５にも示すように、この半導体チップ２
２の実装面には、周辺部に矩形状に並ぶようにして、多
数個（例えば一辺に４０個）の電極２２ａが設けられ、
各電極２２ａには、バンプ２６が設けられるようになっ
ている。この場合、図５に示すように、前記電極２２ａ
（バンプ２６）の一辺（直径）の寸法ａは、例えば１０
０μｍ、形成ピッチｂが例えば１４０μｍとされてい
る。尚、図４に示すように、半導体チップ２２の実装面
には、電極２２ａを除いて保護膜２２ｂが形成されてい
る。

【００１４】詳しくは後述するように、前記多層プリン
ト配線基板２１の上面部には、前記マウント領域２５に
位置して前記半導体チップ２２の各電極２２ａ（バンプ
２６）が接続される電極２７が形成されている。この電
極２７は、前記半導体チップ２２の各電極２２ａに対応
して微細ピッチで形成されている。また、この多層プリ
ント配線基板２１には、前記表面実装部品２３が接続さ
れる電極２８が上下両面に形成されると共に、図１で右
端部に位置して前記リード挿入型部品２４が実装される
めっきスルーホール２９が形成されている。

【００１５】さて、前記多層プリント配線基板２１の構
成について詳述する。図１に示すように、この多層プリ
ント配線基板２１は、例えばガラスエポキシ材料からな
り厚み寸法が例えば０．２〜１．２mmのコア材３０の表
面（上下両面）に、内層導体パターン３１と、この内層
導体パターン３１の表面部を覆う絶縁層３２と、この絶
縁層３２の表面部に形成された表層導体パターン３３
と、最外層に位置する厚み寸法が例えば５０μｍのソル
ダレジスト層３４とを有して構成されている。

【００１６】後の製造方法の説明でも述べるように、前
記内層導体パターン３１は、前記コア材３０の表面に貼
着された厚み寸法が例えば１２μｍの金属箔たる銅箔に
対し、エッチングにより所定の微細パターン加工を行な
って構成されるようになっている。そして、前記絶縁層
３２は、例えばガラスエポキシ系やアラミドエポキシ系
のプリプレグ材を硬化させて構成され、厚み寸法が例え
ば２０μｍとされている。このとき、図２にも示すよう
に、前記フリップチップ実装用の電極２７は、前記内層
導体パターン３１に形成され、その上面を覆う前記絶縁
層３２に開口部３２ａを形成して露出させることにより
設けられるようになっている。

【００１７】また、前記表層導体パターン３３は、前記
絶縁層３２の表面に貼着された厚み寸法が例えば１２μ
ｍの銅箔３５と、この銅箔３５の表面に形成された厚み
寸法が例えば２０μｍの銅めっき層３６との２層構造か
らなり、エッチングにより所定のパターンに形成される
ようになっている。このとき、前記電極２８は、この表
層導体パターン３３に設けられるようになっている。ま
た、前記銅めっき層３６が前記スルーホール２９の内周
面を覆い、上下両面側の表層導体パターン３３を電気的
に接続するようになっている。

【００１８】次に、上記した多層プリント配線基板２１
の製造方法について述べる。図６及び図７は、多層プリ
ント配線基板２１の製造工程を順に示しており、この場
合、便宜上（紙面の都合上）２つの図に分けて示してい
る。即ち、まず、図６（ａ）に示すように、上下両面に
銅箔が貼付けられているコア材３０に対し、内層導体パ
ターン３１を形成する工程が実行される。この工程は、
銅箔の表面に設けられた感光レジストにフォト法により
所定のパターンを形成し、エッチングするといった周知
の方法により行なわれる。このとき、非めっき状態の厚
みの薄い銅箔をエッチングするものであるから、内層導
体パターン３１の電極２７部分の微細なパターンの加工
が可能となる。

【００１９】次いで、図６（ｂ）に示すように、表面全
体に予め銅箔３５を貼着したプリプレグ材を、前記内層
導体パターン３１が形成されたコア材３０の上下両面に
対し熱圧着する工程が行なわれ、絶縁層３２及びその表
面の銅箔３５の層が設けられる。次に、図６（ｃ）に示
すように、ドリル等によるスルーホール２９の穴あけ加
工が行われ、この後、図６（ｄ）に示すように、銅めっ
きの工程が実行され、銅箔３５の表面及びスルーホール
２９の内面に銅めっき層３６が形成される。

【００２０】そして、図７（ａ）に示すように、前記銅
めっき層３６及び銅箔３５のうちの不要部をエッチング
により除去して、電極２８を含む表層導体パターン３３
を形成する工程が実行される。この工程は、例えばドラ
イフィルムをマスクとして銅をエッチングするテンティ
ング法を用いることができ、あるいは、所定パターンに
はんだめっきを施した後、そのはんだめっき層をマスク
としてエッチングを行なうはんだ剥離法を用いることが
できる。このとき、半導体チップ２２のマウント領域２
５については、全体的に銅めっき層３６及び銅箔３５が
除去され、絶縁層３２が露呈するようになる。

【００２１】次に、図７（ｂ）に示すように、前記絶縁
層３２のうち、マウント領域２５の電極２７に対応する
部分に開口部３２ａを形成する工程が実行される。この
工程は、例えばレーザによる穴あけ加工により実行さ
れ、これにて、例えば直径寸法が１００μｍ程度の開口
部３２ａが形成され、その内面側の内層導体パターン３
１が露出して電極２７が形成されるのである。この場
合、レーザ加工を用いたことにより、穴径の精度が±１
０μｍ以下、位置精度が±１０μｍ以下の高精度な加工
が可能となり、微細な開口部３２ａを精度良く形成する
ことができる。

【００２２】この後、図７（ｃ）に示すように、ソルダ
レジスト層３４を形成する工程が実行され、さらに、図
７（ｄ）に示すように、露出している導体部（電極２７
及び電極２８並びにスルーホール２９）に対して保護用
の表面処理層３７を形成する工程が実行される。この表
面処理の方法としては、はんだを形成する場合は、露出
している導体部（銅）の表面に薬剤処理により粘着性被
膜を形成し、はんだ粉を接着させた後溶融させてはんだ
を薄くプリコートするスーパージャフィット法を用いる
ことができる。その他の方法としては、導体部（銅）の
表面にニッケルめっきを施した後、金めっきを形成する
方法を用いることができる。

【００２３】以上のように構成された多層プリント配線
基板２１には、図３に示すように、前記各部品２２，２
３，２４が実装される。即ち、前記リード挿入型部品２
４は、そのリード２４ａがスルーホール２９に挿入され
た状態ではんだ付けされること（はんだ接続部３８）に
より接続される。また、前記表面実装部品２３は、その
端子部が、各電極２８にはんだ付けされること（はんだ
接続部３９）により接続される。

【００２４】そして、前記半導体チップ２２は、図４に
も示すように、多層プリント配線基板２１の図で上面左
側のマウント領域２５に、前記各電極２２ａ（バンプ２
６）が、各電極２７に対してはんだ付けされること（は
んだ接続部４０）により接続（フリップチップ実装）さ
れるのである。また、このとき、半導体チップ２２の底
面部と多層プリント配線基板２１の上面との間には、封
止樹脂（アンダーフィル）４１が設けられるようになっ
ている。尚、はんだ付け以外の接合方法としては、半導
体チップのバンプに導電性ペーストを転写したのち、半
導体チップの各バンプが基板の各電極に対応するように
マウントし、その後、導電性ペーストを加熱硬化する方
法も使用できる。

【００２５】このように本実施例によれば、銅箔からな
り非めっき状態の内層導体パターン３１から、フリップ
チップ実装用の電極２７を構成するようにしたので、図
８及び図９に示した銅箔３と銅めっき５の層との二層構
造の表層導体パターン７に電極９を形成する従来のもの
と異なり、電極２７の径及び形成ピッチが微細なもので
あっても、そのパターン加工を容易に行なうことができ
る。

【００２６】また、絶縁層３２をガラスエポキシのプリ
プレグ材から構成することができるので、従来のアディ
ティブ法（図１０及び図１１参照）に用いられる感光性
樹脂と異なり、絶縁層３２の強度を十分に高くすること
ができ、クラックや剥がれの発生しにくいものとするこ
とができる。従って、本実施例によれば、簡単な構成で
フリップチップ実装用の微細ピッチの電極２７を容易に
形成することができ、しかも信頼性に優れるという優れ
た効果を得ることができる。

【００２７】そして、本実施例の製造方法によれば、現
行のサブトラクティブ法に比較して、特に複雑な工程や
高価な材料を追加することなく、従来のものと同様の通
常用いられる材料を使用することにより簡単な構成でフ
リップチップ実装用の微細ピッチの電極２７を容易に形
成することができ、安価に済ませることができるもので
ある。さらに、特に本実施例では、絶縁層３２に開口部
３２ａを形成する工程を、レーザ加工により行うように
したので、微細な開口を精度良く形成することができる
といった利点も得ることができる。

【００２８】尚、本発明は上記した実施例に限定される
ものではなく、例えば多層プリント配線板に限らず、例
えばセラミック基板やガラス基板等に本発明を適用する
ことも可能であり、この場合、プリプレグ材から絶縁層
を形成するものに限らないことは勿論である。また、各
部の厚み寸法や電極のピッチ等の寸法や、各部の材質等
についても種々の変形が可能であることはいうまでもな
い等、本発明は要旨を逸脱しない範囲内で適宜変更して
実施し得るものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示すもので、配線基板の縦
断面図

【図２】図１のＡ部を拡大して示す電極部分の縦断面図

【図３】部品を実装した状態の配線基板の縦断面図

【図４】図３のＢ部を拡大して示す電極部分の縦断面図

【図５】半導体チップの電極の様子を概略的に示す平面
図

【図６】配線基板の製造手順を示す図（その１）

【図７】配線基板の製造手順を示す図（その２）

【図８】従来例を示す配線基板の縦断面図

【図９】図８のＣ部を拡大して示す電極部分の縦断面図

【図１０】別の従来例を示す配線基板の縦断面図

【図１１】図１０のＤ部を拡大して示す電極部分の縦断
面図

【符号の説明】

図面中、２１は多層プリント配線基板（配線基板）、２
２は半導体チップ、２２ａは電極、２５はマウント領
域、２６はバンプ、２７は電極、２９はめっきスルーホ
ール、３０はコア材、３１は内層導体パターン、３２は
絶縁層、３２ａは開口部、３３は表層導体パターン、３
６は銅めっき層、４０ははんだ接続部を示す。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コア材の表面部に設けられた複数層の導
   体パターン間がめっきスルーホールにより接続されると
   共に、半導体チップが実装されるマウント領域にフリッ
   プチップ実装用の微細ピッチの電極を有してなる配線基
   板であって、 前記フリップチップ実装用の電極は、前記コア材の表面
   に位置する非めっき状態の内層導体パターンを、その表
   面を覆う絶縁層を開口させて露出させることにより設け
   られていることを特徴とする配線基板。
2. 【請求項２】 前記内層導体パターンは、コア材の表面
   に設けられた金属箔を微細パターン加工して構成される
   ことを特徴とする請求項１記載の配線基板。
3. 【請求項３】 請求項１又は２記載の配線基板を製造す
   るための方法であって、 前記コア材の表面に内層導体パターンを形成する工程
   と、 前記内層導体パターンの表面を絶縁層で覆った状態でス
   ルーホールめっきを行なう工程と、 前記マウント領域に対応する部分の絶縁層を露出させる
   工程と、 その絶縁層のうち前記電極部分を開口させて前記内層導
   体パターンを露出させる工程とを含むことを特徴とする
   配線基板の製造方法。
4. 【請求項４】 前記絶縁層を開口させる工程は、レーザ
   加工により行なわれることを特徴とする請求項３記載の
   配線基板の製造方法。