Nothing Special   »   [go: up one dir, main page]

JP2000232186A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000232186A
JP2000232186A JP3140399A JP3140399A JP2000232186A JP 2000232186 A JP2000232186 A JP 2000232186A JP 3140399 A JP3140399 A JP 3140399A JP 3140399 A JP3140399 A JP 3140399A JP 2000232186 A JP2000232186 A JP 2000232186A
Authority
JP
Japan
Prior art keywords
substrate
opening
semiconductor chip
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3140399A
Other languages
English (en)
Inventor
Kazuhiko Suzuki
和彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3140399A priority Critical patent/JP2000232186A/ja
Publication of JP2000232186A publication Critical patent/JP2000232186A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 発熱量の大きな半導体チップの放熱を効率よ
く行なえ、パッケージサイズを小さくする。 【解決手段】 半導体装置３０は、基板３４の中央部に
開口３６が設けてある。基板３４の一側面の開口３６の
周囲には、半田ボール１８がマトリックス状に配設して
ある。基板３４の他側面には、半導体チップ３２が搭載
してある。半導体チップ３２は、開口３６を覆って配置
され、周縁部が開口３６の周辺部に固着してある。開口
３６には、凸状に形成した放熱板４２の充填部４４が挿
入、配置してある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、放熱材を有する半
導体装置に係り、特に基板の一側面に複数の端子部が平
面的に配設してあるエリアアレイ型半導体装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の高密度化、高機能化
に伴って、半導体装置（半導体パッケージ）の端子数が
著しく増大している。このため、近年は、半導体装置で
ある半導体パッケージの端子部である球状半田をパッケ
ージの下面にマトリックス状に配列したＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）や、端子部をパッケージの
下面に配置し、かつパッケージの大きさが半導体チップ
の大きさとほぼ同じ程度のいわゆるＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）などのエリアアレイ型パッ
ケージが用いられるようになっている。そして、エリア
アレイ型半導体装置においては、例えば液晶駆動用など
の発熱量が大きい場合、特開平８−９７３１５号公報に
示されているように、図７のようにして半導体チップか
ら生ずる熱を外部に放散するようにしていた。
【０００３】図７において、半導体装置１０は、半導体
チップ１２を搭載する基板１４の中央部に基板１４を貫
通した開口１６を形成し、この開口１６内に半導体チッ
プ１２を配置するようになっている。そして、基板１４
の一側面には、開口１６の周囲に端子部となる多数の半
田ボール１８がマトリックス状に配置してあるととも
に、半田ボール１８と接続した配線パターン（図示せ
ず）が設けてあって、この配線パターンのランド部に半
導体チップ１２の図示しないバンプがワイヤ２０によっ
て接続してある。また、基板１４の他側面には、開口１
６を覆って放熱板２２が固着してあり、この放熱板２２
に半導体チップ１２の背面（非能動面）が固定されてい
る。そして、基板１４にワイヤ２０によって接続された
半導体チップ１２は、能動面２４側をワイヤ２０ととも
に封止樹脂２６によって覆ってある。
【０００４】
【発明が解決しようとする課題】このように構成した従
来の半導体装置１０は、基板１４に半導体チップ１２よ
り大きな開口１６を形成してその内部に半導体チップ１
２を配置するようになっており、半導体装置１０の外形
寸法が大きくなってＣＳＰの実現を困難としている。し
かも、基板１４の一側面に半田ボール１８とワイヤを接
続するためのランドおよび配線パターンが形成してある
ため、基板１４の寸法を小さくすることが極めて困難で
ある。
【０００５】本発明は、前記従来技術の欠点を解消する
ためになされたもので、発熱量の大きな半導体チップの
放熱を効率よく行なえ、パッケージサイズを小さくする
ことを目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置は、一側面に複数の端子
部が配設してある基板に貫通して形成した開口と、基板
の他側面において前記開口の周辺部に周縁部を載置した
半導体チップと、前記開口内に設けた放熱材とを有する
ことを特徴としている。
【０００７】このように構成した本発明は、基板に形成
した開口が半導体チップの大きさより小さく形成してあ
るとともに、半導体チップを基板の端子部を設けた一側
と反対側に搭載しているため、基板の一側に配線パター
ンや半導体チップと接続するためのランドを設ける必要
がなく、基板の寸法を小さくすることができてパッケー
ジを小さくすることが可能となる。しかも、開口中に放
熱材を配置してあるため、半導体チップから生ずる熱を
効率よく放散することができる。また、従来、基板の端
子部を形成した一側面と反対側の他側面に半導体チップ
を搭載した半導体装置においては、基板の中央部に存在
する端子部は電気的に接続されない場合もあり、何ら利
用されていないため、開口を基板の中央部に形成して放
熱材を設けることにより、無駄なスペースの有効利用を
図ることができる。
【０００８】放熱材は、半導体チップを覆って設けた封
止樹脂より熱伝導率の大きい高放熱性樹脂であってもよ
く、金属であってもよい。特に、放熱材として金属を用
いると、金属は一般に大きな熱伝導率を有しているた
め、放熱効果を大きくすることができる。
【０００９】また、放熱材は、開口内に位置する充填部
と、基板の一側面側において開口を覆うフランジ部とか
らなる断面凸状に形成してよい。このように凸状に形成
してフランジ部によって開口の基板一側面側を覆うよう
にすると、大気中の水分が開口に浸入するのを阻止する
ことができ、半導体装置の信頼性を高めることができ
る。また、放熱材を凸状に形成した場合、開口内に配置
する充填部を高放熱性樹脂によって形成し、フランジ部
を金属板によって形成することができる。
【００１０】なお、半導体チップは、能動面が基板と反
対側とされ、ワイヤを介して基板の他側面に設けたパタ
ーンと電気的に接続するものであってもよく、能動面が
基板側とされ、バンプを介して基板の他側面に設けたパ
ターンと電気的に接続した、いわゆるフェースダウン型
のものであってもよい。
【００１１】そして、本発明に係る半導体装置の製造方
法の第１は、基板に形成した開口に挿入する充填部を有
する断面凸状の放熱板を、複数の端子が配設してある基
板の一側面に固着する放熱板取付け工程と、前記基板の
他側面に前記開口を覆って半導体チップを固着するチッ
プ取付け工程と、このチップ取付け工程と前記放熱板取
付け工程とを任意の順序で行なったのち、前記基板の他
側面に形成したパターンと前記半導体チップとをワイヤ
によって電気的に接続するワイヤボンディング工程と、
ワイヤボンディングした前記半導体チップを覆って樹脂
を塗布する封止工程とを有することを特徴としている。
このように構成した本発明は、放熱材として金属を用い
た半導体装置の製造に好適である。
【００１２】放熱材は、半導体チップと基板のパターン
とをワイヤによって接続したのちに基板に固着してもよ
いが、ワイヤボンディングを安定して行なうためには、
ワイヤボンディングの前に放熱材を基板に取り付けるこ
とが望ましい。
【００１３】また、本発明の第２に係る半導体装置の製
造方法は、基板の複数の端子部が配設してある面と反対
側の面に、基板を貫通して形成した開口を覆って半導体
チップを搭載するチップ搭載工程と、前記開口に放熱用
樹脂を充填する放熱樹脂充填工程と、前記半導体チップ
を覆って封止樹脂を塗布する封止工程とを有することを
特徴としている。この発明の製造方法は、放熱材として
樹脂を用いた半導体装置の製造に適している。
【００１４】
【発明の実施の形態】本発明に係る半導体装置およびそ
の製造方法の好ましい実施の形態を、添付図面に従っ
て、詳細に説明する。
【００１５】図１は、本発明の第１実施形態に係る半導
体装置の説明図である。図１（１）において、半導体装
置３０は、半導体チップ３２の搭載領域となっている基
板３４の中央部に、基板３４を貫通した開口３６を有し
ている。この開口３６は、半導体チップ３２の大きさよ
り小さく形成してある。基板３４は、ガラス繊維とエポ
キシ樹脂とを積層して形成したものや、セラミックまた
はポリイミドテープなどの絶縁性の基材から形成してあ
って、一側面の開口３６の周囲に端子部となる複数の半
田ボール１８がマトリックス状に配設してある。
【００１６】一方、基板３４は、半田ボール１８を設け
た一側面と反対側の他側面に図示しない回路パターンが
形成してあり、この回路パターンと半田ボール１８とが
基板３４に形成した貫通孔３８を介して電気的に接続し
てある。また、基板３４の他側面には、半導体チップ３
２が搭載してある。半導体チップ３２は、周縁部が基板
３４に形成した開口３６の周辺部に載置してあり、図示
しない接着剤によって基板３４に固着してある。そし
て、半導体チップ３２は、図１の上面である能動面に複
数のパッド（図示せず）が設けてあって、このパッドと
基板３４に形成した回路パターンのランド部とがワイヤ
２０によって接続してある。さらに、半導体チップ３２
および基板３４の他側面とワイヤ２０とは、封止樹脂４
０によって覆われ、保護されている。
【００１７】開口３６の内部には、放熱部材である放熱
板４２が配置してある。放熱板４２は、銅やアルミニウ
ムなどの熱伝導性のよい金属によって凸状に形成してあ
り、開口３６内に位置して半導体チップ３２の非能動面
と接触している充填部４４と、充填部４４より大きく形
成されて基板３４の一側面において開口３６を覆ってい
るフランジ部４６とからなっている。このフランジ部４
６は、高さが半田ボール１８の高さより低くなってい
て、半導体装置３０をマザーボードなどに実装する際の
妨げとならないようにしてある。
【００１８】開口３６の大きさは、半田ボール１８の配
列ピッチによって異なり、実施形態の場合、最大で半田
ボール１８の３列分の寸法にしてある。すなわち、例え
ば図１（２）に示したように、半田ボール１８の配列ピ
ッチｐが０．５ｍｍの場合、開口３６の横寸法ａと縦寸
法ｂとはそれぞれ最大で１.５ｍｍ、ピッチｐが０．８
ｍｍの場合、最大でａ＝２．４ｍｍ、ｂ＝２．４ｍｍで
ある。また、放熱板４２のフランジ部４６の高さは、リ
フロー炉を用いて半導体装置３０をマザーボードに実装
した場合、半田ボールの高さが０．１ｍｍ程度低くなる
ところから、ピッチｐが０．５ｍｍのパッケージの場
合、使用される半田ボール１８の直径が０．３ｍｍであ
るところから、最大で０．１５ｍｍ、ピッチｐが０．８
ｍｍのパッケージの場合、半田ボール１８の直径が０．
５ｍｍであるところから、０．３５ｍｍである。また、
半田ボール１８を設けずに端子部がバンプであるＬＧＡ
（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）の場合、放熱板４
２のフランジ部の厚さは数１０μｍにする。
【００１９】このように構成した第１実施の形態に係る
半導体装置３０は、開口３６が半導体チップ３２よりも
小さくなっており、しかも半導体チップ３２が基板３４
の半田ボール１８を設けた側と反対側に搭載してあるた
めに基板３４の寸法を小さくすることができ、パッケー
ジの小型化を図ることができる。また、開口３６には、
半導体チップ３２と接触している放熱板４２が配置して
あるため、半導体チップ３２から生ずる熱を効率よく放
散することができる。そして、放熱板４２は、フランジ
部４６が開口３６の寸法より大きく形成してあって、開
口３６を覆っているため、開口内に大気中の水分などが
浸入するのを阻止することができ、半導体装置３０の信
頼性を高めることができる。そして、基板３４の一般に
半田ボール１８を設けた面と反対側の面に半導体チップ
３２を搭載した場合、基板３４の中央部の２列ないし３
列の半田ボール１８は端子と使用されていないため、こ
の部分に開口３６を設けて放熱板４２を配置したことに
より、デッドスペースの有効活用を図ることができる。
【００２０】なお、放熱板４２は、フランジ部４６を設
けずに開口３６内に配置した充填部４４のみによって構
成してもよい。
【００２１】図２は、第１実施形態に係る半導体装置３
０を得るための製造方法の概略を示すフローチャートで
ある。まず、図２のステップ５０に示したように、放熱
板取付け工程において、開口３６を有する基板３４に放
熱板４２を固着する。すなわち、基板３４の開口３６に
基板３４の一側面側から凸状放熱板４２の充填部４４を
開口３６に挿入し、放熱板４２のフランジ部４６を開口
３６の周辺部に接着剤を介して貼り付ける。その後、チ
ップ取付け工程において半導体チップ３２を基板３４の
他側面において開口３６を覆うように配置し、半導体チ
ップ３２の非能動面の周縁部を開口３６の周辺部に接着
剤を用いて固着するダイアタッチを行なう（ステップ５
１）。
【００２２】次に、ステップ５２に示したように、基板
３４の配線パターンのランド部と半導体チップ３２とを
ワイヤ２０によって接続する（ワイヤボンディング工
程）。その後、半導体チップ３２と基板３４の他側面と
に封止樹脂４０を塗布する封止工程を行ない（ステップ
５３）、封止樹脂４０を硬化させる。封止樹脂４０が硬
化したならば、品名やロゴ等を印刷するマーキングを行
なう（ステップ５４）。さらに、ステップ５５に示した
ように、必要に応じて半田ボール１８を搭載して半導体
装置３０を完成させる。
【００２３】なお、前記実施形態においては、放熱板４
２を最初に基板３４に固着する場合について説明した
が、ステップ５１ないしステップ５３の任意の工程の後
に放熱板４２を固着する工程を行なってもよい。しか
し、ワイヤボンディングを安定して行なうために、ステ
ップ５２のワイヤボンディングの前に放熱板４２を基板
３４に取り付けることが望ましい。
【００２４】図３は、第２実施形態に係る半導体装置の
断面図である。この実施の形態に係る半導体装置５６
は、開口３６の内部に配置した放熱材５８が封止樹脂４
０よりも熱伝導率の大きな高放熱性樹脂（例えば、銀ペ
ーストまたは銀ペーストをまぶしたエポキシ樹脂など）
によって形成してある。そして、放熱材５８は、開口３
６の内部にのみ配置されていて、フランジ部を有してい
ない。他の構成は、第１実施形態と同様である。
【００２５】このように構成した第２実施の形態に係る
半導体装置５６においても、第１実施形態の場合とほぼ
同様の効果を得ることができる。なお、破線に示したよ
うに、基板３４の一側面に開口を覆って金属製の放熱板
６０を設けて放熱効果の向上と、開口３６への水分の浸
入とを阻止するようにしてもよい。
【００２６】図４は、第２実施形態に係る半導体装置５
６の製造方法の概略を示すフローチャートである。ま
ず、図４のステップ６１に示したように、基板３４の他
側面に開口３６を覆って半導体チップ３２の非能動面を
固着し、半導体チップ３２と基板３４とをワイヤ２０に
よって接続するチップ搭載工程を行なう。次に、基板３
４の一側面側から開口３６に高放熱性樹脂を充填する放
熱樹脂充填工程を行い（ステップ６２）、高放熱性樹脂
を硬化させて開口３６内に放熱材５８を形成する。その
後、半導体チップ３２と基板３４の他側面とに封止樹脂
４０を塗布する封止工程を行ない、封止樹脂４０が硬化
したならば、前記と同様にしてマーキング工程（ステッ
プ６４）、半田ボール搭載工程（ステップ６５）を行な
う。なお、ステップ６２の放熱樹脂充填工程をステップ
６３の封止工程のあとに行なってもよい。
【００２７】図５は、３実施の形態に係る半導体装置の
断面図である。この実施の形態に係る半導体装置６６
は、基板３４の半導体チップ３２の搭載領域に複数の貫
通孔６８が形成してあり、この貫通孔６８内に放熱材と
して封止樹脂４０より熱伝導率の大きな高放熱性樹脂７
０が埋め込んである。この半導体装置６６においても、
半導体チップ３２の放熱を良好に行なうことができ、基
板３４の寸法を小さくできるとともに、基板３４の無駄
な領域（デッドスペース）を有効利用することができ
る。
【００２８】図６は、第４実施形態の半導体装置を示し
たものである。この半導体装置７２は、半導体チップ７
４が能動面に設けたバンプ７６を介して基板３４に形成
した回路パターンと電気的に接続するようになってい
る。すなわち、半導体チップ７４は、能動面が基板３４
の他側面と対向するように配置され、周縁部に設けたバ
ンプ７６が基板他側面に形成した回路パターンに直接接
続される。そして、基板３４に形成した開口３６と、半
導体チップ２３の能動面と基板３６との間の間隙とに
は、放熱材である高放熱性樹脂７０が充填してある。
【００２９】このように構成した半導体装置７２は、図
４に示した製造方法のフローチャートのステップ６１に
おいて、ワイヤボンディングの代わりに半導体チップ７
４のフェースダウンボンディングを行なうことにより製
造することができる。この場合においても、ステップ６
２の高放熱性樹脂７０の充填工程をステップ６３の封止
工程の後に行なってもよい。そして、高放熱性樹脂７０
の充填工程を先に行なうと、封止樹脂４０が半導体チッ
プ７４の能動面側に回り込むのを防止することができ、
より放熱性を高めることができる。
【００３０】なお、高放熱性樹脂７０を充填する場合、
最初に半導体チップ７４と基板３４との間隙を埋めるよ
うに充填し、この樹脂が硬化または仮硬化したのちに開
口３６を埋めるように高放熱性樹脂７０を充填してもよ
いし、予め半導体チップ７４の能動面に高放熱性樹脂を
薄く塗布しておき、半導体チップ７４をフェースダウン
ボンディングしたのちに、開口３６内に高放熱性樹脂７
０を充填するようにしてもよい。
【００３１】
【発明の効果】以上に説明したように、本発明によれ
ば、基板に形成した開口が半導体チップの大きさより小
さく形成するとともに、半導体チップを基板の端子部を
設けた一側と反対側に搭載したことにより、基板の一側
に配線パターンや半導体チップと接続するためのランド
を設ける必要がなく、基板の寸法を小さくすることがで
きてパッケージを小さくすることが可能となる。しか
も、開口中に放熱材を配置してあるため、半導体チップ
から生ずる熱を効率よく放散することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係る半導体装置の説
明図であって、（１）は断面図であり、（２）は基板に
形成した開口の大きさの説明図である。
【図２】第１実施形態に係る半導体装置の製造方法の概
略を説明するフローチャートである。
【図３】第２実施の形態に係る半導体装置の断面図であ
る。
【図４】第２実施形態に係る半導体装置の製造方法の概
略を示すフローチャートである。
【図５】第３実施の形態に係る半導体装置の断面図であ
る。
【図６】第４実施の形態に係る半導体装置の断面図であ
る。
【図７】従来の半導体装置の断面図である。
【符号の説明】
１８ 端子部（半田ボール） ３０、５６、６６、７２ 半導体装置 ３２、７４ 半導体チップ ３４ 基板 ３６ 開口 ４０ 封止樹脂 ４２、５８ 放熱材 ４４ 充填部 ４６ フランジ部 ７０ 放熱材（高放熱性樹脂） ７６ バンプ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一側面に複数の端子部が配設してある基
    板に貫通して形成した開口と、基板の他側面において前
    記開口の周辺部に周縁部を載置した半導体チップと、前
    記開口内に設けた放熱材とを有することを特徴とする半
    導体装置。
  2. 【請求項２】 前記放熱材は、前記半導体チップを覆っ
    て設けた封止樹脂より熱伝導率の大きい高放熱性樹脂で
    あることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記放熱材は、金属であることを特徴と
    する請求項１に記載の半導体装置。
  4. 【請求項４】 前記放熱材は、前記開口内に位置する充
    填部と、前記基板の一側面側において前記開口を覆うフ
    ランジ部とからなり、断面凸状に形成してあることを特
    徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記放熱材は、前記開口内に位置する充
    填部と、前記基板の一側面側において前記開口を覆うフ
    ランジ部とからなり、断面凸状に形成され、前記充填部
    が前記半導体チップを覆って設けた封止樹脂より熱伝導
    率の大きい高放熱性樹脂であり、前記フランジ部が金属
    板であることを特徴とする請求項１に記載の半導体装
    置。
  6. 【請求項６】 前記半導体チップは、能動面が前記基板
    と反対側とされ、ワイヤを介して前記基板の他側面に設
    けたパターンと電気的に接続してあることを特徴とする
    請求項１ないし５のいずれかに記載の半導体装置。
  7. 【請求項７】 前記半導体チップは、能動面が前記基板
    側とされ、バンプを介して前記基板の他側面に設けたパ
    ターンと電気的に接続してあることを特徴とする請求項
    １ないし５のいずれかに記載の半導体装置。
  8. 【請求項８】 基板に形成した開口に挿入する充填部を
    有する断面凸状の放熱板を、複数の端子が配設してある
    基板の一側面に固着する放熱板取付け工程と、前記基板
    の他側面に前記開口を覆って半導体チップを固着するチ
    ップ取付け工程と、このチップ取付け工程と前記放熱板
    取付け工程とを任意の順序で行なったのち、前記基板の
    他側面に形成したパターンと前記半導体チップとをワイ
    ヤによって電気的に接続するワイヤボンディング工程
    と、ワイヤボンディングした前記半導体チップを覆って
    樹脂を塗布する封止工程とを有することを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 複数の端子部が配設してある基板の一側
    面と反対側の面に、基板を貫通して形成した開口を覆っ
    て半導体チップを搭載するチップ搭載工程と、前記開口
    に放熱用樹脂を充填する放熱樹脂充填工程と、前記半導
    体チップを覆って封止樹脂を塗布する封止工程とを有す
    ることを特徴とする半導体装置の製造方法。
JP3140399A 1999-02-09 1999-02-09 半導体装置およびその製造方法 Pending JP2000232186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3140399A JP2000232186A (ja) 1999-02-09 1999-02-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3140399A JP2000232186A (ja) 1999-02-09 1999-02-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000232186A true JP2000232186A (ja) 2000-08-22

Family

ID=12330304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3140399A Pending JP2000232186A (ja) 1999-02-09 1999-02-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000232186A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232009A (ja) * 2001-01-30 2002-08-16 Harison Toshiba Lighting Corp 発光ダイオードアレイ及び光源装置
JP2007048858A (ja) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法
JP2007149814A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 回路基板及び回路基板の製造方法
CN101584044A (zh) * 2006-12-12 2009-11-18 艾格瑞系统有限公司 集成电路封装体和用于在集成电路封装体中散热的方法
WO2011013966A2 (ko) * 2009-07-28 2011-02-03 익스팬테크주식회사 Led 방열기판의 제조방법 및 그의 구조
KR101032961B1 (ko) 2009-07-28 2011-05-09 주식회사 세미라인 Ｌｅｄ 방열기판의 제조방법 및 그의 구조
JP2011101052A (ja) * 2005-07-20 2011-05-19 Samsung Led Co Ltd Ｌｅｄパッケージ及びその製造方法
CN103378012A (zh) * 2012-04-27 2013-10-30 三星电机株式会社 半导体封装
US9391009B2 (en) 2013-08-21 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including heat exhaust part
US9502617B2 (en) 2006-02-23 2016-11-22 Lg Innotek Co., Ltd. Light emitting diode package and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232009A (ja) * 2001-01-30 2002-08-16 Harison Toshiba Lighting Corp 発光ダイオードアレイ及び光源装置
JP2011101052A (ja) * 2005-07-20 2011-05-19 Samsung Led Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2007048858A (ja) * 2005-08-09 2007-02-22 Shindo Denshi Kogyo Kk 半導体装置、および半導体装置の製造方法
JP2007149814A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 回路基板及び回路基板の製造方法
US9502617B2 (en) 2006-02-23 2016-11-22 Lg Innotek Co., Ltd. Light emitting diode package and method of manufacturing the same
CN101584044A (zh) * 2006-12-12 2009-11-18 艾格瑞系统有限公司 集成电路封装体和用于在集成电路封装体中散热的方法
JP2010512658A (ja) * 2006-12-12 2010-04-22 アギア システムズ インコーポレーテッド 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法
KR101032961B1 (ko) 2009-07-28 2011-05-09 주식회사 세미라인 Ｌｅｄ 방열기판의 제조방법 및 그의 구조
WO2011013966A3 (ko) * 2009-07-28 2011-05-19 익스팬테크주식회사 Led 방열기판의 제조방법 및 그의 구조
WO2011013966A2 (ko) * 2009-07-28 2011-02-03 익스팬테크주식회사 Led 방열기판의 제조방법 및 그의 구조
CN103378012A (zh) * 2012-04-27 2013-10-30 三星电机株式会社 半导体封装
CN103378012B (zh) * 2012-04-27 2016-08-17 三星电机株式会社 半导体封装
US9391009B2 (en) 2013-08-21 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including heat exhaust part

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US7122401B2 (en) Area array type semiconductor package fabrication method
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US6844622B2 (en) Semiconductor package with heat sink
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6459163B1 (en) Semiconductor device and method for fabricating the same
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
WO2006132151A1 (ja) インタポーザおよび半導体装置
JPH09260527A (ja) チップキャリアおよびこれを用いた半導体装置
JP2000077563A (ja) 半導体装置およびその製造方法
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20020079570A1 (en) Semiconductor package with heat dissipating element
US6166435A (en) Flip-chip ball grid array package with a heat slug
US7414311B2 (en) Ball grid array housing having a cooling foil
JP2000232186A (ja) 半導体装置およびその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2007036035A (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Effective date: 20040901

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809