Nothing Special   »   [go: up one dir, main page]

JP2000247798A - 単結晶薄膜の形成方法 - Google Patents

単結晶薄膜の形成方法

Info

Publication number
JP2000247798A
JP2000247798A JP11052376A JP5237699A JP2000247798A JP 2000247798 A JP2000247798 A JP 2000247798A JP 11052376 A JP11052376 A JP 11052376A JP 5237699 A JP5237699 A JP 5237699A JP 2000247798 A JP2000247798 A JP 2000247798A
Authority
JP
Japan
Prior art keywords
single crystal
thin film
group
crystal thin
periodic table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11052376A
Other languages
English (en)
Other versions
JP3007971B1 (ja
Inventor
Sho Nishinaga
頌 西永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
Original Assignee
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokyo NUC filed Critical University of Tokyo NUC
Priority to JP11052376A priority Critical patent/JP3007971B1/ja
Application granted granted Critical
Publication of JP3007971B1 publication Critical patent/JP3007971B1/ja
Priority to TW089103059A priority patent/TW473566B/zh
Priority to US09/511,912 priority patent/US7235131B2/en
Priority to KR1020000009626A priority patent/KR100355881B1/ko
Priority to DE10009876A priority patent/DE10009876B4/de
Publication of JP2000247798A publication Critical patent/JP2000247798A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02406—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 気相成長法を用いたマイクロチャネルエピタ
キシー技術によって、非晶質膜上に単結晶薄膜を形成す
る新たな方法を提供する。 【解決手段】 単結晶基板１上に非晶質薄膜２を形成す
る。次いで、エッチングによって非晶質薄膜２に線状の
開口部３を形成し、単結晶基板１の表面を露出させる。
次いで、減圧下において、分子ビーム６−２を単結晶基
板１の表面１Ａに対して４０°以下の入射角度で開口部
３に入射させ、開口部３の前記露出した単結晶基板表面
上に単結晶薄膜４を選択的にエピタキシャル成長させ
る。その後、縦方向単結晶薄膜８を成長させるととも
に、非晶質薄膜２上において横方向に成長してなる横方
向単結晶薄膜９を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は単結晶薄膜の形成方
法に関し、さらに詳しくは、電子デバイス、光デバイ
ス、集積回路、及び光・電子集積デバイスなどに好適に
用いることのできる単結晶薄膜の形成方法に関する。
【０００２】
【従来の技術】単結晶基板上に単結晶薄膜を形成する技
術は、集積回路や電子素子、及び光素子などに現在多く
用いられている。この単結晶薄膜は、単結晶基板上に分
子線エピタキシー法などによってエピタキシャル成長さ
せることによって形成する。しかしながら、単結晶基板
と単結晶薄膜との格子定数差や単結晶基板自体が有する
転位に基づいて、単結晶基板上にエピタキシャル成長さ
せた単結晶薄膜中には多数の転位が取り込まれる場合が
あった。このような転位は、素子寿命の劣化や素子特性
の不均一性の原因となるため、できるだけ少ないことが
好ましい。
【０００３】本発明者は、かかる問題を解決すべく、特
公平１―１６１８２２号公報や特公平６−１０５７９７
号公報において、いわゆるマイクロチャネルエピタキシ
ー技術を開示している。この技術は、単結晶基板上に絶
縁性の非晶質薄膜を堆積するとともに、この非晶質薄膜
に線状の開口部を形成し、この開口部中に単結晶薄膜を
選択的にエピタキシャル成長させるものである。そし
て、形成された単結晶薄膜によって開口部が埋め込まれ
た後は、この部分に形成された単結晶薄膜を種として横
方向にエピタキシャル成長させ、前記非晶質薄膜上に単
結晶薄膜を形成するものである。単結晶基板に起因して
発生した転位は横方向には伝搬しないため、前記非晶質
薄膜上には極めて転位の少ない単結晶薄膜を形成するこ
とができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記方
法は液相エピタキシャル法を用いるために、大型の基板
上に均一な薄膜を成長させることは困難であった。した
がって、実際の半導体工業の現場で用いることができ、
上述したような集積回路などの実用に供することができ
る単結晶薄膜の形成方法としては不十分であった。この
ため、均一性及び制御性に優れた分子線エピタキシャル
法や有機金属気相エピタキシー、ハライド原料エピタキ
シーなどの気相成長によって、マイクロチャネルエピタ
キシーを可能にする技術の出現が望まれていた。
【０００５】本発明は、気相成長法を用いたマイクロチ
ャネルエピタキシー技術によって、単結晶基板上に単結
晶薄膜を形成する新たな方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、単結晶基板上
に非晶質薄膜を形成するとともに、前記非晶質薄膜に開
口部を形成して前記単結晶基板表面の一部を露出させ、
減圧下において原子ビーム又は分子ビームを前記単結晶
基板表面に対して４０°以下の入射角度で入射させ、前
記露出した単結晶基板表面上に単結晶薄膜を選択的にエ
ピタキシャル成長させることを特徴とする、単結晶薄膜
の形成方法である。
【０００７】本発明者は、気相成長法を用いたマイクロ
チャネルエピタキシーを可能にすべく鋭意検討した。そ
の結果、減圧下において原子ビーム又は分子ビームの入
射角度を単結晶基板表面に対してある一定の範囲内に設
定することにより、単結晶薄膜を構成する原子が非晶質
薄膜に形成した開口部のみに堆積、エピタキシャル成長
し、非晶質薄膜上には形成されないことを見いだした。
これにより、開口部内に形成された単結晶薄膜を種とし
てエピタキシャル成長を続けることにより、マイクロチ
ャネルエピタキシーによって、転位の極めて少ない単結
晶薄膜を非晶質薄膜上に形成することに成功したもので
ある。
【０００８】図１は、本発明の単結晶薄膜の形成方法を
説明するための概念図である。本発明の形成方法では、
単結晶基板１上に酸化シリコンなどからなる非晶質薄膜
２を形成する。次いで、非晶質薄膜２にエッチングなど
によって幅Ｗを有する開口部３を形成し、単結晶基板１
の一部を露出させる。開口部３は、紙面に垂直な方向に
おいて連続しており、単結晶基板１上において線状を呈
している。そして、本発明にしたがって、減圧下におい
て、例えば分子ビームを単結晶基板１の表面１Ａに対し
て４０°よりも小さい入射角度θで入射させる。する
と、非晶質薄膜２に入射した分子ビーム６−１及び６−
３は、この非晶質薄膜２上に堆積することなく矢印の方
向に沿って反射される。一方、開口部３に入射した分子
ビーム６−２の多くは、反射することなく単結晶基板１
上に堆積してエピタキシャル成長する。したがって、開
口部３においてのみ選択的にエピタキシャル成長が生
じ、単結晶薄膜４を形成する。
【０００９】開口部３における選択的なエピタキシャル
成長を継続させると、単結晶薄膜４は厚さを増し、図２
に示すように非晶質薄膜２の膜厚より厚くなった種単結
晶薄膜７を形成する。すると、図１の場合と同様に、非
晶質薄膜２に入射する分子ビーム６−１及び６−３は、
非晶質薄膜２上に堆積することなく反射される。一方、
種単結晶薄膜７の上面７Ａ及び側面７Ｂに入射した分子
ビーム６−２の多く及び６−５のほとんどは反射される
ことなく、種単結晶薄膜７を種としてさらにエピタキシ
ャル成長を続ける。したがって、エピタキシャル成長は
単結晶基板１の表面１Ａに対して垂直な方向のみでな
く、平行な方向へも発生する。その結果、図３に示すよ
うに、垂直方向に成長してなる縦方向単結晶薄膜８と、
非晶質薄膜２上において横方向に成長してなる横方向単
結晶薄膜９とが形成される。
【００１０】このため、仮に単結晶基板１と単結晶薄膜
４及び７との格子不整合や、単結晶基板１自体が本来的
に有する転位によって、単結晶薄膜中に転位が発生した
としても、この転位は単結晶基板１の表面１Ａにある角
度を持って上方に伝搬するので、横方向に伝搬すること
はない。したがって、図３に示す縦方向単結晶薄膜８中
には単結晶基板１に起因する転位が存在する場合が生じ
るが、非晶質薄膜２上に形成された横方向単結晶薄膜９
中には単結晶基板１に起因する転位は存在しない。した
がって、転位の極めて少ない単結晶薄膜を気相成長法を
用いたマイクロチャネルエピタキシー技術によって形成
することができる。
【００１１】以上説明したように、本発明によれば気相
成長法を用いたマイクロチャネルエピタキシーによって
極めて転位の少ない単結晶薄膜を形成することができ
る。したがって、半導体工業などの現場で実際に使用す
ることができ、集積回路などの実用に供することのでき
る単結晶薄膜の形成方法を提供することができる。
【００１２】
【発明の実施の形態】以下、本発明を発明の実施の形態
に基づいて詳細に説明する。本発明の形成方法では、単
結晶基板上に非晶質薄膜を形成するとともに、この非晶
質薄膜に開口部を形成して、単結晶基板の表面の一部を
露出させることが必要である。開口部の形状については
特に限定されるものではない。しかしながら、開口部の
形状は線状又は矩形状であることが好ましく、特には図
１に示すように、線状であることが好ましい。これによ
り、図２に示すような種単結晶薄膜７を種として、図３
に示すような横方向単結晶薄膜９を、非晶質薄膜２上に
均一な成長速度で均一に形成することができる。図１に
示すような開口部３においては、その幅Ｗを０．００１
〜１０μｍ、さらには０．００５〜１０μｍ、特には
０．００５〜１μｍに設定することが好ましい。これに
よって、分子ビーム６−２を効率よく開口部３中に入射
させることができ、非晶質薄膜２上における横方向単結
晶薄膜９の種となる種単結晶薄膜７を効率よく形成する
ことができる。また、開口部の形成方法についても特に
限定されるものではなく、フォトリソグラフィや電子線
リソグラフィ、及びエックス線リソグラフィなどの微細
加工技術を用いて形成することができる。
【００１３】本発明で使用することのできる単結晶基板
としては、特に限定されるものでない。選択的にエピタ
キシャル成長させる単結晶薄膜の種類に応じていかなる
種類の単結晶基板をも使用することができる。例えば、
シリコン（Ｓｉ）単結晶基板、砒化ガリウム（ＧａＡ
ｓ）単結晶基板、セレン化亜鉛（ＺｎＳｅ）単結晶基
板、サファイア単結晶基板などを挙げることができる。
【００１４】また、非晶質薄膜を構成する材料について
も特に限定されるものではない。本発明の方法によって
形成された単結晶薄膜及び単結晶基板を含むアセンブリ
の用途に応じて、以下なる材料をも使用することができ
る。例えば、非晶質薄膜を酸化シリコン及び窒化シリコ
ンなどの絶縁物で構成することにより、いわゆるＳＯＩ
（Semiconductor on Insulator）構造のアセンブリを形
成することができる。したがって、電界効果型トランジ
スタ、へテロバイポーラトランジスタ、集積回路などへ
応用することができる。一方、タンタルなどの高融点金
属で非晶質薄膜を構成することにより、金属を半導体中
に埋め込んだ構造のアセンブリを形成することができ
る。したがって、超高速電子デバイスなどのへの応用が
可能となる。
【００１５】本発明の形成方法は、減圧下において原子
ビーム又は分子ビームを単結晶基板の表面に対して４０
°以下の入射角度で入射させることが必要である。ま
た、前記入射角度の上限は３０°であることが好まし
く、さらには２５°、特には２０°であることが好まし
い。これによって、開口部において露出した単結晶基板
上に均一な成長速度で、均一な単結晶薄膜を選択的にエ
ピタキシャル成長させることができる。
【００１６】入射角度の下限については、開口部中に単
結晶薄膜をエピタキシャル成長することができれば、特
に限定されない。しかしながら、例えば、図１に示すよ
うな線状の開口部３を有する非晶質薄膜２を単結晶基板
１上に形成した場合においては、非晶質薄膜２の厚さｄ
が一般に０．００１〜２μｍであり、開口部３の幅Ｗが
上述したように０．００１〜１０μｍである。したがっ
て、開口部３中に分子ビーム６−２を入射させるために
は、分子ビーム６−２の入射角度の下限を５°にするこ
とが好ましく、さらには３°にすることが好ましい。
【００１７】また、原子ビーム又は分子ビームの区別
は、単結晶薄膜の形成方法に依存して決定される。例え
ば、シリコン単結晶薄膜を形成する場合においては、超
高真空分子線エピタキシャル成長装置を用い、シリコン
原子ビームを単結晶基板上に照射して形成する。また、
ＧａＡｓ単結晶薄膜を形成する場合においては、分子線
エピタキシー装置を用い、Ｇａ原子ビームとＡｓ2 又は
Ａｓ4 分子ビームを単結晶基板上に照射して形成する。
さらに、減圧下の具体的な真空度についても特に限定さ
れるものではなく、上述したような単結晶薄膜の形成方
法に応じて決定される。例えば、超高真空分子線エピタ
キシャル成長装置を用いる場合においては、１０-11 〜
１０-7ｔｏｒｒ程度に減圧する。また、化学分子線エピ
タキシー装置を用いる場合は、１０-9〜１０-3ｔｏｒｒ
程度に減圧する。
【００１８】本発明の形成方法は、あらゆる種類の単結
晶薄膜の形成に対して用いることができる。例えば、シ
リコン単結晶薄膜や、ＧａＡｓ単結晶薄膜、ＧａＮ単結
晶薄膜、Ｇａ1-X ＡｌX Ａｓ単結晶薄膜などのIII −Ｖ
族化合物半導体及び合金半導体、ＺｎＳｅ単結晶薄膜、
ＺｎＳ単結晶薄膜、ＣｄＴｅ単結晶薄膜などのII−VI族
化合物半導体および合金半導体、ＹＢＣＯ（Ｙ−Ｂａ−
Ｃｕ酸化物）などの酸化物単結晶薄膜の形成などに用い
ることができる。
【００１９】III −Ｖ族化合物半導体の形成は、例え
ば、分子線エピタキシー法又は減圧気相エピタキシー法
によって行う。この場合、Ｇａ、Ａｌ、及びＩｎなどの
III 族原子ビームや、Ｇａ（ＣＨ3 ）3 （ＴＭＧ）、Ａ
ｌ（Ｃ2 Ｈ5 ）3 （ＴＥＡｌ）、及びＩｎ（ＣＨ3 ）3
（ＴＭＩｎ）などのIII 族元素含有有機金属分子線、又
はＧａＣｌ3 、ＡｌＣｌ3 、及びＩｎＣｌ3 などのIII
族元素含有ハライド分子線などのIII 族元素含有分子ビ
ームと、Ａｓ2 、Ｐ2 、及びＳｂ4 などのＶ族分子ビー
ムや、Ａｓ（ＣＨ3 ）3 （ＴＭＡｓ）、Ａｓ（Ｃ2 Ｈ
5 ）3 （ＴＥＡｓ）、及びＰ（ＣＨ3 ）3 （ＴＭＰ）な
どのＶ族元素含有有機金属分子線、ＡｓＨ3、ＰＨ3 、
及びＮＨ3 などのＶ族元素含有水素化物分子線、又はＡ
ｓＣｌ3 、ＰＣｌ3 、及びＳｂＣｌ3 などのＶ族元素含
有ハライド分子線などのＶ族元素含有分子ビームとを、
所定温度に加熱された単結晶基板上に照射し、互いの原
子ビームあるいは分子ビームなどを反応させることによ
って形成する。
【００２０】この場合においては、本発明にしたがって
III 族元素含有分子ビーム及びＶ族元素含有分子ビーム
などを、それぞれ単結晶基板の表面に対して４０°以下
の入射角度で入射させることによって、非晶質薄膜の開
口部にIII −Ｖ族化合物半導体の単結晶薄膜を選択的に
エピタキシャル成長させて形成することもできる。しか
しながら、III −Ｖ族化合物半導体を形成する場合にお
いては、Ｖ族分子ビームあるいはＶ族元素含有分子ビー
ムの、単結晶基板の表面に対する入射角度を４０°以
下、好ましくは３０°以下、さらに好ましくは２５°以
下、特に好ましくは２０°以下にすることにより、III
族原子ビームあるいはIII 族元素含有分子ビームの入射
角度を任意の値に設定しても、開口部中にIII −Ｖ族化
合物半導体薄膜を形成することができる。この原因は、
半導体薄膜を形成する際のＶ族分子線又はＶ族元素含有
分子線が核形成を支配しているからである。
【００２１】同様に、II−VI族化合物半導体の形成は、
例えば、分子線エピタキシー法又は減圧気相エピタキシ
ー法によって行う。この場合、Ｚｎ、Ｃｄ、及びＨｇな
どのII族原子ビームや、Ｚｎ（ＣＨ3 ）2 、Ｚｎ（Ｃ2
Ｈ5 ）2 及びＣｄ（ＣＨ3 ） 2 などのII族元素含有有機
金属分子線、又はＺｎＣｌ2 、ＣｄＣｌ2 及びＨｇＣｌ
2 などのII族元素含有ハライド分子線などのII族元素含
有分子ビームと、Ｓ、Ｓｅ、及びＴｅなどのVI族原子ビ
ームや、Ｔｅ（ＣＨ3 ）2 、Ｔｅ（Ｃ2 Ｈ5 ） 2 、及び
Ｓｅ（ＣＨ3 ）2 などのVI族元素含有有機金属分子線な
どのVI族元素含有分子ビームとを、所定温度に加熱され
た単結晶基板上に照射し、互いの原子ビームあるいは分
子ビームなどを反応させることによって形成する。
【００２２】この場合においても、本発明にしたがって
II族元素含有分子ビーム及びVI族元素含有分子ビームな
どを、それぞれ単結晶基板の表面に対して４０°以下の
入射角度で入射させることによって、非晶質薄膜の開口
部にII−VI族化合物半導体の単結晶薄膜を選択的にエピ
タキシャル成長させて形成することもできる。しかしな
がら、II−VI族化合物半導体を形成する場合において
は、II族原子ビーム若しくはII族元素含有分子ビーム、
又はVI族原子ビーム若しくはVI族元素含有分子ビームの
いずれか一方を、単結晶基板の表面に対して４０°以
下、好ましくは３０°以下、さらに好ましくは２５°以
下、特に好ましくは２０°以下の入射角度で開口部中に
入射させることにより、VI族元素含有分子ビームあるい
はII族元素含有分子ビームなどの入射角度を任意の値に
設定しても、開口部中にII−VI族化合物半導体薄膜を形
成することができる。この原因は、II― VI 族化合物半
導体薄膜を形成する際に、II族元素又はVI族元素の一方
が核形成を律速するからである。
【００２３】上記のようにして形成したIII −Ｖ族化合
物半導体あるいはII−VI族化合物半導体からなる単結晶
薄膜の場合においても、エピタキシャル成長を継続する
ことによって、これらを種として横方向のエピタキシャ
ル成長が生じる。したがって、図３に示すように、非晶
質薄膜２上にIII −Ｖ族化合物半導体などからなる横方
向単結晶薄膜９を形成することができる。
【００２４】本発明の形成方法にしたがって、非晶質薄
膜上に形成した横方向単結晶薄膜の転位密度は、１０4
個／ｃｍ2 以下であり、さらには１０2 個／ｃｍ2 以下
である。単結晶基板と単結晶薄膜との格子定数差が０．
１〜３０％と比較的大きい範囲にあっても、本発明の形
成方法を実施することによって、上記低転位密度の単結
晶薄膜を常に得ることができる。
【００２５】
【実施例】以下、本発明を実施例に則して具体的に説明
する。 実施例１ 直径５０ｍｍ、厚さ０．５ｍｍのシリコン単結晶基板上
に、プラズマＣＶＤにより、シリコン酸化膜を厚さ２０
０ｎｍに形成した。次いで、フォトリソグラフィにより
図１に示すような幅１μｍの線状の開口部を形成し、シ
リコン単結晶基板の表面を露出させた。次いで、シリコ
ン単結晶基板を加熱して酸化膜を除去した後、温度を９
５０℃に保ち、ガスソース分子線エピタキシー装置によ
ってＳｉＨ4 分子ビームを、シリコン単結晶基板の表面
に対し、入射角度２０℃で入射させた。すると、前記開
口部中に選択的なエピタキシャル成長が生じ、単結晶薄
膜が形成された。かかる分子ビームの照射を継続させて
エピタキシャル成長を続けたところ、単結晶薄膜の厚さ
がシリコン酸化膜の厚さよりも厚くなった時点で横方向
のエピタキシャル成長が生じ、シリコン酸化膜上に単結
晶薄膜が形成された。このシリコン酸化膜上に形成され
た単結晶薄膜の厚さは０．２μｍであった。
【００２６】この単結晶薄膜を高速反射電子線回折法に
よって調べたところ、シリコン単結晶からなることが判
明した。また、この単結晶薄膜に化学エッチングを実施
したところ、エッチピットの発生は見られなかった。さ
らに、透過型電子顕微鏡によって転位密度を調べたとこ
ろ１０2 個／ｃｍ2 以下であった。
【００２７】実施例２ 超高真空分子線エピタキシャル成長装置によって、シリ
コン原子ビームを入射角度１０°で、シリコン単結晶基
板上に入射させた以外は、実施例１と同様にして実施し
た。シリコン酸化膜上に形成された単結晶薄膜の厚さは
０．２μｍであった。また、この単結晶薄膜を高速反射
電子線回折によって調べたところ、シリコン単結晶から
なることが判明した。さらに、この単結晶薄膜に化学エ
ッチングを実施したところ、エッチピットの発生は見ら
れなかった。また透過型電子顕微鏡によって転位密度を
調べたところ１０2 個／ｃｍ2 以下であった。
【００２８】実施例３ シリコン酸化膜に代えて厚さ２０ｎｍのＴａ薄膜を形成
した以外は、実施例１と同様にして実施した。Ｔａ薄膜
上に形成された単結晶薄膜の厚さは０．２μｍであっ
た。また、この単結晶薄膜を高速反射電子線回折法によ
って調べたところ、シリコン単結晶からなることが判明
した。さらに、この単結晶薄膜に化学エッチングを実施
したところ、エッチピットの発生は見られなかった。ま
た透過型電子顕微鏡によって転位密度を調べたところ１
０2 個／ｃｍ2 以下であった。
【００２９】実施例４ シリコン酸化膜に代えて厚さ２０ｎｍのＴａ薄膜を形成
した以外は、実施例２と同様にして実施した。Ｔａ薄膜
上に形成された単結晶薄膜の厚さは０．２μｍであっ
た。また、この単結晶薄膜を高速反射電子線回折法によ
って調べたところ、シリコン単結晶からなることが判明
した。さらに、この単結晶薄膜に化学エッチングを実施
したところ、エッチピットの発生は見られなかった。ま
た透過型電子顕微鏡によって転位密度を調べたところ１
０2 個／ｃｍ2 以下であった。
【００３０】実施例５ 直径５０ｍｍ、厚さ０．５ｍｍのＧａＡｓ単結晶基板上
に、プラズマＣＶＤによってシリコン酸化膜を厚さ２０
０ｎｍに形成した。次いで、実施例１と同様にして幅１
μｍの線状の開口部を形成した。次いで、この単結晶基
板を分子線エピタキシー装置に入れ、ＧａＡｓ単結晶基
板を６１０℃に加熱するとともに、Ａｓ4 分子ビーム及
びＧａ原子ビームを、それぞれ入射角度２０°及び４０
°で前記開口部に入射させた。すると、前記開口部中に
選択的なエピタキシャル成長が生じ、単結晶薄膜が形成
された。かかる分子線ビームの照射を継続させてエピタ
キシャル成長を続けたところ、単結晶薄膜の厚さがシリ
コン酸化膜の厚さよりも厚くなった時点で横方向のエピ
タキシャル成長が生じ、シリコン酸化膜上に単結晶薄膜
が形成された。このシリコン酸化膜上に形成された単結
晶薄膜の厚さは０．５μｍであった。
【００３１】この単結晶薄膜を高速反射電子線回折によ
って調べたところ、ＧａＡｓ単結晶からなることが判明
した。また、この単結晶薄膜に化学エッチングを実施し
たところ、エッチピットの発生は見られなかった。さら
に、透過型電子顕微鏡によって転位密度を調べたところ
１０2 個／ｃｍ2 以下であった。
【００３２】実施例６ 直径５０ｍｍ、厚さ０．５ｍｍのシリコン単結晶基板を
用い、開口部内に単結晶薄膜を形成する以前に前記単結
晶基板を１０００℃に加熱して、基板表面の自然酸化膜
を除去した以外は、実施例５と同様にして実施した。シ
リコン酸化膜上に形成された単結晶薄膜の厚さは０．５
μｍであった。また、この単結晶薄膜を高速反射電子線
回折法によって調べたところ、ＧａＡｓ単結晶からなる
ことが判明した。さらに、この単結晶薄膜に化学エッチ
ングを実施したところ、エッチピットの発生は見られな
かった。また、透過型電子顕微鏡によって転位密度を調
べたところ１０2 個／ｃｍ2 以下であった。
【００３３】実施例７ 面積１ｃｍ2 、厚さ０．５ｍｍのＺｎＳｅ単結晶基板を
用い、この基板上にプラズマＣＶＤによって厚さ２００
ｎｍのシリコン酸化膜を形成した。次いで、実施例１と
同様にして幅１μｍの線状の開口部を形成し、前記基板
表面を露出させた。次いで、この単結晶基板を分子線エ
ピタキシー装置に入れ、ＺｎＳｅ単結晶基板を５００℃
に加熱するとともに、Ｓｅ原子ビーム及びＺｎ原子ビー
ムを、それぞれ入射角度２０°及び３０°で前記開口部
に入射させた。すると、前記開口部中に選択的なエピタ
キシャル成長が生じ、単結晶薄膜が形成された。かかる
原子ビームの照射を継続させてエピタキシャル成長を続
けたところ、単結晶薄膜の厚さがシリコン酸化膜の厚さ
よりも厚くなった時点で横方向のエピタキシャル成長が
生じ、シリコン酸化膜上に単結晶薄膜が形成された。こ
のシリコン酸化膜上に形成された単結晶薄膜の厚さは
０．２μｍであった。
【００３４】この単結晶薄膜を高速反射電子線回折法に
よって調べたところ、ＺｎＳｅ単結晶からなることが判
明した。また、この単結晶薄膜に化学エッチングを実施
したところ、エッチピットの発生は見られなかった。さ
らに、透過型電子顕微鏡によって転位密度を調べたとこ
ろ１０2 個／ｃｍ2 以下であった。 実施例８ 面積１ｃｍ2 、厚さ０．５ｍｍのＳｒＴｉＯ3 基板を用
い、この基板上にプラズマＣＶＤによって厚さ２００ｎ
ｍのシリコン酸化膜を形成した。次いで、実施例１と同
様にして幅１μｍの線状の開口部を形成し、前記ＳｒＴ
ｉＯ3 基板の表面を露出させた。次いで、ＳｒＴｉＯ3
基板を８００℃に加熱した。その後、Ｙ、Ｂａ、Ｃｕの
原子ビームを、それぞれ入射角度２０°で開口部に入射
させるとともに、オゾンを含有した酸素分子ビームを入
射角度３０°で同じ開口部内に入射させた。すると、前
記開口部中に選択的なエピタキシャル成長が生じ、単結
晶薄膜が形成された。かかる原子ビーム及び分子ビーム
の照射を継続させてエピタキシャル成長を続けたとこ
ろ、単結晶薄膜の厚さがシリコン酸化膜の厚さよりも厚
くなった時点で横方向のエピタキシャル成長が生じ、シ
リコン酸化膜上に単結晶薄膜が形成された。このシリコ
ン酸化膜上に形成された単結晶薄膜の厚さは０．２μｍ
であった。
【００３５】この単結晶薄膜を高速反射電子線回折によ
って調べたところ、ＹＢＣＯ単結晶からなることが判明
した。また、この単結晶薄膜に化学エッチングを実施し
たところ、エッチピットの発生は見られなかった。さら
に、透過型電子顕微鏡によって転位密度を調べたところ
１０個／ｃｍ2 以下であった。
【００３６】以上、実施例から明らかなように、本発明
の形成方法によれば、シリコン酸化膜あるいはＴａ薄膜
などの非晶質薄膜上に、転位密度が１０2 個／ｃｍ2 以
下程度の極めて転位の少ない単結晶薄膜を形成できるこ
とが分かる。
【００３７】以上、具体例を挙げながら発明の実施の形
態に基づいて本発明を詳細に説明してきたが、本発明は
上記内容に限定されるものではなく、本発明の範疇を逸
脱しない限りにおいてあらゆる変更や変形が可能であ
る。
【００３８】
【発明の効果】本発明の形成方法によれば、所定の開口
部のみに単結晶薄膜を選択的に形成することが可能であ
る。したがって、かかる部分に形成された単結晶薄膜を
種とすることにより、気相成長法によりマイクロチャネ
ルエピタキシーが可能となる。この結果、実際の半導体
工業などにおいて使用することができ、集積回路や電子
素子、及び光素子などの実用に供することのできる転位
の少ない単結晶薄膜の形成方法を提供することができ
る。
【図面の簡単な説明】
【図１】 本発明の単結晶薄膜の形成方法を説明するた
めの概念図である。
【図２】 本発明の単結晶薄膜の形成方法において、図
１に示す後の形成工程を説明するための概念図である。
【図３】 本発明の単結晶薄膜の形成方法において、図
２に示す後の形成工程を説明するための概念図である。
【符号の説明】
１ 単結晶基板 ２ 非晶質薄膜 ３ 開口部 ４ 単結晶薄膜 ６−１、６−２、６−３、６−４、６−５ 分子ビーム ７ 種単結晶薄膜 ８ 縦方向単結晶薄膜 ９ 横方向単結晶薄膜 θ 分子ビームの単結晶基板表面に対する入射角度 Ｗ 開口部の幅

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 単結晶基板上に非晶質薄膜を形成すると
    ともに、前記非晶質薄膜に開口部を形成して前記単結晶
    基板表面の一部を露出させ、減圧下において原子ビーム
    又は分子ビームを前記単結晶基板表面に対して４０°以
    下の入射角度で入射させ、前記露出した単結晶基板表面
    上に単結晶薄膜を選択的にエピタキシャル成長させるこ
    とを特徴とする、単結晶薄膜の形成方法。
  2. 【請求項２】 前記原子ビーム又は分子ビームの前記単
    結晶基板表面への入射角度が２５°以下であることを特
    徴とする、請求項１に記載の単結晶薄膜の形成方法。
  3. 【請求項３】 周期律表第Ｖ族の原子ビーム又は周期律
    表第Ｖ族の元素を含んでなる分子ビームを、前記単結晶
    基板の表面に対して４０°以下の入射角度で入射させ、
    周期律表第III 族の原子ビーム又は周期律表第III 族の
    元素を含んでなる分子ビームを、前記単結晶基板の表面
    に対して任意の入射角度で入射させることにより、前記
    露出した単結晶基板表面上にIII ―Ｖ族化合物半導体か
    らなる単結晶薄膜を選択的にエピタキシャル成長させる
    ことを特徴とする、請求項１に記載の単結晶薄膜の形成
    方法。
  4. 【請求項４】 前記周期律表第Ｖ族の原子ビーム又は前
    記周期律表第Ｖ族の元素を含んでなる分子ビームの前記
    単結晶基板表面への入射角度が、２５°以下であること
    を特徴とする、請求項３に記載の単結晶薄膜の形成方
    法。
  5. 【請求項５】 周期律表第III 族の原子ビーム又は周期
    律表第III 族の元素を含んでなる分子ビームを、前記単
    結晶基板の表面に対して４０°以下の入射角度で入射さ
    せ、周期律表第Ｖ族の原子ビーム又は周期律表第Ｖ族の
    元素を含んでなる分子ビームを、前記単結晶基板の表面
    に対して任意の入射角度で入射させることにより、前記
    露出した単結晶基板表面上にIII ―Ｖ族化合物半導体か
    らなる単結晶薄膜を選択的にエピタキシャル成長させる
    ことを特徴とする、請求項１に記載の単結晶薄膜の形成
    方法。
  6. 【請求項６】 前記周期律表第III 族の原子ビーム又は
    前記周期律表第III 族の元素を含んでなる分子ビームの
    前記単結晶基板表面への入射角度が、２５°以下である
    ことを特徴とする、請求項５に記載の単結晶薄膜の形成
    方法。
  7. 【請求項７】 周期律表第VI族の原子ビーム、又は周期
    律表第VI族の元素を含んでなる分子ビームを、前記単結
    晶基板表面に対して４０°以下の入射角度で入射させ、
    周期律表第II族の原子ビーム又は周期律表第II族の元素
    を含んでなる分子ビームを、前記単結晶基板表面に対し
    て任意の入射角度で入射させることにより、前記露出し
    た単結晶基板上にII―VI族化合物半導体からなる単結晶
    薄膜を選択的にエピタキシャル成長させることを特徴と
    する、請求項１に記載の単結晶薄膜の形成方法。
  8. 【請求項８】 前記周期律表第VI族の原子ビーム又は前
    記周期律表第VI族の元素を含んでなる分子ビームの前記
    単結晶基板表面への入射角度が、２５°以下であること
    を特徴とする、請求項７に記載の単結晶薄膜の形成方
    法。
  9. 【請求項９】 周期律表第II族の原子ビーム、又は周期
    律表第II族の元素を含んでなる分子ビームを、前記単結
    晶基板表面に対して４０°以下の入射角度で入射させ、
    周期律表第VI族の原子ビーム又は周期律表第VI族の元素
    を含んでなる分子ビームを、前記単結晶基板表面に対し
    て任意の入射角度で入射させることにより、前記露出し
    た単結晶基板上にII―VI族化合物半導体からなる単結晶
    薄膜を選択的にエピタキシャル成長させることを特徴と
    する、請求項１に記載の単結晶薄膜の形成方法。
  10. 【請求項１０】 前記周期律表第II族の原子ビーム、又
    は前記周期律表第II族の元素を含んでなる分子ビームの
    前記単結晶基板表面への入射角度が、２５°以下である
    ことを特徴とする、請求項９に記載の単結晶薄膜の形成
    方法。
  11. 【請求項１１】 前記開口部は線状であって、その幅が
    ０．００１〜１０μｍであることを特徴とする請求項１
    〜１０のいずれか一に記載の単結晶薄膜の形成方法。
  12. 【請求項１２】 前記非晶質薄膜は、絶縁物又は高融点
    金属からなることを特徴とする、請求項１〜１１のいず
    れか一に記載の単結晶薄膜の形成方法。
  13. 【請求項１３】 前記露出した単結晶基板表面上に選択
    的にエピタキシャル成長させて形成した単結晶薄膜を種
    として、前記非晶質薄膜上に単結晶薄膜を横方向にエピ
    タキシャル成長させて形成することを特徴とする、請求
    項１〜１２のいずれか一に記載の単結晶薄膜の形成方
    法。
  14. 【請求項１４】 前記非晶質薄膜上に形成された単結晶
    薄膜の転位密度が、１０ 4 個／ｃｍ2 以下であることを
    特徴とする、請求項１３に記載の単結晶薄膜の形成方
    法。
  15. 【請求項１５】 前記単結晶基板と前記単結晶薄膜との
    格子定数が異なることを特徴とする請求項１４に記載の
    単結晶薄膜の形成方法。
  16. 【請求項１６】 前記単結晶基板と前記単結晶薄膜との
    格子定数差が０．１〜３０％であることを特徴とする、
    請求項１５に記載の単結晶薄膜の形成方法。
JP11052376A 1999-03-01 1999-03-01 単結晶薄膜の形成方法 Expired - Lifetime JP3007971B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11052376A JP3007971B1 (ja) 1999-03-01 1999-03-01 単結晶薄膜の形成方法
TW089103059A TW473566B (en) 1999-03-01 2000-02-22 A method for forming a single crystalline film
US09/511,912 US7235131B2 (en) 1999-03-01 2000-02-23 Method for forming a single crystalline film
KR1020000009626A KR100355881B1 (ko) 1999-03-01 2000-02-26 단결정 박막의 형성 방법
DE10009876A DE10009876B4 (de) 1999-03-01 2000-03-01 Verfahren zum Bilden eines einkristallinen Films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11052376A JP3007971B1 (ja) 1999-03-01 1999-03-01 単結晶薄膜の形成方法

Publications (2)

Publication Number Publication Date
JP3007971B1 JP3007971B1 (ja) 2000-02-14
JP2000247798A true JP2000247798A (ja) 2000-09-12

Family

ID=12913100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11052376A Expired - Lifetime JP3007971B1 (ja) 1999-03-01 1999-03-01 単結晶薄膜の形成方法

Country Status (5)

Country Link
US (1) US7235131B2 (ja)
JP (1) JP3007971B1 (ja)
KR (1) KR100355881B1 (ja)
DE (1) DE10009876B4 (ja)
TW (1) TW473566B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
JP4445524B2 (ja) * 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
TWI452703B (zh) * 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
WO2009132207A2 (en) 2008-04-25 2009-10-29 Asm International N.V. Synthesis and use of precursors for ald of tellurium and selenium thin films
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
KR101829380B1 (ko) 2009-10-26 2018-02-19 에이에스엠 인터내셔널 엔.브이. ５ａ족 원소 함유 박막의 원자 층 증착용 전구체의 합성 및 용도
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
CN113972299B (zh) * 2021-09-30 2024-03-22 华南理工大学 一种在SiO2衬底上生长硫化锗单晶薄膜的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171234A (en) * 1976-07-20 1979-10-16 Matsushita Electric Industrial Co., Ltd. Method of fabricating three-dimensional epitaxial layers utilizing molecular beams of varied angles
US4241109A (en) * 1979-04-30 1980-12-23 Bell Telephone Laboratories, Incorporated Technique for altering the profile of grating relief patterns
JPS61271817A (ja) 1985-05-27 1986-12-02 Anelva Corp 分子線エピタキシ−装置
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JP2662396B2 (ja) * 1986-03-31 1997-10-08 キヤノン株式会社 結晶性堆積膜の形成方法
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
JPH01161822A (ja) 1987-12-18 1989-06-26 Denki Kagaku Kogyo Kk 素子およびその製造法
JPH01234389A (ja) * 1988-03-14 1989-09-19 Hikari Gijutsu Kenkyu Kaihatsu Kk 分子線エピタキシ装置および方法
JPH0633231B2 (ja) * 1990-01-12 1994-05-02 松下電器産業株式会社 分子線エピタキシャル成長方法
US5084409A (en) * 1990-06-26 1992-01-28 Texas Instruments Incorporated Method for patterned heteroepitaxial growth
US5068203A (en) * 1990-09-04 1991-11-26 Delco Electronics Corporation Method for forming thin silicon membrane or beam
EP0576566B1 (en) * 1991-03-18 1999-05-26 Trustees Of Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JPH06105797A (ja) 1992-09-29 1994-04-19 Olympus Optical Co Ltd 湾曲装置
US5792270A (en) * 1993-10-21 1998-08-11 Saxena; Arjun Apparatus for forming a pattern of nucleation sites
JP3830051B2 (ja) * 1995-09-18 2006-10-04 株式会社 日立製作所 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
US5661076A (en) * 1996-03-29 1997-08-26 Electronics And Telecommunications Research Institute Method for fabricating a vertical-cavity surface-emitting laser diode
DE19729186A1 (de) 1997-07-08 1999-01-14 Siemens Ag Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
KR100927082B1 (ko) 2008-01-31 2009-11-17 박찬용 문자 입력이 가능한 숫자 키패드를 갖는 키보드

Also Published As

Publication number Publication date
JP3007971B1 (ja) 2000-02-14
DE10009876A1 (de) 2000-11-16
US20020144643A1 (en) 2002-10-10
US7235131B2 (en) 2007-06-26
TW473566B (en) 2002-01-21
DE10009876B4 (de) 2007-08-16
KR100355881B1 (ko) 2002-10-25
KR20010006708A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
US5735949A (en) Method of producing electronic, electrooptical and optical components
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US5019529A (en) Heteroepitaxial growth method
US5141893A (en) Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
JPH06244112A (ja) 化合物半導体結晶の成長方法
US4908074A (en) Gallium arsenide on sapphire heterostructure
JP3007971B1 (ja) 単結晶薄膜の形成方法
JP2010157721A (ja) 基板上に単結晶半導体層を作製する方法
EP0241204B1 (en) Method for forming crystalline deposited film
KR20010026835A (ko) ＧａＮ 후막 제조 방법
JPH03132016A (ja) 結晶の形成方法
US5334864A (en) Process for selective formation of II-VI group compound film
US5100691A (en) Process for selective formation of ii-vi group compound flim
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JPS63237517A (ja) ３−５族化合物膜の選択形成方法
KR100455277B1 (ko) 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법
US20050136564A1 (en) Method of laterally growing GaN with indium doping
JPS62132312A (ja) 半導体薄膜の製造方法
JP2649928B2 (ja) 半導体ウエハの製造方法
JP2651146B2 (ja) 結晶の製造方法
JPH01149483A (ja) 太陽電池
JPS61205693A (ja) 結晶成長方法
EP0289117B1 (en) Method of forming crystals on a substrate
JPH03132017A (ja) 結晶の形成方法
JPS61203630A (ja) 半導体ウェーハとその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991026

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term