JP2000100990A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000100990A JP2000100990A JP27325598A JP27325598A JP2000100990A JP 2000100990 A JP2000100990 A JP 2000100990A JP 27325598 A JP27325598 A JP 27325598A JP 27325598 A JP27325598 A JP 27325598A JP 2000100990 A JP2000100990 A JP 2000100990A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- film
- semiconductor device
- substrate
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、基板上に半導体
チップが実装され、この半導体チップが樹脂によて封止
された半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on a substrate and the semiconductor chip is sealed with a resin.
【０００２】[0002]
【従来の技術】近年においては、金属板を打ち抜き形成
するなどして得られる、いわゆるリードフレームから半
導体装置を製造する方法に代えて、絶縁性および耐熱性
を有するポリイミド樹脂などによって短冊状ないし長尺
帯状に形成されたフィルム状基板を用いて半導体装置を
製造する方法が採用されてきている。この方法では、た
とえば図１２および図１３に示したように、銅などによ
って所定の配線パターン２０が形成された領域２０Ａが
一定のピッチで長手方向に繰り返し形成されたフィルム
状基板２Ａが用いられ、たとえばダイボンディング工
程、ワイヤボンディング工程、樹脂パッケージング工
程、および外部端子部形成工程などの各種の工程を経て
半導体装置が製造される。図示したフィルム状基板２Ａ
では、配線パターン形成領域２０Ａに複数の貫通孔２４
が格子状に配列形成されており、いわゆるＢＧＡ（Ball
Grid Array ）型の半導体装置が製造される。2. Description of the Related Art In recent years, in place of a method of manufacturing a semiconductor device from a so-called lead frame obtained by punching and forming a metal plate, a strip-shaped or long strip of polyimide resin having insulation and heat resistance is used. 2. Description of the Related Art A method for manufacturing a semiconductor device using a film-shaped substrate formed in a strip shape has been adopted. In this method, as shown in FIGS. 12 and 13, for example, a film-shaped substrate 2A in which a region 20A in which a predetermined wiring pattern 20 is formed by copper or the like is repeatedly formed in a longitudinal direction at a constant pitch is used. For example, a semiconductor device is manufactured through various processes such as a die bonding process, a wire bonding process, a resin packaging process, and an external terminal portion forming process. Illustrated film-shaped substrate 2A
Then, a plurality of through holes 24 are formed in the wiring pattern formation region 20A.
Are arranged in a lattice pattern, and a so-called BGA (Ball
A (Grid Array) type semiconductor device is manufactured.
【０００３】例示した各工程は、リードフレームを用い
た製造方法においては製造効率を向上させる観点から同
一の製造ラインによって行われている。すなわち、上記
リードフレームを自動搬送しつつ、適宜の部位に達した
リードフレームに対して上記した各工程が行われる。し
たがって、フィルム状基板２Ａを用いた製造方法におい
ても、製造効率を向上させる観点から例示した各工程を
同一の製造ラインによって行うのが好ましく、また各工
程を同一の製造ラインにおいて行えるならリードフレー
ムを用いて行われる製造方法に採用されていた既存の製
造ラインを利用でき、製造方法の変更に際して多大な設
備投資を必要とはしないといった利点が得られる。[0003] In the manufacturing method using a lead frame, the exemplified steps are performed by the same manufacturing line from the viewpoint of improving the manufacturing efficiency. That is, while the lead frame is automatically conveyed, the above-described steps are performed on the lead frame that has reached an appropriate portion. Therefore, also in the manufacturing method using the film-shaped substrate 2A, it is preferable that the respective steps exemplified from the viewpoint of improving the manufacturing efficiency be performed on the same manufacturing line. An existing manufacturing line used for the manufacturing method used can be used, and there is an advantage that a large capital investment is not required when the manufacturing method is changed.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記ダ
イボンディング工程は、たとえば熱硬化性の樹脂製接着
剤などを用いて行われるために樹脂製接着材を硬化させ
る際にフィルム状基板２Ａも同時に加熱され、またワイ
ヤボンディング工程において熱圧着ボンディングを行う
場合や樹脂パッケージング工程において熱硬化性樹脂を
採用した場合にもフィルム状基板２Ａが加熱されてしま
う。これらの場合、フィルム状基板２Ａが樹脂によって
形成され、配線パターン２０が金属などによって形成さ
れてそれぞれの熱膨張率が異なるために、フィルム状基
板２Ａのほうが上記配線パターン２０に比べてより膨張
してしまう。このため、上記フィルム状基板２Ａが反っ
てしまったり、あるいは上記配線パターン２０に必要以
上に応力が作用してしまっていた。However, since the die bonding step is performed using, for example, a thermosetting resin adhesive, the film substrate 2A is simultaneously heated when the resin adhesive is cured. In addition, the film-shaped substrate 2A is heated even when thermocompression bonding is performed in the wire bonding process or when a thermosetting resin is used in the resin packaging process. In these cases, the film-shaped substrate 2A is formed of a resin, and the wiring pattern 20 is formed of a metal or the like and has a different coefficient of thermal expansion. Therefore, the film-shaped substrate 2A expands more than the wiring pattern 20 described above. Would. For this reason, the film-shaped substrate 2A is warped or the wiring pattern 20 is unnecessarily stressed.
【０００５】かりに、上記フィルム状基板２Ａが反って
しまったならば、たとえばワイヤボンディング工程にお
いてワイヤボンディングを行うべき部位が初期設定され
た部位とは異なるものとなってしまうため、ワイヤボン
ディングを所望通りに行うのが困難である。また、多数
の外部端子部が格子状に配列されたＢＧＡ型の半導体装
置を製造する場合には、外部端子部としての複数のハン
ダボールを上記フィルム状基板２Ａの裏面側に形成する
必要があるが、フィルム状基板２Ａが反っていればハン
ダボールを所望通りに形成するのも困難である。一方、
上記配線パターン２０に大きな応力が作用した場合に
は、上記配線パターン２０が断線してしまいかねない。
とくに、上記したＢＧＡ型の半導体装置のように、細密
な配線パターン２０が形成されたフィルム状基板２Ａを
用いて製造する必要がある場合には、配線パターン２０
に大きな応力が作用すれば配線パターン２０の断線が生
じやすいといった問題も生じる。If the film-shaped substrate 2A is warped, for example, the part to be wire-bonded in the wire bonding step is different from the initially set part. Is difficult to do. In the case of manufacturing a BGA type semiconductor device in which a large number of external terminal portions are arranged in a lattice, it is necessary to form a plurality of solder balls as external terminal portions on the back side of the film substrate 2A. However, if the film-shaped substrate 2A is warped, it is difficult to form solder balls as desired. on the other hand,
When a large stress acts on the wiring pattern 20, the wiring pattern 20 may be disconnected.
In particular, when it is necessary to use a film-shaped substrate 2A on which a fine wiring pattern 20 is formed as in the above-described BGA type semiconductor device, the wiring pattern 20 is used.
If a large stress acts on the wiring pattern 20, the wiring pattern 20 is likely to be disconnected.
【０００６】また、フィルム状基板２Ａ自体は、樹脂な
どによって形成されているために剛性が比較的に低い。
このため、フィルム状基板２Ａでは、比較的に剛性の高
いリードフレーム用に構築された製造設備を利用するの
が困難である。Further, the film-shaped substrate 2A itself is relatively low in rigidity because it is made of resin or the like.
For this reason, it is difficult for the film-shaped substrate 2A to use manufacturing facilities constructed for a relatively rigid lead frame.
【０００７】本願発明は、上記した事情のもとで考え出
されたものであって、ダイボンディング工程や樹脂パッ
ケージング工程を行う際の加熱によって生じる種々の不
具合を回避しつつ、リードフレーム用に構築された製造
設備を利用することができるようにすることをその課題
としている。The present invention has been conceived in view of the above circumstances, and has been developed for use in a lead frame while avoiding various problems caused by heating during a die bonding step and a resin packaging step. The task is to be able to use the constructed manufacturing equipment.
【０００８】[0008]
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。すなわち、本願発明
により提供される半導体装置の製造方法は、所定の配線
パターンが繰り返し連続して形成されたフィルム状基板
に、上記各配線パターン形成領域の外周部またはその近
傍に位置するようにして補強部を形成する工程と、上記
半導体装置形成領域に半導体チップをボンディングする
工程と、上記半導体チップを封止するようにして樹脂パ
ッケージを形成する工程と、を含むことを特徴としてい
る。なお、上記補強部は、枠状に形成するのが好まし
く、たとえばポリイミド樹脂、エポキシ樹脂、あるいは
ガラスエポキシ樹脂などによって形成される。DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means. In other words, the method of manufacturing a semiconductor device provided by the present invention provides a method of manufacturing a semiconductor device in which a predetermined wiring pattern is repeatedly and continuously formed on a film-shaped substrate so as to be positioned at or near an outer peripheral portion of each of the wiring pattern forming regions. The method includes a step of forming a reinforcing portion, a step of bonding a semiconductor chip to the semiconductor device forming region, and a step of forming a resin package so as to seal the semiconductor chip. The reinforcing portion is preferably formed in a frame shape, for example, a polyimide resin, an epoxy resin, a glass epoxy resin, or the like.
【０００９】上記フィルム状基板における配線パターン
形成領域の外周部またはその近傍に補強部を形成した場
合には、上記各配線パターン形成領域の面剛性が高めら
れる。たとえば、上記配線パターン形成領域を囲むよう
にして枠状に補強部を形成すれば、たとえフィルム状基
板に曲げ応力が作用したとしてもこの補強部によって曲
げ応力に対応できるため、補強部材によって囲まれる配
線パターン形成領域に作用する応力が軽減される。この
ため、半導体チップをボンディングする際や樹脂パッケ
ージング工程において加熱した場合に、従来のように上
記フィルム状基板が大きく反ってしまうことはない。し
たがって、半導体チップをボンディングした後にワイヤ
ボンディングを行う場合やフィルム状基板に裏面側に外
部端子部などを形成する際に、フィルム状基板の反りに
起因してこれらの作業が適切に行えないようなこともな
い。In the case where a reinforcing portion is formed on the film substrate at the outer peripheral portion of the wiring pattern forming region or in the vicinity thereof, the surface rigidity of each wiring pattern forming region is increased. For example, if the reinforcing portion is formed in a frame shape so as to surround the wiring pattern forming region, even if a bending stress is applied to the film substrate, the bending portion can cope with the bending stress. The stress acting on the formation region is reduced. Therefore, when the semiconductor chip is heated in bonding or in a resin packaging process, the film-shaped substrate does not significantly warp unlike the related art. Therefore, when performing wire bonding after bonding the semiconductor chip or when forming the external terminal portion or the like on the back surface side of the film-like substrate, these operations cannot be performed properly due to the warpage of the film-like substrate. Not even.
【００１０】なお、上記補強部を形成する工程は、たと
えば枠状などの所定の形状とされた部材を配線パターン
形成領域の外周部またはその近傍に貼着することによっ
て、あるいは液状とされた熱硬化性樹脂を配線パターン
形成領域の外周部またはその近傍に塗布してこれを加熱
硬化させることによって行われる。もちろん、上記補強
部の形成工程は、上記半導体チップをボンディングする
工程よりも前に行ってもよく、上記半導体チップをボン
ディングする工程よりも後に行ってもよい。The step of forming the reinforcing portion may be performed by attaching a member having a predetermined shape such as a frame to the outer peripheral portion of the wiring pattern forming region or in the vicinity thereof, or by applying a liquid heat. This is performed by applying a curable resin to the outer peripheral portion of the wiring pattern forming region or in the vicinity thereof and heating and curing this. Of course, the step of forming the reinforcing portion may be performed before the step of bonding the semiconductor chip, or may be performed after the step of bonding the semiconductor chip.
【００１１】また、上記半導体チップは、上記フィルム
状基板に形成された配線パターン（端子部）と導通接続
する必要があるが、本願発明においては、ワイヤボンデ
ィングによって半導体チップとフィルム状基板とを導通
接続してもよく、またいわゆるフリップチップ方式によ
って直接的に半導体チップとフィルム状基板とを導通接
続してもよい。The semiconductor chip needs to be electrically connected to a wiring pattern (terminal portion) formed on the film substrate. In the present invention, however, the semiconductor chip is electrically connected to the film substrate by wire bonding. The semiconductor chip and the film-shaped substrate may be directly and electrically connected by a so-called flip-chip method.
【００１２】ところで、上記補強部材は、上記フィルム
状基板における配線パターン形成領域の外周部またはそ
の近傍に形成されるため、上記補強部材が上記配線パタ
ーンと接触して形成されることがあるから、このことを
考慮して上記補強部材を絶縁性を有する樹脂などによっ
て形成するのが好ましい。Since the reinforcing member is formed at or near the outer peripheral portion of the wiring pattern forming region on the film substrate, the reinforcing member may be formed in contact with the wiring pattern. In consideration of this, it is preferable that the reinforcing member is formed of an insulating resin or the like.
【００１３】また、上記樹脂パッケージは、上記半導体
チップを封止するようにして形成されるが、出来上がっ
た半導体装置の外形を考慮して、上記補強部材を上記樹
脂パッケージによって封止してもよい。この場合には、
上記補強部材と上記樹脂パッケージが上記補強部に接触
して形成されることから、これらの接触界面における接
合性を向上させるべく、上記補強部と上記樹脂パッケー
ジとを同種の樹脂により形成するのが好ましい。The resin package is formed so as to seal the semiconductor chip, but the reinforcing member may be sealed with the resin package in consideration of the outer shape of the completed semiconductor device. . In this case,
Since the reinforcing member and the resin package are formed in contact with the reinforcing portion, it is preferable to form the reinforcing portion and the resin package with the same type of resin in order to improve the bonding at the contact interface therebetween. preferable.
【００１４】本願発明の好ましい実施の形態において
は、上記フィルム状基板に上記補強部を形成する工程、
および半導体チップをボンディングする工程の以前に、
短冊状とされた支持部材に上記フィルム状基板を接合す
る工程をさらに含んでいる。In a preferred embodiment of the present invention, a step of forming the reinforcing portion on the film-like substrate;
And before the process of bonding semiconductor chips,
The method further includes a step of bonding the film-shaped substrate to the strip-shaped support member.
【００１５】上記製造方法では、上記支持部材に上記フ
ィルム状基板が接合されることから、支持部材によって
フィルム状基板の実質的な剛性が高められている。この
ため、従来においては、フィルム状基板の剛性が低いた
めに、フィルム状基板をリードフレームと同様にして取
り扱うことが困難であったが、フィルム状基板の実質的
な剛性が高められれば、フィルム状基板をリードフレー
ムと同様に取り扱うことができる。すなわち、リードフ
レームから半導体装置を製造する際に使用されていた既
存の設備を、フィルム状基板から半導体装置を製造する
際にも利用することができる。したがって、半導体装置
の製造方式をフィルム状基板から半導体装置を製造する
方式に変更する際に、大規模な設備変更を行わなくても
よいといった利点が得られ、設備投資を最小限に抑える
ことができる。In the manufacturing method, since the film-like substrate is joined to the support member, the substantial rigidity of the film-like substrate is increased by the support member. For this reason, conventionally, it was difficult to handle the film-shaped substrate in the same manner as a lead frame because the rigidity of the film-shaped substrate was low. The substrate can be handled like a lead frame. That is, existing equipment used when manufacturing a semiconductor device from a lead frame can be used also when manufacturing a semiconductor device from a film-shaped substrate. Therefore, when the method of manufacturing a semiconductor device is changed to a method of manufacturing a semiconductor device from a film-shaped substrate, there is an advantage that a large-scale equipment change is not required, and the capital investment can be minimized. it can.
【００１６】好ましい実施の形態においてはさらに、上
記支持部材として長手方向に連続して複数の貫通孔が形
成されたものを用い、かつ、上記支持部材にフィルム状
基板を接合する工程においては、上記各貫通孔から上記
各配線パターン形成領域が臨むようにして上記支持部材
の下面に上記フィルム状基板が接合される。In a preferred embodiment, the supporting member having a plurality of through holes continuously formed in the longitudinal direction is used, and in the step of bonding a film-like substrate to the supporting member, The film-shaped substrate is joined to the lower surface of the support member such that the wiring pattern formation regions face from the through holes.
【００１７】各配線パターン形成領域が臨むようにして
フィルム状基板に支持部材が接合された場合には、各配
線パターン形成領域の上方領域が各貫通孔の内面によっ
て囲まれることになる。そして、上記各配線パターン形
成領域の外周部またはその近傍には、補強部が形成され
る。このため、たとえ補強部を液状の熱硬化性樹脂を塗
布することによって、あるいは加熱により溶融する樹脂
によって形成したとしても、液体的な性状の補強部が流
動して拡がってしまうことが各貫通孔の内面によって阻
害される。後に行われる樹脂パッケージング工程は、た
とえばトランスファモールド法などの金型成形によって
行われるため、不用意に補強部が拡がってしまったなら
ば金型の型締めを所望通りに行うことができないため、
各貫通孔の内面によって液体的性状の補強部の流動を阻
害することは有用である。When the supporting member is joined to the film substrate such that each wiring pattern formation region faces, the upper region of each wiring pattern formation region is surrounded by the inner surface of each through hole. Reinforcing portions are formed at or near the outer peripheral portion of each of the wiring pattern forming regions. For this reason, even if the reinforcing portion is formed by applying a liquid thermosetting resin or by a resin that is melted by heating, the liquid-like reinforcing portion flows and expands in each through hole. Inhibited by the inner surface of Since the resin packaging process performed later is performed by mold molding such as a transfer molding method, for example, if the reinforcing portion is inadvertently expanded, the mold cannot be clamped as desired.
It is useful that the inner surface of each through hole inhibits the flow of the liquid-like reinforcing portion.
【００１８】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。[0018] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
【００１９】[0019]
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を図面を参照して具体的に説明する。図１は、本願
発明に係る半導体装置の製造方法によって製造された半
導体装置の一例を表す全体斜視図、図２は、上記半導体
装置を裏面側から見た全体斜視図、図３は、図１のIII
−III 線に沿う断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings. FIG. 1 is an overall perspective view showing an example of a semiconductor device manufactured by the method for manufacturing a semiconductor device according to the present invention, FIG. 2 is an overall perspective view of the semiconductor device seen from the back side, and FIG. III
FIG. 3 is a sectional view taken along the line III.
【００２０】図１ないし図３に示すように、上記半導体
装置１は、いわゆるＢＧＡ（Ball Grid Array ）型と称
されるものである。この半導体装置１は、絶縁性を有す
る基板２と、この基板２に実装された半導体チップ３と
を有しており、この半導体チップ３を封止するようにし
て樹脂パッケージ５が形成されている。As shown in FIGS. 1 to 3, the semiconductor device 1 is of a so-called BGA (Ball Grid Array) type. The semiconductor device 1 has a substrate 2 having an insulating property and a semiconductor chip 3 mounted on the substrate 2, and a resin package 5 is formed so as to seal the semiconductor chip 3. .
【００２１】図１および図２に良く表れているように、
上記基板２は、絶縁性を有するポリイミドなどの樹脂フ
ィルムによって矩形状に形成されており、その表面２１
には、複数の端子部２０ａからなる配線パターン２０が
形成されている。この基板２は、後述するように長尺帯
状ないし短冊状とされ、配線パターン２０が長手方向に
繰り返し形成されたフィルム状基板としてのキャリアテ
ープに半導体チップ３の実装などの所定の処理を施した
後に、基板２となるべき領域を上記キャリアテープから
切り離すことによって形成される。As best seen in FIGS. 1 and 2,
The substrate 2 is formed in a rectangular shape by a resin film such as polyimide having an insulating property.
Is formed with a wiring pattern 20 including a plurality of terminal portions 20a. The substrate 2 has a long band shape or a strip shape as described later, and a predetermined process such as mounting of a semiconductor chip 3 is performed on a carrier tape as a film substrate on which a wiring pattern 20 is repeatedly formed in a longitudinal direction. Later, an area to be the substrate 2 is formed by cutting off the carrier tape.
【００２２】図２および図３に良く表れているように、
上記基板２の中央部には、多数の貫通孔２４が格子状に
配列形成されている。上記各端子部２０ａは、上記基板
２の周縁端から連続して、その一端部がそれぞれの対応
する貫通孔２４にまで至っている。そして、上記各貫通
孔２４は、上記端子部２０ａの一端部によって上部開口
が閉塞された恰好とされており、上記各貫通孔２４を介
して上記基板２の裏面側から上記各端子部２０ａの一端
部が臨んでいる。もちろん、上記各端子部２０ａは、互
いに接触ないし交差しないように独立して形成されてお
り、各貫通孔２４が形成された領域を覆うようにして絶
縁性を有する素材により保護膜を形成してもよい。ま
た、上記基板２の外周部には、たとえば熱硬化性の樹脂
によって矩形枠状の補強部２５が形成されている。As best seen in FIGS. 2 and 3,
A large number of through-holes 24 are arranged in a grid at the center of the substrate 2. Each of the terminal portions 20 a is continuous from the peripheral edge of the substrate 2, and one end of the terminal portion 20 a reaches the corresponding through hole 24. Each of the through holes 24 is configured such that an upper opening is closed by one end of the terminal portion 20a, and the respective terminal portions 20a are formed from the rear surface side of the substrate 2 through the respective through holes 24. One end is facing. Of course, each of the terminal portions 20a is independently formed so as not to contact or cross each other, and a protective film is formed of an insulating material so as to cover the region where each through hole 24 is formed. Is also good. A rectangular frame-shaped reinforcing portion 25 is formed on the outer peripheral portion of the substrate 2 by, for example, a thermosetting resin.
【００２３】図３に示すように、上記半導体チップ３
は、その上面３ａに複数の電極パッド（図示略）が形成
されているが、この半導体チップ３は絶縁性を有するエ
ポキシ樹脂などの接着剤７を介して上記基板２に対して
機械的に接合されている。なお、上記半導体チップ３と
しては、たとえばＩＣやＬＳＩなどのベアチップを用い
ることができ、上記接着剤７としては、常温硬化性のも
のでも、熱硬化性のものでもよい。また、上記半導体チ
ップ３は、図１および図３に良く表れているように、上
記各電極パッドと上記各端子部２０ａとの間が金線など
のワイヤ６を介して接続されており、このワイヤ６によ
って上記半導体チップ３と上記各端子部２０ａとの電気
的な導通が図られている。As shown in FIG. 3, the semiconductor chip 3
Has a plurality of electrode pads (not shown) formed on its upper surface 3a. The semiconductor chip 3 is mechanically bonded to the substrate 2 via an adhesive 7 such as an epoxy resin having an insulating property. Have been. Note that a bare chip such as an IC or an LSI can be used as the semiconductor chip 3, and the adhesive 7 may be a room temperature curable or a thermosetting adhesive. 1 and 3, the semiconductor chip 3 is connected between each of the electrode pads and each of the terminal portions 20a via a wire 6 such as a gold wire. Electrical conduction between the semiconductor chip 3 and each of the terminal portions 20a is achieved by the wires 6.
【００２４】図２および図３に示すように、上記基板２
の裏面２２には、上記各貫通孔２４に対応して複数の外
部端子部４が格子状に配列形成されている。これらの外
部端子部４は、たとえばハンダによって半球状に形成さ
れているが、上記各端子部２０ａとは上記貫通孔２４を
介して導通されており、結局、上記各外部端子部４が上
記半導体チップ３と導通していることになる。As shown in FIG. 2 and FIG.
A plurality of external terminal portions 4 are arrayed and formed in a grid pattern on the back surface 22 corresponding to each of the through holes 24. These external terminal portions 4 are formed in a hemispherical shape by, for example, solder. However, the external terminal portions 4 are electrically connected to the terminal portions 20a through the through holes 24. That is, it is electrically connected to the chip 3.
【００２５】そして、上記基板２の上面、補強部２５、
半導体チップ３、およびワイヤ６を封止するようにし
て、たとえばエポキシ樹脂を用いた金型成形によって樹
脂パッケージ６が形成されている。Then, the upper surface of the substrate 2, the reinforcing portion 25,
A resin package 6 is formed so as to seal the semiconductor chip 3 and the wires 6, for example, by molding using an epoxy resin.
【００２６】このように構成された半導体装置１は、た
とえば回路基板などに実装されて使用されるが、上記各
外部端子部４がハンダボールとされていることから、上
記半導体装置１にはハンダリフローの手法などが好適に
採用される。The semiconductor device 1 thus configured is used, for example, mounted on a circuit board or the like. Since the external terminal portions 4 are formed of solder balls, the semiconductor device 1 has A reflow technique or the like is suitably employed.
【００２７】次に、上記半導体装置１の製造方法につい
て図４ないし図１０を参照しつつ説明する。なお、図４
は、本願発明に係る半導体装置の製造方法を説明するた
めの図であり、支持部材とフィルム状基板としてのキャ
リアテープとを表す斜視図、図５は、支持部材にキャリ
アテープを接合した状態を表す要部拡大図、図６は、補
強部を形成する工程を説明するための図、図７は、ダイ
ボンディング工程を説明するための図、図８は、ワイヤ
ボンディング工程を説明するための図、図９および図１
０は、樹脂パッケージング工程を説明するための図、図
１１は、外部端子部を形成する工程を説明するための図
である。また、これらの図において、従来例を説明する
ために参照した図１２および図１３に表された部材およ
び部分などと同等なものには同一の符号を付してある。Next, a method of manufacturing the semiconductor device 1 will be described with reference to FIGS. FIG.
FIG. 5 is a view for explaining a method of manufacturing a semiconductor device according to the present invention, and is a perspective view showing a support member and a carrier tape as a film-like substrate. FIG. 5 shows a state where the carrier tape is joined to the support member. FIG. 6 is a diagram for explaining a process of forming a reinforcing portion, FIG. 7 is a diagram for explaining a die bonding process, and FIG. 8 is a diagram for explaining a wire bonding process. 9 and FIG.
0 is a view for explaining a resin packaging step, and FIG. 11 is a view for explaining a step of forming an external terminal portion. In these figures, the same reference numerals are given to members and components equivalent to those shown in FIGS. 12 and 13 referred to for describing the conventional example.
【００２８】上記半導体装置１は、支持部材８が接合さ
れたキャリアテープ２Ａから製造される。このキャリア
テープ２Ａは、図４に示したようにポリイミド樹脂など
によって短冊状に形成されており、複数の端子部２０ａ
からなる配線パターン２０が形成された領域２０Ａが長
手方向に連続して繰り返し形成されている。これらの配
線パターン２０は、たとえば上記キャリアテープ２Ａの
表面に銅皮膜を形成した後にエッチング処理を施すこと
によって形成することができ、また予め形成された配線
パターン２０を上記キャリアテープ２Ａ上に適宜の接着
剤などを用いて貼りつけて形成してもよい。このような
配線パターン形成領域２０Ａには、複数の貫通孔２４が
格子状に配列形成されており、上記各端子部２０ａの一
端部が上記各貫通孔２４にまで至って上記各貫通孔２４
の上部開口を閉塞している。すなわち、上記配線パター
ン形成領域２０Ａの裏面側から各貫通孔２４を介して上
記端子部２０ａの一端部が臨んでいる。The semiconductor device 1 is manufactured from the carrier tape 2A to which the support member 8 is joined. This carrier tape 2A is formed in a strip shape with a polyimide resin or the like as shown in FIG.
The region 20A where the wiring pattern 20 made of is formed is continuously and repeatedly formed in the longitudinal direction. These wiring patterns 20 can be formed, for example, by performing an etching process after forming a copper film on the surface of the carrier tape 2A, or by appropriately forming a wiring pattern 20 formed in advance on the carrier tape 2A. It may be formed by sticking using an adhesive or the like. In such a wiring pattern forming region 20A, a plurality of through-holes 24 are arranged and formed in a grid pattern, and one end of each of the terminal portions 20a extends to each of the through-holes 24 so that each of the through-holes 24 is formed.
The upper opening is closed. That is, one end of the terminal portion 20a faces from the back surface side of the wiring pattern formation region 20A through each through hole 24.
【００２９】一方、上記支持部材８は、図４に良く表れ
ているように、たとえば銅などによって厚さ０．２５ｍ
ｍ程度の板状ないし箔状に形成されており、平面視にお
いて上記キャリアテープ２Ａよりも一回り大きな形状と
されている。また、上記支持部材８には、図４および図
５に良く表れているように上記キャリアテープ２Ａの配
線パターン形成領域２０Ａに対応して複数の貫通孔８０
が形成されている。上記キャリアテープ２Ａは、エポキ
シ樹脂製などの接着剤によって上記支持部材８の裏面側
に貼着されるが、図５に示したように上記キャリアテー
プ２Ａを貼着した状態においては、上記各貫通孔８０か
ら上記キャリアテープ２Ａにおける配線パターン形成領
域２０Ａ、すなわち格子状に配列形成された貫通孔２４
が形成された領域が臨んでいる。そして、上記支持部材
８の幅方向の両側部には、一定間隔毎に係止穴８１がそ
れぞれ連続して設けられている。すなわち、爪付きロー
ラなどの回転体の爪部が、上記係止穴８１に係止される
とともに、上記回転体の回転によって上記キャリアテー
プ２Ａとともに上記支持部材８が連続または間欠送りさ
れるようになされている。On the other hand, as shown in FIG. 4, the supporting member 8 is made of, for example, copper and has a thickness of 0.25 m.
It is formed in a plate shape or a foil shape of about m, and is slightly larger than the carrier tape 2A in plan view. As shown in FIGS. 4 and 5, the support member 8 has a plurality of through holes 80 corresponding to the wiring pattern forming area 20A of the carrier tape 2A.
Are formed. The carrier tape 2A is adhered to the back surface of the support member 8 with an adhesive such as an epoxy resin. When the carrier tape 2A is adhered as shown in FIG. The wiring pattern formation area 20A in the carrier tape 2A, that is, the through holes 24 arranged in a grid
Is formed in the area. On both sides of the support member 8 in the width direction, locking holes 81 are continuously provided at regular intervals. That is, the claw portion of a rotating body such as a claw roller is locked in the locking hole 81, and the support member 8 is continuously or intermittently fed together with the carrier tape 2A by the rotation of the rotating body. It has been done.
【００３０】上記キャリアテープ２Ａを上記支持部材８
に接合した状態においても、上記配線パターン形成領域
２０Ａが依然として露出した状態とされていることか
ら、上記配線パターン形成領域２０Ａに、半導体チップ
３を実装し、ワイヤ６をボンディングし、また樹脂パッ
ケージ５を形成することができる。また、上記キャリア
テープ２Ａが、上記支持部材８に接合されていることか
ら、この状態にいおいては上記キャリアテープ２Ａが単
独の状態と比べれば格段に剛性が向上させられている。
このため、上記支持部材８によって上記キャリアテープ
２Ａをリードフレームと同程度の剛性を有するものとす
ることが可能であることから、上記キャリアテープ２Ａ
では、リードフレームを用いた既存の製造ラインを利用
して半導体装置１を製造することができる。The carrier tape 2A is attached to the support member 8
The semiconductor chip 3 is mounted on the wiring pattern forming region 20A, the wires 6 are bonded, and the resin package 5 is bonded to the wiring pattern forming region 20A. Can be formed. Further, since the carrier tape 2A is joined to the support member 8, the rigidity of the carrier tape 2A is significantly improved in this state as compared with the state in which the carrier tape 2A is alone.
For this reason, since the carrier tape 2A can have the same rigidity as the lead frame by the support member 8, the carrier tape 2A
Thus, the semiconductor device 1 can be manufactured using an existing manufacturing line using a lead frame.
【００３１】本実施形態では、まずキャリアテープ２Ａ
の配線パターン形成領域２０Ａに補強部２５が形成され
る。この補強部２５は、図６に示したように、予め矩形
枠状とされた補強部材２５′を上記支持部材８に形成さ
れた貫通孔８０内に嵌め込み、これを上記キャリアテー
プ２Ａに接着することによって形成される。上記補強部
材２５′の接着は、たとえば補強部材２５′を熱硬化性
樹脂によって形成し、この補強部材２５′を貫通孔８０
内に嵌め込んだ状態において補強部材２５′を溶融・硬
化させることによって行われる。もちろん、上記補強部
材２５′を適宜の接着材を用いて上記キャリアテープ２
Ａに貼着してもよく、また必ずしも図６に示したように
上記補強部２５を上記貫通孔８０の内面に密着して形成
する必要はない。なお、上記補強部３は、上記配線パタ
ーン２０Ａの適所を覆うようにして形成されるため、上
記補強部材２５′としては、絶縁性を有する素材が採用
され、また後述する樹脂パッケージ５との接合性を考慮
して、好ましくは樹脂パッケージ５と同種の樹脂が採用
される。In this embodiment, first, the carrier tape 2A
The reinforcing portion 25 is formed in the wiring pattern forming region 20A. As shown in FIG. 6, the reinforcing portion 25 fits a reinforcing member 25 'having a rectangular frame shape in advance into a through hole 80 formed in the support member 8 and adheres the reinforcing member 25' to the carrier tape 2A. Formed by For the bonding of the reinforcing member 25 ', for example, the reinforcing member 25' is formed of a thermosetting resin.
This is performed by melting and hardening the reinforcing member 25 ′ in a state of being fitted inside. Needless to say, the reinforcing member 25 'may be formed on the carrier tape 2 by using an appropriate adhesive.
A, and it is not always necessary to form the reinforcing portion 25 in close contact with the inner surface of the through hole 80 as shown in FIG. Since the reinforcing portion 3 is formed so as to cover a proper position of the wiring pattern 20A, a material having an insulating property is employed as the reinforcing member 25 ', and the reinforcing member 25' is bonded to a resin package 5 described later. In consideration of the properties, preferably, the same kind of resin as the resin package 5 is used.
【００３２】次いで、上記配線パターン形成領域２０Ａ
に半導体チップ３が実装される。この工程は、まず、た
とえば上記各配線パターン形成領域２０Ａに液状ないし
固体状のエポキシ樹脂などの熱硬化性の接着剤を塗布な
いし載置しておき、既存のチップマウンタなどを用いて
上記接着剤を介在させた状態で半導体チップ３をキャリ
アテープ２Ａ上に載置する。そして、ヒータなどを用い
て上記接着剤を熱硬化させることによって上記半導体チ
ップ３が上記キャリアテープ２Ａに実装されて図７に示
したような状態とされる。Next, the wiring pattern forming area 20A is formed.
The semiconductor chip 3 is mounted on. In this step, first, for example, a thermosetting adhesive such as a liquid or solid epoxy resin is applied or placed on each of the wiring pattern forming regions 20A, and the adhesive is formed using an existing chip mounter or the like. The semiconductor chip 3 is mounted on the carrier tape 2A with the interposition of. Then, the semiconductor chip 3 is mounted on the carrier tape 2A by thermosetting the adhesive using a heater or the like, and the state shown in FIG. 7 is obtained.
【００３３】このとき、上記キャリアテープ２Ａも加熱
されて膨張しようとし、上記キャリアテープ２Ａに形成
された配線パターン２０も膨張しようとする。上記キャ
リアテープ２Ａは絶縁性を有する樹脂によって形成され
ており、上記配線パターン２０は導体金属によって形成
されていることから、それぞれ熱膨張率が異なり、上記
キャリアテープ２Ａが反ってしまうことが懸念される。
とくに、上記配線パターン形成領域２０Ａが反ってしま
ったならば、ワイヤボンディング工程におけるボンディ
ング精度や後述する外部端子部形成工程における外部端
子形成精度に影響を与えかねないために問題となる。At this time, the carrier tape 2A is also heated to expand, and the wiring pattern 20 formed on the carrier tape 2A also expands. Since the carrier tape 2A is formed of an insulating resin and the wiring pattern 20 is formed of a conductive metal, the carrier tape 2A has a different coefficient of thermal expansion, and there is a concern that the carrier tape 2A may warp. You.
In particular, if the wiring pattern forming region 20A is warped, there is a problem because it may affect bonding accuracy in a wire bonding step and external terminal forming accuracy in an external terminal portion forming step described later.
【００３４】ところが、上記キャリアテープ２Ａでは、
配線パターン形成領域２０Ａの外周部に補強部２５が形
成されているため、これにより配線パターン形成領域２
０Ａの面剛性が高められている。このように、上記キャ
リアテープ２Ａでは、配線パターン形成領域２０Ａが外
力によって反りにくいようになされている。また、上記
キャリアテープ２Ａは、上記支持部材８に貼着されて上
記支持部材８に対して拘束されていることから、これに
よっても上記キャリアテープ２Ａの加熱による反りが回
避されている。さらに、上記したように、上記キャリア
テープ２Ａをポリイミド樹脂によって形成し、上記配線
パターン２０が銅によって形成することもできる。この
場合には、ポリイミド樹脂および銅のそれぞれ熱膨張率
が比較的に近似しており、上記キャリアテープ２Ａの膨
張量と上記配線パターン２０の膨張量２０がさほど大き
な差はないため、上記キャリアテープ２Ａが加熱されて
反ってしまうといった事態がある程度回避される。以上
のように、本実施形態では、加熱によってキャリアテー
プ２Ａが反ってしまうことが、種々の方法によって回避
されている。However, in the carrier tape 2A,
Since the reinforcing portion 25 is formed on the outer peripheral portion of the wiring pattern forming region 20A, the reinforcing portion 25 is thereby formed.
The surface rigidity of 0A is increased. As described above, in the carrier tape 2A, the wiring pattern forming region 20A is configured not to be easily warped by an external force. Further, since the carrier tape 2A is adhered to the support member 8 and is restrained by the support member 8, the warpage due to the heating of the carrier tape 2A is also prevented. Further, as described above, the carrier tape 2A may be formed of a polyimide resin, and the wiring pattern 20 may be formed of copper. In this case, the thermal expansion coefficients of the polyimide resin and copper are relatively close to each other, and the expansion amount of the carrier tape 2A and the expansion amount 20 of the wiring pattern 20 do not differ so much. A situation in which the 2A is heated and warped is avoided to some extent. As described above, in the present embodiment, warping of the carrier tape 2A due to heating is avoided by various methods.
【００３５】上記した半導体チップ３の実装工程が終了
した場合には、上記配線パターン形成領域２０Ａを構成
する各端子部２０ａと上記半導体チップに形成された電
極パッド（図示略）とをワイヤ６によって結線し、図８
に示したような状態とされる。この工程は、既存のワイ
ヤボンダを用いて自動的に行うことができる。この工程
においても、いわゆる熱圧着などによってワイヤボンデ
ィングを行う場合には、上記半導体チップ３、ひいては
上記キャリアテープ２Ａが加熱されるが、上記した半導
体チップ３の実装工程と同様に、上記配線パターン形成
領域２０Ａが反ってしまうことはない。このため、上記
配線パターン形成領域２０Ａにおけるワイヤボンディン
グを行う部位（端子部２０ａ）が、配線パターン形成領
域２０Ａが反ってしまうことによって初期に設定された
状態からずれてしまうこともなく、精度良く所望通りに
ワイヤボンディングを行うことができる。When the above-described mounting step of the semiconductor chip 3 is completed, each terminal portion 20a constituting the wiring pattern forming region 20A and an electrode pad (not shown) formed on the semiconductor chip are connected by wires 6. Figure 8
The state is as shown in FIG. This step can be performed automatically using an existing wire bonder. Also in this step, when wire bonding is performed by so-called thermocompression bonding or the like, the semiconductor chip 3 and thus the carrier tape 2A are heated. However, similar to the mounting step of the semiconductor chip 3, the wiring pattern formation is performed. The region 20A does not warp. For this reason, the portion (terminal portion 20a) where the wire bonding is performed in the wiring pattern forming region 20A does not deviate from the initially set state due to the warping of the wiring pattern forming region 20A, and the desired accuracy can be obtained. Wire bonding can be performed as follows.
【００３６】次に、上記半導体チップ３、補強部２５お
よびボンディングワイヤ６を封入するように樹脂パッケ
ージ５を形成する。この工程には、、型締め状態におい
てキャビティ空間を形成する上下の金型を用いた、いわ
ゆるトランスファモールド法などが好適に採用される。
具体的には、図９に示したように、まず上記キャビティ
空間９０内に上記半導体チップ３ないしボンディングワ
イヤ６を収容した恰好で上記キャリアテープ２Ａを挟持
して上下の金型９Ａ，９Ｂの型締めを行う。そして、上
記キャビティ空間９０内にエポキシ樹脂などを溶融状態
で注入した後に硬化させるこにより、図１０に示したよ
うに上記配線パターン形成領域２０Ａに上面側にのみ上
記樹脂パッケージ５が形成される。このような樹脂パッ
ケージング工程においても、溶融樹脂が注入されて上記
キャリアテープ２Ａが加熱されるが、この過程において
も上記キャリアテープ２Ａが反ってしまうことが適切に
回避される。Next, a resin package 5 is formed so as to enclose the semiconductor chip 3, the reinforcing portion 25 and the bonding wires 6. In this step, a so-called transfer molding method using upper and lower molds that form a cavity space in a mold-clamped state is suitably adopted.
Specifically, as shown in FIG. 9, first, the carrier tape 2A is sandwiched in the cavity space 90 with the semiconductor chip 3 or the bonding wire 6 held therein, and the upper and lower molds 9A and 9B are formed. Tighten. Then, epoxy resin or the like is injected into the cavity space 90 in a molten state and then cured, so that the resin package 5 is formed only on the upper surface side in the wiring pattern forming region 20A as shown in FIG. In such a resin packaging step as well, the molten resin is injected and the carrier tape 2A is heated. In this process, the warping of the carrier tape 2A is appropriately avoided.
【００３７】続いて、上記キャリアテープ２Ａの表裏を
反転させ、上記配線パターン形成領域２０Ａに裏面側、
すなわち格子状に配列形成された複数の貫通孔２４のそ
れぞれに外部端子部４を形成する。これらの各外部端子
部４は、たとえばハンダによって形成される。すなわ
ち、図１１に示したように、ハンダボール４′をフラッ
クスとともに各貫通孔２４に対応させて載置し、それぞ
れのハンダボール４′を溶融・固化させることによって
各外部端子部４が形成される。このとき、各外部端子部
４は、溶融時のの表面張力によって半球状とされる。Subsequently, the carrier tape 2A is turned upside down, and the back side is placed in the wiring pattern forming area 20A.
That is, the external terminal portion 4 is formed in each of the plurality of through holes 24 arranged in a lattice. Each of these external terminal portions 4 is formed of, for example, solder. That is, as shown in FIG. 11, the solder balls 4 'are placed together with the flux so as to correspond to the respective through holes 24, and the respective solder balls 4' are melted and solidified to form the respective external terminal portions 4. You. At this time, each external terminal portion 4 is formed into a hemispherical shape by the surface tension at the time of melting.
【００３８】上述したように、上記半導体チップ実装工
程、ワイヤボンディング工程、あるいは樹脂パッケージ
ング工程において上記キャリアテープ２Ａが加熱される
が、上記キャリアテープ２Ａ（配線パターン形成領域２
０Ａ）の加熱時における反りが回避されているため、各
外部端子部４を形成する工程において上記配線パターン
形成領域２０Ａに反りが残存していることもない。この
ため、上記各貫通孔２４の形成部位が、上記配線パター
ン形成領域２０Ａが反ってしまうことによって初期に設
定された状態からずれてしまっていることもないため、
精度良く所望通りに上記各外部端子部４を形成すること
ができる。As described above, the carrier tape 2A is heated in the semiconductor chip mounting step, the wire bonding step, or the resin packaging step.
Since the warpage during the heating of 0A) is avoided, the warp does not remain in the wiring pattern formation region 20A in the step of forming each external terminal portion 4. For this reason, since the formation site of each of the through holes 24 does not deviate from the initially set state due to the warpage of the wiring pattern formation region 20A,
Each of the external terminal portions 4 can be accurately formed as desired.
【００３９】最後に、上記キャリアテープ２Ａから半導
体装置１となるべき部位（配線パターン形成領域２０
Ａ）を切り離すことによって図１ないし図３に示したよ
うな個々の半導体装置１が得られる。Finally, from the carrier tape 2A, a portion to be the semiconductor device 1 (wiring pattern forming region 20)
By separating A), individual semiconductor devices 1 as shown in FIGS. 1 to 3 are obtained.
【００４０】なお、本実施形態では、キャリアテープ２
Ａを支持部材８に接合して半導体装置を製造する場合に
ついて説明したが、本願発明はこの方法には限定されな
い。すなわち、本願発明は、キャリアテープ２Ａとして
配線パターン形成領域の外周部に補強部２５が形成され
たものを用いることに最大の特徴があり、上記支持部材
８にキャリアテープ２Ａを接合して各工程を行うか否か
は選択的事項である。In this embodiment, the carrier tape 2
Although the case where A is bonded to the support member 8 to manufacture a semiconductor device has been described, the present invention is not limited to this method. That is, the present invention is most characterized in that a carrier tape 2A having a reinforcing portion 25 formed on the outer peripheral portion of a wiring pattern forming region is used. Is a matter of choice.
【００４１】また、本実施形態においては、上記補強部
２５は、予め矩形枠状に形成された部材をキャリアテー
プ２Ａに貼着することによって形成されていたが、たと
えば液状とされた熱硬化性樹脂を配線パターン形成領域
の外周部に塗布し、これを硬化させて形成してもよい。In the present embodiment, the reinforcing portion 25 is formed by attaching a member formed in a rectangular frame shape in advance to the carrier tape 2A. A resin may be applied to the outer peripheral portion of the wiring pattern forming region and cured to form the resin.
【図１】本願発明に係る半導体装置の製造方法によって
製造された半導体装置の一例を表す全体斜視図である。FIG. 1 is an overall perspective view illustrating an example of a semiconductor device manufactured by a method of manufacturing a semiconductor device according to the present invention.
【図２】図１の半導体装置を裏面側から見た全体斜視図
である。FIG. 2 is an overall perspective view of the semiconductor device of FIG. 1 as viewed from the back side.
【図３】図１のIII −III 線に沿う断面図である。FIG. 3 is a sectional view taken along line III-III in FIG.
【図４】本願発明に係る半導体装置の製造方法を説明す
るための図であり、支持部材とキャリアテープとを表す
斜視図である。FIG. 4 is a view for explaining the method for manufacturing the semiconductor device according to the present invention, and is a perspective view showing a support member and a carrier tape.
【図５】支持部材にキャリアテープを接合した状態を表
す要部拡大図である。FIG. 5 is an enlarged view of a main part showing a state in which a carrier tape is joined to a support member.
【図６】補強部を形成する工程を説明するための図であ
る。FIG. 6 is a view for explaining a step of forming a reinforcing portion.
【図７】半導体チップのボンディング工程を説明するた
めの図である。FIG. 7 is a view illustrating a bonding step of the semiconductor chip.
【図８】ワイヤボンディング工程を説明するための図で
ある。FIG. 8 is a diagram for explaining a wire bonding step.
【図９】樹脂パッケージング工程を説明するための図で
ある。FIG. 9 is a view for explaining a resin packaging step.
【図１０】樹脂パッケージング工程を説明するための図
である。FIG. 10 is a view for explaining a resin packaging step.
【図１１】外部端子部形成工程を説明するための図であ
る。FIG. 11 is a diagram for explaining an external terminal portion forming step.
【図１２】従来の半導体装置の製造方法に用いられてい
たキャリアテープの説明するための全体斜視図である。FIG. 12 is an overall perspective view for describing a carrier tape used in a conventional method of manufacturing a semiconductor device.
【図１３】上記キャリアテープを裏面側から見た要部拡
大図である。FIG. 13 is an enlarged view of a main part of the carrier tape as viewed from the back side.
１ 半導体装置 ２ 基板 ２Ａ キャリアテープ（フィルム状基板） ３ 半導体チップ ４ 外部端子部 ５ 樹脂パッケージ ８ 支持部材 ２０ 配線パターン ２０Ａ 配線パターン形成領域 ２５ 補強部 ８０ 貫通孔（キャリアテープの） DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Substrate 2A Carrier tape (film-shaped substrate) 3 Semiconductor chip 4 External terminal part 5 Resin package 8 Support member 20 Wiring pattern 20A Wiring pattern formation area 25 Reinforcement part 80 Through-hole (of carrier tape)
Claims (5)
形成されたフィルム状基板に、上記各配線パターン形成
領域の外周部またはその近傍に位置するようにして補強
部を形成する工程と、 上記各配線パターン形成領域に半導体チップをボンディ
ングする工程と、 上記半導体チップを封止するようにして樹脂パッケージ
を形成する工程と、 を含むことを特徴とする、半導体装置の製造方法。A step of forming a reinforcing portion on a film-like substrate on which a predetermined wiring pattern is repeatedly and continuously formed so as to be located at or near an outer peripheral portion of each of the wiring pattern forming regions; A method of manufacturing a semiconductor device, comprising: a step of bonding a semiconductor chip to a wiring pattern formation region; and a step of forming a resin package by sealing the semiconductor chip.
項１に記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein said reinforcing portion is formed in a frame shape.
種の樹脂により形成される、請求項１または２に記載の
半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein said reinforcing portion is formed of the same kind of resin as said resin package.
する工程、および上記半導体チップをボンディングする
工程の以前に、短冊状とされた支持部材に上記フィルム
状基板を接合する工程をさらに含む、請求項１ないし３
のいずれかに記載の半導体装置の製造方法。4. The method according to claim 1, further comprising, before the step of forming the reinforcing portion on the film-like substrate and the step of bonding the semiconductor chip, joining the film-like substrate to a strip-shaped support member. Claims 1 to 3
The method for manufacturing a semiconductor device according to any one of the above.
複数の貫通孔が形成されたものを用い、かつ、上記支持
部材にフィルム状基板を接合する工程においては、上記
各貫通孔から上記各配線パターン形成領域が臨むように
して上記支持部材の下面に上記フィルム状基板が接合さ
れる、請求項１ないし４のいずれかに記載の半導体装置
の製造方法。5. A step in which a plurality of through holes are formed continuously in the longitudinal direction as the supporting member, and in the step of bonding a film-like substrate to the supporting member, The method of manufacturing a semiconductor device according to claim 1, wherein the film-shaped substrate is joined to a lower surface of the support member such that a wiring pattern formation region faces.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27325598A JP3930162B2 (en) | 1998-09-28 | 1998-09-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27325598A JP3930162B2 (en) | 1998-09-28 | 1998-09-28 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100990A true JP2000100990A (en) | 2000-04-07 |
| JP3930162B2 JP3930162B2 (en) | 2007-06-13 |
Family
ID=17525292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27325598A Expired - Lifetime JP3930162B2 (en) | 1998-09-28 | 1998-09-28 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3930162B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112234050A (en) * | 2020-09-22 | 2021-01-15 | 江苏盐芯微电子有限公司 | Multi-chip integrated circuit packaging structure |
-
1998
- 1998-09-28 JP JP27325598A patent/JP3930162B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112234050A (en) * | 2020-09-22 | 2021-01-15 | 江苏盐芯微电子有限公司 | Multi-chip integrated circuit packaging structure |
| CN112234050B (en) * | 2020-09-22 | 2024-05-28 | 江苏盐芯微电子有限公司 | Multi-chip integrated circuit packaging structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3930162B2 (en) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384260B1 (en) | Semiconductor device and manufacturing method of the same | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US6372549B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP4862848B2 (en) | Manufacturing method of semiconductor package | |
| US6521480B1 (en) | Method for making a semiconductor chip package | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| EP1003214A2 (en) | Semiconductor device and method of producing the same | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPH0794553A (en) | Semiconductor device and fabrication thereof | |
| JP2586344B2 (en) | Carrier film | |
| JP2626621B2 (en) | Method for manufacturing semiconductor device | |
| JP2007123919A (en) | Method for manufacturing semiconductor package, and semiconductor package | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JP3930162B2 (en) | Manufacturing method of semiconductor device | |
| JP3745705B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3357301B2 (en) | Semiconductor package, manufacturing method thereof, and transport frame | |
| JP3768690B2 (en) | Aggregate substrate having a rigid member and semiconductor device obtained from the aggregate substrate | |
| JPH118335A (en) | Circuit board, manufacture thereof, and manufacturing semiconductor package using the same | |
| JPH0974149A (en) | Small package and manufacture | |
| JP3606275B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP3908395B2 (en) | Substrate for manufacturing semiconductor device and method for manufacturing semiconductor device using the same | |
| JP2000299399A (en) | Semiconductor device | |
| JP2002093828A (en) | Manufacturing method of semiconductor device | |
| JP4313407B2 (en) | Manufacturing method of semiconductor device | |
| JP2002050660A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041126 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061005 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Effective date: 20070119 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120316 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |