JP2000194683A - 共有メモリの調停回路およびその調停方法 - Google Patents
共有メモリの調停回路およびその調停方法Info
- Publication number
- JP2000194683A JP2000194683A JP10374146A JP37414698A JP2000194683A JP 2000194683 A JP2000194683 A JP 2000194683A JP 10374146 A JP10374146 A JP 10374146A JP 37414698 A JP37414698 A JP 37414698A JP 2000194683 A JP2000194683 A JP 2000194683A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- arbitration
- circuit
- priority
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 現在実行中の命令と同種命令を最優先で処理
することにより、異種命令への切り替え速度を改善し、
転送性能の低下を軽減する共有メモリ調停回路およびそ
の調停方法を提供する。 【解決手段】 複数の装置と、複数のそれぞれに対応し
て設けられ、複数の装置より受けた命令をそれぞれ格納
し、共通の信号群として待ち命令の有無を伝える複数の
命令バッファと、複数の命令バッファからの命令信号群
を入力しラウンドロビン調停を行って、処理を行う命令
を示す処理要求信号を出力するとともに、処理を行う命
令を格納する命令バッファをリセットする調停回路と、
命令のサイクルタイムを管理しながら、調停回路から出
力された信号に示される命令を処理した後、命令を起動
する命令を出力する命令処理回路と、を具備する。
することにより、異種命令への切り替え速度を改善し、
転送性能の低下を軽減する共有メモリ調停回路およびそ
の調停方法を提供する。 【解決手段】 複数の装置と、複数のそれぞれに対応し
て設けられ、複数の装置より受けた命令をそれぞれ格納
し、共通の信号群として待ち命令の有無を伝える複数の
命令バッファと、複数の命令バッファからの命令信号群
を入力しラウンドロビン調停を行って、処理を行う命令
を示す処理要求信号を出力するとともに、処理を行う命
令を格納する命令バッファをリセットする調停回路と、
命令のサイクルタイムを管理しながら、調停回路から出
力された信号に示される命令を処理した後、命令を起動
する命令を出力する命令処理回路と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の装置から受
け付けた命令を調停する場合に、現在実行中の命令と同
種命令とを最優先することにより、異種命令への切り替
え速度を改善し、命令の転送性能の低下を軽減する共有
メモリ調停回路およびその調停方法に関する。
け付けた命令を調停する場合に、現在実行中の命令と同
種命令とを最優先することにより、異種命令への切り替
え速度を改善し、命令の転送性能の低下を軽減する共有
メモリ調停回路およびその調停方法に関する。
【０００２】
【従来の技術】従来の技術としてラウンドロビン調停の
みを用いた共有メモリ（図示せず）を取り上げて説明す
る。図４は、従来例の構成を示す図である。
みを用いた共有メモリ（図示せず）を取り上げて説明す
る。図４は、従来例の構成を示す図である。
【０００３】図４に示すように、従来例は、複数の装置
５１〜５４と、各装置５１〜５４より受け付けた命令を
それぞれ格納し、共通の待ち命令信号群２０２として待
ち命令の有無を伝える命令バッファ５５〜５８と、各命
令バッファ５５〜５８からの待ち命令信号群２０２を入
力しラウンドロビン調停を行って、その結果を示す処理
要求信号２０４を出力する調停回路５９と、命令のサイ
クルタイムを管理しつつ処理要求信号２０４で示された
命令を処理し、その後、命令起動信号２０５を調停回路
５９へ出力する命令処理回路６０と、から構成されてい
る。
５１〜５４と、各装置５１〜５４より受け付けた命令を
それぞれ格納し、共通の待ち命令信号群２０２として待
ち命令の有無を伝える命令バッファ５５〜５８と、各命
令バッファ５５〜５８からの待ち命令信号群２０２を入
力しラウンドロビン調停を行って、その結果を示す処理
要求信号２０４を出力する調停回路５９と、命令のサイ
クルタイムを管理しつつ処理要求信号２０４で示された
命令を処理し、その後、命令起動信号２０５を調停回路
５９へ出力する命令処理回路６０と、から構成されてい
る。
【０００４】図４において、各装置５１〜５４から出力
された命令信号群２０１は各命令バッファ５５〜５８に
入る。この命令信号群２０１の入力により各命令バッフ
ァ５５〜５８がセットされる。各命令バッファ５５〜５
８からは、調停回路５９に待ち命令信号群２０２が出力
され、調停回路５９からは各命令バッファ５５〜５８の
内容をリセットする命令リセット信号群２０３と命令処
理回路６０へ処理要求信号２０４が出力される。また、
命令処理回路６０からは命令起動信号２０５が調停回路
５９に返される。
された命令信号群２０１は各命令バッファ５５〜５８に
入る。この命令信号群２０１の入力により各命令バッフ
ァ５５〜５８がセットされる。各命令バッファ５５〜５
８からは、調停回路５９に待ち命令信号群２０２が出力
され、調停回路５９からは各命令バッファ５５〜５８の
内容をリセットする命令リセット信号群２０３と命令処
理回路６０へ処理要求信号２０４が出力される。また、
命令処理回路６０からは命令起動信号２０５が調停回路
５９に返される。
【０００５】図５は、従来例の動作を示すタイミングチ
ャートである。
ャートである。
【０００６】図５に示すように、上述したような従来の
共有メモリ調停回路においては、命令バッファ５５〜５
８の各々ライトＡ１，リードＢ１，ライトＣ１，リード
Ｄ１が待ち状態にあると、ラウンドロビン調停では、
《実行中命令》に示す通りライトＡ１→リードＢ１→ラ
イトＣ１→リードＤ１の順で命令が処理される。このよ
うに、ライト命令とリード命令を交互に実行し、かつ、
各命令はそれぞれ７Ｔ期間で実行され、その各実行期間
７Ｔには、命令の切替損失３Ｔ期間が含まれていたの
で、命令の実行に時間がかかっていた。
共有メモリ調停回路においては、命令バッファ５５〜５
８の各々ライトＡ１，リードＢ１，ライトＣ１，リード
Ｄ１が待ち状態にあると、ラウンドロビン調停では、
《実行中命令》に示す通りライトＡ１→リードＢ１→ラ
イトＣ１→リードＤ１の順で命令が処理される。このよ
うに、ライト命令とリード命令を交互に実行し、かつ、
各命令はそれぞれ７Ｔ期間で実行され、その各実行期間
７Ｔには、命令の切替損失３Ｔ期間が含まれていたの
で、命令の実行に時間がかかっていた。
【０００７】
【発明が解決しようとする課題】上述したような従来の
共有メモリ調停回路においては、共有メモリの特性上ラ
イト命令からリード命令あるいはリード命令からライト
命令へのサイクルタイムが遅い場合、１命令ごとにサイ
クルタイムに損失が発生し転送性能が低下するという問
題点があった。
共有メモリ調停回路においては、共有メモリの特性上ラ
イト命令からリード命令あるいはリード命令からライト
命令へのサイクルタイムが遅い場合、１命令ごとにサイ
クルタイムに損失が発生し転送性能が低下するという問
題点があった。
【０００８】本発明は上述したような従来の技術が有す
る問題点に鑑みなされたものであって、複数の装置から
受け付けた命令を調停する際に、現在実行中の命令と同
種命令を最優先することにより、異種命令への切替速度
を改善し、転送性能の低下を軽減する共有メモリ調停回
路およびその調停方法を提供することを目的とする。
る問題点に鑑みなされたものであって、複数の装置から
受け付けた命令を調停する際に、現在実行中の命令と同
種命令を最優先することにより、異種命令への切替速度
を改善し、転送性能の低下を軽減する共有メモリ調停回
路およびその調停方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明によれば、複数の装置と、複数のそれぞ
れに対応して設けられ、複数の装置より受けた命令をそ
れぞれ格納し、共通の信号群として待ち命令の有無を伝
える複数の命令バッファと、複数の命令バッファからの
命令信号群を入力しラウンドロビン調停を行って、処理
を行う命令を示す処理要求信号を出力するとともに、処
理を行う命令を格納する命令バッファをリセットする調
停回路と、命令のサイクルタイムを管理しながら、調停
回路から出力された信号に示される命令を処理した後、
命令を起動する命令を出力する命令処理回路と、を具備
する共有メモリの調停回路において、調停回路に対して
複数の命令バッファから出力された命令群の優先調停指
示信号を出力する優先調停指示回路と、優先調停指示回
路から優先調停指示信号を入力し、優先調停指示数をカ
ウントするカウンタと、を有し、優先調停指示回路はカ
ウンタのカウント状況に応じて優先調停指示信号の内容
を変更し、調停回路は優先調停指示信号に基づいて処理
を行う命令を決定することを特徴とする。
ために、本発明によれば、複数の装置と、複数のそれぞ
れに対応して設けられ、複数の装置より受けた命令をそ
れぞれ格納し、共通の信号群として待ち命令の有無を伝
える複数の命令バッファと、複数の命令バッファからの
命令信号群を入力しラウンドロビン調停を行って、処理
を行う命令を示す処理要求信号を出力するとともに、処
理を行う命令を格納する命令バッファをリセットする調
停回路と、命令のサイクルタイムを管理しながら、調停
回路から出力された信号に示される命令を処理した後、
命令を起動する命令を出力する命令処理回路と、を具備
する共有メモリの調停回路において、調停回路に対して
複数の命令バッファから出力された命令群の優先調停指
示信号を出力する優先調停指示回路と、優先調停指示回
路から優先調停指示信号を入力し、優先調停指示数をカ
ウントするカウンタと、を有し、優先調停指示回路はカ
ウンタのカウント状況に応じて優先調停指示信号の内容
を変更し、調停回路は優先調停指示信号に基づいて処理
を行う命令を決定することを特徴とする。
【００１０】また、優先調停指示回路は、各命令バッフ
ァから受け付けた命令群の中に、現在実行中の命令と同
種の命令を見つけると、調停回路へ命令を優先的に処理
する優先調停指示を行う信号を出力することを特徴とす
る。
ァから受け付けた命令群の中に、現在実行中の命令と同
種の命令を見つけると、調停回路へ命令を優先的に処理
する優先調停指示を行う信号を出力することを特徴とす
る。
【００１１】また、調停回路は、複数の装置から受け付
けた命令を調停する場合、優先調停指示回路からの優先
調停指示信号の入力を受け、現在実行中の命令と同種の
命令を優先的に処理することを特徴とする。
けた命令を調停する場合、優先調停指示回路からの優先
調停指示信号の入力を受け、現在実行中の命令と同種の
命令を優先的に処理することを特徴とする。
【００１２】また、調停回路は、各命令バッファから受
け付けた命令群の調停にラウンドロビン方式を用いてい
ることを特徴とする。
け付けた命令群の調停にラウンドロビン方式を用いてい
ることを特徴とする。
【００１３】また、カウンタは、優先調停指示回路から
優先調停指示を入力し、優先調停指示数をカウントし
て、規定値に達すると、優先調停指示回路にある一定期
間優先調停を抑止する信号を出力することを特徴とす
る。
優先調停指示を入力し、優先調停指示数をカウントし
て、規定値に達すると、優先調停指示回路にある一定期
間優先調停を抑止する信号を出力することを特徴とす
る。
【００１４】また、複数の命令バッファから受け付けた
命令群を調停する場合、現在実行中の命令と同種の命令
を最優先することを特徴とする。
命令群を調停する場合、現在実行中の命令と同種の命令
を最優先することを特徴とする。
【００１５】上記のような構成をとることにより、現在
実行中の命令と同じ種類の命令を優先調停する機能を付
加したことにより、異種命令への切り替わり頻度を少な
くしているので、異種命令に切り替わる場合のサイクル
タイムが遅いという欠点を持った共有メモリに関し、こ
の欠点を補い転送性能の低下を軽減できる。
実行中の命令と同じ種類の命令を優先調停する機能を付
加したことにより、異種命令への切り替わり頻度を少な
くしているので、異種命令に切り替わる場合のサイクル
タイムが遅いという欠点を持った共有メモリに関し、こ
の欠点を補い転送性能の低下を軽減できる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１７】本発明の共有メモリ（記憶装置）（図示せ
ず）の調停回路は、ライト命令からリード命令またはリ
ード命令からライト命令へといった異種命令へ切り替え
る際に、切替損失によりシステムのサイクルタイムが遅
いという欠点を持つ共有メモリに対して有効であり、複
数の装置から受け付けた命令を調停する場合に現在実行
中の命令と同種の命令を最優先とすることにより、切替
損失を補いデータの転送性能の低下を軽減するものであ
る。
ず）の調停回路は、ライト命令からリード命令またはリ
ード命令からライト命令へといった異種命令へ切り替え
る際に、切替損失によりシステムのサイクルタイムが遅
いという欠点を持つ共有メモリに対して有効であり、複
数の装置から受け付けた命令を調停する場合に現在実行
中の命令と同種の命令を最優先とすることにより、切替
損失を補いデータの転送性能の低下を軽減するものであ
る。
【００１８】図１は、本発明の第１の実施例の構成を示
すブロック図である。
すブロック図である。
【００１９】図１に示すように、本実施例は、複数の装
置２〜５と、各装置２〜５より受け付けた命令を格納
し、待ち命令信号群１０２にて待ち命令の有無を伝える
命令バッファ６〜９と、命令バッファ６〜９からの待ち
命令信号群１０２を入力しラウンドロビン調停を行い、
後述する優先調停指示回路１２から優先調停指示信号１
０７によりライト命令を優先する指示がされた場合はラ
イト命令を優先して選出し、リード命令を優先する指示
がされた場合はリード命令を優先して選出し、この時、
優先された命令が複数ある場合はさらにラウンドロビン
調停で優先命令を決定し後述する命令処理回路１１に処
理要求信号１０４として出力して、命令処理回路１１か
ら受け取った命令起動信号１０５から選出した命令が実
行に移されたことを認識すると、命令リセット信号群１
０３により該当の命令バッファをリセットする調停回路
１０と、命令のサイクルタイムを管理しつつ処理要求信
号１０４で示された命令を処理し、命令起動信号１０５
と実行中命令信号１０６を出力する命令処理回路１１
と、実行中命令信号１０６が示す命令と同種の命令を待
ち命令信号群１０２の中に見つけると調停回路１０へ優
先調停の指示を行い、この時に後述するカウンタ１３か
らの優先調停抑止信号１０８がアクティブであった場合
には優先調停の指示は行わない優先調停指示回路１２
と、命令起動信号１０５と優先調停指示信号１０７を参
照し、優先調停が連続して行われる度にカウントアップ
して規定値になると優先調停抑止信号１０８をアクティ
ブにし、その後、命令が１個起動されるとカウンタ値を
初期値に戻し、かつ優先調停抑止信号１０８をインアク
ティブにするカウンタ１３と、から構成される。
置２〜５と、各装置２〜５より受け付けた命令を格納
し、待ち命令信号群１０２にて待ち命令の有無を伝える
命令バッファ６〜９と、命令バッファ６〜９からの待ち
命令信号群１０２を入力しラウンドロビン調停を行い、
後述する優先調停指示回路１２から優先調停指示信号１
０７によりライト命令を優先する指示がされた場合はラ
イト命令を優先して選出し、リード命令を優先する指示
がされた場合はリード命令を優先して選出し、この時、
優先された命令が複数ある場合はさらにラウンドロビン
調停で優先命令を決定し後述する命令処理回路１１に処
理要求信号１０４として出力して、命令処理回路１１か
ら受け取った命令起動信号１０５から選出した命令が実
行に移されたことを認識すると、命令リセット信号群１
０３により該当の命令バッファをリセットする調停回路
１０と、命令のサイクルタイムを管理しつつ処理要求信
号１０４で示された命令を処理し、命令起動信号１０５
と実行中命令信号１０６を出力する命令処理回路１１
と、実行中命令信号１０６が示す命令と同種の命令を待
ち命令信号群１０２の中に見つけると調停回路１０へ優
先調停の指示を行い、この時に後述するカウンタ１３か
らの優先調停抑止信号１０８がアクティブであった場合
には優先調停の指示は行わない優先調停指示回路１２
と、命令起動信号１０５と優先調停指示信号１０７を参
照し、優先調停が連続して行われる度にカウントアップ
して規定値になると優先調停抑止信号１０８をアクティ
ブにし、その後、命令が１個起動されるとカウンタ値を
初期値に戻し、かつ優先調停抑止信号１０８をインアク
ティブにするカウンタ１３と、から構成される。
【００２０】図１において、各装置２〜５から出力され
た命令信号群１０１は各命令バッファ６〜９に入る。こ
の命令信号群１０１の入力により各命令バッファ６〜９
がセットされる。また、各命令バッファ６〜９からは、
調停回路１０と優先調停指示回路１２に待ち命令信号群
１０２が出力され、調停回路１０からは各命令バッファ
６〜９へ命令バッファ６〜９の内容をリセットする命令
リセット信号群１０３と命令処理回路１１へ処理要求信
号１０４が出力される。また、優先調停指示回路１２か
らは調停回路１０とカウンタ１３に優先調停指示信号１
０７が出力され、カウンタ１３からは優先調停抑止信号
１０８が優先調停指示回路１２に返される。命令処理回
路１１からは命令起動信号１０５が調停回路１０に返さ
れ、実行中命令信号１０６が優先調停指示回路１２に返
される。
た命令信号群１０１は各命令バッファ６〜９に入る。こ
の命令信号群１０１の入力により各命令バッファ６〜９
がセットされる。また、各命令バッファ６〜９からは、
調停回路１０と優先調停指示回路１２に待ち命令信号群
１０２が出力され、調停回路１０からは各命令バッファ
６〜９へ命令バッファ６〜９の内容をリセットする命令
リセット信号群１０３と命令処理回路１１へ処理要求信
号１０４が出力される。また、優先調停指示回路１２か
らは調停回路１０とカウンタ１３に優先調停指示信号１
０７が出力され、カウンタ１３からは優先調停抑止信号
１０８が優先調停指示回路１２に返される。命令処理回
路１１からは命令起動信号１０５が調停回路１０に返さ
れ、実行中命令信号１０６が優先調停指示回路１２に返
される。
【００２１】図１の第１の実施例の動作を要約すると次
のようになる。各装置２〜５が発行した命令は個々に対
応する命令バッファ６〜９に格納され処理待ち状態にな
る。調停回路１０はこの命令の待ち状態を認識し、命令
バッファ６〜９からラウンドロビン調停にて１個の命令
を選出する。優先調停指示回路１２よりライト命令を優
先する指示がされた場合はライト命令が、リード命令を
優先する指示がされた場合はリード命令が優先して選出
される。
のようになる。各装置２〜５が発行した命令は個々に対
応する命令バッファ６〜９に格納され処理待ち状態にな
る。調停回路１０はこの命令の待ち状態を認識し、命令
バッファ６〜９からラウンドロビン調停にて１個の命令
を選出する。優先調停指示回路１２よりライト命令を優
先する指示がされた場合はライト命令が、リード命令を
優先する指示がされた場合はリード命令が優先して選出
される。
【００２２】優先調停指示回路１２は現在実行中の命令
と同種の命令を実行待ち命令の中に見つけるとその命令
を優先的に処理する指示を行うが、本発明では各装置２
〜５が連続したデータ転送を行った場合に装置間２〜５
で命令の処理数に偏りが出てしまうという副作用が生じ
てしまうため、カウンタ１３により優先調停が連続して
一定回数行われると、カウンタ１３から優先調停指示回
路１２に優先調停抑止信号１０８を出力して優先調停を
抑止する。
と同種の命令を実行待ち命令の中に見つけるとその命令
を優先的に処理する指示を行うが、本発明では各装置２
〜５が連続したデータ転送を行った場合に装置間２〜５
で命令の処理数に偏りが出てしまうという副作用が生じ
てしまうため、カウンタ１３により優先調停が連続して
一定回数行われると、カウンタ１３から優先調停指示回
路１２に優先調停抑止信号１０８を出力して優先調停を
抑止する。
【００２３】このようにして選出された命令は命令処理
回路１１の命令サイクル管理下で実行され、また命令が
実行されたことは調停回路１０に伝達され、調停回路１
０から出力される命令リセット信号群１０３により命令
を格納している命令バッファがリセットされる。
回路１１の命令サイクル管理下で実行され、また命令が
実行されたことは調停回路１０に伝達され、調停回路１
０から出力される命令リセット信号群１０３により命令
を格納している命令バッファがリセットされる。
【００２４】本実施例の動作の説明に入る前に、図１に
掲載した各信号の名称と機能およ入出力タイミングをこ
こで簡単に説明しておく。
掲載した各信号の名称と機能およ入出力タイミングをこ
こで簡単に説明しておく。
【００２５】（１）命令信号群１０１ 共用メモリからの読み出しあるいは書き込み要求が発生
したときに各装置２〜５から対応する命令バッファ６〜
９に出力される信号である。
したときに各装置２〜５から対応する命令バッファ６〜
９に出力される信号である。
【００２６】（２）待ち命令信号群１０２ 命令バッファ６〜９から調停回路１０に出力される信号
で、各装置２〜５から出力された命令が格納され、処理
待ち状態の命令があることを通知する。
で、各装置２〜５から出力された命令が格納され、処理
待ち状態の命令があることを通知する。
【００２７】（３）命令リセット信号群１０３ 調停回路１０から各命令バッファ６〜９に返される信号
で、各命令バッファ６〜９の内容をリセットして初期値
に戻す。
で、各命令バッファ６〜９の内容をリセットして初期値
に戻す。
【００２８】（４）処理要求信号１０４ 調停回路１０から命令処理回路１１に出力される信号
で、各命令バッファ６〜９から受け取った各命令の処理
を要求するときに出力される。
で、各命令バッファ６〜９から受け取った各命令の処理
を要求するときに出力される。
【００２９】（５）命令起動信号１０５ 命令処理回路１１から調停回路１０に返される信号で、
命令処理回路１１で命令が処理フェーズに入ったときに
出力される。
命令処理回路１１で命令が処理フェーズに入ったときに
出力される。
【００３０】（６）実行中命令信号１０６ 命令処理回路１１から優先調停指示回路１２に返される
信号で、命令処理回路１１において、調停回路１０から
受け取った命令の実行中に出力される。
信号で、命令処理回路１１において、調停回路１０から
受け取った命令の実行中に出力される。
【００３１】（７）優先調停指示信号１０７ 優先調停指示回路１２からカウンタ１３と調停回路１０
に出力される信号で、優先調停を指示するときに出力さ
れる。
に出力される信号で、優先調停を指示するときに出力さ
れる。
【００３２】（８）優先調停抑止信号１０８ カウンタ１３から優先調停指示回路１２に返される信号
で、命令の優先調停を一時的に抑止するときに出力され
る。
で、命令の優先調停を一時的に抑止するときに出力され
る。
【００３３】図２は、ラウンドロビン調停方法の概念を
示す図である。
示す図である。
【００３４】ラウンドロビン(round robin schedulin
g)とは、時分割処理システムにおいて、考案されたプロ
セス（命令）のスケジューリング方式のことである。命
令処理要求が発生すると、そのプロセスは待ち行列（命
令バッファ１６）に入れられ、命令バッファ１６中の各
命令１７ａ〜１７ｆは、命令バッファ１６におかれた順
に取り出され、ある一定時間のタイムスライス１８にお
いて処理される。１タイムスライスの処理が終了する
と、その命令、例えば、１８ａは命令バッファ１６の最
後尾１７ｇにつながれ、次の処理要求が発生するのを待
つ。処理が終了した命令だけでなく、新しく発生した処
理要求も待ち行列の最後尾につながれる。ラウンドロビ
ン調停は、命令の数だけ、あるいは要求する処理の数だ
け繰り返される。
g)とは、時分割処理システムにおいて、考案されたプロ
セス（命令）のスケジューリング方式のことである。命
令処理要求が発生すると、そのプロセスは待ち行列（命
令バッファ１６）に入れられ、命令バッファ１６中の各
命令１７ａ〜１７ｆは、命令バッファ１６におかれた順
に取り出され、ある一定時間のタイムスライス１８にお
いて処理される。１タイムスライスの処理が終了する
と、その命令、例えば、１８ａは命令バッファ１６の最
後尾１７ｇにつながれ、次の処理要求が発生するのを待
つ。処理が終了した命令だけでなく、新しく発生した処
理要求も待ち行列の最後尾につながれる。ラウンドロビ
ン調停は、命令の数だけ、あるいは要求する処理の数だ
け繰り返される。
【００３５】図３は、本発明の第１の実施例の動作を示
すタイミングチャートである。
すタイミングチャートである。
【００３６】図３示すように、ラウンドロビン値が０〜
３までは、処理要求信号１０４は、命令バッファ６から
取り出されたライトＡ１，命令バッファ８から取り出さ
れたライトＣ１，命令バッファ６から取り出されたライ
トＡ２，命令バッファ８から取り出されたライトＣ２
と、いう具合にライト命令が連続する。そして、次の０
〜３のラウンドロビン値で今度は命令バッファ７から取
り出されたリードＢ１，命令バッファ９から取り出され
たリードＤ１，命令バッファ７から取り出されたリード
Ｂ２…と、いう具合にリード命令が連続する。
３までは、処理要求信号１０４は、命令バッファ６から
取り出されたライトＡ１，命令バッファ８から取り出さ
れたライトＣ１，命令バッファ６から取り出されたライ
トＡ２，命令バッファ８から取り出されたライトＣ２
と、いう具合にライト命令が連続する。そして、次の０
〜３のラウンドロビン値で今度は命令バッファ７から取
り出されたリードＢ１，命令バッファ９から取り出され
たリードＤ１，命令バッファ７から取り出されたリード
Ｂ２…と、いう具合にリード命令が連続する。
【００３７】図３から分かるように、優先調停抑止信号
１０８がＬｏｗからＨｉｇｈに立ち上がると、ライト優
先から７Ｔ期間後にリード優先に、あるいはリード優先
からライト優先に切り替わる。
１０８がＬｏｗからＨｉｇｈに立ち上がると、ライト優
先から７Ｔ期間後にリード優先に、あるいはリード優先
からライト優先に切り替わる。
【００３８】次に、本実施例の動作を図１および図３を
参照して説明する。
参照して説明する。
【００３９】まず、図３において、実行中命令信号１０
６の実行中命令と次に実行する命令が同種（例えば、ラ
イト命令の後にライト命令を実行する）の場合のサイク
ルタイムを４Ｔ期間（Ｔ＝クロック周期）とする。
６の実行中命令と次に実行する命令が同種（例えば、ラ
イト命令の後にライト命令を実行する）の場合のサイク
ルタイムを４Ｔ期間（Ｔ＝クロック周期）とする。
【００４０】実行中命令と次に実行する命令が異種（例
えば、ライト命令の後にリード命令を実行する）の場合
のサイクルタイムを７Ｔ期間とし、このうち３Ｔ期間は
異種命令への切替損失とする。
えば、ライト命令の後にリード命令を実行する）の場合
のサイクルタイムを７Ｔ期間とし、このうち３Ｔ期間は
異種命令への切替損失とする。
【００４１】そして、装置２と装置４はライト命令を、
装置３と装置５はリード命令を続けて共有メモリへ発行
することとし、各装置２〜５の１個目の命令が対応する
命令バッファ６〜９には、各々ライトＡ１，リードＢ
１，ライトＣ１，リードＤ１が格納され処理待ち状態に
あるとする。
装置３と装置５はリード命令を続けて共有メモリへ発行
することとし、各装置２〜５の１個目の命令が対応する
命令バッファ６〜９には、各々ライトＡ１，リードＢ
１，ライトＣ１，リードＤ１が格納され処理待ち状態に
あるとする。
【００４２】１回目の調停では、優先調停指示信号１０
７がアクティブではないのでラウンドロビン調停により
選出される。ここでラウンドロビン調停とは、図中の<<
ラウンドロビン値>>に昇順で近い装置を優先すると仮定
し、例えば、ラウンドロビン値が１であった場合には装
置３→装置４→装置５→装置２の順に優先される。この
結果、１回目の調停ではライトＡ１が選出されて実行さ
れ、命令バッファ６がリセットされる。命令バッファが
空き状態になると該当の装置は即座に次の命令を発行し
４Ｔ期間後に命令バッファに格納される。
７がアクティブではないのでラウンドロビン調停により
選出される。ここでラウンドロビン調停とは、図中の<<
ラウンドロビン値>>に昇順で近い装置を優先すると仮定
し、例えば、ラウンドロビン値が１であった場合には装
置３→装置４→装置５→装置２の順に優先される。この
結果、１回目の調停ではライトＡ１が選出されて実行さ
れ、命令バッファ６がリセットされる。命令バッファが
空き状態になると該当の装置は即座に次の命令を発行し
４Ｔ期間後に命令バッファに格納される。
【００４３】２回目の調停では、ライトＡ１が実行中で
あり処理待ち命令の中にライトＣ１があるので優先調停
指示回路１２がライト命令を優先調停するよう指示し、
ライトＣ１が選出されて実行される。
あり処理待ち命令の中にライトＣ１があるので優先調停
指示回路１２がライト命令を優先調停するよう指示し、
ライトＣ１が選出されて実行される。
【００４４】３回目および４回目の調停では、２回目の
調停と同様にライト命令が優先され、ライトＡ２および
ライトＣ２が実行され、これまでの４個のライト命令は
最短のサイクルタイム（４Ｔ期間）で効率よく処理され
る。
調停と同様にライト命令が優先され、ライトＡ２および
ライトＣ２が実行され、これまでの４個のライト命令は
最短のサイクルタイム（４Ｔ期間）で効率よく処理され
る。
【００４５】５回目の調停では、２〜４回目の調停と異
なりライト命令の優先調停指示はされず、ラウンドロビ
ン調停で今度はリード命令のリードＢ１が選出され実行
される。これは優先調停によりある装置の命令が長期間
処理の実行を待たされるという副作用を避ける機能が働
いたためであり、カウンタ１３の値が一定値（図３中で
は３）になったことから優先調停抑止信号１０８がアク
ティブになって優先調停指示を抑止している。以降６回
目，７回目，８回目の調停では再び優先調停の条件が揃
いリード命令が続けて優先実行されるので、４個のリー
ド命令が最短のサイクルタイム（４Ｔ期間）で効率よく
処理され、また、９回目の調停では優先調停指示が抑止
されるのでラウンドロビン調停によって次の命令が選出
される。
なりライト命令の優先調停指示はされず、ラウンドロビ
ン調停で今度はリード命令のリードＢ１が選出され実行
される。これは優先調停によりある装置の命令が長期間
処理の実行を待たされるという副作用を避ける機能が働
いたためであり、カウンタ１３の値が一定値（図３中で
は３）になったことから優先調停抑止信号１０８がアク
ティブになって優先調停指示を抑止している。以降６回
目，７回目，８回目の調停では再び優先調停の条件が揃
いリード命令が続けて優先実行されるので、４個のリー
ド命令が最短のサイクルタイム（４Ｔ期間）で効率よく
処理され、また、９回目の調停では優先調停指示が抑止
されるのでラウンドロビン調停によって次の命令が選出
される。
【００４６】このように、４個のライト命令とリード命
令が交互に優先実行される。
令が交互に優先実行される。
【００４７】上述したように、本実施例によれば、現在
実行中の命令と同種類の命令を優先調停する優先調停指
示回路１２とカウンタ１３とを付加したことにより、ラ
イト命令からリード命令、あるいはリード命令からライ
ト命令への切り替わる際に生じる切替損失を低減させ、
転送性能の低下を軽減することができる。
実行中の命令と同種類の命令を優先調停する優先調停指
示回路１２とカウンタ１３とを付加したことにより、ラ
イト命令からリード命令、あるいはリード命令からライ
ト命令への切り替わる際に生じる切替損失を低減させ、
転送性能の低下を軽減することができる。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
現在実行中の命令と同じ種類の命令を優先調停する優先
調停指示回路とカウンタとを付加したことにより、異種
命令への切り替わり頻度を少なくしているため、異種命
令に切り替わる際の切替損失によるサイクルタイムの遅
延を減少し、データの転送性能の低下を軽減できる。
現在実行中の命令と同じ種類の命令を優先調停する優先
調停指示回路とカウンタとを付加したことにより、異種
命令への切り替わり頻度を少なくしているため、異種命
令に切り替わる際の切替損失によるサイクルタイムの遅
延を減少し、データの転送性能の低下を軽減できる。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】ラウンドロビン調停方法の概念を示す図であ
る。
る。
【図３】本発明の第１の実施例の動作を示すタイミング
チャートである。
チャートである。
【図４】従来例の構成を示す図である。
【図５】従来例の動作を示すタイングチャートである。
１，５０ 共有メモリ調停回路 ２，３，４，５，５１，５２，５３，５４ 装置 ６，７，８，９，１６，１６’，５５，５６，５７，５
８ 命令バッファ１０，５９ 調停回路 １１，６０ 命令処理回路 １２ 優先調停指示回路 １３ カウンタ １７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１
７ｇ，１７ｈ，１７ｉ，１７ｋ，１８ａ，１８ｂ，１８
ｃ，１８ｄ，１８ｅ，１８ｆ 命令 １８ タイムスロット １０１ 命令信号群 １０２ 待ち命令信号群 １０３ 命令リセット信号群 １０４ 処理要求信号 １０５ 命令起動信号 １０６ 実行命令信号 １０７ 優先調停指示信号 １０８ 優先調停抑止信号
８ 命令バッファ１０，５９ 調停回路 １１，６０ 命令処理回路 １２ 優先調停指示回路 １３ カウンタ １７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ，１
７ｇ，１７ｈ，１７ｉ，１７ｋ，１８ａ，１８ｂ，１８
ｃ，１８ｄ，１８ｅ，１８ｆ 命令 １８ タイムスロット １０１ 命令信号群 １０２ 待ち命令信号群 １０３ 命令リセット信号群 １０４ 処理要求信号 １０５ 命令起動信号 １０６ 実行命令信号 １０７ 優先調停指示信号 １０８ 優先調停抑止信号
Claims (6)
- 【請求項１】 複数の装置と、該複数のそれぞれに対応
して設けられ、該複数の装置より受けた命令をそれぞれ
格納し、共通の信号群として待ち命令の有無を伝える複
数の命令バッファと、該複数の命令バッファからの命令
信号群を入力しラウンドロビン調停を行って、処理を行
う命令を示す処理要求信号を出力するとともに、処理を
行う命令を格納する命令バッファをリセットする調停回
路と、命令のサイクルタイムを管理しながら、前記調停
回路から出力された信号に示される命令を処理した後、
命令を起動する命令を出力する命令処理回路と、を具備
する共有メモリの調停回路において、 前記調停回路に対して前記複数の命令バッファから出力
された命令群の優先調停指示信号を出力する優先調停指
示回路と、 前記優先調停指示回路から優先調停指示信号を入力し、
優先調停指示数をカウントするカウンタと、を有し、 前記優先調停指示回路は前記カウンタのカウント状況に
応じて優先調停指示信号の内容を変更し、前記調停回路
は優先調停指示信号に基づいて処理を行う命令を決定す
ることを特徴とする共有メモリ調停回路。 - 【請求項２】 請求項１に記載の共有メモリ調停回路に
おいて、 前記優先調停指示回路は、前記各命令バッファから受け
付けた命令群の中に、現在実行中の命令と同種の命令を
見つけると、前記調停回路へ該命令を優先的に処理する
優先調停指示を行う信号を出力することを特徴とする共
有メモリ調停回路。 - 【請求項３】 請求項１に記載の共有メモリ調停回路に
おいて、 前記調停回路は、前記複数の装置から受け付けた命令を
調停する場合、前記優先調停指示回路からの優先調停指
示信号の入力を受け、現在実行中の命令と同種の命令を
優先的に処理することを特徴とする共有メモリ調停回
路。 - 【請求項４】 請求項１または３に記載の共有メモリ調
停回路において、 前記調停回路は、前記各命令バッファから受け付けた命
令群の調停にラウンドロビン方式を用いていることを特
徴とする共有メモリ調停回路。 - 【請求項５】 請求項１に記載の共有メモリ調停回路に
おいて、 前記カウンタは、前記優先調停指示回路から優先調停指
示を入力し、優先調停指示数をカウントして、規定値に
達すると、前記優先調停指示回路にある一定期間優先調
停を抑止する信号を出力することを特徴とする共有メモ
リ調停回路。 - 【請求項６】 請求項１に記載の共有メモリ調停方法で
あって、 複数の命令バッファから受け付けた命令群を調停する場
合、現在実行中の命令と同種の命令を最優先することを
特徴とする共有メモリ調停方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374146A JP2000194683A (ja) | 1998-12-28 | 1998-12-28 | 共有メモリの調停回路およびその調停方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374146A JP2000194683A (ja) | 1998-12-28 | 1998-12-28 | 共有メモリの調停回路およびその調停方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194683A true JP2000194683A (ja) | 2000-07-14 |
Family
ID=18503342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10374146A Pending JP2000194683A (ja) | 1998-12-28 | 1998-12-28 | 共有メモリの調停回路およびその調停方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194683A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189629A (ja) * | 2000-08-23 | 2002-07-05 | Nintendo Co Ltd | 機能拡張型メモリコントローラを備えるグラフィックス処理システム |
| JP2004024859A (ja) * | 2002-05-16 | 2004-01-29 | Microsoft Corp | プレーヤが口頭でコミュニケーションできるようにする方法及び口頭のコミュニケーションを可能にするシステム |
| US7013368B2 (en) | 2000-06-13 | 2006-03-14 | Nec Corporation | Arbitration apparatus utilizing mutlilevel priority for reducing memory access time |
| US7917687B2 (en) | 2006-04-06 | 2011-03-29 | Sony Corporation | Flash memory apparatus and access method to flash memory |
| JP2012164344A (ja) * | 2000-08-23 | 2012-08-30 | Nintendo Co Ltd | 共有リソースへのアクセス方法及び装置 |
| WO2013136359A1 (ja) * | 2012-03-12 | 2013-09-19 | パナソニック株式会社 | メモリ制御装置およびメモリ制御方法 |
| WO2017010127A1 (ja) * | 2015-07-10 | 2017-01-19 | 株式会社東芝 | 情報処理装置、方法及びプログラム |
| JP2017054483A (ja) * | 2015-09-08 | 2017-03-16 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
| WO2017043140A1 (ja) * | 2015-09-08 | 2017-03-16 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
-
1998
- 1998-12-28 JP JP10374146A patent/JP2000194683A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7013368B2 (en) | 2000-06-13 | 2006-03-14 | Nec Corporation | Arbitration apparatus utilizing mutlilevel priority for reducing memory access time |
| JP2002189629A (ja) * | 2000-08-23 | 2002-07-05 | Nintendo Co Ltd | 機能拡張型メモリコントローラを備えるグラフィックス処理システム |
| JP2012089158A (ja) * | 2000-08-23 | 2012-05-10 | Nintendo Co Ltd | 機能拡張型メモリコントローラを備えるグラフィックス処理システム |
| JP2012164344A (ja) * | 2000-08-23 | 2012-08-30 | Nintendo Co Ltd | 共有リソースへのアクセス方法及び装置 |
| JP2004024859A (ja) * | 2002-05-16 | 2004-01-29 | Microsoft Corp | プレーヤが口頭でコミュニケーションできるようにする方法及び口頭のコミュニケーションを可能にするシステム |
| US7917687B2 (en) | 2006-04-06 | 2011-03-29 | Sony Corporation | Flash memory apparatus and access method to flash memory |
| WO2013136359A1 (ja) * | 2012-03-12 | 2013-09-19 | パナソニック株式会社 | メモリ制御装置およびメモリ制御方法 |
| WO2017010127A1 (ja) * | 2015-07-10 | 2017-01-19 | 株式会社東芝 | 情報処理装置、方法及びプログラム |
| JP2017054483A (ja) * | 2015-09-08 | 2017-03-16 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
| WO2017043140A1 (ja) * | 2015-09-08 | 2017-03-16 | ソニー株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100932408B1 (ko) | 스위치 매트릭스를 통한 데이터 전송을 개선하는 흐름 제어방법 | |
| US20050204085A1 (en) | Resource management device | |
| JP5498505B2 (ja) | データバースト間の競合の解決 | |
| EP0358163A1 (en) | Interrupt controller | |
| JP5829890B2 (ja) | 半導体データ処理装置、タイムトリガ通信システム及び通信システム | |
| EP1922627B1 (en) | Delayed memory access request arbitration | |
| JPH10301793A (ja) | 情報処理装置及びスケジューリング方法 | |
| JP2006195823A (ja) | Ｄｍａ装置 | |
| JP2002366507A (ja) | 複数チャネルｄｍａコントローラおよびプロセッサシステム | |
| JP2000194683A (ja) | 共有メモリの調停回路およびその調停方法 | |
| US20140032803A1 (en) | Prediction of electronic component behavior in bus-based systems | |
| JP2010044645A (ja) | データ転送装置、およびデータ転送方法 | |
| JP6142783B2 (ja) | メモリコントローラ，情報処理装置及びメモリコントローラの制御方法 | |
| JP2006215621A (ja) | Ｄｍａ制御装置 | |
| JPH064314A (ja) | タスク間同期通信装置 | |
| JPH1115800A (ja) | マルチプロセッサの負荷の均一化装置 | |
| US6055607A (en) | Interface queue with bypassing capability for main storage unit | |
| JP3317150B2 (ja) | 情報処理装置 | |
| JP6127872B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| JP6992694B2 (ja) | 通信装置及び通信方法 | |
| JP2003323335A (ja) | メモリ装置及びその制御方法 | |
| JP2000099455A (ja) | 先着優先バス競合制御方式 | |
| US6708266B2 (en) | Central processing unit and system counting instructions in a queue storage and outputting a fetch request when the count value is 0 or 1 to produce a next instruction address output | |
| JP2004318315A (ja) | データ通信装置 | |
| JP6160717B1 (ja) | プロセッサ、および、データ転送方法 |