Nothing Special   »   [go: up one dir, main page]

JP2000174200A - Structure of multi-layer hybrid integrated circuit device and manufacture thereof - Google Patents

Structure of multi-layer hybrid integrated circuit device and manufacture thereof

Info

Publication number
JP2000174200A
JP2000174200A JP34457598A JP34457598A JP2000174200A JP 2000174200 A JP2000174200 A JP 2000174200A JP 34457598 A JP34457598 A JP 34457598A JP 34457598 A JP34457598 A JP 34457598A JP 2000174200 A JP2000174200 A JP 2000174200A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
boards
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34457598A
Other languages
Japanese (ja)
Other versions
JP3673417B2 (en
Inventor
Keigo Nakamura
圭吾 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34457598A priority Critical patent/JP3673417B2/en
Publication of JP2000174200A publication Critical patent/JP2000174200A/en
Application granted granted Critical
Publication of JP3673417B2 publication Critical patent/JP3673417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve mounting density of each part by laminating a plurality of printed board where parts such as various electronic parts are mounted to constitute a multi-layer hybrid integrated circuit device. SOLUTION: A plurality of metal spacers 9, 10, and 11 forming intervals among printed boards are provided at a part inside the outer peripheral surface of printed board, among printed boards 1, 2, and 3. The spacer is jointed with a solder to a terminal electrode pattern of both printed boards sandwiching the spacer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板に各種の
部品を搭載して成るハイブリッド集積回路装置におい
て、その複数個を多層状に積み重ねて一体化した多層状
ハイブリッド集積回路装置の構造と、その製造方法とに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device in which various components are mounted on a circuit board. It relates to the manufacturing method.

【0002】[0002]

【従来の技術】一般に、このように、回路基板に各種の
部品を搭載して成るハイブリッド集積回路装置の複数個
を多層状に積み重ねて一体化するに際しては、各プリン
ト基板の相互間に、その各々に搭載されている各種の部
品が互いに接触しないように、適宜寸法の隙間をあける
ことが必要である。
2. Description of the Related Art Generally, when a plurality of hybrid integrated circuit devices each having various components mounted on a circuit board are stacked in a multilayer manner and integrated with each other, a plurality of hybrid integrated circuit devices are provided between each printed circuit board. It is necessary to provide a gap of appropriate dimensions so that the various components mounted on each do not come into contact with each other.

【0003】そこで、従来は、例えば、第1段のプリン
ト基板に対して第2段のプリント基板を積み重ねる場
合、前記第2段のプリント基板における少なくとも左右
両側の部分の各々に、下端を外向きに折り曲げた金属製
のリード端子の複数個を、下向きに突出すると共に、当
該各リード端子の各々を第2段のプリント基板における
各種の端子電極パターンに電気的に接続するように半田
付け等にて固着し、次いで、この第2段のプリント基板
を、前記第1段のプリント基板の上面に載せたのち、そ
の各リード端子の下端における外向き片を、第1段プリ
ント基板における各種の端子電極パターンに対して、半
田付け等にて固着するようにしている。
Therefore, conventionally, for example, when a second-stage printed circuit board is stacked on a first-stage printed circuit board, the lower end of each of at least both left and right portions of the second-stage printed circuit board faces outward. A plurality of bent metal lead terminals are projected downward, and each of the lead terminals is soldered or the like so as to be electrically connected to various terminal electrode patterns on the second-stage printed circuit board. Then, the printed circuit board of the second stage is placed on the upper surface of the printed circuit board of the first stage, and the outward pieces at the lower ends of the lead terminals are connected to various terminals on the printed circuit board of the first stage. The electrode pattern is fixed by soldering or the like.

【0004】[0004]

【発明が解決しようとする課題】しかし、このように、
第2段のプリント基板を、第1段のプリント基板に対し
て、当該第2段のプリント基板における少なくともその
左右両側に固着した外向きに曲げたリード端子を介して
載せるように構成した場合、前記第1段のプリント基板
に対して積み重ねられる第2段のプリント基板は、少な
くともその左右両側の各々に外向きに曲げたリード端子
を固着する分だけ、前記第1段のプリント基板によりも
小さくしなければならず、換言すると、多層状に積み重
ねる各プリント基板における大きさは、上段のプリント
基板ほど次第に小さくするように構成しなければならな
いから、各種の部品の実装密度がそれだけ低くなると言
う問題があった。
However, as described above,
When the second-stage printed circuit board is mounted on the first-stage printed circuit board via outwardly bent lead terminals fixed to at least the left and right sides of the second-stage printed circuit board, The second-stage printed circuit board stacked on the first-stage printed circuit board is smaller than the first-stage printed circuit board by at least the left and right both sides of the lead terminals bent outward. In other words, the size of each printed circuit board stacked in a multilayer structure must be configured so as to become gradually smaller as the upper printed circuit board, so that the mounting density of various components becomes lower accordingly. was there.

【0005】また、従来の構造では、各プリント基板に
搭載する部品の高くなると、これに応じて、各プリント
基板の相互間の隙間を大きくしなければならないから、
全体の高さが高くなって、大型化を招来すると言う問題
もあった。本発明は、これらの問題を解消した多層状ハ
イブリッド集積回路装置の構造と、その製造方法とを提
供とするものである。
Further, in the conventional structure, when the components mounted on each printed circuit board are increased, the gap between the printed circuit boards must be increased accordingly.
There was also a problem that the overall height was increased, resulting in an increase in size. An object of the present invention is to provide a structure of a multilayer hybrid integrated circuit device which has solved these problems and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「電子部品等の各種の部品を搭
載したプリント基板の複数枚を多層状に積み重ねて成る
ハイブリッド集積回路装置において、前記各プリント基
板における相互間のうち各プリント基板の外周面より内
側の部分に、各プリント基板における相互間の隙間を形
成する金属製のスペーサ体の複数個を配設し、このスペ
ーサ体を、当該スペーサ体を挟む両プリント基板におけ
る端子電極パターンに半田接合する。」と言う構成にし
た。
In order to achieve this technical object, the structure of the present invention is a hybrid integrated circuit device formed by stacking a plurality of printed circuit boards on which various components such as electronic components are mounted in a multilayer manner. , A plurality of metal spacers forming gaps between the respective printed circuit boards are disposed in a portion inside the outer peripheral surface of each of the printed circuit boards among the respective printed circuit boards; Is soldered to terminal electrode patterns on both printed circuit boards sandwiching the spacer body. "

【0007】また、本発明の製造方法は、「電子部品等
の各種の部品を搭載した複数枚の各プリント基板におけ
る表裏両面のうち外周面により内側の部分に複数個の端
子電極パターンを形成し、次いで、前記各プリント基板
の裏面における各端子電極パターンの各々に金属製のス
ペーサ体を半田接合し、次いで、前記各プリント基板
を、その裏面における各スペーサ体が下向きになるよう
に積み重ねたのち、各スペーサ体を各プリント基板の表
面における各端子電極パターンに半田付けすることを特
徴とする。」ものである。
Further, the manufacturing method of the present invention includes a method of forming a plurality of terminal electrode patterns on a portion of a plurality of printed circuit boards on which various components such as an electronic component are mounted on a portion inside an outer peripheral surface of both front and back surfaces. Then, a metal spacer body is soldered to each of the terminal electrode patterns on the back surface of each of the printed circuit boards, and then the printed circuit boards are stacked such that each spacer body on the back surface faces downward. And soldering each spacer body to each terminal electrode pattern on the surface of each printed circuit board. "

【0008】[0008]

【発明の作用・効果】このように構成することにより、
各プリント基板を、その相互間のうち外周面よりも内側
の部分に配設したスペーサ体にて連結することができる
から、各プリント基板における大きさを、前記した従来
のように上段のプリント基板ほど小さくすることなく、
略同じにすることができ、場合によっては、むしろ上段
のプリント基板を大きくすることができるのである。
Operation and effect of the present invention
Since each printed circuit board can be connected to each other by a spacer body disposed at a portion inside the outer peripheral surface among the printed circuit boards, the size of each printed circuit board is reduced as in the above-described conventional printed circuit board. Without making it as small
It can be substantially the same, and in some cases, rather, the upper printed circuit board can be made larger.

【0009】従って、本発明によると、多層状ハイブリ
ッド集積回路装置における実装密度を、大幅に向上でき
る効果を有する。特に、請求項2に記載したように、各
プリント基板のうち上段又は下段に位置するプリント基
板に、その下段又は上段に位置するプリント基板に搭載
した部品が嵌まる貫通孔を穿設することにより、各プリ
ント基板に高さの高い部品を搭載する場合に、この高い
部品を、前記貫通孔内に配設することができて、各プリ
ント基板の相互間の間隔寸法を大きくすることを回避で
きるから、多層状ハイブリッド集積回路装置における高
さ寸法を低して、その小型・軽量化及び高密度化を図る
ことができるのである。
Therefore, according to the present invention, there is an effect that the mounting density in the multilayer hybrid integrated circuit device can be greatly improved. In particular, as described in claim 2, by forming a through-hole in which a component mounted on the lower or upper printed board is fitted in the upper or lower printed board of each printed board. When a high component is mounted on each printed circuit board, the tall component can be disposed in the through hole, and it is possible to avoid increasing the distance between the printed circuit boards. Therefore, the height dimension of the multilayer hybrid integrated circuit device can be reduced, and the size, weight, and density of the device can be reduced.

【0010】また、請求項3に記載したように、各プリ
ント基板における各スペーサ体のうち一部又は全部を、
各プリント基板の外周面より内側のうち各種の部品の間
の部分に配設することにより、各プリント基板のうちこ
れに搭載した各種の部品の間の空白部分を、前記スペー
サ体の配設に利用できるから、この分だけ各プリント基
板における幅及び長さ寸法を縮小できて、更なる小型・
軽量化と、高密度化とを図ることができると共に、各プ
リント基板において、各スペーサ体と各種の部品との間
を引き回す回路パターンが、各スペーサ体をプリント基
板の周囲に配設する場合によりも短く、且つ、簡単にな
るのである。
Further, as described in claim 3, part or all of each spacer body on each printed circuit board is replaced by:
By arranging in the portion between the various components inside the outer peripheral surface of each printed circuit board, a blank portion between the various components mounted on the printed circuit board can be used for disposing the spacer body. Because it can be used, the width and length dimensions of each printed circuit board can be reduced by that much, further reducing the size and size
In addition to reducing the weight and increasing the density, the circuit pattern that runs between each spacer body and various components on each printed circuit board may be more difficult when the spacer bodies are arranged around the printed circuit board. Is also shorter and easier.

【0011】更にまた、本発明の製造方法によると、複
数枚の各プリント基板を、予めその裏面に複数個のスペ
ーサ体を半田接合したのち積み重ねて、各スペーサ体を
下段のプリント基板に対して半田付けするだけで良く、
従来のように、各プリント基板の外周部にリード端子を
固着する場合によりも工程が簡単であるから、製造コス
トを大幅に低減できる。
Further, according to the manufacturing method of the present invention, a plurality of printed circuit boards are stacked in advance after soldering a plurality of spacers to the back surface thereof, and the respective spacers are stacked on the lower printed circuit board. Just solder it,
Since the process is simpler than in the conventional case where the lead terminals are fixed to the outer peripheral portion of each printed circuit board, the manufacturing cost can be greatly reduced.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。図1〜図3は、本発明における第1
の実施の形態を示す。この図において、符号1,2,3
は、多層状に積み重ねられる各プリント基板を示し、こ
れら各プリント基板1,2,3の各々には、電子部品等
の各種の部品4,5,6が搭載されているほか、前記各
プリント基板1,2,3のうち第1段のプリント基板1
には、高さの高い部品7が搭載されている。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 show a first embodiment of the present invention.
An embodiment will be described. In this figure, reference numerals 1, 2, 3
Indicates printed circuit boards stacked in a multilayer shape, and each of these printed circuit boards 1, 2, 3 has various components 4, 5, 6, such as electronic components, mounted thereon, and the printed circuit boards 1, 2, 3, and 6. The first stage printed circuit board 1 of 1, 2, and 3
Has a high component 7 mounted thereon.

【0013】前記各プリント基板1,2,3のうち第2
段のプリント基板2には、前記第1段のプリント基板1
における高い部品7が該当する箇所にこの高い部品7が
嵌まる貫通孔8が穿設されている。前記各プリント基板
1,2,3の裏面(下面)のうち少なくとも左右両側の
部分には、前記各種の部品3,4,5における高さ寸法
より少しだけ高い寸法にした金属製のスペーサ体9,1
0,11の複数個が、左右両側面に沿って適宜間隔で並
べるように配設され、この各スペーサ体9,10,11
は、その各々のプリント基板1,2,3の裏面(下面)
に予め形成されている各種の端子電極パターン(図示せ
ず)(この各端子電極パターンは、各プリント基板に回
路パターンを形成するとき同時に形成される)に対して
半田接合にて固着されている。
The second of the printed circuit boards 1, 2, 3
The first-stage printed circuit board 1 includes the first-stage printed circuit board 1.
A through hole 8 into which the high component 7 fits is formed at a position corresponding to the high component 7 in FIG. At least on the left and right sides of the back surface (lower surface) of each of the printed circuit boards 1, 2, 3 is a metal spacer 9 having a size slightly higher than the height of the various components 3, 4, 5. , 1
A plurality of spacers 9, 10, 11 are arranged so as to be arranged at appropriate intervals along the left and right side surfaces.
Is the back surface (lower surface) of each of the printed circuit boards 1, 2, 3
Are fixed by soldering to various terminal electrode patterns (not shown) formed beforehand (each terminal electrode pattern is formed simultaneously when a circuit pattern is formed on each printed circuit board). .

【0014】そして、前記各プリント基板1,2,3の
うち第3段のプリント基板3を、第2段のプリント基板
2の表面(上面)に重ねて、その裏面(下面)における
各スペーサ体11を、第2段のプリント基板2の表面
(上面)に予め形成されている各種の端子電極パターン
(図示せず)(この各端子電極パターンは、プリント基
板に回路パターンを形成するとき同時に形成される)に
対して半田付けにて接合する。
The third printed circuit board 3 of the printed boards 1, 2, 3 is overlaid on the front surface (upper surface) of the second printed circuit board 2, and the respective spacers on the back surface (lower surface) thereof are arranged. Various terminal electrode patterns (not shown) formed in advance on the surface (upper surface) of the second-stage printed circuit board 2 (these terminal electrode patterns are formed simultaneously when a circuit pattern is formed on the printed circuit board). Is bonded by soldering.

【0015】次いで、これら第2段のプリント基板2及
び第3段のプリント基板3を、前記第1段のプリント基
板1に重ねて、第2段のプリント基板2の裏面(下面)
における各スペーサ10を、第1段のプリント基板1の
表面(上面)に予め形成されている各種の端子電極パタ
ーン(図示せず)(この各端子電極パターンは、プリン
ト基板に回路パターンを形成するとき同時に形成され
る)に対して半田付けにて接合する。
Next, the second-stage printed circuit board 2 and the third-stage printed circuit board 3 are superimposed on the first-stage printed circuit board 1, and the back surface (lower surface) of the second-stage printed circuit board 2
Are connected to various terminal electrode patterns (not shown) formed in advance on the surface (upper surface) of the first-stage printed circuit board 1 (each terminal electrode pattern forms a circuit pattern on the printed circuit board). Are formed at the same time).

【0016】なお、図示した実施の形態では、前記各プ
リント基板1,2,3とは別にこれより大きいメインの
プリント基板12を使用し、このメインのプリント基板
12の表面(上面)に、前記したように積み重ねた各プ
リント基板1,2,3を重ねて、第1段のプリント基板
1の裏面(下面)における各スペーサ体9を、前記メイ
ンのプリント基板12の表面(上面)に予め形成されて
いる各種の端子電極パターン(図示せず)(この各端子
電極パターンは、メインのプリント基板に回路パターン
を形成するとき同時に形成される)に対して半田付けに
て接合したものに構成されている。
In the illustrated embodiment, a main printed circuit board 12 which is larger than the printed circuit boards 1, 2, 3 is used. The printed boards 1, 2, 3 stacked as described above are overlapped, and each spacer body 9 on the back surface (lower surface) of the first-stage printed circuit board 1 is formed in advance on the surface (upper surface) of the main printed circuit board 12. (Not shown) (each terminal electrode pattern is formed at the same time when a circuit pattern is formed on a main printed circuit board) by soldering. ing.

【0017】この場合において、前記メインのプリント
基板12には、各種の部品13が搭載され、且つその裏
面(下面)には、前記各プリント基板1,2,3と同様
に、金属製の複数個のスペーサ体14が、メインのプリ
ント基板12の裏面(下面)に予めに形成されている端
子電極パターン(図示せず)に半田付けにて固着され、
この各スペーサ体14にて、電気機器等におけるマザー
のプリント基板15に対して接合するように構成されて
いる。
In this case, various components 13 are mounted on the main printed circuit board 12, and a plurality of metallic parts are provided on the back surface (lower surface) of the main printed circuit board 12, similarly to the printed circuit boards 1, 2 and 3. The individual spacer bodies 14 are fixed to terminal electrode patterns (not shown) formed in advance on the back surface (lower surface) of the main printed circuit board 12 by soldering,
Each of the spacers 14 is configured to be joined to a mother printed board 15 of an electric device or the like.

【0018】また、前記メインのプリント基板12を大
きくし、これに各プリント基板1,2,3を積み重ねる
ことにより、前記各プリント基板1,2,3の全体を、
二点鎖線で示すように、合成樹脂16にてパッケージす
るように構成することができるから、合成樹脂16にて
パッケージした全体の大きさが、前記メインのプリント
基板12によりも大きくなることを回避できるのであ
る。
Further, by enlarging the main printed circuit board 12 and stacking the printed circuit boards 1, 2, 3 on the main printed circuit board 12, the entire printed circuit boards 1, 2, 3 are reduced.
As shown by the two-dot chain line, the package can be configured with the synthetic resin 16, so that the entire size of the package with the synthetic resin 16 is prevented from being larger than the main printed circuit board 12. You can.

【0019】このように構成したことにより、各プリン
ト基板1,2,3を、その相互間のうち外周面よりも内
側の部分に配設したスペーサ体10,11にて連結する
ことができるから、各プリント基板1,2,3における
大きさを、前記した従来のように上段のプリント基板ほ
ど小さくすることなく、略同じにすることができるので
あり、また、場合によっては、むしろ第2段のプリント
基板2を第1段のプリント基板1よりも大きく、第3段
のプリント基板3を第2段のプリント基板2よりも大き
くすると言うように、上段のプリント基板を下段のプリ
ント基板よりも大きくすることができるのである。
With this configuration, the printed circuit boards 1, 2, 3 can be connected to each other by the spacers 10, 11 disposed at a portion inside the outer peripheral surface between them. The size of each of the printed circuit boards 1, 2, 3 can be made substantially the same without decreasing the size of the upper printed circuit board as in the conventional case described above. The printed circuit board 2 of the first stage is larger than the printed circuit board 1 of the first stage, and the printed circuit board 3 of the third stage is larger than the printed circuit board 2 of the second stage. You can make it bigger.

【0020】また、第1段のプリント基板1に搭載され
ている高さの高い部品7は、第2段のプリント基板2に
穿設した貫通孔8内に嵌めることができるので、第1段
のプリント基板1と第2段のプリント基板2との間の間
隔を、高さの高い部品7に合わせて大きくしなければな
らないことを回避できる。そして、前記した構成の多層
状ハイブリッド集積回路装置は、以下に述べるように方
法にて製造される。
The tall components 7 mounted on the first-stage printed circuit board 1 can be fitted into the through holes 8 formed in the second-stage printed circuit board 2, so that the first It is possible to avoid that the distance between the printed circuit board 1 and the second-stage printed circuit board 2 must be increased in accordance with the height of the component 7. The multilayer hybrid integrated circuit device having the above-described configuration is manufactured by a method as described below.

【0021】すなわち、図4に示すように、前記第1段
のプリント基板1の複数枚を同時に作ることができる大
きさに設定した素材基板Aを使用し、この素材基板Aに
おける各プリント基板1の箇所に各々に、各種の回路パ
ターン及び端子電極パターンを形成したのち、各種の部
品を半田付けにて搭載すると共に、その裏面(下面)
に、図5に示すように、各スペーサ体9を、各種の部品
を半田付けにて搭載するときと同じ方法にて半田付けに
て固着し、次いで、前記素材基板Aを、各プリント基板
1ごとに切断することにより、前記第1段のプリント基
板1を製作する。
That is, as shown in FIG. 4, a material substrate A set to a size capable of simultaneously producing a plurality of the first-stage printed circuit boards 1 is used. After forming various circuit patterns and terminal electrode patterns at each of the locations, various components are mounted by soldering, and the back surface (lower surface) thereof.
Next, as shown in FIG. 5, each spacer body 9 is fixed by soldering in the same manner as when various components are mounted by soldering. The first-stage printed circuit board 1 is manufactured by cutting each time.

【0022】また、第2段のプリント基板2及び第3段
のプリント基板3も、同じ方法にて製作する。そして、
第3段のプリント基板3を第2段のプリント基板2に対
して積み重ねたのち、その裏面(下面)における各スペ
ーサ体11を第2段のプリント基板2の表面(上面)に
おける端子電極パターンに対して半田付けすることによ
り接合する。次いで、これを第1段のプリント基板1に
対して積み重ねたのち、第2段のプリント基板2の裏面
(下面)における各スペーサ体10を第1段のプリント
基板1の表面(上面)における端子電極パターンに対し
て半田付けすることにより接合する。
The second-stage printed circuit board 2 and the third-stage printed circuit board 3 are manufactured in the same manner. And
After the third-stage printed circuit board 3 is stacked on the second-stage printed circuit board 2, each spacer body 11 on the back surface (lower surface) is connected to the terminal electrode pattern on the front surface (upper surface) of the second-stage printed circuit board 2. They are joined by soldering. Next, after stacking this on the first-stage printed circuit board 1, each spacer body 10 on the back surface (lower surface) of the second-stage printed circuit board 2 is connected to a terminal on the front surface (upper surface) of the first-stage printed circuit board 1. Bonding is performed by soldering to the electrode pattern.

【0023】一方、図6に示すように、前記メインのプ
リント基板12の複数枚を同時に作ることができる大き
さに設定した素材基板Bを使用し、この素材基板Bにお
ける各メインのプリント基板12の箇所に各々に、各種
の回路パターン及び端子電極パターンを形成したのち、
各種の部品を半田付けにて搭載すると共に、その裏面
(下面)に、図7に示すように、各スペーサ体14を、
各種の部品を半田付けにて搭載するとき同じ方法にて半
田付けにて固着する。
On the other hand, as shown in FIG. 6, a material substrate B set to a size capable of simultaneously producing a plurality of the main printed circuit boards 12 is used. After forming various circuit patterns and terminal electrode patterns at each location,
Various components are mounted by soldering, and on the back surface (lower surface), as shown in FIG.
When mounting various components by soldering, they are fixed by soldering in the same manner.

【0024】次いで、図8に示すように、前記メインの
プリント基板12用の素材基板Bの表面(上面)に、前
記各プリント基板1,2,3を三枚重ねのまま載置した
のち、その第1段のプリント基板1の裏面(下面)にお
ける各スペーサ体9を、メインのプリント基板12の表
面(上面)に予め形成されている端子電極パターンに対
して半田付けすることにより接合し、次いで、前記三枚
重ねの各プリント基板1,2,3の部分の全体を、合成
樹脂にてパッケージ体16にて密封したのち、前記素材
基板Bを、各メインのプリント基板12ごとに切断する
ことにより、前記図1〜図3に示すように、最下段に大
きいメインのプリント基板12を備えた形態の多層状ハ
イブリッド集積回路装置の複数個を、同時に、低コスト
で製造することができる。
Next, as shown in FIG. 8, the printed circuit boards 1, 2, 3 are placed on the surface (upper surface) of the material substrate B for the main printed circuit board 12 in a state of being superposed. Each spacer body 9 on the back surface (lower surface) of the first-stage printed circuit board 1 is joined by soldering to a terminal electrode pattern previously formed on the surface (upper surface) of the main printed circuit board 12, Next, the entirety of the three-layer printed circuit boards 1, 2, 3 is entirely sealed with a package body 16 using a synthetic resin, and then the material substrate B is cut into each of the main printed circuit boards 12. As a result, as shown in FIGS. 1 to 3, a plurality of multilayer hybrid integrated circuit devices each having a large main printed circuit board 12 at the bottom can be simultaneously manufactured at low cost. Kill.

【0025】この場合、他の製造方法では、プリント基
板1,2,3を三枚重ねに半田付けにて固着したのちこ
れを素材基板Bにおける各メインのプリント基板12の
箇所に半田付けにて固着することに代えて、素材基板B
における各メインのプリント基板12の箇所に、第1段
のプリント基板1を固着し、この第1段のプリント基板
1の上に第2段のプリント基板2を重ねて固着し、この
第2段のプリント基板2の上に第3段のプリント基板3
を重ねて固着し、この三枚のプリント基板1,2,3の
全体を、合成樹脂にてパッケージ体16にて密封したの
ち、前記素材基板Bを、各メインのプリント基板12ご
とに切断するようにして良いのである。
In this case, in another manufacturing method, three printed boards 1, 2, 3 are fixed to each other by soldering and then soldered to each main printed board 12 on the material board B by soldering. Substrate B instead of sticking
, A first-stage printed circuit board 1 is fixed to each main printed circuit board 12, and a second-stage printed circuit board 2 is superposed and fixed on the first-stage printed circuit board 1. Printed circuit board 3 on the third stage
The three printed boards 1, 2, 3 are entirely sealed with a package 16 using a synthetic resin, and then the material board B is cut into each main printed board 12. It is good.

【0026】この別の製造方法によると、全体の製造
を、前記素材基板Bを各メインのプリント基板12ごと
に分断する前の状態で、素材基板Bの一つの単位として
行うことができるので、生産性を向上できる利点があ
る。次に、図9は、本発明における第2の実施の形態を
示す。この第2の実施の形態は、上下両面のうちいずれ
か一方又は両方に各種の部品4を搭載した第1のプリン
ト基板1と、同じく上下両面のうちいずれか一方又は両
方に各種の部品5を搭載した第2のプリント基板2と
を、上下両面のうちいずれか一方又は両方に各種の部品
13を搭載し且つ下面に複数個のスペーサ14を備えた
メインのプリント基板15の上面に対して、前記第1の
プリント基板1の下面に半田付けした複数個のスペーサ
体9を、前記第2のプリント基板2の上面に対して半田
付けする一方、前記第2のプリント基板2の下面に半田
付けした複数個のスペーサ体10を、前記メインのプリ
ント基板12の上面に対して半田付けするように積み重
ねるに際して、前記第1のプリント基板1における各ス
ペーサ体9、及び、前記第2のプリント基板2における
各スペーサ体10のうち一部又は全部を、各プリント基
板1,2,12における各種の部品4,5,13の間の
部分に配設すると言う構成にしたものである。
According to this another manufacturing method, the whole manufacturing can be performed as one unit of the material substrate B before the material substrate B is divided into the main printed circuit boards 12. There is an advantage that productivity can be improved. Next, FIG. 9 shows a second embodiment of the present invention. In the second embodiment, a first printed circuit board 1 on which various components 4 are mounted on one or both of upper and lower surfaces, and various components 5 are also mounted on one or both of upper and lower surfaces. The mounted second printed circuit board 2 is mounted on one or both of the upper and lower surfaces with respect to the upper surface of a main printed circuit board 15 having various components 13 mounted thereon and a plurality of spacers 14 provided on the lower surface. A plurality of spacers 9 soldered to the lower surface of the first printed circuit board 1 are soldered to the upper surface of the second printed circuit board 2 while being soldered to the lower surface of the second printed circuit board 2. When stacking the plurality of spacer bodies 10 so as to be soldered to the upper surface of the main printed board 12, each spacer body 9 in the first printed board 1 and the Some or all of the spacer member 10 in the printed circuit board 2 and is obtained by the arrangement say disposed a portion between the various components 4,5,13 of each printed circuit board 1, 2, 12.

【0027】なお、第2の実施の形態の製造方法は、前
記第1の実施の形態の製造方法と同じである。この第2
の実施の形態のように、各プリント基板1,2,12の
相互間を連結する各スペーサ体9,10の一部又は全部
を、各プリント基板1,2,12の外周面より内側のう
ち各種の部品4,5,13の間の部分に配設することに
より、各プリント基板1,2,12のうちこれに搭載し
た各種の部品4,5,13の間の空白部分を、前記スペ
ーサ体の配設に利用できるから、この分だけ各プリント
基板1,2,12における幅及び長さ寸法を縮小でき
て、更なる小型・軽量化と、高密度化とを図ることがで
きると共に、各プリント基板1,2,12において、各
スペーサ体9,10と各種の部品との間を引き回す回路
パターンが、各スペーサ体9,10の全てをプリント基
板の周囲に配設する場合によりも短く、且つ、簡単にな
るのである。
The manufacturing method according to the second embodiment is the same as the manufacturing method according to the first embodiment. This second
As in the first embodiment, a part or all of the spacer bodies 9 and 10 connecting the printed boards 1, 2, and 12 are formed inside the outer peripheral surfaces of the printed boards 1, 2, and 12 respectively. By disposing the printed circuit boards 1, 2, and 12 between the various components 4, 5, and 13, a blank portion between the various components 4, 5, and 13 mounted on the printed circuit boards 1, 2, and 13 is removed by the spacer. Since it can be used for arranging the body, the width and length of each of the printed circuit boards 1, 2, 12 can be reduced by that much, and further reduction in size and weight and higher density can be achieved. In each of the printed circuit boards 1, 2, 12, the circuit pattern for routing between the spacers 9, 10 and various components is shorter than when all the spacers 9, 10 are arranged around the printed circuit board. And it becomes simple.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における第1の実施の形態のハイブリッ
ド集積回路装置の分解斜視図である。
FIG. 1 is an exploded perspective view of a hybrid integrated circuit device according to a first embodiment of the present invention.

【図2】図1の拡大縦断正面図である。FIG. 2 is an enlarged vertical sectional front view of FIG.

【図3】本発明の実施の形態のハイブリッド集積回路装
置の縦断正面図である。
FIG. 3 is a vertical sectional front view of the hybrid integrated circuit device according to the embodiment of the present invention;

【図4】前記ハイブリッド集積回路装置におけるプリン
ト基板の製造用素材基板を示す斜視図である。
FIG. 4 is a perspective view showing a material substrate for manufacturing a printed circuit board in the hybrid integrated circuit device.

【図5】前記図4の素材基板にスペーサ体を固着した状
態を示す斜視図である。
FIG. 5 is a perspective view showing a state in which a spacer body is fixed to the material substrate of FIG. 4;

【図6】前記ハイブリッド集積回路装置におけるメイン
プリント基板の製造用素材基板を示す斜視図である。
FIG. 6 is a perspective view showing a material substrate for manufacturing a main printed circuit board in the hybrid integrated circuit device.

【図7】前記図6の素材基板にスペーサ体を固着した状
態を示す斜視図である。
FIG. 7 is a perspective view showing a state where a spacer body is fixed to the material substrate of FIG. 6;

【図8】前記図6の素材基板に多層状ハイブリッド集積
回路装置を搭載した状態を示す斜視図である。
FIG. 8 is a perspective view showing a state in which a multilayer hybrid integrated circuit device is mounted on the material substrate of FIG. 6;

【図9】本発明における第2の実施の形態のハイブリッ
ド集積回路装置の分解斜視図である。
FIG. 9 is an exploded perspective view of a hybrid integrated circuit device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2,3 プリント基板 4,5,6 部品 7 高い高さの部品 8 貫通孔 9,10,11 スペーサ体 12 メインのプリント基
板 13 部品 14 スペーサ体 A プリント基板の製造
用素材基板 B メインのプリント基
板の製造用素材基板
1, 2, 3 Printed circuit board 4, 5, 6 part 7 High height part 8 Through hole 9, 10, 11 Spacer body 12 Main printed circuit board 13 Parts 14 Spacer body A Material board for printed circuit board manufacture B Main Material substrate for manufacturing printed circuit boards

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】電子部品等の各種の部品を搭載したプリン
ト基板の複数枚を多層状に積み重ねて成るハイブリッド
集積回路装置において、 前記各プリント基板における相互間のうち各プリント基
板の外周面より内側の部分に、各プリント基板における
相互間の隙間を形成する金属製のスペーサ体の複数個を
配設し、このスペーサ体を、当該スペーサ体を挟む両プ
リント基板における端子電極パターンに半田接合したこ
とを特徴とする多層状ハイブリッド集積回路装置の構
造。
1. A hybrid integrated circuit device comprising a plurality of printed circuit boards on which various components such as electronic components are mounted in a multi-layered form, wherein the printed circuit boards are located between inner sides of an outer peripheral surface of each printed circuit board. , A plurality of metal spacers forming gaps between each printed circuit board are arranged, and the spacers are soldered to terminal electrode patterns on both printed boards sandwiching the spacers. The structure of a multilayer hybrid integrated circuit device characterized by the above-mentioned.
【請求項2】前記各プリント基板のうち上段又は下段に
位置するプリント基板に、その下段又は上段に位置する
プリント基板に搭載した部品が嵌まる貫通孔を穿設した
ことを特徴とする請求項1に記載した多層状ハイブリッ
ド集積回路装置の構造。
2. A printed circuit board located at an upper stage or a lower stage of each of the printed circuit boards is provided with a through hole through which a component mounted on a printed circuit board located at a lower stage or an upper stage is fitted. 2. The structure of the multilayer hybrid integrated circuit device according to 1.
【請求項3】前記各プリント基板における各スペーサ体
のうち一部又は全部を、各プリント基板の外周面より内
側のうち各種の部品の間の部分に配設したことを特徴と
する多層状ハイブリッド集積回路装置の構造。
3. The multilayer hybrid according to claim 1, wherein a part or all of the spacers on each of the printed circuit boards are disposed in a portion between various components inside an outer peripheral surface of each of the printed circuit boards. Structure of an integrated circuit device.
【請求項4】各プリント基板のうち最下段のプリント基
板を大きくし、この最下段のプリント基板に積み重ねた
各プリント基板を、合成樹脂にてパッケージしたことを
特徴とする多層状ハイブリッド集積回路装置の構造。
4. A multilayer hybrid integrated circuit device wherein the lowermost printed circuit board of each printed circuit board is enlarged, and each printed circuit board stacked on the lowermost printed circuit board is packaged with a synthetic resin. Structure.
【請求項5】電子部品等の各種の部品を搭載した複数枚
の各プリント基板における表裏両面のうち外周面により
内側の部分に複数個の端子電極パターンを形成し、次い
で、前記各プリント基板の裏面における各端子電極パタ
ーンの各々に金属製のスペーサ体を半田接合し、次い
で、前記各プリント基板を、その裏面における各スペー
サ体が下向きになるように積み重ねたのち、各スペーサ
体を各プリント基板の表面における各端子電極パターン
に半田付けすることを特徴とする多層状ハイブリッド集
積回路装置の製造方法。
5. A plurality of terminal electrode patterns are formed on the inside of the outer peripheral surface of the front and back surfaces of each of a plurality of printed boards on which various components such as electronic components are mounted. A metal spacer body is soldered to each of the terminal electrode patterns on the back surface, and then the printed circuit boards are stacked so that the spacer bodies on the back surface face down. A method for manufacturing a multilayer hybrid integrated circuit device, comprising: soldering to each terminal electrode pattern on the surface of the multilayer hybrid integrated circuit device.
JP34457598A 1998-12-03 1998-12-03 Multilayer hybrid integrated circuit device structure and manufacturing method thereof Expired - Fee Related JP3673417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34457598A JP3673417B2 (en) 1998-12-03 1998-12-03 Multilayer hybrid integrated circuit device structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34457598A JP3673417B2 (en) 1998-12-03 1998-12-03 Multilayer hybrid integrated circuit device structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000174200A true JP2000174200A (en) 2000-06-23
JP3673417B2 JP3673417B2 (en) 2005-07-20

Family

ID=18370342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34457598A Expired - Fee Related JP3673417B2 (en) 1998-12-03 1998-12-03 Multilayer hybrid integrated circuit device structure and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3673417B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103750A (en) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd Circuit module
JP2007318183A (en) * 2007-09-03 2007-12-06 Fujitsu Ltd Multilayer semiconductor device
JP2009224654A (en) * 2008-03-18 2009-10-01 Ngk Spark Plug Co Ltd Package
WO2014097725A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Laminate electronic device and method of manufacturing same
JP2016103538A (en) * 2014-11-27 2016-06-02 株式会社豊田自動織機 Electronic apparatus
WO2022209730A1 (en) * 2021-03-31 2022-10-06 株式会社村田製作所 High-frequency module
WO2022209755A1 (en) * 2021-03-31 2022-10-06 株式会社村田製作所 High-frequency module
WO2022244130A1 (en) * 2021-05-19 2022-11-24 日本電信電話株式会社 Semiconductor device and production method therefor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103750A (en) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd Circuit module
JP2007318183A (en) * 2007-09-03 2007-12-06 Fujitsu Ltd Multilayer semiconductor device
JP2009224654A (en) * 2008-03-18 2009-10-01 Ngk Spark Plug Co Ltd Package
US9907180B2 (en) 2012-12-18 2018-02-27 Murata Manufacturing Co., Ltd. Multilayer electronic device and manufacturing method therefor
US20150282327A1 (en) * 2012-12-18 2015-10-01 Murata Manufacturing Co., Ltd. Multilayer electronic device and manufacturing method therefor
JP5884922B2 (en) * 2012-12-18 2016-03-15 株式会社村田製作所 Multilayer electronic device and manufacturing method thereof
JPWO2014097725A1 (en) * 2012-12-18 2017-01-12 株式会社村田製作所 Multilayer electronic device and manufacturing method thereof
WO2014097725A1 (en) * 2012-12-18 2014-06-26 株式会社村田製作所 Laminate electronic device and method of manufacturing same
JP2016103538A (en) * 2014-11-27 2016-06-02 株式会社豊田自動織機 Electronic apparatus
WO2016084579A1 (en) * 2014-11-27 2016-06-02 株式会社 豊田自動織機 Electronic device
WO2022209730A1 (en) * 2021-03-31 2022-10-06 株式会社村田製作所 High-frequency module
WO2022209755A1 (en) * 2021-03-31 2022-10-06 株式会社村田製作所 High-frequency module
WO2022244130A1 (en) * 2021-05-19 2022-11-24 日本電信電話株式会社 Semiconductor device and production method therefor

Also Published As

Publication number Publication date
JP3673417B2 (en) 2005-07-20

Similar Documents

Publication Publication Date Title
US20130037911A1 (en) Chip-component structure and method of producing same
WO2013099854A1 (en) Circuit board and multi-cavity circuit board
JPH10289837A (en) Laminated electronic parts
JPH06334298A (en) Mounting structure of surface mount part
US6788545B2 (en) Composite electronic component and method of producing same
JP2000174200A (en) Structure of multi-layer hybrid integrated circuit device and manufacture thereof
JPH10223817A (en) Electrode structure of side surface type electronic component and manufacture thereof
JPH03181191A (en) Printed wiring board
JP2001307582A (en) Push-button switch
US6151775A (en) Multilayer circuit board and method of producing the same
JP3855798B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JPH07336030A (en) Solder land structure for printed circuit board
CN215912388U (en) Frame-shaped circuit board, circuit board jointed board, circuit assembly and electronic equipment
US5682674A (en) Dielectric filter and method of manufacturing the same
JP2512828B2 (en) Chip component mounting method
JP3257531B2 (en) Multilayer electronic components
JP2005203487A (en) Electronic device and its manufacturing method
JPH07106144A (en) Surface mounting type electron part and manufacture thereof
JPH10200257A (en) Multi-layer circuit board and its manufacture
JPH03191592A (en) Assembly structure of hybrid integrated circuit
JP2003243562A (en) Resin sealed board and its manufacturing method, intermediate product of board and its manufacturing method
JPH0645720A (en) Manufacture of stepped substrate
JP2006100680A (en) Electronic device package, method of manufacturing the same and piezoelectric device
JP2006287262A (en) Lamination ceramic electronic component
JP2006332932A (en) Quartz resonator with seating

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050419

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050422

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees