JP2000171834A

JP2000171834A - 液晶表示装置とその製造方法

Info

Publication number: JP2000171834A
Application number: JP27443399A
Authority: JP
Inventors: Takahiro Ochiai; 孝洋落合; Toshiteru Kaneko; 寿輝金子; Takuya Takahashi; 卓也高橋; Kazumi Fujii; 和美藤井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-10-02
Filing date: 1999-09-28
Publication date: 2000-06-23

Abstract

(57)【要約】【課題】下層配線のエッチング端部での絶縁膜等とのコ
ンタクト特性が良好で、ステップカバレージが充分で、
かつ基板との接着性を満足させ、上層配線の切断や下層
配線との短絡の発生を防止して信頼性を向上させる。【解決手段】絶縁性基板１上に第１の金属層からなる第
１層２Ａと、第１の金属層とは異なる第２の金属層から
なる第２層２Ｂを第１層上に形成してなる積層構造の配
線２を備え、第１層２Ａの側端面がテーパ角６０°以下
の順テーパ形状を有し、第２層２Ｂの側端面が基板面に
垂直な形状、または逆テーパ形状の何れかであり、かつ
第２層２Ｂの膜厚を前記第１層の膜厚の２分の１以下と
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型の液晶表示装置における配線積層部分の
断線を無くして歩留りを向上させた液晶表示装置とその
製造方法に関する。

【０００２】

【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。

【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う型式
（所謂、単純マトリクス型）と、上記各種電極と画素選
択用のスイッチング素子を形成してこのスイッチング素
子を選択することにより所定画素の点灯と消灯を行う型
式（所謂、薄膜トランジスタ（ＴＦＴ）をスイッチング
素子として用いるアクティブマトリクス型）とに分類さ
れる。

【０００４】特に、後者のアクティブマトリクス型の液
晶表示装置は、コントラスト性能、高速表示性能等から
液晶表示装置の主流となっている。

【０００５】このアクティブマトリクス型液晶表示装置
は、一方の基板に形成した電極と他方の基板に形成した
電極との間に液晶層の配向方向を変えるための電界を印
加する縦電界方式が一般的であったが、最近は液晶に印
加する電界の方向を基板面とほぼ平行な方向とする横電
界方式（Ｉｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇＭｏ
ｄｅ：ＩＰＳ方式）の液晶表示装置が実用化されてい
る。

【０００６】図１６は本発明を適用するアクティブマト
リクス型液晶表示装置の一例の全体構成を説明する展開
斜視図である。同図は本発明による液晶表示装置（以
下、液晶表示パネル、回路基板、バックライト、その他
の構成部材を一体化したモジュール：ＭＤＬと称する）
の具体的構造を説明するものである。

【０００７】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板：走査信号線駆動回路基板、
ＰＣＢ３はインターフェース回路基板）、ＪＮ１〜３は
回路基板ＰＣＢ１〜３同士を電気的に接続するジョイ
ナ、ＴＣＰ１，ＴＣＰ２はテープキャリアパッケージ、
ＰＮＬは液晶表示パネル、ＧＣはゴムクッション、ＩＬ
Ｓは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは
拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、Ｍ
ＣＡは一体化成形により形成された下側ケース（モール
ドフレーム）、ＭＯはＭＣＡの開口、ＬＰは蛍光管、Ｌ
ＰＣはランプケーブル、ＧＢは蛍光管ＬＰを支持するゴ
ムブッシュ、ＢＡＴは両面粘着テープ、ＢＬは蛍光管や
導光板等からなるバックライトを示し、図示の配置関係
で拡散板部材を積み重ねて液晶表示モジュールＭＤＬが
組立てられる。

【０００８】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させて構成される。

【０００９】ドレイン側回路基板ＰＣＢ１およびゲート
側回路基板ＰＣＢ２には液晶表示パネルＰＮＬの各画素
を駆動するための集積回路チップが搭載され、またイン
ターフェース回路基板ＰＣＢ３には外部ホストからの映
像信号の受入れ、タイミング信号等の制御信号を受け入
れる集積回路チップ、およびタイミングを加工してクロ
ック信号を生成するタイミングコンバータ（ＴＣＯＮ）
等が搭載される。

【００１０】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
ドレイン側回路基板ＰＣＢ１とゲート側駆動基板ＰＣＢ
２に敷設されたクロック信号ラインを介して集積回路チ
ップに供給される。

【００１１】インターフェース回路基板ＰＣＢ３および
ドレイン側回路基板ＰＣＢ１およびゲート側回路基板Ｐ
ＣＢ２は多層配線基板であり、上記クロック信号ライン
はインターフェース回路基板ＰＣＢ３およびインターフ
ェース回路基板ＰＣＢ３およびドレイン側回路基板ＰＣ
Ｂ１およびゲート側回路基板ＰＣＢ２の内層配線として
形成される。

【００１２】なお、液晶表示パネルＰＮＬはＴＦＴおよ
び各種の配線／電極を形成したＴＦＴ基板と、カラーフ
ィルタを形成したフィルタ基板の２枚の基板を貼り合わ
せ、その間隙に液晶を封止してなり、ＴＦＴを駆動する
ためのドレイン側回路基板ＰＣＢ１、ゲート側回路基板
ＰＣＢ２およびインターフェース回路基板ＰＣＢ３がテ
ープキャリアパッケージＴＣＰ１，ＴＣＰ２で接続さ
れ、各回路基板間はジョイナＪＮ１，２，３で接続され
ている。

【００１３】図１７は図１６に示した液晶表示装置を構
成するＴＦＴ基板の１画素付近の配線構造を説明する模
式図であって、１は基板、２は走査信号線（ゲート線、
ゲート配線またはゲート電極））、２'は隣接走査信号
線（隣接ゲート線）、３は映像信号線（ドレイン配線ま
たはドレイン電極）、４はソース配線（ソース配線また
はソース電極）、５は画素電極、ＴＦＴは薄膜トランジ
スタ、Ｃａｄｄは付加容量素子を示す。

【００１４】同図において、基板１の周辺を除く中央部
は表示領域となっており、この表示領域には他方の基板
であるフィルタ基板と貼り合わせ間隙に液晶が封止され
ている。

【００１５】そして、この表示領域には図中Ｘ方向に延
在する走査信号線２（ゲート線）とＹ方向に併設される
映像信号線３（ドレイン線）が形成されている。また、
この走査信号線２と絶縁されてＹ方向に延在し、かつＸ
方向に併設されるソース電極４が形成されている。

【００１６】これら走査信号線２および映像信号線３で
囲まれた領域がそれぞれ１画素の領域を構成している。
すなわち、上記表示領域はマトリクス状に配置された多
数の画素領域の集合体で形成されることにある。

【００１７】各画素領域は、走査信号線２および映像信
号線３からの走査信号の供給によってオンとされる薄膜
トランジスタＴＦＴと、このオンとされた薄膜トランジ
スタＴＦＴを介して映像信号線３からの映像信号が供給
される画素電極５とが形成されている。また、これらの
薄膜トランジスタＴＦＴおよび画素電極５の他に、薄膜
トランジスタＴＦＴを駆動する走査信号線２とは異なる
他の隣接走査信号線２’と前記画素電極５との間に付加
容量素子Ｃａｄｄが形成されている。

【００１８】この付加容量素子Ｃａｄｄは、薄膜トラン
ジスタＴＦＴがオフとされても画素電極５に映像信号を
長く蓄積させて置くために設けられている。

【００１９】この種の液晶表示装置においては、画素を
選択するための上記した各種配線が基板１上に各種の成
膜手段とパターニング手段を用いて形成されている。

【００２０】薄膜トランジスタ型等のアクティブマトリ
クス型の液晶表示装置の配線には、ヒロックの発生が少
ない高融点金属が用いられている。その配線材料として
は、純金属ではクローム（Ｃｒ）やモリブデン（Ｍｏ）
を挙げることができる。また、合金材料としては、上記
のＣｒとＭｏの合金、あるいはＭｏとタングステン
（Ｗ）などが使用されている。

【００２１】特に、純金属のうちＣｒは基板およびレジ
ストとの密着性が良好であり、かつ配線をエッチング処
理した場合にエッチング端部が基板面と垂直に加工され
るという特性を持つ。

【００２２】このような特性の材料を用いて基板上の最
下層に配線（下層配線）を形成するした場合、上記垂直
なエッチング端部のために当該下層配線の上部に形成さ
れる絶縁膜等による上記エッチング端部垂直壁での所謂
ステップカバレージが悪くなり、絶縁耐圧の劣化や上部
に形成される他の配線（上部配線）の上記下層配線乗り
越え部分での断線が発生するという問題があった。

【００２３】図１８は従来技術による液晶表示装置の構
成例を説明するＴＦＴ付近の構造を説明する部分断面図
であって、図１６と同様に、１はＴＦＴ基板、１’はフ
ィルタ基板、２は走査信号線（ゲート信号線）、３は映
像信号線（ドレイン信号線）、４はソース電極、５は画
素電極、６は絶縁膜、７は半導体層、７Ａはコンタクト
層、８は保護膜、８Ａはコンタクトホール、９はカラー
フィルタ、１０はブラックマトリクス、１１は平滑層、
１２は共通電極、ＴＦＴは薄膜トランジスタ、Ｃａｄｄ
は付加容量素子、ＬＣは液晶を示す。

【００２４】図１７において、一方の基板であるＴＦＴ
基板１上のＴＦＴ部分には、ゲート信号線２、絶縁膜
６、半導体層７、コンタクト層７Ａ、ドレイン信号線
３、ソース信号線４、保護膜８、画素電極５等が成膜お
よびエッチング処理によるパターニングで多層構造に積
層され、また付加容量部分には隣接ゲート信号線２’、
絶縁膜６、保護膜８および画素電極５が同様に積層され
ている。

【００２５】前記したように、基板１の最下層に形成さ
れたゲート信号線２は純Ｃｒ又はＣｒとＭｏの合金材料
からなり、そのエッチング処理で端部（側端面）が基板
１の面と垂直に加工されている。このため、その上層に
成膜された絶縁膜６がこの垂直の壁面のためにそのエッ
ジ部で図示したようなステップカバレージ不十分となる
部分が生じる。

【００２６】このように、従来の技術では、絶縁膜６の
上にはドレイン信号線３やソース信号線４が形成される
が、これらドレイン信号線３やソース信号線４がゲート
信号線２を乗り越える部分で図示したような絶縁間隔の
減少あるいは膜厚不足が生じて、耐圧低下あるいは短絡
が発生し、または断線が発生するという問題があった。

【００２７】また、純Ｃｒ材料を用いた配線では、その
上面がドライエッチングの雰囲気に曝されるフッ化物が
生成し、上部に形成した膜とのコンタクト特性が劣化す
るという問題があり、ＣｒとＭｏ、あるいはＭｏとＷの
合金材料を配線材料とした場合は、下地または基板に対
する接着力が弱く、成膜した後の熱履歴で剥離し易くな
るという問題もあった。

【００２８】なお、この種の配線形成におけるステップ
カバレージの問題を解決するものとして、特開平７−３
０１８２２号公報に記載の技術がある。この公報に開示
の技術は、配線材料としてスパッタリング等でＣｒとＭ
ｏの成分比率を異ならせた２層の合金層を形成し、単に
下層と上層のエッチング速度の違いを利用してエッチン
グ側端面に正のテーパを持たせるものである。

【００２９】また、上記のステップカバレージの問題を
解決するものとして、本出願人は、先に、ゲート信号線
およびドレイン／ソース信号線の配線に純Ｃｒあるいは
Ｃｒ合金の端膜を用いることに代えて、下層に純Ｃｒ
を、その上層にＣｒＭｏ合金を用いた積層配線を用いた
ものを提案した。

【００３０】この積層配線では、上層のＣｒ−Ｍｏ合金
層が画素電極であるＩＴＯ（インジウム・スズ・オキサ
イド）との低コンタクト抵抗を、下層の純Ｃｒでは絶縁
基板、半導体（ａ−Ｓｉ）基板との良好な密着性を実現
している。また、Ｃｒ−Ｍｏ合金は純Ｃｒに比較して低
応力であり、純Ｃｒ短膜で形成した配線よりもＣｒ−Ｍ
ｏ合金層と純Ｃｒの積層配線は応力が低く、膜応力に起
因した断線を少なくすることができる。

【００３１】加工性については、純ＣｒとＣｒ−Ｍｏ合
金の腐食電位差、つまり電池反応を利用することにより
エッチング側端面を順テーパ形状に加工することができ
る。

【００３２】電池反応は、エッチング薬液（エッチャン
ト）として硝酸第２セリウムアンモニウムを用いたと
き、Ｃｒ−５０Ｍｏ（Ｍｏが５０ｗｔ％含有のＣｒ−Ｍ
ｏ合金、なお、同様にＭｏを３０ｗｔ％含有したＣｒ−
Ｍｏ合金はＣｒ−３０Ｍｏのように表記する）および純
Ｃｒの腐食電位は、それぞれ＋１０８０ｍＶ、＋１１０
０ｍＶであり、純Ｃｒの方が２０ｍＶ高く、上層にＣｒ
−Ｍｏ合金を、下層に純Ｃｒを配した積層膜としたとき
に生じ、これにより上層のＣｒ−Ｍｏ合金層が純Ｃｒ層
よりもエッチング速度が早くなるため、下層の純Ｃｒ層
のエッチング側端面がテーパ形状に加工される。

【００３３】

【発明が解決しようとする課題】上記従来技術におい
て、上層をＣｒ−Ｍｏ合金層と下層を純Ｃｒとした積層
膜をエッチングした場合、上層のエッチング側端面は垂
直または逆テーパ形状となる。上層と下層の膜厚比（上
層膜厚／下層膜厚）が大きいと上層膜上に成膜する絶縁
膜の上層膜エッチング側端面へのステップカバレージが
悪化するため、この膜厚比は小さくすることが望まれる
（０．５以下、好ましくは０．３以下）。しかし、膜厚
比を小さくすると、積層膜のエッチング側端面のテーパ
角が大きくなり、その積層膜の上に成膜した絶縁膜等の
ステップカバレージが悪化するという問題があった。

【００３４】上記の問題に対し、上層のＣｒ−Ｍｏ合金
層のＭｏ含有量を多く設定することでＣｒ−Ｍｏ合金層
の腐食電位を小さくし、純Ｃｒとの電池反応を進行させ
ることにより、上層と下層の膜厚比を小さくして良好な
エッチング側端面のテーパ形状を良好にすることができ
る。しかし、Ｃｒ−Ｍｏ合金層のＭｏ含有量を多くする
と、エッチングマスクであるレジストとの密着性が悪化
するので、レジスト剥がれに起因する断線等の不良発生
の原因となる。

【００３５】本発明の目的は、上記従来技術の諸問題を
解消し、下層配線と上部導体膜とのコンタクト特性が良
好で、絶縁膜等上部膜のステップカバレージが充分で、
かつ基板との接着性を満足させ、上層配線の切断や下層
配線との短絡の発生を防止して信頼性を向上させた液晶
表示装置とその製造方法を提供することにある。

【００３６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、異種金属間の腐食電位差による腐食速度
の相違を利用したものであり、下記に記載の手段を採用
した。

【００３７】（１）絶縁性基板上に第１の金属層からな
る第１層と、前記第１の金属層とは異なる第２の金属層
からなる第２層を前記第１層上に形成してなる積層構造
の配線を備え、前記第１層の側端面がテーパ角６０°以
下の順テーパ形状を有し、前記第２層の側端面が基板面
に垂直な形状、または逆テーパ形状の何れかであり、か
つ前記第２層の膜厚が前記第１層の膜厚の２分の１以下
とした。

【００３８】（２）走査信号線、映像信号線、画素電極
を含む複数の配線、および前記走査信号線と映像信号線
に接続して画素のオン／オフを制御するアクティブ素子
を備えた一方の基板と、少なくともカラーフィルタを備
えて前記一方の基板と微小間隙をもって貼り合わせた他
方の基板と、前記一方の基板と他方の基板の間隙に液晶
を封入してなる液晶表示装置において、少なくとも前記
走査信号線の配線が、前記一方の基板側に形成された純
クローム層からなる第１層と、前記第１層上に形成され
たクロームとモリブデンを主成分とする合金層からなる
第２層との積層構造を有し、前記第１層の側端面がテー
パ角６０°以下の順テーパ形状を有し、前記第２層の側
端面が基板面に垂直な形状、または逆テーパ形状の何れ
かであり、かつ前記第２層の膜厚を前記第１層の膜厚の
２分の１以下とした。

【００３９】（３）走査信号線、映像信号線、画素電極
を含む複数の配線、および前記走査信号線と映像信号線
に接続して画素のオン／オフを制御するアクティブ素子
を備えた一方の基板と、少なくともカラーフィルタを備
えて前記一方の基板と微小間隙をもって貼り合わせた他
方の基板と、前記一方の基板と他方の基板の間隙に液晶
を封入してなる液晶表示装置において、少なくとも前記
一方の基板上に絶縁材の薄膜層からなる下地層を有し、
前記走査信号線の配線が、クロームとモリブデンを主成
分とする合金層からなり、この合金層と前記下地層の間
に純クローム層を介在させてなり、前記第１層の側端面
がテーパ角６０°以下の順テーパ形状を有し、前記第２
層の側端面が基板面に垂直な形状、または逆テーパ形状
の何れかであり、かつ前記第２層の膜厚を前記第１層の
膜厚の２分の１以下とした。

【００４０】（４）ゲート線とドレイン線、映像信号
線、画素電極を含む複数の配線、および前記ゲート線と
ドレイン線と映像信号線に接続して画素のオン／オフを
制御するアクティブ素子を備えた一方の基板と、少なく
ともカラーフィルタを備えて前記一方の基板と微小間隙
をもって貼り合わせた他方の基板と、前記一方の基板と
他方の基板の間隙に液晶を封入してなる液晶表示装置に
おいて、少なくとも前記一方の基板上に絶縁材の薄膜層
からなる下地層を有し、前記ゲート線が前記一方の基板
側に形成された純クローム層からなる第１層と、前記第
１層上に形成されたクロームとモリブデンを主成分とす
る合金層からなる第２層との積層構造であり、前記ドレ
イン線がクロームとモリブデンを主成分とする合金層か
らなる単層構造であり、前記第１層の側端面がテーパ角
６０°以下の順テーパ形状を有し、前記第２層の側端面
が基板面に垂直な形状、または逆テーパ形状の何れかで
あり、かつ前記第２層の膜厚を前記第１層の膜厚の２分
の１以下とした。

【００４１】（５）ゲート線とドレイン線、映像信号
線、画素電極を含む複数の配線、および前記ゲート線と
ドレイン線と映像信号線に接続して画素のオン／オフを
制御するアクティブ素子を備えた一方の基板と、少なく
ともカラーフィルタを備えて前記一方の基板と微小間隙
をもって貼り合わせた他方の基板と、前記一方の基板と
他方の基板の間隙に液晶を封入してなる液晶表示装置に
おいて、少なくとも前記一方の基板上に絶縁材の薄膜層
からなる下地層を有し、前記ゲート線およびドレイン線
が前記一方の基板側に形成された純クローム層からなる
第１層と、前記第１層上に形成されたクロームとモリブ
デンを主成分とする合金層からなる第２層との積層構造
であり、前記第１層の側端面がテーパ角６０°以下の順
テーパ形状を有し、前記第２層の側端面が基板面に垂直
な形状、または逆テーパ形状の何れかであり、かつ前記
第２層の膜厚を前記第１層の膜厚の２分の１以下とし
た。

【００４２】（６）上記（４）または（５）において、
少なくとも前記一方の基板上に絶縁材の薄膜層からなる
下地層を有し、この下地層の上に前記ゲート線とドレイ
ン線、映像信号線、画素電極を含む複数の配線、および
前記ゲート線とドレイン線と映像信号線に接続して画素
のオン／オフを制御するアクティブ素子を形成した。

【００４３】（７）上記（２）〜（６）において、前記
ゲート線が２層構造であり、前記画素電極をインジュウ
ム−スズオキサイド膜で形成してなり、前記ゲート線と
前記画素電極の間に成膜された絶縁層とで付加容量素子
を形成した。

【００４４】（８）走査信号線、映像信号線、画素電極
を含む複数の配線、および前記走査信号線と映像信号線
に接続して画素のオン／オフを制御するアクティブ素子
を備えた一方の基板と、少なくともカラーフィルタを備
えて前記一方の基板と微小間隙をもって貼り合わせた他
方の基板と、前記一方の基板と他方の基板の間隙に液晶
を封入してなる液晶表示装置の製造方法において、前記
走査信号線が、異なる組成の金属材料で構成した下層と
上層からなる積層構造の薄膜とし、この薄膜を腐食電位
差調整液が添加されたエッチング薬液中に浸漬させ、前
記エッチング薬液中での前記上層の腐食電位を前記下層
の腐食電位より低く設定して前記上層と下層の間に電池
反応を生起させ、腐食電位の低い前記上層のエッチング
速度を前記下層より早くすることにより、前記積層構造
の薄膜の下層側端面に順テーパを形成すると共に上層側
端面に基板面に垂直な形状、または逆テーパ形状の何れ
かを付与する。

【００４５】上記の各構成において、上層をＣｒ−Ｍｏ
合金層、下層を純Ｃｒ層とした積層膜で構成し、この積
層膜上に形成する絶縁膜を、例えば３００〜４００ｎｍ
としたとき、上層のエッチング側端面の形状が垂直また
は逆テーパとなっても、その絶縁膜のステップカバレー
ジが悪化しない膜厚としてＣｒに５０ｗｔ％のＭｏを混
入したＣｒ−Ｍｏ合金層の膜厚は２０ｎｍ、下層の純Ｃ
ｒの膜厚は１８０ｎｍとし、エッチング薬液として硝酸
第２セリウムアンモニウム水溶液（１５ｗｔ％）に硝酸
ＨＮＯ₃（１０ｖｏｌ％）を添加したものを用いる。

【００４６】このエッチング薬液中でのＣｒ−Ｍｏと純
Ｃｒの各腐食電位は１１００ｍＶ、１１４０ｍＶであ
り、４０ｍＶの腐食電位差がある。硝酸を添加しない硝
酸第２セリウムアンモニウム（１５ｗｔ％）水溶液で
は、Ｃｒ−Ｍｏと純Ｃｒの各腐食電位は１０８０ｍＶ、
１１００ｍＶで、腐食電位差は２０ｍＶである。

【００４７】つまり、硝酸を添加したエッチング薬液は
Ｃｒ−Ｍｏと純Ｃｒの腐食電位差を大きくする働きがあ
る。腐食電位差を大きくすることにより、Ｃｒ−Ｍｏと
純Ｃｒ間の電池反応が進行し、同じ膜構成でありながら
エッチング側端縁のテーパ各を低角にすることができ
る。後述の実施例で詳述するように、積層膜のエッチン
グ側端縁のテーパ角をが６０°以下にすることで、その
上に形成する絶縁膜の絶縁耐圧が高くなり、またエッチ
ング側端縁のステップカバレージが良好になる。

【００４８】なお、例えば、３層（Ｃｒ−Ｍｏ合金、Ａ
ｌ合金、純Ｃｒ）の膜構造でも、エッチング薬液に硝酸
を添加することで、Ｃｒ−Ｍｏ合金および純Ｃｒの腐食
電位を変化させることができ、同じ膜構造でありながら
エッチング側端縁のテーパ各を低角にすることができ
る。

【００４９】また、上層と下層とでその腐食電位に差を
生じさせ、上層の腐食電位を下層のそれより低く設定す
ることにより、両者を腐食電位差調整液としての硝酸を
添加した同一のエッチング薬液に浸漬させた場合に、上
層でサイドエッチングが進行し、下層の上部でもその下
部よりもサイドエッチングが早く進行する。

【００５０】図５は上層と下層の腐食電位に差を持たせ
たときの電池反応によるエッチングの進行状態を説明す
る模式図である。

【００５１】基板１上に形成した第１層２Ａと第２層２
Ｂからなる２層の積層構造の配線層の下層である上記第
１層２Ａを純Ｃｒ、上層である上記第２層をＣｒとＭｏ
の合金層（Ｃｒ−Ｍｏ）としたとき、エッチング液中で
の第１層２Ａの腐食電位を高く（Ｈ）し、第２層２Ｂの
腐食電位を低く（Ｌ）することにより、エッチング薬液
に浸漬したときに、両者間に電池反応が生起する。この
電池反応により、エッチングは図中矢印Ｅに示したよう
に進行する。

【００５２】電池反応の影響で上下層の界面が最もエッ
チング速度が大きくなり、下層２Ａ全体の側端面は順テ
ーパ形状に加工され、上層２Ｂの側端面は基板１の面と
垂直な形状あるいは若干逆テーパ形状に加工される。

【００５３】このように、２種類の異なる組成の上下層
間の電池反応によって、相対的に上層のエッチング速度
を加速させる場合、上層よりも下層の腐食電位を高く設
定することが不可欠である。しかも、側端面を順テーパ
形状に加工するためには下層のエッチング時にも上層の
サイドエッチングが進行する必要がある。したがって、
上下層は同一のエッチング薬液でエッチングが進行する
ように同一の合金系か、あるいは別の金属であっても同
一のエッチング薬液でエッチングされる材料とする必要
がある。

【００５４】そして、両者の腐食電位差があまり大きい
と上層だけが急激にエッチングされて下層のエッチング
が進まないか、エッチングがなされてもテーパ角が小さ
くなってしまう。そのため、上下層の腐食電位差は１０
ｍＶ以上３００ｍＶ以下とするのが望ましいことが実験
的により分かった。

【００５５】その中でも、３０ｍＶ以上２００ｍＶ以下
で所望のテーパ角を得ることができた。

【００５６】この条件を満たせば、上下層それぞれの単
独でのエッチング速度に関係なく、また単独での下層の
組成のエッチング速度が上層のエッチング速度より大き
くても、両者を積層構造とすることで所望とするテーパ
形状を持った配線の形成が可能となる。

【００５７】このように、基板上に形成する配線の側端
面にテーパ形状を持たせたことで、その上に形成する絶
縁膜のステップカバレージが良好となり、絶縁耐圧の劣
化や上部に形成される他の配線（上部配線）の上記下層
配線乗り越え部分でのＣＶＤ絶縁膜等の薄膜（ＣＶＤ
膜）にクラックが入り、これがその上層に成膜するドレ
イン配線やソース配線の断線を招くという問題が解消さ
れる。

【００５８】なお、上記の電池反応を利用したエッチン
グにおいて、上層の層厚を小さくすれば、その側端面の
形状が基板面に垂直あるいは逆テーパ系形状であって
も、その後に上部に形成される膜のステップカバレージ
の不良は回避できる。

【００５９】図１９は上層をＣｒ−Ｍｏ合金（２０ｎ
ｍ）、下層をＣｒ（１８０ｎｍ）とした積層膜上に絶縁
膜（窒化シリコン、３００ｎｍ）を形成した時の、積層
膜エッチング側端縁のテーパ角と絶縁膜の絶縁耐圧の関
係を示している。テーパ角が小さくなるにつれ絶縁耐圧
は高くなり、テーパ角６０°以下では絶縁耐圧が２．５
×１０⁵Ｖ／ｍｍ以上となる。ＴＦＴの特性検査および
特性修正時にＴＦＴに印加される電界は、最大２．５×
１０⁵Ｖ／ｍｍである。従って、ＴＦＴの特性検査およ
び特性修正時に印加される最大２．５×１０⁵Ｖ／ｍｍ
の電界（電位差にして６０Ｖ）により絶縁膜が絶縁破壊
しない為に、積層膜のエッチング側端縁のテーパ角は６
０°以下である必要がある。

【００６０】図６は上層と下層の膜厚比を変化させたと
きのゲート配線部に形成したＣＶＤ膜に入るクラックの
長さ変化の説明図であって、横軸に下層の膜厚ａと上層
の膜厚ｂの比ａ／ｂを、縦軸にクラック長さ（ｎｍ）を
取って示す。なお、同図中の膜断面図において、ＣＬは
クラックを示す。

【００６１】同図に示したように、上層２Ｂの膜厚ａが
下層２Ａの膜厚ｂより厚い場合、すなわちａ／ｂが１以
上の場合にはＣＶＤ膜のゲート配線２への絶縁膜６のカ
バレージが悪く、長いクラックが生じる。

【００６２】これに対し、ａ／ｂが減少するにつれてク
ラックが入り難くなり、ａ／ｂが０．５以下でクラック
の発生が激減し、０．３以下では殆どクラックが発生せ
ず、ゲート／ドレイン間の耐圧は向上する。

【００６３】そして、ａ／ｂが０．５以下、好ましくは
０．３以下になるように上層２Ｂの膜厚を薄く形成する
ことで、クラックが皆無ないしは実用上問題のない状態
にすることができる。例えば、下層２Ａの膜厚を２００
ｎｍとしたとき、上層２Ｂの膜厚は６０ｎｍ以下でクラ
ックは殆ど入らない優れたステップカバレージを実現で
きる。

【００６４】上層２Ｂの膜厚が薄い程、その上に成膜さ
れる絶縁膜のクラック発生の影響を低減できるが、薄膜
を基板全面に形成するための不可欠の膜厚は１０ｎｍ以
上であるため、上層２Ｂの膜厚は１０ｎｍ以上６０ｎｍ
以下とするのが望ましい。

【００６５】ここで、純Ｃｒ層とＣｒ−Ｍｏ合金層の積
層膜構造のテーパエッチングにメカジズムについて説明
する。

【００６６】Ｃｒ−Ｍｏ合金層と純Ｃｒの単独での加工
速度すなわちエッチングレートを比較すると、Ｃｒ−Ｍ
ｏ合金層の方が純Ｃｒより約４倍早い。したがって、Ｃ
ｒ−Ｍｏ合金層を純Ｃｒ層の上層に積層して多層膜を形
成すると、純Ｃｒの方が早くサイドエッチングが進行
し、Ｃｒ−Ｍｏ合金層が純Ｃｒ上にオーバーハング状に
残るはずである。しかし、現実には、Ｃｒ−Ｍｏ合金層
の方が純Ｃｒ層より早くサイドエッチングが進み、結果
的にはエッチング側端縁に良好な順テーパ形状が形成さ
れる。これは、単なるエッチングレート差によるものだ
けでなく、両層の間の電位差に基づく電池反応が起こ
り、エッチングレートが逆転することによるものであ
る。

【００６７】ある溶液中に材料を浸すと、その材料の当
該溶液中での酸化還元電位が発現する。腐食環境の溶液
では、材料は溶解する際の酸化還元電位すなわち腐食電
位が発現する。同一の溶液中に２種類の異なる電極を浸
すと、それぞれが異なる腐食電位を示す。これらの電極
間を結線すると、２種類の電極間に電位差が生じ、電流
が流れる。この構成をガルバニックセルと言い、その電
流をガルバニック電流と称する。

【００６８】このガルバニックセルでは、酸化還元電位
の低い方がアノード電極として働き、アノード電極の表
面では酸化反応が起こり、電極がイオン化して溶け出
す。一方、酸化還元電位の低い方がカソード電極として
働き、カソード電極側では水の還元反応が起こり、水素
が発生する。

【００６９】Ｃｒ−Ｍｏ合金層と順Ｃｒ層の積層構造を
Ｃｒのエッチング液に浸すと、Ｃｒ−Ｍｏ合金層と順Ｃ
ｒ層とでガルバニックセルが形成され、それぞれエッチ
ング液に接触している部分で酸化還元反応が起こり、積
層している両者の界面でガルバニック電流が流れること
になる。

【００７０】Ｃｒエッチング液中ではＣｒ−Ｍｏ合金層
の腐食電位は順Ｃｒのそれより約２０ｍＶ程度低いた
め、Ｃｒ−Ｍｏ合金層がアノード電極、順Ｃｒ層がカソ
ード電極となり、両者の間でガルバニック電流が流れ
る。

【００７１】もともと、Ｃｒ−Ｍｏ合金層、順Ｃｒ層と
も、例えば下記の式（１）および式（２）で示されるエ
ッチングという酸化反応が起こっている。

【００７２】Ｃｒ→Ｃｒ³⁺＋３ｅ・・・・・・・（１）Ｍｏ→Ｍｏ³⁺＋３ｅ・・・・・・・（２）ここで、ガルバニックセルのアノード電極側となるＣｒ
−Ｍｏ合金層側では酸化反応、すなわち上式（１）およ
び（２）に示されるエッチング反応が促進されることに
なる。一方、カソード電極側となる順Ｃｒ層側では、通
常、水の還元反応による水素ガスが発生するが、ここで
も式（１）に示すＣｒの酸化反応であるエッチング反応
が起きている。この場合、Ｃｒイオンを下記の式（３）
に示すように一部還元することでＣｒのエッチング反応
を抑制することになる。

【００７３】Ｃｒ³⁺＋３ｅ→Ｃｒ・・・・・・・（３）以上のような電池反応は、上層であるＣｒ−Ｍｏ合金層
のエッチングが終わり、下層の純Ｃｒ層と上層のＣｒ−
Ｍｏ合金層の両層がエッチング液に触れた瞬間から始ま
る。すなわち、Ｃｒ−Ｍｏ合金層の膜厚方向へのエッチ
ング終了と共に上層のＣｒ−Ｍｏ合金層のサイドエッチ
ングが加速される。その結果、界面近傍のＣｒ−Ｍｏ合
金層が最も速くエッチングがなされて後退する。

【００７４】下層の純Ｃｒ層は、界面に近いほど速くエ
ッチング液に触れるため、そこにエッチング液が浸入
し、Ｃｒ層のエッチングが進行する。したがって、下層
の純Ｃｒ層はＣｒ−Ｍｏ合金層との界面に近い程エッチ
ング後退が進み、順テーパ状に加工される。

【００７５】Ｃｒ−Ｍｏ合金層と純Ｃｒ層との電位差
は、その積層界面で最も高く、界面からの距離が離れる
に応じて電位差は小さくなる。したがって、上層のＣｒ
−Ｍｏ合金層は上側（レジスト側）ほど酸化反応が小さ
くなるため、そのサイドエッチングレートは小さくな
る。その結果、Ｃｒ−Ｍｏ合金層の側端縁は若干の逆テ
ーパまたは垂直に近い形状となる。

【００７６】純Ｃｒ層とＣｒ−Ｍｏ合金層を単に積層し
た場合の断面形状は、通常、上層のサイドエッチングレ
ートと下層のサイドエッチングレートの大小関係で決ま
るが、本発明は、上記とに加えてエッチング液に腐食電
位差調整液を添加することで界面のサイドエッチングを
制御可能としたものである。この腐食電位差調整液とし
ては、エッチング液が硝酸第２セリウムアンモニウムで
ある場合には硝酸が適している。

【００７７】従来技術では、特に単層の場合は、はレジ
ストと膜界面でのエッチング液のしみ込みによるサイド
エッチング、は膜自体のサイドエッチングレート及び下
地界面でのサイドエッチングレートとなる。この場合、
に関しては、レジストと膜界面でのエッチング液のしみ
込みがレジストと膜との密着力に大きく依存し、したが
って、大画面になる程、レジスト密着性を均一に制御す
るのは困難となる。すなわち、密着力の小さい場所で
は、サイドエッチングレートが大きくなる。その結果、
基板内でテーパ形状のばらつきを生じる。

【００７８】これに対し、本発明では、上記とに加え
て、を導入することで、テーパ形状を積層した材料の酸
化還元電位だけで制御することができる。したがって、
のレジスト密着性の面内分布が大きい場合でも、その影
響を皆無とすることができ、断面形状を基板面積によら
ず面内で均一に制御することができる。

【００７９】図７は純ＣｒとＣｒ−Ｍｏ合金の硝酸第２
セリウム水溶液での腐食電位の変化をＭｏ濃度を変えて
測定した結果の説明図である。

【００８０】純ＣｒすなわちＭｏ濃度が０の場合の腐食
電位は１１００ｍＶ、Ｍｏを５０ｗｔ％含むＣｒ−Ｍｏ
合金、すなわちＣｒ−５０Ｍｏ合金の場合は１０８０ｍ
Ｖである。この両者の電位差を利用することで図４に示
したテーパエッチングが可能となる。なお、純Ｍｏの腐
食電位は３６０ｍＶと低いために、Ｍｏ濃度が高くなる
程Ｃｒ−Ｍｏ合金の腐食電位は低下する。

【００８１】図８は純Ｃｒと組み合わせるＣｒ−Ｍｏ合
金の組成を変化させたときのテーパ角変化の説明図であ
る。

【００８２】図示されたように、Ｍｏ濃度が０の場合、
即ち純Ｃｒの場合はＣｒ単独の配線となり、テーパ角は
９０度（基板面と垂直）になり、Ｃｒ−５０Ｍｏの場合
には約６０度となる。テーパ角が低い方がＣＶＤ膜およ
び配線膜のカバレージが良好となる一方、サイドエッチ
量が大きくなって、パターン精度が低下する。したがっ
て、テーパ角は必要に応じて１０〜６０度の範囲で選択
する。

【００８３】上記した技術事項に基づいて本発明は、エ
ッチング液に腐食電位差調整液を添加することで界面の
サイドエッチングを制御可能とし、基板面内のテーパ角
分布を大幅に改善できるようにしたものである。この腐
食電位差調整液としては、エッチング液が硝酸第２セリ
ウムアンモニウムである場合には硝酸が適している。

【００８４】また、フォトレジストと金属薄膜との間へ
のエッチング液の浸み込みを利用するテーパ加工の場
合、フォトレジストと金属薄膜との密着性の面内ばらつ
きを反映してテーパ角が大きくばらつき、中央部と周辺
部とでテーパ角が２倍程開くことがある。これに対し、
本発明の場合、、上記腐食電位差が使用する材料によっ
て決まっているものであることから、上層膜と下層膜と
の電位差を利用した本発明によれば、エッチングしたテ
ーパ角の面内ばらつきが極めて小さく、±９％以内に制
御することができる。

【００８５】図９は硝酸第２セリウムアンモニウムに添
加するＨＮＯ³の添加量に対する腐食電位の変化の説明
図である。図中、△は純Ｃｒ、□はＣｒ−３０Ｍｏ、◇
はＣｒ−５０Ｍｏの場合を示す。なお、腐食電位はＡｇ
−ＡｇＣｌの腐食電位を基準としたものである。図９に
は、腐食電位は純Ｃｒが高く、Ｃｒ−３０Ｍｏ、Ｃｒ−
５０Ｍｏの何れも低いことが示されている。

【００８６】図１０は硝酸第２セリウムアンモニウムに
添加するＨＮＯ₃の添加量に対するガルバニック電流の
変化の説明図であり、（ａ）は純ＣｒとＣｒ−３０Ｍｏ
対、（ｂ）は純ＣｒとＣｒ−５０Ｍｏ対のガルバニック
電流の変化を示す。

【００８７】図１０からわかるように、硝酸添加量が多
くなるにつれてガルバニック電流が増大しており、すな
わち純ＣｒとＣｒ−Ｍｏ合金の腐食電位差が拡大してい
る。

【００８８】図１１は硝酸第２セリウムアンモニウムに
添加するＨＮＯ₃の添加量に対するガルバニック電圧の
変化の説明図であり、（ａ）は純ＣｒとＣｒ−３０Ｍｏ
対、（ｂ）は純ＣｒとＣｒ−５０Ｍｏ対のガルバニック
電流の変化を示す。

【００８９】図１１から分かるように、硝酸添加量が多
くなるにつれ、ＣｒとＣｒ−Ｍｏ合金間のガルバニック
電圧差、すなわち腐食電位差が拡大する。また対向電極
をＣｒ、試料電極をＣｒ−Ｍｏ合金とし、電極間を短絡
させ同じ試験溶液中に浸漬した場合、その電極間にはガ
ルバニック電位に向かって補償するガルバニック電流が
流れ、それぞれの電極における腐食電位差はＣｒの腐食
電位とＣｒ−Ｍｏ合金の腐食電位のほぼ中間の値をと
る。そして、その腐食電位は硝酸添加量が多くなるにつ
れて増大する。

【００９０】図１２は硝酸第２セリウムアンモニウムに
添加するＨＮＯ³の添加量に対する積層膜のエッチング
側端縁のテーパ角の変化の説明図であり、◇はＣｒ／Ｃ
ｒ−３０Ｍｏの積層膜、□はＣｒ／Ｃｒ−５０Ｍｏの積
層膜のテーパ角をそれぞれ示す。

【００９１】図１２に示されたように、Ｃｒ／Ｃｒ−３
０Ｍｏでも、またＣｒ／Ｃｒ−５０Ｍｏであっても、腐
食電位差調整液（ＨＮＯ³）を添加しないエッチング側
端縁のテーパ角は基板に対して６０°を下回ることはな
い。

【００９２】これに対し、腐食電位差調整液（ＨＮ
Ｏ₃）を５ｖｏｌ．％添加した場合はＣｒ／Ｃｒ−３０
Ｍｏで５６°、Ｃｒ／Ｃｒ−５０Ｍｏで４８°、以下、
添加量を１０ｖｏｌ．％、２０ｖｏｌ．％、４０ｖｏ
ｌ．％としたときは、各々５２°と４６°、４８°と４
４°、４５°と４５°となり、添加量を４０ｖｏｌ．％
とすると、それぞれ１６°と１５°となる。

【００９３】テーパ角が減少する現象は、濃度０ｖｏ
ｌ．％から４０ｖｏｌ．％までは前記した電池反応が寄
与し、４０ｖｏｌ．％を越えると浸透力の強い硝酸がレ
ジスト／薄膜界面に浸入し、界面でのエッチングを促進
する効果と、上記の電池反応による効果とが合わさるこ
とによりし、急激にテーパ角が小さくなるのである。

【００９４】従来から、硝酸添加によりテーパ加工を施
す技術があるが、これはレジスト／薄膜界面への強い浸
透力のみを利用したものであり、腐食電位差調整液とし
て用いるものでなない。本発明は硝酸を腐食電位差調整
液として用いたことを特徴としたものである。このよう
に、エッチング液に腐食電位差調整液を添加することに
よって６０°以下のテーパ角を形成することができる。

【００９５】図１３はエッチング液として硝酸第２セリ
ウムアンモニウムのみを用いたときのＣｒ／Ｃｒ−Ｍｏ
積層膜のエッチング状態を走査型電子顕微鏡で撮影した
画像の模写図であって、（ａ）はＣｒ／Ｃｒ−３０Ｍｏ
積層膜、（ｂ）はＣｒ／Ｃｒ−５０Ｍｏ積層膜の各断面
のエッチング状態を示す。図中、ＳＵＢは基板、Ｒはレ
ジストを示す。

【００９６】図１４はエッチング液として硝酸第２セリ
ウムアンモニウムに腐食電位差調整液として硝酸（ＨＮ
Ｏ₃）を１０ｖｏｌ．％添加したときのＣｒ／Ｃｒ−Ｍ
ｏ積層膜のエッチング状態を走査型電子顕微鏡で撮影し
た画像の模写図であって、（ａ）はＣｒ／Ｃｒ−３０Ｍ
ｏ積層膜、（ｂ）はＣｒ／Ｃｒ−５０Ｍｏ積層膜の各断
面のエッチング状態を示す。図中、ＳＵＢは基板、Ｒは
レジストを示す。

【００９７】図１３と図１４を比較して明らかなよう
に、図１３ではエッチング側端縁のテーパ角は６０°を
下回らないが、図１４では腐食電位差調整液の作用によ
り下地膜Ｃｒと上層膜Ｃｒ−Ｍｏ間の腐食電位差が大き
くなり、電池反応が促進されることによりエッチング側
端縁のテーパ角は（ａ）と（ｂ）それぞれ５２°と４６
°まで小さくなっている。

【００９８】図１５はエッチング液としての硝酸第２セ
リウムアンモニウムに腐食電位差調整液として硝酸（Ｈ
ＮＯ₃）を６０ｖｏｌ．％添加したときのＣｒ／Ｃｒ−
Ｍｏ積層膜のエッチング状態を走査型電子顕微鏡で撮影
した画像の模写図であって、（ａ）はＣｒ／Ｃｒ−３０
Ｍｏ積層膜、（ｂ）はＣｒ／Ｃｒ−５０Ｍｏ積層膜の各
断面のエッチング状態を示す。

【００９９】図１５では腐食電位差調整液による電池反
応促進効果に加え、硝酸（ＨＮＯ₃）のレジスト／Ｃｒ
−Ｍｏ薄膜界面への浸透作用により、テーパ角は（ａ）
と（ｂ）でそれぞれ１６°と１５°まで小さくなってい
る。積層膜のエッチング側端縁のテーパ角が４５°以下
になると、上層Ｃｒ−Ｍｏ合金のテーパ角は順テーパ形
状となる。

【０１００】以上のように、本発明によれば、エッチン
グ液に腐食電位差調整液を添加することで、エッチング
側端縁の基板に対するテーパ角を６０°以下に小さくで
きるので、ステップカバレージの良好な薄膜電極配線が
可能となる。

【０１０１】なお、本発明を逆スタガ型ＴＦＴにおける
ゲート配線の形成に適用した場合、その上部に形成され
るＳｉＮ等からなる絶縁膜（ゲート絶縁膜）、ａ−Ｓｉ
半導体膜、ドレイン配線等のステップカバレージが良好
となり、その結果、絶縁耐圧の向上やドレイン配線の断
線不良率が低減される。

【０１０２】また、Ｍｏを混合した上層はフッ素系ガス
でドライエッチングしても、フッ化物が形成され難く、
酸化雰囲気中でも酸化され難くいため、当該電極上に形
成した他の電極とのコンタクトが良好に保たれる。

【０１０３】腐食電位差を調整できるものであれば、腐
食電位差調整液として硝酸以外の薬液を用いてもよい。
例えば、過酸化水素水、過塩素酸は、硝酸第２セリウム
アンモニウム水溶液に添加することにより、ＣｒとＣｒ
−Ｍｏ間の腐食電位差を調整することが可能であり、そ
の積層膜のエッチング側端縁のテーパ角を６０°以下に
することができる。

【０１０４】

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。

【０１０５】図１は本発明による液晶表示素子の要部構
造を説明する部分断面図、図２は同要部構造を説明する
部分平面図であって、前記図１１と同様に、１はＴＦＴ
基板、１’はフィルタ基板、２は走査信号線（ゲート配
線（電極））、３は映像信号線（ドレイン配線（電
極））、４はソース配線（電極）、５は画素電極、６は
絶縁膜、７は半導体層、７Ａはコンタクト層、８は保護
膜、８Ａはコンタクトホール、９はカラーフィルタ、１
０はブラックマトリクス、１１は平滑層、１２は共通電
極、ＴＦＴは薄膜トランジスタ、Ｃａｄｄは付加容量素
子、ＬＣは液晶を示す。そして、３Ａ，３Ｂはドレイン
配線３、４Ａ，４Ｂはソース配線４をそれぞれ構成する
Ｃｒ−Ｍｏの合金層と純Ｃｒとの積層部、２Ａはゲート
配線２を構成する第１層（下層）、２Ｂは同第２層（上
層）である。

【０１０６】上記ゲート電極２の下層２Ａは純Ｃｒ層で
あり、上層２ＢはＣｒ−Ｍｏの合金層である。そして、
下層２Ａの厚みは１８０ｎｍ、上層２Ｂの厚みは２０ｎ
ｍとして当該配線の側端面の大部分に良好な６０°以下
の順テーパを付けている。なお、上層２Ｂの側端面は図
１に示したように基板面に垂直な形状であるが、その層
厚が小さいために、配線全体としての順テーパ形状にあ
まり影響しない。

【０１０７】このように、ゲート配線２を積層構造とし
て第１層の純Ｃｒ層に良好な順テーパを形成したことに
より、その上部に形成されるドレイン配線３やソース配
線４の断線が防止され、また絶縁膜６にクラックあるい
はピンホールが発生する不具合を回避できる。また、基
板と接する下層を純Ｃｒ層としたことでゲート配線２と
基板との密着性が高まり、熱応力等による配線または電
極の剥離を防止できる。

【０１０８】上記のようにゲート配線２を形成した基板
１の表面の全域には、ゲート配線２と、後述するように
ドレイン配線３およびソース配線４との層間絶縁を図る
ための絶縁膜６として窒化シリコン（ＳｉＮ）膜が形成
される。

【０１０９】そして、ゲート配線２とドレイン配線３お
よびソース電極４で囲まれる画素領域の一角における絶
縁膜６の上部には薄膜トランジスタＴＦＴが形成され
る。この薄膜トランジスタＴＦＴの形成領域において
は、ゲート絶縁膜として機能する前記絶縁膜６の上層で
前記ゲート配線２の上部に位置する絶縁膜６の表面には
ゲート配線２に跨がるようにしてアモルファスシリコン
（ａ−Ｓｉ）からなる半導体層７が形成されている。

【０１１０】そして、この半導体層７は、ソース配線４
の形成領域の下層となるように形成されている。ソース
配線４を半導体層７との積層構造とするのは、段切れ防
止と交差するゲート配線２との間の容量を低減させるた
めである。

【０１１１】薄膜トランジスタＴＦＴの形成領域におけ
る半導体層７の表面にはドレイン配線３およびソース配
線４が形成され、これら各配線３，４はそれを平面的に
見た場合に前記ゲート配線２を間にして互いに対向して
配置される。

【０１１２】なお、半導体層７の表面のドレイン配線３
およびソース配線４との界面には当該半導体層７に高濃
度の不純物がドープされたコンタクト層７Ａが形成され
ている。この高濃度の不純物層は、半導体層７を形成し
た時点でその全面に形成されており、その後に形成する
各配線３，４をマスクとして当該各配線３，４から露出
している不純物層をエッチングすることによって形成さ
れる。

【０１１３】そして、ドレイン配線３およびソース配線
４は、同一の工程で、かつ同一の材料で形成されるよう
になっている。この材料の一例としては、ゲート配線２
と同様の積層配線を用いる。また、ＣｒとＭｏの単層合
金層を用いてもよい。

【０１１４】また、図２に示したように、ソース配線４
は画素電極５の形成領域にまで延在して形成され、この
延在部において前記画素領域５とのコンタクトをとるよ
うに構成されている。

【０１１５】ここで、ソース配線４はドレイン配線４と
同一材料で形成され、ＣｒとＭｏとの合金層３Ｂ，４Ｂ
と純Ｃｒ層３ＡＭ４Ａとの積層構造によって形成されて
いる。なお、ＣｒとＭｏとの合金層は、前記したＣｒ−
３０Ｍｏ、Ｃｒ−５０Ｍｏに限らない。

【０１１６】このように加工された基板１の表面の全域
には、前記薄膜トランジスタＴＦＴへの液晶の直接接触
を回避するために、例えばシリコン窒化膜（ＳｉＮ）か
らなる保護膜８が形成される。この保護膜８には前記ソ
ース配線（電極）４の延在部の一部を露出させるコンタ
クトホール８Ａが形成されている。

【０１１７】そして、この保護膜８の上面における画素
領域内には、例えばＩＴＯ膜からなる画素電極５が形成
される。この画素電極５はコンタクトホール８Ａを通し
てソース配線４と電気的接続が可能となるようになって
いる。

【０１１８】この場合、画素電極５の一部は、薄膜トラ
ンジスタＴＦＴを駆動するためのゲート配線（電極）２
とは異なる他の隣接ゲート配線（電極）２’上まで延在
するように形成され、これによって画素電極５と隣接ゲ
ート配線２’との間に介在される絶縁膜６および保護膜
８の積層体を誘電体膜とする付加容量Ｃａｄｄが構成さ
れる。

【０１１９】なお、図１に示したように、上記のように
各種の成膜がなされた基板１は液晶ＬＣを挟んで他方の
基板（透明基板）１’と貼り合わせられる。この他方の
基板１’の液晶ＬＣ側にはブラックマトリクス１０で区
画された複数のカラーフィルタ９と、このカラーフィル
タ９を覆う平滑層１１を介して各画素領域に共通な共通
電極１２が例えばＩＴＯで形成されている。

【０１２０】以上説明した構成とすることによって、ド
レイン配線（電極），ソース配線（電極）の断線や短絡
が低減され、信頼性の高い液晶表示装置を得ることがで
きる。

【０１２１】次に、本発明による液晶表示装置の製造方
法の一例を図１〜図４を参照して説明する。

【０１２２】図３および図４は本発明による液晶表示装
置の製造方法の一例を説明する概略工程図であって、図
１および図２と同一符号は同一部分に対応する。

【０１２３】先ず、ガラス基板１の主表面の全域にスパ
ッタリング法等を用いて純Ｃｒ層の第１層（下層）２Ａ
を１８０ｎｍ厚に成膜する（図３のａ）。

【０１２４】次に、第１層の上層を覆ってスパッタリン
グ法等を用いてＣｒ−５０Ｍｏの合金層を膜厚２０ｎｍ
に成膜して第２層（上層）２Ｂを形成して、主としてＣ
ｒ配線となる積層構造体を形成する（図３のｂ）。この
積層構造体はゲート配線（電極）２となるものである。
上層のＣｒ−Ｍｏ合金に含まれるＭｏ量を５０ｗｔ％以
下にすることで、ヘキサメチルジシラザン等のシリコン
カップリング剤によるレジスト密着強化剤を使用しなく
とも、レジスト密着性が良好となり、パターン形成精度
を落とすことなくプロセスを簡略化することができる。

【０１２５】上記積層構造体の上面の全域にフォトレジ
スト２０を塗布し（図３のｃ）、ゲート配線２と一体に
形成される薄膜トランジスタＴＦＴのゲート電極端子２
Ｃ等のパターンを有するフォトマスク２０ａを介してフ
ォトレジスト２０を選択的に露光する。

【０１２６】その後、フォトレジスト２０を現像し、ゲ
ート配線２と、ゲート配線端子２Ｃ等の形成領域以外の
領域に相当するフォトレジスト部分を除去して、当該除
去部分の上記積層構造体を露出させる（図４のｄ）。

【０１２７】残存したフォトレジスト２０をマスクとし
て、露出された積層構造体をエッチング薬液中に浸漬し
てエッチング処理を行う。このエッチング薬液として
は、硝酸第２セリウムアンモン水溶液に腐食電位差調整
液として硝酸を添加したものを用いる。このエッチング
処理時、積層構造体を構成する上下層のそれぞれの腐食
電位は、前記図７で説明したように、上層のＣｒ−５０
Ｍｏの合金層が１０８０ｍＶ、下層の純Ｃｒが１１００
ｍＶであり、両者の間に２０ｍＶの電位差が生じる。ま
た、腐食電位差調整液として硝酸を添加したことで、前
記図９〜図１２で説明したように電池反応を促進させ、
上層の腐食電位を下層のそれより低くすることで腐食電
位の低い上層を電池反応で下層よりも速くエッチングさ
せ、ゲート電極２の両側の側端面に基板に対して６０°
以下の良好な順テーパ角を付けることができる（図４の
ｅ）。このとき、上層の側端面は基板面に垂直形状また
は逆テーパとなるので、上層の層厚を下層のそれより薄
く形成するのが望ましい。例えば、上層を２０ｎｍ厚
に、下層を１８０ｎｍとする。

【０１２８】エッチング処理が終了した後、フォトレジ
スト２０を除去し、エッチング処理で残存した積層膜に
よってゲート配線２、ゲート配線端子２Ｃ等が形成され
る（図４のｆ）。

【０１２９】以下、上記の工程でゲート配線２、ゲート
配線端子２Ｃ等が形成された基板１に対して、下記の工
程でＴＦＴ基板を加工する。

【０１３０】先ず、上の各工程によりゲート配線２、ゲ
ート配線端子２Ｃ等が形成された基板１の主表面の全域
にシリコン窒化物からなる絶縁層６、ｉ型アモルファス
Ｓｉ（ａ−Ｓｉ）からなる半導体層７、およびｎ型の不
純物がドーピングされたアモルファスＳｉ半導体コンタ
クト層７Ａを、例えばＣＶＤ法を用いて順次形成する。

【０１３１】この場合、同一のＣＶＤ装置を用いて、連
続的に絶縁層６、半導体層７、およびｎ型の不純物がド
ーピングされた半導体コンタクト層７Ａを順次形成する
ことによって製造工程を簡略化できる。このとき、図１
に示したゲート配線１Ｃを全体として順テーパに加工し
てあることで、このゲート配線１Ｃの上層に成膜するＣ
ＶＤによるゲート絶縁膜のカバレージが良好となり、ゲ
ート絶縁膜の欠陥やさらにその上層に乗り上げ形成され
るドレイン配線やソース配線等とゲート配線間の短絡あ
るいはこれらの断線が回避される。

【０１３２】そして、上記ｎ型の不純物がドーピングさ
れた半導体コンタクト層７Ａの上面の全域にフォトレジ
スト膜を塗布し、薄膜トランジスタＴＦＴのパターンが
形成されたフォトマスクを介して選択的に露光を行う。

【０１３３】その後、上記フォトレジスト膜を現像して
薄膜トランジスタＴＦＴの形成領域以外の領域のフォト
レジスト膜を除去し、この除去された部分から上記ｎ型
の不純物がドーピングされた半導体コンタクト層７Ａの
上面を露出させる。

【０１３４】残存したフォトレジスト膜をマスクとし
て、このマスクから露出した上記半導体コンタクト層７
Ａおよびその下層の半導体層７を選択的にエッチングす
る。

【０１３５】この場合、半導体層７の下層に位置する絶
縁膜層６はエッチングすることなく残存させる。

【０１３６】これにより、薄膜トランジスタＴＦＴの形
成領域において、ゲート絶縁層となるシリコン窒化膜、
ｉ型アモルファスＳｉ半導体層、およびコンタクト層と
なるｎ型不純物がドーピングされたアモルファスＳｉ半
導体層が順次形成されることになる。

【０１３７】また、その後に形成されるソース電極４の
下層には、ｎ型の不純物がドーピングされた半導体コン
タクト層７Ａおよび半導体層７の積層構造が形成され
る。

【０１３８】さらに、上記のようにして加工された基板
１の主表面の全域に、例えばスパッタリング法を用いて
ＣｒとＭｏの合金層と順Ｃｒ層の積層構造を形成する。
この積層構造は、ソース配線４およびドレイン配線３、
ドレイン配線端子３Ｂ等のパターンが形成されたフォト
マスクを介して上記フォトレジストを選択露光する。

【０１３９】その後、前記フォトレジスト膜を現像する
ことによって、ソース配線４およびドレイン配線３、ド
レイン配線端子３Ｂ等の形成領域以外の領域に相当する
フォトレジスト膜を除去し、この除去された部分から上
記合金膜を露出させる。

【０１４０】そして、残存したフォトレジスト膜をマス
クとして、このマスクから露出した上記合金層を選択エ
ッチングする。

【０１４１】これにより、残存した合金層によって、ソ
ース配線４およびドレイン配線３、ドレイン配線端子３
Ｂ等が形成される。

【０１４２】さらに、上記薄膜トランジスタＴＦＴの形
成領域に形成された半導体層７の上層であってｎ型の不
純物がドーピングされた半導体コンタクト層７Ａを上記
のソース配線４およびドレイン配線３をマスクとして選
択エッチングする。これにより、残存した前記ｎ型不純
物がドーピングされた半導体コンタクト層７Ａは半導体
層７に対するソース配線４およびドレイン配線３との界
面にのみ形成され、コンタクト層７Ａとして機能するよ
うになる。

【０１４３】次に、上記の各工程で加工された基板１の
主表面の全域にシリコン窒化物からなる保護膜８を、例
えばプラズマＣＶＤ法により成膜する。この際、ソース
配線４、ドレイン配線３の側端縁が下層のゲート配線２
の形状に倣って全体として順テーパ形状に形成されてい
るため、保護膜８によるステップカバレージが良好とな
り、ゲート配線およびドレイン配線の乗り上げ部でのピ
ンホール等の膜欠陥の少ない保護膜８を得ることができ
る。また、ゲート配線およびドレイン配線が順テーパ形
状に加工されることで薄膜トランジスタＴＦＴ形成部分
の表面の段差は緩やかなものとなる。

【０１４４】そして、上記保護膜８にコンタクト穴８Ａ
を形成する。この際、同時にドレイン配線端子３Ｂ上の
上面に形成されている保護膜８およびゲート配線端子２
Ｃ上の上面に形成されている保護膜８に開口を形成す
る。

【０１４５】上記の保護膜８の加工に用いたマスクをそ
のまま用いてドライエッチングを施す。これにより、絶
縁層６にスルーホール穴空けがなされ、ゲート配線端子
２Ｃ，ドレイン配線端子、３Ｂおよび所望の領域におい
ては基板１の表面が露出するまで開口が形成されること
になる。ドライエッチングガスでスルーホールを形成す
る際、オーバーエッチング時間に電極表面がガスに曝さ
れる。このソース配線表面をＣｒ−Ｍｏ合金層とするこ
とで、純Ｃｒ層とした場合に比較してフッ化物や塩化物
の形成が少なく、したがって上部のＩＴＯ膜とのコンタ
クト特性を大幅に向上させることができる。

【０１４６】このように加工された基板１の表面の全領
域にＩＴＯ膜を形成する。このＩＴＯ膜の厚さとしては
７０〜３００ｎｍが適当であり、本例ではそれを１４０
ｎｍとした。

【０１４７】上記ＩＴＯ膜の表面の全域にフォトレジス
ト膜を形成し、画素電極５やゲート配線、ドレイン配線
端子等のパターンを有するフォトマスクを介してフォト
レジスト膜の選択露光を行う。

【０１４８】そして、フォトレジスト膜を現像し、画素
電極５や各ゲート配線、ドレイン配線端子等の形成領域
以外のフォトレジスト膜を除去する。

【０１４９】残存したフォトレジスト膜をマスクとし
て、このマスクから露出した上記ＩＴＯ膜を選択エッチ
ングする。これにより、残存されたＩＴＯ膜によって上
記画素電極５等が形成される。

【０１５０】上記した各工程で所要の配線、電極、等を
形成したＴＦＴ基板１に図１に示したフィルタ基板１’
を貼り合わせ、両者の間隙に液晶ＬＣを封入して液晶パ
ネルが得られる。なお、図示していないが、アクティブ
フィルタ基板の液晶ＬＣと接する面には液晶ＬＣの分子
を初期配向させるための配向膜が成膜されている。

【０１５１】このようにして製造した液晶パネルを、前
記図７で説明したような各種の構成材と共に組み立てて
液晶表示装置を得る。

【０１５２】なお、上記の実施例では、ゲート配線２の
材料として、基板側の層（第１層；下層に純Ｃｒを、上
層（第２層）にＣｒ−Ｍｏの単層合金層を用い、ドレイ
ン配線３とソース配線４としてＣｒ−Ｍｏの単層合金層
を用いているが、本発明はこれに限るものではなく、ド
レイン配線もゲート配線と同様の積層構造としてもよ
く、その場合の製造方法はゲート配線と同様である。

【０１５３】又、上記Ｃｒに代えてアルミニウム（Ａ
ｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、その他本
発明が着目した加工特性を有する配線（電極）材料とし
ての金属材料を単体あるいは合金の形で使用することが
できることは言うまでもない。

【０１５４】

【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタＴＦＴ基板に形成する、特に走査信号
線（電極）の側端面に良好な順テーパ形状を付与するこ
とが可能となり、その上部に位置する各種の薄膜の亀
裂、ピンホール、あるいは断線等の膜欠陥、上下層間の
短絡等を防止できる。

【０１５５】また、特に走査信号線の材料として純クロ
ーム層を下層とし、クローム−モリブデン合金層を上層
とした積層構造を採用したことでその上部に形成される
他の走査信号線や電極等の金属薄膜とのコンタクトが良
好となる。さらに、基板側の層に純クロームを用いたこ
とで基板との密着性が高まり、その後の加工工程での熱
履歴や熱応力等による膜剥離が防止される。

【０１５６】そして、下層配線の側端面に６０°以下の
順テーパ形状を付与したことで、薄膜トランジスタ基板
の表面の凹凸が緩やかとなり、液晶の配向不良等が低減
し、コントラストの良好な液晶表示装置を提供すること
ができる。

【０１５７】なお、本発明は上記実施例で説明した、所
謂縦電界型の液晶表示装置に限るものではなく、共通電
極もアクティブマトリクス基板側に形成した、所謂横電
界型の液晶表示装置、あるいは電極配線等が互いに交差
する乗り越え部を有する他の型式の液晶表示装置および
類似の各種半導体装置にも同様に適用できる。

【図面の簡単な説明】

【図１】本発明による液晶表示素子の要部構造を説明す
る部分断面図である。

【図２】本発明による液晶表示素子の要部構造を説明す
る部分平面図である。

【図３】本発明による液晶表示装置の製造方法の一例を
説明する概略工程図である。

【図４】本発明による液晶表示装置の製造方法の一例を
説明する図３に続く概略工程図である。

【図５】上層と下層の腐食電位に差を持たせたときの電
池反応によるエッチングの進行状態を説明する模式図で
ある。

【図６】上層と下層の膜厚比を変化させたときのゲート
配線部に形成したＣＶＤ膜に入るクラックの長さ変化の
説明図である。

【図７】純ＣｒとＣｒ−Ｍｏ合金の硝酸第２セリウム水
溶液での腐食電位の変化をＭｏ濃度を変えて測定した結
果の説明図である。

【図８】純Ｃｒと組み合わせるＣｒ−Ｍｏ合金の組成を
変化させたときのテーパ角変化の説明図である。

【図９】硝酸第２セリウムアンモニウムに添加するＨＮ
Ｏ₃の添加量に対する腐食電位の変化の説明図である。

【図１０】硝酸第２セリウムアンモニウムに添加するＨ
ＮＯ₃の添加量に対するガルバニック電流の変化の説明
図である。

【図１１】硝酸第２セリウムアンモニウムに添加するＨ
ＮＯ₃の添加量に対するガルバニック電圧の変化の説明
図である。

【図１２】硝酸第２セリウムアンモニウムに添加するＨ
ＮＯ₃の添加量に対する積層膜のエッチング側端縁のテ
ーパ角の変化の説明図である。

【図１３】エッチング液としての硝酸第２セリウムアン
モニウムのみを用いたときのＣｒ／Ｃｒ−Ｍｏ積層膜の
エッチング状態を走査型電子顕微鏡で撮影した画像の模
写図である。

【図１４】エッチング液として硝酸第２セリウムアンモ
ニウムに腐食電位差調整液として硝酸（ＨＮＯ₃）を１
０ｖｏｌ．％添加したときのＣｒ／Ｃｒ−Ｍｏ積層膜の
エッチング状態を走査型電子顕微鏡で撮影した画像の模
写図である。

【図１５】エッチング液としての硝酸第２セリウムアン
モニウムに腐食電位差調整液としてＨＮＯ₃を６０ｖｏ
ｌ．％添加したときのＣｒ／Ｃｒ−Ｍｏ積層膜のエッチ
ング状態を走査型電子顕微鏡で撮影した画像の模写図で
ある。

【図１６】本発明による配向膜を用いたアクティブマト
リクス型液晶表示装置の全体構成を説明する展開斜視図
である。

【図１７】図１６に示した液晶表示装置を構成するＴＦ
Ｔ基板の１画素付近の配線構造を説明する模式図であ
る。

【図１８】従来技術による液晶表示装置の構成例を説明
するＴＦＴ付近の構造を説明する部分断面図である。

【図１９】積層膜エッチング側端縁のテーパ角度とその
上層の絶縁膜の絶縁耐圧の関係を説明する図である。

【符号の説明】

１ＴＦＴ基板１' フィルタ基板２走査信号線（ゲート配線またはゲート電極）２Ａ走査信号線（ゲート配線またはゲート電極）を構
成する第１層（下層）２Ｂ同第２層（上層）３ドレイン電極（ドレイン配線）４ソース電極（ソース配線）５画素電極６絶縁膜７半導体層７Ａコンタクト層８保護膜８Ａコンタクトホール９カラーフィルタ１０ブラックマトリクス１１平滑層１２共通電極ＴＦＴ薄膜トランジスタＣａｄｄ付加容量素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高橋卓也茨城県日立市大みか町七丁目１番１号日立製作所日立研究所内 (72)発明者藤井和美茨城県日立市大みか町七丁目１番１号日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に第１の金属層からなる第１
層と、前記第１の金属層とは異なる第２の金属層からな
る第２層を前記第１層上に形成してなる積層構造の配線
を備え、前記第１層の側端面がテーパ角６０°以下の順
テーパ形状を有し、前記第２層の側端面が基板面に垂直
な形状、または逆テーパ形状の何れかであり、かつ前記
第２層の膜厚が前記第１層の膜厚の２分の１以下である
ことを特徴とする液晶表示装置。
【請求項２】走査信号線、映像信号線、画素電極を含む
複数の配線、および前記走査信号線と映像信号線に接続
して画素のオン／オフを制御するアクティブ素子を備え
た一方の基板と、少なくともカラーフィルタを備えて前
記一方の基板と微小間隙をもって貼り合わせた他方の基
板と、前記一方の基板と他方の基板の間隙に液晶を封入
してなる液晶表示装置において、少なくとも前記走査信号線の配線が、前記一方の基板側
に形成された純クローム層からなる第１層と、前記第１
層上に形成されたクロームとモリブデンを主成分とする
合金層からなる第２層との積層構造を有し、前記第１層
の側端面がテーパ角６０°以下の順テーパ形状を有し、
前記第２層の側端面が基板面に垂直な形状、または逆テ
ーパ形状の何れかであり、かつ前記第２層の膜厚が前記
第１層の膜厚の２分の１以下であることを特徴とする液
晶表示装置。
【請求項３】走査信号線、映像信号線、画素電極を含む
複数の配線、および前記走査信号線と映像信号線に接続
して画素のオン／オフを制御するアクティブ素子を備え
た一方の基板と、少なくともカラーフィルタを備えて前
記一方の基板と微小間隙をもって貼り合わせた他方の基
板と、前記一方の基板と他方の基板の間隙に液晶を封入
してなる液晶表示装置において、少なくとも前記一方の基板上に絶縁材の薄膜層からなる
下地層を有し、前記走査信号線の配線が、クロームとモ
リブデンを主成分とする合金層からなり、この合金層と
前記下地層の間に純クローム層を介在させてなり、前記
第１層の側端面がテーパ角６０°以下の順テーパ形状を
有し、前記第２層の側端面が基板面に垂直な形状、また
は逆テーパ形状の何れかであり、かつ前記第２層の膜厚
が前記第１層の膜厚の２分の１以下であることを特徴と
する液晶表示装置。
【請求項４】ゲート線とドレイン線、映像信号線、画素
電極を含む複数の配線、および前記ゲート線とドレイン
線と映像信号線に接続して画素のオン／オフを制御する
アクティブ素子を備えた一方の基板と、少なくともカラ
ーフィルタを備えて前記一方の基板と微小間隙をもって
貼り合わせた他方の基板と、前記一方の基板と他方の基
板の間隙に液晶を封入してなる液晶表示装置において、少なくとも前記一方の基板上に絶縁材の薄膜層からなる
下地層を有し、前記ゲート線が前記一方の基板側に形成
された純クローム層からなる第１層と、前記第１層上に
形成されたクロームとモリブデンを主成分とする合金層
からなる第２層との積層構造であり、前記ドレイン線が
クロームとモリブデンを主成分とする合金層からなる単
層構造であり、前記第１層の側端面がテーパ角６０°以
下の順テーパ形状を有し、前記第２層の側端面が基板面
に垂直な形状、または逆テーパ形状の何れかであり、か
つ前記第２層の膜厚が前記第１層の膜厚の２分の１以下
であることを特徴とする液晶表示装置。
【請求項５】ゲート線とドレイン線、映像信号線、画素
電極を含む複数の配線、および前記ゲート線とドレイン
線と映像信号線に接続して画素のオン／オフを制御する
アクティブ素子を備えた一方の基板と、少なくともカラ
ーフィルタを備えて前記一方の基板と微小間隙をもって
貼り合わせた他方の基板と、前記一方の基板と他方の基
板の間隙に液晶を封入してなる液晶表示装置において、少なくとも前記一方の基板上に絶縁材の薄膜層からなる
下地層を有し、前記ゲート線およびドレイン線が前記一
方の基板側に形成された純クローム層からなる第１層
と、前記第１層上に形成されたクロームとモリブデンを
主成分とする合金層からなる第２層との積層構造であ
り、前記第１層の側端面がテーパ角６０°以下の順テー
パ形状を有し、前記第２層の側端面が基板面に垂直な形
状、または逆テーパ形状の何れかであり、かつ前記第２
層の膜厚が前記第１層の膜厚の２分の１以下であること
を特徴とする液晶表示装置。
【請求項６】少なくとも前記一方の基板上に絶縁材の薄
膜層からなる下地層を有し、この下地層の上に前記ゲー
ト線とドレイン線、映像信号線、画素電極を含む複数の
配線、および前記ゲート線とドレイン線と映像信号線に
接続して画素のオン／オフを制御するアクティブ素子を
形成してなることを特徴とする請求項４または５に記載
の液晶表示装置。
【請求項７】前記ゲート線が２層構造であり、前記画素
電極をインジュウム−スズオキサイド膜で形成してな
り、前記ゲート線と前記画素電極の間に成膜された絶縁
層とで付加容量素子を形成したことを特徴とする請求項
２〜６の何れかに記載の液晶表示装置。
【請求項８】走査信号線、映像信号線、画素電極を含む
複数の配線、および前記走査信号線と映像信号線に接続
して画素のオン／オフを制御するアクティブ素子を備え
た一方の基板と、少なくともカラーフィルタを備えて前
記一方の基板と微小間隙をもって貼り合わせた他方の基
板と、前記一方の基板と他方の基板の間隙に液晶を封入
してなる液晶表示装置の製造方法において、前記走査信号線が、異なる組成の金属材料で構成した下
層と上層からなる積層構造の薄膜とし、この薄膜を腐食
電位差調整液が添加されたエッチング薬液中に浸漬さ
せ、前記エッチング薬液中での前記上層の腐食電位を前
記下層の腐食電位より低く設定して前記上層と下層の間
に電池反応を生起させ、腐食電位の低い前記上層のエッ
チング速度を前記下層より早くすることにより、前記積
層構造の薄膜の下層側端面に順テーパを形成すると共に
上層側端面に基板面に垂直な形状、または逆テーパ形状
の何れかを付与することを特徴とする液晶表示装置の製
造方法。