JP2000035573A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】少なくとも線状ランプの設置側に切り欠きを有
する導光板を使用したバックライトの輝度むらの発生を
防止する。 【解決手段】第１基板と第２基板を所定の間隙で対向さ
せ、表示領域外周をシール材で接着すると共に、前記間
隙に液晶層を封入してなる液晶パネルと、導光板ＧＬＢ
の少なくとも一側縁に沿って設置した線状ランプＬＰと
からなバックライトと、バックライトを構成する導光板
ＧＬＢを保持するモールド部材を具備し、導光板ＧＬＢ
の線状ランプＬＰと対向する一側縁の端部に曲壁をもつ
切り欠きＣＵＴＣを形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、狭額縁化に対応したバックライトを構成する
導光板の全面を有効照明領域として使用可能とした液晶
表示装置に関する。

【０００２】

【従来の技術】ノート型コンピユータやコンピユータモ
ニター用の高精細かつカラー表示が可能な液晶表示装置
では、液晶パネルを背面から照明する光源（所謂、バッ
クライト）を備えている。

【０００３】この種の液晶表示装置は、基本的には少な
くとも一方が透明なガラス等からなる二枚の基板の間に
液晶層を挟持した所謂液晶パネルを構成し、上記液晶パ
ネルの基板に形成した画素形成用の各種電極に選択的に
電圧を印加して所定画素の点灯と消灯を行う形式（単純
マトリクス）、上記各種電極と画素選択用のアクティブ
素子を形成してこのアクティブ素子を選択することによ
り所定画素の点灯と消灯を行う形式（アクティブマトリ
クス）とに大きく分類される。

【０００４】従来のアクティブマトリクス型液晶表示装
置は、一方の基板に形成した電極と他方の基板に形成し
た電極との間に液晶層の配向方向を変えるための電界を
印加する、所謂縦電界方式を採用していた。

【０００５】近年、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式（ＩＰＳ方
式とも言う）の液晶表示装置が実現された。この横電界
方式の液晶表示装置としては、二枚の基板の一方に櫛歯
電極を用いて非常に広い視野角を得るようにしたものが
知られている（特公昭６３−２１９０７号公報、米国特
許第４３４５２４９号明細書）。

【０００６】上記何れの形式の液晶表示装置において
も、その液晶パネルの照明光源として導光板と線状光源
から構成したサイドエッジ型バックライト、あるいは複
数の線状光源を直接液晶パネルの背面に設置した直下型
バックライトとが知られている。特に、サイドエッジ型
のバックライトはアクリル板等の透明板の少なくとも１
つの側縁に沿って線状ランプ（通常は、冷陰極蛍光管）
を配置し、この線状ランプからの光を導光板に導入し、
導光板の内部を光が伝播する途上で経路変更させて上方
に配置した液晶パネルを裏面から照明するように構成さ
れている。

【０００７】近年、マルチメディアやモバイルコンピュ
ーティングの普及と共に、デスクトップ機と比べて遜色
のない性能を有するノートパソコン等の普及が進んでお
り、その表示装置も今後は１４〜１５インチ級の大画面
サイズのものが実用されていく状況にある。

【０００８】

【発明が解決しようとする課題】ノートパソコン等の上
側筺体（蓋の部分）に１４〜１５インチ級のパネルサイ
ズを持つ液晶表示装置を搭載するには、蓋が持つ面積の
ほとんど全てが有効表示領域となるように、狭額縁化を
極限まで押し進める必要がある。

【０００９】しかし、液晶表示装置の額縁領域には固定
用の爪などを配置しなければならないため、照明光源で
あるバックライトの導光板も、それらを配置するために
少なくとも一隅（一般には、二隅や四隅）に切り欠きを
持った構造を有する。

【００１０】狭額縁化を極限まで押し進めるには、切り
欠き部を含む導光板全面を有効発光領域とし、切り欠き
部からも線状ランプ（一般には、冷陰極蛍光管）からの
光が入射するようにしなければならないが、この切り欠
き部から入射する光は通常の入光面（線状ランプと正対
する側面）から入射する光にくらべて導光状態が異なる
ため、輝度むらが発生し、視認正の低下を招く。

【００１１】図２８は従来のサイドエッジ型バックライ
トの概略構造を説明する平面模式図である。このサイド
エッジ型バックライト（以下、単にバックライトと称す
る）は、平板状または断面楔状の透明アクリル板からな
る導光板ＧＬＢの一側縁に沿って線状ランプＬＰを配置
し、線状ランプＬＰからの光を導光板ＧＬＢに導入する
ように構成されている。導光板ＧＬＢには、その隅に平
面壁が交差する切り欠きＣＵＴＬが形成されている。

【００１２】しかし、このような切り欠きを有する導光
板を設けたバックライトでは、次に説明するような輝度
むらをもたらす。

【００１３】図２９は輝度むらの発生を説明する図２８
のＡ部分の拡大模式図で、図２８と同一符号は同一部分
に対応する。狭額縁化を押し進めた場合、線状ランプＬ
Ｐは導光板ＧＬＢの入光面である側面の幅と略同等の長
さとなる。このような場合、導光板ＧＬＢの隅部では、
線状ランプＬＰからの光が切り欠きＣＵＴＬで遮られる
領域が発生する。

【００１４】切り欠きＣＵＴＬが図示したように、交差
する平面壁で形成されていると、入射した光は特定の方
向に指向される。例えば、線状ランプＬＰの切り欠きＣ
ＵＴＬの壁面の直近ａから出射した光Ｌ１は壁面の交差
部近傍で空気と導光板ＧＬＢの屈折率ｎで決まる角度φ
₁ で導光板ＧＬＢ内に進入する。

【００１５】一方、線状ランプの端縁ｂ点からθの角度
で出射した光Ｌ２も同様に屈折して導光板ＧＬＢ内に進
入する。この進入角度φ₂ は、φ₂ ＝ｓｉｎ^-1・（１／
ｎ・ｓｉｎθ）となる。なお、アクリル樹脂の導光板で
は、φ₁ ≒４２°である。

【００１６】また、点ａと点ｂ間の光は光Ｌ１より入光
面側（図の光Ｌ１より上方）または光Ｌ２より反入光面
側（図の光Ｌ２より下方）に指向されてしまう。したが
って、導光板ＧＬＢでは、図中に斜線で示した領域に輝
度の低い影ＳＤＷが生じ、液晶パネルの照明光分布がこ
の領域で低下し、表示むらを招き、画質劣化をもたらす
原因となる。

【００１７】本発明の目的は、上記従来技術の問題点を
解消し、少なくとも線状ランプの設置側に切り欠きを有
する導光板を使用したバックライトの輝度むらの発生を
防止して高画質の画像表示を可能とした液晶表示装置を
提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、導光板の隅部に形成する切り欠きの形状
を、当該切り欠きの壁面が曲面となるようにしたこと
で、線状ランプからの光が特定の方向に入射するのを回
避した点を特徴とする。なお、この切り欠きの形状を、
以下では曲壁をもつ切り欠きと称する。

【００１９】本発明の典型的な構成を列挙すれば、下記
の通りである。

【００２０】（１）第１基板と第２基板を所定の間隙で
対向させ、表示領域外周をシール材で接着すると共に、
前記間隙に液晶層を封入してなる液晶パネルと、導光板
の少なくとも一側縁に沿って設置した線状ランプとから
なり前記液晶パネルの背面に設置して当該液晶パネルを
裏面から照明するバックライトと、前記バックライトを
構成する導光板を保持するモールド部材を具備した液晶
表示装置において、前記導光板の前記線状ランプと対向
する前記一側縁の端部に曲壁をもつ切り欠きを有せしめ
た。

【００２１】この曲壁に入射する線状ランプからの光
は、特定の方向に指向されることがないため、輝度むら
は生じない。

【００２２】（２）上記（１）における前記導光板の曲
壁をもつ切り欠き部を含めて前記線状ランプからの光の
入射部とした。

【００２３】この構成により、導光板の入光面の幅と等
しい長さの線状ランプを使用でき、狭額縁化が推進され
る。

【００２４】（３）上記（１）または（２）における前
記導光板の曲壁をもつ切り欠き部が、当該導光板または
液晶表示装置の固定用の部材の設置用スペースとした。

【００２５】上記の曲壁をもつ切り欠き部は、線状ラン
プと対向する側壁に形成する切り欠きに限らず、導光板
に必要とする切り欠きの全てに適用できることは勿論で
ある。

【００２６】なお、本発明は、上記の構成に限定される
ものではなく、本発明の技術思想を逸脱しない範囲で種
々の変更が可能であることは言うまでもない。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態につ
き、図示した実施例を参照して詳細に説明する。

【００２８】図１は本発明による液晶表示装置の第１実
施例の概略構造を説明するバックライトの平面模式図で
ある。このバックライトは、図２８で説明したものと同
様に平板状または断面楔状の透明アクリル板からなる導
光板ＧＬＢの一側縁に沿って線状ランプＬＰを配置し、
線状ランプＬＰからの光を導光板ＧＬＢに導入するよう
に構成されている。

【００２９】導光板ＧＬＢには、その隅に曲壁をもつ切
り欠きＣＵＴＣが形成されている。この曲壁をもつ切り
欠きＣＵＴＣは、平面から見て凹状であり、この切り欠
きＣＵＴＣの部分には液晶表示装置をノートパソコン等
の蓋部に搭載する取り付け部材、または導光板自体を液
晶表示装置のケースに固定するための爪あるいは突起等
が位置する。

【００３０】図２は本発明の実施例における効果を説明
する図１のＡ部分の拡大模式図で、図１と同一符号は同
一部分に対応する。本実施例の曲壁をもつ切り欠きＣＵ
ＴＣは、線状ランプＬＰに対して凹状に形成されてい
る。

【００３１】このような形状としたことで、線状ランプ
ＬＰから入射した光は特定の方向に指向されることはな
い。すなわち、線状ランプＬＰの切り欠きＣＵＴＣの直
近ａから出射した光Ｌ１は当該曲壁の壁面から空気と導
光板ＧＬＢの屈折率ｎで決まる角度φ₃ で導光板ＧＬＢ
内に進入する。このとき、当該壁面は線状ランプと直交
する線よりも緩やかであるため、光Ｌ１は図示した方向
で導光板ＧＬＢに進入する。

【００３２】一方、線状ランプの端縁ｂ点からθの角度
で出射した光Ｌ２も同様に屈折して導光板ＧＬＢ内に進
入する。この進入角度φ₄ は当該壁面が緩やかであるた
め前記図９で説明したようには屈折されず、図示した方
向で導光板ＧＬＢ内に進入する。

【００３３】したがって、点ａと点ｂ間の光は光Ｌ１と
Ｌ２の間で有効に導光板ＧＬＢ内に導入されることにな
り、図２９に示したような影は発生せず、輝度むらは生
じない。

【００３４】図３は本発明による液晶表示装置の実施例
の全体構成を説明する展開斜視図であって、液晶表示装
置（以下、液晶パネル、回路基板、バックライト、その
他の構成部材を一体化した液晶表示モジュール：ＭＤＬ
と称する）の具体的構造を説明するものである。

【００３５】図３において、ＳＨＤは金属板からなるシ
ールドケース（メタルフレームとも言う）、ＷＤは表示
窓、ＩＮＳ１〜３は絶縁シート、ＰＣＢ１〜３は回路基
板（ＰＣＢ１はドレイン側回路基板：映像信号線駆動用
回路基板、ＰＣＢ２はゲート側回路基板、ＰＣＢ３はイ
ンターフェース回路基板）、ＪＮ１〜３は回路基板ＰＣ
Ｂ１〜３同士を電気的に接続するジョイナ、ＴＣＰ１，
ＴＣＰ２はテープキャリアパッケージ、ＰＮＬは液晶表
示パネル、ＧＣはゴムクッション、ＩＬＳは遮光スペー
サ、ＰＲＳはプリズムシート、ＳＰＳは拡散シート、Ｇ
ＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体化成
形により形成された下側ケース（モールドフレーム）、
ＭＯはＭＣＡの開口、ＬＰは蛍光管、ＬＰＣはランプケ
ーブル、ＧＢは蛍光管ＬＰを支持するゴムブッシュ、Ｂ
ＡＴは両面粘着テープ、ＢＬは蛍光管や導光板等からな
るバックライトを示し、図示の配置関係で拡散板部材を
積み重ねて液晶表示モジュールＭＤＬが組立てられる。

【００３６】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。

【００３７】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。

【００３８】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。

【００３９】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。

【００４０】なお、液晶パネルＰＮＬにはＴＦＴを駆動
するためのドレイン側回路基板ＰＣＢ１、ゲート側回路
基板ＰＣＢ２およびインターフェース回路基板ＰＣＢ３
がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で接続
され、各回路基板間はジョイナＪＮ１，２，３で接続さ
れている。

【００４１】バックライトＢＬは導光板ＧＬＢと線状ラ
ンプＬＰ（蛍光管：冷陰極蛍光管）および反射シートＬ
Ｓからなり、ランプケーブルＬＰＣを介して図示しない
インバータ電源から給電される。

【００４２】そして、導光板ＧＬＢは、図１および図２
に示したように、線状ランプＬＰの端部に対応する隅部
に曲壁をもつ切り欠きＣＵＴＣを形成してある。そし
て、下側ケースＭＣＡの開口ＭＯの上記導光板ＧＬＢの
切り欠きに対応する部分には、当該導光板ＧＬＢを固定
保持する凸部ＰＪが形成されている。この凸部ＰＪは導
光板ＧＬＢの曲壁をもつ切り欠きＣＵＴＣの下部に当該
曲壁の一部分を係止する程度の立ち上がりとなるように
形成され、線状ランプＬＰからの光の入射に影響を与え
ることはない。

【００４３】なお、この構成例では、曲壁をもつ切り欠
きは導光板の固定保持部分としたが、本発明はこれに限
るものではなく、この曲壁をもつ切り欠き部分に液晶表
示装置をノートパソコン等に搭載するための取り付け部
材を位置させるようにすることもできる。

【００４４】また、図３はアクティブマトリクス型の液
晶表示装置を例として示したが、これに限るものではな
く、単純マトリクス型の液晶表示装置のバックライトに
も同様に適用できるものである。

【００４５】以下、本発明を適用したアクティブ・マト
リクス方式のカラー液晶表示装置の詳細について説明す
る。

【００４６】図４は本発明を適用したアクティブ・マト
リクス方式液晶表示装置の一画素とその周辺の構成を説
明する平面図、図５は図４の３−３線に沿って切断した
断面図、図６は図４の４−４線に沿って切断した断面
図、図７は図４に示した画素を複数配置した状態を示す
平面図である。

【００４７】図４に示したように、各画素は隣接する２
本の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。

【００４８】各画素は薄膜トランジスタＴＦＴ、透明画
素電極ＩＴＯ１および保持容量素子Ｃａｄｄを含む。走
査信号線ＧＬは列方向に延在し、行方向に複数本配置さ
れている。映像信号線ＤＬは行方向に延在し、列方向に
複数本八されている。

【００４９】図５に示したように、液晶ＬＣを基準の下
部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１が形成され、上部透明ガ
ラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用
ブラックマトリクスのパターンＢＭが形成されている。
上下の部透明ガラス基板ＳＵＢ２，１は例えば１．１ｍ
ｍ程度の厚さを有し、それらの各両面にはディップ処理
等によって酸化シリコン膜ＳＩＯが形成されている。こ
のため、透明ガラス基板ＳＵＢ１，ＳＵＢ２の表面に細
かい傷があっても、この酸化シリコン膜ＳＩＯの被覆で
平坦化され、その上に形成される走査信号線ＧＬ、遮光
膜（ブラックマトリクス）ＢＭ等の膜質を均質に保つこ
とができる。

【００５０】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００５１】《マトリクス周辺の概要》図８は上下の透
明ガラス基板ＳＵＢ２，ＳＵＢ１を含む液晶パネルＰＮ
ＬのマトリクスＡＲ周辺の要部平面図、図９は図８に示
したマトリクスＡＲの周辺部を更に誇張して示した平面
図、図１０は図８および図９の液晶パネルの左上角部に
対応するシール部ＳＬ付近の拡大平面図である。また、
図１１は図５の断面を中央にして左側に図１０の線１９
ａ−１９ａに沿った断面図を、右側に映像信号線駆動回
路が接続されるべき外部接続端子ＤＴＭ付近の断面図、
図１２は左側に走査回路が接続されるべき外部接続端子
ＧＴＭ付近の断面図を、右側に外部接続端子が無いとこ
ろのシール部付近の断面図である。

【００５２】この液晶パネルの製造では、小さいサイズ
であればスループット向上のため１枚のガラス基板で複
数個分を同時に加工してから分離し、大きいサイズであ
れば製造設備の共用のため、どの品種でも標準化された
大きさのガラス基板を加工してら各品種に合ったサイズ
に小さくし、いずれの場合も一通りの工程を経てからガ
ラス基板を切断する。

【００５３】図８〜図１０は後者の例を示すもので、図
８と図９の両図とも、上下のガラス基板ＳＵＢ２，ＳＵ
Ｂ１の切断後を、図１０は切断前を示しており、ＬＮは
ガラス基板の切断線の縁を、ＣＴ１とＣＴ２はそれぞれ
ガラス基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示
す。

【００５４】いずれの場合も、完成状態では外部接続端
子群Ｔｇ、Ｔｄ（添字略）が存在する部分（図では上下
辺と左辺）は、それらを露出するように上側ガラス基板
ＳＵＢ２の大きさが下側ガラス基板ＳＵＢ１よりも内側
に制限されている。

【００５５】外部接続端子群Ｔｇ、Ｔｄはそれぞれ後述
する走査回路接続用端子ＧＴＭ、映像信号回路接続用端
子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩ
が搭載されたテープキャリアパッケージＴＣＰ（図１
３、図１４参照）の単位に複数本まとめて名付けたもの
である。各群のマトリクス部から外部接続端子部に至る
までの引出配線は、両端に近づくにつれて傾斜してい
る。これは、テープキャリアパッケージＴＣＰの配列ピ
ッチ及び各テープキャリアパッケージＴＣＰにおける接
続端子ピッチに液晶パネルＰＮＬの端子ＤＴＭ、ＧＴＭ
を合わせるためである。

【００５６】透明ガラス基板ＳＵＢ１，ＳＵＢ２の間に
は、その縁に沿って液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬ（以下、シール材
とも言う）が形成されている。このシールパターンの材
料は、例えばエポキシ樹脂からなる。上部透明ガラス基
板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくと
も一箇所において、ここでは液晶パネルの四隅で銀ペー
スト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側に
形成された引出配線ＩＮＴに接続されている。この引出
配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレン端子Ｄ
ＴＭと同一製造工程で形成される。

【００５７】配向膜ＯＲＩ１，ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１，ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。

【００５８】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパ
ターンＳＬで仕切られた領域に封入されている。下部配
向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜
ＰＳＶ１の上部に形成されている。

【００５９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを上部透明ガラ
ス基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ
１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シー
ル材ＳＬの開口部ＩＮＪ（注入口）から液晶を注入し、
注入口ＩＮＪをエポキシ樹脂などで封止し、上下の透明
ガラス基板を切断することによって組立られる。

【００６０】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にするとチャネル抵抗は大きくなるよ
うに動作する。

【００６１】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ（複数）に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１およびＴＦＴ
２のそれぞれは、実質的に同一サイズ（チャネル長、チ
ャネル幅が同じ）で構成されている。この分割された薄
膜トランジスタＴＦＴ１およびＴＦＴ２のそれぞれは、
ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、ｉｎ
ｔｒｉｎｓｉｃ、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
する。なお、ソース、ドレインは本来その間のバイアス
極性によって決まるもので、この液晶表示装置の回路で
は、その極性は動作中反転するので、ソース、ドレイン
は動作中入れ替わると理解されたい。しかし、以下の説
明では、便宜上、一方をソース、他方をドレインと固定
して表現する。

【００６２】《ゲート電極ＧＴ》ゲート電極ＧＴは図１
６（図５の第２導電膜ｇ２およびｉ型半導体層ＡＳのみ
を描いた平面図）に示すように、走査信号線ＧＬから垂
直方向（図４および図１５において上方向）に突出する
形状で構成されている（Ｔ字形状に分岐されている）。

【００６３】ゲート電極ＧＴは薄膜トランジスタＴＦＴ
１，ＴＦＴ２のそれぞれの能動領域を越えるように突出
している。薄膜トランジスタＴＦＴ１，ＴＦＴ２のそれ
ぞれのゲート電極ＧＴは連続して形成されている。ここ
では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成
されている。第２導電膜ｇ２は、例えばスパッタで形成
されたアルミニウム（Ａｌ）膜を用い、１０００〜５５
００Å程度の膜厚で形成する。また、ゲート電極ＧＴの
上にはアルミニウムの陽極酸化膜ＡＯＦが設けられてい
る。

【００６４】このゲート電極ＧＴは、図４、図５および
図１５に示したように、ｉ型半導体層ＡＳを完全に覆う
ように（下方から見て）それより大きめに形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
管等のバックライトＢＬを取り付けた場合、この不透明
なアルミニウム膜からなるゲート電極ＧＴが影となって
ｉ型半導体層ＡＳにはバックライトからの光が当たら
ず、光照射による導電現象すなわち薄膜トランジスタＴ
ＦＴのオフ特性劣化は起き難くなる。なお、ゲート電極
ＧＴの本来の大きさは、ソース電極ＳＤ１とドレイン電
極ＳＤ２との間に跨がるのに最低限必要な（ゲート電極
ＧＴとソース電極ＳＤ１、ドレイン電極ＳＤ２との位置
合わせ余裕分も含めて）幅を持ち、チャネル幅Ｗを決め
るその奥行き長さはソース電極ＳＤ１とドレイン電極Ｓ
Ｄ２との間の距離（チャネル長）Ｌとの比、すなわち相
互コンダクタンスｇｍを決定するファクタＷ／Ｌをいく
つにするかによって決められる。この液晶表示装置にお
けるゲート電極ＧＴの大きさは、もちろん、上述した本
来の大きさよりも大きくされる。

【００６５】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に形成されている。ま
た、走査信号線ＧＬ上にもアルミニウムＡｌの陽極酸化
膜ＡＯＦが設けられている。

【００６６】《絶縁膜ＧＩ》絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１，ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩは、例
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。ゲート絶縁膜
ＧＩは図１０に示したように、マトリクス部ＡＲの全体
を囲むように形成され、周辺部は外部接続端子ＤＴＭ，
ＧＴＭを露出するように除去されている。

【００６７】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、図１５に示したように、複数に分割された薄膜トラ
ンジスタＴＦＴ１，ＴＦＴ２のそれぞれのチャネル形成
領域として使用される。ｉ型半導体層ＡＳは非晶質シリ
コン膜または多結晶シリコン膜で形成し、２００〜２２
０Åの膜厚（この液晶表示装置では、２００Å程度の膜
厚）で形成する。

【００６８】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₂ Ｎ₄ からなるゲート絶縁膜として使用さ
れる絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ
装置で、しかもそのプラズマＣＶＤ装置から外部に露出
することなく形成される。

【００６９】また、オーミックコンタクト用のリン
（Ｐ）を２．５％ドープしたＮ（＋）型半導体層ｄ０
（図５）も同様に連続して２００〜５００Åの膜厚（こ
の液晶表示装置では、３００Å程度の膜厚）で形成す
る。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装
置から外部に取り出され、写真処理技術によりＮ（＋）
型半導体層ｄ０およびｉ型半導体層ＡＳは図４、図５お
よび図１５に示したように独立した島状にパターニング
される。

【００７０】ｉ型半導体層ＡＳは、図４および図１５に
示したように、走査信号線ＧＬと映像信号線ＤＬとの交
差部（クロスオーバ部）の両者間にも設けられている。
この交差部のｉ型半導体層ＡＳは交差部における走査信
号線ＧＬと映像信号線ＤＬとの短絡を低減する。

【００７１】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶パネルの画素電極の一方を構成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴ２のソース
電極ＳＤ１および薄膜トランジスタＴＦＴ２のソース電
極ＳＤ１の両方に接続されている。このため、薄膜トラ
ンジスタＴＦＴ１，ＴＦＴ２のうちの１つに欠陥が発生
しても、その欠陥が副作用をもたらす場合はレーザ光等
によって適切な箇所を切断し、そうでない場合は他方の
薄膜トランジスタが正常に動作しているので放置すれば
よい。なお、２つの薄膜トランジスタＴＦＴ１，ＴＦＴ
２に同時に欠陥が発生することは稀であり、このような
冗長方式により点欠陥や線欠陥の発生確率を極めて小さ
くすることができる。

【００７２】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されている。この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ
−Ｏｘｉｄｅ ＩＴＯ：ネサ膜）からなり、１０００〜
２０００Åの膜厚（（この液晶表示装置では、１４００
Å程度の膜厚）で形成される。

【００７３】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》複数に分割された薄膜トランジスタＴＦＴ１，ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図４、図５および図１６（図４の第１〜第３導
電膜ｄ１〜ｄ３のみを描いた平面図）に示したように、
ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。

【００７４】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する下層側
から、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤ１の第２導電膜ｄ
２および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２
導電膜ｄ２および第３導電膜ｄ３と同一製造工程でけい
せいされる。

【００７５】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成され
る。Ｃｒ膜は後述する第３導電膜ｄ３のアルミニウムＡ
ｌがＮ（＋）型半導体層ｄ０に拡散することを防止する
所謂バリア層を構成する。第２導電膜ｄ２として、Ｃｒ
膜の他に、高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ等）の
膜、高融点金属シリサイド（ＭｏＳｉ₂ 、ＴｉＳｉ₂ 、
ＴａＳｉ₂ 、ＷＳｉ₂ 等）の膜を用いることもできる。

【００７６】第３導電膜ｄ３はアルミニウムＡｌのスパ
ッタリングで３０００〜５０００Åの膜厚（この液晶表
示装置では、４０００Å程度の膜厚）で形成される。ア
ルミニウムＡｌ膜はクロムＣｒ膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗
値を低減するように構成されている。第３導電膜ｄ３と
して順アルミニウムの他に、シリコンや銅（Ｃｕ）を添
加物として含有させたアルミニウム膜を用いることもで
きる。

【００７７】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体
層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分が
セルファラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようにエッチ
ングされるので、ｉ型半導体層ＡＳも若干その表面部分
がエッチングされるが、そのエッチング程度はエッチン
グの処理時間で制御すればよい。

【００７８】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差（第２導電膜ｄ２の膜厚、陽極酸化膜ＡＯＦ
の膜厚、ｉ型半導体層ＡＳの膜厚およびＮ（＋）型半導
体層ｄ０の膜厚を加算した膜厚に相当する段差）に沿っ
て構成されている。具体的には、ソース電極ＳＤ１はｉ
型半導体層ＡＳの段差に沿って形成された第２導電膜ｄ
２と、この第２導電膜ｄ２の上部に形成した第３導電膜
ｄ３とで構成されている。ソース電極ＳＤ１の第３導電
膜ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から
厚くできず、ｉ型半導体層ＡＳの段差を乗り越えられな
いので、このｉ型半導体層ＡＳを乗り越えるために構成
されている。つまり、第３導電膜ｄ３は厚くするとこと
でステップカバレッジを向上している。第３導電膜ｄ３
は厚く形成できるので、ソース電極ＳＤ１の抵抗値（ド
レイン電極ＳＤ２や映像信号線ＤＬについても同様）の
低減に大きく寄与している。

【００７９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気から保護するために形成されており、透
明性が高く、しかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１は、例えばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成される。

【００８０】保護膜ＰＳＶ１は、図１０に示したよう
に、マトリクス部ＡＲの全体を囲むように形成され、周
辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するように除
去され、また上側透明ガラス基板ＳＵＢ２の共通電極Ｃ
ＯＭを下側透明ガラス基板ＳＵＢ１の外部接続端子接続
用引出配線ＩＮＴに銀ペーストＡＧＰで接続する部分も
除去されている。保護膜ＰＳＶ１とゲート絶縁膜ＧＩの
厚さ関係に関しては、前者は保護効果を考えて厚くさ
れ、後者はトランジスタの相互コンダクタンスｇｍを考
慮して薄くされる。従って、図１０に示したように、保
護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い
範囲にわたって保護するようゲート絶縁膜ＧＩより大き
く形成されている。

【００８１】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光（図５では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射しな
いように遮光膜ＢＭが設けられている。遮光膜ＢＭは図
１７にハッチングで示したようなパターンとされてい
る。なお、図１７は図４におけるＩＴＯ膜からなる第１
導電膜ｄ１、カラーフィルタＦＩＬおよび遮光膜ＢＭの
みを描いた平面図である。

【００８２】遮光膜ＢＭは光に対する遮光性が高い膜、
例えばアルミニウム膜やクロム膜等で形成される。この
液晶表示装置では、クロム膜がスパッタリングで１３０
０Å程度の膜厚に形成される。

【００８３】したがって、薄膜トランジスタＴＦＴ１，
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大きめのゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図１７にハッチングで示したよ
うに、画素の周囲に形成され、つまり遮光膜ＢＭは格子
状に形成され（所謂、ブラックマトリクス）、この格子
で一画素の有効表示領域が仕切られている。この遮光膜
ＢＭにより、各画素の輪郭がハッキリとし、コントラス
トが向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳ
に対する遮光とブラックマトリクスとの２つの機能をも
つ。

【００８４】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図４の右下部
分）が遮光膜ＢＭによって遮光されているから、上記部
分にドメインが発生したとしても、ドメインが見えない
ので、表示特性が劣化することはない。

【００８５】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００８６】遮光膜ＢＭは周辺部にも図１１に示したよ
うに額縁状のパターンに形成され、そのパターンはドッ
ト状に複数の開口を設けた図１７に示したマトリクス部
のパターンと連続して形成されている。周辺部の遮光膜
ＢＭは図９〜図１２に示したように、シール部ＳＬの外
側に延長され、パソコン等の実装機器に起因する反射光
等の漏れ光がマトリクス部に入り込むのを防いでいる。
他方、この遮光膜ＢＭは上側透明ガラス基板ＳＵＢ２の
縁よりも約０．３〜１．０ｍｍ程内側に留められ、上側
透明ガラス基板ＳＵＢ２の切断領域を避けて形成されて
いる。

【００８７】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図１８）、染め分けられている（図１８は図７の第１
導電膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬの
みを描いたもので、Ｒ，Ｇ，Ｂの各カラーフィルタＦＩ
Ｌはそれぞれ４５°、１３５°クロスのハッチングを施
してある。カラーフィルタＦＩＬは図１７、図１８に示
したように、透明画素電極ＩＴＯ１の全てを覆うように
大きめに形成され、遮光膜ＢＭはカラーフィルタＦＩＬ
および透明画素電極ＩＴＯ１のエッジ部分と重なるよう
透明画素電極ＩＴＯ１の周縁より内側に形成されてい
る。

【００８８】カラーフィルタＦＩＬは次のように形成す
ることもできる。先ず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。次に、同様な工程を施すことに
よって、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００８９】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２は、例えばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。

【００９０】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素毎に設けられた透明画素電極ＩＴＯ１に対向し、液晶
ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明画
素電極ＩＴＯ２との間の電位差（電界）に応答して変化
する。この共通透明画素電極ＩＴＯ２にはコモン電圧Ｖ
ｃｏｍが印加されるように構成されている。このでは、
コモン電圧Ｖｃｏｍは映像信号線ＤＬに印加されるロー
レベルの駆動電圧Ｖｄｍｉｎとハイレベルの駆動電圧Ｖ
ｄｍａｘとの中間電位に設定されるが、映像信号駆動回
路で使用される集積回路の電源電圧を約半分に低減した
い場合は、交流電圧を印加すればよい。なお、共通透明
画素電極ＩＴＯ２の平面形状は図９、図１０を参照され
たい。

【００９１】《ゲート端子部》図１９は液晶パターンの
表示マトリクス部の走査信号線ＧＬから外部接続端子Ｇ
ＴＭまでの接続構造の説明図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図である。な
お、この図は図１０の下方付近に対応し、斜め配線の部
分は便宜上一直線状で表した。

【００９２】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後に除去さ
れ、図に示したパターンＡＯは完成品としては残らない
が、ゲート配線ＧＬには（Ｂ）の断面図に示したように
酸化膜ＡＯＦが選択的に形成されるので、その軌跡が残
る。（Ａ）の平面図において、ホトレジストの境界線Ａ
Ｏを基準にして左側はレジストで覆って陽極酸化をしな
い領域、右側はレジストから露出されて陽極酸化される
領域である。陽極酸化されたアルミニウムＡｌ層ｇ２は
表面にその酸化物ＡＡｌ₂ Ｏ₃ 膜ＡＯＦが形成され、下
方の導電部は体積が減少する。勿論、陽極酸化はその導
電部が残るように適切な時間、電圧などを設定して行わ
れる。マスクパターンＡＯは走査信号線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００９３】図中、アルミニウムＡｌ層ｇ２は、分かり
易くするためにハッチングを施してあるが、陽極酸化さ
れない領域は櫛状にパターニングされている。これは、
アルミニウムＡｌ層の幅が広いと、表面にホイスカが発
生するので、一本一本の幅は狭くし、それらを複数本並
列に束ねた構成とすることにより、ホイスカの発生を防
ぎつつ、断線の確率や導電率の犠牲を最低限に抑える狙
いである。従って、ここでは櫛の根本に相当する部分も
マスクＡＯに沿ってずらしている。

【００９４】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良く、アルミニウムＡｌよりも耐電蝕性の高いク
ロームＣｒ層ｇ１と、更にその表面を保護し画素電極Ｉ
ＴＯ１と同レベル（同層、同時形成）の透明導電層ｄ１
とで構成されている。なお、ゲート絶縁膜ＧＩ上および
その側面部に形成された導電層ｄ２およびｄ３は、導電
層ｄ２およびｄ３のエッチング時のピンホール等が原因
で導電層ｇ２やｇ１が一緒にエッチングされないように
その領域をホトレジストで覆っていた結果として残って
いるものである。又、ゲート絶縁膜ＧＩを乗り越えて右
方向に延長されたＩＴＯ層ｄ１は同様な対策を更に万全
とさせたものである。

【００９５】図１９の（Ａ）の平面図において、ゲート
絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１
もその境界線よりも右側に形成されており、左側に位置
する端子部ＧＴＭはそれらから露出し外部回路との電気
的接触ができるようになっている。同図では、ゲート線
ＧＬとゲート端子の一つの対のみが示されているが、実
際はこのような対が図１２に示したように上下に複数本
並べられて端子群Ｔｇ（図９、図１０）が構成され、ゲ
ート端子の左側は、製造過程では基板の切断領域ＣＴ１
を越えて延長され、配線ＳＨｇによって短絡される。製
造過程におけるこのような短絡線ＳＨｇは陽極化成時
（陽極酸化処理時）の給電と、配向膜ＯＲＩ１のラビン
グ時等に発生する静電破壊を防止する効果を持つ。

【００９６】《ドレイン端子ＤＴＭ》図２０は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続の説明図
であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ線
に沿った断面図を示す。なお、図２０は図１０の右上付
近に対応し、図面の向きは便宜上変えてあるが右端方向
が下側透明ガラス基板ＳＵＢ１の上端部（又は下端部）
に該当する。

【００９７】ＴＳＴｄは検査端子であり、ここには外部
回路は接続されないが、プローブ針等を接触できるよう
に配線部より幅が広げられている。同様に、ドレイン端
子ＤＴＭも外部回路との接続ができるように配線部より
幅が広げられている。検査端子ＴＳＴｄと外部接続端子
ＤＴＭは上下方向に千鳥状に複数交互に配列され、検査
端子ＴＳＴｄは図に示したとおり下側透明ガラス基板Ｓ
ＵＢ１の端部に到達することなく終端しているが、ドレ
イン端子ＤＴＭは図１０に示したように端子群Ｔｄ（添
字省略）を構成し、下側透明ガラス基板ＳＵＢ１の切断
線ＣＴ１を越えて更に延長され、製造過程中は静電気破
壊防止のためその全てが互いに配線ＳＨｄによって短絡
される。検査端子ＴＳＴｄが存在する映像信号線ＤＬの
マトリクスを挟んで反対側にドレイン接続端子が接続さ
れ、逆にドレイン端子ＤＴＭが存在する映像信号線ＤＬ
のマトリクスを挟んで反対側には検査端子が接続され
る。ドレイン端子ＤＴＭは前述したゲート端子ＧＴＭと
同様な理由でクロムＣｒ層ｇ１およびＩＴＯ層ｄ１の２
層で形成されており、ゲート絶縁膜ＧＩを除去した部分
で映像信号線ＤＬと接続されている。ゲート絶縁膜ＧＩ
の端部上に形成された半導体層ＡＳはゲート絶縁膜ＧＩ
の縁をテーパ状に映像信号エッチングするためのもので
ある。ドレイン端子ＤＴＭ上では外部回路との接続を行
うため保護膜ＰＳＶ１は勿論、取り除かれている。ＡＯ
は前述した陽極酸化マスクであり、その境界線から左側
がマスクで覆われるが、この図で覆われない部分には層
ｇ２が存在しないので、このパターンは直接関係しな
い。

【００９８】マトリクス部からドレイン端子ＤＴＭ部ま
での引出配線は図１１の（Ｃ）部にも示したように、ド
レイン端子ＤＴＭ部と同じレベルの層ｄ１，ｇ１のすぐ
上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシー
ルパターンＳＬの途中まで積層された構造になっている
が、これは断線の確率を最小限に抑え、電蝕し易いアル
ミニウムＡｌ層ｄ３を保護膜ＰＳＶ１やシールパターン
ＳＬで出来るだけ保護する狙いである。

【００９９】《保持容量素子Ｃａｄｄの構造》透明画素
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
端部ト反対側の端部において、隣の走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４、
図８からも明らかなように、透明画素電極ＩＴＯ１を一
方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電
極ＰＬ１とする保持容量素子（静電容量素子）Ｃａｄｄ
を構成する。この保持容量素子Ｃａｄｄの誘電体膜は薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【０１００】保持容量素子Ｃａｄｄは、図１５からも明
らかなように、走査信号線ＧＬの第２導電膜ｇ２の幅を
広げた部分に形成されている。なお、映像信号線ＤＬと
交差する部分の第２導電膜ｇ２が映像信号線ＤＬとその
短絡の確率を小さくするために細くされている。

【０１０１】保持容量素子Ｃａｄｄの電極ＰＬ１の段差
部において、透明画素電極ＩＴＯ１が断線しても、その
段差に跨がるように形成された第２導電膜ｄ２および第
３導電膜ｄ３で構成された島領域によってその不良は補
償される。

【０１０２】《表示装置全体等価回路》図２１は表示マ
トリクス部の等価回路とその周辺回路の結線図である。
この図は回路図であるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクスアレイである。

【０１０３】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ，ＢおよびＲはそれぞれ緑、装置および赤画素に対応
して付加されている。Ｙは走査信号線ＧＬを意味し、添
字１，２，３，・・・，ｅｎｄは走査タイミングの順序
に従って付加されている。

【０１０４】映像信号線Ｘ（添字省略）は上側の映像信
号駆動回路Ｈｅに接続されている。すなわち、映像信号
線Ｘは、走査信号線Ｙと同様に、映像信号パネルＰＮＬ
の片側のみに端子が引き出されている。

【０１０５】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【０１０６】ＳＵＰは１つの電圧源から複数に分圧して
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１０７】《保持容量素子Ｃａｄｄの等価回路とその
動作》図２２は図４に示した画素の等価回路図である。
図２２において、Ｃｇｓは薄膜トランジスタＴＦＴのゲ
ート電極ＧＴとソース電極ＳＤ１との間に形成される寄
生容量である。寄生容量素子Ｃｇｓの誘電体膜は絶縁膜
ＧＩおよび陽極酸化膜ＡＯＦである。Ｃｐｉｘは透明画
素電極ＩＴＯ１（ＰＩＸ）と共通透明画素電極ＩＴＯ２
（ＣＯＭ）との間に形成される液晶容量である。液晶容
量Ｃｐｉｘの誘電体膜は液晶ＬＣ、保護膜ＰＳＶ１およ
び配向膜ＯＲＩ１，ＯＲＩ２である。Ｖ１ｃは中点電位
である。

【０１０８】保持容量素子Ｃａｄｄの容量（保持容量Ｃ
ａｄｄ）は、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖ１ｃに対するゲー
ト電位変化ΔＶｇの影響を低減するように働く。この様
子を式で表すと、次式のようになる。

【０１０９】ΔＶ１ｃ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ
＋Ｃｐｉｘ）｝×ΔＶｇ ここで、ΔＶ１ｃはΔＶｇによる中点電位の変化分を表
す。この変化分ΔＶ１ｃは液晶ＬＣに加わる直流成分の
原因となるが、保持容量Ｃａｄｄを大きくすればする
程、その値を小さくすることができる。また、保持容量
素子Ｃａｄｄは放電時間を長くする作用もあり、薄膜ト
ランジスタＴＦＴがオフした後の映像情報を長く蓄積す
る。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣ
の寿命を向上し、液晶表示画面の切替え時に前の画像が
残る、所謂焼付きを低減することができる。

【０１１０】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバーラップ
面積が増え、従って寄生容量Ｃｇｓが大きくなり、中点
電位Ｖ１ｃはゲート（走査）信号Ｖｇの影響を受け易く
なるという逆効果が生じる。しかし、保持容量素子Ｃａ
ｄｄを設けることにより、このデメリットも解消でき
る。

【０１１１】保持容量素子Ｃａｄｄの保持容量Ｃａｄｄ
は画素の書込み特性から、液晶容量Ｃｐｉｘに対して４
〜８倍（４・Ｃｐｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）、寄
生容量Ｃｇｓに対して８〜３２倍（８・Ｃｇｓ＜Ｃａｄ
ｄ＜３２・Ｃｇｓ）程度の値に設定する。

【０１１２】《保持容量素子Ｃａｄｄ電極線の結線方
法》保持容量電極線としてのみ使用される初段の走査信
号線ＧＬ（Ｙ₀ ）は、図２１に示したように、共通透明
画素電極ＩＴＯ２（Ｖｃｏｍ）と同じ電位にする。図１
０に示した例では、初段の走査信号線は端子ＧＴＯ、引
出線ＩＮＴ、端子ＤＴ０および外部配線を通じて共通電
極ＣＯＭに短絡される。或いは、初段の保持容量電極線
Ｙ₀ は最終段の走査信号線Ｙｅｎｄに接続、Ｖｃｏｍ以
外の直流電位点（交流接地点）に接続するか、または垂
直走査回路Ｖから１つ余分に走査パルスＹ₀ を受けるよ
うに接続してもよい。

【０１１３】《外部回路との接続構造》図１３に示した
ように、テープキャリアパッケージＴＣＰは、走査信号
駆動回路Ｖ、映像信号駆動回路Ｈｅ，Ｈｏを構成する集
積回路チップＣＨＩをフレキシブル配線基板（通称ＴＡ
Ｂ；Ｔａｐｅ，Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
であり、図１４はこれを映像信号パネルＰＮＬの、ここ
では映像信号回路用端子ＤＴＭに接続した状態を示した
ものである。

【０１１４】ＴＢは集積回路ＣＨＩの入力端子・配線部
であり、ＴＭは集積回路ＣＨＩの出力端子・配線部で、
それぞれの内側の先端部（通称インナーリード）には集
積回路ＣＨＩのボンディングパッドＰＡＤが所謂フェー
スダウンボンディング法により接続されている。端子Ｔ
Ｂ、ＴＭの外側の先端部（通称アウターリード）はそれ
ぞれ半導体集積回路チップＣＨＩの入力及び出力に対応
し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回
路ＳＵＰに異方性導電膜ＡＣＦによって液晶パネルＰＮ
Ｌ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆う
ように液晶パネルに接続されている。従って、外部接続
端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かテープキャリ
アパッケージＴＣＰの少なくとも一方で覆われるので、
電蝕に対して強くなる。

【０１１５】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際、半田が余計なとこ
ろへ付かないようマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の間
隙は洗浄後にエポキシ樹脂ＥＰＸ等により保護され、テ
ープキャリアパッケージＴＣＰと上側透明ガラス基板Ｓ
ＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填されて
保護が多重化されている。

【０１１６】《製造方法》次に、上記した液晶表示装置
の下側透明ガラス基板ＳＵＢ１側の製造方法について図
２３〜図２５を参照して説明する。なお、各図におい
て、中央の文字は工程名の略称であり、左側は図５に示
した画素部分、右側は図１９に示したゲート端子付近の
断面形状で見た加工の流れを示す。また、工程Ｄを除
き、工程Ａ〜工程Ｉは各写真処理に対応して区分けした
もので、各工程のいずれの断面図も写真処理後の加工が
終わり、フォトレジストを除去した段階を示している。
なお、写真処理とは、フォトレジストの塗布からマスク
を使用した選択露光を経てそれを現像するまでの一連の
作業を示すものとし、繰り返しの説明は避ける。以下、
区分けした工程に従って説明する。

【０１１７】工程Ａ（図２３） ７０５９ガラス（商品名）からなる下側透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００°Ｃ、６０分間のベークを行
う。下側透明ガラス基板ＳＵＢ１の上に膜厚が１１００
ÅのクロムＣｒからなる第１導電膜ｇ１をスパッタリン
グにより設け、写真処理後、エッチング液として硝酸第
２セリウムアンモニウム溶液で第１導電膜ｇ１を選択的
にエッチングし、ゲート端子ＧＴＭ、ドレイン端子ＤＴ
Ｍ、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳ
Ｈｇ、ドレイン端子ＤＴＭを短絡するバスラインＳＨ
ｄ、陽極酸化バスラインＳＨｇに接続された陽極酸化パ
ッド（図示せず）を形成する。 工程Ｂ（図２３） 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔａ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸および氷酢酸の混酸液で第２導電膜ｇ２をエッチン
グする。

【０１１８】工程Ｃ（図２３） 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６．２５±０．０５に
調整した溶液をエチレングリコール液で１：９に希釈し
た液からなる陽極酸化液中に下側透明ガラス基板ＳＵＢ
１を浸漬し、化成電流密度が０．５ｍＡ／ｃｍ² になる
ように調整（定電流化成）する。次に、所定のＡｌ₂ Ｏ
₃ 膜厚が得られるのに必要な化成電圧１２５Ｖに達する
まで陽極酸化を行う。その後、この状態で数１０分保持
するのが望ましい（定電圧化成）。これは、均一なＡｌ
₂ Ｏ₃ 膜を得る上で大事なことである。それによって、
導電膜ｇ２は陽極酸化され、走査信号線ＧＬ、ゲート電
極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸
化膜ＡＯＦが形成される。

【０１１９】工程Ｄ（図２４） プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ（＋）型非晶質Ｓｉ膜を
形成する。

【０１２０】工程Ｅ（図２４） 写真処理後、ドライエッチングガスとしてＳＦ₆ 、ＣＣ
ｌ₄ を使用してＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。

【０１２１】工程Ｆ（図２４） 写真処理後、ドライエッチングガスとしてＳＦ₆ を使用
して窒化Ｓｉ膜を選択的にエッチングする。

【０１２２】工程Ｇ（図２５） 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【０１２３】工程Ｈ（図２５） 膜厚が６００ÅのクロムＣｒからなる第２導電膜ｄ２を
スパッタリングにより設け、さらに膜厚が４０００Åの
Ａｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｃｕ等からなる第３導電膜ｄ３をスパッタリングに
より設ける。写真処理後、第３導電膜ｄ３を工程Ｂと同
様な液でエッチングし、第２導電膜ｄ２を工程Ａと同様
な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ
１、ドレイン電極ＳＤ２を形成する。次に、ドライエッ
チング装置にＣＣｌ₄ 、ＳＦ₆ を導入して、Ｎ（＋）型
非晶質Ｓｉ膜をエッチングすることにより、ソースとド
レイン間のＮ（＋）型半導体層ｄ０を選択的に除去す
る。

【０１２４】工程Ｉ（図２５） プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆ を
使用した写真蝕刻技術（フォトリソグラフィ技術）で窒
化Ｓｉ膜を選択的にエッチングすることによって、保護
膜ＰＳＶ１を形成する。

【０１２５】このようにして製造した下側透明ガラス基
板ＳＵＢ１の内側最表面に配向膜を形成し、別途の製造
工程で制作した上側透明ガラス基板ＳＵＢ２とを貼り合
わせ、貼り合わせギャップに液晶ＬＣを挟持し、シール
材で封止すると共に、両面に偏向板（ＰＯＬ１，２）を
貼付して液晶パネルＰＮＬを得る。

【０１２６】この液晶パネルＰＮＬを、図３で説明した
ように、バックライト、その他の光学フィルム等と共に
積層し、各種の駆動回路基板を組み込んで液晶表示装置
（液晶表示モジュール）に一体化する。

【０１２７】図２６は液晶パネルと駆動回路基板とを接
続した状態を示す平面図である。ＣＨＩは液晶パネルＰ
ＮＬを駆動する集積回路（ＩＣ）チップ（下側の５個は
垂直走査回路側のＩＣ、左側の１０個は映像信号駆動回
路側のＩＣである。

【０１２８】ＴＣＰは図１３、図１４に示したように、
駆動回路のＩＣチップＣＨＩがテープオートメーティッ
ドボンディング（ＴＡＢ）法により実装されたテープキ
ャリアパッケージ（ＴＣＰ）、ＰＣＢ１は上記ＴＣＰや
コンデンサ等が実装された駆動回路基板で、映像信号駆
動回路用と走査信号駆動回路用の２つに分割されてい
る。

【０１２９】ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片が半田付けされる。ＦＣは下側の駆動回路基板ＰＣ
Ｂ１と左側の駆動回路基板ＰＣＢ１を電気的に接続する
フラットケーブルである。

【０１３０】フラットケーブルＦＣとしては、図に示し
たように、複数のリード線（りん青銅の素材にＳｎ鍍金
を施したもの）をストライプ状のポリエチレン層とポリ
ビニルアルコール層とでサンドイッチして支持したもの
を使用する。

【０１３１】《ＴＣＰの接続構造》前記図１３は走査信
号駆動回路Ｖや映像信号駆動回路Ｈを構成する集積回路
チップＣＨＩがフレキシブル配線基板に搭載されたテー
プキャリアパッケージの断面図であり、図１４はそれを
液晶パネルの、ここでは走査信号回路用端子ＧＴＭに接
続した状態を示す要部断面図である。

【０１３２】ＴＴＢは集積回路チップＣＨＩの入力端子
・配線部であり、ＴＴＭは集積回路チップＣＨＩの出力
端子・配線部であって、例えばＣｕからなり、それぞれ
の内側の先端部（インナーリード）には集積回路チップ
ＣＨＩのボンディングパッドＰＡＤが所謂フェースダウ
ンボンディング法により接続されることは前記した通り
である。

【０１３３】また、端子ＴＴＢ、ＴＴＭの外側の先端部
（アウターリード）は、それぞれ半導体集積回路チップ
ＣＨＩの入力および出力に対応し、半田付け等によりＣ
ＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに異方性導電膜
ＡＣＦによって液晶パネルＰＮＬに接続されることも前
記したとおりである。

【０１３４】パッケージＴＣＰは、その先端部が液晶パ
ネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳＶ
１を覆うように液晶パネルＰＮＬに接続されている。従
って、外側接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１
はパッケージＴＣＰの少なくとも一方で覆われるので電
蝕に対して強くなる。

【０１３５】前記したように、ＢＦ１はポリイミド等の
樹脂からなるベースフィルムであり、ＳＲＳは半田付け
の際に半田が余計なところに付着しないようにマスクす
るためのソルダレジスト膜である。シールパターンＳＬ
の外側の上下の透明ガラス基板の隙間は、洗浄後にエポ
キシ樹脂ＥＰＸ等で保護され、パッケージＴＣＰと上側
透明ガラス基板ＳＵＢ２の間には更にシリコン樹脂ＳＩ
Ｌが充填されて保護が多重化されている。

【０１３６】《駆動回路基板ＰＣＢ２》駆動回路基板Ｐ
ＣＢ２には、ＩＣ、コンデンサ、抵抗等の電子部品が搭
載されている。前記したように、この駆動回路基板ＰＣ
Ｂ２には１つの電圧源から分圧して安定化した複数の電
圧源を得るための電源回路や、ホストからのＣＲＴ用の
情報を液晶表示装置用の情報に変換する回路を含む回路
ＳＵＰが搭載されている。なお、ＣＪは外部と接続され
る図示しないコネクタのためのコネクタ接続部である。

【０１３７】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣ等のジョイナーＪＮによ
り電気的に接続される。

【０１３８】図２７は本発明による液晶表示装置を実装
した電子機器の一例であるノートパソコンの外観図であ
る。

【０１３９】このノートパソコンは、キーボード部と表
示部とをヒンジで接続してなり、キーボード部にはＣＰ
Ｕ等からなるホストコンピュータが搭載され、表示部に
は前記した本発明にかかる液晶表示装置が液晶表示モジ
ュール（ＭＤＬ）として実装されている。

【０１４０】この液晶表示モジュールを構成する液晶パ
ネルＰＮＬの周辺には駆動回路基板ＰＣＢ１，ＰＣＢ
２，ＰＣＢ３、バックライト用のインバータ電源ＩＶ等
が搭載されている。なお、ＣＴはホスト側と接続するコ
ネクタ、ＴＣＯＮはホスト側から入力する表示信号に基
づいて液晶パネルＰＮＬに画像を表示するための信号処
理、タイミング信号等を生成する制御回路である。

【０１４１】本発明による液晶表示装置は、図２７に示
したようなノート型等の可搬型パソコンに限らず、ディ
スクトップ型モニター等の据え置き型パソコン、その他
の機器の表示デバイスにも使用できることは言うまでも
ない。

【０１４２】なお、本発明は上記した駆動ＩＣ（集積回
路チップ）の実装をＴＣＰを用いた縦電界方式のアクテ
ィブマトリクス型液晶表示装置に限って適用されるもの
ではなく、横電界方式のアクティブマトリクス型液晶表
示装置、液晶パネルの一方の基板に駆動ＩＣを直接搭載
したチップオングラス方式の液晶表示装置。あるいは単
純マトリクス方式の液晶表示装置にも同様に適用でき
る。

【０１４３】

【発明の効果】以上説明したように、本発明によれば、
少なくとも線状ランプの設置側に切り欠きを有する導光
板を使用したバックライトの当該切り欠きに起因する輝
度むらの発生を防止して高画質の画像表示を可能とした
液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の第１実施例の概略
構造を説明するバックライトの平面模式図である。

【図２】本発明の実施例における効果を説明する図１の
Ａ部分の拡大模式図である。

【図３】本発明による液晶表示装置の実施例の全体構成
を説明する展開斜視図である。

【図４】本発明によるアクティブ・マトリクス方式カラ
ー液晶表示装置を構成する一画素とブラックマトリクス
ＢＭの遮光領域およびその周辺を示す平面図である。

【図５】図４の３−３切断線における一画素とその周辺
を示す断面図である。

【図６】図４の４ー４切断線における付加容量素子Ｃａ
ｄｄの断面図である。

【図７】図４の画素を複数配置した液晶表示部の要部平
面図である。

【図８】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図９】図８の周辺部をやや誇張し更に具体的に説明す
るための平面図である。

【図１０】上下の透明ガラス基板の電気的接続部を含む
液晶パネルの角部の拡大平面図である。

【図１１】マトリクスの画素部を中央に、両側に液晶パ
ネルの角付近と映像信号端子付近を示す断面図である。

【図１２】左側に走査信号端子を、右側に外部接続端子
の無い液晶パネル縁部分を示す断面図である。

【図１３】駆動回路を構成する集積回路チップがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
の構造を示す断面図である。

【図１４】テープキャリアパッケージを液晶パネルの映
像信号回路用端子に接続した状態を示す要部断面図であ
る。

【図１５】図４に示した画素の導電層ｇ２とｉ型半導体
層ＡＳのみを描いた平面図である。

【図１６】図４に示した画素の導電層ｄ１、ｄ２、ｄ３
のみを描いた平面図である。

【図１７】図４に示した画素の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた平面図である。

【図１８】図７に示した画素配列の画素電極層、遮光膜
およびカラーフィルタ層のみを描いた要部平面図であ
る。

【図１９】ゲート端子とゲート配線の接続部近辺の説明
図である。

【図２０】ドレイン端子と映像信号線との接続部付近の
説明図である。

【図２１】アクティブ・マトリクス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図である。

【図２２】図４に示した画素の等価回路図である。

【図２３】下側透明ガラス基板側の製造工程の説明図で
ある。

【図２４】下側透明ガラス基板側の製造工程の図２３に
続く説明図である。

【図２５】下側透明ガラス基板側の製造工程の図２４に
続く説明図である。

【図２６】液晶パネルと駆動回路基板とを接続した状態
を示す平面図である。

【図２７】本発明の液晶表示装置を実装した電子機器の
一例を説明するノートパソコンの外観図である。

【図２８】従来のサイドエッジ型バックライトの概略構
造を説明する平面模式図である。

【図２９】輝度むらの発生を説明する図２８のＡ部分の
拡大模式図である。

【符号の説明】

ＬＰ 線状ランプ（冷陰極蛍光管） ＧＬＢ 導光板 ＣＵＴＣ 曲壁をもつ切り欠き ＳＨＤ シールドケース（メタルフレーム） ＷＤ 表示窓 ＩＮＳ１〜３ 絶縁シート ＰＣＢ１〜３ 回路基板 ＪＮ１〜３ ジョイナ ＴＣＰ１，ＴＣＰ２ テープキャリアパッケージ ＰＮＬ 液晶表示パネル ＧＣ ゴムクッション ＩＬＳ 遮光スペーサ ＰＲＳ プリズムシート ＳＰＳ 拡散シート ＲＦＳ 反射シート ＭＣＡ 下側ケース（モールドフレーム） ＭＯ ＭＣＡの開口 ＬＰＣ ランプケーブル ＧＢ 蛍光管ＬＰを支持するゴムブッシュ ＢＡＴ 両面粘着テープ ＰＪ 凸部 ＢＬ バックライト ＭＤＬ 液晶表示装置（液晶表示モジュール）。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H038 AA41 AA51 BA06 2H091 FA02Y FA23Z FA35Y FA41Z FB06 FC01 GA03 GA07 GA11 GA13 LA18 5G435 AA02 BB12 BB16 EE02 EE27 EE30 EE31 EE32 EE34 FF08 FF13 GG01 GG03 GG24 HH12 KK10

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１基板と第２基板を所定の間隙で対向さ
   せ、表示領域外周をシール材で接着すると共に、前記間
   隙に液晶層を封入してなる液晶パネルと、導光板の少な
   くとも一側縁に沿って設置した線状ランプとからなり前
   記液晶パネルの背面に設置して当該液晶パネルを裏面か
   ら照明するバックライトと、前記バックライトを構成す
   る導光板を保持するモールド部材を具備した液晶表示装
   置において、 前記導光板の前記線状ランプと対向する前記一側縁の端
   部に曲壁をもつ切り欠きを有することを特徴とする液晶
   表示装置。
2. 【請求項２】前記導光板の曲壁をもつ切り欠き部を含め
   て前記線状ランプからの光の入射部としたことを特徴と
   する請求項１に記載の液晶表示装置。
3. 【請求項３】前記導光板の曲壁をもつ切り欠き部が、当
   該導光板または液晶表示装置の固定用の部材の設置用ス
   ペースであることを特徴とする請求項１または２に記載
   の液晶表示装置。