JP2000022480A - 積層型フィルタ - Google Patents
積層型フィルタInfo
- Publication number
- JP2000022480A JP2000022480A JP10199827A JP19982798A JP2000022480A JP 2000022480 A JP2000022480 A JP 2000022480A JP 10199827 A JP10199827 A JP 10199827A JP 19982798 A JP19982798 A JP 19982798A JP 2000022480 A JP2000022480 A JP 2000022480A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- inductance
- dielectric
- main surfaces
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】 積層型ローパスフィルタのインダクタンス又
はストリップラインのＱ特性を良好に保って低背化する
ことは困難であった。 【解決手段】 第１及び第２の主面６、７と第１、第
２、第３及び第４の側面とを有するセラミック誘電体１
の中にインダクタンス導体層２を設ける。誘電体１の外
周面にグランド導体層４と第１及び第２の端子導体層５
ａ、５ｂとを設ける。インダクタンス導体層２を第１及
び第２の端子導体層５ａ、５ｂ間に接続する。インダク
タンス導体層２を第１の側面から第２の側面に向って直
線的に延びるように配置すると共に、第３及び第４の側
面に平行に配置する。
はストリップラインのＱ特性を良好に保って低背化する
ことは困難であった。 【解決手段】 第１及び第２の主面６、７と第１、第
２、第３及び第４の側面とを有するセラミック誘電体１
の中にインダクタンス導体層２を設ける。誘電体１の外
周面にグランド導体層４と第１及び第２の端子導体層５
ａ、５ｂとを設ける。インダクタンス導体層２を第１及
び第２の端子導体層５ａ、５ｂ間に接続する。インダク
タンス導体層２を第１の側面から第２の側面に向って直
線的に延びるように配置すると共に、第３及び第４の側
面に平行に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は携帯用電話機等の高
周波回路に使用される積層型フィルタに関する。
周波回路に使用される積層型フィルタに関する。
【０００２】インダクタンスを有する導体層と容量を得
るための導体層とを誘電体に埋設し、積層型の高周波用
ローパスフィルタを構成することは例えば特開平５−２
５９７０２号公報で公知である。
るための導体層とを誘電体に埋設し、積層型の高周波用
ローパスフィルタを構成することは例えば特開平５−２
５９７０２号公報で公知である。
【０００３】
【発明が解決しようとする課題】ところで、通信機器の
小型化に伴い、積層型フィルタの小型化、低背化が要求
されている。しかし、フィルタの特性劣化を防いで小型
化、低背化を図ることは困難であった。即ち、従来の積
層型フィルタのインダクタンスを得るための導体層はこ
の主面が積層型フィルタを取り付けるプリント回路基板
の主面に対して平行になるように配置されている。従来
の積層型フィルタにおいて、低背化を図るためには誘電
体の高さを低くすると、インダクタンスを得るための導
体層を囲む誘電体の体積が減少し、インダクタンスの損
失が増大即ちＱの低下を招いた。この種の問題はインダ
クタンスを得るための導体層をストリップライン導体層
とする場合においても生じる。
小型化に伴い、積層型フィルタの小型化、低背化が要求
されている。しかし、フィルタの特性劣化を防いで小型
化、低背化を図ることは困難であった。即ち、従来の積
層型フィルタのインダクタンスを得るための導体層はこ
の主面が積層型フィルタを取り付けるプリント回路基板
の主面に対して平行になるように配置されている。従来
の積層型フィルタにおいて、低背化を図るためには誘電
体の高さを低くすると、インダクタンスを得るための導
体層を囲む誘電体の体積が減少し、インダクタンスの損
失が増大即ちＱの低下を招いた。この種の問題はインダ
クタンスを得るための導体層をストリップライン導体層
とする場合においても生じる。
【０００４】そこで、本発明の目的は、特性の低下を抑
制して小型化又は低背化を図ることができる積層型フィ
ルタを提供することにある。
制して小型化又は低背化を図ることができる積層型フィ
ルタを提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、６面体形状の誘電体
と、前記誘電体に埋設されたインダクタンスを有する導
体層と、前記誘電体に埋設された容量導体層と、前記誘
電体の外周面に設けられたグランド導体層と、前記誘電
体の外周面に設けられ且つ前記インダクタンスを有する
導体層の一端及び他端に結合された第１及び第２の端子
導体層とを備え、前記誘電体は互いに対向する第１及び
第２の主面と前記第１及び第２の主面間において互いに
対向している第１及び第２の側面と前記第１及び第２の
主面間において互いに対向し且つ前記第１及び第２の側
面に対して直角に配置されている第３及び第４の側面を
有し、前記第１の端子導体層は少なくとも前記第１の側
面の一部に設けられ、前記第２の端子導体層は少なくと
も前記第２の側面の一部に設けられ、前記第１の主面を
フィルタ支持体に対向するように形成された積層型フィ
ルタであって、前記インダクタンスを有する導体層は所
定の厚みと所定の幅を有して前記第１の側面から前記第
２の側面に向って延びており、前記インダクタンスを有
する導体層の一対の主面は前記誘電体の前記第３及び第
４の側面に対して平行に配置され、前記容量導体層は前
記インダクタンスを有する導体層との間に容量が得られ
るように前記インダクタンスを有する導体層に対向配置
され且つ前記グランド導体層に接続されていることを特
徴とする積層型フィルタに係わるものである。なお、請
求項２に示すように容量導体層を誘電体を覆うグランド
導体層の上に誘電体層を介して設け、この容量導体層を
端子導体層に接続することができる。また、請求項３に
示すように容量導体層を誘電体に埋設し、グランド導体
層に対向させることができる。また、請求項４に示すよ
うにインダクタンスを有する導体層を一端部及び他端部
を幅広に形成し、中間部を幅狭に形成することができ
る。また、請求項５に示すようにインダクタンスを有す
る導体層の中間部を蛇行状態にすることができる。ま
た、請求項６に示すようにインダクタンスを有する導体
層の中間部を複数の誘電体層の導体層の組み合せとする
ことができる。また、請求項８に示すようにインダクタ
ンスを有する導体層の一端部及び他端部をこれ等の相互
間に容量が得られるパターンとしてＬＣ並列回路即ちト
ラップ回路を得ることができる。
目的を達成するための本発明は、６面体形状の誘電体
と、前記誘電体に埋設されたインダクタンスを有する導
体層と、前記誘電体に埋設された容量導体層と、前記誘
電体の外周面に設けられたグランド導体層と、前記誘電
体の外周面に設けられ且つ前記インダクタンスを有する
導体層の一端及び他端に結合された第１及び第２の端子
導体層とを備え、前記誘電体は互いに対向する第１及び
第２の主面と前記第１及び第２の主面間において互いに
対向している第１及び第２の側面と前記第１及び第２の
主面間において互いに対向し且つ前記第１及び第２の側
面に対して直角に配置されている第３及び第４の側面を
有し、前記第１の端子導体層は少なくとも前記第１の側
面の一部に設けられ、前記第２の端子導体層は少なくと
も前記第２の側面の一部に設けられ、前記第１の主面を
フィルタ支持体に対向するように形成された積層型フィ
ルタであって、前記インダクタンスを有する導体層は所
定の厚みと所定の幅を有して前記第１の側面から前記第
２の側面に向って延びており、前記インダクタンスを有
する導体層の一対の主面は前記誘電体の前記第３及び第
４の側面に対して平行に配置され、前記容量導体層は前
記インダクタンスを有する導体層との間に容量が得られ
るように前記インダクタンスを有する導体層に対向配置
され且つ前記グランド導体層に接続されていることを特
徴とする積層型フィルタに係わるものである。なお、請
求項２に示すように容量導体層を誘電体を覆うグランド
導体層の上に誘電体層を介して設け、この容量導体層を
端子導体層に接続することができる。また、請求項３に
示すように容量導体層を誘電体に埋設し、グランド導体
層に対向させることができる。また、請求項４に示すよ
うにインダクタンスを有する導体層を一端部及び他端部
を幅広に形成し、中間部を幅狭に形成することができ
る。また、請求項５に示すようにインダクタンスを有す
る導体層の中間部を蛇行状態にすることができる。ま
た、請求項６に示すようにインダクタンスを有する導体
層の中間部を複数の誘電体層の導体層の組み合せとする
ことができる。また、請求項８に示すようにインダクタ
ンスを有する導体層の一端部及び他端部をこれ等の相互
間に容量が得られるパターンとしてＬＣ並列回路即ちト
ラップ回路を得ることができる。
【０００６】
【発明の効果】各請求項の発明によれば、インダクタン
スを有する導体層の一対の主面が誘電体の側面に対して
平行に配置されているので、インダクタンスを有する導
体層の一対の主面に平行な方向において誘電体層の厚み
が増大しても積層型フィルタの低背化が妨害されない。
従って、本発明によれば、インダクタンスを有する導体
層の側面に平行な方向における誘電体層の厚みを十分に
保つことによってインダクタンス及びフィルタの損失を
抑えて低背化を図ることができる。なお、請求項１及び
３の発明によればローパスフィルタ用の容量（コンデン
サ）を容易に得ることができる。また、請求項２の発明
によれば、容量導体層が誘電体の外に配置されるので、
インダクタンスのＱ特性を向上させることができる。ま
た、請求項４、５及び６の発明によれば、両端部が幅広
であるので、インダクタンスを有する導体層の端子導体
層に対する接続を良好に達成することができ、且つイン
ダクタンスを良好に得ることができる。また、請求項７
の発明によれば、ローパスフィルタ用の容量を良好に得
ることができる。また、請求項８の発明によれば、トラ
ップ付きローパスフィルタを提供することができる。
スを有する導体層の一対の主面が誘電体の側面に対して
平行に配置されているので、インダクタンスを有する導
体層の一対の主面に平行な方向において誘電体層の厚み
が増大しても積層型フィルタの低背化が妨害されない。
従って、本発明によれば、インダクタンスを有する導体
層の側面に平行な方向における誘電体層の厚みを十分に
保つことによってインダクタンス及びフィルタの損失を
抑えて低背化を図ることができる。なお、請求項１及び
３の発明によればローパスフィルタ用の容量（コンデン
サ）を容易に得ることができる。また、請求項２の発明
によれば、容量導体層が誘電体の外に配置されるので、
インダクタンスのＱ特性を向上させることができる。ま
た、請求項４、５及び６の発明によれば、両端部が幅広
であるので、インダクタンスを有する導体層の端子導体
層に対する接続を良好に達成することができ、且つイン
ダクタンスを良好に得ることができる。また、請求項７
の発明によれば、ローパスフィルタ用の容量を良好に得
ることができる。また、請求項８の発明によれば、トラ
ップ付きローパスフィルタを提供することができる。
【０００７】
【実施形態及び実施例】次に、本発明の実施形態及び実
施例を説明する。
施例を説明する。
【０００８】
【第１の実施例】図１〜図１０に示す第１の実施例の積
層型ローパスフィルタは、セラミック誘電体１と、イン
ダクタンス導体層２と、容量導体層３ａ、３ｂ、３ｃ、
３ｄと、グランド導体層４と、第１及び第２の端子導体
層５ａ、５ｂとから成る。
層型ローパスフィルタは、セラミック誘電体１と、イン
ダクタンス導体層２と、容量導体層３ａ、３ｂ、３ｃ、
３ｄと、グランド導体層４と、第１及び第２の端子導体
層５ａ、５ｂとから成る。
【０００９】誘電体１は複数のグリーンシート（磁器生
シート）を積層して焼成したものから成り、第１及び第
２の主面６、７と、第１、第２、第３及び第４の側面
８、９、１０、１１とを有し、全体として６面体即ち直
方体に形成されている。図９は誘電体１をグリーンシー
トに対応させて第１、第２、第３、第４及び第５の誘電
体層１ａ、１ｂ、１ｃ、１ｄ、１ｅに分解して示すもの
である。厚みを省いて点々を付して説明的に示すインダ
クタンス導体層２は第３の誘電体層１ｃの主面中央に水
平に延びるように配置されている。同様に厚みを省いて
点々を付して説明的に示す第１、第２、第３及び第４の
容量導体層３ａ、３ｂ、３ｃ、３ｄは第２及び第４の誘
電体層１ｂ、１ｄの表面に垂直に延びるように配置され
ている。従って、第１、第２、第３及び第４の容量導体
層３ａ、３ｂ、３ｃ、３ｄは誘電体層１ｃ、１ｄを介し
てインダクタンス導体層２に対向する部分を有し、両者
間に容量を得ることができる。なお、導体層２、３ａ、
３ｂ、３ｃ、３ｄは導電性ペーストをグリーンシートに
印刷し、グリーンシートを積層して焼成することによっ
て得る。
シート）を積層して焼成したものから成り、第１及び第
２の主面６、７と、第１、第２、第３及び第４の側面
８、９、１０、１１とを有し、全体として６面体即ち直
方体に形成されている。図９は誘電体１をグリーンシー
トに対応させて第１、第２、第３、第４及び第５の誘電
体層１ａ、１ｂ、１ｃ、１ｄ、１ｅに分解して示すもの
である。厚みを省いて点々を付して説明的に示すインダ
クタンス導体層２は第３の誘電体層１ｃの主面中央に水
平に延びるように配置されている。同様に厚みを省いて
点々を付して説明的に示す第１、第２、第３及び第４の
容量導体層３ａ、３ｂ、３ｃ、３ｄは第２及び第４の誘
電体層１ｂ、１ｄの表面に垂直に延びるように配置され
ている。従って、第１、第２、第３及び第４の容量導体
層３ａ、３ｂ、３ｃ、３ｄは誘電体層１ｃ、１ｄを介し
てインダクタンス導体層２に対向する部分を有し、両者
間に容量を得ることができる。なお、導体層２、３ａ、
３ｂ、３ｃ、３ｄは導電性ペーストをグリーンシートに
印刷し、グリーンシートを積層して焼成することによっ
て得る。
【００１０】誘電体１の第１の主面６は、図３に示すよ
うにフィルタ取付用回路基板１２の主面に対向する面で
ある。なお、回路基板１２には積層型ローパスフィルタ
のグランド導体層４を接続するための導体層１３と第１
の端子導体層５ａを接続するための導体層１４と第２の
端子導体層５ｂを接続するための導体層（図示せず）が
設けられている。
うにフィルタ取付用回路基板１２の主面に対向する面で
ある。なお、回路基板１２には積層型ローパスフィルタ
のグランド導体層４を接続するための導体層１３と第１
の端子導体層５ａを接続するための導体層１４と第２の
端子導体層５ｂを接続するための導体層（図示せず）が
設けられている。
【００１１】インダクタンス素子又はストリップライン
として働くインダクタンス導体層２は幅Ｗ1 、長さＬ1
を有し、誘電体１のほぼ中央に配置され、第１の側面８
からこれに対向する第２の側面９に至るように直線的に
延びている。このインダクタンス導体層２は平板状であ
って互いに対向する対の主面２ａ、２ｂと対の側面２
ｃ、２ｄと対の端面２ｅ、２ｆとを有する。対の主面２
ａ、２ｂ間の距離即ち導体層２の厚みは幅Ｗ1 よりも小
さい。このインダクタンス導体層２の一方の端面２ｅは
図７に示すように誘電体１の第１の側面８に露出し、他
方の端面２ｆは図８に示すように誘電体１の第２の側面
９に露出している。また、インダクタンス導体層２の対
の主面２ａ、２ｂは誘電体１の第３及び第４の側面１
０、１１に平行に配置されている。従って、インダクタ
ンス導体層２の対の主面２ａ、２ｂは、誘電体１の取付
面側の第１の主面６に対して垂直に配置されている。イ
ンダクタンス導体層２は幅広の一端部２ｇ及び他端部２
ｈとこれ等よりも幅の狭い中間部２ｉを有する。インダ
クタンス導体層２の一端面２ｅは第１の端子導体層５ａ
に接続され、他端面２ｆは第２の端子導体層５ｂに接続
されている。
として働くインダクタンス導体層２は幅Ｗ1 、長さＬ1
を有し、誘電体１のほぼ中央に配置され、第１の側面８
からこれに対向する第２の側面９に至るように直線的に
延びている。このインダクタンス導体層２は平板状であ
って互いに対向する対の主面２ａ、２ｂと対の側面２
ｃ、２ｄと対の端面２ｅ、２ｆとを有する。対の主面２
ａ、２ｂ間の距離即ち導体層２の厚みは幅Ｗ1 よりも小
さい。このインダクタンス導体層２の一方の端面２ｅは
図７に示すように誘電体１の第１の側面８に露出し、他
方の端面２ｆは図８に示すように誘電体１の第２の側面
９に露出している。また、インダクタンス導体層２の対
の主面２ａ、２ｂは誘電体１の第３及び第４の側面１
０、１１に平行に配置されている。従って、インダクタ
ンス導体層２の対の主面２ａ、２ｂは、誘電体１の取付
面側の第１の主面６に対して垂直に配置されている。イ
ンダクタンス導体層２は幅広の一端部２ｇ及び他端部２
ｈとこれ等よりも幅の狭い中間部２ｉを有する。インダ
クタンス導体層２の一端面２ｅは第１の端子導体層５ａ
に接続され、他端面２ｆは第２の端子導体層５ｂに接続
されている。
【００１２】グランド導体層４は、誘電体１の第３及び
第４の側面１０、１１の全部、及び誘電体１の第１及び
第２の主面６、７と第１及び第２の側面８、９の大部分
に形成されている。即ち、グランド導体層４は第１及び
第２の端子導体層５ａ、５ｂとこれを囲む分離領域１５
ａ、１５ｂとを除いた誘電体１の外周面に形成されてい
る。容量導体層３ａ、３ｂ、３ｃ、３ｄの一端は誘電体
１の第２の主面７に露出してグランド導体層４に接続さ
れ、これ等の他端は誘電体１の第１の主面６に露出して
グランド導体層４に接続されている。
第４の側面１０、１１の全部、及び誘電体１の第１及び
第２の主面６、７と第１及び第２の側面８、９の大部分
に形成されている。即ち、グランド導体層４は第１及び
第２の端子導体層５ａ、５ｂとこれを囲む分離領域１５
ａ、１５ｂとを除いた誘電体１の外周面に形成されてい
る。容量導体層３ａ、３ｂ、３ｃ、３ｄの一端は誘電体
１の第２の主面７に露出してグランド導体層４に接続さ
れ、これ等の他端は誘電体１の第１の主面６に露出して
グランド導体層４に接続されている。
【００１３】第１及び第２の端子導体層５ａ、５ｂは誘
電体１の第１及び第２の側面８、９の中央において第１
の主面６から第２の主面７に向って直線的に延びるよう
に帯状に形成されている。なお、グランド導体層４及び
端子導体層５ａ、５ｂは導電性ペーストを印刷して焼成
したものから成る。
電体１の第１及び第２の側面８、９の中央において第１
の主面６から第２の主面７に向って直線的に延びるよう
に帯状に形成されている。なお、グランド導体層４及び
端子導体層５ａ、５ｂは導電性ペーストを印刷して焼成
したものから成る。
【００１４】図１０は図１の積層型ローパスフィルタの
等価回路を示す。ストリップライン又はインダクタンス
素子として働くインダクタンス導体層２は、端子導体層
５ａ、５ｂに対応する入出力端子２１、２２間のインダ
クタンスＬと抵抗Ｒ1 、Ｒ2を提供する。容量導体層３
ａ、３ｂ、３ｃ、３ｄはコンデンサＣ1 、Ｃ2 、Ｃ3、
Ｃ4 と抵抗Ｒ3 、Ｒ4 、Ｒ5 、Ｒ6 を提供する。本実施
例のローパスフィルタはほぼ１GHz 以下が通過帯域とな
る周波数特性を有する。
等価回路を示す。ストリップライン又はインダクタンス
素子として働くインダクタンス導体層２は、端子導体層
５ａ、５ｂに対応する入出力端子２１、２２間のインダ
クタンスＬと抵抗Ｒ1 、Ｒ2を提供する。容量導体層３
ａ、３ｂ、３ｃ、３ｄはコンデンサＣ1 、Ｃ2 、Ｃ3、
Ｃ4 と抵抗Ｒ3 、Ｒ4 、Ｒ5 、Ｒ6 を提供する。本実施
例のローパスフィルタはほぼ１GHz 以下が通過帯域とな
る周波数特性を有する。
【００１５】上述から明らかなように本実施例は次の効
果を有する。 （１） インダクタンス導体層２の対の主面２ａ、２ｂ
を第３及び第４の側面１０、１１に平行にしたので、イ
ンダクタンス導体層２と第３及び第４の側面１０、１１
との間の誘電体層の厚みを十分に大きくしてＱ特性の向
上を図ることができる。即ち、誘電体１の第１及び第２
の主面６、７間の距離即ち高さの増大を伴なわないでＱ
特性を向上させることができる。従って、低背化されて
いるにも拘らず、特性劣化を伴なわない積層型ローパス
フィルタを提供することができる。 （２） 容量導体層３ａ〜３ｄを誘電体１に埋設し、イ
ンダクタンス導体層２の幅広の両端部２ｇ、２ｈに対向
させたので、目的とする容量を得ることができる。
果を有する。 （１） インダクタンス導体層２の対の主面２ａ、２ｂ
を第３及び第４の側面１０、１１に平行にしたので、イ
ンダクタンス導体層２と第３及び第４の側面１０、１１
との間の誘電体層の厚みを十分に大きくしてＱ特性の向
上を図ることができる。即ち、誘電体１の第１及び第２
の主面６、７間の距離即ち高さの増大を伴なわないでＱ
特性を向上させることができる。従って、低背化されて
いるにも拘らず、特性劣化を伴なわない積層型ローパス
フィルタを提供することができる。 （２） 容量導体層３ａ〜３ｄを誘電体１に埋設し、イ
ンダクタンス導体層２の幅広の両端部２ｇ、２ｈに対向
させたので、目的とする容量を得ることができる。
【００１６】
【第２の実施例】次に、図１１を参照して第２の実施例
の積層型フィルタを説明する。但し、第２の実施例を示
す図１１並びに第３〜第８の実施例を示す図１２〜図２
５において図１〜図９と実質的に同一の部分には同一の
符号を付してその説明を省略する。また、第２〜第６の
実施例の説明において、第１の実施例と共通する部分は
図１〜図９を参照する。
の積層型フィルタを説明する。但し、第２の実施例を示
す図１１並びに第３〜第８の実施例を示す図１２〜図２
５において図１〜図９と実質的に同一の部分には同一の
符号を付してその説明を省略する。また、第２〜第６の
実施例の説明において、第１の実施例と共通する部分は
図１〜図９を参照する。
【００１７】図１１に示す第２の実施例の積層型ローパ
スフィルタはインダクタンス導体層２の中間部２ｉに蛇
行状部分３０を設けた他は第１の実施例と同一に構成し
たものである。
スフィルタはインダクタンス導体層２の中間部２ｉに蛇
行状部分３０を設けた他は第１の実施例と同一に構成し
たものである。
【００１８】この様に蛇行状部分３０を設けるとインダ
クタンス成分を増大させることができる。なお、第２の
実施例は第１の実施例と同一の効果も有する。
クタンス成分を増大させることができる。なお、第２の
実施例は第１の実施例と同一の効果も有する。
【００１９】
【第３の実施例】第３の実施例の積層型ローパスフィル
タはインダクタンス導体層２の中間部２ｉを第１、第２
及び第３の部分４１、４２、４３と貫通導体４４、４５
とで構成した他は第１の実施例と同一に構成したもので
ある。第１及び第２の部分４１、４２は幅広の端部２
ｇ、２ｈから突出し、第３の誘電体層１ｃの上に配置さ
れている。第３の部分４３は第２の誘電体層１ｂの上に
配置されている。第１及び第２の部分４１、４２と第３
の部分４３は第３の誘電体層１ｃの貫通導体４４、４５
によって接続されている。第３の実施例によればインダ
クタンス導体層２の中間部２ｉを小型化を保って長く形
成することができ、大きなインダクタンス値を得ること
ができる。なお、第３の実施例は第１の実施例と同一の
効果も有する。
タはインダクタンス導体層２の中間部２ｉを第１、第２
及び第３の部分４１、４２、４３と貫通導体４４、４５
とで構成した他は第１の実施例と同一に構成したもので
ある。第１及び第２の部分４１、４２は幅広の端部２
ｇ、２ｈから突出し、第３の誘電体層１ｃの上に配置さ
れている。第３の部分４３は第２の誘電体層１ｂの上に
配置されている。第１及び第２の部分４１、４２と第３
の部分４３は第３の誘電体層１ｃの貫通導体４４、４５
によって接続されている。第３の実施例によればインダ
クタンス導体層２の中間部２ｉを小型化を保って長く形
成することができ、大きなインダクタンス値を得ること
ができる。なお、第３の実施例は第１の実施例と同一の
効果も有する。
【００２０】
【第４の実施例】第４の実施例の積層型ローパスフィル
タは図１４に示すようにインダクタンス導体層２に容量
用突出部５１、５２、５３、５４を設けた他は第１の実
施例と同一に構成したものである。一方の側の突出部５
１、５２は一方の端部２ｇから突出し、他方の側の突出
部５３、５４は他方の端部から突出し、図１５の等価回
路のコンデンサＣ5 、Ｃ6 に対応する容量を得ることが
できるように互いに対向している。なお、図１５におい
てコンデンサＣ5 、Ｃ6 以外は図１０で同一符号で示す
ものと同一である。第１の実施例のインダクタンス導体
層２も幅広の一方及び他方の端部２ｇ、２ｈが互いに対
向しているので、中間部２ｉに並列な浮遊容量即ち図１
５のコンデンサＣ5 、Ｃ6 を有するが、さほど大きくな
いので、図１０では省略されている。これに対して第４
の実施例によればコンデンサＣ5 、Ｃ6 の容量を第１の
実施例よりも大きくすることができ、図１５のインダク
タンスＬとコンデンサＣ5 、Ｃ6 の並列回路がトラップ
回路として確実に働き、図１６に示す良好なトラップ
（減衰極）を有するローパスフィルタを提供することが
できる。なお、図１６のフィルタ特性においては、約１
GHz 以下が通過帯域となっている。この第４の実施例は
上述のトラップ効果の他に第１の実施例と同一の効果も
有する。
タは図１４に示すようにインダクタンス導体層２に容量
用突出部５１、５２、５３、５４を設けた他は第１の実
施例と同一に構成したものである。一方の側の突出部５
１、５２は一方の端部２ｇから突出し、他方の側の突出
部５３、５４は他方の端部から突出し、図１５の等価回
路のコンデンサＣ5 、Ｃ6 に対応する容量を得ることが
できるように互いに対向している。なお、図１５におい
てコンデンサＣ5 、Ｃ6 以外は図１０で同一符号で示す
ものと同一である。第１の実施例のインダクタンス導体
層２も幅広の一方及び他方の端部２ｇ、２ｈが互いに対
向しているので、中間部２ｉに並列な浮遊容量即ち図１
５のコンデンサＣ5 、Ｃ6 を有するが、さほど大きくな
いので、図１０では省略されている。これに対して第４
の実施例によればコンデンサＣ5 、Ｃ6 の容量を第１の
実施例よりも大きくすることができ、図１５のインダク
タンスＬとコンデンサＣ5 、Ｃ6 の並列回路がトラップ
回路として確実に働き、図１６に示す良好なトラップ
（減衰極）を有するローパスフィルタを提供することが
できる。なお、図１６のフィルタ特性においては、約１
GHz 以下が通過帯域となっている。この第４の実施例は
上述のトラップ効果の他に第１の実施例と同一の効果も
有する。
【００２１】
【第５の実施例】第５の実施例の積層型フィルタは、図
１７及び図１８から明らかなようにグランド導体層４と
第１及び第２の端子導体層５ａ、５ｂとのパターンを変
えた他は第１の実施例と同一に構成したものである。即
ち、図１７及び図１８においては、第１及び第２の端子
導体層５ａ、５ｂが誘電体１の第１及び第２の側面８、
９の全部を覆い、更に第１及び第２の主面６、７と第３
及び第４の側面１０、１１に延長するように設けられて
いる。従って、グランド導体層４は第１及び第２の主面
６、７及び第３及び第４の側面１０、１１の中央に帯状
に形成されている。この第５の実施例によれば第１及び
第２の端子導体層５ａ、５ｂの回路基板１２に対する接
続を確実に達成することができる。なお、第５の実施例
は第１の実施例と同一の効果も有する。
１７及び図１８から明らかなようにグランド導体層４と
第１及び第２の端子導体層５ａ、５ｂとのパターンを変
えた他は第１の実施例と同一に構成したものである。即
ち、図１７及び図１８においては、第１及び第２の端子
導体層５ａ、５ｂが誘電体１の第１及び第２の側面８、
９の全部を覆い、更に第１及び第２の主面６、７と第３
及び第４の側面１０、１１に延長するように設けられて
いる。従って、グランド導体層４は第１及び第２の主面
６、７及び第３及び第４の側面１０、１１の中央に帯状
に形成されている。この第５の実施例によれば第１及び
第２の端子導体層５ａ、５ｂの回路基板１２に対する接
続を確実に達成することができる。なお、第５の実施例
は第１の実施例と同一の効果も有する。
【００２２】
【第６の実施例】第６の実施例の積層型ローパスフィル
タは、第１の実施例の容量導体層３ａ、３ｂ、３ｃ、３
ｄの代りに誘電体層６０ａ、６０ｂと容量導体層６１、
６２、６３、６４とを誘電体１の外部に設けた他は、第
１の実施例と同一に構成したものである。この実施例の
誘電体層６０ａ、６０ｂは導電体ペーストを第１及び第
２の主面６、７のグランド導体層４の上に印刷して焼成
したものである。容量導体層６１、６２、６３、６４は
誘電体層６０ａ、６０ｂの上に導電性ペーストを印刷
し、焼成したものであり、端子導体層５ａ、５ｂに接続
されている。容量導体層６１、６２、６３、６４とグラ
ンド導体層４との間の容量は図１０のコンデンサＣ1 、
Ｃ2 、Ｃ3 、Ｃ4 を端子２１、２２に接続したものに相
当し、ローパスフィルタ特性に寄与する。この第６の実
施例によれば、容量導体層６１〜６４を誘電体１の外に
設けるので、これによるインダクタンス導体層２のイン
ダクタンスに対する妨害作用がなくなり、インダクタン
スの増大及びＱの向上を図ることができる。なお、第６
の実施例のインダクタンス導体層２の構成は第１の実施
例と同一であるので、第１の実施例と同様に低背化の効
果を有する。
タは、第１の実施例の容量導体層３ａ、３ｂ、３ｃ、３
ｄの代りに誘電体層６０ａ、６０ｂと容量導体層６１、
６２、６３、６４とを誘電体１の外部に設けた他は、第
１の実施例と同一に構成したものである。この実施例の
誘電体層６０ａ、６０ｂは導電体ペーストを第１及び第
２の主面６、７のグランド導体層４の上に印刷して焼成
したものである。容量導体層６１、６２、６３、６４は
誘電体層６０ａ、６０ｂの上に導電性ペーストを印刷
し、焼成したものであり、端子導体層５ａ、５ｂに接続
されている。容量導体層６１、６２、６３、６４とグラ
ンド導体層４との間の容量は図１０のコンデンサＣ1 、
Ｃ2 、Ｃ3 、Ｃ4 を端子２１、２２に接続したものに相
当し、ローパスフィルタ特性に寄与する。この第６の実
施例によれば、容量導体層６１〜６４を誘電体１の外に
設けるので、これによるインダクタンス導体層２のイン
ダクタンスに対する妨害作用がなくなり、インダクタン
スの増大及びＱの向上を図ることができる。なお、第６
の実施例のインダクタンス導体層２の構成は第１の実施
例と同一であるので、第１の実施例と同様に低背化の効
果を有する。
【００２３】
【第７の実施例】図２１及び図２２は第７の実施例の積
層型ロ−パスフィルタを示す。なお、図２１ではグラン
ド導体層４及び端子導体層５ａ、５ｂが厚みを省略して
示され、ここには点々が付されている。第７の実施例に
おいてはインダクタンス導体層２がクランク状に屈曲さ
れ、両端が誘電体１の高さ方向における中心よりも少し
上に配置され、第２の主面７に接近している。容量導体
層３ａ、３ｃは第２の主面７から下方に延び図２２にお
いてインダクタンス導体層２の両端部２ｇ、２ｈに交差
するように配置されている。この第７の実施例のフィル
タは、上記の点を除いて第１の実施例のフィルタと実質
的に同一に構成されている。従って、この第７の実施例
は、第１の実施例と同一の効果を有する他に、インダク
タンス導体層２の長さを長くすることができるという効
果を有する。
層型ロ−パスフィルタを示す。なお、図２１ではグラン
ド導体層４及び端子導体層５ａ、５ｂが厚みを省略して
示され、ここには点々が付されている。第７の実施例に
おいてはインダクタンス導体層２がクランク状に屈曲さ
れ、両端が誘電体１の高さ方向における中心よりも少し
上に配置され、第２の主面７に接近している。容量導体
層３ａ、３ｃは第２の主面７から下方に延び図２２にお
いてインダクタンス導体層２の両端部２ｇ、２ｈに交差
するように配置されている。この第７の実施例のフィル
タは、上記の点を除いて第１の実施例のフィルタと実質
的に同一に構成されている。従って、この第７の実施例
は、第１の実施例と同一の効果を有する他に、インダク
タンス導体層２の長さを長くすることができるという効
果を有する。
【００２４】
【第８の実施例】図２３〜図２５に示す第８の実施例の
積層型ロ−パスフィルタは、第１及び第７の実施例の積
層型ロ−パスフィルタの一部を変形したものである。即
ち、第８の実施例ではインダクタンス導体層２が図２４
に示す第１の誘電体層上の一方の導体層７１と図２５に
示す第２の誘電体層上の他方の導体層７２とを貫通導体
７３で接続することによって構成されている。また、一
方の容量導体層３ａは他方の導体層７２と同一の平面内
に配置され、他方の容量導体層３ｃは一方の導体層７１
と同一平面に配置されている。この第８の実施例は第１
の実施例と同一の効果を有する他に、インダクタンス導
体層２によるインダクタンスを第１及び第７の実施例よ
りも大きくできるという効果を有する。
積層型ロ−パスフィルタは、第１及び第７の実施例の積
層型ロ−パスフィルタの一部を変形したものである。即
ち、第８の実施例ではインダクタンス導体層２が図２４
に示す第１の誘電体層上の一方の導体層７１と図２５に
示す第２の誘電体層上の他方の導体層７２とを貫通導体
７３で接続することによって構成されている。また、一
方の容量導体層３ａは他方の導体層７２と同一の平面内
に配置され、他方の容量導体層３ｃは一方の導体層７１
と同一平面に配置されている。この第８の実施例は第１
の実施例と同一の効果を有する他に、インダクタンス導
体層２によるインダクタンスを第１及び第７の実施例よ
りも大きくできるという効果を有する。
【００２５】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２０で破線で示すように誘電体１の中に容量
導体層６１、６２、６３、６４を設け、これ等とグラン
ド導体層４との間の容量を図１０のコンデンサＣ1 〜Ｃ
4 と同様に使用することができる。 （２） 図９の誘電体層１ａ、１ｅを複数枚のグリーン
シートの積層で形成することができる。 （３） 容量導体層３ａ、３ｂ、３ｃ、３ｄを第１の主
面６から第２の主面７に至るように形成しないで、第１
の主面６側部分又は第２の主面７側部分を除去して先端
を開放した形状即ち片持ち支持状態にすることができ
る。 （４） 容量導体層３ａ〜３ｄの内の１つ又は複数を除
去した構成にすることができる。また、図１９、図２０
の容量導体層６１、６２、６３、６４の１つ又は複数を
除去した構成にすることができる。 （５） 端子導体層５ａ、５ｂとグランド導体層４との
間に容量を得るために第１の実施例において端子導体層
５ａ、５ｂを第１及び第２の主面６、７に延在させるこ
とができる。この場合には容量導体層３ａ〜３ｄを除去
することもできる。 （６） １つの誘電体１に複数のインダクタンス導体層
又はストリップライン導体層を形成することができる。
く、例えば次の変形が可能なものである。 （１） 図２０で破線で示すように誘電体１の中に容量
導体層６１、６２、６３、６４を設け、これ等とグラン
ド導体層４との間の容量を図１０のコンデンサＣ1 〜Ｃ
4 と同様に使用することができる。 （２） 図９の誘電体層１ａ、１ｅを複数枚のグリーン
シートの積層で形成することができる。 （３） 容量導体層３ａ、３ｂ、３ｃ、３ｄを第１の主
面６から第２の主面７に至るように形成しないで、第１
の主面６側部分又は第２の主面７側部分を除去して先端
を開放した形状即ち片持ち支持状態にすることができ
る。 （４） 容量導体層３ａ〜３ｄの内の１つ又は複数を除
去した構成にすることができる。また、図１９、図２０
の容量導体層６１、６２、６３、６４の１つ又は複数を
除去した構成にすることができる。 （５） 端子導体層５ａ、５ｂとグランド導体層４との
間に容量を得るために第１の実施例において端子導体層
５ａ、５ｂを第１及び第２の主面６、７に延在させるこ
とができる。この場合には容量導体層３ａ〜３ｄを除去
することもできる。 （６） １つの誘電体１に複数のインダクタンス導体層
又はストリップライン導体層を形成することができる。
【図１】第１の実施例の積層型ローパスフィルタを示す
斜視図である。
斜視図である。
【図２】図１のフィルタの平面図である。
【図３】図１のフィルタ及びこのこの取付回路基板の正
面図である。
面図である。
【図４】図１のフィルタの左側面図である。
【図５】図１のフィルタの底面図である
【図６】図１の導体層を含む誘電体の平面図である。
【図７】図６の誘電体の正面図である。
【図８】図６の誘電体の背面図である。
【図９】図６の誘電体の分解斜視図である。
【図１０】図１のフィルタの等価回路図である。
【図１１】第２の実施例の積層型ローパスフィルタのイ
ンダクタンス導体層の主面を示す右側面図である。
ンダクタンス導体層の主面を示す右側面図である。
【図１２】図３の実施例の積層型ローパスフィルタのイ
ンダクタンス導体層とこの近傍の誘電体層とを示す右側
面図である。
ンダクタンス導体層とこの近傍の誘電体層とを示す右側
面図である。
【図１３】図１２のＡ−Ａ線断面図である。
【図１４】第４の実施例の積層型ローパスフィルタのイ
ンダクタンス導体層を示す右側面図である。
ンダクタンス導体層を示す右側面図である。
【図１５】第４の実施例の積層型ローパスフィルタの等
価回路図である。
価回路図である。
【図１６】第１の実施例の積層型ローパスフィルタの減
衰特性図である。
衰特性図である。
【図１７】第５の実施例の積層型ローパスフィルタの斜
視図である。
視図である。
【図１８】図１７のフィルタの平面図である。
【図１９】第６の実施例の積層型ローパスフィルタの斜
視図である。
視図である。
【図２０】図１９のＢ−Ｂ線断面図である。
【図２１】第７の実施例の積層型ロ−パスフィルタ示す
斜視図である。
斜視図である。
【図２２】図２１のＣ−Ｃ線断面図である。
【図２３】第８の実施例の積層型ロ−パスフィルタを図
２２と同様に示す断面図である。
２２と同様に示す断面図である。
【図２４】図２３の導体層を伴った誘電体を分解して第
１の層の表面を示す正面図である。
１の層の表面を示す正面図である。
【図２５】図２３の導体層を伴った誘電体を分解して示
す第２の層の表示を示す正面図である。
す第２の層の表示を示す正面図である。
１ 誘電体 ２ インダクタンス導体層 ３ａ、３ｂ、３ｃ、３ｄ 容量導体層 ４ グランド導体層 ５ａ、５ｂ 端子導体層 ６、７ 第１及び第２の主面 １２ 取付回路基板
Claims (8)
- 【請求項１】 ６面体形状の誘電体と、前記誘電体に埋
設されたインダクタンスを有する導体層と、前記誘電体
に埋設された容量導体層と、前記誘電体の外周面に設け
られたグランド導体層と、前記誘電体の外周面に設けら
れ且つ前記インダクタンスを有する導体層の一端及び他
端に結合された第１及び第２の端子導体層とを備え、 前記誘電体は互いに対向する第１及び第２の主面と前記
第１及び第２の主面間において互いに対向している第１
及び第２の側面と前記第１及び第２の主面間において互
いに対向し且つ前記第１及び第２の側面に対して直角に
配置されている第３及び第４の側面を有し、 前記第１の端子導体層は少なくとも前記第１の側面の一
部に設けられ、 前記第２の端子導体層は少なくとも前記第２の側面の一
部に設けられ、 前記第１の主面をフィルタ支持体に対向させるように形
成された積層型フィルタであって、 前記インダクタンスを有する導体層は所定の厚みと所定
の幅を有して前記第１の側面から前記第２の側面に向っ
て延びており、 前記インダクタンスを有する導体層の一対の主面は前記
誘電体の前記第３及び第４の側面に対して平行に配置さ
れ、 前記容量導体層は前記インダクタンスを有する導体層と
の間に容量が得られるように前記インダクタンスを有す
る導体層に対向配置され且つ前記グランド導体層に接続
されていることを特徴とする積層型フィルタ。 - 【請求項２】 ６面体形状の誘電体と、前記誘電体に埋
設されたインダクタンスを有する導体層と、容量導体層
と、前記誘電体の外周面に設けられたグランド導体層
と、前記誘電体の外周面に設けられ且つ前記インダクタ
ンスを有する導体層の一端及び他端に結合された第１及
び第２の端子導体層とを備え、 前記誘電体は互いに対向する第１及び第２の主面と前記
第１及び第２の主面間において互いに対向している第１
及び第２の側面と前記第１及び第２の主面間において互
いに対向し且つ前記第１及び第２の側面に対して直角に
配置されている第３及び第４の側面を有し、 前記第１の端子導体層は少なくとも前記第１の側面の一
部に設けられ、 前記第２の端子導体層は少なくとも前記第２の側面の一
部に設けられ、 前記容量導体層は前記第１及び第２の端子導体層の少な
くとも一方と前記グランド導体層との間に容量を得るよ
うに形成され、 前記第１の主面をフィルタ支持体に対向させるように形
成された積層型フィルタであって、 前記インダクタンスを有する導体層は所定の厚みと所定
の幅を有して前記第１の側面側から前記第２の側面側に
向って延びており、 前記インダクタンスを有する導体層の一対の主面は前記
誘電体の前記第３及び第４の側面に対して平行に配置さ
れ、 前記容量導体層は前記グランド導体層の上に形成された
誘電体層の上に配置されていることを特徴とする積層型
フィルタ。 - 【請求項３】 ６面体形状の誘電体と、前記誘電体に埋
設されたインダクタンスを有する導体層と、容量導体層
と、前記誘電体の外周面に設けられたグランド導体層
と、前記誘電体の外周面に設けられ且つ前記インダクタ
ンスを有する導体層の一端及び他端に結合された第１及
び第２の端子導体層とを備え、 前記誘電体は互いに対向する第１及び第２の主面と前記
第１及び第２の主面間において互いに対向している第１
及び第２の側面と前記第１及び第２の主面間において互
いに対向し且つ前記第１及び第２の側面に対して直角に
配置されている第３及び第４の側面を有し、 前記第１の端子導体層は少なくとも前記第１の側面の一
部に設けられ、 前記第２の端子導体層は少なくとも前記第２の側面の一
部に設けられ、 前記容量導体層は前記第１及び第２の端子導体層の少な
くとも一方と前記グランド導体層との間に容量を得るよ
うに形成され、 前記第１の主面をフィルタ支持体に対向させるように形
成された積層型フィルタであって、 前記インダクタンスを有する導体層は所定の厚みと所定
の幅を有して前記第１の側面側から前記第２の側面側に
向って延びており、 前記インダクタンスを有する導体層の一対の主面は前記
誘電体の前記第３及び第４の側面に対して平行に配置さ
れ、 前記容量導体層は前記グランド導体層に対向するように
前記誘電体に埋設されていることを特徴とする積層型フ
ィルタ。 - 【請求項４】 前記インダクタンスを有する導体層は一
端部と他端部と中間部とを有し、前記一端部及び前記他
端部は前記中間部よりも広い幅を有していることを特徴
とする請求項１又は２又は３記載の積層型フィルタ。 - 【請求項５】 前記インダクタンスを有する導体層は一
端部と他端部と中間部とを有し、前記一端部及び前記他
端部は前記中間部よりも広い幅を有し、 前記中間層は蛇行状態に形成されていることを特徴とす
る請求項１又は２又は３記載の積層型フィルタ。 - 【請求項６】 前記インダクタンスを有する導体層は一
端部と他端部と中間部とを有し、前記一端部及び前記他
端部は前記中間部よりも広い幅を有し、 前記中間層は貫通導体によって接続された複数の誘電体
層の導体層から成る請求項１又は２又は３記載の積層型
フィルタ。 - 【請求項７】 前記容量導体層は前記インダクタンスを
有する導体層の前記一端部と前記他端部とのいずれか一
方又は両方に対向している単一又は複数の導体層である
ことを特徴とする請求項４又は５又は６記載の積層型フ
ィルタ。 - 【請求項８】 前記インダクタンスを有する導体層の前
記一端部及び他端部は相互間に容量を得ることができる
ようなパターンに形成されていることを特徴とする請求
項１乃至７のいずれかに記載の積層型フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199827A JP2000022480A (ja) | 1998-06-29 | 1998-06-29 | 積層型フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199827A JP2000022480A (ja) | 1998-06-29 | 1998-06-29 | 積層型フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022480A true JP2000022480A (ja) | 2000-01-21 |
Family
ID=16414310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10199827A Pending JP2000022480A (ja) | 1998-06-29 | 1998-06-29 | 積層型フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022480A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232777A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器 |
| US10282707B2 (en) | 2015-07-02 | 2019-05-07 | International Business Machines Corporation | Scheduling business process |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842301A (ja) * | 1981-09-07 | 1983-03-11 | Nec Corp | 分布定数フイルタ |
| JPS5977207U (ja) * | 1982-11-16 | 1984-05-25 | ティーディーケイ株式会社 | 中間周波トランス |
| JPS6115721U (ja) * | 1984-07-02 | 1986-01-29 | 株式会社村田製作所 | 高周波ｌｃ回路素子 |
| JPS63132504A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | ストリツプライン |
| JPH05235680A (ja) * | 1992-02-19 | 1993-09-10 | Murata Mfg Co Ltd | 積層型ノイズフィルタ |
| JPH0576096U (ja) * | 1992-03-20 | 1993-10-15 | ティーディーケイ株式会社 | 積層集積部品の実装構造 |
| JPH0653049A (ja) * | 1992-07-27 | 1994-02-25 | Mitsubishi Materials Corp | チップ型ｌｃフィルタ |
| JPH06291506A (ja) * | 1993-03-31 | 1994-10-18 | Ngk Insulators Ltd | 積層型誘電体フィルタ |
| JPH09293612A (ja) * | 1996-04-24 | 1997-11-11 | Murata Mfg Co Ltd | 積層型ｌｃ部品 |
| JPH1098158A (ja) * | 1996-09-20 | 1998-04-14 | Tdk Corp | Ｉｃチップ |
-
1998
- 1998-06-29 JP JP10199827A patent/JP2000022480A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842301A (ja) * | 1981-09-07 | 1983-03-11 | Nec Corp | 分布定数フイルタ |
| JPS5977207U (ja) * | 1982-11-16 | 1984-05-25 | ティーディーケイ株式会社 | 中間周波トランス |
| JPS6115721U (ja) * | 1984-07-02 | 1986-01-29 | 株式会社村田製作所 | 高周波ｌｃ回路素子 |
| JPS63132504A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | ストリツプライン |
| JPH05235680A (ja) * | 1992-02-19 | 1993-09-10 | Murata Mfg Co Ltd | 積層型ノイズフィルタ |
| JPH0576096U (ja) * | 1992-03-20 | 1993-10-15 | ティーディーケイ株式会社 | 積層集積部品の実装構造 |
| JPH0653049A (ja) * | 1992-07-27 | 1994-02-25 | Mitsubishi Materials Corp | チップ型ｌｃフィルタ |
| JPH06291506A (ja) * | 1993-03-31 | 1994-10-18 | Ngk Insulators Ltd | 積層型誘電体フィルタ |
| JPH09293612A (ja) * | 1996-04-24 | 1997-11-11 | Murata Mfg Co Ltd | 積層型ｌｃ部品 |
| JPH1098158A (ja) * | 1996-09-20 | 1998-04-14 | Tdk Corp | Ｉｃチップ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232777A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器 |
| US10282707B2 (en) | 2015-07-02 | 2019-05-07 | International Business Machines Corporation | Scheduling business process |
| US11188882B2 (en) | 2015-07-02 | 2021-11-30 | International Business Machines Corporation | Scheduling business process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448341B2 (ja) | 誘電体フィルタ装置 | |
| JP3126155B2 (ja) | 高周波フィルタ | |
| JP4867838B2 (ja) | 誘電体共振部品 | |
| JP3135443B2 (ja) | 積層セラミックコンデンサー | |
| JP2000022480A (ja) | 積層型フィルタ | |
| JP4009178B2 (ja) | ローパスフィルタ | |
| JP2715350B2 (ja) | 誘電体フィルタ | |
| JPH11225033A (ja) | 積層型バンドパスフィルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP2004296927A (ja) | 電子部品収納用配線基板 | |
| JP3509820B2 (ja) | ストリップライン型フィルタ | |
| US8130062B2 (en) | Microstripline filter | |
| JPH11136001A (ja) | 周波数特性が改善された積層型ストリップライン・フィルタ | |
| JP3515697B2 (ja) | 積層型誘電体共振器 | |
| JP2585865Y2 (ja) | 誘電体ストリップライン共振器 | |
| JPH04356801A (ja) | 誘電体フィルター | |
| JPH09121102A (ja) | 積層誘電体フィルタの面実装構造 | |
| JPH0645804A (ja) | 誘電体フィルタ | |
| JP2853703B2 (ja) | 誘電体フィルタ | |
| JP2000013115A (ja) | 積層型誘電体共振器 | |
| JP2002374102A (ja) | 積層型誘電体フィルタ | |
| JP2002158555A (ja) | 積層型ノイズフィルタ | |
| JPH0846405A (ja) | 誘電体共振器を含むフィルタ装置 | |
| JP2002084103A (ja) | 誘電体フィルタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030507 |