JP2000022168A - 半導体加速度センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 チップ面積を大きくすることなく感度を高め
ることのできる半導体加速度センサ及びその製造方法を
提供する。 【解決手段】 フレーム１と、撓み部２と、中央部２ａ
に懸架支持されている重り部３と、フレーム１の下面側
を支持し、内側側面が重り部３の側面と第一の離間部８
ａ及び第二の離間部８ｂを隔てて向かい合う支持部材４
と、重り部３と梁部２ｂとの間に形成された切り込み溝
７と、撓み部２で発生する歪みを電気信号に変換して加
速度を検出するピエゾ抵抗５とを有し、切り込み溝７は
多孔質シリコン層７ａを除去することにより形成され、
第一の離間部８ａにおける重り部３の外周縁と支持部材
４の内周側面との成す角度が、第二の離間部８ｂにおけ
る重り部３の外周縁と支持部材４の内周側面との成す角
度よりも小さくなるようにしている。そして、第一の離
間部８ａが、機械的な研削により形成され、次に第二の
離間部８ｂがエッチングにより形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板を加工
して形成される半導体加速度センサ及びその製造方法に
関するものである。

【０００２】

【従来の技術】従来より、半導体基板を加工して形成さ
れる半導体加速度センサとしては、図１２，図１３に示
すものがある。この半導体加速度センサは、印加された
加速度を電気的出力として得ることのできる半導体加速
度センサである。この半導体加速度センサは、図１２，
図１３に示すように、半導体基板を加工することにより
形成されており、四角形のフレーム１と、フレーム１の
内側面から延在して十字型に形成された薄肉の撓み部２
によって揺動自在に支持される重り部３とを備えてい
る。撓み部２は、四角形の中央部２ａと、中央部２ａか
ら四方に延在する４つの梁部２ｂとを有し、重り部３
は、ネック部３ａを介して中央部２ａに支持され、重り
部３と梁部２ｂとの間には切り込み溝７が形成されてい
る。

【０００３】また、フレーム１を支持し、重り部３の周
縁を切り込み部８を介して包囲するように支持部材４が
形成されている。ここで、切り込み部８は、切り込み溝
７に連通するように形成されている。

【０００４】ところで、撓み部２の中央部２ａ近傍及び
４つの基端部には、それぞれ複数のピエゾ抵抗５が拡散
形成されている。これらのピエゾ抵抗５は、加速度を電
気的出力として検出するためのものであり、ピエゾ抵抗
５はそれぞれブリッジ接続されており、各ピエゾ抵抗５
のブリッジには外部電源より電圧が印加されている。そ
して、加速度が全く印加されていない状態においてブリ
ッジが平衡となるようにしてある。

【０００５】加速度が印加されると、重り部３が揺動し
て撓み部２が撓むことになる。その結果、撓み部には、
印加された加速度に応じた応力による歪みが発生し、こ
の歪みに応じてピエゾ抵抗５の抵抗値が変化するので、
ピエゾ抵抗５により構成されたブリッジの平衡がくず
れ、上記ブリッジからは加速度に応じた電圧出力が得ら
れるのである。

【０００６】次に、上記半導体加速度センサの製造工程
について図面に基づき説明する。図１４は、従来例に係
る半導体加速度センサの製造工程を示す概略断面図であ
る。先ず、シリコン等の半導体基板１１の一主表面上
に、熱酸化等により膜厚が約1μmのシリコン酸化膜（図
示せず）を形成し、フォトリソグラフィ技術及びエッチ
ング技術を用いてシリコン酸化膜を所定形状にパターニ
ングする。

【０００７】続いて、パターニングされたシリコン酸化
膜をマスクとして、水酸化カリウム（KOH）溶液等のア
ルカリ系のエッチャントを用いて、半導体基板１１の一
主表面を約10μm異方性エッチングを行うことにより、
切り込み溝７及びネック部３ａを形成し、シリコン酸化
膜をエッチング除去する（図１４（ａ））。

【０００８】次に、半導体基板１１の一主表面に、別途
用意したシリコン等の半導体基板３２を陽極接合等によ
り接合し（図１４（ｂ））、半導体基板３２を所定の厚
みまで研削及び研磨を行うことにより、鏡面に仕上げる
（図１４（ｃ））。

【０００９】次に、所定形状にパターニングされたマス
クを用いて、撓み部２に対応する箇所に不純物拡散を行
うことによりピエゾ抵抗５及び拡散配線６を形成し（図
１４（ｄ），（ｅ））、半導体基板３２の表面に蒸着ま
たはスパッタリングにより金（Au）やアルミニウム（A
l）等のメタル層を形成し、所定形状にパターニングし
てメタル配線（図示せず）を形成する。

【００１０】そして、半導体基板１１の二主表面の重り
部３の外周縁に対応する箇所を、アルカリ系のエッチャ
ントを用いて切り込み溝７に達するまで異方性エッチン
グを行うことにより、重り部３，切り込み部８及び支持
部材４とを形成する。

【００１１】最後に、半導体基板３２の所望の箇所を反
応性イオンエッチング（RIE：Reactive Ion Etchin
g）を行い、中央部２ａ及び梁部２ｂとを有する十字型
の撓み部２と撓み部２を支持するフレーム１とを形成す
る（図１４（ｆ））。

【００１２】

【発明が解決しようとする課題】上述のような構成の半
導体加速度センサにおいては、センサの感度を高めるた
めに重り部３の体積を大きくする必要がある。

【００１３】ここで、重り部３の体積を大きくするため
には、チップの面積を大きくする方法とチップの厚みを
厚くする方法とがある。しかし、後者の方法を選択した
としても、図１４（ｆ）に示すように、重り部３及び支
持部材４を形成するために、半導体基板１１の二主表面
に形成される切り込み部８の開口部８ｃの面積が大きく
なってしまい、結果的にチップ面積が大きくなる。つま
り、従来の構成及び製造方法では、重り部３の体積を大
きくするためには、チップの面積を大きくしなければな
らないという問題があった。

【００１４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、チップ面積を大きく
することなく感度を高めることのできる半導体加速度セ
ンサ及びその製造方法を提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載の発明は、
上面側及び下面側を有するフレームと、複数の梁部及び
中央部を有して成る撓み部であって、該梁部は前記フレ
ームの内縁部の少なくとも一部分と前記中央部との間で
延在し、前記梁部と前記中央部とが一体につながってい
る撓み部と、前記中央部に懸架支持されている重り部
と、前記フレームの下面側を支持し、内側側面が前記重
り部の側面と切り込み部を隔てて向かい合う支持部材
と、前記重り部と前記梁部との間に形成された切り込み
溝と、前記撓み部で発生する歪みを電気信号に変換して
加速度を検出する加速度検出部とを有し、前記切り込み
部と前記切り込み溝と連通している半導体加速度センサ
であって、前記重り部及び前記支持部材とは半導体基板
を用いて構成され、前記撓み部及び前記フレームは前記
半導体基板上に設けたエピタキシャル層を用いて構成さ
れ、前記切り込み溝は多孔質シリコン層を除去すること
により形成され、前記切り込み部が第一の離間部と該第
一の離間部よりも前記梁部に近い第二の離間部とで構成
され、前記第一の離間部における前記重り部の外周縁と
前記支持部材の内周側面との成す角度が、前記第二の離
間部における前記重り部の外周縁と前記支持部材の内周
側面との成す角度よりも小さくなるようにしたことを特
徴とするものである。

【００１６】請求項２記載の発明は、請求項１記載の半
導体加速度センサにおいて、前記加速度検出部として、
撓みにより抵抗値が変化するピエゾ抵抗を用い、前記ピ
エゾ抵抗の抵抗値の変化を電気信号に変換することによ
り加速度を検出するようにしたことを特徴とするもので
ある。

【００１７】請求項３記載の発明は、請求項１記載の半
導体加速度センサにおいて、前記加速度検出部として、
略対向配置された電極を用い、加速度印加時の前記撓み
部および／または重り部の撓みを、前記電極により静電
容量の変化としてとらえて加速度を検出するようにした
ことを特徴とするものである。

【００１８】請求項４記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、機械的な研削により形
成するようにしたことを特徴とするものである。

【００１９】請求項５記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、高速に粒子を衝突させ
ることにより形成するようにしたことを特徴とするもの
である。

【００２０】請求項６記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、化学的な反応を用いる
ことにより形成するようにしたことを特徴とするもので
ある。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。

【００２２】＝実施の形態１＝ 図１は、本発明の一実施の形態に係る半導体加速度セン
サを示す概略断面図である。本実施の形態に係る半導体
加速度センサは、従来例として図１２に示す半導体加速
度センサにおいて、撓み部２及びフレーム１を半導体基
板の代わりにエピタキシャル層で形成し、切り込み溝７
を多孔質シリコン層をエッチング除去することにより形
成し、切り込み部８を第一の離間部８ａと第二の離間部
８ｂとで構成したものである。

【００２３】重り部３と支持部材４との間には、断面形
状の違いにより、撓み部２に遠い方から第一の離間部８
ａ及び第二の離間部８ｂが設けられている。ここで、第
一の離間部８ａは、第二の離間部８ｂよりも重り部３の
外周縁と支持部材４の内周側面との成す角度が小さくな
っている。

【００２４】図２は、半導体加速度センサを示す概略断
面図であり、（ａ）は切り込み部８を第一の離間部８ａ
及び第二の離間部８ｂで構成した場合を示す概略断面図
であり、（ｂ）は切り込み部８を第二の離間部８ｂのみ
で構成した場合を示す概略断面図である。図２から明ら
かなように、図２（ａ）と比較して図２（ｂ）のチップ
面上の支持部材４と重り部３とにより構成される開口部
８ｃの面積が大きくなってしまい、結果的にチップ面積
が大きくなる。また、第二の離間部８ｂに比べ第一の離
間部８ａの支持部材４の内周側面と重り部３の外周縁と
の成す角度が小さいため、図２（ａ）に示す本実施の形
態の半導体加速度センサの方が重り部３の体積が大きく
なり、センサの感度を高めることができる。

【００２５】本実施の形態においては、第一の離間部８
ａは第二の離間部８ｂよりも支持部材４の内周側面と重
り部３の周縁部との成す角度が小さくなっているので、
チップ面上の重り部３と支持部材４とにより構成される
開口部８ｃの面積を大きくすることなく、重り部３の体
積を大きくすることが可能となり、加速度センサのチッ
プ面積を大きくすることなくセンサの感度を高めること
ができる。

【００２６】また、多孔質シリコン層は、不純物犠牲層
の選択性（150倍程度）よりも高い選択性が得られるた
め、切り込み溝７を多孔質シリコン層のエッチング除去
により形成することにより、良好なビーム形状（梁部２
ｂ）が得られ、高感度化を図ることができる。

【００２７】なお、本実施の形態においては、離間部の
断面積の形状を２種類（第一の離間部８ａ及び第二の離
間部８ｂ）に限定しているが、これに限定されるもので
はなく、第二の離間部８ｂの支持部材４の内周側面と重
り部３の外周縁との成す角度よりも小さいものであれ
ば、複数の離間部を設けるようにしても良い。

【００２８】以下において、本実施の形態に係る半導体
加速度センサの製造工程について、図面に基づき説明す
る。図３は、本実施の形態に係る半導体加速度センサの
製造工程を示す概略断面図である。なお、本実施の形態
に用いる半導体基板１１の不純物濃度としては、1×10
¹⁷cm^-3以下のものが望ましく、厚みは従来基板よりも厚
めのものが良い。

【００２９】先ず、半導体基板１１の一主表面上に熱酸
化等によりシリコン酸化膜（図示せず）を形成し、半導
体基板１１の略四角状の中央部を外囲した箇所のシリコ
ン酸化膜を、フォトリソグラフィ技術及びエッチング技
術を用いてエッチング除去することにより、開口部（図
示せず）を形成する。なお、中央部の形状は、特に限定
されず、例えば円形，楕円形，矩形（長方形，正方形）
であって良い。

【００３０】続いて、開口部が形成されたシリコン酸化
膜をマスクとして、ボロン（Ｂ）等のｐ型不純物をデポ
ジション及び熱拡散またはイオン注入及びアニール処理
を行うことによりｐ＋型埋込犠牲層を形成し、フッ酸
（HF）溶液等の強酸を含んだ電解溶液を用いた陽極化成
法によりｐ＋型埋込犠牲層を多孔質化して多孔質シリコ
ン層７ａを形成し、シリコン酸化膜をエッチング除去す
る。

【００３１】なお、本実施形態においては、ｐ＋型埋込
犠牲層を半導体基板１１に形成するようにしたが、リン
（Ｐ）等のｎ型不純物をデポジション及び熱拡散または
イオン注入及びアニール処理を行うことによりｎ＋型埋
込犠牲層を形成し、ｎ＋型埋込犠牲層を多孔質化して多
孔質シリコン層７ａを形成するようにしても良い。

【００３２】また、本実施形態においては、ｐ＋型埋込
犠牲層を形成した後に、陽極化成法によりｐ＋型埋込犠
牲層を多孔質化するようにしたが、半導体基板１１を直
接、陽極化成法を用いて多孔質化するようにしてもよ
い。

【００３３】また、ｐ＋型埋込犠牲層は、中央部の外縁
の全体から延びてその部分を完全に包囲するようになっ
ていても、あるいは外縁の一部分から延びても良い。全
体から延びる場合は、ｐ＋型埋込犠牲層は環状形態であ
って良く、例えば中央部が円形であり、ｐ＋型埋込犠牲
層がそれと同心の円により形成される同心円と中心部と
の間の環状部分であったり、中央部が内側正方形であ
り、ｐ＋型埋込犠牲層がそれと同心かつ向きが同じ外側
正方形により形成され、内側正方形と外側正方形との間
の環状部分であって良い。また、ｐ＋型埋込犠牲層は、
円形の中央部と外側正方形との間の部分またはその逆の
組み合わせにより形成される部分であっても良く、更
に、正方形の代わりに長方形を、円形の変わりに楕円形
を用いても良い。

【００３４】また、ｐ＋型埋込犠牲層が、中心部の外縁
の一部分から延びる場合、ｐ＋型埋込犠牲層は、中央部
の周囲で等しい角度（例えば９０゜）の間隔で離れた実
質的に長尺の層であって良く、９０゜の場合、ｐ＋型埋
込犠牲層は中央部において相互に対向する４本のビーム
形態（即ち、中央部で十字に交差する形態）となる。換
言すれば、ｐ＋型埋込犠牲層は中央部から放射状に延び
て良く、その数は限定されない。

【００３５】ここで、陽極化成法を用いて多孔質シリコ
ン層７ａを形成する方法について説明する。図４は、本
実施形態に係る多孔質シリコン層７ａの形成装置を示す
概略断面図である。電解槽１４内に、電極１５ａ，１５
ｂが対向して配置され、電極１５ａ，１５ｂは、外部直
流電源（図示せず）に接続されている。また、電解槽１
４内にはフッ酸（ＨＦ）溶液等の強酸を含んだ電解溶液
１６が満たされ、電極１５ａ，１５ｂ間には基板固定治
具１７により、一主表面に所定形状にパターニングされ
たシリコン酸化膜１３が形成された半導体基板１１が配
置されている。

【００３６】そして、電極１５ａ，１５ｂに電圧を印加
して電極１５ａを陰極、電極１５ｂを陽極にすること
で、電解溶液１６においてフッ素イオンが発生し、フッ
素イオンがｐ＋型埋込犠牲層を溶解して多孔質シリコン
層７ａが形成される。

【００３７】次に、半導体基板１１の多孔質シリコン層
７ａ形成面側（以下、この面側を表面という）に、加速
度印加時に撓む撓み部２に相当する厚さでｎ型のエピタ
キシャル層１２を形成する（図３（ａ））。なお、エピ
タキシャル成長によりエピタキシャル層１２を形成する
ことにより、厚み制御が簡単で精度良く形成することが
できる。

【００３８】次に、所定形状にパターニングされたフォ
トレジスト（図示せず）をマスクとしてエピタキシャル
層１２の撓み部２に対応する箇所にボロン（Ｂ）等のｐ
型不純物をデポジション及び熱拡散またはイオン注入及
びアニール処理を行うことにより、撓み部２の撓みによ
る抵抗変化を電気信号に変換するピエゾ抵抗５を形成
し、ｐ型不純物をデポジション及び熱拡散またはイオン
注入及びアニール処理を行うことにより、ピエゾ抵抗５
と電気的に接続した拡散配線６を形成し、プラズマアッ
シング等によりフォトレジストを除去する（図３
（ｂ））。

【００３９】次に、エピタキシャル層１２の表面及び半
導体基板１１の二主表面上に、シリコン窒化膜やシリコ
ン酸化膜等の保護膜９を形成し、半導体基板１１の二主
表面上の保護膜９をフォトリソグラフィ技術及びエッチ
ング技術を用いて所定形状にパターニングする。この
時、重り部３の外周縁に該当する個所の保護膜９がエッ
チング除去されて、開口部が形成される。そして、機械
的な研削により半導体基板１１の二主表面を、半導体基
板１１の深さ方向の略中央まで研削し、第一の離間部８
ａを形成する（図３（ｃ））。なお、機械的な研削とし
ては、ここではダイシングソーを用いている。また、第
一の離間部８ａの幅は、次行程の第二の離間部８ｂを形
成するのに必要な幅を確保するようにする。

【００４０】次に、パターニングされた保護膜９をマス
クとして、水酸化カリウム（KOH）溶液等のアルカリ系
のエッチャントを用いて異方性エッチングを行うことに
より多孔質シリコン層７ａに達する第二の離間部８ｂを
形成して、重り部３及び支持部材４を形成する（図３
（ｄ））。

【００４１】次に、拡散配線６上の所望の箇所の保護膜
９をエッチング除去した後、スパッタリング等によりア
ルミニウム（Al）や金（Au）やクロム（Cr）等のメタル
層を形成し、所定形状にパターニングしてメタル配線１
０を形成する（図３（ｅ））。なお、メタル層として、
Alを用いた場合にはシンタリング等の熱処理を行うこと
が望ましい。

【００４２】最後に、第一の離間部８ａ及び第二の離間
部８ｂからエッチャントを導入して、全方向にてエッチ
ングする等方性エッチング、例えば、でもって多孔質シ
リコン層７ａをエッチング除去して切り込み溝７を形成
し、エピタキシャル層１２の所望の箇所をエッチング除
去することにより、中央部２ａ及び梁部２ｂを有する撓
み部２とフレーム１とを形成し、半導体基板１１の二主
表面の保護膜９をエッチング除去する（図３（ｆ））。
なお、ここでの等方性エッチングのエッチャントとして
は、フッ酸等から成る酸性溶液（５０％フッ酸水溶液：
６９％硝酸水溶液：酢酸＝１：１〜３：８の体積基準）
を用いた。

【００４３】このとき、等方性エッチングのエッチング
速度は、不純物濃度の低い半導体基板１１及びエピタキ
シャル層１２に比較して多孔質シリコン層７ａの方が速
く（150倍以上）、選択的にエピタキシャル層４のみが
残ることになり、多孔質シリコン層７ａのみを選択的に
除去することができる。

【００４４】従って、本製造工程によれば、重り部３の
周縁部と支持部材４の内周側面とで半導体基板１１の二
主表面に構成される開口部８ｃの面積を大きくすること
なく、重り部３の体積を大きくすることが可能となり、
半導体加速度センサのチップ面積を大きくすることな
く、センサの感度を高めることができる。

【００４５】また、切り込み溝７を多孔質シリコン層７
ａのエッチング除去により形成するようにしているの
で、選択性により多孔質シリコン層７ａのエッチング除
去の際に、エピタキシャル層１２が殆どエッチングされ
ることがなく、精度良く撓み部２を形成することができ
る。

【００４６】また、異なる製造工程について説明する。
図５は、本発明の他の実施の形態に係る半導体加速度セ
ンサの製造工程を示す概略断面図である。本製造工程
は、図３に示す製造工程において、機械的な研削に代え
て、高速に粒子を衝突させることにより第一の離間部８
ａを形成するものである。この場合、半導体基板１１の
二主表面の保護膜９の代わりに、フィルムレジストやフ
ォトレジスト等のレジストマスク１８が用いられる。な
お、その他の製造工程については、図３に示す製造工程
と略同様である。

【００４７】ここで、高速に粒子を衝突させる手法とし
ては、ここではサンドブラスト法を用いている。サンド
ブラスト法は、細かな粒子の砂を高圧で試料に吹き付け
ることにより試料を削り取るというものである。

【００４８】従って、図３に示す機械的な研削の場合、
切り込みによる溝を支持部材４にも形成してしまうのに
対し、本製造工程によれば、支持部材４に溝を形成する
ことなく、第一の離間部８ａを形成することができる。

【００４９】なお、図３に示す製造工程において、機械
的な研削に代えて、化学的な反応、例えば、反応性イオ
ンエッチング（RIE：Reactive Ion Etching）を用い
ることにより第一の離間部８ａを形成しても良い。この
場合、図３に示す機械的な研削では、切り込みによる溝
を支持部材４にも形成してしまうのに対し、本製造工程
によれば、支持部材４に溝を形成することなく第一の離
間部８ａを形成することができるとともに、図５に示す
サンドブラスト法の場合、サイドにも削られるのに対
し、本製造工程によればサイドにエッチングされること
がなく、より重り部３の体積を大きくして、センサの感
度を高めることができる。

【００５０】＝実施の形態２＝ 図６は、本発明の他の実施形態に係る半導体加速度セン
サの一部破断した状態を示す概略斜視図であり、図７
は、本実施形態に係る半導体加速度センサの上面から見
た状態を示す概略平面図であり、図８は、本実施形態に
係る半導体加速度センサの図７のＡ−Ａ’での製造工程
を示す概略断面図であり、図９は、本実施形態に係る半
導体加速度センサの図７のＢ−Ｂ’での製造工程を示す
概略断面図であり、図１０は、本実施形態に係る半導体
加速度センサの図７のＣ−Ｃ’での製造工程を示す概略
断面図である。先ず、半導体基板１１の一主表面に熱酸
化等によりシリコン酸化膜１３を形成し、シリコン酸化
膜１３のエッチングを行うことにより、半導体基板１１
の略四角状の中央部の外縁から外側方向に延在し、等し
い角度（９０゜）の間隔で離れた実質的に長尺の開口部
１３ａを形成する。

【００５１】なお、開口部１３ａを前記中央部を外囲す
る箇所に形成するようにしても良い。

【００５２】続いて、開口部１３ａが形成されたシリコ
ン酸化膜１３をマスクとして、ボロン（Ｂ）等のｐ型不
純物をデポジション及び熱拡散またはイオン注入及びア
ニール処理を行うことによりｐ＋型埋込犠牲層を形成
し、フッ酸（ＨＦ）溶液等の強酸を含んだ電解溶液を用
いた陽極化成法によりｐ＋型埋込犠牲層を多孔質化して
多孔質シリコン層７ａを形成し（図８（ａ），図９
（ａ），図１０（ａ））、シリコン酸化膜１３をエッチ
ング除去する。

【００５３】なお、本実施形態においては、ｐ＋型埋込
犠牲層を半導体基板１１に形成するようにしたが、リン
（Ｐ）等のｎ型不純物をデポジション及び熱拡散または
イオン注入及びアニール処理を行うことによりｎ＋型埋
込犠牲層を形成し、ｎ＋型埋込犠牲層を多孔質化して多
孔質シリコン層７ａを形成するようにしても良い。

【００５４】また、本実施形態においては、ｐ＋型埋込
犠牲層を形成した後に、陽極化成法によりｐ＋型埋込犠
牲層を多孔質化するようにしたが、半導体基板１１を直
接、陽極化成法を用いて多孔質化するようにしてもよ
い。

【００５５】また、ｐ＋型埋込犠牲層は、前記中央部の
外縁の全体から延びてその部分を完全に包囲するように
なっていても、あるいは外縁の一部分から延びても良
い。全体から延びる場合は、ｐ＋型埋込犠牲層は環状形
態であって良く、例えば中央部が円形であり、ｐ＋型埋
込犠牲層がそれと同心の円により形成される同心円と中
心部との間の環状部分であったり、中央部が内側正方形
であり、ｐ＋型埋込犠牲層がそれと同心かつ向きが同じ
外側正方形により形成され、内側正方形と外側正方形と
の間の環状部分であって良い。また、ｐ＋型埋込犠牲層
は、円形の中央部と外側正方形との間の部分またはその
逆の組み合わせにより形成される部分であっても良く、
更に、正方形の代わりに長方形を、円形の変わりに楕円
形を用いても良い。

【００５６】また、ｐ＋型埋込犠牲層が、中心部の外縁
の一部分から延びる場合、ｐ＋型埋込犠牲層は、中央部
の周囲で等しい角度（例えば９０゜）の間隔で離れた実
質的に長尺の層であって良く、９０゜の場合、ｐ＋型埋
込犠牲層は中央部において相互に対向する４本のビーム
形態（即ち、中央部で十字に交差する形態）となる。換
言すれば、ｐ＋型埋込犠牲層は中央部から放射状に延び
て良く、その数は限定されない。

【００５７】次に、半導体基板１１の一主表面上に、加
速度印加時に撓む撓み部２に相当する厚さでｎ型のエピ
タキシャル層１２を形成し、両面に減圧ＣＶＤ法，パイ
ロジェニック酸化等によりシリコン酸化膜２５を形成
し、減圧ＣＶＤ法等によりシリコン酸化膜２５上にシリ
コン窒化膜２６を形成し、半導体基板１１の二主表面
の、重り部３の外周縁に対応する箇所のシリコン酸化膜
２５／シリコン窒化膜２６をエッチング除去することに
より、開口部２７を形成する（図８（ｂ），図９
（ｂ），図１０（ｂ））。

【００５８】なお、本実施形態においては、シリコン酸
化膜２５／シリコン窒化膜２６を形成するようにした
が、これに限定される必要はなく、シリコン酸化膜２５
またはシリコン窒化膜２６のみ形成しても良い。但し、
シリコン酸化膜２５／シリコン窒化膜２６を形成するこ
とにより、各膜の内部応力を圧縮，引っ張り（または
逆）として梁部２ｂの反りを低減することが可能とな
る。

【００５９】次に、機械的な研削により半導体基板１１
の二主表面を、半導体基板１１の深さ方向の略中央まで
研削し、第一の離間部８ａを形成する。なお、機械的な
研削としては、ここではダイシングソーを用いている。
また、第一の離間部８ａの幅は、次行程の第二の離間部
８ｂを形成するのに必要な幅を確保するようにする。

【００６０】次に、開口部２７が形成されたシリコン酸
化膜２５／シリコン窒化膜２６をマスクとして、水酸化
カリウム（KOH）溶液等のアルカリ系のエッチャントを
用いて異方性エッチングを行うことにより多孔質シリコ
ン層７ａに達する第二の離間部８ｂを形成して、重り部
３及び支持部材４を形成する（図８（ｃ），図９
（ｃ））。

【００６１】次に、第一の離間８ａ，第二の離間部８ｂ
からエッチャントを導入して、全方向にてエッチングす
る等方性エッチングでもって多孔質シリコン層７ａを除
去して切り込み溝７を形成するとともに、エピタキシャ
ル層１２から成る枠状のフレーム１と、フレーム１に支
持されたエピタキシャル層１２から成る十字形状の撓み
部２と、撓み部２の中央部２ａにネック部３ａが支持さ
れた半導体基板１１から成る重り部３と、重り部３を囲
むとともにフレーム１の下面側（半導体基板１１とエピ
タキシャル層１２との接合面側）を支持する半導体基板
１１から成る支持部材４とを形成する。

【００６２】このとき、等方性エッチングのエッチング
速度は、不純物濃度の低いエピタキシャル層１２に比較
して多孔質シリコン層７ａの方が速く、選択的にエピタ
キシャル層１２のみが残ることになり、多孔質シリコン
層７ａのみを選択的に除去することができる。ここで、
多孔質シリコン層７ａを用いた場合、半導体基板１１や
エピタキシャル層１２と比較して約150倍以上の選択性
が得られる。

【００６３】なお、本実施形態においては、等方性エッ
チングを行うエッチャントとしてフッ酸等から成る酸性
溶液を使用している。

【００６４】次に、表面側のシリコン窒化膜２６上にメ
タル配線２０，上部ストッパ接合電極２１，可動電極２
２及び電極パッド２３を金（AU）やアルミニウム（Al）
等で形成する（図８（ｄ），図９（ｄ），図１０
（ｃ））。この時、下地層との密着性を高めるためクロ
ム（Cr）膜等を介してメタル配線２０，上部ストッパ接
合電極２１，可動電極２２及び電極パッド２３を形成し
ても良い。また、メタル配線２０，上部ストッパ接合電
極２１，可動電極２２及び電極パッド２３のパターニン
グ方法として、蒸着またはスパッタリング等を行うこと
によりメタル層を形成し、フォトリソグラフィ技術及び
エッチング技術を用いて所定形状にパターニングする方
法や、予めメタル配線２０，上部ストッパ接合電極２
１，可動電極２２及び電極パッド２３形成個所以外にレ
ジスト等を形成した後、蒸着またはスパッタリング等を
行うことにより金属層を形成し、レジスト等を除去する
方法、所謂リフトオフ法等がある。

【００６５】次に、表面側にクロム膜，シリコン窒化
膜，フッ素樹脂等の配線保護膜２８を形成し、梁部２ｂ
に隣接する箇所及びフレーム１の内側側面の内、梁部２
ｂ形成箇所を除いた箇所に開口部２８ａを形成する（図
８（ｅ），図９（ｅ），図１０（ｄ））。

【００６６】次に、開口部２８ａが形成された配線保護
膜２８をマスクとして、RIE等によりスリット１９を形
成する。この時、梁部２ｂに隣接する箇所のスリット１
９は、切り込み溝７にまで達するまで形成され、フレー
ム１の内側側面のスリット１９は、第二の離間部８ｂに
達するまで形成される。

【００６７】なお、本実施形態においては、梁部２ｂに
隣接する箇所及びフレーム１の内側側面のスリット１９
を同時に形成するようにしたが、これに限定される必要
はなく、フレーム１の内側側面のスリット１９を形成し
た後に、梁部２ｂに隣接する箇所のスリット１９を形成
（またはその逆）するようにしてもよい。但し、フレー
ム１の内側側面のスリット１９を形成した後に、梁部２
ｂに隣接する箇所のスリット１９を形成するようにすれ
ば、切り込み溝７がRIE等によりエッチングされること
がない。

【００６８】また、本実施形態においては、多孔質シリ
コン層７ａをエッチング除去した後に、スリット１９を
形成するようにしたが、これに限定される必要はなく、
スリット１９を形成した後に多孔質シリコン層７ａをエ
ッチング除去するようにしても良い。

【００６９】また、エピタキシャル層１２のスリット１
９形成箇所に、ｐ型あるいはｎ型不純物のデポジション
及び熱拡散またはイオン注入及びアニール処理により、
予め多孔質シリコン層７ａに連接する高濃度連接層を形
成するようにすれば、さらに精度良くスリット１９を形
成することができる。

【００７０】ここで、梁部２ｂと撓み部２の中央部２ａ
との境界及び梁部２ｂとフレーム１との境界は、応力の
集中を避けるためにエッジが曲線（アール）形状となる
スリット１９を形成することが望ましい。

【００７１】最後に、表面の配線保護膜２８及び裏面の
シリコン酸化膜２５／シリコン窒化膜２６をエッチング
により除去し（図８（ｆ），図９（ｆ），図１０
（ｅ））、重り部３に対応する箇所に凹部２４ａを有す
る下部ストッパ２４を陽極接合等により支持部材４に接
合し、重り部３に対応する箇所に凹部２９ａを有し、可
動電極２２に対向するように形成された固定電極３０を
有する上部ストッパ２９を上部ストッパ接合電極２１に
陽極接合等により接合する（図８（ｇ），図９（ｇ），
図１０（ｆ））。ここで、上部ストッパ２９には、固定
電極３０及び電極パッド２３とコンタクトをとるための
コンタクトホール３１が形成されている。

【００７２】なお、本実施形態においては、スリット１
９を形成した後に下部ストッパ２４を支持部材４に接合
するようにしたが、これに限定される必要はなく、下部
ストッパ２４を支持部材４に接合した後にスリット１９
を形成するようにしても良い。

【００７３】また、本実施形態においては、図６，図７
に示すように、梁部２ｂに隣接する箇所及びフレーム１
の内側側面の内、梁部２ｂ形成箇所を除いた箇所にスリ
ット１９を形成するようにしたが、これに限定される必
要はなく、例えば、図１１に示すように、撓み部２とフ
レーム１との間のエピタキシャル層１２をエッチング除
去してスリットを形成するようにしても良い。この場
合、可動電極２２は、重り部３の上面側（エピタキシャ
ル層１２形成面側）に形成されることになる。但し、エ
ピタキシャル層１２を、重り部３の一部とすることによ
り、重り部３の体積を大きくすることができ、感度をさ
らに増すことができる。

【００７４】従って、本実施の形態においても、実施の
形態１と同様の効果が得られる。また、本実施の形態に
おいては、静電容量の変化により加速度を検出するよう
にしているので、実施の形態１に比べて、ピエゾ抵抗
５，拡散配線６，コンタクトホール形成等の工程が不要
となり、プロセスを簡略化することができる。また、感
度設定が可動電極２２と固定電極３０とのギャップで調
整可能となる。さらに、ピエゾ抵抗５では感度が温度に
より変動するが、容量型では感度が温度により変動せ
ず、感度温度特性が良好となる。

【００７５】なお、本実施形態においては、第一の離間
部８ａを機械的な研削により形成するようにしたが、こ
れに限定されるものではなく、高速に粒子を衝突させた
り、化学的な反応を用いて形成するようにしても良い。

【００７６】また、上述の全ての実施の形態において
は、４本の梁部２ｂを形成する場合について説明した
が、これに限定されるものではなく、８本梁，１２本梁
等何本の梁部を形成しても良い。

【００７７】また、上述の全ての実施の形態において、
メタル配線を、重り部３の重心を通り、センサに垂直な
中心線に対して回転対称に配置するようにすれば、４本
の梁部２ｂ上に均等にメタル配線が形成されることにな
り、熱歪みが均等に加わり、オフセットの生じにくい構
造とすることができる。

【００７８】

【発明の効果】請求項１記載の発明は、上面側及び下面
側を有するフレームと、複数の梁部及び中央部を有して
成る撓み部であって、該梁部は前記フレームの内縁部の
少なくとも一部分と前記中央部との間で延在し、前記梁
部と前記中央部とが一体につながっている撓み部と、前
記中央部に懸架支持されている重り部と、前記フレーム
の下面側を支持し、内側側面が前記重り部の側面と切り
込み部を隔てて向かい合う支持部材と、前記重り部と前
記梁部との間に形成された切り込み溝と、前記撓み部で
発生する歪みを電気信号に変換して加速度を検出する加
速度検出部とを有し、前記切り込み部と前記切り込み溝
と連通している半導体加速度センサであって、前記重り
部及び前記支持部材とは半導体基板を用いて構成され、
前記撓み部及び前記フレームは前記半導体基板上に設け
たエピタキシャル層を用いて構成され、前記切り込み溝
は多孔質シリコン層を除去することにより形成され、前
記切り込み部が第一の離間部と該第一の離間部よりも前
記梁部に近い第二の離間部とで構成され、前記第一の離
間部における前記重り部の外周縁と前記支持部材の内周
側面との成す角度が、前記第二の離間部における前記重
り部の外周縁と前記支持部材の内周側面との成す角度よ
りも小さくなるようにしたので、チップ面積を大きくす
ることなく重り部の体積を大きくすることができ、ま
た、切り込み溝を多孔質シリコン層をエッチング除去す
ることにより形成しているので、精度良く撓み部を形成
することができ、チップ面積を大きくすることなく感度
を高めることのできる半導体加速度センサを提供するこ
とができた。

【００７９】請求項２記載の発明は、請求項１記載の半
導体加速度センサにおいて、前記加速度検出部として、
撓みにより抵抗値が変化するピエゾ抵抗を用い、前記ピ
エゾ抵抗の抵抗値の変化を電気信号に変換することによ
り加速度を検出するようにしたので、請求項１記載の発
明と同様の効果が得られる。

【００８０】請求項３記載の発明は、請求項１記載の半
導体加速度センサにおいて、前記加速度検出部として、
略対向配置された電極を用い、加速度印加時の前記撓み
部および／または重り部の撓みを、前記電極により静電
容量の変化としてとらえて加速度を検出するようにした
ので、請求項１記載の発明の効果に加えて、感度温度特
性が良好となるとともに、ピエゾ抵抗を形成する場合に
比べ、プロセスを簡略化することができ、また、感度設
定が電極間ギャップにより容易に調整ができる。

【００８１】請求項４記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、機械的な研削により形
成するようにしたので、請求項１乃至請求項３のいずれ
かに記載の効果と同様の効果が得られる。

【００８２】請求項５記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、高速に粒子を衝突させ
ることにより形成するようにしたので、請求項１乃至請
求項３のいずれかに記載の効果に加えて、支持部材に溝
を形成することなく第一の離間部を形成することができ
る。

【００８３】請求項６記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体加速度センサの製造方法
であって、前記第一の離間部を、化学的な反応を用いる
ことにより形成するようにしたので、請求項１乃至請求
項３のいずれかに記載の効果に加えて、支持部材に溝を
形成することなく第一の離間部を形成することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体加速度セン
サを示す概略断面図である。

【図２】半導体加速度センサを示す概略断面図であり、
（ａ）は切り込み部を第一の離間部及び第二の離間部で
構成した場合を示す概略断面図であり、（ｂ）は切り込
み部を第二の離間部のみで構成した場合を示す概略断面
図である。

【図３】本実施の形態に係る半導体加速度センサの製造
工程を示す概略断面図である。

【図４】本実施形態に係る多孔質シリコン層の形成装置
を示す概略断面図である。

【図５】本発明の他の実施の形態に係る半導体加速度セ
ンサの製造工程を示す概略断面図である。

【図６】本発明の他の実施形態に係る半導体加速度セン
サの一部破断した状態を示す概略斜視図である。

【図７】本実施形態に係る半導体加速度センサの上面か
ら見た状態を示す概略平面図である。

【図８】本実施形態に係る半導体加速度センサの図７の
Ａ−Ａ’での製造工程を示す概略断面図である。

【図９】本実施形態に係る半導体加速度センサの図７の
Ｂ−Ｂ’での製造工程を示す概略断面図である。

【図１０】本実施形態に係る半導体加速度センサの図７
のＣ−Ｃ’での製造工程を示す概略断面図である。

【図１１】本発明の他の実施形態に係る半導体加速度セ
ンサの一部破断した状態を示す概略斜視図である。

【図１２】従来例に係る半導体加速度センサを示す概略
斜視図である。

【図１３】従来例に係る半導体加速度センサを示す概略
断面図である。

【図１４】従来例に係る半導体加速度センサの製造工程
を示す概略断面図である。

【符号の説明】

１ フレーム ２ 撓み部 ２ａ 中央部 ２ｂ 梁部 ３ 重り部 ３ａ ネック部 ４ 支持部材 ５ ピエゾ抵抗 ６ 拡散配線 ７ 切り込み溝 ７ａ 多孔質シリコン層 ８ 切り込み部 ８ａ 第一の離間部 ８ｂ 第二の離間部 ８ｃ 開口部 ９ 保護膜 １０ メタル配線 １１ 半導体基板 １２ エピタキシャル層 １３ シリコン酸化膜 １３ａ 開口部 １４ 電解槽 １５ａ，１５ｂ 電極 １６ 電解溶液 １７ 基板固定治具 １８ レジストマスク １９ スリット ２０ メタル配線 ２１ 上部ストッパ接合電極 ２２ 可動電極 ２３ 電極パッド ２４ 下部ストッパ ２４ａ 凹部 ２５ シリコン酸化膜 ２６ シリコン窒化膜 ２７ 開口部 ２８ 配線保護膜 ２８ａ 開口部 ２９ 上部ストッパ ２９ａ 凹部 ３０ 固定電極 ３１ コンタクトホール ３２ 半導体基板

Claims (6)

【特許請求の範囲】
1. 【請求項１】 上面側及び下面側を有するフレームと、
   複数の梁部及び中央部を有して成る撓み部であって、該
   梁部は前記フレームの内縁部の少なくとも一部分と前記
   中央部との間で延在し、前記梁部と前記中央部とが一体
   につながっている撓み部と、前記中央部に懸架支持され
   ている重り部と、前記フレームの下面側を支持し、内側
   側面が前記重り部の側面と切り込み部を隔てて向かい合
   う支持部材と、前記重り部と前記梁部との間に形成され
   た切り込み溝と、前記撓み部で発生する歪みを電気信号
   に変換して加速度を検出する加速度検出部とを有し、前
   記切り込み部と前記切り込み溝と連通している半導体加
   速度センサであって、前記重り部及び前記支持部材とは
   半導体基板を用いて構成され、前記撓み部及び前記フレ
   ームは前記半導体基板上に設けたエピタキシャル層を用
   いて構成され、前記切り込み溝は多孔質シリコン層を除
   去することにより形成され、前記切り込み部が第一の離
   間部と該第一の離間部よりも前記梁部に近い第二の離間
   部とで構成され、前記第一の離間部における前記重り部
   の外周縁と前記支持部材の内周側面との成す角度が、前
   記第二の離間部における前記重り部の外周縁と前記支持
   部材の内周側面との成す角度よりも小さくなるようにし
   たことを特徴とする半導体加速度センサ。
2. 【請求項２】 前記加速度検出部として、撓みにより抵
   抗値が変化するピエゾ抵抗を用い、前記ピエゾ抵抗の抵
   抗値の変化を電気信号に変換することにより加速度を検
   出するようにしたことを特徴とする請求項１記載の半導
   体加速度センサ。
3. 【請求項３】 前記加速度検出部として、略対向配置さ
   れた電極を用い、加速度印加時の前記撓み部および／ま
   たは重り部の撓みを、前記電極により静電容量の変化と
   してとらえて加速度を検出するようにしたことを特徴と
   する請求項１記載の半導体加速度センサ。
4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
   の半導体加速度センサの製造方法であって、前記第一の
   離間部を、機械的な研削により形成するようにしたこと
   を特徴とする半導体加速度センサの製造方法。
5. 【請求項５】 請求項１乃至請求項３のいずれかに記載
   の半導体加速度センサの製造方法であって、前記第一の
   離間部を、高速に粒子を衝突させることにより形成する
   ようにしたことを特徴とする半導体加速度センサの製造
   方法。
6. 【請求項６】 請求項１乃至請求項３のいずれかに記載
   の半導体加速度センサの製造方法であって、前記第一の
   離間部を、化学的な反応を用いることにより形成するよ
   うにしたことを特徴とする半導体加速度センサの製造方
   法。