JP2000049460A - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JP2000049460A JP2000049460A JP21679498A JP21679498A JP2000049460A JP 2000049460 A JP2000049460 A JP 2000049460A JP 21679498 A JP21679498 A JP 21679498A JP 21679498 A JP21679498 A JP 21679498A JP 2000049460 A JP2000049460 A JP 2000049460A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- copper
- conductor
- powder
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、少なくとも有機樹
脂を含有する絶縁基板と、導電性ペーストを充填してな
るバイアホール導体を具備する配線基板において、バイ
アホール導体の低抵抗化と接続信頼性の改良に関するも
のである。The present invention relates to a wiring board having at least an insulating substrate containing an organic resin and a via-hole conductor filled with a conductive paste. It is related to the improvement of.
【0002】[0002]
【従来技術】近年、エポキシ樹脂、フェノール樹脂等の
熱硬化性樹脂を含む絶縁基板の表面に導体配線層を形成
した、いわゆるプリント基板が回路基板や半導体素子を
搭載したパッケージ等に適用されている。このようなプ
リント基板において導体配線層を形成する方法として
は、絶縁基板の表面に銅箔を接着した後、これをエッチ
ングして配線回路を形成する方法、または配線回路に形
成された銅箔を絶縁基板に転写する方法、絶縁基板の表
面に金属メッキ法によって回路を形成する方法等が用い
られている。2. Description of the Related Art In recent years, a so-called printed circuit board having a conductor wiring layer formed on the surface of an insulating board containing a thermosetting resin such as an epoxy resin or a phenol resin has been applied to a package or the like on which a circuit board or a semiconductor element is mounted. . As a method of forming a conductor wiring layer on such a printed circuit board, a method of forming a wiring circuit by bonding a copper foil to the surface of an insulating substrate and then etching the same, or a method of forming a copper foil on a wiring circuit A method of transferring to an insulating substrate, a method of forming a circuit on a surface of the insulating substrate by a metal plating method, and the like are used.
【0003】また、配線の多層化に伴い、異なる層間の
導体配線層をバイアホール導体によって電気的に接続す
ることも行われている。このバイアホール導体は多層配
線基板の絶縁基板の所定の箇所にドリル等でバイアホー
ルを開けた後に、バイアホール内の内壁にメッキ等を施
すのが一般的である。[0003] Further, with the increase in the number of wiring layers, conductor wiring layers between different layers are also electrically connected by via-hole conductors. In general, the via-hole conductor is formed by drilling a via-hole in a predetermined portion of an insulating substrate of a multilayer wiring board with a drill or the like, and then plating the inner wall in the via-hole.
【0004】ところが、上記のような方法では化学的な
メッキ処理を施すのに用いられる薬品が高価であり、処
理時間も長いなど生産性と経済性に難がある。また、内
壁にメッキを施したバイアホール導体は、多層構造にお
ける任意の層間に形成することが難しく、導体配線層の
密度を向上できないという問題がある。[0004] However, in the above-mentioned method, the chemicals used for performing the chemical plating treatment are expensive and the processing time is long. In addition, via-hole conductors whose inner walls are plated are difficult to form between arbitrary layers in a multilayer structure, and there is a problem that the density of conductor wiring layers cannot be improved.
【0005】このような問題に対して、最近では導体配
線層を、銀、銅、ハンダなどの金属粉末と熱硬化性樹脂
や活性剤とを混合した導体ペーストを用い、これを絶縁
基板の表面に塗布したり、バイアホール内に充填し、積
層して多層化する方法が、特許第2603053号、特
公平5−39360、特開昭55−160072等にて
提案されている。To cope with such a problem, recently, a conductor wiring layer is formed by using a conductor paste obtained by mixing a metal powder such as silver, copper, solder, etc. with a thermosetting resin or an activator, and using the conductor paste on the surface of an insulating substrate. Or a method of filling in via holes and laminating to form a multilayer is proposed in Japanese Patent No. 2603053, Japanese Patent Publication No. 5-39360, Japanese Patent Application Laid-Open No. 55-160072, and the like.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、従来の
導体ペーストの充填によるバイアホール導体を形成する
方法では、導電性ペースト中の熱硬化性樹脂成分の量が
多く、またバイアホール導体中において金属粉末間の接
触性が充分でないために、バイアホール導体の導電率が
低いという問題があった。However, in the conventional method of forming a via-hole conductor by filling a conductive paste, the amount of the thermosetting resin component in the conductive paste is large, and the metal powder is contained in the via-hole conductor. There is a problem that the conductivity of the via-hole conductor is low due to insufficient contact between them.
【0007】このような問題に対して、ペースト中に銅
などの粉末とともに、Pb−Snなどの低融点半田を含
有させて銅粉末間を半田によって接続させてバイアホー
ル導体の導電率を高めることも提案されている。[0007] In order to solve such a problem, a paste containing a low melting point solder such as Pb-Sn together with a powder such as copper in the paste is used to connect the copper powders by solder to increase the conductivity of the via-hole conductor. Has also been proposed.
【0008】しかしながら、配線基板中のバイアホール
導体中にPb−Snなどの半田そのものが存在すると、
リフロー工程や信頼性試験時に配線基板が高温に加熱さ
れた場合に、バイアホール導体中の半田成分が溶融し
て、銅箔などからなる配線層とバイアホール導体との接
続状態が変化し、導電性が劣化するという問題があっ
た。However, if the solder itself such as Pb-Sn exists in the via-hole conductor in the wiring board,
When the wiring board is heated to a high temperature during the reflow process or reliability test, the solder component in the via-hole conductor melts, and the connection state between the wiring layer made of copper foil and the via-hole conductor changes, and the conductive state changes. There is a problem that the performance is deteriorated.
【0009】本発明はこのような欠点を解消し、少なく
とも有機樹脂を含有する絶縁基板を具備し、銅を含む導
電性ペーストの充填によって形成され、高導電率と高い
耐熱性を有し、導体配線層との高い接続信頼性を有する
バイアホール導体を具備する配線基板を提供することを
目的とするものである。The present invention solves such a drawback, and comprises an insulating substrate containing at least an organic resin, is formed by filling a conductive paste containing copper, has high conductivity and high heat resistance, and has It is an object of the present invention to provide a wiring board provided with a via-hole conductor having high connection reliability with a wiring layer.
【0010】[0010]
【課題を解決するための手段】本発明者は、バイアホー
ル導体の高導電率化について検討を重ねた結果、少なく
とも有機樹脂を含有する絶縁基板と、該絶縁基板の表面
および/または内部に形成された複数層の導体配線層
と、該導体配線層間を電気的に接続するために絶縁基板
内に設けられ、金属成分として少なくとも銅を含有する
金属粉末を充填してなるバイアホール導体とを具備する
配線基板に係わるものであって、そのバイアホール導体
中に錫(Sn)を含有せしめ、その量をSn/(Cu+
Sn)で表される重量比が0.25〜0.75となる割
合とするとともに、バイアホール導体中にCu3 Snの
金属間化合物を生成せしめることにより、バイアホール
導体の高導電率化と耐熱性を向上させることができ、こ
れによって、260℃で2分間保持後の耐熱試験後にお
いてもバイアホール導体の体積固有抵抗が1×10−4
Ω−cm以下の優れた耐熱性を付与することができる。The inventor of the present invention has conducted studies on increasing the conductivity of via-hole conductors. As a result, the present inventors have found that an insulating substrate containing at least an organic resin and a substrate formed on the surface and / or inside of the insulating substrate are provided. And a via-hole conductor provided in an insulating substrate for electrically connecting the conductor wiring layers and filled with a metal powder containing at least copper as a metal component. The via hole conductor contains tin (Sn), and the amount of Sn / (Cu +
By increasing the weight ratio represented by (Sn) to 0.25 to 0.75 and forming an intermetallic compound of Cu 3 Sn in the via-hole conductor, the conductivity of the via-hole conductor can be increased. The heat resistance can be improved, so that the volume resistivity of the via-hole conductor is 1 × 10 −4 even after the heat test after holding at 260 ° C. for 2 minutes.
Excellent heat resistance of Ω-cm or less can be provided.
【0011】また、前記バイアホール導体は、X線回折
測定において、2θ=57.5°付近に存在するCu
3 Snのピーク高さをH1 、2θ=60°付近に存在
するCu6 Sn5 のピーク高さをH2 とした時、H1 /
H2 が0.5以上である場合にはさらに優れた耐熱性を
具備することができる。[0011] In the X-ray diffraction measurement, the via-hole conductor is formed of a Cu existing at about 2θ = 57.5 °.
When the peak height of 3 Sn is H 1 and the peak height of Cu 6 Sn 5 existing near 2θ = 60 ° is H 2 , H 1 /
When H 2 is 0.5 or more, more excellent heat resistance can be provided.
【0012】なお、前記バイアホール導体中には、全金
属成分中35重量%以下の割合でPbを含有していても
よい。The via-hole conductor may contain Pb at a ratio of 35% by weight or less based on all the metal components.
【0013】また、本発明の配線基板によれば、前記導
体配線層を銅箔によって形成し、バイアホール導体内の
前記銅箔表面に、Cu3 Snの金属間化合物を生成せし
めることにより、銅箔からなる導体配線層とバイアホー
ル導体とを強固に結合することができる。According to the wiring board of the present invention, the conductor wiring layer is formed of copper foil, and a Cu 3 Sn intermetallic compound is formed on the surface of the copper foil in the via-hole conductor, whereby the copper is formed. The conductor wiring layer made of foil and the via-hole conductor can be firmly connected.
【0014】[0014]
【発明の実施の形態】本発明の配線基板の一例を示す概
略断面図を図1に示した。本発明の配線基板は、少なく
とも有機樹脂を含有する絶縁層1a〜1dを複数層積層
してなる絶縁基板1を有し、その絶縁基板1の表面およ
び内部には、回路パターンに形成された複数層の導体配
線層2が被着形成されている。そして、異なる層間の導
体配線層2を接続するために、バイアホール導体3が設
けられている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic sectional view showing an example of a wiring board according to the present invention. The wiring board of the present invention has an insulating substrate 1 formed by laminating a plurality of insulating layers 1a to 1d containing at least an organic resin. The conductor wiring layer 2 is formed by deposition. A via-hole conductor 3 is provided to connect the conductor wiring layers 2 between different layers.
【0015】このバイアホール導体3には、銅粉末、銀
を表面に被覆した銅粉末、銀−銅合金粉末などの少なく
とも銅を含む粉末が充填されてなるものであるが、本発
明においては、このバイアホール導体3中には、さらに
錫(Sn)を含有するとともに、このバイアホール導体
3中に、少なくともCu3 Snで表される金属間化合物
を含有せしたものである。The via-hole conductor 3 is filled with a powder containing at least copper such as a copper powder, a copper powder having a silver-coated surface, and a silver-copper alloy powder. The via-hole conductor 3 further contains tin (Sn), and the via-hole conductor 3 contains at least an intermetallic compound represented by Cu 3 Sn.
【0016】Cu3 Snは、銅(Cu)と錫(Sn)と
が3:1の比率からなる結晶性化合物であり、銅(C
u)と錫(Sn)の金属間化合物としては、前記Cu3
Sn以外に、Cu6 Sn5 があるが、本発明によれば、
少なくともCu含有量の多いCu3 Snを少なくとも存
在させることによって、バイアホール導体の耐熱性と高
電気伝導性を付与することができる。なお、本発明にお
いては、Cu6 Sn5 がCu3 Snとともに存在しても
よい。Cu 3 Sn is a crystalline compound composed of copper (Cu) and tin (Sn) in a ratio of 3: 1.
The intermetallic compound u) and tin (Sn), said Cu 3
In addition to Sn, there is Cu 6 Sn 5. According to the present invention,
The presence of at least Cu 3 Sn with a high Cu content can provide the via hole conductor with heat resistance and high electrical conductivity. In the present invention, Cu 6 Sn 5 may be present together with Cu 3 Sn.
【0017】図2のバイアホール導体の組織を示す概略
図に示すように、銅含有粉末4間、および銅含有粉末4
と導体配線層2との間に前記金属間化合物5が存在し、
銅含有粉末間および銅含有粉末と導体配線層2間を強固
に接続している。As shown in the schematic diagram showing the structure of the via-hole conductor in FIG.
The intermetallic compound 5 is present between the conductor wiring layer 2 and
The copper-containing powder and the copper-containing powder and the conductive wiring layer 2 are firmly connected.
【0018】本発明においては、このCu3 Snの生成
を促進させるために、バイアホール導体中の銅(Cu)
および錫(Sn)とのSn/(Cu+Sn)で表される
重量比が0.25〜0.75、特に0.30〜0.7
0、さらには0.35〜0.65となる割合で含有され
る。In the present invention, in order to promote the generation of Cu 3 Sn, copper (Cu) in the via-hole conductor is used.
And the weight ratio expressed as Sn / (Cu + Sn) with tin (Sn) is 0.25 to 0.75, particularly 0.30 to 0.7.
0, more preferably 0.35 to 0.65.
【0019】これは、前記重量比率が0.25よりも小
さいと、金属間化合物の生成量が少なくなる結果、銅含
有粉末間および銅含有粉末と導体配線層間との接続性が
低くなるために、バイアホール導体を介した2つの導体
配線層間の導電率が低く、しかもリフロー時の耐熱性が
劣る、即ち、240〜260℃の温度でリフローした場
合に、バイアホール導体における金属粉末間や、バイア
ホール導体と導体配線層との接触状態が容易に変化して
バイアホール導体を介した2つの導体配線層間の導電率
が低下するためである。If the weight ratio is less than 0.25, the amount of the intermetallic compound produced is reduced, and the connectivity between the copper-containing powder and between the copper-containing powder and the conductive wiring layer is reduced. The conductivity between the two conductor wiring layers via the via-hole conductor is low, and the heat resistance during reflow is poor, that is, when reflowing at a temperature of 240 to 260 ° C., between metal powder in the via-hole conductor, This is because the contact state between the via-hole conductor and the conductor wiring layer easily changes, and the conductivity between the two conductor wiring layers via the via-hole conductor decreases.
【0020】また、前記重量比率が0.75よりも大き
いと、銅の絶対量が少なくなるために前記金属間化合物
の生成量が少なく、しかもCuとの金属間化合物を形成
できなかった未反応の錫がバイアホール導体内に、錫ま
たは低融点の錫合金として残存して、同様にリフロー
(240〜260℃)時の耐熱性が劣化する。即ち、リ
フロー時に未反応の錫あるいは低融点の錫合金が溶融し
て、バイアホール導体における金属粉末間や、バイアホ
ール導体と導体配線層との接触状態が容易に変化してバ
イアホール導体を介した2つの導体配線層間の導電率が
低下しやすくなるためである。On the other hand, if the weight ratio is larger than 0.75, the absolute amount of copper is reduced, so that the amount of the intermetallic compound formed is small, and the unreacted component which cannot form an intermetallic compound with Cu is formed. Of tin remains in the via-hole conductor as tin or a tin alloy having a low melting point, similarly deteriorating the heat resistance during reflow (240 to 260 ° C.). That is, unreacted tin or a low-melting tin alloy is melted during reflow, and the contact state between the metal powder in the via-hole conductor and the contact state between the via-hole conductor and the conductor wiring layer is easily changed to cause the via-hole conductor to intervene. This is because the conductivity between the two conductor wiring layers tends to decrease.
【0021】また、本発明によれば、バイアホール導体
内には、少なくともCu3 Snが存在し、他の金属間化
合物としてCu6 Sn5 と共存していてもよいが、Cu
3 SnはCu6 Sn5 よりも導電率が高い。従って、上
記金属間化合物としてはCu3 Sn化合物が多量に存在
し、Cu6 Sn5 化合物がCu3 Sn化合物間に点在す
るか、または存在しないことが望ましい。According to the present invention, at least Cu 3 Sn is present in the via-hole conductor and may coexist with Cu 6 Sn 5 as another intermetallic compound.
3 Sn is higher conductivity than Cu 6 Sn 5. Therefore, it is desirable that a large amount of the Cu 3 Sn compound be present as the intermetallic compound and that the Cu 6 Sn 5 compound be scattered between the Cu 3 Sn compounds or not be present.
【0022】より具体的には、バイアホール導体のX線
回折測定において、2θ=57.5°付近に存在するC
u3 Snのピーク高さをH1 、2θ=60°付近に存在
するCu6 Sn5 のピーク高さをH2 とした時、H1 /
H2 が0.5以上、特に1.0以上であることが望まし
い。More specifically, in the X-ray diffraction measurement of the via-hole conductor, the C existing near 2θ = 57.5 °
When the peak height of u 3 Sn is H 1 and the peak height of Cu 6 Sn 5 existing near 2θ = 60 ° is H 2 , H 1 /
It is desirable that H 2 is 0.5 or more, particularly 1.0 or more.
【0023】なお、本発明によれば、バイアホール導体
中には、前記銅、錫、銀以外に、Pbを含有してもよい
が、その場合、Cu3 Snの生成とともに、CuSnP
b3の金属間化合物が形成されやすくなる。このCuS
nPb3 は、高抵抗であるために、バイアホール導体の
導電率が低下することから、Pbの含有量は、全金属成
分中35重量%以下、特に30重量%以下、さらには2
5重量%以下であることが望ましい。According to the present invention, the via-hole conductor may contain Pb in addition to the above-mentioned copper, tin, and silver. In this case, CuSnP is produced together with the formation of Cu 3 Sn.
intermetallic compound b 3 is easily formed. This CuS
Since nPb 3 has a high resistance and lowers the conductivity of the via-hole conductor, the content of Pb is 35% by weight or less, preferably 30% by weight or less, and more preferably 2% by weight of all metal components.
It is desirable that the content be 5% by weight or less.
【0024】本発明における配線基板は、バイアホール
導体を上記のような組成および組織によって構成するこ
とにより、260℃で2分間保持する耐熱試験後におい
てもバイアホール導体の体積固有抵抗が1×10-4Ω−
cm以下、特に5×10-5Ω−cm以下の非常に優れた
導電性を維持することができる。In the wiring board according to the present invention, since the via-hole conductor is constituted by the above-described composition and structure, the volume resistivity of the via-hole conductor is 1 × 10 even after the heat test at 260 ° C. for 2 minutes. -4 Ω−
cm or less, particularly 5 × 10 −5 Ω-cm or less.
【0025】また、バイアホール導体中には、エポキシ
樹脂、フェノール樹脂、不飽和ポリエステル樹脂等の熱
硬化性樹脂やセルロース等の樹脂が含まれる場合もあ
る。The via-hole conductor may contain a thermosetting resin such as an epoxy resin, a phenol resin, or an unsaturated polyester resin, or a resin such as cellulose.
【0026】本発明の多層配線基板における絶縁層1a
〜1dは、少なくとも有機樹脂を含む絶縁材料から構成
され、具体的には、有機樹脂としては例えば、PPE
(ポリフェニレンエーテル)、BTレジン(ビスマレイ
ミドトリアジン)、エポキシ樹脂、ポリイミド樹脂、フ
ッ素樹脂、フェノール樹脂等の樹脂が望ましく、とりわ
け原料としてガラス転移点が180℃以上の熱硬化性樹
脂であることが望ましい。また、この有機樹脂中には、
基板全体の強度を高めるために、フィラー成分を複合化
させることもできる。フィラーとしては、SiO2 、A
l2 O3 、ZrO2 、TiO2 、AlN、SiC、Ba
TiO3 、SrTiO3 、ゼオライト、CaTiO3 等
の無機質フィラーが好適に使用される。また、ガラスや
アラミド樹脂からなる不織布、織布などに上記樹脂を含
浸させて用いてもよい。このようにフィラー成分と複合
化する場合、有機樹脂とフィラーとは体積比率で30:
70〜70:30の比率で複合化することが望ましい。The insulating layer 1a in the multilayer wiring board of the present invention
To 1d are made of an insulating material containing at least an organic resin. Specifically, as the organic resin, for example, PPE
(Polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluororesin, phenol resin, and other resins are desirable. In particular, it is desirable that the raw material is a thermosetting resin having a glass transition point of 180 ° C. or higher. . Also, in this organic resin,
In order to increase the strength of the entire substrate, a filler component can be compounded. As the filler, SiO 2 , A
l 2 O 3 , ZrO 2 , TiO 2 , AlN, SiC, Ba
Inorganic fillers such as TiO 3 , SrTiO 3 , zeolite and CaTiO 3 are preferably used. Further, a nonwoven fabric or a woven fabric made of glass or aramid resin may be used by impregnating the above resin. When compounding with the filler component as described above, the organic resin and the filler have a volume ratio of 30:
It is desirable to composite at a ratio of 70 to 70:30.
【0027】さら、導体配線層2としては、銅、アルミ
ニウム、金、銀の群から選ばれる少なくとも1種、また
は2種以上の合金からなることが望ましく、特に、銅、
または銅を含む合金からなる厚さ5〜40μmの金属箔
によって形成することが、バイアホール導体を両端を封
止して外気の影響を防止でき、しかも導体ペーストを充
填して形成したバイアホール導体との電気的な接続性に
優れることから最も望ましい。Further, the conductor wiring layer 2 is desirably made of at least one or two or more alloys selected from the group consisting of copper, aluminum, gold and silver.
Alternatively, a via-hole conductor formed by filling a conductor paste with a metal foil having a thickness of 5 to 40 μm, which is made of an alloy containing copper, can seal the via-hole conductor at both ends to prevent the influence of the outside air. It is most desirable because it has excellent electrical connectivity with the device.
【0028】(ペースト調製方法)本発明の配線基板の
バイアホール導体中に充填する際の導体ペーストの調製
方法について説明すると、まず、金属成分として、銅粉
末、銀を被覆した銅粉末、銅−銀合金粉末などの銅含有
粉末に対して、錫粉末、あるいはPb−Snなどの合金
からなる半田粉末を、金属成分中の錫(Sn)と銅(C
u)とのSn/(Cu+Sn)で表される重量比が0.
25〜0.75となる割合に配合する。そして、この金
属成分100重量部に対して、樹脂分を1〜6重量部、
溶剤を1〜4重量部の割合で添加する。(Preparation Method of Paste) The preparation method of the conductor paste when filling the via-hole conductor of the wiring board of the present invention will be described. First, copper powder, silver-coated copper powder and copper powder are used as metal components. In contrast to a copper-containing powder such as a silver alloy powder, a tin powder or a solder powder composed of an alloy such as Pb-Sn is added to tin (Sn) in a metal component and copper (C).
u) and Sn / (Cu + Sn) in a weight ratio of 0.1.
It mix | blends in the ratio used as 25-0.75. And, with respect to 100 parts by weight of the metal component, 1 to 6 parts by weight of the resin component,
The solvent is added in a proportion of 1 to 4 parts by weight.
【0029】使用する銅含有粉末は、導電性が優れ、分
散性がよい電解銅粉が最も望ましく、平均粒径は0.5
〜5μmが望ましい。これは0.5μmよりも小さい
と、表面が酸化して粉末間の導電性が低下し、5μmよ
りも大きいと、バイアホール導体への粉末の充填率が低
下し抵抗が増大するためである。また、前記錫粉末もし
くは半田粉末の平均粒径は1〜15μmがよい。これ
は、1μmよりも小さいと表面が酸化して高抵抗化し、
15μmよりも大きいと充填率が低下するとともに錫が
局在化して耐熱性を損ねるためにである。The copper-containing powder to be used is most preferably an electrolytic copper powder having excellent conductivity and good dispersibility.
55 μm is desirable. This is because if it is smaller than 0.5 μm, the surface is oxidized and the conductivity between the powders is reduced. If it is larger than 5 μm, the filling rate of the powder into the via-hole conductor is reduced and the resistance is increased. The average particle size of the tin powder or the solder powder is preferably 1 to 15 μm. This means that if it is smaller than 1 μm, the surface will oxidize and increase resistance,
If it is larger than 15 μm, the filling rate is reduced, and tin is localized to impair heat resistance.
【0030】樹脂分としては、銅含有粉末や錫含有粉末
の分散性、接着性、耐熱性、保存性、耐候性などの観点
から、アミン系硬化剤や酸無水物と反応するビスフェノ
ールA、或いはビスフェノールF、エポキシ樹脂、トリ
アリルイソシアヌレート樹脂などの熱硬化性樹脂の他、
セルロースなども使用できる。As the resin component, bisphenol A which reacts with an amine-based curing agent or an acid anhydride from the viewpoints of dispersibility, adhesion, heat resistance, storage stability, weather resistance and the like of a copper-containing powder or a tin-containing powder, or In addition to thermosetting resins such as bisphenol F, epoxy resin and triallyl isocyanurate resin,
Cellulose can also be used.
【0031】また、溶剤としては、樹脂分や溶解可能な
溶剤であればよく、例えば、イソプロピルアルコール、
テルピネオール、2−オクタノール、ブチルカルビトー
ルアセテート等が用いられる。The solvent may be any solvent as long as it is a resin or a solvent that can be dissolved, for example, isopropyl alcohol,
Terpineol, 2-octanol, butyl carbitol acetate and the like are used.
【0032】上記のようにして調合された組成物を攪拌
脱泡機や3本ロールなどで混練することによりペースト
を作製できる。この混練において、金属粉末と熱硬化性
樹脂が混ざり、錫を主体とした粉末の硬化時の酸化を防
ぐことができる。A paste can be prepared by kneading the composition prepared as described above with a stirring deaerator or a three-roll mill. In this kneading, the metal powder and the thermosetting resin are mixed, and oxidation of the tin-based powder during curing can be prevented.
【0033】(配線基板作製方法)次に、前記導体ペー
ストを用いて、配線基板を製造する方法について説明す
る。まず、図3(a)に示すように未硬化または半硬化
状態の軟質の絶縁シート11に対して、レーザー加工や
マイクロドリルなどによってバイアホール12を形成す
る。そして、図3(b)に示すように、そのバイアホー
ル12内に、前述したようにして調製された導体ペース
トを充填してバイアホール導体13を形成する。導体ペ
ーストの充填はスクリーン印刷によって行うことができ
る。(Method of Manufacturing Wiring Board) Next, a method of manufacturing a wiring board using the conductive paste will be described. First, as shown in FIG. 3A, via holes 12 are formed in an uncured or semi-cured soft insulating sheet 11 by laser processing, micro drilling, or the like. Then, as shown in FIG. 3B, the via holes 12 are filled with the conductor paste prepared as described above to form via-hole conductors 13. The filling of the conductor paste can be performed by screen printing.
【0034】次に、絶縁シート11の表面に、導体配線
層14を形成する。この導体配線層14の形成は、a)
絶縁シートの表面に金属箔を貼り付けた後、エッチング
処理して回路パターンを形成する方法、b)絶縁シート
表面にレジストを形成して、メッキにより金属層を形成
する方法、c)転写シート表面に金属箔を貼り付けた
後、エッチング処理して回路パターンを形成した後、こ
の金属箔の回路パターンを絶縁シート表面に転写させる
方法、等が挙げられるが、この中でも、絶縁シートをエ
ッチングやメッキ液などに浸漬する必要がなく、バイア
ホール導体内への薬品の侵入を防止する上では、c)の
転写法が最も望ましい。Next, the conductor wiring layer 14 is formed on the surface of the insulating sheet 11. The formation of the conductor wiring layer 14 is performed by a)
A method of forming a circuit pattern by attaching a metal foil to the surface of an insulating sheet and then performing an etching treatment; b) a method of forming a resist on the surface of the insulating sheet and forming a metal layer by plating; c) a surface of the transfer sheet After attaching a metal foil to the metal sheet, an etching process is performed to form a circuit pattern, and then the circuit pattern of the metal foil is transferred to the surface of the insulating sheet. It is not necessary to immerse in the liquid or the like, and the transfer method c) is the most desirable in order to prevent invasion of chemicals into the via-hole conductor.
【0035】そこで、c)転写法による導体配線層を例
にして以下に説明する。図3(c)に示すように、転写
シート15の表面に、金属箔からなる導体配線層14を
形成する。この導体配線層14は、転写シート15の表
面に金属箔を接着剤によって接着した後、この金属箔の
表面にレジストを回路パターン状に塗布した後、エッチ
ング処理およびレジスト除去を行って形成される。この
時、金属箔からなる導体配線層14露出面は、エッチン
グ等により表面粗さ(Ra)0.1〜5μm、特に0.
2〜4μm程度に粗化されていることが望ましい。Therefore, c) a description will be given below of an example of a conductor wiring layer formed by a transfer method. As shown in FIG. 3C, the conductor wiring layer 14 made of a metal foil is formed on the surface of the transfer sheet 15. The conductive wiring layer 14 is formed by bonding a metal foil to the surface of the transfer sheet 15 with an adhesive, applying a resist on the surface of the metal foil in a circuit pattern, and performing an etching process and a resist removal. . At this time, the exposed surface of the conductive wiring layer 14 made of a metal foil has a surface roughness (Ra) of 0.1 to 5 μm, particularly 0.1 μm by etching or the like.
It is desirable that the surface is roughened to about 2 to 4 μm.
【0036】次に、図3(c)に示すように、導体配線
層14が形成された転写シート15を前記バイアホール
導体13が形成された軟質の絶縁シート11の表面に位
置合わせして加圧積層した後、転写シート15を剥がし
て導体配線層14を絶縁シート11に転写させることに
より一単位の配線層aが形成される。Next, as shown in FIG. 3C, the transfer sheet 15 on which the conductor wiring layer 14 is formed is aligned with the surface of the soft insulating sheet 11 on which the via-hole conductor 13 is formed, and added. After the pressure lamination, the transfer sheet 15 is peeled off, and the conductor wiring layer 14 is transferred to the insulating sheet 11, whereby one unit of the wiring layer a is formed.
【0037】この時、絶縁シート11が軟質状態である
ことから、導体配線層14は、絶縁シート11の表面に
埋設され、実質的に絶縁シート11表面と導体配線層1
4の表面が同一平面となるように加圧積層する。この時
の加圧積層条件としては、圧力20kg/cm2 以上、
温度60〜140℃が適当である。At this time, since the insulating sheet 11 is in a soft state, the conductor wiring layer 14 is buried in the surface of the insulating sheet 11 and substantially covers the surface of the insulating sheet 11 and the conductor wiring layer 1.
The layers are pressed and laminated so that the surfaces of No. 4 are flush with each other. The pressure lamination conditions at this time were as follows: a pressure of 20 kg / cm 2 or more;
A temperature of 60-140 ° C is suitable.
【0038】そして、上記のようにして作製された一単
位の配線層aおよび同様にして作製された一単位の配線
層b,cを図3(e)に示すように積層圧着し、所定の
温度に加熱することにより絶縁シート中の熱硬化性樹脂
を完全硬化させることにより多層化された配線基板を作
製することができる。Then, one unit of the wiring layer a manufactured as described above and one unit of the wiring layers b and c manufactured in the same manner are laminated and pressed as shown in FIG. By heating to the temperature to completely cure the thermosetting resin in the insulating sheet, a multilayered wiring board can be manufactured.
【0039】この時の加熱硬化温度は、絶縁シート中の
熱硬化性樹脂が完全に硬化するに充分な温度であると同
時に、バイアホール導体中の銅と錫を反応せしめ、Cu
3 Sn、Cu6 Sn5 が生成可能な温度であることが要
求され、150℃以上に設定される。The heat curing temperature at this time is a temperature sufficient to completely cure the thermosetting resin in the insulating sheet, and at the same time, reacts the copper and tin in the via-hole conductor to form a Cu.
It is required that the temperature be such that 3 Sn and Cu 6 Sn 5 can be generated, and the temperature is set to 150 ° C. or higher.
【0040】より具体的には、錫粉末を用いた場合に
は、錫粉末の融点が232℃であることから、およそ1
90℃以上に加熱する。また、Pb−Sn等の半田粉末
を用いた場合には、Pb,Snの比率によって融点が異
なることから、その比率に応じて、錫粉末あるいは半田
粉末が半溶融または完全溶融する温度に加熱すればよい
が、Cu3 Snの生成のためには180℃以上であるこ
とが望ましい。More specifically, when tin powder is used, the melting point of the tin powder is 232 ° C.
Heat above 90 ° C. When a solder powder such as Pb-Sn is used, the melting point differs depending on the ratio of Pb and Sn. Therefore, according to the ratio, the tin powder or the solder powder is heated to a temperature at which the tin powder or the solder powder is semi-melted or completely melted. However, the temperature is desirably 180 ° C. or higher for the generation of Cu 3 Sn.
【0041】この加熱によって、溶融した錫成分が銅含
有粉末中の銅成分と反応し、Cu3Sn、Cu6 Sn5
などの金属間化合物が生成されるが、この反応による前
記金属間化合物の生成量は、加熱温度と加熱時間によっ
て定められ、例えば、Sn成分として、Sn粉末を配合
した場合、未反応のSnは、電子顕微鏡写真によって観
察した時に、Snの凝集部として確認される。また、半
田粉末を用いた場合も同様にSnおよびPbの凝集部が
確認されるが、本発明によれば、最終的には、バイアホ
ール導体中のSn成分のほとんどが前記金属間化合物に
変換されており、上記未反応のSnや半田部が実質的に
存在しないことが望ましい。By this heating, the molten tin component reacts with the copper component in the copper-containing powder to form Cu 3 Sn, Cu 6 Sn 5
However, the amount of the intermetallic compound generated by this reaction is determined by the heating temperature and the heating time. For example, when Sn powder is blended as the Sn component, unreacted Sn is When observed by an electron micrograph, it is confirmed as an aggregated portion of Sn. Similarly, when solder powder is used, agglomerated portions of Sn and Pb are also confirmed, but according to the present invention, finally, most of the Sn component in the via-hole conductor is converted to the intermetallic compound. It is desirable that the unreacted Sn and the solder portion do not substantially exist.
【0042】上記の製造方法によれば、絶縁シートへの
バイアホール形成や積層化と、導体配線層の形成工程を
並列的に行うことができるために、配線基板における製
造時間を大幅に短縮することができる。また、本発明の
多層配線基板によれば、ドリルを用いてスルーホールを
形成し、そのホール内壁に金属メッキ層を形成すること
もできる。According to the above-described manufacturing method, the formation and lamination of via holes in the insulating sheet and the step of forming the conductor wiring layer can be performed in parallel, so that the manufacturing time in the wiring board is greatly reduced. be able to. Further, according to the multilayer wiring board of the present invention, it is also possible to form a through hole using a drill and form a metal plating layer on the inner wall of the hole.
【0043】なお、上記の製造方法では、絶縁シートの
完全硬化およびバイアホール導体におけるCu3 Sn、
Cu6 Sn5 等の金属間化合物のための加熱処理を多層
化後に一括して行ったが、この加熱処理は、積層前に個
々の絶縁シートに対して施した後、積層して多層化する
ことも可能である。In the above manufacturing method, the insulating sheet is completely cured and Cu 3 Sn in the via-hole conductor is removed.
Heat treatment for an intermetallic compound such as Cu 6 Sn 5 was collectively performed after forming the multilayer, but this heat treatment was applied to each insulating sheet before lamination, and then laminated to form a multilayer. It is also possible.
【0044】本発明によれば、配線基板における銅を含
有するバイアホール導体中に加熱処理によって生成され
たCu3 Sn、Cu6 Sn5 の金属間化合物は、導電性
に優れるとともに、銅含有粉末間、あるいは銅粉末と導
体配線層間との強固に接合している。しかも、この金属
間化合物は、錫粉末や半田粉末に比較して耐熱性に優れ
るために、260℃で2分間保持する耐熱試験を行って
も、銅含有粉末間、あるいは銅粉末と導体配線層間との
接合状態が変化することがなく、導電性の変化のない安
定した高導電率を有するバイアホール導体を有する配線
基板を作製することができる。According to the present invention, the Cu 3 Sn, Cu 6 Sn 5 intermetallic compound produced by heat treatment in the copper-containing via-hole conductor in the wiring board has excellent conductivity and a copper-containing powder. Or between the copper powder and the conductor wiring layer. In addition, since this intermetallic compound has excellent heat resistance as compared with tin powder and solder powder, even if a heat test of holding at 260 ° C. for 2 minutes is performed, the intermetallic compound can be used between copper-containing powder or between copper powder and conductor wiring layer. Thus, it is possible to manufacture a wiring board having a stable and high conductivity via-hole conductor without a change in the bonding state with the via hole conductor.
【0045】[0045]
【実施例】本発明におけるバイアホール導体の特性を評
価をするために、以下のようにして単層の配線基板を作
製した。EXAMPLES In order to evaluate the characteristics of via-hole conductors in the present invention, a single-layer wiring board was manufactured as follows.
【0046】まず、銀被覆銅粉末(平均粒径5μm、銀
含有量6重量%)と、Pb−Sn合金(平均粒径10μ
m、Pb:Sn重量比=38:62、融点=約183
℃)を表1に示す割合で調合した金属成分に対して、熱
硬化性樹脂であるビスフェノールFとアミン系硬化剤か
らなるエポキシ樹脂を4.0重量部、溶剤として2−オ
クタノールを2.0重量部添加し、3本ロールで混練し
て導電性ペーストを調製した。First, a silver-coated copper powder (average particle size 5 μm, silver content 6% by weight) and a Pb—Sn alloy (average particle size 10 μm) were used.
m, Pb: Sn weight ratio = 38: 62, melting point = about 183
C) at a ratio shown in Table 1, 4.0 parts by weight of an epoxy resin composed of bisphenol F as a thermosetting resin and an amine-based curing agent, and 2.0 parts of 2-octanol as a solvent. A conductive paste was prepared by adding parts by weight and kneading with three rolls.
【0047】一方、ポリフェニレンエーテル樹脂40体
積%と、シリカを60体積%からなるBステージの絶縁
シートに対して、マイクロドリルによって直径が200
μmのバイアホールを形成し、そのバイアホール内に前
記のようにして調製した導電性ペーストをにして充填し
た。On the other hand, a B-stage insulating sheet composed of 40% by volume of polyphenylene ether resin and 60% by volume of silica was 200 micron diameter drilled.
A μm via hole was formed, and the conductive paste prepared as described above was filled in the via hole.
【0048】そして、導電性ペーストを埋め込んだBス
テージ状態の絶縁シートの両面に、厚さ12μmの銅箔
からなる導体配線層を転写法により前記バイアホール導
体の両端を挟持するように張り合わせた後、表1に示す
条件で熱処理を施した。Then, a conductive wiring layer made of a copper foil having a thickness of 12 μm is bonded to both sides of the insulating sheet in a B-stage state in which the conductive paste is embedded by a transfer method so as to hold both ends of the via-hole conductor. The heat treatment was performed under the conditions shown in Table 1.
【0049】そして、熱処理後のバイアホール導体の体
積固有抵抗を測定した。また、260℃の半田雰囲気中
に2分間保持させる耐熱試験を施し、この試験後のバイ
アホール導体の体積固有抵抗を測定し、表1に示した。
なお、この体積固有抵抗の測定は、バイアホール導体を
両側から挟持する金属箔からなる導体配線層間の抵抗を
測定したものである。Then, the volume resistivity of the via-hole conductor after the heat treatment was measured. Further, a heat resistance test in which the via hole conductor was held in a solder atmosphere at 260 ° C. for 2 minutes was performed, and the volume resistivity of the via-hole conductor after this test was measured.
The measurement of the volume specific resistance is obtained by measuring the resistance between the conductor wiring layers made of metal foil sandwiching the via-hole conductor from both sides.
【0050】また、各配線基板のバイアホール導体に対
して、X線回折測定を行い、2θ=57.5°付近に存
在するCu3 Snのピーク高さをH1 、2θ=60°付
近に存在するCu6 Sn5 のピーク高さをH2 とした時
のH1 /H2 ピーク比を求め、表1に示した。なお、表
1中の試料No.5、6、7、9のバイアホール導体のX
線回折チャートを図4に示した。Further, X-ray diffraction measurement was performed on the via-hole conductor of each wiring board, and the peak height of Cu 3 Sn existing near 2θ = 57.5 ° was set to H 1 and 2θ = 60 °. seeking H 1 / H 2 peak ratio when the peak height of Cu 6 Sn 5 that is present was H 2, are shown in Table 1. In Table 1, X of the via-hole conductors of Sample Nos. 5, 6, 7, and 9 are shown.
The line diffraction chart is shown in FIG.
【0051】[0051]
【表1】 [Table 1]
【0052】表1の結果に示される通り、Sn/(Cu
+Sn)重量比が25重量%よりも低い場合(試料No.
1〜4)、Cu3 Sn化合物の生成がないか、あるいは
量が少なく、耐熱試験後のΩ−cmが2.6×10-4Ω
−cm以上にまで増大し、耐熱性の低いものであった。
また、Sn/(Cu+Sn)重量比が75重量%を超え
てもCu3 Snの生成が認められず、耐熱試験後の抵抗
も高いものであった。As shown in the results of Table 1, Sn / (Cu
+ Sn) when the weight ratio is lower than 25% by weight (Sample No.
1-4), no or little Cu 3 Sn compound is generated, and the Ω-cm after the heat resistance test is 2.6 × 10 −4 Ω.
−cm or more, and the heat resistance was low.
Further, even when the Sn / (Cu + Sn) weight ratio exceeded 75% by weight, generation of Cu 3 Sn was not recognized, and the resistance after the heat test was high.
【0053】さらに、熱処理温度が低すぎてCu3 Sn
の生成が認められない場合には、優れた導電性と耐熱性
は発揮されなかった。なお、X線ピーク強度比において
は、H1 /H2 のピーク比が0.5以上では、耐熱試験
後においても3×10-5Ω−cm以下の優れた耐熱性と
高導電性を示した。Further, the heat treatment temperature is too low and Cu 3 Sn
In the case where the formation of was not observed, excellent conductivity and heat resistance were not exhibited. In the case of the X-ray peak intensity ratio, when the peak ratio of H 1 / H 2 is 0.5 or more, it shows excellent heat resistance and high conductivity of 3 × 10 −5 Ω-cm or less even after the heat resistance test. Was.
【0054】[0054]
【発明の効果】以上詳述べたように、本発明の配線基板
によれば、銅を含む粉末を充填して形成されたバイアホ
ール導体において、錫を特定の割合で含有させるととも
に、特定の銅と錫との金属間化合物を生成せしめること
により、バイアホール導体の導電率を向上させることが
できるとともに、銅含有粉末間、あるいは銅粉末と導体
配線層間を強固に接合し、半田耐熱試験後においても、
導電性の変化のない安定性を有するために配線基板とし
ての信頼性を高めることができる。As described above in detail, according to the wiring board of the present invention, in a via-hole conductor formed by filling a powder containing copper, tin is contained in a specific ratio and a specific copper is contained. By generating an intermetallic compound of tin and tin, the conductivity of the via-hole conductor can be improved, and the copper-containing powder or the copper powder and the conductor wiring layer are firmly joined, and after the solder heat resistance test, Also,
Since it has stability without change in conductivity, the reliability as a wiring board can be improved.
【図1】本発明における配線基板の概略断面図である。FIG. 1 is a schematic sectional view of a wiring board according to the present invention.
【図2】本発明の配線基板におけるバイアホール導体の
組織を示す概略図である。FIG. 2 is a schematic view showing a structure of a via-hole conductor in the wiring board of the present invention.
【図3】本発明における配線基板の製造方法を説明する
ための工程図である。FIG. 3 is a process chart for explaining a method of manufacturing a wiring board according to the present invention.
【図4】本発明の実施例におけるバイアホール導体のX
線回折測定チャートを示す図である。FIG. 4 is a cross-sectional view of a via-hole conductor according to an embodiment of the present invention;
It is a figure showing a line diffraction measurement chart.
1 絶縁基板 2 導体配線層 3 バイアホール導体 4 銅含有粉末 5 金属間化合物 5a Cu3 Sn 5b Cu6 Sn5 1 insulating substrate 2 conductor interconnect layer 3 via hole conductor 4 copper-containing powder 5 intermetallic compound 5a Cu 3 Sn 5b Cu 6 Sn 5
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成11年10月25日(1999.10.
25)[Submission Date] October 25, 1999 (1999.10.
25)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0010[Correction target item name] 0010
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0010】[0010]
【課題を解決するための手段】本発明者は、バイアホー
ル導体の高導電率化について検討を重ねた結果、少なく
とも有機樹脂を含有する絶縁基板と、該絶縁基板の表面
および/または内部に形成された複数層の導体配線層
と、該導体配線層間を電気的に接続するために絶縁基板
内に設けられ、金属成分として少なくとも銅を含有する
金属粉末を充填してなるバイアホール導体とを具備する
配線基板に係わるものであって、そのバイアホール導体
中に錫(Sn)を含有せしめ、その量をSn/(Cu+
Sn)で表される重量比が0.25〜0.75となる割
合とするとともに、バイアホール導体中の銅含有粉末間
にCu3Snの金属間化合物を生成せしめることによ
り、バイアホール導体の高導電率化と耐熱性を向上させ
ることができ、これによって、260℃で2分間保持後
の耐熱試験後においてもバイアホール導体の体積固有抵
抗が1×10-4Ω−cm以下の優れた耐熱性を付与する
ことができる。The inventor of the present invention has conducted studies on increasing the conductivity of via-hole conductors. As a result, the present inventors have found that an insulating substrate containing at least an organic resin and a substrate formed on the surface and / or inside of the insulating substrate are provided. And a via-hole conductor provided in an insulating substrate for electrically connecting the conductor wiring layers and filled with a metal powder containing at least copper as a metal component. The via hole conductor contains tin (Sn), and the amount of Sn / (Cu +
The weight ratio represented by Sn) is 0.25 to 0.75, and the intermetallic compound of Cu 3 Sn is generated between the copper-containing powders in the via-hole conductor. The conductivity and the heat resistance can be improved, whereby the volume resistivity of the via-hole conductor is 1 × 10 −4 Ω-cm or less even after the heat test after holding at 260 ° C. for 2 minutes. Heat resistance can be imparted.
【手続補正3】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0015[Correction target item name] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0015】このバイアホール導体3には、銅粉末、銀
を表面に被覆した銅粉末、銀−銅合金粉末などの少なく
とも銅を含む粉末が充填されてなるものであるが、本発
明においては、このバイアホール導体3中には、さらに
錫(Sn)を含有するとともに、このバイアホール導体
3中の銅含有粉末間に少なくともCu3Snで表される
金属間化合物を含有せしめたものである。The via-hole conductor 3 is filled with a powder containing at least copper such as a copper powder, a copper powder having a silver-coated surface, and a silver-copper alloy powder. The via-hole conductor 3 further contains tin (Sn) and at least an intermetallic compound represented by Cu 3 Sn between the copper-containing powders in the via-hole conductor 3.
【手続補正4】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0017[Correction target item name] 0017
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0017】図2のバイアホール導体の組織を示す概略
図に示すように、銅含有粉末4間、さらには銅含有粉末
4と導体配線層2との間に前記金属間化合物5が存在
し、銅含有粉末間および銅含有粉末と導体配線層2間を
強固に接続している。As shown in the schematic diagram showing the structure of the via-hole conductor in FIG. 2, the intermetallic compound 5 exists between the copper-containing powder 4 and further between the copper-containing powder 4 and the conductor wiring layer 2, The copper-containing powder and the copper-containing powder and the conductive wiring layer 2 are firmly connected.
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA01 BB01 BB23 BB26 BB31 BB35 BB49 CC11 CC17 DD04 DD05 DD12 DD21 DD52 EE02 EE03 GG04 GG06 5E346 AA02 AA12 AA15 AA35 AA43 BB01 CC02 CC08 CC31 CC32 CC33 CC39 DD12 DD22 DD31 DD33 DD47 DD48 EE31 FF18 GG02 GG19 GG22 GG28 HH01 HH07 HH18 ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 4E351 AA01 BB01 BB23 BB26 BB31 BB35 BB49 CC11 CC17 DD04 DD05 DD12 DD21 DD52 EE02 EE03 GG04 GG06 5E346 AA02 AA12 AA15 AA35 AA43 BB01 CC02 CC08 CC31 DD33 DD33 DD33 DD33 DD EE31 FF18 GG02 GG19 GG22 GG28 HH01 HH07 HH18
Claims (5)
と、該絶縁基板の表面および/または内部に形成された
複数層の導体配線層と、該導体配線層間を電気的に接続
するために絶縁基板内に設けられ、金属成分として少な
くとも銅を含有する金属粉末を充填してなるバイアホー
ル導体とを具備する配線基板において、前記バイアホー
ル導体中に錫(Sn)を前記銅(Cu)とのSn/(C
u+Sn)で表される重量比が0.25〜0.75とな
る割合で含有するとともに、Cu3Snで表される金属
間化合物が存在することを特徴とする配線基板。An insulating substrate containing at least an organic resin, a plurality of conductive wiring layers formed on the surface and / or inside the insulating substrate, and an insulating substrate for electrically connecting the conductive wiring layers. And a via-hole conductor filled with a metal powder containing at least copper as a metal component, wherein tin (Sn) is contained in the via-hole conductor and Sn is mixed with the copper (Cu). / (C
a wiring board characterized by containing at a weight ratio of 0.25 to 0.75 represented by (u + Sn) and containing an intermetallic compound represented by Cu 3 Sn.
いて、2θ=57.5°付近に存在するCu3 Snのピ
ーク高さをH1 、2θ=60°付近に存在するCu6 S
n5 のピーク高さをH2 とした時、H1 /H2 が0.5
以上であることを特徴とする請求項1記載の配線基板。2. In the X-ray diffraction measurement of the via-hole conductor, the peak height of Cu 3 Sn existing at about 2θ = 57.5 ° is set to H 1 , and the Cu 6 S existing at about 2θ = 60 ° is obtained.
When the peak height of the n 5 was H 2, H 1 / H 2 is 0.5
2. The wiring board according to claim 1, wherein:
35重量%以下の割合でPbが含まれていることを特徴
とする請求項1記載の配線基板。3. The wiring board according to claim 1, wherein said via-hole conductor contains Pb at a ratio of 35% by weight or less based on all metal components.
前記バイアホール導体内の前記銅箔表面に、Cu3 Sn
の金属間化合物が存在することを特徴とする請求項1記
載の配線基板。4. The conductive wiring layer is formed of copper foil,
Cu 3 Sn is formed on the surface of the copper foil in the via-hole conductor.
2. The wiring board according to claim 1, wherein the intermetallic compound is present.
体の体積固有抵抗が1×10-4Ω−cm以下であること
を特徴とする請求項1乃至請求項4のいずれか記載の配
線基板。5. The wiring according to claim 1, wherein a volume resistivity of the via-hole conductor after holding at 260 ° C. for 2 minutes is 1 × 10 −4 Ω-cm or less. substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21679498A JP3187373B2 (en) | 1998-07-31 | 1998-07-31 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21679498A JP3187373B2 (en) | 1998-07-31 | 1998-07-31 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049460A true JP2000049460A (en) | 2000-02-18 |
JP3187373B2 JP3187373B2 (en) | 2001-07-11 |
Family
ID=16693989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21679498A Expired - Fee Related JP3187373B2 (en) | 1998-07-31 | 1998-07-31 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3187373B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6641898B2 (en) | 2000-12-26 | 2003-11-04 | Denso Corporation | Printed wiring board and method of manufacturing a printed wiring board |
US6872465B2 (en) | 2002-03-08 | 2005-03-29 | Hitachi, Ltd. | Solder |
KR100529405B1 (en) * | 2000-12-26 | 2005-11-17 | 가부시키가이샤 덴소 | Printed wiring board and method for manufacturing printed wiring board |
US7075183B2 (en) | 2000-06-12 | 2006-07-11 | Hitachi, Ltd. | Electronic device |
JP2008160150A (en) * | 2008-02-15 | 2008-07-10 | Matsushita Electric Ind Co Ltd | Method of producing substrate |
US7849591B2 (en) | 2005-10-14 | 2010-12-14 | Fujikura Ltd. | Method of manufacturing a printed wiring board |
WO2011105053A1 (en) | 2010-02-25 | 2011-09-01 | パナソニック株式会社 | Wiring substrate, method for producing wiring substrate, and via paste |
WO2012086140A1 (en) | 2010-12-21 | 2012-06-28 | パナソニック株式会社 | Multilayer wiring substrate, production method for multilayer wiring substrate, and via paste |
WO2012090402A1 (en) | 2010-12-29 | 2012-07-05 | パナソニック株式会社 | Multilayer wiring board and method for manufacturing multilayer wiring board |
WO2012098619A1 (en) | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | Wiring substrate, method for manufacturing wiring substrate, and via paste |
JP2013093499A (en) * | 2011-10-27 | 2013-05-16 | Fujitsu Ltd | Connection substrate, semiconductor device, manufacturing method of connection substrate |
US8604350B2 (en) | 2010-02-25 | 2013-12-10 | Panasonic Corporation | Multilayer wiring substrate and manufacturing method of multilayer wiring substrate |
JP2014179452A (en) * | 2013-03-14 | 2014-09-25 | Dainippon Printing Co Ltd | Component built-in wiring board and method for manufacturing component built-in wiring board |
JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip inductor |
JP6357271B1 (en) * | 2017-10-25 | 2018-07-11 | 有限会社 ナプラ | Columnar conductor structure |
US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583453B2 (en) | 2012-05-30 | 2017-02-28 | Ormet Circuits, Inc. | Semiconductor packaging containing sintering die-attach material |
US9005330B2 (en) | 2012-08-09 | 2015-04-14 | Ormet Circuits, Inc. | Electrically conductive compositions comprising non-eutectic solder alloys |
-
1998
- 1998-07-31 JP JP21679498A patent/JP3187373B2/en not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075183B2 (en) | 2000-06-12 | 2006-07-11 | Hitachi, Ltd. | Electronic device |
US7259465B2 (en) | 2000-06-12 | 2007-08-21 | Hitachi, Ltd. | Semiconductor device with lead-free solder |
US6641898B2 (en) | 2000-12-26 | 2003-11-04 | Denso Corporation | Printed wiring board and method of manufacturing a printed wiring board |
KR100529405B1 (en) * | 2000-12-26 | 2005-11-17 | 가부시키가이샤 덴소 | Printed wiring board and method for manufacturing printed wiring board |
US6972070B2 (en) | 2000-12-26 | 2005-12-06 | Denso Corporation | Method of manufacturing a printed wiring board |
US7188412B2 (en) | 2000-12-26 | 2007-03-13 | Denso Corporation | Method for manufacturing printed wiring board |
US6872465B2 (en) | 2002-03-08 | 2005-03-29 | Hitachi, Ltd. | Solder |
US7849591B2 (en) | 2005-10-14 | 2010-12-14 | Fujikura Ltd. | Method of manufacturing a printed wiring board |
JP2008160150A (en) * | 2008-02-15 | 2008-07-10 | Matsushita Electric Ind Co Ltd | Method of producing substrate |
US8604350B2 (en) | 2010-02-25 | 2013-12-10 | Panasonic Corporation | Multilayer wiring substrate and manufacturing method of multilayer wiring substrate |
US8563872B2 (en) | 2010-02-25 | 2013-10-22 | Panasonic Corporation | Wiring board, wiring board manufacturing method, and via paste |
WO2011105053A1 (en) | 2010-02-25 | 2011-09-01 | パナソニック株式会社 | Wiring substrate, method for producing wiring substrate, and via paste |
WO2012086140A1 (en) | 2010-12-21 | 2012-06-28 | パナソニック株式会社 | Multilayer wiring substrate, production method for multilayer wiring substrate, and via paste |
WO2012090402A1 (en) | 2010-12-29 | 2012-07-05 | パナソニック株式会社 | Multilayer wiring board and method for manufacturing multilayer wiring board |
WO2012098619A1 (en) | 2011-01-18 | 2012-07-26 | パナソニック株式会社 | Wiring substrate, method for manufacturing wiring substrate, and via paste |
JP2013093499A (en) * | 2011-10-27 | 2013-05-16 | Fujitsu Ltd | Connection substrate, semiconductor device, manufacturing method of connection substrate |
JP2014179452A (en) * | 2013-03-14 | 2014-09-25 | Dainippon Printing Co Ltd | Component built-in wiring board and method for manufacturing component built-in wiring board |
JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip inductor |
US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
JP6357271B1 (en) * | 2017-10-25 | 2018-07-11 | 有限会社 ナプラ | Columnar conductor structure |
JP2019079965A (en) * | 2017-10-25 | 2019-05-23 | 有限会社 ナプラ | Columnar conductor structure |
Also Published As
Publication number | Publication date |
---|---|
JP3187373B2 (en) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3187373B2 (en) | Wiring board | |
JP3051700B2 (en) | Method of manufacturing multilayer wiring board with built-in element | |
US9451693B2 (en) | Electrically conductive adhesive (ECA) for multilayer device interconnects | |
JP3236818B2 (en) | Method for manufacturing multilayer wiring board with built-in element | |
JPH11126978A (en) | Multilayered wiring board | |
JP3634984B2 (en) | Wiring board | |
US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
JP3207174B2 (en) | Wiring board mounted with electric element and method of manufacturing the same | |
JP4268476B2 (en) | Conductive paste, wiring board and manufacturing method thereof | |
JP2002290052A (en) | Multilayer wiring board | |
JP3574738B2 (en) | Wiring board | |
JP4582938B2 (en) | Insulating sheet manufacturing method and wiring board manufacturing method | |
JP3595152B2 (en) | Wiring board and method of manufacturing the same | |
JP2003101219A (en) | Circuit board and its manufacturing method | |
JP2006261167A (en) | Wiring board and its manufacturing method | |
JP4283753B2 (en) | Multi-layer printed wiring board with built-in electrical components and method for manufacturing the same | |
JP2000077849A (en) | Wiring board and its manufacture | |
JP4863543B2 (en) | Conductive paste and method for manufacturing wiring board using the same | |
JP3472523B2 (en) | Wiring board with built-in electric element | |
JP2000223836A (en) | Multilayer wiring board and its manufacture | |
JP3034238B2 (en) | Conductive paste composition for via-hole conductor | |
JP4540273B2 (en) | Conductive paste and method of manufacturing wiring board using the same | |
JPH10178247A (en) | Wiring board and method for manufacturing the same | |
JP4731057B2 (en) | Conductive paste and method of manufacturing wiring board using the same | |
JP2002141628A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |