Nothing Special   »   [go: up one dir, main page]

FR3131802A1 - Support de puce - Google Patents

Support de puce Download PDF

Info

Publication number
FR3131802A1
FR3131802A1 FR2200190A FR2200190A FR3131802A1 FR 3131802 A1 FR3131802 A1 FR 3131802A1 FR 2200190 A FR2200190 A FR 2200190A FR 2200190 A FR2200190 A FR 2200190A FR 3131802 A1 FR3131802 A1 FR 3131802A1
Authority
FR
France
Prior art keywords
cavity
base
resin
level
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2200190A
Other languages
English (en)
Inventor
Fanny LAPORTE
Ludovic Fourneaud
Eric Saugier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2200190A priority Critical patent/FR3131802A1/fr
Priority to US18/094,775 priority patent/US20230223277A1/en
Priority to CN202310031736.4A priority patent/CN116435190A/zh
Publication of FR3131802A1 publication Critical patent/FR3131802A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

Support de puce La présente description concerne un procédé de fabrication d'un support comprenant une cavité, comprenant : - la formation d'un mur entourant la cavité, le mur comprenant au moins un premier niveau (N1, N2), la formation de chaque premier niveau (N1, N2) comprenant la formation d'une couche de première résine (48) autour d'un premier bloc (46, 50), le premier bloc étant en un matériau différent de la première résine ; et - le retrait du ou des premiers blocs. Figure pour l'abrégé : Fig. 4C

Description

Support de puce
La présente description concerne de façon générale les dispositifs électroniques et plus particulièrement les supports de puces électroniques.
Les puces électroniques sont présentes dans de nombreux dispositifs électroniques. Les puces sont souvent placées, pendant une ou plusieurs étapes de fabrication ou pendant leur fonctionnement, dans une structure de support comprenant une cavité, la puce étant située dans la cavité.
Un mode de réalisation pallie tout ou partie des inconvénients des supports de puces connus.
Un mode de réalisation prévoit un procédé de fabrication d'un support comprenant une cavité, comprenant la formation d'un mur entourant la cavité, le mur comprenant au moins un premier niveau, la formation de chaque premier niveau comprenant la formation d'une couche de première résine autour d'un premier bloc, le premier bloc étant en un matériau différent de la première résine, et le retrait du ou des premiers blocs.
Selon un mode de réalisation, le procédé comprend la formation d'une base du support sur laquelle repose le mur, la formation de la base comprenant la formation d'au moins un deuxième niveau, la formation de chaque deuxième niveau comprenant la formation d'une couche de première résine s'étendant en regard de l'emplacement de la cavité.
Selon un mode de réalisation, la formation de la base comprend la formation de vias métalliques traversant la base en regard de la cavité.
Selon un mode de réalisation, la formation d'au moins certains niveaux comprend la croissance de pistes métalliques et de vias métalliques.
Selon un mode de réalisation, le ou les blocs sont en le même matériau que les pistes et vias.
Selon un mode de réalisation, les niveaux sont formés sur une plaque au moins partiellement métallique.
Selon un mode de réalisation, les deuxièmes niveaux sont formés sur la plaque avant les premiers niveaux.
Selon un mode de réalisation, la plaque constitue la base du support.
Selon un mode de réalisation, les premiers niveaux sont formés sur la plaque avant les deuxièmes niveaux.
Selon un mode de réalisation, le ou les blocs sont formés par une portion de la plaque.
Selon un mode de réalisation, le mur comprend plusieurs niveaux et tous les blocs ont des mêmes dimensions horizontales.
Selon un mode de réalisation, au moins une paroi latérale d'au moins un bloc est incliné par rapport au plan du fond de la cavité.
Selon un mode de réalisation, les blocs des premiers niveaux les plus proches du fond de la cavité ont au moins une dimension horizontale inférieure à celle des blocs dans les autres premiers niveaux.
Selon un mode de réalisation, le procédé comprend le remplissage de la cavité par une deuxième résine différente de la première résine.
Un autre mode de réalisation prévoit un dispositif obtenu par le procédé tel que décrit précédemment, la cavité ayant une hauteur supérieure à 30 µm.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la représente un mode de réalisation d'un support de puce électronique ;
la représente un exemple d'application du mode de réalisation de la ;
la représente un autre exemple du mode de réalisation de la ;
la représente une étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une autre étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente une étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la ;
la représente un autre mode de réalisation d'un support de puce électronique ;
la représente un autre mode de réalisation d'un support de puce électronique ;
la représente un autre mode de réalisation d'un support de puce électronique ;
la représente un autre mode de réalisation d'un support de puce électronique ;
la représente un autre mode de réalisation d'un support de puce électronique ; et
la représente un autre mode de réalisation d'un support de puce électronique.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La représente un mode de réalisation d'un support 10 de puce électronique.
Le support 10 comprend une partie inférieure, ou base, 12. La base 12 comprend une ou plusieurs couches en résine.
Dans le mode de réalisation de la , la base 12 est formée exclusivement en ladite résine. La base 12 comprend donc uniquement une ou plusieurs couches entièrement en ladite résine.
La résine formant la base est par exemple une résine époxy, par exemple une résine de moulage thermodurcissable. Par exemple, ladite résine est une résine noire. Par exemple, ladite résine est une résine opaque pour au moins certaines longueurs d'onde, par exemple pour les longueurs d'onde du visible, c’est-à-dire par exemple des longueurs d'onde comprises entre 380 nm et 780 nm.
Le support 10 comprend en outre un mur latéral 14, ou partie supérieure. Le mur 14 repose sur la base 12, plus précisément sur une face supérieure de la base 12. Le mur 14 s'étend sur la périphérie de la base 12. De préférence, la face supérieure de la base 12 est divisée entre une portion centrale et une portion périphérique entourant la portion centrale, le mur latéral 14 reposant sur la portion périphérique, de préférence sur toute la portion périphérique.
Ainsi, le mur 14 forme une cavité 16. La cavité 16 est par exemple destinée à recevoir une puce non représentée. La cavité 16 est située en regard de la portion centrale de la face supérieure de la base 12. Autrement dit, la face supérieure de la base 12, et en particulier la portion centrale, constitue une paroi, le fond, de la cavité 16. Les murs 14, et plus précisément des faces internes du mur 14, forment des parois latérales de la cavité 16. De plus, la cavité 16 est ouverte.
Le mur 14 est formé d'une ou plusieurs couches de résine, de préférence la même résine que la résine formant la ou les couches de la base 12. Ainsi, le mur 14 comprend une ou plusieurs couches de résine, par exemple de résine époxy, par exemple de résine noire, par exemple une résine de moulage thermodurcissable.
Chaque couche du mur 14 peut comprendre des pistes métalliques 18 et des vias métalliques 20, par exemple des pistes et des vias en cuivre. Des pistes conductrices 22 reposent par exemple sur la face supérieure du mur 14. Par exemple, chaque piste 22 repose en contact avec une extrémité d'un via 18 affleurant la face supérieure du mur 14. Les pistes 18, 22 et les vias 20 forment un réseau d'interconnexion.
A titre de variante, les pistes 22 peuvent être situées dans une couche de résine et peuvent affleurer la face supérieure du mur 14.
De préférence, le mur 14 a une hauteur, c’est-à-dire la distance entre la face supérieure de la base 12 et la face supérieure du mur 14, supérieure à la hauteur de la puce destinée à être placée dans la cavité.
La hauteur du mur 14, c’est-à-dire la hauteur de la cavité 16, est par exemple supérieure à 30 µm, par exemple supérieure à 700 µm, par exemple supérieure à 1 mm. La hauteur du mur 14 est par exemple inférieure à 2 mm.
A titre de variante, la base 12 peut comprendre, outre la ou les couches de résine, des pistes métalliques et des vias métalliques non représentés, telles que les piste 18 et les vias 20.
Les différentes couches de résine formant la base 12 et/ou le mur 14 ont par exemple une même hauteur. Cependant, un ou plusieurs niveaux ont par exemple des hauteurs différentes. Dans l'exemple de la , tous les niveaux ont la même hauteur.
Le support 10 de la comprend quatre niveaux N1, N2, N3 et N4. La base 12 comprend les niveaux N4 et N3, N4 étant le niveau le plus éloigné du mur 14, et le mur 14 comprend les niveaux N1 et N2, le niveau N1 étant le niveau le plus éloigné de la base. Dans l'exemple de la , les niveaux N4 et N3 sont entièrement constitués de résine.
La représente un exemple d'application du mode de réalisation de la .
Dans l'exemple de la , le support 10 est utilisé comme structure de test d'une puce 24. La puce 24 est placée dans la cavité 16. La puce 24 repose sur la face supérieure de la base 12. La puce 24 est entourée par le mur 14. La puce 24 est par exemple fixée au fond de la cavité par une couche de fixation non représentée.
La puce 24 comprend par exemple des plots de connexion 26, par exemple situées sur la face supérieure de la puce 24. Les plots 26 sont reliés aux pistes 22 par des fils électriques 28. Ainsi, des signaux de test peuvent être fournis à la puce 24 par l'intermédiaire du support 10.
La représente un autre exemple du mode de réalisation de la .
Dans l'exemple de la , le support 10 est utilisé comme une partie d'un boitier d'un dispositif optoélectronique. Une puce 30 optoélectronique est située dans la cavité 16. La puce 30 comprend par exemple un émetteur et/ou un récepteur de lumière. De préférence, la résine formant le support 10 est opaque aux longueurs d'onde de fonctionnement de la puce 30.
Le dispositif comprend, dans cette application, une plaque 32, de préférence transparente aux longueurs d'onde de fonctionnement de la puce 30. La plaque 32 est par exemple en verre. La plaque 32 ferme la cavité 16. La plaque 32 est ainsi au moins en regard de la portion centrale de la face supérieure de la base. La plaque 32 repose sur la face supérieure du mur 14. La plaque 32 est fixée sur la face supérieure du mur 14, par exemple par un élément de fixation 34, par exemple de la colle.
Dans l'exemple de la , la base 12 comprend des pistes métalliques 18 et des vias métalliques 20. Les pistes 18 et les vias 20 de la base 12 permettent de relier des pistes 36 situées dans la cavité 16 à des pistes 38 situées au niveau de la face inférieure de la base, par exemple affleurant la face inférieure de la base.
La puce 30 a par exemple des plots de connexion 40 reliés aux pistes 36 par des fils électriques 42.
Les figures 4A à 4D représentent des étapes, de préférence successives, d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la . Les étapes 4A à 4C représentent la formation du mur 14. L'étape 4D représente la formation de la base 12. Bien que les figures 4A à 4D représentent la formation d'un unique support 10, le procédé permet par exemple la formation simultanée de plusieurs supports 10.
La représente une étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, les pistes 18 et les vias 20 d'un niveau N1 sont formés sur une plaque 44, par exemple une plaque métallique. L'étape de la comprend ainsi la croissance des pistes et des vias métalliques à partir de la plaque 44. Les pistes 18 et les vias 20 sont par exemple en cuivre.
Les pistes 18 et les vias 20 correspondent aux pistes et aux vias du niveau N1 du support 10 de la , c’est-à-dire le niveau supérieur, le plus éloigné de la base.
Un bloc 46 est fixé sur la plaque 44. Le bloc 46 a par exemple une forme de parallélépipède rectangle. Le bloc 46 est situé à l'emplacement de la cavité 16 dans le niveau N1. Le bloc 46 est par exemple fixé sur la plaque 16 par une couche de fixation, par exemple une couche de colle. Les dimensions du bloc 46 sont sensiblement égales aux dimensions de la partie de la cavité 16 dans le niveau N1. En particulier, la hauteur du bloc 46 est sensiblement égal, de préférence égal, à la hauteur du niveau N1.
Le bloc 46 est par exemple en résine, en plastique ou en métal. Le bloc 46 est en un matériau différent de la résine formant le support 10. Le bloc 46 est de préférence en un matériau ne se fixant pas à la résine.
La représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, la résine, par exemple sous forme liquide, est placée sur la plaque 46 de manière à former une couche de résine 48. La quantité de résine utilisée est suffisante pour que les pistes 18, les vias 20 et le bloc 46 soient enterrés dans la résine. Ainsi, l'épaisseur de la couche de résine est supérieure à la hauteur du niveau N1 et est donc supérieure à la hauteur du bloc 46.
La résine est ensuite chauffée de manière à ce qu'elle devienne solide. La résine est amincie, par exemple par un procédé de polissage mecano-chimique, de telle manière que la hauteur de la couche soit égale à la hauteur du niveau N1. L'amincissement de la résine est effectuée de manière à ce que les extrémités des vias 20 et la face supérieure du bloc 46, c’est-à-dire la face la plus éloignée de la plaque 44, affleurent la face supérieure de la couche 48.
La représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, le niveau N2 est formé. Les étapes des figures 4A et 4B sont effectuées sur le niveau formé précédemment, c’est-à-dire sur le niveau N1, de manière à former le niveau N2. Autrement dit, l'étape de la comprend la formation, par croissance sur le niveau N1, des pistes 18 et des vias 20 du niveau N2, le placement d'un bloc 50 à l'emplacement de la cavité 16 dans le niveau N2, la formation de la couche de résine du niveau N2. Le bloc 50 est de préférence en le même matériau que le bloc 46. Le bloc 50 a par exemple la forme d'un parallélépipède rectangle. Le bloc 50 est par exemple fixé au bloc 46, par exemple par une couche de colle.
Dans l'exemple de la , les parois de la cavité 16 sont sensiblement verticales, c’est-à-dire orthogonaux à la face supérieure de la base 12. Ainsi, le bloc 50 a par exemple des dimensions horizontales sensiblement identiques à celles du bloc 46.
De préférence, le bloc 50 a des dimensions horizontales inférieures ou égales à celles du bloc 46. Autrement dit, le bloc 50 repose de préférence uniquement sur le bloc 46 et ne repose pas sur la résine du niveau N1. De manière plus générale, dans le procédé des figures 4A à 4D, chaque bloc d'un niveau formant le mur 14 repose de préférence uniquement sur le bloc du niveau sur lequel il est formé. Autrement dit, chaque bloc correspondant à un niveau donné du mur recouvre entièrement les blocs correspondant aux niveaux situés entre ledit niveau donné du mur et la base.
Dans l'exemple de la , le mur 14 comprend deux niveaux. Selon d'autres modes de réalisation, le mur 14 peut comprendre un plus grand nombre de niveaux. Les étapes des figures 4A et 4B sont alors reproduites sur le niveau fabriqué précédemment, de manière à former tous les niveaux des murs. Chaque niveau correspondant à un niveau du mur 14 comprend un bloc, tel que les blocs 46 et 50 à l'emplacement de la cavité 16 dans ce niveau. Chaque bloc est par exemple fixé sur le bloc sur lequel il repose, par exemple par une couche de colle, de manière à assurer que le bloc reste à l'emplacement voulu de la cavité. L'empilement de blocs est par exemple fixé à la plaque 44.
La représente une autre étape d'un mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la . La représente la formation de la base 12.
Dans l'exemple de la , la base est entièrement constituée de résine. La base peut donc être considérée comme un seul niveau. Les niveaux N3 et N4 sont donc entièrement constitués de résine et peuvent être fabriqués simultanément.
Au cours de cette étape, une couche 52 de résine est formée sur le dernier niveau du mur 14 fabriqué, c’est-à-dire le niveau N2 dans l'exemple de la . La résine est par exemple sous forme liquide. La résine est ensuite chauffée de manière à ce qu'elle devienne solide. L'épaisseur de la couche 52 est au moins égale à l'épaisseur de la base 12. La couche 52 est par exemple ensuite amincie, par exemple par un procédé de polissage mécano-chimique, de manière à ce que la couche 52 soit sensiblement plane et ait une épaisseur sensiblement égale à l'épaisseur de la base 12.
Le procédé comprend ensuite une étape de retrait de la plaque 44 et des blocs 46 et 50. Dans le cas où les blocs 46 et 50 sont fixés à la plaque 44, les blocs sont retirés par le retrait de la plaque.
A titre de variante, le procédé peut comprendre, après le retrait de la plaque, une étape de gravure des blocs 46 et 50. Les blocs sont de préférence en un matériau pouvant être gravés sélectivement par rapport au matériau des pistes 18 et vias 20 et de la résine.
A titre de variante, les blocs 46 et 50 peuvent être en cuivre. Les blocs 46 et 50 sont par exemple formés par le procédé de croissance des pistes 18 et des vias 20. Les blocs 46 et 50, les pistes 18 et les vias 20 sont par exemple formés simultanément. Le procédé comprend alors une étape de formation d'un masque protégeant les pistes 18 et les vias 20 qui étaient en contact avec la plaque, puis une étape de gravure des blocs 46 et 50.
A titre de variante, les blocs 46 et 50 peuvent correspondre à une partie de la plaque 44. Ainsi, la plaque 44 peut comprendre une portion en saillis ayant la forme et les dimensions de la cavité 16. Les pistes 18 et les vias 20, de même que les couches de résine sont placées autour de la portion en saillis.
On aurait pu choisir de former un empilement de couches, par exemple des couches isolantes, comprenant par exemple des pistes et des vias conducteurs, puis de graver la cavité dans l'empilement de couches. Cependant, un tel procédé ne permettrait pas de contrôler aussi précisément les dimensions les dimensions de la cavité. De plus, un tel procédé ne permet pas de former des cavités profondes avec les techniques de gravure actuelles.
Les figures 5A à 5C représentent des étapes, de préférence successives, d'un mode de mise en œuvre d'un autre procédé de fabrication du mode de réalisation de la . L'étape 5A représente la formation de la base 12. Les étapes 5B et 5C représentent la formation du mur 14. Bien que les figures 5A à 5C représentent la formation d'un unique support 10, le procédé permet par exemple la formation simultanée de plusieurs supports 10.
Le procédé des figures 5A à 5C diffère principalement du procédé des figures 4A à 4D en ce que la base 12 est formée avant le mur 14. Ainsi, la base est formée en contact avec la plaque 44 avant la formation du mur.
La représente une étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
La représente la formation de la base 12. Dans l'exemple de la , la base comprend des est entièrement constituée de résine. La base 12 peut donc être considérée comme un seul niveau constitué de résine.
Au cours de cette étape, une couche de résine, par exemple liquide, est formée sur la plaque 44. La résine est ensuite chauffée de manière à ce qu'elle devienne solide. L'épaisseur de la couche de résine est au moins égale à l'épaisseur de la base 12. La couche de résine est par exemple ensuite amincie, par exemple par un procédé de polissage mécano-chimique, de manière à ce que la couche de résine soit sensiblement plane et ait une épaisseur sensiblement égale à l'épaisseur de la base 12. La couche de résine forme alors la base 12. Les niveaux N3 et N4 de la sont ainsi formés.
La représente une autre étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, le niveau N2 est formé sur la base 12. Plus précisément, l'étape de la est effectuée sur la base 12. Autrement dit, l'étape de la comprend la formation, par croissance sur la base 12, des pistes 18 et des vias 20 du niveau N2, le placement du bloc 50 à l'emplacement de la cavité 16 dans le niveau N2, la formation de la couche de résine du niveau N2. Le bloc 50 est par exemple fixé à la base 12, par exemple par une couche de colle non représentée.
La représente une autre étape d'un autre mode de mise en œuvre d'un procédé de fabrication du mode de réalisation de la .
Au cours de cette étape, le niveau N1 est formé sur le niveau N2. Plus précisément, l'étape de la est effectuée sur la base 12. Autrement dit, l'étape de la comprend la formation, par croissance sur le niveau N2, des pistes 18 et des vias 20 du niveau N1, le placement du bloc 46 à l'emplacement de la cavité 16 dans le niveau N1, la formation de la couche de résine du niveau N1. Le bloc 46 est par exemple fixé au niveau N2, de préférence au bloc 50, par exemple par une couche de colle non représentée.
De préférence, le bloc 46 recouvre entièrement le bloc 50. De manière plus générale, dans le procédé des figures 5A à 5C, chaque bloc d'un niveau formant le mur 14 recouvre entièrement le bloc du niveau sur lequel il est formé. Autrement dit, chaque bloc correspondant à un niveau donné du mur recouvre entièrement les blocs correspondant aux niveaux situés entre ledit niveau donné du mur et la base.
Le procédé comprend ensuite une étape de retrait de la plaque 44 et des blocs 46 et 50.
La représente un autre mode de réalisation d'un support 54 de puce électronique.
Le support 54 diffère du support 10 de la en ce que la cavité 16 comprend des rebords 56. Autrement dit, la cavité 16 comprend une partie inférieure 16a et une partie supérieure 16b. La partie inférieure 16a est plus proche de la base 12 que la partie supérieure 12b.
Dans l'exemple de la , la partie 16a est située dans le niveau N2 et la partie 16b est située dans le niveau N1. De manière plus générale, la partie 16a peut correspondre à une portion de la cavité située dans un ou plusieurs niveaux du mur 14. De même, la partie 16b peut correspondre à une portion de la cavité située dans un ou plusieurs niveaux du mur 14. Ainsi, le mur 14 est un empilement de niveaux comprenant, depuis la base 12, le ou les niveaux correspondant à la partie 16b de la cavité, puis le ou les niveaux correspondant à la partie 16b de la cavité 16.
Les dimensions horizontales de la partie inférieure 16a sont inférieures aux dimensions horizontales de la partie 16b. Une partie de la résine du ou des niveaux correspondant à la partie 16a est située en regard de la partie 16b, formant ainsi le rebord 56. De préférence, le rebord 56 est situé sur toute la périphérie de la cavité 16. Des pistes conductrices non représentées sont par exemple formées sur le rebord 56. Les pistes conductrices non représentées sont par exemple reliées à des pistes 18 et des vias 20.
Le support 54 est particulièrement adapté à faire partie d'un boitier de dispositif optoélectronique tel que représenté dans la . En effet, il est alors possible de placer une plaque, par exemple une plaque de verre, sur le rebord 56. La plaque est alors maintenue en place latéralement par le mur 14.
Le procédé de fabrication du support 54 diffère des procédés décrits en relation avec les figures 4A à 4D et 5A à 5C en ce que les dimensions horizontales des blocs 46 et 50 sont différents. Plus précisément, les dimensions horizontales du bloc 50 est inférieures aux dimensions horizontales du bloc 46.
La représente un autre mode de réalisation d'un support 58 de puce électronique.
Le support 58 diffère du support de la en ce que les parois latérales de la cavité 16, c’est-à-dire les parois internes du mur 14, sont inclinées. Autrement dit, au moins une des parois de la cavité 16 forme un angle A différent de 90° avec le fond de la cavité 16, c’est-à-dire la partie centrale de la face supérieure de la base 12.
Dans l'exemple de la , la cavité 16 est de plus en plus large en s'éloignant de la base 12. Ainsi, au moins une des dimensions horizontales, c’est-à-dire dans un plan parallèle avec le fond de la cavité 16, de la cavité augmente avec la distance depuis la base 12. L'angle A entre le fond de la cavité et au moins une des parois latérales de la cavité est alors supérieur à 90°, par exemple compris entre 95° et 135°.
A titre de variante, la cavité 16 peut être de plus en plus étroite en s'éloignant de la base 12. Ainsi, au moins une des dimensions horizontales, c’est-à-dire dans un plan parallèle avec le fond de la cavité 16, de la cavité 16 diminue avec la distance depuis la base 12. L'angle A entre le fond de la cavité et au moins une des parois latérales de la cavité 16 est alors inférieur à 90°, par exemple compris entre 45° et 85°.
Un tel support est par exemple utile dans un boitier d'un dispositif optoélectronique. En effet, les rayons sont alors filtrés lors de leur trajet vers une puce située au fond de la cavité.
Le procédé de fabrication du support 58 diffère des procédés décrits en relation avec les figures 4A à 4D et 5A à 5C en ce que les blocs 46 et 50 ont au moins une paroi latérale inclinée.
Les figures 6 et 7 illustrent deux variantes dans lesquelles les cavités ont des formes différentes et avantageuses dans certaines applications. Dans d'autres variantes, les cavités peuvent avoir encore d'autres formes. La forme de la cavité dépendant de la forme des différents blocs placés à chaque niveau lors du procédé de fabrication à l'emplacement de la cavité.
La représente un autre mode de réalisation d'un support 60 de puce électronique.
Le support 60 diffère du support 10 de la en ce que le mur 14 est situé sur une base 62 différente de la base 12. Plus précisément, la base 62 est en des matériaux différents des matériaux de la base 12. Par exemple, la base 62 est un empilement de couches comprenant des couches en résine comprenant des fibres de verre et des couches conductrices.
Le procédé de fabrication du support 60 diffère des procédés décrits en relation avec les figures 4A à 4D et 5A à 5C en ce que le procédé ne comprend pas la formation de la base 12. De plus, le mur 14 est formé directement sur la base 62. La plaque 44 n'est donc pas utilisée. Comme le mur 14 et l'élément sur lequel il est formé, ici la base 62, ne sont pas séparés, le procédé des figures 4A à 4D ne peut pas être utilisé. En effet, dans le procédé des figures 4A à 4D, la plaque 44 et le mur sont séparés de manière à retirer les blocs 46 et 50.
La couche supérieure de la base 62, c’est-à-dire la couche la plus proche du mur 14 et la couche sur laquelle le mur 14 est formé, comprend au moins des parties métalliques, de manière à permettre la croissance des pistes 18 et des vias 20. Par exemple, ladite couche supérieure peut être une couche entièrement métallique.
La représente un autre mode de réalisation d'un support 64 de puce électronique.
Le support 64 diffère du support 10 de la en ce que la base 12 comprend des vias 66. Les vias 66 sont situés en regard de la cavité 16. Les vias 66 traversent la base 66. Autrement dit, les vias 66 s'étendent de la face inférieure de la base 12 à la partie centrale de la face supérieure de la base 12. Une extrémité de chaque via affleure la partie centrale de la face supérieure de la base 12, c’est-à-dire le fond de la cavité 16. Une autre extrémité de chaque via 66 affleure la face inférieure de la base 12.
De préférence, une puce, non représentée, est destinée à être placée dans la cavité 16, en contact, par sa face inférieure, avec les vias 66. De préférence, tous les vias 66 sont en contact avec la puce. Les vias 66 sont par exemple utilisés pour dissiper la chaleur de la puce. Les vias sont alors par exemple plus larges que les vias 20 pour permettre une meilleure dissipation de la chaleur.
A titre de variante, au moins certains des vias 66 peuvent être utilisé pour connecter électriquement la puce située dans la cavité 16 à des circuits externes.
La représente un autre mode de réalisation d'un support 66 de puce électronique.
Le support 66 diffère du support 10 de la en ce que la cavité 16 est remplie d'un bloc 68, par exemple un bloc de résine, de préférence une résine différente de la résine formant la base. Par exemple, la résine du bloc 68 est une résine ayant une permittivité plus adaptée à la propagation des ondes radiofréquences que la résine formant la base. La base comprend par exemple une antenne ou un autre circuit d'émission et/ou de réception.
Dans l'exemple de la , le mur 14 a de préférence une hauteur supérieure ou égale à la hauteur de la résine située dans la cavité.
Le support 66 de la peut par exemple servir de support à des puces 70 et 72. La puce 70 est par exemple placée sur la résine 68. La puce 70 est par exemple fixée sur la résine par une couche de fixation. La puce 72 est par exemple située sur, et en contact avec, les pistes 22.
Le procédé de fabrication du support 66 comprend par exemple les étapes décrites en relation avec les figures 4A à 4D ou 5A à 5C. Le procédé comprend, après le retrait des blocs 46 et 50, la formation du bloc 68, c’est-à-dire le dépôt d'une couche de résine suffisamment épaisse pour remplir la cavité. La couche de résine est ensuite amincie de manière à retirer les portions situées en dehors de la cavité. Dans le cas du procédé des figures 5A à 5C, la formation du bloc 68 est de préférence effectué avant le retrait de la plaque 44.
La représente un autre mode de réalisation d'un support 74 de puce électronique.
Le support 74 diffère du support 66 de la en ce que le support 74 comprend un niveau N5. Le niveau N5 est situé sur le niveau N1. Le niveau N5 recouvre de préférence entièrement le niveau N1 et recouvre en particulier le bloc 68. Le bloc 68 est ainsi entièrement enterré dans les niveaux N1 à N5. Le niveau N5 est en la même résine que les niveaux N1 à N4. Le niveau N5 comprend par exemple des pistes 20 et des vias 22, comme les niveaux N1 à N4.
Le support 74 de la peut par exemple servir de support aux puces 70 et 72. La puce 70 est par exemple placée sur le niveau N5, par exemple en regard de la résine 68. La puce 70 est par exemple fixée sur le niveau N5 par une couche de fixation. La puce 72 est par exemple située sur, et en contact avec, les pistes 22.
Un avantage des modes de réalisation décrits est qu'ils permettent un meilleur contrôle des dimensions de la cavité.
Un autre avantage des modes de réalisation décrits est qu'ils permettent la fabrication de supports ayant une cavité de grandes dimensions.
Un autre avantage des modes de réalisation décrits est qu'ils permettent d'obtenir un support noir, opaque aux longueurs d'onde de fonctionnement.
Un autre avantage des modes de réalisation décrits est qu'ils permettent d'obtenir un support plus solide, ne risquant pas de se délaminer.
Un autre avantage des modes de réalisation décrits est que, la cavité n'étant pas gravée, il est possible de faire une cavité ayant des formes diverses.
Un autre avantage des modes de réalisation décrits est qu'il est possible de former des vias et des pistes conductrices de formes diverses.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, bien que les supports décrits précédemment ne comprennent qu'une unique cavité, d'autres support peuvent comprendre plusieurs cavités. Lesdites cavités peuvent être, selon un mode de réalisation, situées du même coté de la structure par rapport à la base.
Selon un autre mode de réalisation, les cavités peuvent être des deux coté opposés de la base. Ainsi, le procédé de fabrication d'un tel mode de réalisation combinerait les procédés des figures 4A à 4D et 5A à 5C. Autrement dit, le procédé comprendrait dans cet ordre, la formation, sur la plaque, de niveaux d'un premier mur comprenant des blocs à l'emplacement des cavités, la formation de la base sur les niveaux du premier mur, puis la formation d'un deuxième mur sur la base, comprenant des blocs à l'emplacement des cavités, et le retrait de la plaque et des blocs des deux côtés.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (15)

  1. Procédé de fabrication d'un support (10, 54, 58, 60, 64) comprenant une cavité (16), comprenant :
    • la formation d'un mur (14) entourant la cavité (16), le mur comprenant au moins un premier niveau (N1, N2), la formation de chaque premier niveau (N1, N2) comprenant la formation d'une couche de première résine (48) autour d'un premier bloc (46, 50), le premier bloc étant en un matériau différent de la première résine ; et
    • le retrait du ou des premiers blocs.
  2. Procédé selon la revendication 1, comprenant la formation d'une base (12) du support sur laquelle repose le mur (14), la formation de la base comprenant la formation d'au moins un deuxième niveau (N3, N4), la formation de chaque deuxième niveau comprenant la formation d'une couche de première résine s'étendant en regard de l'emplacement de la cavité (16).
  3. Procédé selon la revendication 2, dans lequel la formation de la base comprend la formation de vias métalliques (66) traversant la base en regard de la cavité (16).
  4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la formation d'au moins certains niveaux comprend la croissance de pistes (18) métalliques et de vias (20) métalliques.
  5. Procédé selon la revendication 4, dans lequel le ou les blocs (46, 50) sont en le même matériau que les pistes (18) et vias (20).
  6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel les niveaux (N1, N2, N3, N4) sont formés sur une plaque (44, 62).
  7. Procédé selon la revendication 6, dans lequel les deuxièmes niveaux (N3, N4) sont formés sur la plaque (44, 62) avant les premiers niveaux (N1, N2).
  8. Procédé selon la revendication 6, dans lequel la plaque (62) constitue la base du support.
  9. Procédé selon la revendication 6 ou 8, dans lequel les premiers niveaux (N1, N2) sont formés sur la plaque (44, 62) avant les deuxièmes niveaux (N3, N4).
  10. Procédé selon la revendication 9, dans lequel le ou les blocs (46, 50) sont formés par une portion de la plaque (44).
  11. Procédé selon l'une quelconque des revendications 1 à 10, dans lequel le mur comprend plusieurs niveaux (N1, N2) et tous les blocs (46, 50) ont des mêmes dimensions horizontales.
  12. Procédé selon l'une quelconque des revendications 1 à 10, dans lequel au moins une paroi latérale d'au moins un bloc (46, 50) est incliné par rapport au plan du fond de la cavité (16).
  13. Procédé selon l'une quelconque des revendications 1 à 12, dans lequel les blocs (46) des premiers niveaux (N2) les plus proches du fond de la cavité ont au moins une dimension horizontale inférieure à celle des blocs (50) dans les autres premiers niveaux (N1).
  14. Procédé selon l'une quelconque des revendications 1 à 13, comprenant le remplissage de la cavité par une deuxième résine différente de la première résine.
  15. Dispositif obtenu par le procédé selon l'une quelconque des revendications 1 à 14, la cavité (16) ayant une hauteur supérieure à 30 µm.
FR2200190A 2022-01-11 2022-01-11 Support de puce Pending FR3131802A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2200190A FR3131802A1 (fr) 2022-01-11 2022-01-11 Support de puce
US18/094,775 US20230223277A1 (en) 2022-01-11 2023-01-09 Chip carrier
CN202310031736.4A CN116435190A (zh) 2022-01-11 2023-01-10 芯片载体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2200190A FR3131802A1 (fr) 2022-01-11 2022-01-11 Support de puce
FR2200190 2022-01-11

Publications (1)

Publication Number Publication Date
FR3131802A1 true FR3131802A1 (fr) 2023-07-14

Family

ID=80787453

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2200190A Pending FR3131802A1 (fr) 2022-01-11 2022-01-11 Support de puce

Country Status (3)

Country Link
US (1) US20230223277A1 (fr)
CN (1) CN116435190A (fr)
FR (1) FR3131802A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1615267A1 (fr) * 2003-04-15 2006-01-11 Denki Kagaku Kogyo Kabushiki Kaisha Carte de circuit imprime a support metallique et son procede de fabrication
US20180116057A1 (en) * 2016-10-25 2018-04-26 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20200305289A1 (en) * 2019-03-18 2020-09-24 Phoenix & Corporation Flexible substrate and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1615267A1 (fr) * 2003-04-15 2006-01-11 Denki Kagaku Kogyo Kabushiki Kaisha Carte de circuit imprime a support metallique et son procede de fabrication
US20180116057A1 (en) * 2016-10-25 2018-04-26 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20200305289A1 (en) * 2019-03-18 2020-09-24 Phoenix & Corporation Flexible substrate and method for fabricating the same

Also Published As

Publication number Publication date
CN116435190A (zh) 2023-07-14
US20230223277A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
FR2938970A1 (fr) Procede pour empiler et interconnecter des circuits integres
FR2787241A1 (fr) Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
FR3040535A1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
EP4092730A2 (fr) Fabrication de puces électroniques
FR3075466A1 (fr) Couvercle de boitier de circuit electronique
FR2893734A1 (fr) Micromodule electronique et procede de fabrication d'un tel micromodule
FR3131802A1 (fr) Support de puce
EP0372644A1 (fr) Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
WO2012045981A1 (fr) Procédé de fabrication d'un circuit
EP1126515A1 (fr) Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V
WO2017046153A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR2621174A1 (fr) Capacite integree dans un circuit hyperfrequence
FR2818804A1 (fr) Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
FR2667443A1 (fr) Procede de realisation d'un module hybride.
FR2862806A1 (fr) Composant incluant un condensateur variable

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230714

PLFP Fee payment

Year of fee payment: 3