Nothing Special   »   [go: up one dir, main page]

FR3030112A1 - Assemblage d'une puce de circuits integres et d'une plaque - Google Patents

Assemblage d'une puce de circuits integres et d'une plaque Download PDF

Info

Publication number
FR3030112A1
FR3030112A1 FR1462372A FR1462372A FR3030112A1 FR 3030112 A1 FR3030112 A1 FR 3030112A1 FR 1462372 A FR1462372 A FR 1462372A FR 1462372 A FR1462372 A FR 1462372A FR 3030112 A1 FR3030112 A1 FR 3030112A1
Authority
FR
France
Prior art keywords
chip
plate
walls
resin
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1462372A
Other languages
English (en)
Other versions
FR3030112B1 (fr
Inventor
Louis-Michel Collin
Luc Frechette
Sandrine Lhostis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOCPRA Sciences et Genie SEC
STMicroelectronics Crolles 2 SAS
Original Assignee
SOCPRA Sciences et Genie SEC
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOCPRA Sciences et Genie SEC, STMicroelectronics Crolles 2 SAS filed Critical SOCPRA Sciences et Genie SEC
Priority to FR1462372A priority Critical patent/FR3030112B1/fr
Priority to US14/857,041 priority patent/US9589874B2/en
Publication of FR3030112A1 publication Critical patent/FR3030112A1/fr
Priority to US15/414,061 priority patent/US9941188B2/en
Application granted granted Critical
Publication of FR3030112B1 publication Critical patent/FR3030112B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37002—Shelf life

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

L'invention concerne un assemblage d'une puce (3) de circuits intégrés et d'une plaque (5), dans lequel au moins un canal (15) disposé entre la puce et la plaque s'étend d'un bord à un autre bord de la plus petite de la puce ou de la plaque, et est délimité par des parois latérales métalliques (17) s'étendant au moins partiellement d'une face de la puce à une face en regard de la plaque.

Description

B13616 - 13-GR3C0-1224 1 ASSEMBLAGE D'UNE PUCE DE CIRCUITS INTÉGRÉS ET D'UNE PLAQUE Domaine La présente demande concerne un assemblage d'une puce de circuits intégrés et d'au moins une plaque telle qu'une plaque métallique, une autre puce de circuits intégrés, un support, et/ou une plaque intermédiaire couramment appelée interposeur. La présente demande concerne également un procédé de fabrication d'un tel assemblage. La présente demande concerne aussi bien le cas où la puce ou la plaque sont des éléments individualisés, que le cas 10 où, lors de l'assemblage, l'un au moins de ces éléments constitue une partie d'une tranche non encore découpée. Exposé de l'art antérieur Pour augmenter la densité d'intégration des circuits intégrés, des puces de circuits intégrés et des plaques telles 15 qu'un support, par exemple de type à montage en surface, et/ou un interposeur, peuvent être assemblées les unes sur les autres. Des éléments de connexion tels que des plots, des billes et/ou des piliers disposés entre les faces en regard des plaques et des puces de l'assemblage connectent électriquement les plaques et la 20 ou les puces. De la résine interstitielle occupe l'espace disponible entre les faces en regard des éléments de l'assemblage, plaques ou puces, et de la résine d'encapsulation enrobe ces 3030112 B13616 - 13-GR3C0-1224 2 éléments. La résine interstitielle et la résine d'encapsulation améliorent la stabilité mécanique de l'assemblage et protègent, par exemple de l'humidité, les éléments de l'assemblage. En fonctionnement, les circuits intégrés produisent de 5 la chaleur. La résine interstitielle et la résine d'encapsulation sont généralement de mauvais conducteurs thermiques et la température de certaines régions de l'assemblage peut augmenter jusqu'à entraîner des détériorations. Pour évacuer la chaleur produite, des canaux dans lesquels circule un fluide caloporteur peuvent être formés dans l'assemblage. Toutefois, la réalisation de ces canaux entraîne généralement des étapes de fabrication spécifiques. Il existe donc un besoin d'un assemblage d'une puce de circuits intégrés et d'au moins une plaque tel que l'assemblage comprenne une structure particulièrement efficace pour le refroidissement, et dont la fabrication entraîne le moins possible d'étapes spécifiques et soit particulièrement simple et peu coûteuse à mettre en oeuvre. Résumé Ainsi, un mode de réalisation prévoit un assemblage d'une puce de circuits intégrés et d'une plaque, dans lequel au moins un canal disposé entre la puce et la plaque s'étend d'un bord à un autre bord de la plus petite de la puce ou de la plaque, et est délimité par des parois latérales métalliques s'étendant au moins partiellement d'une face de la puce à une face en regard de la plaque. Selon un mode de réalisation, la résine interstitielle remplit, en dehors dudit au moins un canal, le volume disponible entre la puce et la plaque.
Selon un mode de réalisation, ledit au moins un canal dépasse au-delà desdits bords. Selon un mode de réalisation, la plaque est un interposeur, une puce de circuits intégrés, un support de type à montage en surface, ou une plaque métallique.
3030112 B13616 - 13-GR3C0-1224 3 Selon un mode de réalisation, les parois comprennent des billes métalliques adjacentes et alignées. Selon un mode de réalisation, de la résine d'encapsulation recouvre l'assemblage, et des ouvertures s'étendent à 5 travers la résine d'encapsulation jusqu'aux extrémités dudit au moins un canal. Selon un mode de réalisation, des éléments de connexion s'étendent, en dehors dudit au moins un canal, de la face de la puce à la face en regard de la plaque.
10 Selon un autre aspect, on prévoit un procédé de fabrication d'un assemblage face à face d'une puce de circuits intégrés et d'une plaque entre lesquelles est disposé au moins un canal délimité par des parois latérales métalliques, le procédé comprenant les étapes successives suivantes : 15 a) former des murs métalliques correspondant à au moins une portion de la hauteur de chacune des parois sur une face de la puce et/ou une face de la plaque ; b) disposer de la résine sacrificielle entre les murs de la plaque et/ou entre les murs de la puce, au moins au niveau 20 du contour de la plus petite de la plaque ou de la puce ; c) monter la puce et la plaque l'une sur l'autre, les parois étant formées par les murs et s'étendant au moins partiellement de la face de la puce à la face de la plaque ; et d) éliminer la résine sacrificielle.
25 Selon un mode de réalisation, les murs sont formés en même temps que des éléments de connexion disposés entre les faces en regard de la puce et de la plaque. Selon un mode de réalisation, à l'étape c), la résine sacrificielle s'étend sur toute la longueur dudit au moins un 30 canal, sur une partie au moins de la hauteur des parois. Selon un mode de réalisation, à l'étape c), les parois s'étendent totalement de la face de puce à la face de la plaque, la résine sacrificielle bouchant complètement ledit au moins un canal au niveau dudit contour.
3030112 B13616 - 13-GR3C0-1224 4 Selon un mode de réalisation, avant l'étape d), de la résine interstitielle est disposée dans tout le volume accessible entre la puce et la plaque. Selon un mode de réalisation, de la résine 5 d'encapsulation est disposée sur la plus grande de la puce ou de la plaque de façon à constituer la face supérieure de l'assemblage, et, avant l'élimination de la résine sacrificielle, des ouvertures sont formées à travers la résine d'encapsulation jusqu'à la résine sacrificielle.
10 Selon un mode de réalisation, plusieurs canaux sont formés simultanément et, à l'étape b), la résine sacrificielle disposée sur la face de la plus grande de la puce ou de la plaque s'étend en outre selon des bandes orthogonales aux canaux, les bandes étant disposées de façon à contacter la résine 15 sacrificielle s'étendant entre les murs au niveau de leurs extrémités. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de 20 réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures lA, 1B et 1C représentent schématiquement un premier exemple d'un assemblage d'une puce et de plaques, l'assemblage comprenant des canaux d'évacuation de chaleur ; 25 les figures 2 à 6 sont des vues en perspective et en coupe illustrant des étapes successives d'un procédé de fabrication d'un assemblage du type de celui des figures lA à 1C ; les figures 7A, 7B et 8 illustrent des étapes successives d'un procédé de fabrication d'un deuxième exemple 30 d'assemblage ; les figures 9 à 12 sont des vues en perspective et en coupe illustrant des étapes successives d'un procédé de fabrication d'un exemple de canaux d'évacuation de chaleur disposés sur une face d'une plaque ; et 3030112 B13616 - 13-GR3C0-1224 5 les figures 13 et 14A-14C illustrent schématiquement des étapes successives d'un procédé de fabrication d'un autre exemple de canaux d'évacuation de chaleur disposés sur une face d'une plaque.
5 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références dans les différentes figures. Par ailleurs, dans la suite de la description des termes tels que "supérieur", "inférieur", "dessus", "latéral", "surmonté", etc., s'appliquent à des assemblages orientés de la façon illustrée dans 10 les figures correspondantes, étant entendu que, dans la pratique, ces dispositifs peuvent être orientés différemment. De plus, des termes tels que "sensiblement", "légèrement", etc. devront être interprétés comme signifiant "à 10 % près". Description détaillée 15 Les figures 1A, 1B et 1C représentent schématiquement un premier exemple d'assemblage de puces et de plaques. La figure LA est une vue en perspective et en coupe selon le plan AA des figures lB et 1C, et les figures lB et 1C sont des vues en coupe de l'assemblage respectivement selon les plans BB et CC de la 20 figure lA. En figure lA, l'assemblage 1 comprend une puce 3 et deux plaques, à savoir, dans cet exemple, un interposeur 5 et un support 7 de type à montage en surface. La puce 3 est montée sur l'interposeur 5, lui-même étant monté sur le support 7. Des plots 25 électriquement conducteurs 9 et 9' sont portés par les faces en regard du support 5 et de l'interposeur 7. Des billes métalliques 11 relient un plot 9 à un plot 9' en regard. Des piliers métalliques 13 et 13' sont portés par les faces en regard de l'interposeur 5 et de la puce 3, chaque pilier 13 étant relié à 30 un pilier 13' en regard par une brasure de façon à former des éléments de connexion entre la puce et l'interposeur. Dans ce premier exemple d'assemblage, trois canaux d'évacuation de chaleur 15 parallèles les uns aux autres sont disposés entre l'interposeur 5 et la puce 3, les piliers 13 et 35 13' étant répartis en dehors des canaux. Chaque canal 15 est 3030112 B13616 - 13-GR3C0-1224 6 délimité latéralement par des parois métalliques 17 s'étendant de la face supérieure de l'interposeur 5 à la face inférieure de la puce 3. Chaque paroi 17 comprend un mur métallique 19 porté par la face supérieure de l'interposeur et un mur métallique 19' porté 5 par la face inférieure de la puce 3, le mur 19 étant relié au mur 19' par une brasure. Dans cet exemple, les murs 19 et 19' sont des lignes métalliques formées dans le même matériau que les piliers 13 et 13'. Dans l'exemple représenté, la puce 3 et l'interposeur 5 sont rectangulaires, et la surface de la puce 3 10 est inférieure à celle de l'interposeur 5. Comme cela est représenté en figure 1C, côté interposeur, chaque mur 19 s'étend d'un premier bord à un deuxième bord opposé du contour 21 de la projection de la puce 3 sur l'interposeur 5, et peut dépasser à l'extérieur du contour 21 la puce, de part et d'autre des premier 15 et deuxième bords. Comme cela est représenté en figure 1B, côté puce, chaque mur 19' s'étend du premier bord au deuxième bord du contour 21 de la puce 3. En dehors des canaux 15, de la résine 25 occupe, autour des piliers 13 et 13', tout l'espace libre entre la puce 3 et 20 l'interposeur 5. La résine 25 occupe également l'espace libre entre l'interposeur 5 et le support 7. Dans l'exemple représenté, la résine 25 s'étend de la face supérieure du support 7 jusqu'au-dessus de la face supérieure de la puce 3 de façon à enrober la puce et l'interposeur 5, et à constituer la face supérieure de 25 l'assemblage 1. La résine 25 sert ainsi de résine d'encapsulation et de résine interstitielle. Deux ouvertures 27 traversent la résine 25, depuis la face supérieure de l'assemblage jusqu'à la face supérieure de l'interposeur 5, les ouvertures étant disposées, comme l'illustre 30 la figure 1C, à l'extérieur du contour 21 de la puce 3, de part et d'autre des premier et deuxième bords de ce contour 21. Chaque canal 15 débouche, du côté d'une de ses extrémités, dans l'une des ouvertures 27, et, du côté de son autre extrémité, dans l'autre ouverture 27. Ainsi, un fluide caloporteur peut circuler d'une ouverture 27 à l'autre en passant par les canaux 15.
3030112 B13616 - 13-GR3C0-1224 7 Du fait que les parois latérales 17 des canaux 15 sont métalliques et sont thermiquement conductrices, elles participent à l'évacuation de chaleur ce qui améliore l'efficacité du refroidissement. En plus de participer à l'évacuation de chaleur, 5 les parois métalliques 17 permettent de renforcer l'assemblage de la puce 3 et de l'interposeur 5 nonobstant l'absence de résine 25 dans les canaux 15. La face inférieure de la puce 3 peut correspondre à la face active de la puce où sont formés les circuits intégrés 10 produisant de la chaleur. Dans ce cas, les canaux 15 sont disposés à proximité des circuits intégrés ce qui permet d'évacuer plus efficacement la chaleur. Selon une première variante de réalisation, les canaux 15 s'étendent à partir de la face supérieure de l'interposeur 5 15 sur une hauteur sensiblement égale à celle des murs 19, l'espace entre chaque canal 15 et la face inférieure de la puce 3 étant occupé par de la résine 25. Dans cette variante, les murs 19' pourront de ne pas être présents. Selon une deuxième variante de réalisation, les canaux 20 15 s'étendent à partir de la face inférieure de la puce 3 sur une hauteur sensiblement égale à celle des murs 19', l'espace entre chaque canal 15 et la face supérieure de l'interposeur 5 étant occupé par de la résine 25, les murs 19 pouvant de ne pas être présents. Dans cette variante, on prévoit que les ouvertures 27 25 bordent ou chevauchent les premier et deuxième bords du contour 21 de la puce 3. Les figures 2 à 6 illustrent schématiquement des étapes successives d'un procédé de fabrication d'un assemblage du type de celui des figures LA à 1C, et plus particulièrement un 30 assemblage dans lequel trois canaux parallèles les uns aux autres sont disposés entre des faces en regard d'une plaque 5 et d'une puce de circuits intégrés 3, des piliers connectant électriquement la puce 3 et la plaque 5 étant répartis en dehors des canaux. La plaque 5 peut être une puce de circuits intégrés, un support de 35 type à montage en surface, ou un interposeur.
3030112 B13616 - 13-GR3C0-1224 8 La figure 2 est une vue en perspective et en coupe représentant schématiquement une moitié de la plaque 5 de la figure lA après la formation, en même temps et en le même matériau, de piliers métalliques 13 et de murs métalliques 19 sur sa face 5 supérieure destinée à être en regard de la puce 3. La longueur des murs 19 est choisie pour que, une fois que la puce 3 est montée sur la plaque 5, chaque mur 19 s'étende d'un premier bord à un deuxième bord opposé du contour 21 de la projection de la puce 3 sur la plaque 5. Comme cela est représenté, chaque mur 19 10 peut dépasser à l'extérieur du contour 21, de part et d'autre des premier et deuxième bords de ce contour. La figure 3 est une vue en perspective et en coupe représentant schématiquement la moitié de la plaque 5 après avoir formé de la résine sacrificielle 37 entre les murs (référence 38) 15 et selon deux bandes 39 orthogonales aux murs. Les bandes 39 (dont une seule est visible) sont disposées à l'extérieur du contour 21, d'un côté et de l'autre de ce contour, de façon à contacter la résine sacrificielle 38 au niveau des extrémités des murs 19. Dans cet exemple, la couche de résine 37 a sensiblement la même 20 hauteur que celle des murs 19. La résine sacrificielle 37 est par exemple formée par dépôt et gravure. La figure 4 est une vue en perspective et en coupe représentant schématiquement une moitié de la puce 3 après la formation, en même temps et en le même matériau, de piliers 13' 25 et de murs 19' sur sa face supérieure destinée à être en regard de la plaque 5. Chaque mur 19' s'étend du premier bord au deuxième bord opposé du contour 21 de la puce 3. Une couche de résine sacrificielle 37 a été formée, par dépôt et gravure, entre les murs 19', et s'étend du premier au deuxième bord de la puce. Dans 30 cet exemple, la couche de résine 37 a sensiblement la même hauteur que celle des murs 19'. A titre d'exemple, les piliers 13 et 13' et les murs 19 et 19' sont formés par dépôt électrochimique (ECD - "Electro Chimical Deposition") d'un métal, par exemple de cuivre. Les 35 piliers 13 et les murs 19 ont une même hauteur, et, de manière 3030112 B13616 - 13-GR3C0-1224 9 similaire, les piliers 13' et les murs 19' ont une même hauteur. Les hauteurs des murs 19 et 19' sont par exemple comprises entre 5 et 200 pin, et peuvent être égales à 50 pm. La largeur d'un canal, c'est-à-dire l'espace entre deux murs 19 ou 19', est par 5 exemple comprise entre 5 et 1000 gm, et peut être égale à 100 pm. On comprend qu'en pratique, les faces en regard de la puce 3 et de la plaque 5 portent un nombre de piliers 13' et 13 très supérieur à celui représenté dans les figures 2, 3 et 4, par exemple plus de 500 piliers par face.
10 La figure 5 est une vue en perspective et en coupe représentant schématiquement la plaque 5 de la figure 3 et la puce 3 de la figure 4 après assemblage. Le montage s'effectue en retournant la puce 3, les piliers 13 et les murs 19 étant mis en regard respectivement des piliers 13' et des murs 19', puis en 15 brasant les piliers 13 aux piliers 13', et les murs 19 aux murs 19'. Chaque ensemble d'un pilier 13 et d'un pilier 13' forme un élément de connexion reliant un plot de la plaque 5 à un plot en regard de la puce 3. Chaque ensemble d'un mur 19 et d'un mur 19' forme une paroi latérale 17 d'un canal 15. L'assemblage de la puce 20 3 et de la plaque 5 est éventuellement monté sur une autre plaque, par exemple une plaque support comme cela est illustré en figure 1A. De la résine 25 d'encapsulation est disposée sur la face supérieure de la plaque 5 jusqu'au-dessus de la face supérieure 25 de la puce 3 de façon à enrober la puce 3, et à constituer la face supérieure de l'assemblage. La résine d'encapsulation 25 pénètre par capillarité dans tout le volume libre accessible entre la plaque 5 et la puce 3, et, du fait de la présence de résine sacrificielle 37 dans les canaux 15, la résine 25 ne pénètre pas 30 dans les canaux 15. Dans cet exemple, la résine d'encapsulation 25 sert également de résine interstitielle. La figure 6 est une vue en coupe et en perspective de l'assemblage de la figure 5 après la réalisation de deux ouvertures 27. Les ouvertures 27 (dont une seule est visible) 35 s'étendent à partir de la face supérieure de l'assemblage 3030112 B13616 - 13-GR3C0-1224 10 jusqu'aux bandes 39 de résine sacrificielle (voir figure 3), sensiblement selon le même motif. A titre d'exemple, les ouvertures 27 sont réalisées par perçage laser. La résine sacrificielle 37 est dissoute par un solvant 5 qui pénètre à partir des ouvertures 27. Une fois la résine 37 éliminée, on obtient des ouvertures 27 d'accès aux canaux et des canaux 15 tels que ceux décrits en relation avec les figures LA à 1C, et un fluide caloporteur peut circuler d'une ouverture 27 à une autre en passant par les canaux 15. A titre d'exemple, la 10 résine sacrificielle 37 est une résine hydrosoluble ; dans ce cas, le solvant utilisé est de l'eau. Le procédé de fabrication décrit en relation avec les figures 2 à 6 est susceptible de nombreuses variantes, en particulier en ce qui concerne la résine interstitielle. Selon 15 une première variante, de la résine interstitielle peut être injectée entre la puce 3 et la plaque 5 alors qu'elles sont assemblées l'une sur l'autre, mais avant de former de la résine d'encapsulation. Selon une deuxième variante, de la résine interstitielle est disposée sur la plaque 5, après l'étape 20 illustrée en figure 3, mais avant l'assemblage de la puce 3 et de la plaque 5. Dans ce cas, la résine interstitielle s'étend sur une hauteur supérieure ou égale à celle de l'espace entre la puce 3 et la plaque 5 une fois montées l'une sur l'autre. Au moment de l'assemblage, la résine interstitielle est ramollie par chauffage 25 afin que les piliers 13' et les murs 19' portés par la puce 3 pénètrent dans la résine interstitielle jusqu'aux piliers 13 et aux murs 19 portés par la plaque 5. Cette deuxième variante pourra être utilisée en particulier dans le cas où, au moment de l'assemblage, la plaque 5 constitue une partie d'une tranche 30 encore non découpée. Diverses alternatives peuvent être prévues, en particulier en ce qui concerne le dépôt de la résine sacrificielle 37. Selon une première alternative, on peut ne déposer la résine sacrificielle que sur la plaque 5 et pas sur la puce 3. On peut 35 alors prévoir que les murs 19' ne soient pas formés ou que la 3030112 B13616 - 13-GR3C0-1224 11 résine sacrificielle déposée sur la plaque 5 soit en surépaisseur de sorte qu'elle s'étende au moins partiellement entre les murs 19' de la puce 3 quand celle-ci est montée sur la plaque 5. Selon une deuxième alternative, on peut ne déposer de la résine 5 sacrificielle 37 que sur la puce 3 et pas sur la plaque 5. On peut alors prévoir que les murs 19 ne soient pas formés ou que la résine sacrificielle déposée sur la plaque 3 soit en surépaisseur de sorte qu'elle s'étende au moins partiellement entre les murs 19 de la plaque 5 quand celle-ci est montée sur la puce 3. Dans 10 cette deuxième alternative, on prévoit que les ouvertures 27 s'étendent de la face supérieure de l'assemblage jusqu'à la plaque 5 et bordent ou chevauchent les premier et deuxième bords de la puce 3. Selon une autre alternative, on peut prévoir que de la résine sacrificielle 37 est formée, entre les murs 19 et 19', 15 seulement au niveau du contour 21 de la puce 3 pour boucher les canaux au niveau de leurs extrémités quand la puce 3 est montée sur la plaque 5 et que les murs 19 et 19' forment une paroi continue entre la puce 3 et la plaque 5 grâce à une brasure. Les figures 7A-7B et 8 illustrent schématiquement des 20 étapes successives d'un procédé de fabrication d'un deuxième exemple d'assemblage, et plus particulièrement un assemblage dans lequel deux canaux parallèles l'un à l'autre sont disposés entre des faces en regard de deux plaques 5 et 7, des billes métalliques 11 reliant électriquement des plots en regard 9 et 9' de ces 25 plaques étant réparties en dehors de ces canaux. Dans cet exemple, la plaque 5 est une puce de circuits intégrés et la plaque 7 est un support de type à montage en surface, le support 7 et la puce 5 étant rectangulaires, et la surface du support 7 étant supérieure à celle de la puce 5.
30 Les figures 7A-7B représentent schématiquement le support 7 après la formation de plots 9 surmontés de billes 11 sur sa face supérieure destinée à être en regard de la puce 5, la figure 7A étant une vue de dessus du support et la figure 7B étant une vue en coupe selon le plan BB de la figure 7A. Comme cela est 35 représenté en figure 7A, certaines des billes 11 forment des 3030112 B13616 - 13-GR3C0-1224 12 lignes de billes constituant des murs 119. La longueur des murs 119 par rapport aux dimensions du contour 121 de la projection de la puce 5 sur le support 7 est choisie comme cela a été décrit en relation avec la figure 3.
5 De la résine sacrificielle 137 est formée, par dépôt et gravure, de façon à s'étendre entre les murs 119 (référence 138), et selon deux bandes 139 orthogonales aux murs comme cela a été décrit en relation avec la figure 3. La figure 8 est une vue en perspective et en coupe 10 représentant schématiquement la puce 5 et le support 7 des figures 7A-7B après montage de la puce sur le support. La face de la puce 5 destinée à être en regard du support 7 porte des plots 9'. Le montage de la puce 5 sur le support 7 s'effectue en disposant chaque plot 9' de la puce en regard d'une bille 11 portée par un 15 plot 9 du support 7, puis en chauffant et en appliquant une pression sur la face supérieure de la puce 5 de sorte que chaque bille 11 relie un plot 9 du support 7 à un plot 9' de la puce 3. Ainsi, les murs 119 de billes 11 et la résine sacrificielle 137 entre les murs (référence 138) s'étendent de la face du support 7 20 à la face en regard de la puce 5. Comme cela est représenté, lors du montage, les billes 11 sont légèrement écrasées. Comme dans le procédé de fabrication décrit en relation avec les figures 2 à 6, de la résine 125 enrobe l'assemblage et pénètre par capillarité dans tout le volume libre accessible entre 25 la plaque 5 et la puce 3. Des ouvertures 127 formées dans la résine 125 s'étendent à partir de la face supérieure de l'assemblage jusqu'aux bandes 139 de résine sacrificielle (voir figure 7A), sensiblement selon le même motif. La résine sacrificielle 137 est ensuite éliminée 30 pour obtenir des canaux 115 s'étendant d'une ouverture 127 à l'autre, les canaux 115 ayant des parois latérales métalliques. A titre d'exemple, les plots 9 et 9' sont en cuivre. Les billes 11 sont par exemple en un métal ou un alliage métallique dur revêtu d'un matériau de brasure. Le diamètre des billes 11 35 peut être compris entre 20 et 200 pin, et est par exemple égal à 3030112 B13616 - 13-GR3C0-1224 13 100 pin. L'épaisseur des plots peut être comprise entre 1 et 50 pin, et est par exemple égale à 25 gm. Le procédé décrit en relation avec les figures 7A-7B et 8 est susceptible de nombreuses variantes et alternatives telles 5 que décrites par exemple en relation avec le mode de réalisation des figures 2 à 6. En outre, on peut prévoir que les billes 11 d'un mur 119 soient disposées entre des pistes métalliques portées par la puce et par la plaque plutôt qu'entre des plots adjacents 9 et 9'.
10 Les figures 9 à 12 illustrent des étapes successives d'un procédé de fabrication d'un exemple de canaux d'évacuation de chaleur disposés sur une face d'une puce de circuits intégrés 3, et plus particulièrement des canaux disposés entre cette puce et une plaque métallique insérée dans de la résine encapsulant la 15 puce. La figure 9 est une vue en perspective et en coupe représentant schématiquement une moitié de la puce 3 après la formation de murs métalliques 219 sur sa face supérieure. Par rapport au contour de la projection de la plaque métallique sur 20 la puce, les murs 219 s'étendent de manière similaire à ce qui a été décrit précédemment. A titre d'exemple, la hauteur des murs peut être comprise entre 1 et 200 gm, et est par exemple égale à 50 gm. Les murs sont par exemple formés par dépôt électrochimique d'un métal, par exemple du cuivre.
25 La figure 10 est une vue en perspective et en coupe représentant schématiquement la moitié de la puce 3 de la figure 9 après la formation, par dépôt et gravure, de résine sacrificielle 237 s'étendant entre des murs métalliques 219 (référence 238) et selon deux bandes 239 (dont une seule est 30 visible) orthogonales aux murs. Les bandes 239 sont disposées de façon à être en contact avec la résine sacrificielle 238 au niveau des extrémités des murs 219. La figure 11 est une vue en coupe et en perspective de la moitié de la puce 3 de la figure 10 et d'une moitié d'une 3030112 B13616 - 13-GR3C0-1224 14 plaque métallique 200 montée, par exemple par brasage, sur les murs 219 de la puce. La figure 12 est une vue en perspective et en coupe représentant l'ensemble de la plaque 200 et de la puce 3 après 5 montage sur une plaque 5 elle-même montée sur un support 7. Des piliers 13 et 13' relient des plots en regard de la puce 3 et de la plaque 5, et des billes 11 relient des plots en regard 9 et 9' de la plaque 5 et du support 7. De la résine d'encapsulation 225 est disposée sur la 10 face supérieure du support 7 jusqu'à un niveau supérieur ou égal à celui de la face supérieure de la plaque métallique 200 de façon à enrober la plaque 200, la puce 3 et la plaque 5, et de façon à constituer la face supérieure de l'assemblage. La résine d'encapsulation 225 pénètre par capillarité entre le support 7 et 15 la plaque 5, et entre la plaque 5 et la puce 3, la résine 225 occupant tout l'espace libre accessible entre ces éléments. Deux ouvertures 227 (dont une seule est visible) sont formées à travers la résine 225, chaque ouverture 227 s'étendant depuis la surface supérieure de l'assemblage jusqu'à une bande 20 239 de résine sacrificielle 237. Comme précédemment, la résine sacrificielle 237 est ensuite éliminée pour obtenir des canaux 215 munis de parois latérales métalliques. Selon une variante, de la résine sacrificielle peut n'être disposée qu'entre certains des murs 219, et, après 25 élimination de la résine sacrificielle, de la résine interstitielle sépare certains des canaux 215. Les figures 13 et 14A-14C illustrent schématiquement des étapes successives d'un procédé de fabrication d'un autre exemple de canaux d'évacuation de chaleur disposés sur une face d'une puce 30 3 de circuits intégrés. La figure 13 une vue en coupe représentant la puce 3 après formation sur sa face supérieure, par dépôt et gravure, de bandes de résine sacrificielle 337 parallèles les unes aux autres. Une couche métallique 340, par exemple une couche de cuivre, est 3030112 B13616 - 13-GR3C0-1224 15 disposée sur toute la face supérieure de la puce 3 et recouvre les bandes de résine 337. Les figures 14A à 14C représentent la puce 3 de la figure 13 à une étape suivante, la figure 14A étant une vue en perspective 5 et les figures 14B et 14C étant des vues en coupe selon les plans BB et CC de la figure 14A. De la résine d'encapsulation 325 est disposée sur la couche métallique 340 de façon à recouvrir cette dernière. Dans cet exemple, la surface supérieure de la résine 325 est plane. Deux ouvertures 327 sont réalisées à travers la 10 résine d'encapsulation de façon à atteindre les extrémités des bandes de résine sacrificielle 337. A une étape suivante non illustrée, la résine sacrificielle est éliminée pour obtenir des canaux d'évacuation de chaleur, cinq dans cet exemple, la couche métallique 340 constituant les parois latérales et supérieure de 15 chaque canal. Une caractéristique commune à tous les modes de réalisation décrits précédemment est que les parois latérales des canaux d'évacuation de chaleur sont métalliques et thermiquemênt conductrices. Les parois conductrices permettent de mieux répartir 20 les pics de chaleur et augmentent l'efficacité du refroidissement. En outre, les parois métalliques des canaux permettent de renforcer la tenue mécanique de l'assemblage, nonobstant l'absence de résine interstitielle dans les canaux. Dans le cadre des procédés de fabrication décrits en 25 relation avec les figures 2 à 6 et avec les figures 7A-7B et 8, les canaux sont formés entre les faces en regard de deux plaques électriquement connectées l'une à l'autre par des éléments de connexion. Dans ces procédés de fabrication, les parois des canaux sont formées en même temps et en les mêmes matériaux que les 30 éléments de connexion et n'impliquent pas d'étapes de fabrication spécifiques autre que le dépôt d'une résine sacrificielle. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la forme, les dimensions, le nombre et 3030112 B13616 - 13-GR3C0-1224 16 l'emplacement des canaux et des ouvertures peuvent être adaptés par l'homme de l'art. Les canaux peuvent ne pas être rectilignes et/ou ne pas être parallèles les uns aux autres. Ils peuvent avoir une largeur 5 non constante. On peut également prévoir qu'un ou plusieurs plots, pistes, billes ou piliers soient disposés à l'intérieur d'un canal. Les ouvertures d'accès aux canaux peuvent déboucher directement sur les extrémités des canaux, sans prévoir de bande 10 de liaison entre ces extrémités. On peut aussi prévoir que les canaux s'étendent jusqu'aux bords latéraux de l'assemblage auquel cas les ouvertures d'accès deviennent inutiles. Bien que l'on ait décrit des canaux disposés entre une puce et une plaque d'un assemblage, on comprend que des canaux 15 peuvent être formés entre deux plaques d'un assemblage n'étant ni l'une, ni l'autre, une puce de circuits intégrés. Par exemple, des canaux peuvent être formés entre un interposeur et un support de type à montage en surface. On a décrit différents exemples de procédés de 20 fabrication de canaux, on comprend que l'ordre des étapes indiqué dans ces procédés peut être modifié et adapté par l'homme de l'art. Par exemple, dans le procédé décrit en relation avec les figures 9 à 12, on pourra d'abord former une couche de résine sacrificielle, graver cette couche une première fois pour qu'elle 25 serve de masque lors de la formation des murs, puis graver cette couche une seconde fois pour qu'elle s'étende de la façon illustrée en figure 10. Divers modes de réalisation avec diverses variantes et alternatives ont été décrits ci-dessus. On notera que l'homme de 30 l'art pourra combiner divers éléments de ces divers modes de réalisation, variantes et alternatives sans faire preuve d'activité inventive.

Claims (14)

  1. REVENDICATIONS1. Assemblage d'une puce (3 ; 5 ; 3) de circuits intégrés et d'une plaque (5 ; 7 ; 200), dans lequel au moins un canal (15 ; 115 ; 215) disposé entre la puce et la plaque s'étend d'un bord à un autre bord de la plus petite de la puce ou de la plaque, et est délimité par des parois latérales métalliques (17 ; 119 ; 219) s'étendant au moins partiellement d'une face de la puce à une face en regard de la plaque.
  2. 2. Assemblage selon la revendication 1, dans lequel de la résine interstitielle (25 ; 125 ; 225) remplit, en dehors dudit 10 au moins un canal (15 ; 115 ; 215), le volume disponible entre la puce (3 ; 5 ;
  3. 3) et la plaque (5 ; 7 ; 200). 3. Assemblage selon la revendication 1 ou 2, dans lequel ledit au moins un canal (15 ; 115 ; 215) dépasse au-delà desdits bords. 15
  4. 4. Assemblage selon l'une quelconque des revendications 1 à 3, dans lequel la plaque (5 ; 7 ; 200) est un interposeur, une puce de circuits intégrés, un support de type à montage en surface, ou une plaque métallique.
  5. 5. Assemblage selon l'une quelconque des revendications 20 1 à 4, dans lequel les parois (119) comprennent des billes métalliques (11) adjacentes et alignées.
  6. 6. Assemblage selon l'une quelconque des revendications 1 à 5, dans lequel de la résine d'encapsulation (25 ; 125 ; 225) recouvre l'assemblage, et des ouvertures (27 ; 127 ; 227) 25 s'étendent à travers la résine d'encapsulation jusqu'aux extrémités dudit au moins un canal (15 ; 115 ; 215).
  7. 7. Assemblage selon l'une quelconque des revendications 1 à 6, dans lequel des éléments de connexion (13, 13' ; 11) s'étendent, en dehors dudit au moins un canal (15 ; 115), de la 30 face de la puce (3 ; 5) à la face en regard de la plaque (5 ; 7).
  8. 8. Procédé de fabrication d'un assemblage face à face d'une puce (3 ; 5 ; 3) de circuits intégrés et d'une plaque (5 ; 7 ; 200) entre lesquelles est disposé au moins un canal (15 ; 115 ; 215) délimité par des parois latérales métalliques 3030112 B13616 - 13-GR3C0-1224 18 (17 ; 119 ; 219), le procédé comprenant les étapes successives suivantes : a) former des murs métalliques (19, 19' ; 119 ; 219) correspondant à au moins une portion de la hauteur de chacune des 5 parois (17 ; 119 ; 219) sur une face de la puce et/ou une face de la plaque ; b) disposer de la résine sacrificielle (37 ; 137 ; 237) entre les murs (19 ; 119 ; 219) de la plaque et/ou entre les murs (19') de la puce, au moins au niveau du contour (21 ; 121) de la 10 plus petite de la plaque ou de la puce ; c) monter la puce et la plaque l'une sur l'autre, les parois (17 ; 119 ; 219) étant formées par les murs et s'étendant au moins partiellement de la face de la puce à la face de la plaque ; et 15 d) éliminer la résine sacrificielle (37 ; 137 ; 237).
  9. 9. Procédé selon la revendication 8, dans lequel les murs (19, 19' ; 119) sont formés en même temps que des éléments de connexion (13, 13' ; 11) disposés entre les faces en regard de la puce (3 ; 5) et de la plaque (5 ; 7). 20
  10. 10. Procédé selon la revendication 8 ou 9, dans lequel à l'étape c), la résine sacrificielle (37 ; 137 ; 237) s'étend sur toute la longueur dudit au moins un canal (15 ; 115 ; 215), sur une partie au moins de la hauteur des parois (17 ; 119 ; 219).
  11. 11. Procédé l'une quelconque des revendications 8 à 10, 25 dans lequel à l'étape c), les parois s'étendent totalement de la face de puce à la face de la plaque, la résine sacrificielle (37 ; 137 ; 237) bouchant complètement ledit au moins un canal (15 ; 115 ; 215) au niveau dudit contour (21 ; 121).
  12. 12. Procédé selon l'une quelconque des revendications 8 30 à 11, dans lequel, avant l'étape d), de la résine interstitielle (25 ; 125 ; 225) est disposée dans tout le volume accessible entre la puce (3 ; 5 ; 3) et la plaque (5 ; 7 ; 200).
  13. 13. Procédé selon l'une quelconque des revendications 8 à 12, dans lequel de la résine d'encapsulation (25 ; 125 ; 225) 35 est disposée sur la plus grande de la puce ou de la plaque de 3030112 B13616 - 13-GR3C0-1224 19 façon à constituer la face supérieure de l'assemblage, et, avant l'élimination de la résine sacrificielle (37 ; 137 ; 237), des ouvertures (27 ; 127 ; 227) sont formées à travers la résine d'encapsulation jusqu'à la résine sacrificielle. 5
  14. 14. Procédé selon l'une quelconque des revendications 8 à 13, dans lequel plusieurs canaux (15 ; 115 ; 215) sont formés simultanément et, à l'étape b), la résine sacrificielle (37 ; 137 ; 237) disposée sur la face de la plus grande de la puce ou de la plaque s'étend en outre selon des bandes (39 ; 139 ; 239) orthogonales aux canaux, les bandes étant disposées de façon à contacter la résine sacrificielle (38 ; 138 ; 238) s'étendant entre les murs (19 ; 119 ; 219) au niveau de leurs extrémités.
FR1462372A 2014-12-12 2014-12-12 Assemblage d'une puce de circuits integres et d'une plaque Active FR3030112B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1462372A FR3030112B1 (fr) 2014-12-12 2014-12-12 Assemblage d'une puce de circuits integres et d'une plaque
US14/857,041 US9589874B2 (en) 2014-12-12 2015-09-17 Assembly of an integrated circuit chip and of a plate
US15/414,061 US9941188B2 (en) 2014-12-12 2017-01-24 Assembly of an integrated circuit chip and of a plate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1462372A FR3030112B1 (fr) 2014-12-12 2014-12-12 Assemblage d'une puce de circuits integres et d'une plaque
FR1462372 2014-12-12

Publications (2)

Publication Number Publication Date
FR3030112A1 true FR3030112A1 (fr) 2016-06-17
FR3030112B1 FR3030112B1 (fr) 2018-02-02

Family

ID=52779779

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1462372A Active FR3030112B1 (fr) 2014-12-12 2014-12-12 Assemblage d'une puce de circuits integres et d'une plaque

Country Status (2)

Country Link
US (2) US9589874B2 (fr)
FR (1) FR3030112B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109297608A (zh) * 2018-09-19 2019-02-01 北京科技大学 基于掺杂钛酸锶基氧化物的微区热扰动双向锁定探测方法
FR3088109A1 (fr) 2018-11-07 2020-05-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un circuit de refroidissement

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190357386A1 (en) * 2018-05-16 2019-11-21 GM Global Technology Operations LLC Vascular polymeric assembly
US11735495B2 (en) * 2019-02-27 2023-08-22 Intel Corporation Active package cooling structures using molded substrate packaging technology
EP4030476A1 (fr) * 2021-01-15 2022-07-20 Mitsubishi Electric R & D Centre Europe B.V. Cavité de liquide de refroidissement intégrée dans une carte de circuit imprimé et son procédé de fabrication
JP7391407B2 (ja) * 2022-02-08 2023-12-05 健治 大沢 薄型ヒートパイプ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251530A1 (en) * 2003-06-12 2004-12-16 Yasuhiro Yamaji Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
EP1628344A2 (fr) * 2004-08-16 2006-02-22 Delphi Technologies, Inc. Procédé de fabrication d'un composant microélectronique avec des canaux de fluide
US20070131645A1 (en) * 2005-12-09 2007-06-14 Kevin Matthew Durocher Method of making an electronic device cooling system
WO2007071674A2 (fr) * 2005-12-23 2007-06-28 Koninklijke Philips Electronics N.V. Refroidissement d’empilement d’interconnexion sur puce au moyen de segments d'interconnexion sacrificiels
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
WO2012005706A1 (fr) * 2010-07-07 2012-01-12 Haluk Kulah Puits thermique pour micro-canaux compatible cmos pour refroidissement de composants électroniques, et sa fabrication
US20140043757A1 (en) * 2012-08-07 2014-02-13 International Business Machines Corporation Electro-rheological micro-channel anisotropic cooled integrated circuits and methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513942A (en) * 1983-05-25 1985-04-30 Bourns, Inc. Plate molding apparatus with interlocking cavity plates
US4748495A (en) * 1985-08-08 1988-05-31 Dypax Systems Corporation High density multi-chip interconnection and cooling package
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
US6903929B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink
US7012017B2 (en) * 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9070644B2 (en) * 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US8860212B1 (en) * 2013-04-15 2014-10-14 Freescale Semiconductor, Inc. Fluid cooled semiconductor die package
US9219044B2 (en) * 2013-11-18 2015-12-22 Applied Materials, Inc. Patterned photoresist to attach a carrier wafer to a silicon device wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251530A1 (en) * 2003-06-12 2004-12-16 Yasuhiro Yamaji Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
EP1628344A2 (fr) * 2004-08-16 2006-02-22 Delphi Technologies, Inc. Procédé de fabrication d'un composant microélectronique avec des canaux de fluide
US20070131645A1 (en) * 2005-12-09 2007-06-14 Kevin Matthew Durocher Method of making an electronic device cooling system
WO2007071674A2 (fr) * 2005-12-23 2007-06-28 Koninklijke Philips Electronics N.V. Refroidissement d’empilement d’interconnexion sur puce au moyen de segments d'interconnexion sacrificiels
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
WO2012005706A1 (fr) * 2010-07-07 2012-01-12 Haluk Kulah Puits thermique pour micro-canaux compatible cmos pour refroidissement de composants électroniques, et sa fabrication
US20140043757A1 (en) * 2012-08-07 2014-02-13 International Business Machines Corporation Electro-rheological micro-channel anisotropic cooled integrated circuits and methods thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109297608A (zh) * 2018-09-19 2019-02-01 北京科技大学 基于掺杂钛酸锶基氧化物的微区热扰动双向锁定探测方法
CN109297608B (zh) * 2018-09-19 2019-09-10 北京科技大学 基于掺杂钛酸锶基氧化物的微区热扰动双向锁定探测方法
FR3088109A1 (fr) 2018-11-07 2020-05-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un circuit de refroidissement
EP3651195A1 (fr) 2018-11-07 2020-05-13 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d'un circuit de refroidissement

Also Published As

Publication number Publication date
US20160172278A1 (en) 2016-06-16
US9941188B2 (en) 2018-04-10
US9589874B2 (en) 2017-03-07
US20170133297A1 (en) 2017-05-11
FR3030112B1 (fr) 2018-02-02

Similar Documents

Publication Publication Date Title
FR3030112A1 (fr) Assemblage d'une puce de circuits integres et d'une plaque
EP2299515B1 (fr) Procédé d'encapsulation d'une batterie de type lithium-ion en couches minces directement sur le substrat
EP2973750B1 (fr) Procede de formation de diodes electroluminescentes
FR2633776A1 (fr) Dispositif transistor a effet de champ et procede destine a sa production
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP3118920B1 (fr) Batterie en couches minces autosupportée et procédé de fabrication d'une telle batterie
FR3017242A1 (fr) Diode schottky verticale au nitrure de gallium
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
EP4092730A2 (fr) Fabrication de puces électroniques
EP1559068B1 (fr) Module electronique comportant un element apparent sur une face et procede de fabrication d'un tel module
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
EP3651195B1 (fr) Procédé de fabrication d'un circuit de refroidissement
FR2881879A1 (fr) Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique.
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
EP0080233B1 (fr) Procédé permettant de réaliser un circuit électronique protégé contre les charges électriques statiques
FR2969376A1 (fr) Procédé de fabrication de puces de circuits intégrés
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
EP3171395B1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160617

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11