Nothing Special   »   [go: up one dir, main page]

FR2797075A1 - Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard - Google Patents

Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard Download PDF

Info

Publication number
FR2797075A1
FR2797075A1 FR9909684A FR9909684A FR2797075A1 FR 2797075 A1 FR2797075 A1 FR 2797075A1 FR 9909684 A FR9909684 A FR 9909684A FR 9909684 A FR9909684 A FR 9909684A FR 2797075 A1 FR2797075 A1 FR 2797075A1
Authority
FR
France
Prior art keywords
chip
integrated circuit
manufacturing
format
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9909684A
Other languages
English (en)
Other versions
FR2797075B1 (fr
Inventor
Henri Boccia
Philippe Patrice
Isabelle Limousin
Olivier Brunet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9909684A priority Critical patent/FR2797075B1/fr
Priority to AU65763/00A priority patent/AU6576300A/en
Priority to PCT/FR2000/002047 priority patent/WO2001008092A1/fr
Publication of FR2797075A1 publication Critical patent/FR2797075A1/fr
Application granted granted Critical
Publication of FR2797075B1 publication Critical patent/FR2797075B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07739—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part capable of functioning as a record carrier on its own and a second part being only functional as a form factor changing part, e.g. SIM cards type ID 0001, removably attached to a regular smart card form factor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif à circuits intégrés comportant des plages de contact, ledit dispositif étant de type carte à puce de format réduit par rapport au format standard des cartes à puces, caractérisé en ce qu'il comporte les étapes suivantes : - report d'une première puce de circuit intégré (1) sur une bande support (15, 18) comportant les plages de contact (14);- report d'une deuxième puce de circuit intégré (2) sur la première puce (1); - interconnexion des puces (1, 2) entre elles et aux plages de contact (14) de manière à former un micromodule; - protection des puces de circuit intégré (1, 2) et de leurs connexions (17) par une matière isolante (8) constituant la deuxième face (40) du dispositif;- obtention du dispositif (100) par découpe du micromodule à la périphérie des plages de contact (14) constituant la première face (30).

Description

PROCEDE <B>DE</B> FABRICATION<B>DE</B> DISPOSITIF PORTABLE<B>À</B> CIRCUITS INTÉGRÉS,<B>DE</B> TYPE CARTE<B>À PUCE DE</B> FORMAT RÉDUIT PAR RAPPORT<B>AU</B> FORMAT<B>STANDARD</B> L'invention concerne un procédé de fabrication d'un dispositif portable<B>à</B> circuit intégré, de type carte<B>à</B> puce de format réduit par rapport au format standard des cartes<B>à</B> puces. Elle concerne également le dispositif obtenu par un tel procédé. Ce dispositif comprend deux faces planes parallèles dont l'une comporte des plages de contact.
Le dispositif selon l'invention comporte au moins deux puces de circuit intégré reliées entre elles et aux dites plages de contact.
On rappelle que les cartes<B>à</B> puce<B>à</B> contact affleurant permettent d'effectuer par exemple des transactions sécurisées de type monétique, d'identification<B>ou</B> de télécommunications. Les dimensions des cartes ainsi que le positionnement des contacts sont définis par un standard correspondant aux normes internationales ISO <B>7810, 7816-1</B> et 7816-2.
Ce premier standard définit une carte avec ou sans contact comme un élément portable de faible épaisseur et de dimensions<B>: 85</B> mm de longueur, 54 mm de largeur et<B>0.76</B> mm d'épaisseur. Un deuxième standard a permis de définir le format des cartes<B>à</B> puces dédiées au marché de la téléphonie mobile.
Les cartes<B>à</B> puce dédiées<B>à</B> la téléphonie mobile ont un format réduit par rapport au format ISO qui vient d'être rappelé. Il s'agit de mini-cartes de<B>25</B> mm de longueur et de<B>15</B> mm de largeur, l'épaisseur étant identique<B>à</B> l'épaisseur des cartes répondant au premier standard. on rappelle qu'une carte<B>à</B> puce<B>à</B> contact comporte un support plastique en forme de plaque selon le format standard ISO. Ce support porte au moins un microcircuit électronique (appelé également module électronique ou micromodule électronique dans la littérature) et une série de plages de contact pour le raccordement électrique du microcircuit<B>à</B> un circuit d'exploitation.
On rappelle également que selon un procédé connu de fabrication d'une telle carte, le support de la carte<B>à</B> puce est réalisé par moulage en matière plastique ou par lamination, puis le microcircuit est incorporé dans le support de carte au cours d'une opération dite liencartage". En pratique, on vient coller le microcircuit dans une cavité prévue<B>à</B> cet effet dans le support. on rappelle également que jusqu'à présent, une carte<B>à</B> puce<B>à</B> contact de format réduit (mini-carte) par rapport au format standard ISO, est réalisée<B>à</B> partir du procédé de fabrication d'une carte de format standard que lon termine par une opération de pré- découpe partielle du support de carte pour délimiter une région comprenant la zone des contacts.
Comme on peut le voir sur la figure<B>1,</B> c'est dans ce support 200 que Pon vient réaliser la carte de format réduit. Une fente de contour 20 est formée dans ce support 200 autour d'une portion interne<B>160</B> comportant le microcircuit<B>10</B> et les plages de contact 14. Cette portion interne<B>160</B> présente un profil sensiblement rectangulaire défini en fonction de la norme GSM <B>11.11.</B> Elle est entourée par la fente 20 qui délimite la carte répondant au deuxième format, laquelle reste solidaire de la portion externe<B>180</B> de la carte de format standard 200 par des bretelles 22, 24,<B>26</B> que l'on a pris soin de laisser lors de la formation de la fente de contour 20.
Ainsi, la carte peut alors être utilisée telle quelle au format standard ISO des cartes de crédit, mais aussi au format mini-carte en détachant la portion interne<B>160,</B> qui porte le micromodule<B>10,</B> de la portion externe<B>180.</B> Le marché de la téléphonie mobile est en constante mutation et tend vers une miniaturisation plus grande des terminaux mobiles. De ce fait, la miniaturisation du format mini-carte semble une nécessité afin de ne pas pénaliser la miniaturisation des terminaux.
On s'oriente donc vers une réduction du format des cartes destinées<B>à</B> équiper les nouvelles générations de téléphones mobiles tout en cherchant<B>à</B> conserver la taille des circuits intégrés et même<B>à</B> l'augmenter.
<B>A</B> cette fin, on pourrait bien sûr reprendre les procédés de fabrication de cartes de format réduit existants et réaliser des cartes de format réduit plus petites que celles que l'on réalise actuellement en procédant<B>à</B> une pré-découpe 20 sur une portion interne <B>160</B> plus petite. La technologie de l'art antérieur qui vient d'être décrite et qui est bien adaptée<B>à</B> un format de type ISO, comporte en effet des inconvénients dès lors où l'on cherche<B>à</B> l'appliquer<B>à</B> la réalisation d'une carte de très petite dimension: Il est clair que cette technique ne permet pas d'augmenter la taille des circuits intégrés, sauf<B>à</B> augmenter la cavité du support dans laquelle ils sont placés; <B>-</B> En outre, en augmentant la taille du module et de la cavité, les inventeurs ont pensé qu'il<B>y</B> aurait un risque de dommages pour le circuit intégré du fait qu'il pourrait subir plus facilement des contraintes en flexion.
Ainsi, un nouveau format de carte<B>à</B> puce<B>à</B> contact a été proposé dans lequel le microcircuit couvre la quasi totalité de la surface de la carte.
Un tel dispositif est illustré sur la figure 2. Il comprend un corps de carte<B>100</B> de forme rectangulaire de<B>15</B> mm de longueur et de<B>10</B> mm de largeur avec une épaisseur inférieure ou égale<B>à 0.76</B> mm et un détrompeur <B>105</B> de lmm par lmm sur le coin inférieur droit de la carte<B>100.</B>
Un tel dispositif permet de répondre<B>à</B> un besoin de format de carte réduit en optimisant la place du circuit intégré dans ce nouveau format et en étant compatible aux nouvelles générations de téléphones mobiles. Une telle carte<B>100</B> présente l'avantage d'apporter une rigidité au produit par la présence de la grille de contacts 14 sur toute sa face avant<B>30.</B>
Il est en outre possible d'utiliser la quasi totalité de la surface du produit pour la puce de circuit intégré. L'absence de plans de collage du module dans une cavité permet d'avoir un circuit intégré de plus grande dimension.
L'invention vise également<B>à</B> offrir une mini-carte GSM comprenant une puce performante et de grosse capacité pour accepter de nouvelles fonctions, et dont la conception et la fabrication soient rapides et économiques.
L'invention consiste<B>à</B> utiliser des puces standards du domaine de l'électronique, c'est<B>à</B> dire des puces qui ne sont pas spécialement conçues pour le GSM, et de les assembler pour remplir les fonctions voulues.<B>Il</B> est ainsi possible,<B>à</B> moindre coût, de proposer une nouvelle mini-carte sans développer une puce spécifique GSM.
La présente invention propose un procédé de fabrication d'une telle carte<B>à</B> puce de format réduit par rapport aux formats standards.
Le procédé selon l'invention propose. d'utiliser une pluralité de puces de circuit intégré pour constituer le microcircuit d'un tel dispositif de format réduit afin d'augmenter ses capacités et ses fonctions.
La présente invention a plus particulièrement pour objet un procédé de fabrication d'un dispositif électronique portable<B>à</B> circuits intégrés comportant des plages de contact sur une première face du dispositif, ledit dispositif étant de type carte<B>à</B> puce de format réduit par rapport au format standard des cartes<B>à</B> puces, caractérisé en ce qu' il comporte les étapes suivantes<B>:</B> <B>-</B> report d'une première puce de circuit intégré sur une bande support comportant les plages de contact<B>;</B> <B>-</B> report d'une deuxième puce de circuit intégré sur la première puce<B>;</B> <B>-</B> interconnexion des puces entre elles et aux plages de contact de manière<B>à</B> former un micromodule<B>;</B> <B>-</B> protection des puces de circuit intégré et de leurs connexions par une matière isolante constituant la deuxième face du dispositif<B>;</B> <B>-</B> obtention du dispositif par découpe du micromodule<B>à</B> la périphérie des plages de contact constituant la première face.
Selon une caractéristique, au moins une troisième puce de circuit intégré est reportée sur la première puce et/ou la deuxième puce du micromodule.
Selon une caractéristique, le report des puces de circuit intégré est réalisé par collage au moyen d'une colle électriquement isolante.
Selon un mode de réalisation, l'interconnexion des puces de circuit intégré est réalisé par jet de matière conductrice.
Selon un autre mode de réalisation, l'interconnexion des puces de circuit intégré est réalisé par câblage filaire. Selon un mode de réalisation, la protection des circuits intégrés et de leurs connexions est réalisée par moulage transfert d'une résine de manière<B>à</B> obtenir directement la deuxième face du dispositif.
Selon un autre mode de réalisation, la protection des circuits intégrés et de leurs connexions est réalisée par dispense d'une résine, la deuxième face du dispositif étant réalisée par surmoulage de l'ensemble.
Selon une caractéristique, la découpe est réalisée de manière<B>à</B> obtenir un détrompeur.
La présente invention concerne également un dispositif électronique portable<B>à</B> circuits intégrés, de type carte<B>à</B> puce de format réduit par rapport au format standard des carte<B>à</B> puces, caractérisé en ce qu'il comporte au moins deux puces de circuit intégré interconnectées entre elles et électriquement reliées<B>à</B> des plages de contact formant une première face du dispositif.
Selon une caractéristique, la première puce couvre la quasi-totalité de la surface du dispositif.
Selon une autre caractéristique, la deuxième puce est reportée sur la première puce, la deuxième puce ayant des dimensions inférieures<B>à</B> celles de la première puce.
Selon une autre caractéristique, le dispositif comporte au moins une troisième puce de circuit intégré reportée sur la première puce et/ou sur la deuxième puce. Selon une application, la première puce constitue une puce de mémoire. Selon une autre application, la deuxième puce constitue une puce de sécurisation du dispositif.
Selon une autre application, la troisième puce constitue une puce d'interface entre la première puce et la deuxième puce. Les particularités et avantages de l'invention apparaîtront clairement<B>à</B> la lecture de la description qui est faite ci-après et qui est donnée<B>à</B> titre d'exemple illustratif et non limitatif et en regard des dessins sur lesquels<B>:</B> la<B>f</B> igure <B>1</B> représente une carte<B>à</B> puce selon l'art antérieur, <B>-</B> la<B>f</B> igure 2 représente une carte<B>à</B> puce selon l'invention, <B>-</B> les figures 3a<B>à 3d</B> illustrent les premières étapes du procédé de fabrication selon l'invention, <B>-</B> la figure 4 illustre un premier mode de réalisation de létape de connexion du procédé selon l'invention, <B>-</B> la figure<B>5</B> illustre un deuxième mode de réalisation de l'étape de connexion du procédé selon l'invention, <B>-</B> la figure<B>6</B> illustre l'étape de protection du procédé selon l'invention, <B>-</B> la figure<B>7</B> illustre l'étape de découpe du procédé selon l'invention. En se reportant<B>à</B> la figure 3a, une grille de contact<B>18,</B> telle quune plaque métallique en cuivre nickelé et doré par exemple, est gravée afin de constituer des plages de contact 14 destinées<B>à</B> devenir la face avant<B>30</B> du dispositif<B>100</B> selon l'invention.
Le procédé selon l'invention consiste, dans un premier temps (figure<B>3b), à</B> disposer une feuille diélectrique is sur la grille métallique<B>18.</B> Préférentiellement, cette feuille est constituée d'un matériau thermoplastique laminé<B>à</B> chaud sur la grille <B>18.</B> La feuille diélectrique<B>15</B> aura préalablement été percée afin de créer des puits<B>16</B> traversant la feuille <B>15</B> en vis<B>à</B> vis de chaque plage de contact 14 de la grille<B>18.</B>
Une première puce de circuit intégré<B>1</B> est alors collée sur la feuille diélectrique<B>15,</B> face active avec les plots de contact<B>7</B> vers le haut (figure 3c)<B>.</B> Le collage est réalisé au moyen d'une colle électriquement isolante.
Cette première puce<B>1</B> couvre la quasi totalité de la surface du dispositif<B>100.</B> Selon une application, elle peut être constituée par une puce de mémoire, par exemple.
Une deuxième puce de circuit intégré 2 est alors collée sur la première puce<B>1,</B> face active avec les plots de contact<B>7</B> vers le haut (figure<B>3d) .</B> Le collage est également réalisé au moyen d'une colle électriquement isolante.
Cette deuxième puce 2 présente des dimensions inférieures<B>à</B> celles de la première puce<B>1.</B> Selon une application, elle peut être constituée par une puce de sécurisation.
Au moins une troisième puce de circuit intégré<B>3</B> peut en outre être collée sur la première puce<B>1</B> et/ou la deuxième puce 2, face active avec les plots de contact<B>7</B> vers le haut (figure<B>3d)</B> Le collage est également réalisé au moyen d'une colle électriquement isolante. Cette troisième puce<B>3</B> présente des dimensions inférieures<B>à</B> celles de la première puce<B>1.</B> Selon une application, elle peut constituer l'interface entre la première puce<B>1</B> et la deuxième puce 2.
Ces puces<B>1,</B> 2,<B>3,</B> sont alors interconnectées entre elles et avec les plages de contact 14 de la grille<B>18</B> <B>à</B> travers les puits de connexion<B>16.</B>
Selon les applications, les connexions<B>17</B> peuvent être réalisées par câblage filaire traditionnel (figure 4), ou par jet de matière conductrice (figure<B>5)</B> ou par tout autre moyen adapté.
On obtient ainsi un micromodule<B>10</B> avec au moins deux puces de circuit intégré électriquement reliées aux plages de contact 14 via les puits<B>16</B> du diélectrique<B>15.</B>
La figure<B>6</B> illustre l'étape de protection qui permet de réaliser la deuxième face plane 40 du dispositif<B>100,</B> et qui peut être obtenue selon divers procédés.
Selon un mode de réalisation, les puces et les connexions sont protégées par une résine d'enrobage déposée<B>à</B> l'aide de tout moyen connu tel qu'un<B> </B> glob top<B> </B> en terminologie anglaise, qui désigne l'enrobage de la puce par le dessus dans une résine de protection. L'ensemble est ensuite surmoulé par une matière isolante. Selon un autre mode de réalisation, on effectue un moulage transfert pour obtenir directement la protection<B>8</B> des puces et des connexions<B>17</B> ainsi que la deuxième face 40 du dispositif<B>100.</B>
Les dispositifs<B>100</B> sont ensuite obtenus par découpe au moyen d'un outil de découpe présentant une arête brisée pour former le détrompeur <B>105</B> (figure<B>7).</B>
Le dispositif ainsi réalisé a un format compatible aux cartes<B>à</B> puce dédiées aux téléphones mobiles.
Il est<B>à</B> noter que le procédé décrit dans la présente demande s'applique quelque soit la taille et le nombre de puces de circuit intégré utilisées, et cela dans les limites imposées par le technologies connues.

Claims (1)

  1. REVENDICATIONS <B>1.</B> Procédé de fabrication d'un dispositif électronique portable<B>à</B> circuits intégrés comportant des plages de contact (14) sur une première face<B>(30)</B> du dispositif<B>(100),</B> ledit dispositif étant de type carte<B>à</B> puce de format réduit par rapport au format standard des cartes<B>à</B> puces, caractérisé en ce qu'il comporte les étapes suivantes<B>:</B> <B>-</B> report d'une première puce de circuit intégré <B>(1)</B> sur une bande support<B>(15,18)</B> comportant les plages de contact (14)<B>;</B> <B>-</B> report d'une deuxième puce de circuit intégré (2) sur la première puce<B>(1) ;</B> <B>-</B> interconnexion des puces<B>(1,</B> 2) entre elles et aux plages de contact (14) de manière<B>à</B> former un micromodule<B>(10) ;</B> <B>-</B> protection des puces de circuit intégré<B>(1,</B> 2) et de leurs connexions<B>(17)</B> par une matière isolante<B>(8)</B> constituant la deuxième face (40) du dispositif<B>(100) ;</B> <B>-</B> obtention du dispositif<B>(100)</B> par découpe du micromodule<B>(10) à</B> la périphérie des plages de contact (14) constituant la première face<B>(30).</B> 2. Procédé de fabrication selon la revendication<B>1,</B> caractérisé en ce qu'au moins une troisième puce de circuit intégré<B>(3)</B> est reportée sur la première puce <B>(1)</B> et/ou la deuxième puce (2) du micromodule<B>(10).</B> <B>3.</B> Procédé de fabrication selon la revendication<B>1</B> ou 2, caractérisé en ce que la bande support<B>(15,18)</B> est obtenue par lamination d'une bande diélectrique <B>(15)</B> sur une grille métallique<B>(18)</B> comportant les plages de contact (14), des puits<B>(16)</B> étant percés dans la bande diélectrique<B>(15)</B> en vis<B>à</B> vis de chaque plage de contact (14). 4. Procédé de fabrication selon la revendication<B>3,</B> caractérisé en ce que la bande diélectrique<B>(15)</B> est composée d'un matériau thermoplastique. <B>5.</B> Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le report des puces de circuit intégré<B>(1,</B> 2,<B>3)</B> est réalisé par collage au moyen d'une colle électriquement isolante. <B>6.</B> Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que l'interconnexion des puces de circuit intégré<B>(1,</B> 2,<B>3)</B> est réalisé par jet de matière conductrice. <B>7.</B> Procédé de fabrication selon l'une quelconque des revendications<B>1 à 5,</B> caractérisé en ce que l'interconnexion des puces de circuit intégré<B>(1,</B> 2,<B>3)</B> est réalisé par câblage filaire. <B>8.</B> Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la protection des circuits intégrés<B>(1,</B> 2,<B>3)</B> et de leur connexion est réalisée par moulage transfert d'une résine de manière<B>à</B> obtenir directement la deuxième face (40) du dispositif<B>(100).</B> <B>9.</B> Procédé de fabrication selon l'une quelconque des revendications<B>1 à 7,</B> caractérisé en ce que la protection des circuits intégrés<B>(1,</B> 2,<B>3)</B> est réalisée par dispense d'une résine, la deuxième face (40) du dispositif<B>(100)</B> étant réalisée par surmoulage de l'ensemble. <B>10.</B> Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la découpe est réalisée de manière<B>à</B> obtenir un détrompeur <B>(105) .</B> <B>11.</B> Dispositif électronique portable<B>à</B> circuits intégrés, de type carte<B>à</B> puce de format réduit par rapport au format standard des carte<B>à</B> puces, caractérisé en ce qu'il comporte au moins deux puces de circuit intégré<B>(1,</B> 2) interconnectées entre elles et électriquement reliées<B>à</B> des plages de contact (14) formant une première face<B>(30)</B> du dispositif<B>(100).</B> 12. Dispositif électronique portable selon la revendication<B>11,</B> caractérisé en ce que la première puce<B>(1)</B> couvre la quasi-totalité de la surface du dispositif<B>(100).</B> <B>13.</B> Dispositif électronique portable selon la revendication<B>11</B> ou 12, caractérisé en ce que la deuxième puce (2) est reportée sur la première puce (1), la deuxième puce (2) ayant des dimensions inférieures<B>à</B> celles de la première puce<B>(1).</B> 14. Dispositif électronique portable selon l'une quelconque des revendications<B>11 à 13,</B> caractérisé en ce qu'il comporte au moins une troisième puce de circuit intégré<B>(3)</B> reportée sur la première puce<B>(1)</B> et/ou sur la deuxième puce (2). <B>15.</B> Dispositif électronique portable selon l'une quelconque des revendications<B>11 à</B> 14, caractérisé en ce que la première puce<B>(1)</B> constitue une puce de mémoire. <B>16.</B> Dispositif électronique portable selon l'une quelconque des revendications<B>11 à 15,</B> caractérisé en ce que la deuxième puce (2) constitue une puce de sécurisation du dispositif<B>(100).</B> <B>17.</B> Dispositif électronique portable selon l'une quelconque des revendications 14<B>à 16, ,</B> caractérisé en ce que la troisième puce<B>(3)</B> constitue une puce d'interface entre la première puce<B>(1)</B> et la deuxième puce (2).
FR9909684A 1999-07-26 1999-07-26 Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard Expired - Fee Related FR2797075B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9909684A FR2797075B1 (fr) 1999-07-26 1999-07-26 Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard
AU65763/00A AU6576300A (en) 1999-07-26 2000-07-13 Method for making smart card with reduced format
PCT/FR2000/002047 WO2001008092A1 (fr) 1999-07-26 2000-07-13 Procede de fabrication de carte a puce de format reduit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9909684A FR2797075B1 (fr) 1999-07-26 1999-07-26 Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard

Publications (2)

Publication Number Publication Date
FR2797075A1 true FR2797075A1 (fr) 2001-02-02
FR2797075B1 FR2797075B1 (fr) 2001-10-12

Family

ID=9548521

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9909684A Expired - Fee Related FR2797075B1 (fr) 1999-07-26 1999-07-26 Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard

Country Status (3)

Country Link
AU (1) AU6576300A (fr)
FR (1) FR2797075B1 (fr)
WO (1) WO2001008092A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1267303A1 (fr) * 2001-06-11 2002-12-18 cubit electronics Gmbh Transpondeur
EP1365353A2 (fr) * 2002-05-20 2003-11-26 Quadnovation, Inc. Carte de transaction sans contact et adaptateur associé
EP1437684A1 (fr) * 2003-01-08 2004-07-14 SCHLUMBERGER Systèmes Module pour carte hybride
WO2006003548A3 (fr) * 2004-06-30 2008-04-10 Koninkl Philips Electronics Nv Carte a puce pour insertion dans un support
EP1975856A1 (fr) 2007-03-30 2008-10-01 Oberthur Technologies Module électronique mince pour carte à microcircuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610429B2 (en) 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US10395164B2 (en) 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702325A2 (fr) * 1994-09-19 1996-03-20 Fabrica Nacional De Moneda Y Timbre Carte intelligente utile en telephonie et similaire
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19526672A1 (de) * 1995-07-21 1997-01-23 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
FR2761498A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702325A2 (fr) * 1994-09-19 1996-03-20 Fabrica Nacional De Moneda Y Timbre Carte intelligente utile en telephonie et similaire
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19526672A1 (de) * 1995-07-21 1997-01-23 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
FR2761498A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1267303A1 (fr) * 2001-06-11 2002-12-18 cubit electronics Gmbh Transpondeur
EP1365353A2 (fr) * 2002-05-20 2003-11-26 Quadnovation, Inc. Carte de transaction sans contact et adaptateur associé
EP1365353A3 (fr) * 2002-05-20 2004-03-03 Quadnovation, Inc. Carte de transaction sans contact et adaptateur associé
US6991172B2 (en) 2002-05-20 2006-01-31 Quadnovation, Inc. Contactless transaction card and adapter therefor
EP1437684A1 (fr) * 2003-01-08 2004-07-14 SCHLUMBERGER Systèmes Module pour carte hybride
WO2004063980A1 (fr) * 2003-01-08 2004-07-29 Axalto Sa Module pour carte hybride
WO2006003548A3 (fr) * 2004-06-30 2008-04-10 Koninkl Philips Electronics Nv Carte a puce pour insertion dans un support
EP1975856A1 (fr) 2007-03-30 2008-10-01 Oberthur Technologies Module électronique mince pour carte à microcircuit
FR2914460A1 (fr) * 2007-03-30 2008-10-03 Oberthur Card Syst Sa Module electronique mince pour carte a microcircuit.

Also Published As

Publication number Publication date
AU6576300A (en) 2001-02-13
FR2797075B1 (fr) 2001-10-12
WO2001008092A1 (fr) 2001-02-01

Similar Documents

Publication Publication Date Title
FR2716281A1 (fr) Procédé de fabrication d&#39;une carte sans contact.
EP2159734B1 (fr) Adaptateur pour la connexion électrique d&#39;une mini-carte à circuit(s) intégré(s) dans un connecteur pour carte à mémoire
EP0692770A1 (fr) Procédé de fabrication d&#39;une carte sans contact par surmoulage et carte sans contact obtenue par un tel procédé
EP1190378B1 (fr) Dispositif portable a circuit integre et procede de fabrication
EP2718877B1 (fr) Module a microcircuit et carte a puce le comportant
FR2797075A1 (fr) Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard
EP1190377B1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
WO2014111657A1 (fr) Systeme d&#39;antenne pour microcircuit sans contact
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2817374A1 (fr) Support electronique d&#39;informations
FR2938954A1 (fr) Procede de fabrication d&#39;objets portatifs sans contact avec pont dielectrique.
EP2545503A1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
EP3114612A1 (fr) Module électronique simplifié pour carte à puce à double interface de communication
EP2605188A1 (fr) Procédé de fabrication de cartes à puce
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
FR2794267A1 (fr) Dispositif portable a circuit integre, de type carte a puce de format reduit par rapport au format standard des cartes a puces et procede de fabrication
WO2014075869A1 (fr) Procede de fabrication d&#39;un module a puce electronique anti-charge electrostatique
WO2001015076A1 (fr) Procede de fabrication d&#39;une mini-carte a puce
FR2780338A1 (fr) Procede de fabrication de cartes a puce munies de films de surface
FR2790850A1 (fr) Procede de fabrication de dispositif electronique portable de type carte a puce
EP2738714A1 (fr) Procédé de fabrication de dispositif électrique ou électronique à interface d&#39;alimentation ou de communication
EP1709574A1 (fr) Procede de fabrication d&#39; une cle electronique a connecteur usb et cle electronique obtenue
FR2980015A1 (fr) Dispositif electronique a puce et procede de fabrication par bobines
EP2954462A1 (fr) Procédé de connexion d&#39;un microcircuit à des zones conductrices accessibles dans un support
FR3086098A1 (fr) Procede de fabrication d&#39;un module electronique pour objet portatif

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100331