Nothing Special   »   [go: up one dir, main page]

FR2752633A1 - Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes - Google Patents

Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes Download PDF

Info

Publication number
FR2752633A1
FR2752633A1 FR9714356A FR9714356A FR2752633A1 FR 2752633 A1 FR2752633 A1 FR 2752633A1 FR 9714356 A FR9714356 A FR 9714356A FR 9714356 A FR9714356 A FR 9714356A FR 2752633 A1 FR2752633 A1 FR 2752633A1
Authority
FR
France
Prior art keywords
display
image processing
processing device
shades
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9714356A
Other languages
English (en)
Other versions
FR2752633B1 (fr
Inventor
Katsuhiro Ishida
Toshio Ueda
Masaya Tajima
Yukio Otobe
Masahiro Yoshida
Nobuaki Otaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2752633A1 publication Critical patent/FR2752633A1/fr
Application granted granted Critical
Publication of FR2752633B1 publication Critical patent/FR2752633B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Image Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

Un dispositif de traitement d'image comporte un multiplieur (3) et une unité de distribution d'erreur (4) qui met en oeuvre une opération de distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à afficher sur un affichage. Le multiplieur (3) multiplie un signal d'entrée (D1) par un coefficient de multiplication de telle sorte que le signal d'entrée soit séparé en données d'affichage et en données d'erreur le long d'une frontière binaire et que l'opération de distribution d'erreur soit mise en oeuvre sur le signal d'entrée, afin de réaliser une caractéristique d'affichage lissée pour la totalité de la plage des nuances d'entrée.

Description

1i 2752633
ARRIERE-PLAN DE L'INVENTION
1. Domaine de l'invention La présente invention concerne un dispositif de traitement d'image et un procédé permettant d'afficher une image en demi-teintes et plus particulièrement, un dispositif de traitement d'image et un procédé permettant d'augmenter artificiellement le nombre de nuances à afficher en distribuant une erreur entre une
image originale et une image d'affichage.
2. Description de l'art antérieur
Récemment, les affichages sont devenus des interfaces homme-machine très importantes dans une société dans laquelle l'information est avancée et des panneaux d'affichage plats, minces et de poids léger font l'objet d'une forte demande. Ces panneaux d'affichage sont par exemple des panneaux d'affichage plasma (PDP), des panneaux à luminescence électronique (EL), des panneaux
d'affichage fluorescents ou des panneaux d'affichage à cristaux liquides (LCD).
Les panneaux d'affichage présentement distribués sur le marché présentent un problème de qualité d'affichage. En particulier, ils présentent un problème au niveau de l'affichage d'une image en demi- teintes qui met en jeu des nuances ou des gradations. Parmi les panneaux d'affichage, les panneaux d'affichage plasma font l'objet d'une attention soutenue du fait qu'ils permettent d'assurer un écran de taille importante et d'afficher une image nette. Dans le panneau d'affichage plasma, récemment, des échelles de gris de niveau supérieur dans de nombreuses lignes d'affichage sont devenues nécessaires compte- tenu des exigences d'une taille d'affichage plus importante, d'un nombre plus important de
pixels (cellules) et d'un affichage pleine couleur dans un panneau d'affichage.
Classiquement, il existe plusieurs techniques pour afficher des nuances sur un panneau d'affichage. L'une des techniques est le tremblement (encore appelée technique de répartition statistique), laquelle technique augmente artificiellement le nombre de nuances à afficher à l'aide de l'utilisation de motifs de pixels. Le tremblement présente un problème de production de motifs particuliers
et d'abaissement de résolution.
2 2752633
Une autre technique est une technique de "distribution d'erreur" qui augmente le nombre de nuances à afficher en additionnant ou en soustrayant une erreur dans un signal d'entrée pour un pixel donné à ou de pixels périphériques. La distribution d'erreur est fréquemment utilisée pour afficher une image naturelle sur un PDP dont le nombre original de nuances est faible. La distribution d'erreur génère cependant un scintillement et des motifs particuliers sur le PDP. Il est nécessaire par conséquent de proposer une technique permettant d'augmenter le nombre de nuances à afficher sur le PDP sans
scintillement ni motif particulier.
Les problèmes rencontrés dans l'art antérieur sont expliqués
ultérieurement par report aux dessins annexés.
RESUME DE L'INVENTION
Un objet de la présente invention consiste à proposer un dispositif (appareil) de traitement d'image permettant d'afficher de nombreuses nuances de bonne qualité par l'intermédiaire d'une distribution d'erreur. Un autre objet de la présente invention consiste à proposer un dispositif de traitement d'image et un procédé permettant d'afficher des nuances sur un panneau matriciel tel qu'un PDP
sans générer un scintillement ou des motifs particuliers.
Selon la présente invention, on propose un dispositif de traitement d'image comprenant une unité de distribution d'erreur pour mettre en oeuvre une opération de distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à afficher sur un affichage et un multiplieur pour multiplier un signal d'entrée par un coefficient de multiplication de telle sorte que le signal d'entrée soit séparé en données d'affichage et en données d'erreur le long d'une frontière binaire et que l'opération de distribution d'erreur soit mise en oeuvre sur le signal d'entrée, afin de réaliser une caractéristique d'affichage lissée pour la totalité de la plage des
nuances d'entrée.
L'unité de distribution d'erreur peut mettre en oeuvre l'opération de distribution d'erreur sur un signal quantifié sur n bits (représentant un entier dans la plage de 0 à 2n-1) de telle sorte que dans l'affichage, un nombre original de nuances soit représenté par m bits (m < n) et soit égal ou inférieur à 2m afin
d'augmenter artificiellement le nombre de nuances.
3 2752633
Le dispositif de traitement d'image peut en outre comprendre un registre pour stocker des coefficients de multiplication et un sélecteur pour sélectionner un coefficient optionnel parmi les coefficients de multiplication stockés dans le registre. Le dispositif de traitement d'image peut en outre comprendre un additionneur disposé entre le multiplieur et l'unité de distribution d'erreur pour additionner un coefficient d'addition à la sortie du multiplieur. Le dispositif de traitement d'image peut comprendre en outre un registre pour stocker des coefficients d'addition et un sélecteur pour sélectionner un coefficient optionnel
parmi les coefficients d'addition stockés dans le registre.
Les coefficients de multiplication et d'addition peuvent correspondre à la pente et à l'ordonnée à l'origine d'une expression d'approximation linéaire représentant une inversion d'une caractéristique non linéaire dudit affichage et sont modifiés en réponse à un signal spécifique afin de corriger la caractéristique non linéaire de l'affichage. Le signal pour modifier les coefficients de multiplication et
d'addition peut comprendre des bits de poids fort du signal d'entrée.
Les coefficients d'addition stockés dans le registre peuvent être des ordonnées à l'origine d'axe y de 2h expressions d'approximation linéaire définies à l'aide de h bits d'ordre supérieur. Les coefficients d'addition stockés dans le registre peuvent être y valeurs sur des bords gauches de 2h régions rectangulaires définies par h bits d'ordre supérieur afin de réduire le nombre de bits d'un multiplicande manipulé par le multiplieur de n à "n - h" pour ainsi réduire une échelle de circuit
du dispositif de traitement d'image.
Le multiplieur peut être agencé à l'avant de l'unité de distribution d'erreur.
Le dispositif de traitement d'image peut être constitué en tant que circuit intégré à
semiconducteur.
Selon la présente invention, on propose également un dispositif de traitement d'image comportant des processeurs respectivement pour le rouge, le vert et le bleu, les processeurs recevant des signaux rouge, vert et bleu quantifiés sur n bits qui représentent respectivement chacun un entier dans la plage de 0 à 2n-1, et mettant en oeuvre une opération de distribution d'erreur afin d'afficher artificiellement de nombreuses nuances sur un affichage qui peut originellement afficher des nuances de m bits (m < n) en un nombre égal ou inférieur à 2m pour chacune des couleurs rouge, verte et bleue, dans lequel chacun des processeurs
4 2752633
comprend un multiplieur pour multiplier un signal d'entrée par un coefficient de multiplication, un premier registre pour stocker les coefficients de multiplication, un premier sélecteur pour sélectionner un coefficient approprié parmi les coefficients de multiplication stockés dans le premier registre, un additionneur disposé entre le multiplieur et l'unité de distribution d'erreur pour additionner un coefficient d'addition à une sortie du multiplieur, un second registre pour stocker les coefficients d'addition et un second sélecteur pour sélectionner un coefficient approprié parmi les coefficients d'addition stockés dans le second registre, chacun des processeurs séparant le signal d'entrée en données d'affichage et en données d'erreur le long d'une frontière binaire afin de mettre en oeuvre l'opération de distribution d'erreur et d'assurer une caractéristique d'affichage lissée pour la totalité de la plage des nuances d'entrée. Les premier et second registres des processeurs peuvent stocker différents coefficients respectivement pour le rouge, le vert et le bleu afin de corriger un déséquilibre des couleurs dû à des fluctuations
dans des matériaux phosphorescents rouge, vert et bleu.
Selon la présente invention, est proposé un panneau d'affichage plasma comportant un dispositif de traitement d'image, pour afficher une nuance en tant que combinaison optionnelle de sous-images présentant différentes périodes d'éclairement conformément à des bits pondérés, dans lequel le dispositif de traitement d'image comprend une unité de distribution d'erreur pour mettre en oeuvre une opération de distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à afficher sur un affichage et un multiplieur agencé à l'avant de l'unité de distribution d'erreur pour multiplier un signal d'entrée par un coefficient de multiplication de telle sorte que le signal d'entrée soit séparé en données d'affichage et en données d'erreur le long d'une frontière binaire et que l'opération de distribution d'erreur soit mise en oeuvre sur le signal d'entrée afin de réaliser une caractéristique d'affichage lissée pour la totalité de la plage des nuances d'entrée. Selon la présente invention, est également proposé un panneau d'affichage plasma comportant un dispositif de traitement d'image, pour afficher une nuance en tant que combinaison optionnelle de sous-images présentant différentes périodes d'éclairement conformément à des bits pondérés, le dispositif de traitement d'image comprenant des processeurs pour respectivement le rouge, le
2752633
vert et le bleu, les processeurs recevant des signaux rouge, vert et bleu quantifiés sur n bits qui représentent chacun respectivement un entier dans la plage de 0 à 2n-1 et mettant en oeuvre une distribution d'erreur pour afficher artificiellement de nombreuses nuances sur un affichage qui peut originellement afficher des nuances de m bits (m < n) en un nombre égal ou inférieur à 2m pour chacune des couleurs rouge, verte et bleue, dans lequel chacun des processeurs comprend un multiplieur pour multiplier un signal d'entrée par un coefficient de multiplication, un premier registre pour stocker les coefficients de multiplication; un premier sélecteur pour sélectionner un coefficient approprié parmi les coefficients de multiplication stockés dans le premier registre, un additionneur disposé entre le multiplieur et l'unité de distribution d'erreur pour additionner un coefficient d'addition à une sortie du multiplieur, un second registre pour stocker les coefficients d'addition et un second sélecteur pour sélectionner un coefficient approprié parmi les coefficients d'addition stockés dans le second registre, chacun des processeurs séparant le signal d'entrée en données d'affichage et en données d'erreur le long d'une frontière binaire afin de mettre en oeuvre l'opération de distribution d'erreur et d'assurer une caractéristique d'affichage lissée pour la totalité de la plage des
nuances d'entrée.
BREVE DESCRIPTION DES DESSINS
La présente invention sera davantage clairement comprise à la lumière de
la description de modes de réalisation particuliers tels que mis en exergue ci-après,
par report aux dessins annexés parmi lesquels: la figure 1 représente une technique d'affichage de nuances sur un PDP; la figure 2 explique une distribution d'une erreur sur des pixels périphériques; la figure 3 est un schéma fonctionnel qui représente un PDP couleur avec distribution d'erreur; la figure 4 représente des caractéristiques d'affichage avec et sans distribution d'erreur; la figure 5 représente une caractéristique d'affichage avec distribution d'erreur; la figure 6 représente une caractéristique d'affichage avec distribution d'erreur;
6 2752633
la figure 7 explique un scintillement sur un PDP; la figure 8 explique un scintillement sans distribution d'erreur; la figure 9 explique un scintillement avec distribution d'erreur; la figure 10A est un schéma fonctionnel qui représente le principe d'un appareil de traitement d'image permettant d'afficher une image en demi-teintes selon la présente invention; la figure 10B est un schéma fonctionnel qui représente un appareil de traitement d'image permettant d'afficher une image en demi-teintes selon l'art antérieur; la figure 11 est un schéma fonctionnel qui représente un appareil permettant d'afficher une image en demi-teintes selon la présente invention; la figure 12 explique une distribution d'erreur; la figure 13 est un schéma fonctionnel qui représente une unité de distribution d'erreur; la figure 14 représente des signaux d'entrée, de sortie et d'erreur utilisés par un procédé d'affichage d'une image en demi-teintes selon la présente invention; la figure 15 représente un motif de tremblement selon la présente invention; la figure 16 représente des séquences d'activation de sous-images (appelées aussi sous-trames) selon un procédé d'affichage d'une image en demi-teintes de la présente invention; la figure 17 représente un agencement de modes selon le procédé de la figure 16; la figure 18 représente des niveaux de scintillement selon le procédé de la figure 16; la figure 19 représente des seuils de tremblement optimum basés sur la figure 18; la figure 20 est un schéma fonctionnel qui représente le principe d'un appareil de traitement d'image selon un premier aspect de la présente invention; la figure 21 représente une caractéristique d'affichage obtenue au moyen de l'appareil de la figure 20;
7 2752633
la figure 22 explique une correction de distorsion dans une caractéristique d'affichage obtenue au moyen de l'appareil de la figure 20; la figure 23 est un schéma fonctionnel qui représente le principe d'un appareil de traitement d'image selon un second aspect de la présente invention; la figure 24 représente un motif de tremblement utilisé par l'appareil de la figure 23; la figure 25 explique une action d'atténuation de scintillement obtenue au moyen de l'appareil de la figure 23; la figure 26 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un premier mode de réalisation du premier aspect de la présente invention; la figure 27 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un second mode de réalisation du premier aspect de la présente invention; la figure 28 explique le fonctionnement de l'appareil de la figure 27; la figure 29 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un troisième mode de réalisation du premier aspect de la présente invention; la figure 30 explique le fonctionnement de l'appareil de la figure 29; la figure 31 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un quatrième mode de réalisation du premier aspect de la présente invention; la figure 32 représente des relations entre des données d'erreur et un scintillement; la figure 33 explique les probabilités de variation entre deux événements; la figure 34 explique la réduction du scintillement selon le second aspect de la présente invention; la figure 35 représente des relations entre des données d'erreur et un scintillement avant et après la technique de réduction de scintillement de la figure
34;
la figure 36 explique la réduction d'un scintillement conformément au second aspect de la présente invention;
8 2752633
les figures 37A à 37D représentent des relations entre des données d'erreur et un scintillement avant et après la technique de réduction de scintillement de la figure 36; la figure 38 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un premier mode de réalisation du second aspect de la présente invention; la figure 39 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un second mode de réalisation du second aspect de la présente invention; la figure 40 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un troisième mode de réalisation du second aspect de la présente invention; et la figure 41 est un schéma fonctionnel qui représente un appareil de
traitement d'image selon les premier et second aspects de la présente invention.
DESCRIPTION DES MODES DE REALISATION PARTICULIERS
Pour une meilleure compréhension des modes de réalisation particuliers de la présente invention, le problème rencontré dans l'art antérieur est expliqué par
report aux dessins.
La figure 1 représente une technique permettant de réaliser des nuances
sur un panneau d'affichage plasma (PDP).
Une image (ou trame) est divisée en six sous-images (ou sous-trames) SF1 à SF6. Le rapport des périodes d'éclairement des sous-images SF1 à SF6 est par exemple de 1: 2: 4: 8: 16: 32. Une quelconque combinaison d'états activé et désactivé de ces sous-images est représentée à l'aide de six bits afin de réaliser 64 nuances. C'est-à-dire que chaque pixel du PDP est muni d'un signal de 6 bits et
tous les pixels sont pilotés simultanément conformément aux signaux.
Afin d'augmenter le nombre de nuances à afficher sur le PDP, il est nécessaire d'augmenter le nombre de sous-images. Chaque sous-image cependant doit présenter une période d'adressage pour spécifier des pixels à activer. Par conséquent, l'augmentation du nombre de sous- images peut étendre une période d'adressage totale dans une image dont la période est par exemple de 16,7 ms. Ceci conduit à un raccourcissement de la période d'éclairage totale, ce qui aboutit à une
9 2752633
perte de la luminosité du PDP. Sous la présente technologie d'affichage, le nombre
maximum de sous-images est d'environ six.
Afin d'afficher une image naturelle telle qu'une image de télévision sur le PDP, il est nécessaire d'utiliser une technique permettant de réaliser artificiellement des nuances, c'est-à-dire des gradations ou des demi-teintes. Une distribution d'erreur est une technique efficace permettant d'assurer artificiellement de nombreuses nuances afin d'afficher une image naturelle. Cette technique est
largement utilisée pour des PDP et des affichages à cristaux liquides (LCD).
La figure 2 explique la distribution d'erreur. Un pixel noir 100 est un pixel cible et des pixels blancs 101 à 104 sont des pixels périphériques sur lesquels une
erreur est distribuée.
Une erreur entre une nuance originale assignée au pixel 100 et le seuil du pixel 100 est distribuée sur les pixels périphériques 101 à 104 pour ainsi réaliser artificiellement la nuance originale. Le PDP qui contient ces pixels peut afficher
par exemple 64 nuances.
La nuance originale assignée au pixel 100 est g (x, y). Le seuil du pixel est P. Une erreur E (x, y) entre la nuance originale g (x, y) et le seuil P est distribuée sur les pixels périphériques 101 à 104. Le seuil du pixel 100 est sélectionné afin de minimiser l'erreur E (x, y). L'erreur E (x, y) est distribuée sur les pixels périphériques 101 à 104 selon un rapport donné. Dans cet exemple, les 7/16-ièmes de l'erreur sont distribués sur le pixel 101, 1/16-ième de l'erreur est distribué sur le pixel 102, les 5/16-ièmes de l'erreur sont distribués sur le pixel 103
et les 3/16-ièmes de l'erreur sont distribués sur le pixel 104.
La figure 3 est un schéma fonctionnel qui représente un PDP couleur 120 qui utilise la distribution d'erreur. La figure 4 représente les caractéristiques d'affichage du PDP avec et sans la distribution d'erreur. Des signaux d'entrée de
huit bits sont respectivement prévus pour le rouge (R), le vert (G) et le bleu (B).
Chacun des signaux d'entrée de huit bits représente l'une quelconque de 256 nuances. Des signaux de sortie de trois bits pour respectivement R, G et B sont prévus pour le PDP 120. Chacun des signaux de sortie de trois bits représente l'une
quelconque de huit nuances.
Cest-à-dire que le PDP120 peut originellement afficher huit nuances.
Une image est divisée en sous-images et le rapport des périodes d'éclairement des
2752633
sous-images est établi conformément à des puissances de 2. Parmi huit bits d'un signal d'entrée appliqués à chaque pixel du PDP 120, les trois bits d'ordre supérieur (égaux à la capacité d'affichage du PDP) sont utilisés en tant que données
d'affichage et les cinq restants sont utilisés en tant que données d'erreur.
La figure 4 représente des caractéristiques d'affichage. Une ligne en pointillés représente la caractéristique d'affichage du PDP 120 lorsqu'aucune distribution d'erreur n'est mise en oeuvre. La ligne en pointillés englobe huit marches correspondant à des nuances 0 à 7. Une ligne épaisse représente la caractéristique d'affichage du PDP 120 lorsque la distribution d'erreur est mise en
oeuvre. La ligne épaisse est lissée.
La ligne épaisse de la figure 4 de l'art antérieur, cependant, est saturée en un point P. Ceci est dû au fait que le signal d'entrée est basé sur l'échelle à 256 nuances (une ligne mince sur la figure 4) qui va de "00000000" à "11111111" et que l'art antérieur utilise les trois bits supérieurs du signal d'entrée en tant que données d'affichage et les cinq bits restants en tant que données d'erreur à distribuer. Une partie saturée Q qui part du point P se rétrécit lorsque le nombre de nuances que le PDP 120 peut originellement afficher augmente. Si le PDP 120 peut afficher 64 nuances (représentées à l'aide de six bits), la partie saturée Q s'étend sur 1/64-ième des 256 nuances. Dans ce cas, la caractéristique d'affichage du PDP 120 est légèrement plus raide que la ligne mince de la figure 4, et elle présente un
contraste légèrement fort et une bonne qualité d'affichage.
Afin de réaliser 64 nuances, une image est divisée en six sous-images SF1 à SF6 comme expliqué par report à la figure 1. Les périodes d'éclairement des sous-images SF1 à SF6 sont déterminées conformément à des puissances de 2, comme présenté dans le tableau 1. Les périodes d'éclairement correspondent
respectivement à des nuances ou à des niveaux d'intensité ou de luminosité.
Tableau 1
Sous-image SF1 | SF2 SF3 SF4 SF5 SF6 Niveau d'intensité 1 2 4 8 16 32 Ces sous-images sont combinées de diverses façons afin de réaliser 64 nuances. Par exemple, la nuance 31 est réalisée en éclairant les sous-images
1 1 2752633
SF1 à SF5 et la nuance 32 est réalisée en éclairant la sous-image SF6. Lorsque la nuance d'un pixel donné du PDP passe de 31 à 32, un scintillement ou un décalage de couleur peut se produire du fait que les intervalles d'éclairement des sous-images diffèrent fortement entre les nuances 31 et 32. Le scintillement ou décalage de couleur sera rendu pire si la distribution d'erreur est appliquée au pixel du fait que le scintillement ou décalage de couleur est transféré aux pixels périphériques sur lesquels une erreur est distribuée. Ceci conduit à une
détérioration de la qualité d'affichage.
Puisque les intervalles d'activation et de désactivation des sous-images diffèrent fortement d'une nuance à une autre nuance, un unique motif de tremblement est insuffisant pour minimiser le scintillement lorsque de nombreuses
nuances, par exemple 256 nuances, doivent être affichées dans une unique image.
Le fait d'adopter plusieurs motifs de tremblement à des positions fixes dans une image ne peut pas être réalisé dans la pratique du fait que la nuance de chaque
pixel varie fréquemment en fonction de signaux d'entrée.
La distribution d'erreur est efficace pour former artificiellement de nombreuses nuances à l'aide du nombre limité de nuances qu'un affichage peut originellement produire. La distribution d'erreur présente cependant plusieurs problèmes lorsqu'elle est appliquée à un affichage tel qu'un PDP qui affiche essentiellement des images dynamiques. Les problèmes sont les suivants: (1) Distorsion de la caractéristique d'affichage i) Saturation de la luminosité Comme expliqué ci-avant, le nombre de sous-images contenues dans une image d'un PDP doit être réduit afin d'augmenter la luminosité du PDP. Conformément à la présente technologie d'affichage, le nombre de sous-images dans une image de 16,7 ms est habituellement de six. S'il est nécessaire d'améliorer la luminosité du PDP davantage, le nombre de sous-images doit être encore réduit. La réduction du nombre de sous-images génère cependant une réduction du nombre de nuances que le PDP peut originellement afficher. Bien que la partie saturée Q de la figure 4 puisse être ignorée lorsque le nombre de nuances que le PDP peut originellement afficher est de 64 (représenté à l'aide de six bits), la partie Q sera influente si le nombre de sous-images est réduit. Ceci
conduit à une détérioration de la qualité d'affichage du PDP.
12 2752633
ii) Platitude Lorsqu'une image comporte six sous-images, le rapport des périodes d'éclairement des sous-images peut être de 4: 8: i: 2: 8: 4 afin d'améliorer la capacité d'affichage dynamique des images sur le PDP. Dans ce cas, le nombre de nuances que le PDP peut originellement afficher est de 28, soit la
plage qui va de la nuance 0 à la nuance 27.
Lorsque le nombre de nuances que le PDP peut originellement afficher est de 2n o n est le nombre de sous-images contenues dans une image, une partie o la luminosité du PDP est plane vaut 1/2n fois le nombre total de nuances qu'un signal d'entrée peut représenter. Si le nombre de sous-images est de cinq pour produire 32 nuances (représentées à l'aide de cinq bits), la partie plane vaudra 1/32-ième. Cependant, si les périodes d'éclairement des cinq sous-images sont configurées pour constituer 28 nuances, la partie plane sera dilatée jusqu'aux /32-ièmes. Les figures 5 et 6 représentent une partie plane à 5/32-ièmes générée lors de l'affichage d'une image à 256 nuances sur le PDP qui permet de produire 28 nuances représentées à l'aide de cinq bits, c'est-à-dire cinq sous-images dans
une image.
Sur la figure 5, des parties planes R1 à R4 formant les 5/32-ièmes d'une étendue totale de 256 nuances apparaissent collectivement dans une région de nuances supérieures. Sur la figure 6, des parties planes S1 à S4 formant les /32-ièmes d'une étendue totale de 256 nuances se dispersent le long de l'étendue. Dans chaque cas, les parties planes distordent les nuances et détériorent la qualité d'affichage. (2) Scintillement Les PDP réalisent des nuances à l'aide de combinaisons des
différentes périodes d'éclairement des sous-images, comme mentionné ciavant.
Les positions temporelles des sous-images à activer varient en fonction d'une nuance à afficher. En particulier, le bit de poids faible (LSB) d'un signal d'affichage influence les positions des sous-images à activer. Une fluctuation au niveau des positions des sous-images à activer génère un scintillement dont la fréquence est inférieure à une fréquence d'image de par exemple 60 Hz afin de
détériorer la qualité d'image.
13 2752633
La figure 7 explique un scintillement sur un PDP. Chaque image met en jeu quatre sous-images et leurs périodes d'éclairement sont établies à 1: 2: 4: 8
afin de réaliser 16 nuances s'inscrivant depuis la nuance 0 jusqu'à la nuance 15.
Si la nuance d'un pixel donné du PDP est alternée entre les nuances 7 et 8 dans des images successives, l'oeil humain aura la sensation d'une alternance des nuances 0 et 15 à une fréquence de 30 Hz, comme représenté sur la figure 7. Ceci
constitue le scintillement.
La figure 8 représente un scintillement lorsqu'aucune distribution d'erreur n'est mise en oeuvre. La figure 9 représente un scintillementlorsque la distribution
d'erreur est mise en oeuvre.
Le scintillement se produit autour des nuances o des sous-images à activer varient le long d'un axe temporel. Par exemple, une nuance 128 dans une image originale à 256 nuances peut générer un scintillement comme indiqué à l'aide d'une zone hachurée T1 de la figure 8 du fait d'une erreur de quantification
ou d'un bruit vidéo lorsque l'image est affichée sur un PDP à 16 nuances.
Sur la figure 9, avec la distribution d'erreur, un scintillement se produit dans une zone hachurée T2 du fait qu'une erreur entre les nuances originales et les
nuances d'affichage d'un pixel donné est distribuée sur des pixels périphériques.
Lorsque la distribution d'erreur n'est pas mise en oeuvre, l'image originale à 256 nuances peut générer un scintillement autour de la nuance 128, comme indiqué à l'aide de la zone Tl de la figure 8. Par ailleurs, lorsque la distribution d'erreur est mise en oeuvre, la même image originale peut générer un scintillement dans la plage des nuances 113 à 128, comme indiqué à l'aide de la zone T2 de la figure 9. Dans cette zone T2, les nuances 113 à 128 de l'image originale peuvent générer une alternance entre les nuances 7 et 8 sur le PDP. C'est-à-dire que la
distribution d'erreur augmente le nombre des pixels qui scintillent.
La distribution d'erreur réalise artificiellement un nombre important de nuances à l'aide du petit nombre de nuances que le PDP peut originellement afficher. Par conséquent, une fluctuation au niveau des nuances se produit n'importe o dans la plage des nuances. Cependant, le scintillement sensible à l'oeil humain se produit entre des nuances spécifiques, par exemple entre les nuances 7 et 8. Par conséquent, une modification d'une combinaison de
sous-images peut affaiblir ou augmenter le scintillement.
14 2752633
Maintenant, des procédés d'affichage d'une image en demi-teintes et des appareils de traitement d'image selon les premier et second aspects de la présente
invention sont expliqués en détail.
La figure 10A est un schéma fonctionnel qui représente le principe d'un appareil de traitement d'image selon la présente invention et la figure 10B est un schéma fonctionnel qui représente un appareil de traitement d'image selon un art antérieur. L'appareil de la figure 10A comporte une unité de distribution d'erreur 11, un additionneur 12 et un générateur de motif de tremblement 13. L'appareil de
la figure 10B comporte un générateur de motif de tremblement 14.
L'appareil de la figure 10A est appliqué à un affichage comportant une matrice bidimensionnelle de pixels. Un signal d'entrée Din représentant une image en demi-teintes est prévu pour chaque pixel de l'affichage. Conformément au signal d'entrée Din, le générateur de motif de tremblement 13 sélectionne l'un des motifs de tremblement préparés à l'avance. Le motif de tremblement sélectionné est appliqué sur l'additionneur 12, lequel additionneur additionne le motif de tremblement au signal d'entrée Din. L'unité de distribution d'erreur 11 met en oeuvre la distribution d'erreur sur le signal d'entrée à motif de tremblement
additionné Din et produit un signal de sortie Dout.
De cette façon, la présente invention sélectionne un motif de tremblement optimum pour la nuance que le signal d'entrée Din représente et met en oeuvre la distribution d'erreur conformément au signal d'entrée Din auquel le motif de tremblement sélectionné a été additionné. A la différence de l'art antérieur qui utilise toujours un motif de tremblement fixe, la présente invention permet d'atténuer le scintillement et des motifs particuliers et d'afficher une image en
demi-teintes de bonne qualité.
L'art antérieur de la figure 10B n'applique pas un signal d'entrée Din sur le générateur de motif de tremblement 14, lequel produit seulement un motif de
tremblement fixe.
Par ailleurs, la présente invention de la figure 10A sélectionne le motif de tremblement optimum conformément au signal d'entrée Din et additionne le motif
sélectionné sur le signal d'entrée Din.
Des motifs de tremblement utilisés par la présente invention ne sont pas limités à des motifs spécifiques. Le seuil de chaque motif de tremblement peut être
2752633
optionnel. Des motifs de tremblement à sélectionner conformément à des signaux d'entrée peuvent être temporairement modifiés à des intervalles appropriés. Selon une variante, différents motifs de tremblement peuvent être sélectionnés en
fonction des positions des pixels d'un affichage.
A la différence de l'art antérieur qui utilise seulement un motif de tremblement fixe ou des motifs de tremblement différents pour des positions temporellement et spatialement différentes sans considération des signaux d'entrée, la présente invention sélectionne un motif de tremblement optimum conformément à la nuance d'un signal d'entrée et additionne le motif sélectionné au signal d'entrée. Par conséquent, la présente invention permet d'atténuer le scintillement et des motifs particuliers et permet de produire une image en demi-teintes de bonne qualité. La figure 11 est un schéma fonctionnel qui représente un appareil de
traitement d'image selon un mode de réalisation de la présente invention.
L'appareil met en jeu un PDP 21, un générateur de cadencement 22, un générateur
de motif de tremblement 23 et une unité de distribution d'erreur 24.
Cet appareil traite des signaux d'entrée avant affichage d'une image sur le PDP 21. Le générateur de motif de tremblement 23 stocke une pluralité de motifs de tremblement. Le générateur de cadencement 22 détermine la position spatiale d'un motif de tremblement conformément à un signal d'horloge CLOCK, à un signal de synchronisation horizontale Hsync et à un signal de synchronisation verticale Vsync. Le générateur de cadencement 22 procure au générateur de motif de tremblement 23 un signal qui indique la position spatiale d'un motif de tremblement. Le générateur de motif de tremblement 23 sélectionne l'un des motifs de tremblement stockés en son sein conformément à un signal d'entrée de 8 bits produit pour chacune des couleurs rouge (R), verte (G) et bleue (B) et au signal produit par le générateur de cadencement 22. L'unité de distribution d'erreur 24
met en oeuvre la distribution d'erreur et applique le résultat sur le PDP 21.
Un seuil pour la distribution d'erreur mise en oeuvre par l'unité de distribution d'erreur 24 est modifié nuance par nuance, pixel par pixel ou ligne par ligne conformément à un signal d'entrée et au signal provenant du générateur de
16 2752633
cadencement 22. Le total des seuils produits pour chaque motif de tremblement est
de zéro.
La figure 12 représente un écran d'un PDP permettant d'expliquer une distribution d'erreur connue et la figure 13 est un schéma fonctionnel qui représente une unité de distribution d'erreur connue. Sur la figure 12, chaque pixel du PDP reçoit un signal d'affichage. Un pixel P appartient à une ligne n. Un pixel A est dans la ligne n et est adjacent au pixel P. Des pixels D, C et B sont dans la ligne suivante n + 1 et sont adjacents au pixel P. Des données d'erreur du pixel P sont distribuées sur les pixels A à D selon
des rapports prédéterminés.
Sur la figure 13, l'unité de distribution d'erreur comporte une unité d'opération OP1 qui reçoit un signal d'entrée Din comportant des bits 7 à 0 représentant une nuance. La sortie de l'unité d'opération OP1 est appliquée sur une première unité de retard Dl qui produit un signal de sortie Dout comportant des bits 4 à 0. La sortie de la première unité de retard D1 est appliquée sur une borne D d'une seconde unité d'opération OP2 par l'intermédiaire d'une seconde unité de retard D2 afin de générer des données d'erreur distribuées sur le pixel D. La sortie de la première unité de retard Dl est directement appliquée sur une borne A de la seconde unité d'opération OP2 afin de générer des données d'erreur distribuées sur le pixel A. La seconde unité de retard D2 comporte une fonction de retard deux pixels et une ligne. La sortie de la seconde unité de retard D2 est appliquée sur une borne C de la seconde unité d'opération OFP2 par l'intermédiaire d'une troisième unité de retard D3 afin de générer des données d'erreur distribuées sur le pixel C. La sortie de la troisième unité de retard D3 est appliquée sur une borne B de la seconde unité d'opération OP2 par l'intermédiaire d'une quatrième unité de retard D4 afin de générer des données d'erreur distribuées sur le pixel B. Dans l'exemple de la figure 13, le signal d'entrée Din comporte huit bits afin d'indiquer l'une des 256 nuances. Par ailleurs, le signal de sortie Dout comporte cinq bits afin d'indiquer l'une de 32 nuances du fait que l'unité d'affichage peut afficher seulement 32 nuances. En tant que résultat, trois bits du signal d'entrée Din sont distribués en tant que données d'erreur sur les pixels périphériques.
17 2752633
Plus précisément, les données d'erreur de 3 bits du pixel P sont distribuées sur les pixels périphériques par l'intermédiaire des première à quatrième unités de retard D1 à D4 présentant respectivement des coefficients de 7/16, 5/16, 3/16 et 1/16. Il est préférable d'appliquer le procédé d'affichage d'une image en demi- teintes selon la présente invention juste avant une augmentation d'un bit qui
représente une nuance relativement élevée, par exemple une nuance (4n 1).
La distribution d'erreur de la figure 12 utilisée par la présente invention est une distribution connue qui distribue une erreur du pixel P sur les pixels périphériques A à D à l'aide de A = (7/16)P, B = (1/16)P, C = (5/16)P et D = (3/16)P. La distribution d'erreur est mise en oeuvre sur des pixels de la gauche
vers la droite et de haut en bas.
Le circuit de la figure 13 utilise des bits inférieurs d'un signal d'entrée en tant que données d'erreur et synchronise les phases des pixels A à D par l'intermédiaire des unités de retard Dl à D4. La seconde unité d'opération OP2 distribue les données d'erreur sur les pixels A à D. Si les données d'erreur sont accumulées afin d'incrémenter le bit de poids le plus faible du signal de sortie, la nuance représentée par le signal de sortie est incrémentée d'une unité. Les données
d'erreur restantes sont appliquées en retour sur la première unité d'opération OP1.
La figure 14 représente des exemples d'un signal d'entrée, de données d'affichage et de données d'erreur utilisés par le procédé d'affichage d'une image en demi-teintes selon la présente invention. La figure 15 représente un exemple d'un
motif de tremblement utilisé par la présente invention.
Le motif de tremblement de la figure 15 est un motif en zigzag utilisé pour modifier un seuil pour incrémenter un bit du fait d'une erreur. C'est-à-dire qu'une valeur A est additionnée à un seuil original ou en est soustraite. La valeur A
est modifiée en fonction des bits à traiter.
Dans l'exemple de la figure 14, le signal d'entrée comporte huit bits et les données d'affichage mettent en jeu cinq bits. Le signal d'entrée est traité de façon
interne sur 12 bits.
Cest-à-dire que les données d'erreur mettent en jeu sept bits (12 - 5 = 7).
Lorsque sept bits E6 à E0 des données d'erreur deviennent chacun égaux à 1, le bit F0 des données d'affichage est établi. C'est-à-dire que le bit F0 des données
18 2752633
d'affichage est activé afin d'exprimer artificiellement une nuance. La valeur A de la figure 15 est dans la plage de + 0 à 7 et elle est additionnée aux bits G2, Gi et GO du signal d'entrée si GO = 1. Les bits G2, G1, GO correspondent respectivement aux bits E6, E5 et E4 des données d'erreur. Par conséquent, les bits G2 à GO0 peuvent varier entre + (0, 0, 0) et (1, 1, 1). La valeur A est déterminée
conformément aux cinq bits G7 à G3 du signal d'entrée.
Le générateur de motif de tremblement 13 (figure 10A) produit la valeur
A, laquelle valeur est additionnée au signal d'entrée Din par l'additionneur 12.
Ensuite, l'unité de distribution d'erreur 11 met en oeuvre la distribution d'erreur.
Les données d'erreur de la figure 14 mettent en jeu sept bits afin d'exprimer des valeurs fractionnaires (après la virgule)et par conséquent, 11 ou 12 bits sont manipulés de façon interne au total. Afin d'exprimer des valeurs fractionnaires, des
données de 2-1 à 2-4 ou 2-5 sont utilisées.
Des motifs de tremblement utilisés par la présente invention sont stockés à l'avance en tant que table dans une unité de stockage. Un motif optimum pris parmi eux est sélectionné conformnnément à un signal d'entrée et est appliqué sur
l'additionneur 12.
L'additionneur 12 additionne le motif de tremblement sélectionné au signal d'entrée afin de modifier de manière forcée le seuil des données d'erreur du signal d'entrée. Le seuil est habituellement de 8 et si la valeur A de la figure 15 est
de 2, le motif de tremblement de la figure 15 présentera des seuils alternés 6 et 10.
Des motifs de tremblement utilisés par la présente invention peuvent présenter différents seuils qui vont dans une plage de 0 à 10. Chaque motif de tremblement n'est pas limité à une matrice 2 x 2 telle que celle représentée sur la
figure 15 et n'importe quelle matrice peut être utilisée.
Des motifs de tremblement peuvent comporter un unique seuil ou une pluralité de seuils. Il est préférable que chaque motif de tremblement comporte deux seuils + A et - A présentant des polarités opposées qui sont agencés en
alternance comme représenté sur la figure 15.
La sélection d'un motif de tremblement optimum est expliquée. Afin d'afficher des nuances, une image est divisée en six sous-images SF1 à SF6 présentant différentes périodes d'éclairement qui réalisent des nuances ou des
19 2752633
niveaux d'intensité. Le tableau 2 représente les niveaux d'intensité (nuances)
obtenus au moyen des périodes d'éclairement des sous-images.
Tableau 2
Sous-image SF1 SF2 SF3 SF4 SF5 SF6 Niveau d'intensité 1 2 4 4 8 8 Les sous-images sont agencées selon l'ordre SF3, SF5, SF2, SF1, SF6 et SF4. La figure 16 représente des séquences d'éclairement des sous- images selon la présente invention, la figure 17 représente un exemple de l'agencement de modes a et b de la figure 16, la figure 18 représente des survenues de scintillement selon les séquences d'éclairement de la figure 16 et la figure 19 représente les seuils optimum des motifs de tremblement sur la base de la figure 18. Les modes a et b de la figure 16 sont alternés comme représenté sur la figure 17. Le nombre de nuances que l'affichage peut originellement afficher est de 28 comme représenté dans une colonne "28GS" des figures 16, 18 et 19. Par ailleurs, chaque signal d'entrée de 8 bits indique l'une des 256 nuances, comme représenté dans une
colonne "256GS" des figures 16, 18 et 19.
Sans le générateur de motif de tremblement 13 et sans l'additionneur 12, l'affichage génère un scintillement et des motifs particuliers chaque fois qu'il affiche l'une quelconque des nuances 3, 7, 11, 15, 19 et 23 sur l'échelle de gris à 28 nuances, comme représenté sur la figure 18. Le scintillement se produit habituellement avant l'activation des sousimages qui constituent les nuances 4 et 8. Selon les séquences de la figure 16, des sous-images à activer sont relativement différentes entre les nuances 3 et 4 le long d'un axe temporel. Par conséquent, lors de l'affichage d'une image dynamique, un pixel qui est alterné entre les nuances 3 et 4 peut produire une nuance non souhaitée en combinaison avec des pixels adjacents. Lors de l'affichage d'une image fixe, un pixel qui est alterné entre les nuances 3 et 4 peut générer un scintillement du fait d'un cadencement d'activation différent de celui de pixels adjacents. Si aucun motif de tremblement n'est additionné à un signal d'entrée, des motifs particuliers seront
2752633
toujours affichés. Si les motifs particuliers mettent en jeu des lignes horizontale et
verticale, celles-ci provoqueront un bruit horizontal et vertical (scintillement).
Des motifs de tremblement pour atténuer le bruit horizontal et vertical doivent présenter différents seuils A (figures 14 et 15) en fonction des nuances. La figure 19 représente des seuils optimum A pour des nuances respectives, obtenus
conformément à des tests psychologiques.
Par report à la figure 19, le seuil A d'un motif de tremblement doit être à 0 ou un motif de tremblement présentant un seuil de 0 doit être extrait d'une unité de stockage si la nuance d'un signal d'entrée est dans la plage de 0 à 23 sur l'échelle de
gris à 256 nuances, c'est-à-dire 0 à 2 sur l'échelle de gris à 28 nuances.
Si la nuance d'entrée est de 24 sur l'échelle de gris à 256 nuances, c'est-à-dire de 3 sur l'échelle de gris à 28 nuances, le seuil A doit être égal à 0 ou un motif de tremblement présentant un seuil de 0 doit être extrait de l'unité de stockage. Si la nuance d'entrée est dans la plage de 25 à 31 sur l'échelle de gris à 1 5 256 nuances, c'est-à-dire de 3 sur l'échelle de gris à 28 nuances, le seuil A doit être égal à 3 ou un motif de tremblement présentant un seuil de 3 doit être extrait
de l'unité de stockage.
Si la nuance d'entrée est dans la plage de 32 à 55 sur l'échelle de gris à 256 nuances, c'est-à-dire de 4 à 6 sur l'échelle de gris à 28 nuances, le seuil A doit être égal à 0 ou un motif de tremblement présentant un seuil de 0 doit être extrait de l'unité de stockage. Si la nuance d'entrée est dans la plage de 56 à 63, c'est-à-dire 7 sur l'échelle de gris à 28 nuances, le seuil A doit respectivement valoir 0, 1, 1, 4, 3, 4, 1 ou 1 pour des nuances 56 à 63 de l'échelle de gris à 256 nuances ou un motif de tremblement présentant un seuil de 0, 1, 1,4,3, 4, 1 ou 1 doit être extrait de l'unité de stockage pour respectivement des nuances 56 à 63
de l'échelle de gris à 256 nuances.
De cette façon, un seuil optimum est établi conformément à la nuance sur l'échelle de gris à 256 nuances d'un signal d'entrée et à une nuance correspondante
sur l'échelle de gris à 28 nuances.
La présente invention stocke les seuils A dans l'unité de stockage telle qu'une mémoire vive (RAM) ou une mémoire morte (ROM) et conformément à une nuance qu'un signal d'entrée représente, sélectionne un seuil optimum pour
mettre en oeuvre la distribution d'erreur.
21 2752633
A la différence de l'art antérieur qui utilise un motif de tremblement fixe ou qui modifie des motifs de tremblement temporellement et spatialement indépendamment de signaux d'entrée, la présente invention additionne un motif de tremblement optimum pour la nuance d'un signal d'entrée au signal d'entrée. La présente invention atténue par conséquent le scintillement et les motifs particuliers
afin de produire une image en demi-teintes de qualité élevée.
Le principe d'un appareil de traitement d'image selon le premier aspect de la présente invention sera expliqué. Cet appareil est efficace pour résoudre la
distorsion d'une caractéristique d'affichage.
La figure 20 est un schéma fonctionnel qui représente le principe de l'appareil de traitement d'image selon le premier aspect de la présente invention et
la figure 21 représente la caractéristique d'affichage de l'appareil.
L'appareil de la figure 20 comporte un multiplieur 3 disposé à l'avant d'une unité de distribution d'erreur 4. Le multiplieur 3 multiplie un signal d'entrée par un coefficient de gain G qui est déterminé conformément au nombre de nuances qu'un affichage peut afficher originellement de telle sorte que le signal d'entrée puisse être séparé en données d'affichage et en données d'erreur au niveau
d'une frontière binaire. Ces données sont utilisées pour la distribution d'erreur.
Cette technique élimine la partie saturée de luminosité mentionnée ciavant et empêche qu'une platitude de la caractéristique d'affichage ne se produise lorsque
des nuances à afficher ne sont pas le long d'une frontière binaire.
(1) Afin d'éliminer la partie saturée de luminosité, le coefficient de gain G est établi à 31 x 8/255 = 248/255 avec un signal d'entrée de 8 bits D1 représentant l'une de 256 nuances et avec un signal d'affichage de 5 bits
représentant l'une de 32 nuances.
(2) Afin d'éliminer la planéité de caractéristique d'affichage qui peut se produire lorsque le nombre de nuances d'affichage n'est pas déterminé le long d'une frontière binaire, le coefficient de gain G est établi à 27 x 8/255 = 216/255 avec un signal d'entrée de 8 bits Dl qui représente l'une de 256 nuances et un signal d'affichage de 5 bits D2 qui représente l'une de 28 nuances qui ne sont pas le long d'une frontière binaire. La figure 21 représente la caractéristique d'affichage
de ce cas.
22 2752633
Dans chacun de ces deux cas, les cinq bits supérieurs de la sortie du multiplieur 3 forment des données d'affichage et les trois bits restants forment des données d'erreur. La sortie du multiplieur 3 est appliquée sur l'unité de distribution d'erreur 4 qui met en oeuvre la distribution d'erreur afin de réaliser une caractéristique d'affichage requise. La figure 22 explique une correction de distorsion d'affichage mise en oeuvre par l'appareil de traitement d'image du premier aspect de la présente invention. Un signal d'entrée appliqué sur l'appareil représente l'une de
256 nuances et un signal d'affichage de sortie représente l'une de six nuances.
Une ligne mince Li représente la caractéristique d'affichage de l'art antérieur et une ligne épaisse L2 indique la caractéristique d'affichage de la présente invention. La ligne épaisse L2 correspond à la sortie du multiplieur 3 de la figure 20. Une ligne en pointillés L3 indique des nuances d'affichage réelles. L'art antérieur met en oeuvre la distribution d'erreur directement sur le signal d'entrée et par conséquent, la ligne mince L1 présente une platitude (une partie Q0 sur la figure 22) qui s'étend sur 1/4 de l'échelle à 256 nuances. Par ailleurs, la ligne
épaisse L2 de la présente invention ne présente pas de platitude.
La présente invention multiplie le signal d'entrée Dl de la figure 20 par le coefficient de gain G afin de produire la ligne épaisse L2 de la figure 22. Les trois bits supérieurs du signal d'entrée sont utilisés en tant que données d'affichage et les bits restants sont utilisés en tant que données d'erreur. Plus le nombre de bits des données d'erreur obtenues par la multiplication est important, plus la caractéristique d'affichage de la distribution d'erreur est lissée. Par exemple, les
données d'erreur peuvent être constituées par cinq bits.
De cette façon, la multiplication d'un signal d'entrée (Dl) par un coefficient de gain (G) produit une caractéristique d'affichage lissée pour la totalité de la plage des signaux d'entrée. La sortie du multiplieur 3 est séparée en données d'affichage et en données d'erreur le long d'une frontière binaire entre des bits supérieur et inférieur. Conformément à la sortie du multiplieur 3, l'unité de distribution d'erreur 4 met en oeuvre une distribution d'erreur afin de produire artificiellement une image en demi-teintes. La présente invention élimine la platitude (la partie Q0 sur la ligne mince L1 de la figure 22) intrinsèque à l'art
23 2752633
antérieur et produit une caractéristique d'affichage lissée comme indiqué par la
ligne épaisse L2 de la figure 22.
Le principe d'un appareil de traitement d'image selon le second aspect de la présente invention est expliqué. Cet appareil permet de résoudre le problème de scintillement. La figure 23 est un schéma fonctionnel qui représente l'appareil de traitement d'image selon le second aspect de la présente invention. L'appareil comporte un processeur de signal (processeur de tremblement) 5 et une unité de distribution d'erreur 6. Le processeur de signal 5 comporte une table de tremblement 51, un additionneur 52, un multiplieur 53 et un sélecteur
(commutateur) 54.
* Le processeur de signal 5 est à l'avant de l'unité de distribution d'erreur 6.
La table de tremblement 51 reçoit un signal d'entrée D1 et produit une valeur de tremblement pour traiter une nuance qui peut aisément générer un scintillement du fait de l'agencement et de l'ordre d'éclairement des sous-images. Le sélecteur 54 produit en alternance 1 et -1 ligne par ligne et pixel par pixel. Le multiplieur 53 multiplie la sortie de la table 51 par la sortie du sélecteur 54. L'additionneur 52 additionne la sortie du multiplieur 53 au signal d'entrée Dl. Le processeur de signal 5 applique sur l'unité de distribution d'erreur 6 les données incluant le tremblement optimum pour la nuance que le signal d'entrée représente. En tant que résultat, l'unité de distribution d'erreur 6 produit un signal d'affichage de sortie qui
met enjeu un scintillement minimum.
La figure 24 représente un motif de tremblement utilisé par l'appareil de traitement d'image du second aspect de la présente invention. La figure 25 explique l'atténuation du scintillement obtenue par l'appareil de traitement d'image du second aspect de la présente invention. Sur la figure 25, une image inclut cinq sous-images dont des périodes d'éclairement sont de 1: 2: 4: 8: 16 afin de
produire 32 nuances s'inscrivant dans la plage qui va de la nuance 0 à la nuance 31.
Un signal d'entrée représente l'une de 256 nuances s'inscrivant dans la plage qui va de la nuance 0 à la nuance 255. Le second aspect de la présente invention met en oeuvre la distribution d'erreur sur le signal d'entrée afin d'afficher artificiellement une image en demi-teintes. Dans ce cas, la probabilité de générer un scintillement
est de 32,8%, comme il sera expliqué ultérieurement en détail.
24 2752633
Bien que l'une quelconque des nuances O à 31 présente cette probabilité de générer une alternance, c'est-à-dire un scintillement entre les nuances N et N + 1, l'oeil humain détecte au plus un scintillement entre les nuances 15 et 16, la nuance 15 étant réalisée en éclairant les sous- images qui constituent les nuances 1, 2, 4 et 8 et la nuance 16 étant réalisée en éclairant la sous-image qui constitue la nuance 16. Afin d'empêcher ce scintillement, la présente invention munit un quelconque pixel qui peut en alternance produire les nuances 15 et 16 d'une valeur
de tremblement.
Tableau 3 Nuance d'entrée 120 121 122 123 124 125 126 127 128 Valeur de 0 1 2 3 4 3 2 1 0 tremblement A Coefficient +0 +1 +2 +3 + 4 +3 +2 +1 +0 Sortie 120 122 124 126 128 128 128 128 128 Affichage 15 15 ou 16 16 B Coefficient -0 -1 -2 -3 -4 -3 -2 -1 0 Sortie 120 120 120 120 120 122 124 126 128 Affichage 15 5 ou 16 16 Tous les pixels du PDP sont classifiés en pixels alternés A et B, comme représenté sur la figure 24. Un quelconque signal d'entrée qui représente une nuance correspondant à une nuance d'affichage 15 ou 16 est muni d'une valeur de tremblement correspondante (la partie hachurée du tableau 3). Les valeurs de tremblement sont stockées dans la table de tremblement 51 de la figure 23. Une valeur de tremblement qui convient pour le signal d'entrée D1 est lue dans la table 51. Un signal de déclenchement qui est inversé pixel par pixel et ligne par ligne est généré en réponse au bit de poids faible (LSB) de la sortie d'un compteur de points ou d'un compteur de lignes. En réponse au signalde déclenchement, la valeur de
tremblement est additionnée au signal d'entrée Dl ou en est soustraite.
Le pixel A auquel une valeur de tremblement est additionnée et le pixel B duquel la valeur de tremblement est soustraite forment des lignes épaisses A et B
de la figure 25.
2752633
Comme représenté au niveau du tableau 3, la plage des nuances d'entrée à 123 correspond à la plage des nuances d'affichage 15 et 16. Lorsqu'aucun tremblement n'est appliqué, la plage des nuances d'entrée 121 à 127 peut générer une alternance entre les nuances d'affichage 15 et 16. Lorsque les valeurs de tremblement sont appliquées, le pixel A dans la plage des nuances d'entrée 121 à 123 et le pixel B dans la plage des nuances d'entrée 125 à 127 peuvent générer une alternance entre les nuances d'affichage 15 et 16. Par conséquent, la probabilité de scintillement avec le tremblement et avec la distribution d'erreur est d'environ la moitié de la probabilité de scintillement sans le tremblement mais seulement avec
la distribution d'erreur.
Des appareils de traitement d'image selon les modes de réalisation du premier aspect de la présente invention sont expliqués. Ces appareils corrigent la distorsion d'une caractéristique d'affichage et produisent des nuances lissées pour
la totalité de la plage des nuances.
La figure 26 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le premier mode de réalisation du premier aspect de la présente invention. L'appareil comporte un multiplieur 3, une unité de distribution d'erreur 4, un PDP 10 et un registre 30. L'appareil reçoit un signal d'entrée de n bits Dl qui représente l'une des nuances 0 à "2n - 1". Le nombre de nuances que le PDP 10 peut originellement afficher est de A, ce qui est représenté à l'aide de m bits (m < n). C'est-à-dire que le nombre A est dans la plage de "2m-1 + 1" à 2m. Cet appareil met en oeuvre la distribution d'erreur afin d'afficher
artificiellement une image en demi-teintes.
Le multiplieur 3 est agencé à l'avant de l'unité de distribution d'erreur 4.
Le registre 30 stocke un coefficient de multiplication G qui est appliqué sur le
multiplieur 3.
Le coefficient de multiplication G stocké dans le registre 30 est un coefficient optimum égal à (A - 1) x 2n-m/(2n - 1). Le registre 30 est constitué par un circuit de verrouillage ou de bascule programmable de telle sorte qu'il peut servir même si l'agencement des sous-images est modifié pour modifier le nombre de nuances que le PDP 10 peut originellement afficher. Le nombre de bits du registre 30 selon ce mode de réalisation est de p. Le signal d'entrée de n bits D1 est multiplié par le coefficient de multiplication G et le multiplieur 3 produit une
26 2752633
sortie de q bits o n ≤ q ≤ n + p. Dans la pratique, le nombre q est déterminé
conformément à une précision d'opération requise.
Les m bits supérieurs de la sortie de q bits représentent une valeur positive jouant le rôle de données d'affichage. Ses bits restants représentent une valeur positive jouant le rôle de données d'erreur. Par conséquent, l'unité de distribution d'erreur 4 met en oeuvre seulement des opérations à valeurs positives qui sont aisées à mettre en oeuvre. L'unité de distribution d'erreur 4 produit un signal d'affichage de m bits qui réalise une caractéristique d'affichage lissée pour la
totalité de la plage des nuances.
La figure 27 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le second mode de réalisation du premier aspect de la présente invention. La figure 28 explique le fonctionnement de l'appareil de la figure 27. Sur la figure 27> un registre 31 stocke une pente A qui s'inscrit dans la plage qui va de Aa à Ad d'un coefficient de multiplication G. Un registre 33 stocke une ordonnée à l'origine B qui s'inscrit dans une plage qui va de Ba à Bd d'un coefficient d'addition. Un additionneur 35 est agencé après un multiplieur 3. Un sélecteur 32 sélectionne l'une des pentes Aa à Ad stockées dans le registre 31 et l'applique sur le multiplieur 3. Un sélecteur 34 sélectionne l'une des ordonnées à l'origine Ba à Bd stockées dans le registre 33 et l'applique sur l'additionneur 35. Un signal d'entrée de n bits indique l'une des nuances de 0 à "2n - 1". L'appareil est connecté à un PDP. Le nombre de nuances que le PDP peut originellement afficher est de A, ce qui est exprimé à l'aide de m bits (m < n). Le nombre A est dans la plage de "2m-1 + 1" à 2m. La caractéristique d'affichage de ce PDP est non linéaire telle que g. L'appareil de la figure 27 met en oeuvre la distribution d'erreur
afin d'afficher artificiellement une image en demi-teintes.
L'appareil de la figure 27 corrige la non linéarité du PDP par approximation. L'approximation dépend de la précision requise du système. Ce mode de réalisation utilise quatre lignes rectilignes ou droites pour l'approximation afin de corriger la non linéarité du PDP, comme représenté sur la figure 28. Selon ce mode de réalisation, le PDP peut originellement afficher 28 nuances s'inscrivant dans la plage qui va de la nuance 0 à la nuance 27. C'est-à-dire que la nuance d'entrée la plus élevée 255 représentée à l'aide d'un signal d'entrée de 8 bits est
établie à (A - 1) x 2n-m = 27 x 8 = 216 et l'approximation est réalisée.
27 2752633
Parmi les quatre lignes rectilignes, une ligne rectiligne dans une région "a" correspondant à la plage des nuances 0 à 63 présente la pente Aa et l'ordonnée à l'origine Ba. Une ligne rectiligne dans une région "b" correspondant à la plage des nuances 64 à 127 présente la pente Ab et l'ordonnée à l'origine Bb. Une ligne rectiligne dans une région "c" correspondant à la plage des nuances 128 à 191 présente la pente Ac et l'ordonnée à l'origine Bc. Une ligne rectiligne dans une région "d" correspondant à la plage des nuances 192 à 255 présente la pente Ad et l'ordonnée à l'origine Bd. Les pentes A (Aa à Ad) et les ordonnées à l'origine B (Ba à Bd) sont respectivement stockées dans les registres 31 et 33. Les registres 31 et 33 sont chacun constitués par un circuit de bascule programmable de telle sorte qu'ils puissent servir même si l'agencement des sous-images est modifié afin de modifier le nombre de nuances que le PDP peut originellement afficher. Les deux bits supérieurs d'un signal d'entrée D1 déterminent la pente A et l'ordonnée à l'origine B. Le signal d'entrée D1 est multiplié par la pente A et l'ordonnée à l'origine B est additionnée à son résultat. La pente A et l'ordonnée à l'origine B peuvent chacune prendre une valeur positive ou négative. Ces variables A et B forment une expression opérationnelle y = Ax + B. Les A et B prennent des valeurs différentes dans les quatre régions a à d afin de corriger la non linéarité du PDP à l'aide des quatre lignes rectilignes. Le nombre de régions et les nombres de pentes et d'ordonnées à l'origine stockées dans les registres ne sont pas chacun limités à quatre. L'additionneur 35 produit un signal de q bits. Parmi les q bits, m bits supérieurs forment une valeur positive qui joue le rôle de données d'affichage et les bits restants forment une valeur positive qui joue le rôle de données d'erreur. En tant que résultat, l'unité de distribution d'erreur 4 peut être un circuit simple qui met en oeuvre seulement des opérations à valeurs positives. Ce mode de réalisation non seulement corrige la non linéarité du PDP mais produit également un signal de sortie de m bits D2 présentant une caractéristique d'affichage lissée pour la totalité
de la plage des nuances sans platitude.
La figure 29 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le troisième mode de réalisation du premier aspect de la
28 2752633
présente invention. La figure 30 explique le fonctionnement de l'appareil de la
figure 29.
De façon similaire au second mode de réalisation, le troisième mode de réalisation utilise quatre lignes rectilignes pour l'approximation afin de corriger la non linéarité d'un affichage. A la différence du second mode de réalisation qui stocke des pentes A et des ordonnées à l'origine B dans les registres 31 et 33, le troisième mode de réalisation stocke des pentes A et les valeurs y C des frontières gauches de régions respectives dans des registres 31 et 33. Par exemple, le registre 33 stocke, pour la seconde région b, la valeur y Cb d'une ordonnée à l'origine entre une ligne rectiligne correspondante et la nuance 64 qui forme la frontière gauche de la région b. En tant que résultat, le troisième mode de réalisation permet de réduire le nombre de bits d'un multiplicande d'un multiplieur 3 à "n - 2" depuis n du second mode de réalisation. Ceci conduit à une simplification de la structure du
multiplieur 3.
Le troisième mode de réalisation ne limite pas le nombre de régions. Par exemple, il peut utiliser huit régions, c'est-à-dire huit lignes rectilignes pour l'approximation. Dans ce cas, le nombre de bits d'un multiplicande manipulé par le
multiplieur 3 est de "n - 3" afin de réduire encore l'échelle du circuit.
La figure 31 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le quatrième mode de réalisation du premier aspect de la
présente invention.
Cet appareil est appliqué à un affichage couleur qui utilise trois couleurs primaires, c'est-à-dire le rouge (R), le vert (G) et le bleu (B). Chacun des signaux R, G et B est quantifié à l'aide de n bits. Le nombre de nuances que l'affichage peut
originellement afficher pour chaque couleur est exprimé à l'aide de m bits (m < n).
L'affichage présente différentes caractéristiques non linéaires telles que g pour respectivement le R, le G et le B. L'appareil met en oeuvre la distribution d'erreur
pour afficher une image en demi-teintes sur l'affichage.
Le quatrième mode de réalisation utilise le même circuit que celui du second mode de réalisation des figures 27 et 28 pour chacune des couleurs R, G et B et met en oeuvre la distribution d'erreur sur chacune des couleurs R, G et B. L'affichage présente différentes caractéristiques non linéaires pour respectivement le R, le G et le B du fait de fluctuations dans la caractéristique d'éclairement des
29 2752633
matériaux fluorescents de l'affichage. Par conséquent, le quatrième mode de réalisation munit le R, le G et le B de différents facteurs de correction. A cette fin, ce mode de réalisation munit chacune des couleurs R, G et B de registres 31 et 33 pour stocker des pentes A et des ordonnées à l'origine B. Chacun des circuits R, G et B du quatrième mode de réalisation peut être le même que celui du troisième
mode de réalisation des figures 29 et 30.
Les modes de réalisation du second aspect de la présente invention sont expliqués. Le second aspect met en oeuvre la distribution d'erreur afin d'augmenter artificiellement le nombre de nuances tout en atténuant le scintillement dû à la distribution d'erreur. Le scintillement et les motifs particuliers générés par la distribution d'erreur sont expliqués. Bien que les modes de réalisation qui suivent soient expliqués par report à un PDP RGB, le second aspect de la présente invention, tout comme son premier aspect, ne sont pas limités aux affichages RGB
ou PDP RGB.
La distribution d'erreur est analysée.
Un signal d'entrée de 8 bits Dl est séparé en données d'affichage de 5 bits D et en données d'erreur de 3 bits E. C'est-à-dire que les données d'erreur E
prennent l'une des valeurs 0 à 7.
Les données d'erreur E de pixels périphériques autour d'un pixel donné sont accumulées et si les données d'erreur accumulées du pixel donné excèdent
"8", le bit de poids faible des données d'affichage du pixel donné est établi à 1.
Par conséquent, un pixel comportant des données d'erreur E = 3 sera à 8
selon une probabilité de 3/8 et sera à 0 selon une probabilité de 5/8.
La probabilité de survenue du scintillement est expliquée.
Lorsque des sous-images à activer varient largement le long d'un axe temporel entre des nuances à afficher, un scintillement se produit. L'oeil humain détecte le scintillement lorsqu'il se produit à des niveaux de luminosité faibles. A
des niveaux de luminosité élevés, les sous-images à activer varient peu.
La figure 32 représente des relations entre des données d'erreur et la
probabilité de survenue du scintillement.
Le scintillement se produit lorsque la distribution d'erreur modifie le LSB des données d'affichage D à 1 ou 0. C'est-à-dire que le scintillement se produit
lorsque l'accumulation des données d'erreur E passe de 8 à 0 ou dc 0 à 8.
2752633
Lorsque les données d'erreur E = 3, la probabilité P3 de survenue du scintillement est comme suit:
P3 = (3/8) x (5/8) + (5/8) x (3/8) = 15/32.
Lorsque E = k, la probabilité Pk de survenue du scintillement est comme suit: Pk =k(8 - k)/32. Le tableau 4 représente les probabilités de survenue du scintillement en
relation avec différentes données d'erreur.
Tableau 4
E Probabilité P
0 0/32
1 7/32
2 12/32
3 15/32
4 16/32
15/32
6 12/32
7 7/32
Par conséquent, la probabilité de survenue du scintillement pour une nuance optionnelle est de 32,8% comme suit:
7 Ek = 84/256 = 32,8%.
k=0 Lorsque ceci se produit pour des nuances pour lesquelles des sousimages à activer varient largement le long d'un axe temporel, l'oeil humain détecte le scintillement. La figure 33 explique la probabilité de survenue d'une variation entre deux événements. Si un événement A se produit à une probabilité de 40% et qu'un événement B se produit à une probabilité de 60%, la probabilité d'un passage de A à B est de 4/10 x 6/10 = 24/100, la probabilité d'un passage de B à A est de 6/10 x 4/10 = 24/100, la probabilité d'un passage de A à A est de 4/10 x 4/10 = 16/100 et la probabilité du passage de B à B est de
6/10 x 6/10 = 36/100.
31 2752633
Par conséquent, la probabilité d'un changement d'état de A à B ou de B à A est de 48% et la probabilité de maintien d'un état à A (A à A) ou à B (B à B) est
de 52%.
Le principe du second aspect de la présente invention est expliqué. Dans le tableau 4, des données d'erreur de par exemple E = 4 présentent une probabilité élevée de générer une variation dans le LSB de données d'affichage de 1 à 0 ou de 0 à 1. Dans ce cas, le second aspect de la présente invention modifie les données d'erreur de E = 4 selon d'autres qui peuvent difficilement générer un tel changement. Plus précisément, le second aspect additionne et soustrait une valeur à et depuis deux pixels de l'affichage de telle sorte qu'une moyenne des pixels puisse
produire une nuance requise.
Lors de l'affichage d'une nuance d'entrée à l'aide d'une matrice de tremblement des nuances A et B, chacune des nuances A et B doit générer peu de scintillement. Afin d'obtenir cela, le second aspect de la présente invention
additionne + Z à la nuance d'entrée.
La figure 34 explique la technique d'atténuation du scintillement selon le
second aspect de la présente invention.
Une ligne épaisse LN15 représente la probabilité de survenue du
scintillement des données d'erreur E du tableau 4 sans atténuation du scintillement.
Plusieurs types de Z sont préparés pour exprimer les données d'erreur E à l'aide de E + Z. E + Z et E- Z sont reliés l'un à l'autre à l'aide d'une ligne rectiligne. Parmi les intersections entre la ligne rectiligne et les données d'erreur originales E, celle qui met en jeu la valeur la plus faible de P (la probabilité de générer un scintillement) est sélectionnée en tant que valeur de tremblement
optimum d'atténuation de scintillement.
32 2752633
Tableau 5
E A, B Z
0 0, 0 (O + 0) 1
i O, 2 (1 + 1) 1
2 O, 4 (2 _ 2) 2
3 O, 6 (3 + 3) 3
4 O, 8 (4 - 4) 4
2, 8 (5 _ 3) 3
6 4, 8 (6 _ 2) 2
7 6, 8 (7 + 1) 1
La figure 35 représente des relations entre des données d'erreur et la probabilité de survenue du scintillement avec la technique d'atténuation de scintillement de la figure 34. Selon la technique d'atténuation de scintillement de la présente invention, les valeurs A et B sont comme suit:
P =A+B-
A =1/16 x 1/32 (0 + 12 + 16 + 12 + 0 + 0 + 0 + 0) B =1/16 x 1/32 (O + 0 + 0 + 0 + 0 + 12 + 16 + 12) La probabilité de survenue du scintillement est P = 40/256 = 15,6%. Une probabilité de 15, 6% de la présente invention est inférieure à la moitié d'une probabilité de 32,8% de la présente invention sans la technique d'atténuation de scintillement. L'atténuation de scintillement à l'aide d'une matrice de tremblement de N
pixels est considérée.
La technique mentionnée ci-avant utilise des motifs de tremblement qui mettent en jeu chacun deux valeurs de Z. Des motifs de tremblement à quatre ou huit valeurs peuvent être utilisés. Ces motifs de tremblement peuvent atténuer davantage efficacement le scintillement que les motifs de tremblement à deux valeurs. Des exemples de matrices de tremblement à 4 valeurs de 2 sur 2 sont comme suit:
33 2752633
[0] [1] [2] [3] [4] [5] [6] [7]
00 10 20 20 20 20 20 21
00 00 00 01 02 12 22 22
Des exemples de matrices de tremblement à 8 valeurs de 2 sur 2 sont comme suit:
[0] [1] [2] [3] [4] [5] [6] [7]
0000 1000 1000 1010 1010 0101 0111 0111
0000 0000 0010 0100 0101 1011 1101 1111
0000 0010 0100 1001 1010 0110 1011 1101
0000 0000 0001 0100 0101 1011 1110 1111
La figure 36 explique une autre technique d'atténuation de scintillement selon le second aspect de la présente invention. Une ligne LN17 indique la probabilité de survenue du scintillement sans la technique d'atténuation de scintillement. Des lignes L17A et L17B indiquent les probabilités de survenue du scintillement selon la technique d'atténuation de scintillement qui utilise des motifs de tremblement à 2 valeurs (A, B) conformément à la présente invention. Des lignes L17A0, L17A1, L17B0 et L17B1 indiquent les probabilités de survenue du scintillement selon la technique d'atténuation de scintillement qui utilise des motifs
de tremblement à 4 valeurs (A0, A1, B0, B1) selon la présente invention.
Les figures 37A à 37D représente la relation entre des données d'erreur et les probabilités de survenue de scintillement avant et après la technique d'atténuation de scintillement. Plus précisément, la figure 37A est sans la technique d'atténuation de scintillement, la figure 37B est avec la technique qui utilise des motifs de tremblement à 2 valeurs, la figure 37C est avec la technique qui utilise des motifs de tremblement à 4 valeurs et la figure 37D est avec la technique qui
utilise des motifs de tremblement à 8 valeurs.
Sur la figure 37A sans la technique d'atténuation de scintillement, la probabilité de survenue du scintillement est de 32,8%. Celle-ci est réduite à 15,6% sur la figure 37B avec des motifs de tremblement à 2 valeurs. Celle-ci est en outre
réduite à 6,2% sur la figure 37C avec des motifs de tremblement à 4 valeurs.
Celle-ci est encore réduite à 0% sur la figure 37D avec des motifs de tremblements à 8 valeurs. De cette façon, des motifs de tremblement à 4 et 8 valeurs sont plus
efficaces pour ôter le scintillement que des motifs de tremblement à 2 valeurs.
34 2752633
Les modes de réalisation du second aspect de la présente invention sont expliqués. Ces modes de réalisation reçoivent un signal d'entrée quantifié à l'aide de n bits et pilotent un affichage RGB permettant d'afficher des nuances de m bits (m < n). Les modes de réalisation mettent en oeuvre la distribution d'erreur sur un signal d'entrée afin d'afficher artificiellement de nombreuses nuances sur
l'affichage tout en atténuant le scintillement dû à la distribution d'erreur.
La figure 38 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le premier mode de réalisation du second aspect de la présente invention. L'appareil comporte des processeurs de tremblement 201 à 203 agencés respectivement pour R, G et B, des registres 271 et 272, un compteur de lignes 273, un compteur de points 274 et une porte OU-exclusif 275. Chacun des processeurs de tremblement 201 à 203 comporte des sélecteurs 211, 212 et 214, un
inverseur 213, un additionneur 215 et une unité de distribution d'erreur 216.
Cet appareil stocke différents types de tremblement et sélectionne l'un d'entre eux conformément à un signal d'entrée. L'appareil reçoit des signaux d'entrée de 8 bits pour respectivement R, G et B et produit des signaux de sortie de bits pour respectivement R, G et B. Chacun des signaux de sortie de 5 bits
représente l'une de 7 (nuance 0 à nuance 16) à 32 (nuance 0 à nuance 31) nuances.
Le mode de réalisation utilise sept types de tremblement plus un état hors tremblement. Chaque type de tremblement inclut huit valeurs de tremblement de
4 bits dans la plage de -15 à 15.
Tableau 6
REG1 Nuance d'affichage Nuance d'entrée Type de tremblement
0 0 à7 DESACTIVE
1 8 à 15 N .3
2 16 à 23 DESACTIVE
3 24à31 N . 1
31 248 à 255 N . 3
2752633
Comme représenté dans le tableau 6, le registre 271 (REG1) est utilisé pour spécifier un type de tremblement optimum conformément à une nuance qu'un signal d'entrée représente. Ce mode de réalisation utilise sept types de tremblement représentés à l'aide de trois bits. Le registre 271 est un registre à 96 bits (32 x 3 = 96) de telle sorte que l'un des sept types de tremblement est alloué à chacune de 32 nuances. Les registres 271 et 272 sont chacun formés par un circuit de bascule de telle sorte que les données stockées dedans puissent être mises à jour
lorsque l'agencement des sous-images est modifié.
Tableau 7 REG2 Données d'erreur 0 i 2 3 4 5 6 7 Type de tremblement
N .1 0 1 2 3 4 3 2 1
N .2 1 i i I 1 1 1 1
N .3 0 0 2 4 4 4 2 0
N .6 0 0 0 1 3 1 0 0
N . 7 0 0 1 2 3 2 1 0
Comme représenté dans le tableau 7, le registre 272 (REG2) stocke des valeurs de tremblement. Ce registre est un registre de 224 bits (4 x 8 x 7) du fait que chaque valeur de tremblement est exprimée à l'aide de quatre bits, chaque région en nuance met en jeu huit valeurs de tremblement (correspondant à des données d'erreur de 3 bits) et il y a les sept types de tremblement. Un processus de
tremblement requis est programmé pour ces deux registres 271 et 272.
Des signaux d'entrée de huit bits pour respectivement R, G et B sont respectivement appliqués sur les processeurs de tremblement 201, 202, 203. Dans chacun des processeurs de tremblement, cinq bits supérieurs du signal d'entrée sont appliqués sur le sélecteur 211 (SEL1) pour former un signal de sélection. Le sélecteur 211 est un sélecteur 3 bits 32 à 1 et il sélectionne l'un des types de
tremblement dans le registre 271.
36 2752633
Un nombre de tremblements de 3 bits produit par le sélecteur 211 et trois bits inférieurs du signal d'entrée, c'est-à-dire six bits au total, sont appliqués sur le sélecteur 212 (SEL2). Le sélecteur 212 est un sélecteur 4 bits 56 à 1 avec des états validé/invalidé. Les états validé/invalidé sont utilisés pour sélectionner ou ne pas sélectionner un état hors tremblement (type de tremblement N . 0). Lorsque le type
de tremblement N . 0 est spécifié, le sélecteur 212 produit des données de 0.
La valeur de tremblement sélectionnée conformément à la nuance que le
signal d'entrée représente est inversée ou non inversée par le sélecteur 214 (SEL3).
Cest-à-dire qu'afin d'inverser la valeur de tremblement, le sélecteur 214 sélectionne la sortie du sélecteur 212 par l'intermédiaire de l'inverseur 213. Pour ne pas inverser la valeur de tremblement, le sélecteur 214 reçoit directement la sortie du sélecteur 212. Le sélecteur 214 est un sélecteur 4 bits 2 à 1. Le sélecteur 214 est activé en réponse à un signal de commutation produit par la porte OU-exclusif 275 qui produit un OU-exclusif des LSB des sorties des compteurs de lignes et de points 273 et 274. Par conséquent, le signal de commutation pour le sélecteur 214 est un signal alterné sur l'écran. La valeur de tremblement inversée ou non inversée par le signal de commutation ainsi que le signal d'entrée de 8 bits sont additionnés l'un à l'autre par l'additionneur 215. C'est-à-dire que la partie encerclée à l'aide d'une ligne en pointillés sur la figure 38 calcule "signal d'entrée + a", a étant la
valeur de tremblement, c'est-à-dire la sortie du sélecteur 212.
De cette façon, ce mode de réalisation additionne ou soustrait une valeur de tremblement qui convient pour un signal d'entrée au ou depuis le signal d'entrée afin d'obtenir le tremblement. Le signal traité est appliqué sur l'unité de distribution d'erreur 216. La distribution d'erreur mise en oeuvre par l'unité 216 est
la même que celle mentionnée ci-avant.
La figure 39 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le second mode de réalisation du second aspect de la présente invention. De façon similaire au premier mode de réalisation, l'appareil du second mode de réalisation comporte des processeurs de tremblement 301 à 303 pour respectivement R, G et B, des registres 371 et 372, un compteur de lignes 373, un compteur de points 374 et une porte OU-exclusif 375. Chacun des processeurs de tremblement 301 à 303 comporte des sélecteurs 311, 312 et 314, un
inverseur 313, un additionneur 315 et une unité de distribution d'erreur 316.
37 2752633
Le second mode de réalisation utilise un unique type de tremblement qui est validé et invalidé en réponse au niveau d'un signal d'entrée. L'appareil reçoit des signaux d'entrée de 8 bits pour respectivement R, G et B et produit des signaux de sortie de 5 bits pour respectivement R, G et B. Chacun des signaux d'affichage de 5 bits représente l'une de 17 (nuance 0 à nuance 16) à 32 (nuance 0 à nuance 31) nuances. Le type de tremblement est représenté à l'aide de 4 bits (-15 à 15) et il
inclut huit valeurs de tremblement.
Le registre 371 (REG1) spécifie l'état validé/invalidé des valeurs de tremblement conformément à la nuance qu'un signal d'entrée représente. Le registre 371 est un registre de 32 bits (32 x 1) pour spécifier l'état validé/invalidé de tremblement pour chacune de 32 nuances d'affichage. Le registre 372 (REG2) stocke les valeurs de tremblement. Le registre 372 est un registre de 32 bits (4 x 8 = 32) pour stocker les huit valeurs de tremblement à 4 bits. Un processus de
tremblement requis est programmé pour ces deux registres 371 et 372.
De cette façon, le mode de réalisation de la figure 39 réduit les capacités des registres 371 et 372 pour ainsi réduire l'échelle du circuit. Le fonctionnement de ce mode de réalisation est similaire à celui du mode de réalisation de la figure 38 avec le registre 371 qui stocke un unique type de tremblement plus un état hors tremblement au lieu des sept types de tremblement et par conséquent, les détails du
fonctionnement du mode de réalisation de la figure 39 ne sont pas expliqués.
La figure 40 est un schéma fonctionnel qui représente un appareil de traitement d'image selon le troisième mode de réalisation du second aspect de la
présente invention.
Le troisième mode de réalisation utilise plusieurs types de tremblementtout comme le premier mode de réalisation et traite une non linéarité forte d'un affichage. Le premier mode de réalisation de la figure 38 munit chaque signal d'entrée présentant la même nuance d'une valeur de tremblement de + a afin d'afficher une image originale représentée par le signal d'entrée en tant que la somme de deux pixels. Lorsqu'un affichage présente une non linéarité forte, l'oeil humain détecte une différence d'amplitude entre un signal auquel la valeur de tremblement a est additionnée et le même signal duquel la valeur de tremblement a est soustraite. C'est-à-dire que pour l'oeil humain, ((signal d'entrée + a) + (signal d'entrée - a))/2 n'est pas égal au signal d'entrée. Ceci est frappant lorsque la valeur
38 2752633
de tremblement est importante ou lorsque la non linéarité est forte afin de
détériorer une continuité des nuances.
L'appareil de la figure 40 comporte des processeurs de tremblement 401 à 403 pour respectivement R, G et B, des registres 471 et 472, un compteur de lignes 473, un compteur de points 474 et une porte OU-exclusif 475. Chacun des processeurs de tremblement 401 à 403 comporte des sélecteurs 411, 412 et 414, un
inverseur 413, un additionneur 415 et une unité de distribution d'erreur 416.
Le registre 472 est utilisé pour spécifier séparément une valeur de tremblement à additionner et une valeur de tremblement à soustraire. La capacité du registre 472 est deux fois plus importante que la capacité du registre 272 de la figure 38 de telle sorte que le registre 472 peut stocker des valeurs de tremblement a (+ a) à additionner à un signal d'entrée ainsi que des valeurs de tremblement b
(- b) à soustraire du signal d'entrée.
Plus précisément, le registre 472 (REG2) est par exemple un registre de 448 bits (4 x 8 x 7 x 2). Les deux registres 471 et 472 sont programmés pour les valeurs de tremblement (a) à additionner et pour les valeurs de tremblement (b) à soustraire afin de mettre en oeuvre un processus de tremblement requis. A l'exception du fait que la capacité du registre 472 est deux fois plus importante que celle du registre 272 de la figure 38, le fonctionnement du mode de réalisation de la figure 40 est le même que celui du mode de réalisation de la figure 38 et par
conséquent, il n'est pas expliqué.
La figure 41 est un schéma fonctionnel qui représente un appareil de traitement d'image selon un mode de réalisation des premier et second aspects de la présente invention. Cest-à-dire que le mode de réalisation de la figure 41 est une combinaison du premier aspect de la figure 31 et du second aspect de la figure 38. Le mode de réalisation de la figure 41 est réalisé par une quelconque combinaison de l'un des modes de réalisation du premier aspect et de l'un des
modes de réalisation du second aspect.
Le mode de réalisation de la figure 41 met en oeuvre la distribution d'erreur pour afficher artificiellement de nombreuses nuances sur un affichage RGB, le nombre de nuances que l'affichage peut originellement afficher étant faible. Ce mode de réalisation permet de produire des nuances lissées pour la totalité de la plage des nuances d'entrée conformément au premier aspect de la
39 2752633
présente invention et d'atténuer le scintillement qui peut se produire sur un affichage tel qu'un PDP qui forme des nuances à l'aide d'une combinaison de
périodes d'éclairement, selon le second aspect de la présente invention.
Ce mode de réalisation met en oeuvre le processus du premier aspect de la présente invention puis le processus de son second aspect. L'appareil reçoit respectivement des signaux d'entrée de n bits pour R, G et B. Le nombre de nuances que l'affichage peut originellement afficher est de m (n > m). Des circuits 20R, 20G et 20B selon le premier aspect de la présente invention de la figure 31 établissent un coefficient de multiplication de telle sorte que la nuance d'entrée maximum puisse correspondre à la nuance d'affichage maximum. L'appareil modifie les coefficients de multiplication et d'addition pour R, G et B afin de réaliser une caractéristique d'affichage uniforme même si les caractéristiques des matériaux fluorescents R, G et B de l'affichage diffèrent les unes des autres. A cette fin, des registres de pentes 31 et des registres d'ordonnées à l'origine 33 sont prévus pour respectivement R, G et B Les circuits 20R, 20B et 20G produisent des signaux de sortie de q bits (y compris des bits inférieurs étendus dus à la multiplication et à l'addition) sur des circuits 201, 202 et 203, lesquels sont basés sur le second aspect de la présente invention. Une séquence de nuances d'affichage sur l'affichage est déterminée à l'avance, et un tremblement est mis en oeuvre sur des nuances qui peuvent
provoquer un scintillement flagrant.
L'agencement des sous-images, c'est-à-dire la séquence d'affichage des nuances, est le même pour R, G et B et par conséquent, une valeur de tremblement appliquée à une nuance spécifique peut être commune pour R, G et B. Dans chacun des circuits 201, 202 et 203, le signal reçu est séparé le long d'une frontière binaire en données d'affichage et en données d'erreur. C'est-à-dire que des m bits supérieurs du signal forment des données d'affichage positives et "q - m" bits inférieurs de celui-ci forment des données d'erreur positives. En tant que résultat, une unité de distribution d'erreur 216 peut être un circuit simple permettant de mettre en oeuvre seulement des opérations de somme positive. Le mode de réalisation de la figure 41 corrige la non linéarité d'un affichage, élimine un déséquilibre des couleurs et produit des signaux de sortie R, G et B de m bits dont
2752633
chacun présente une caractéristique d'affichage lissée pour la totalité de la plage
des nuances d'entrée sans platitude ni scintillement.
Bien que les modes de réalisation de la présente invention aient été expliqués par report à un panneau d'affichage plasma (PDP), la présente invention n'est pas limitée au PDP. La présente invention peut être appliquée à n'importe quel type d'affichage qui divise une image en sousimages et qui met en oeuvre une distribution d'erreur pour augmenter artificiellement le nombre de nuances à afficher. Comme expliqué ciavant, la présente invention empêche une distorsion des nuances et atténue un scintillement sur un affichage tel qu'un PDP qui permet d'obtenir une distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à l'aide d'un petit nombre de nuances que l'affichage peut originellement afficher. En outre, la présente invention corrige la caractéristique non linéaire d'un affichage ainsi qu'un déséquilibre des couleurs dans les matériaux phosphorescents R, G et B de l'affichage pour ainsi produire une image en demi-teintes haute qualité. De nombreux modes de réalisation différents de la présente invention peuvent être construits sans que l'on s'écarte ni de l'esprit ni du cadre de la présente invention et il est bien entendu que la présente invention n'est pas limitée aux
modes de réalisation spécifiques décrits dans la présente description.
41 2752633

Claims (19)

REVENDICATIONS
1. Dispositif de traitement d'image caractérisé en ce qu'il comprend: une unité de distribution d'erreur (4) pour mettre en oeuvre une opération de distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à afficher sur un affichage; et un multiplieur (3) pour multiplier un signal d'entrée (D1) par un coefficient de multiplication (GO) de telle sorte que le signal d'entrée soit séparé en données d'affichage et en données d'erreur le long d'une frontière binaire et que l'opération de distribution d'erreur soit mise en oeuvre sur le signal d'entrée, afin de réaliser une caractéristique d'affichage lissée pour la totalité de la plage des
nuances d'entrée.
2. Dispositif de traitement d'image selon la revendication 1, caractérisé en ce que ladite unité de distribution d'erreur (4) met en oeuvre l'opération de distribution d'erreur sur un signal quantifié de n bits [représentant un entier dans la plage de 0 à 2n-1] de telle sorte que dans ledit affichage, un nombre original de nuances soit représenté par m bits (m < n) et soit égal ou inférieur à 2m afin
d'augmenter artificiellement le nombre de nuances.
3. Dispositif de traitement d'image selon la revendication 1, dans lequel ledit dispositif de traitement d'image est caractérisé en ce qu'il comprend en outre: un registre (31) pour stocker des coefficients de multiplication; et un sélecteur (32) pour sélectionner un coefficient optionnel parmi les
coefficients de multiplication stockés dans ledit registre (31).
4. Dispositif de traitement d'image selon la revendication 1, dans lequel ledit dispositif de traitement d'image est caractérisé en ce qu'il comprend en outre: un additionneur (35) disposé entre ledit multiplieur (3) et ladite unité de distribution d'erreur (4) pour additionner un coefficient d'addition à la sortie dudit
multiplieur (3).
5. Dispositif de traitement d'image selon la revendication 4, caractérisé en ce que ledit dispositif de traitement d'image comprend en outre:
42 2752633
un registre (33) pour stocker des coefficients d'addition; et un sélecteur (34) pour sélectionner un coefficient optionnel parmi les
coefficients d'addition stockés dans ledit registre (33).
6. Dispositif de traitement d'image selon la revendication 5, caractérisé en ce que les coefficients de multiplication et d'addition correspondent à la pente et à l'ordonnée à l'origine d'une expression d'approximation linéaire représentant une inversion d'une caractéristique non linéaire dudit affichage et sont modifiés en réponse à un signal spécifique afin de corriger la caractéristique non linéaire dudit affichage.
7. Dispositif de traitement d'image selon la revendication 6, caractérisé en ce que le signal permettant de modifier les coefficients de multiplication et
d'addition comprend des bits d'ordre supérieur du signal d'entrée.
8. Dispositif de traitement d'image selon la revendication 5, caractérisé en ce que les coefficients d'addition stockés dans ledit registre (33) sont des ordonnées à l'origine d'axe y de 2h expressions d'approximation linéaire définies à
l'aide de h bits d'ordre supérieur.
9. Dispositif de traitement d'image selon la revendication 5, caractérisé en ce que les coefficients d'addition stockés dans ledit registre (33) sont des valeurs y des bords gauches de 2h régions rectangulaires définies par h bits d'ordre supérieur afin de réduire le nombre de bits d'un multiplicande manipulé par ledit multiplieur (3) de n à "n- h" pour ainsi réduire une échelle de circuit dudit
dispositif de traitement d'image.
10. Dispositif de traitement d'image comportant des processeurs (20R, G, 20B) respectivement pour le rouge (R), le vert (G) et le bleu (B), lesdits processeurs recevant des signaux rouge, vert et bleu quantifiés sur n bits qui représentent respectivement chacun un entier dans la plage de 0 à 2n-1, et mettant en oeuvre une opération de distribution d'erreur afin d'afficher artificiellement de nombreuses nuances sur un affichage qui peut originellement afficher des nuances de m bits (m < n) selon un nombre égal ou inférieur à 2m pour chacune des couleurs rouge (R), verte (G) et bleue (B), caractérisé en ce que chacun desdits processeurs (20R, 20G, 20B) comprend: un multiplieur (3) pour multiplier un signal d'entrée par un coefficient de multiplication;
43 2752633
un premier registre (31) pour stocker les coefficients de multiplication; un premier sélecteur (32) pour sélectionner un coefficient approprié parmi les coefficients de multiplication stockés dans ledit premier registre (31); un additionneur disposé entre ledit multiplieur (3) et ladite unité de distribution d'erreur (4) pour additionner un coefficient d'addition à une sortie dudit multiplieur (3); un second registre (33) pour stocker les coefficients d'addition; et un second sélecteur (34) pour sélectionner un coefficient approprié parmi les coefficients d'addition stockés dans ledit second registre (33), chacun desdits processeurs (20R, 20G, 20B) séparant le signal d'entrée en données d'affichage et en données d'erreur le long d'une frontière binaire afin de mettre en oeuvre l'opération de distribution d'erreur et d'assurer une caractéristique d'affichage lissée
pour la totalité de la plage des nuances d'entrée.
11. Dispositif de traitement d'image selon la revendication 10, caractérisé en ce que lesdits premier et second registres (31, 33) desdits processeurs (20R, 20G, 20B) stockent respectivement des coefficients différents pour le rouge, le vert et le bleu afin de corriger un déséquilibre des couleurs dû à des fluctuations
dans des matériaux phosphorescents rouge (R), vert (G) et bleu (B).
12. Dispositif de traitement d'image selon la revendication 10, caractérisé en ce que les coefficients de multiplication et d'addition correspondent à la pente et à l'ordonnée à l'origine d'une expression d'approximation linéaire représentant une inversion d'une caractéristique non linéaire dudit affichage et sont modifiés en réponse à un signal spécifique afin de corriger la caractéristique non
linéaire dudit affichage.
13. Dispositif de traitement d'image selon la revendication 12, caractérisé en ce que le signal permettant de modifier les coefficients de
multiplication et d'addition comprend des bits d'ordre supérieur du signal d'entrée.
14. Dispositif de traitement d'image selon la revendication 10, caractérisé en ce que les coefficients d'addition stockés dans ledit registre (33) sont des ordonnées à l'origine d'axe y de 2h expressions d'approximation linéaire
définies à l'aide de h bits d'ordre supérieur.
15. Dispositif de traitement d'image selon la revendication 10, caractérisé en ce que les coefficients d'addition stockés dans ledit registre (33) sont
44 2752633
des valeurs y des bords gauches de 2h régions rectangulaires définies par h bits d'ordre supérieur afin de réduire le nombre de bits d'un multiplicande manipulé par ledit multiplieur (3) de n à "n - h" pour ainsi réduire une échelle de circuit dudit
dispositif de traitement d'image.
16. Dispositif de traitement d'image selon la revendication 1 ou 10, caractérisé en ce que ledit multiplieur (3) est agencé à l'avant de ladite unité de
distribution d'erreur (4).
17. Dispositif de traitement d'image selon la revendication 1 ou 10, caractérisé en ce que ledit dispositif de traitement d'image est constitué en tant que
circuit intégré à semiconducteur.
18. Panneau d'affichage plasma comportant un dispositif de traitement d'image, pour afficher une nuance en tant que combinaison optionnelle de sous-images présentant différentes périodes d'éclairement conformément à des bits pondérés, caractérisé en ce que ledit dispositif de traitement d'image comprend: une unité de distribution d'erreur (4) pour mettre en oeuvre une opération de distribution d'erreur afin d'augmenter artificiellement le nombre de nuances à afficher sur un affichage; et un multiplieur (3) agencé à l'avant de ladite unité de distribution d'erreur (4) pour multiplier un signal d'entrée (Dl) par un coefficient de multiplication (GO) de telle sorte que le signal d'entrée soit séparé en données d'affichage et en données d'erreur le long d'une frontière binaire et que l'opération de distribution d'erreur soit mise en oeuvre sur le signal d'entrée afin de réaliser une caractéristique d'affichage
lissée pour la totalité de la plage des nuances d'entrée.
19. Panneau d'affichage plasma pour afficher une nuance en tant que combinaison optionnelle de sous-images présentant différentes périodes d'éclairement conformément à des bits pondérés, caractérisé en ce qu'il comporte
un dispositif de traitement d'image selon l'une quelconque des revendications
précédentes.
FR9714356A 1995-04-17 1997-11-17 Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes Expired - Fee Related FR2752633B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09083395A JP3354741B2 (ja) 1995-04-17 1995-04-17 中間調表示方法及び中間調表示装置
JP23125395A JP3630477B2 (ja) 1995-04-17 1995-09-08 画像処理装置及びプラズマ・ディスプレイ・パネル

Publications (2)

Publication Number Publication Date
FR2752633A1 true FR2752633A1 (fr) 1998-02-27
FR2752633B1 FR2752633B1 (fr) 2000-03-03

Family

ID=26432245

Family Applications (2)

Application Number Title Priority Date Filing Date
FR9603436A Expired - Fee Related FR2733070B1 (fr) 1995-04-17 1996-03-20 Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes
FR9714356A Expired - Fee Related FR2752633B1 (fr) 1995-04-17 1997-11-17 Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR9603436A Expired - Fee Related FR2733070B1 (fr) 1995-04-17 1996-03-20 Dispositif de traitement d'image, circuit integre, panneau d'affichage et procede, pour afficher une image en demi-teintes

Country Status (4)

Country Link
US (1) US6069609A (fr)
JP (2) JP3354741B2 (fr)
KR (1) KR100223079B1 (fr)
FR (2) FR2733070B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065567A1 (fr) * 1999-04-23 2000-11-02 Opti, Inc. Diffusion d'erreur multidimensionnelle avec valeurs horizontales, verticales et temporelles

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518981B2 (en) * 1997-11-12 2003-02-11 Canon Kabushiki Kaisha Generating and using a color palette
US6496194B1 (en) 1998-07-30 2002-12-17 Fujitsu Limited Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
TW446929B (en) * 1998-07-30 2001-07-21 Fujitsu Ltd Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
JP4016493B2 (ja) * 1998-08-05 2007-12-05 三菱電機株式会社 ディスプレイ装置及びその多階調化回路
DE69936368T2 (de) * 1998-09-22 2007-10-31 Matsushita Electric Industrial Co., Ltd., Kadoma Verbessertes Anzeigeverfahren für Bilder mit Graustufen
DE69937029T9 (de) * 1998-10-12 2008-09-04 Victor Company of Japan, Ltd., Yokohama Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US6965389B1 (en) * 1999-09-08 2005-11-15 Victor Company Of Japan, Ltd. Image displaying with multi-gradation processing
CN100419829C (zh) * 1999-10-19 2008-09-17 松下电器产业株式会社 能抑制闪烁的色调显示装置
KR100604796B1 (ko) * 1999-11-26 2006-07-28 삼성전자주식회사 수동표시장치에서 그레이 레벨을 구현하기 위한 디더링 회로
US6456295B1 (en) * 1999-12-21 2002-09-24 Adobe Systems Incorporated Method for simulating diffusion on a raster
EP1136974A1 (fr) * 2000-03-22 2001-09-26 Deutsche Thomson-Brandt Gmbh Procédé pour le traitement des données d'image vidéo pour dispositif d'affichage
JP3748786B2 (ja) 2000-06-19 2006-02-22 アルプス電気株式会社 表示装置および画像信号の処理方法
JP3357666B2 (ja) 2000-07-07 2002-12-16 松下電器産業株式会社 表示装置および表示方法
JP2002072958A (ja) * 2000-08-28 2002-03-12 Lg Electronics Inc プラズマディスプレイパネルの階調表示処理方法
JP2002091375A (ja) * 2000-08-31 2002-03-27 Lg Electronics Inc プラズマディスプレイパネルの階調表示処理方法
CN1185616C (zh) * 2000-10-03 2005-01-19 精工爱普生株式会社 图像处理方法和图像处理装置
US6909435B2 (en) * 2000-12-20 2005-06-21 Thomson Licensing S.A. Reduction of gamma correction contouring in liquid crystal on silicon (LCOS) displays
TW508941B (en) * 2001-04-20 2002-11-01 Chunghwa Picture Tubes Ltd Error diffusion implementation method applied on plasma display panel
JP4365105B2 (ja) * 2001-05-23 2009-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディザリング方法及びディザリング装置
EP1262942A1 (fr) * 2001-06-01 2002-12-04 Deutsche Thomson-Brandt Gmbh Procédé et dispositif de traitement de données vidéo à être visualisées sur un écran
EP1262947B1 (fr) 2001-06-01 2013-10-09 Thomson Licensing Procédé et dispositif de traitement de données vidéo pour être visualisées sur un écran
JPWO2003003339A1 (ja) 2001-06-28 2004-10-21 松下電器産業株式会社 アクティブマトリクス型ｅｌ表示装置及びその駆動方法
KR100403698B1 (ko) * 2001-07-13 2003-10-30 삼성에스디아이 주식회사 다계조 화상 표시 방법 및 그 장치
US7076110B2 (en) * 2001-08-09 2006-07-11 Texas Instruments Incorporated Quantization error diffusion for digital imaging devices
KR100420032B1 (ko) * 2001-09-06 2004-02-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
JP5049445B2 (ja) * 2002-03-15 2012-10-17 株式会社日立製作所 表示装置およびその駆動方法
TW550620B (en) * 2002-03-18 2003-09-01 Chunghwa Picture Tubes Ltd Color tuning device and method of plasma display panel
JP2003330420A (ja) 2002-05-16 2003-11-19 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
JP4606735B2 (ja) * 2003-01-06 2011-01-05 パナソニック株式会社 表示装置および表示方法
US7443365B2 (en) 2003-01-06 2008-10-28 Matsushita Electric Industrial Co., Ltd. Display unit and display method
EP1439517A1 (fr) * 2003-01-10 2004-07-21 Deutsche Thomson-Brandt Gmbh Appareil et procédé de traitement de données vidéo destinées à être visualisées sur écran
KR100508936B1 (ko) * 2003-08-12 2005-08-17 삼성에스디아이 주식회사 고속 동작이 가능한 오차 확산 방법 및 그 방법을 이용한플라즈마 디스플레이 패널 구동 장치
KR100497235B1 (ko) * 2003-10-01 2005-06-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 플라즈마디스플레이 패널의 화상 처리 방법
KR100603310B1 (ko) * 2003-11-22 2006-07-20 삼성에스디아이 주식회사 계조의 선형성 증진을 위한 방전 표시 패널의 구동 방법
US7420571B2 (en) * 2003-11-26 2008-09-02 Lg Electronics Inc. Method for processing a gray level in a plasma display panel and apparatus using the same
KR100512104B1 (ko) * 2003-11-26 2005-09-05 엘지전자 주식회사 표시 장치의 계조 처리 방법 및 장치
KR100505989B1 (ko) * 2003-12-10 2005-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 비디오 데이터 처리 방법 및장치
KR100552908B1 (ko) * 2003-12-16 2006-02-22 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP2005191959A (ja) * 2003-12-25 2005-07-14 Konica Minolta Holdings Inc 画像処理装置、画像処理方法及び画像処理プログラム
CN100594529C (zh) * 2003-12-26 2010-03-17 松下电器产业株式会社 图象显示装置
WO2005084033A1 (fr) * 2004-02-04 2005-09-09 Thomson Licensing S.A. Diffusion d'erreur appliquee a la reduction de la dimension d'echantillon de video numerique
US7369276B2 (en) * 2004-03-05 2008-05-06 Eastman Kodak Company Multi-level halftoning providing improved texture uniformity
KR101062198B1 (ko) * 2004-04-09 2011-09-05 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100646293B1 (ko) * 2004-04-14 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
WO2005109384A2 (fr) * 2004-05-06 2005-11-17 Thomson Licensing Affichage des deplacements de pixels avec bruit minimal
TWI244334B (en) * 2004-05-07 2005-11-21 Quanta Comp Inc Apparatus and method for increasing the display gray level
JP4142028B2 (ja) * 2004-07-09 2008-08-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器
KR100625464B1 (ko) * 2004-07-09 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
EP1619651A1 (fr) * 2004-07-23 2006-01-25 Deutsche Thomson-Brandt Gmbh Méthode et dispositif de traitement de données video utilisant la diffusion d'erreurs et dithering
MXPA05007706A (es) * 2004-07-23 2006-01-26 Thomson Licensing Sa Metodo y dispositivo para procesamiento de datos de video al combinar difusion de error y otras oscilaciones.
EP1619649B1 (fr) * 2004-07-23 2012-09-26 Deutsche Thomson-Brandt Gmbh Méthode et dispositif de traitement de données vidéo en combinant diffusion d'erreur et un autre dithering
US7474316B2 (en) * 2004-08-17 2009-01-06 Sharp Laboratories Of America, Inc. Bit-depth extension of digital displays via the use of models of the impulse response of the visual system
JP2006065093A (ja) * 2004-08-27 2006-03-09 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006106120A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 映像表示装置及び映像信号処理装置
US8022909B2 (en) * 2004-12-08 2011-09-20 Via Technologies, Inc. System, method, and apparatus for generating grayscales in an LCD panel
JP2006267929A (ja) * 2005-03-25 2006-10-05 Fujitsu Hitachi Plasma Display Ltd 画像表示方法および画像表示装置
JP2006287634A (ja) * 2005-03-31 2006-10-19 Pioneer Electronic Corp 信号処理装置、信号処理方法およびノイズ低減装置
JP4753353B2 (ja) * 2005-03-31 2011-08-24 東北パイオニア株式会社 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
US7375734B2 (en) * 2005-04-08 2008-05-20 Silicon Touch Technology Inc. GAMMA adjustment method for multi-channel driver of monitor and device of the same
EP1768088A3 (fr) * 2005-09-22 2009-05-13 THOMSON Licensing Procédé et dispositif pour coder des valeurs de luminance dans des mots codés de sous-trames dans un dispositif d'affichage
EP1768087A1 (fr) * 2005-09-22 2007-03-28 Deutsche Thomson-Brandt Gmbh Procédé récursive et dispositif pour coder des valeurs de luminance dans des mots codés de sous-trames dans un dispositif d'affichage
TWI286437B (en) * 2005-11-24 2007-09-01 Chunghwa Picture Tubes Ltd Method for reducing dynamic false contour on plasma display
CN101188092B (zh) * 2006-11-15 2010-08-11 中华映管股份有限公司 液晶显示器及其颤动混色的方法
KR100885917B1 (ko) * 2007-03-16 2009-02-26 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법
KR100916904B1 (ko) * 2008-04-29 2009-09-09 삼성모바일디스플레이주식회사 평판 표시장치 및 그의 구동방법
JP5526628B2 (ja) * 2009-07-03 2014-06-18 ソニー株式会社 映像表示装置および映像表示システム
WO2015054032A1 (fr) 2013-10-10 2015-04-16 Dolby Laboratories Licensing Corporation Affichage de contenu dci et autre sur un projecteur à gamme dynamique étendue
KR102503819B1 (ko) * 2016-08-31 2023-02-23 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264302A2 (fr) * 1986-10-17 1988-04-20 Matsushita Electric Industrial Co., Ltd. Appareil de traitement de signaux d'images
JPH0465968A (ja) * 1990-07-02 1992-03-02 Oki Electric Ind Co Ltd 画像処理装置
JPH04100480A (ja) * 1990-08-20 1992-04-02 Oki Electric Ind Co Ltd 画像処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014333A (en) * 1988-07-21 1991-05-07 Eastman Kodak Company Image processor with smooth transitioning between dither and diffusion processes
US4956638A (en) * 1988-09-16 1990-09-11 International Business Machines Corporation Display using ordered dither
US5185602A (en) * 1989-04-10 1993-02-09 Cirrus Logic, Inc. Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays
JPH0380767A (ja) * 1989-08-24 1991-04-05 Ricoh Co Ltd 画像の階調記録装置
US5031050A (en) * 1990-02-26 1991-07-09 Hewlett-Packard Company Method and system for reproducing monochromatic and color images using ordered dither and error diffusion
JPH03274963A (ja) * 1990-03-26 1991-12-05 Canon Inc フアクシミリ装置
US5563956A (en) * 1990-08-30 1996-10-08 Olympus Optical Co., Ltd. Apparatus for filing data used for identifying an individual and for executing bi-level printing and multi-gradation printing on the basis of the data
JPH058457A (ja) * 1990-08-30 1993-01-19 Olympus Optical Co Ltd Ｉｄ情報フアイリング・プリンテイング装置
US5351312A (en) * 1990-10-09 1994-09-27 Matsushita Graphic Communication Systems, Inc. Spatial filter of an image signal processor providing alternating line images without moire
JPH058487A (ja) * 1991-07-02 1993-01-19 Fujitsu Ltd プリンタ
US5268774A (en) * 1991-11-27 1993-12-07 Xerox Corporation Halftoning with enhanced dynamic range and edge enhanced error diffusion
JPH0772824B2 (ja) * 1991-12-03 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示システム
US5243443A (en) * 1991-12-06 1993-09-07 Xerox Corporation Halftoning with error feedback and image dependent enhancement
JP3227201B2 (ja) * 1992-05-19 2001-11-12 キヤノン株式会社 表示制御装置
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
US5455600A (en) * 1992-12-23 1995-10-03 Microsoft Corporation Method and apparatus for mapping colors in an image through dithering and diffusion
JPH06233287A (ja) * 1993-01-29 1994-08-19 Ricoh Co Ltd ２値画像表示装置
JP3268512B2 (ja) * 1993-03-03 2002-03-25 セイコーエプソン株式会社 画像処理装置および画像処理方法
US5313287A (en) * 1993-04-30 1994-05-17 Hewlett-Packard Company Imposed weight matrix error diffusion halftoning of image data
JP3274227B2 (ja) * 1993-05-24 2002-04-15 キヤノン株式会社 画像処理方法及び装置
US5521989A (en) * 1993-08-05 1996-05-28 Xerox Corporation Balanced error diffusion system
JP3006363B2 (ja) * 1993-08-26 2000-02-07 株式会社富士通ゼネラル Ｐｄｐ駆動方法
US5805126A (en) * 1994-05-05 1998-09-08 Neomagic Corporation Display system with highly linear, flicker-free gray scales using high framecounts
US5757517A (en) * 1995-03-23 1998-05-26 Eastman Kodak Company Adaptive error diffusion method
US6040876A (en) * 1995-10-13 2000-03-21 Texas Instruments Incorporated Low intensity contouring and color shift reduction using dither

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264302A2 (fr) * 1986-10-17 1988-04-20 Matsushita Electric Industrial Co., Ltd. Appareil de traitement de signaux d'images
JPH0465968A (ja) * 1990-07-02 1992-03-02 Oki Electric Ind Co Ltd 画像処理装置
JPH04100480A (ja) * 1990-08-20 1992-04-02 Oki Electric Ind Co Ltd 画像処理装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 16, no. 275 (E - 1219) 19 June 1992 (1992-06-19) *
PATENT ABSTRACTS OF JAPAN vol. 16, no. 336 (E - 1237) 21 July 1992 (1992-07-21) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065567A1 (fr) * 1999-04-23 2000-11-02 Opti, Inc. Diffusion d'erreur multidimensionnelle avec valeurs horizontales, verticales et temporelles

Also Published As

Publication number Publication date
KR100223079B1 (ko) 1999-10-15
FR2733070A1 (fr) 1996-10-18
JPH08286634A (ja) 1996-11-01
FR2733070B1 (fr) 2000-07-28
US6069609A (en) 2000-05-30
JP3354741B2 (ja) 2002-12-09
FR2752633B1 (fr) 2000-03-03
JP3630477B2 (ja) 2005-03-16
JPH0981072A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
FR2752633A1 (fr) Dispositif de traitement d&#39;image, circuit integre, panneau d&#39;affichage et procede, pour afficher une image en demi-teintes
FR2740253A1 (fr) Procede et appareil d&#39;excitation d&#39;affichage
EP2099014B1 (fr) Procédé et dispositif pour améliorer la qualité de l&#39;image dans des systèmes de traitement vidéo numériques utilisant un tramage
FR2740598A1 (fr) Dispositif d&#39;affichage et procede d&#39;excitation de celui-ci
JP2001343957A (ja) 液晶表示装置
WO2000043979A1 (fr) Appareil et procede permettant de realiser l&#39;affichage d&#39;une echelle de gris au moyen de sous-zones
EP0994457A2 (fr) Appareil et méthode de traitement d&#39;échelle des gris de signal vidéo pour un appareil d&#39;affichage matriciel
JPWO2007135822A1 (ja) 画像処理装置、画像処理方法、プログラム、記録媒体および集積回路
FR2780539A1 (fr) Dispositif d&#39;affichage d&#39;images
US7729557B2 (en) Method and device for processing video data to be displayed on a display device
JP2003338929A (ja) 画像処理方法および画像処理装置
KR20060053933A (ko) 에러 확산과 또 다른 디더딩을 결합함으로써 비디오데이터를 처리하는 방법 및 장치
KR20060004392A (ko) 플라즈마 디스플레이 패널의 화상처리 방법
JPH0792650B2 (ja) 表示用装置
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
JP2000165780A (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP2003513317A (ja) グレースケール制御を行うディスプレイ回路
FR2778484A1 (fr) Procede de traitement d&#39;un signal video pour afficheur matriciel utilisant une modulation de type temporel pour la visualisation
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR20050069827A (ko) 플라즈마 표시 패널에서의 계조수 증가 방법
JPH11327497A (ja) 映像信号処理装置および表示装置
KR100765509B1 (ko) 플라즈마 디스플레이 패널의 화상 처리 장치 및 방법
KR20060004393A (ko) 플라즈마 디스플레이 패널의 화상처리 방법
AU673556B2 (en) Colour display system
JP2001075521A (ja) 表示装置の誤差拡散処理方法

Legal Events

Date Code Title Description
TP Transmission of property
TP Transmission of property
ST Notification of lapse

Effective date: 20101130