FR2530383A1 - Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles - Google Patents
Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles Download PDFInfo
- Publication number
- FR2530383A1 FR2530383A1 FR8212287A FR8212287A FR2530383A1 FR 2530383 A1 FR2530383 A1 FR 2530383A1 FR 8212287 A FR8212287 A FR 8212287A FR 8212287 A FR8212287 A FR 8212287A FR 2530383 A1 FR2530383 A1 FR 2530383A1
- Authority
- FR
- France
- Prior art keywords
- layer
- tiw
- integrated circuit
- schottky
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
DANS CE CIRCUIT INTEGRE, LA MEME COUCHE 5 SERVANT DE BARRIERE DE DIFFUSION PAR RAPPORT A UNE COUCHE DE METALLISATION 4 POUR UN CONTACT SCHOTTKY 3, SERT EN DES EMPLACEMENTS 6 DE FUSIBLES. SELON L'INVENTION, LA COUCHE D'ARRET EST UNE COUCHE DE TITANE TUNGSTENE PULVERISEE EN PRESENCE D'AZOTE.
Description
CIRCUIT INTEGRE MONOLITHIQUE COMPRENANT UNE PARTIE LOGIQUE
SCHOTTKY ET UNE MEMOIRE PROGRAMMABLE A FUSIBLES.
SCHOTTKY ET UNE MEMOIRE PROGRAMMABLE A FUSIBLES.
La présente invention concerne le domaine des circuits intégrés monolithiques à memoire programmable, et plus particulièrement de tels circuits dans lesquels la partie logique est à contact Schottky, par exemple les circuits de la famille TTL
LS (Transistor Transistor Logic Low Power Schottky).
LS (Transistor Transistor Logic Low Power Schottky).
Usuellement, les mémoires programmables (PROM) à fusibles contiennent comme éléments fusibles des éléments à base de nickel chrome. Ainsi, si l'on veut combiner sous forme monolithique un circuit logique et une PROM a fusibles, il est nécessaire, en plus des étapes métallurgiques propres à la formation de contacts du circuit logique, de prévoir des opérations métallurgiques complémentaires pour former des couches de nickel chrome de configuration souhaitée. Cela complique considérablement les processus de fabrication et aboutit éventuellement à des solutions difficilement compatibles métallurgiquement (températures de fabrication incompatibles, création d'effets de pile, corrosion des métaux,...).
Ainsi, un objet de la présente invention est de prévoir un circuit intégré monolithique combinant un circuit logique et une PROM à fusibles sans exiger d'étape métallurgique supplémentaire par rapport à celles exigées pour la fabrication du seul circuit logique.
D'autre part, il est souhaitable que les éléments fusibles soient isolés thermiquement aussi bien que possible. Pour ce faire, on propose de disposer dans l'air la portion de fusible portée à haute température.
Ainsi, un autre objet de la présente invention est de prévoir un procédé de fabrication d'une structure particulière de disposition dans l'air d'un fusible dans des structures intégrées monolithiques où il est prévu des couches de silicium polycristallin.
Pour atteindre ces objets, l'invention consiste à uti liser des portions de la couche d'arrêt existant entre une métallisation Schottky et une métallisation de contact comme éléments fusibles. Pour cela, la présente Invention prévoit de choisir une couche d'arrêt constituée d'un pseudo-alliage titane
tungstène dopé à l'azote. On entend par dopé à l'azote le fait que la couche de titane tungstène comprend des inclusions d'atomes d'azote par suite du processus de pulvérisation de cette métallisation de titane tungstène en présence d'azote, et de préférence dans une atmosphère d'argon et d'azote. Cette couche dopée sera appelée couche de TiW-N.
tungstène dopé à l'azote. On entend par dopé à l'azote le fait que la couche de titane tungstène comprend des inclusions d'atomes d'azote par suite du processus de pulvérisation de cette métallisation de titane tungstène en présence d'azote, et de préférence dans une atmosphère d'argon et d'azote. Cette couche dopée sera appelée couche de TiW-N.
Selon un autre aspect, la présente invention consiste en un procédé de fabrication d'un circuit intégré comprenant une couche de TiW-N reposant sur une couche de silicium polycristallin découpée par attaque chimique selon le profil de la couche de TiW-N, cette attaque chimique etant poursuivie pour qu'il se produise une attaque supplémentaire du silicium polycristallin sous le TiW-N de sorte que les parties rétrécies de la couche de TiW-N, correspondant à des zones de fusible, se trouvent en l'air.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes-parmi lesquelles
- la figure 1 est une vue en coupe d'un premier mode de réalisation de la présente invention, et
- les figures 2A à 2F sont des vues en coupe et en perspective d'étapes successives de fabrication d'un deuxième mode de réalisation de la présente invention.
- la figure 1 est une vue en coupe d'un premier mode de réalisation de la présente invention, et
- les figures 2A à 2F sont des vues en coupe et en perspective d'étapes successives de fabrication d'un deuxième mode de réalisation de la présente invention.
La figure 1 représente dans sa partie gauche (I) un con
tact Schottky sur une tranche semiconductrice et dans sa partie droite (II) un élément de fusible.
tact Schottky sur une tranche semiconductrice et dans sa partie droite (II) un élément de fusible.
La partie gauche (I) de la figure 1 représente des
couches métallurgiques typiques liées à l'existence de structures
à contact Schottky. La référence 1 désigne un substrat de sili
cium. La référence 2 désigne une couche d'oxyde. Dans une fenêtre ménagée dans la couche d'oxyde, on dépose et on allie éventuelle ment une couche d'un métal 3 destiné à établir le contact Schottky avec une portion peu dopée de la tranche de silicium 1. Cette couche 3 peut par exemple être constituée d'un alliage platine/silicium < PtSi) ou tout autre métal susceptible de former un siliciure tel que Pd, Ti, W, Mo, Cr, V. Il s'agit ensuite d'établir une connexion avec la couche de contact Schottky 3.Si l'on établit directement cette connexion avec une couche d'aluminium 4, l'aluminium étant l'un des matériaux les plus couramment utilisés en connectique de circuits intégrés, il se produit des phénomènes de diffusion de l'aluminium vers le silicium à travers la couche de PtSi et des remontées du silicium vers l'aluminium. Il en résulte une dégradation rapide du contact
Schottky don#t les caractéristiques se modifient. Ainsi, il est usuel de prévoir entre la couche de contact Schottky 3 et la couche de connexion 4 une couche d'arrêt 5 évitant les diffusions métalliques.
couches métallurgiques typiques liées à l'existence de structures
à contact Schottky. La référence 1 désigne un substrat de sili
cium. La référence 2 désigne une couche d'oxyde. Dans une fenêtre ménagée dans la couche d'oxyde, on dépose et on allie éventuelle ment une couche d'un métal 3 destiné à établir le contact Schottky avec une portion peu dopée de la tranche de silicium 1. Cette couche 3 peut par exemple être constituée d'un alliage platine/silicium < PtSi) ou tout autre métal susceptible de former un siliciure tel que Pd, Ti, W, Mo, Cr, V. Il s'agit ensuite d'établir une connexion avec la couche de contact Schottky 3.Si l'on établit directement cette connexion avec une couche d'aluminium 4, l'aluminium étant l'un des matériaux les plus couramment utilisés en connectique de circuits intégrés, il se produit des phénomènes de diffusion de l'aluminium vers le silicium à travers la couche de PtSi et des remontées du silicium vers l'aluminium. Il en résulte une dégradation rapide du contact
Schottky don#t les caractéristiques se modifient. Ainsi, il est usuel de prévoir entre la couche de contact Schottky 3 et la couche de connexion 4 une couche d'arrêt 5 évitant les diffusions métalliques.
Parmi les couches d'arrêt 5 utilisables, on trouve dans des réalisations antérieures des~ couches de TiW (usuellement 10% en poids de titane et 90% en poids de tungstène déposés par pulvérisation cathodique sous atmosphère d'argon). De telles couches, pour présenter une capacité de blocage de diffusion métallique satisfaisante doivent avoir une épaisseur au moins égale à environ 1500 angströms. Cette épaisseur est trop importante, étant donné la résistivité du TiW (60 à 90 microhmscentimètres), pour permettre de fabriquer un fusible que l'on puisse détruire par un courant d'intensite raisonnable.
Par contre, il a été proposé par certains auteurs (Nowicki et al, Thin Solid Films,53 < 19,78) pages 195-205), d'améliorer les caractéristiques d'arret de la couche de TiW en effectuant la pulvérisation en présence d'argon et d'azote, ce qui introduit des inclusions d'azote dans la couche de TiW.
Toutefois un inconvénient de cette technique en ce qui concerne les diodes Schottky est que la résistivité du TiW augmente considérablement et passe à des valeurs de l'ordre de 100 a 500 microhms-centimètres, ce qui augmente la valeur de la résistance série de la diode. La présente invention vise précisément à tirer parti de cet inconvénient en utilisant une couche de TiW-N plus résistive pour former un fusible comme cela est représenté dans la partie droite de la figure 1. En outre cette couche de TiW-N peut être plus mince que les couches de
TiW classiques.On notera que la couche de TiW-N peut être gravée par attaque chimique avant le dépôt de la couche d'aluminium 4 mais, il est préféré selon la présente invention de déposer uniformément la couche de TiR 5 puis la couche d'aluminium 4, de graver ces deux couches ensemble pour former des bandes d'aluminium reposant sur du TiW et ensuite seulement de graver, aux emplacements 6 ou l'on souhaite former les fusibles, la couche d'aluminium au moyen d'un produit sélectif vis à vis de TiW et de Si02.
TiW classiques.On notera que la couche de TiW-N peut être gravée par attaque chimique avant le dépôt de la couche d'aluminium 4 mais, il est préféré selon la présente invention de déposer uniformément la couche de TiR 5 puis la couche d'aluminium 4, de graver ces deux couches ensemble pour former des bandes d'aluminium reposant sur du TiW et ensuite seulement de graver, aux emplacements 6 ou l'on souhaite former les fusibles, la couche d'aluminium au moyen d'un produit sélectif vis à vis de TiW et de Si02.
En vue de dessus la portion de fusible 6 pourra par exemple avoir une longueur de l'ordre de 2 microns pour une largeur de 1 micron, ctest-à-dire que les bandes d'aluminium et de
TiW seront gravées à une largeur de tordre du micron et que les découpes dans l'aluminium seul auront les largeurs de l'ordre de 2 microns.
TiW seront gravées à une largeur de tordre du micron et que les découpes dans l'aluminium seul auront les largeurs de l'ordre de 2 microns.
Les figures 2A à 2F representent des étapes successives de fabrication d'un mode particulier de réalisation de la présente invention #dans lequel on vise à fabriquer un circuit intégré monolithique comprenant sur l'une au moins de ses faces des zones où l'on établit un contact ohmique avec le semiconducteur, des zones où-l'on établit un contact Schottky avec ce semiconducteur, et des fusibles.
La figure 2A représente très schématiquement une portion de la surface supérieure d'un circuit intégré monolithique. A titre d'exemple, on a représenté une couche 10 de type N représentée dans la figure comme un substrat, mais correspondant généralement en fait à une couche épitaxiée formée sur un substrat de type P. Dans cette couche 10, on a forme des zones de type P 11 et 12, par exemple par diffusion. De façon classique, dans les circuits intégrés bipolaires, il est prévu des diffusions profondes 13 de type P+ destinées à rejoindre le substrat sur lequel est formée la couche épitaxiée pour former des murs d'isolement. La surface semiconductrice est recouverte d'une couche de silice (SiO2) 14 ouverte en certains emplacements 15.
-Comme le représente la figure 2B, on dépose ensuite sur la tranche en cours de traitement une couche de silicium polycristallin 16, qui repose sur la couche de SiO2 14 et vient en contact avec le semiconducteur aux emplacements 15 ou cette couche de SiO2 a été ouverte. La couche de silicium polycristallin est généralement recouverte d'une mince couche de silice 17 et est localisée par photogravure et attaque chimique ou tout autre moyen connu (lift off...). Cette couche de silicium polycristallin 16 peut être fortement dopée de type Nf et servir de source de dopant pour former dans la tranche semiconductrice des zones 18 de type au au niveau des ouvertures 15.
Comme le représente la figure 2C, on peut ensuite former en certains emplacements choisis, des contacts Schottky, par exemple en déposant et en alliant une couche de platine avec la surface semiconductrice. Dans le cas de la figure, cette couche de siliciure de platine 19 est formée à la limite entre une couche 12 de type P et la couche 10 de type N. On peut ainsi obtenir un contact ohmique avec une base et un contact Schottky avec un collec- teur, la couche 10 de type N étant faiblement dopée.
Lors des étapes dont le résultat est illustré en figure 2D, on enlève d'abord la couche de silice 17 formée sur la couche de silicium polycristallin 16 et lton dépose uniformément une couche de TiW 20. Comme cela a été exposé precedemment, cette couche peut être en fait du TiW-N qui présente de meilleures caractéristiques de couche d'arrêt dans les zones de diode
Schottky et de meilleures caractéristiques de résistivité dans leszones où l'on souhaite que cette couche soit utilisée comme fusible. En outre, on dépose et on découpe une couche d'aluminium dont trois bandes 21, 22 et 23 sont représentées sur la figure.
Schottky et de meilleures caractéristiques de résistivité dans leszones où l'on souhaite que cette couche soit utilisée comme fusible. En outre, on dépose et on découpe une couche d'aluminium dont trois bandes 21, 22 et 23 sont représentées sur la figure.
Ensuite, comme le montre la figure 2E, on grave la couche 20 de TiW-N pour former notamment des emplacements rétrécis 25 au niveau desquels le fusible est susceptible de fondre. Dans la figure, cette zone de fusible 25 se trouve entre les bandes d'aluminium 21 et 22.
Enfin, dans une dernière étape illustrée en figure 2F, on grave le silicium polycristallin en utilisant comme masque la couche de TiW-N. Cette gravure est poursuivie suffisamment longtemps pour attaquer partiellement le silicium polycristallin sous les bords de la couche de TiW-N. Ainsi, au niveau du rétrécissement 25 de la couche 20 de TiW-N, le silicium polycristallin sousjacent est complètement enlevé. En conséquence, la zone rétrécie se trouve en l'air et forme un pont entre deux portions de silicium polycristallin 16.
Cette structure présente de nombreux avantages. D'une part, le fait que la partie rétrécie servant de fusible de la couche de Ti-N-W se trouve en l'air assure un meilleur isolement thermique de cette portion et favorise sa fusion quand cela est souhaite. D'autre part, aux autres emplacements, la couche de
TiW-N repose sur une couche de silicium polycristallin et ainsi on profite pour l'amenée de courant vers la zone fusible de la conductibilité du silicium polycristallin qui est meilleure que celle du TiW-N, notamment si on tient compte des ordres de grandeur pratique des épaisseurs des couches qui sont de l'ordre de 2000 angströms pour la couche de silicium polycristallin, et de 1000 angströms pour la couche de TiW-N. La largeur de la zone rétrécie servant de fusible peut être de l'ordre de 1 à 2 microns.
TiW-N repose sur une couche de silicium polycristallin et ainsi on profite pour l'amenée de courant vers la zone fusible de la conductibilité du silicium polycristallin qui est meilleure que celle du TiW-N, notamment si on tient compte des ordres de grandeur pratique des épaisseurs des couches qui sont de l'ordre de 2000 angströms pour la couche de silicium polycristallin, et de 1000 angströms pour la couche de TiW-N. La largeur de la zone rétrécie servant de fusible peut être de l'ordre de 1 à 2 microns.
Ainsi, le TiW-N joue un double rôle de couche d'arrêt et de fusible et, de même, le silicium polycristallin joue un triple rôle, à savoir de source de diffusion pour la formation des zones de type N+, de contact ohmique sur les zones vers lesquelles on souhaite un contact ohmique tel que la zone 18 de la figure 2F, et de couche de conduction pour amener le courant vers les zones fusible 25.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus ; elle en inclut les diverses variantes et generalisations comprises dans le domaine des revendications ci-après.
Claims (3)
1. Circuit intégré comprenant des contacts Schottky séparés d'une métallisation de connexion en aluminium par une métallisation de titane tungstène (TiW) servant de couche d'arrêt, caractérisé en ce que la couche de titane tungstène contient de l'azote et en ce qu'elle s'étend d'une part sur les contacts
Schottky, d'autre part sur des parties isolées de la surface de la tranche où elle sert à former des fusibles.
2. Circuit intégré selon-la revendication 1 caractérisé en ce que les contacts Schottky sont constitues de siliciure de platine formé sur du silicium peu dopé et en ce que la couche de connexion vis à vis de laquelle la couche d'arrêt sert de barrière de diffusion est constituée d'aluminium.
3. Circuit intégré selon l'une des revendications 1 ou 2, caractérisé en ce que la couche de titane tungstène dopée à l'azote repose sur une couche de silicium polycristallin fortement dopé sauf aux emplacements où cette couche de TiW-N est rétrécie pour former fusible, emplacements auxquels cette couche de TiW-N est en l'air.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8212287A FR2530383A1 (fr) | 1982-07-13 | 1982-07-13 | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8212287A FR2530383A1 (fr) | 1982-07-13 | 1982-07-13 | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2530383A1 true FR2530383A1 (fr) | 1984-01-20 |
Family
ID=9275955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8212287A Withdrawn FR2530383A1 (fr) | 1982-07-13 | 1982-07-13 | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2530383A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0092871A2 (fr) * | 1982-04-23 | 1983-11-02 | Koninklijke Philips Electronics N.V. | Circuits intégrés semi-conducteurs et procédé pour la fabrication |
| EP0168828A2 (fr) * | 1984-07-18 | 1986-01-22 | Hitachi, Ltd. | Procédé pour la fabrication d'un dispositif semi-conducteur à couches conductrices |
| EP0496637A2 (fr) * | 1991-01-25 | 1992-07-29 | Kabushiki Kaisha Toshiba | Films conducteur de grande pureté et leur utilisation dans les semi-conducteurs |
| EP0558176A1 (fr) * | 1992-02-26 | 1993-09-01 | Actel Corporation | Anti-fusible du type métal-à-métal comprenant une couche de barrière améliorée contre la diffusion |
| US5909049A (en) | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| GB2075751A (en) * | 1980-05-08 | 1981-11-18 | Philips Nv | Programmable semiconductor devices and their manufacture |
| US4312046A (en) * | 1979-10-04 | 1982-01-19 | Harris Corporation | Vertical fuse and method of fabrication |
-
1982
- 1982-07-13 FR FR8212287A patent/FR2530383A1/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| US4312046A (en) * | 1979-10-04 | 1982-01-19 | Harris Corporation | Vertical fuse and method of fabrication |
| GB2075751A (en) * | 1980-05-08 | 1981-11-18 | Philips Nv | Programmable semiconductor devices and their manufacture |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS, vol. 53, no. 22, octobre 1980, NEW YORK (US) "Small PROMs access in 45 ns", pages 217-218 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0092871A2 (fr) * | 1982-04-23 | 1983-11-02 | Koninklijke Philips Electronics N.V. | Circuits intégrés semi-conducteurs et procédé pour la fabrication |
| EP0092871A3 (en) * | 1982-04-23 | 1985-09-04 | N.V. Philips' Gloeilampenfabrieken | Semiconductor integrated circuits and method of manufacturing |
| EP0168828A2 (fr) * | 1984-07-18 | 1986-01-22 | Hitachi, Ltd. | Procédé pour la fabrication d'un dispositif semi-conducteur à couches conductrices |
| EP0168828A3 (en) * | 1984-07-18 | 1987-08-12 | Hitachi, Ltd. | Semiconductor device having wiring layers and method for manufacturing the same |
| EP0496637A2 (fr) * | 1991-01-25 | 1992-07-29 | Kabushiki Kaisha Toshiba | Films conducteur de grande pureté et leur utilisation dans les semi-conducteurs |
| EP0496637A3 (en) * | 1991-01-25 | 1994-07-27 | Toshiba Kk | High purity conductive films and their use in semiconductors |
| EP0558176A1 (fr) * | 1992-02-26 | 1993-09-01 | Actel Corporation | Anti-fusible du type métal-à-métal comprenant une couche de barrière améliorée contre la diffusion |
| US5909049A (en) | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0697729B1 (fr) | Structure de contact avec un métal de barrage et procédé de fabrication | |
| EP0002165B1 (fr) | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ | |
| EP0165085B1 (fr) | Procédé de réalisation de contacts d'aluminium à travers une couche isolante épaisse dans un circuit intégré | |
| US4910578A (en) | Semiconductor device having a metal electrode interconnection film with two layers of silicide | |
| EP0325808B1 (fr) | Procédé pour établir une structure d'interconnexion électrique sur un dispositif semiconducteur au silicium | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| GB2253939A (en) | Forming a metal layer on a semiconductor device | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| US4518981A (en) | Merged platinum silicide fuse and Schottky diode and method of manufacture thereof | |
| US5753528A (en) | Method of fabricating metal-to-metal antifuse with improved diffusion barrier layer | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| FR2530383A1 (fr) | Circuit integre monolithique comprenant une partie logique schottky et une memoire programmable a fusibles | |
| US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
| EP0203012B1 (fr) | Dispositif semi-conducteur photosensible, et procédé de fabrication d'un tel dispositif | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| US4935805A (en) | T-type undercut electrical contact on a semiconductor substrate | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| IE54310B1 (en) | Multilayer electrode of a semiconductor device | |
| NL9201095A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
| EP0230840B1 (fr) | Transistor à base perméable et procédés de fabrication | |
| EP0096625B1 (fr) | Structure de doigt d'émetteur dans un transistor de commutation et procédé de fabrication | |
| EP1650796A2 (fr) | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor | |
| FR2814856A1 (fr) | Procede de realisation d'un contact sur un varbure de silicium | |
| JPH0283920A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |