Nothing Special   »   [go: up one dir, main page]

ES2729850T3 - Aparato y método de procesamiento de datos - Google Patents

Aparato y método de procesamiento de datos Download PDF

Info

Publication number
ES2729850T3
ES2729850T3 ES08253464T ES08253464T ES2729850T3 ES 2729850 T3 ES2729850 T3 ES 2729850T3 ES 08253464 T ES08253464 T ES 08253464T ES 08253464 T ES08253464 T ES 08253464T ES 2729850 T3 ES2729850 T3 ES 2729850T3
Authority
ES
Spain
Prior art keywords
symbols
address
data
ofdm
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08253464T
Other languages
English (en)
Inventor
Matthew Paul Athol Taylor
Samuel Asanbeng Atungsiri
John Nicholas Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saturn Licensing LLC
Original Assignee
Saturn Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saturn Licensing LLC filed Critical Saturn Licensing LLC
Application granted granted Critical
Publication of ES2729850T3 publication Critical patent/ES2729850T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Systems (AREA)

Abstract

Un aparato de procesamiento de datos para mapear símbolos recibidos desde un número predeterminado de señales de subportadoras de un símbolo multiplexado por división ortogonal de frecuencias (OFDM) hacia un flujo de símbolos de salida, en donde el aparato de procesamiento de datos comprende lo siguiente: un desintercalador (314) operable para ingresar en una memoria (540) el número predeterminado de símbolos de datos de las señales de las subportadoras OFDM, y para recuperar de la memoria (540) los símbolos de datos cargándolos en el flujo de símbolos de salida para efectuar el mapeo, en donde la recuperación está en un orden diferente al del ingreso; el orden se determina a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos se desintercalan de las señales de las subportadoras OFDM, un generador de direcciones (542) operable para generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos recibidos para mapear el símbolo de datos recibido de la señal de la subportadora OFDM en el flujo de símbolos de salida; el generador de direcciones (542) comprende lo siguiente: un registro de desplazamiento de realimentación lineal (200), que incluye un número predeterminado de etapas de registro y que es operable para generar una secuencia de bits pseudoaleatoria, de acuerdo con un polinomio generador, un circuito de permutación (210) operable para recibir el contenido de las etapas del registro de desplazamiento y para permutar el orden de los bits presentes en las etapas de registro, de acuerdo con un código de permutación para formar una dirección de una de las subportadoras OFDM y una unidad de control (224) operable en combinación con un circuito de verificación de direcciones (216), para volver a generar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, en donde la dirección válida máxima predeterminada es aproximadamente dos mil, el registro de desplazamiento de realimentación lineal (200) tiene diez etapas de registro, con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'i,[9] = R'i-1[0]ÅR'i-1[3], y el código de permutación forma, con un bit adicional, una dirección de once bits, caracterizada por que el circuito de permutación (210) está dispuesto para cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro, para formar el conjunto de direcciones de un símbolo OFDM a otro.

Description

d e s c r ip c ió n
Aparato y método de procesamiento de datos
Campo de la invención
La presente invención se refiere a un aparato de procesamiento de datos, operable para mapear símbolos recibidos de un número predeterminado de señales de subportadoras de símbolos OFDM [Orthogonal Frequency División Multiplexing, multiplexación por división ortogonal de frecuencias] hacia un flujo de símbolos de salida.
Las realizaciones de la presente invención pueden proporcionar un receptor OFDM.
Antecedentes de la invención
El estándar de transmisión de video digital terrestre (DVB-T, Digital Video Broadcasting-Terrestriaí) utiliza la multiplexación por división ortogonal de frecuencias (OFDM) para comunicar los datos que representan imágenes de video y sonido a los receptores, a través de una señal de comunicaciones de radiodifusión. Se sabe que existen dos modos para el estándar DVB-T, que se conocen como el modo 2k y el modo 8k. El modo 2k proporciona 2048 subportadoras, mientras que el modo 8k proporciona 8192 subportadoras. De manera similar, para el estándar de transmisión de video digital para terminales móviles/portátiles (DVB-H, Digital Video Broadcasting-Handheld), se proporcionó un modo 4k, en el que el número de subportadoras es 4096.
Los esquemas de codificación de corrección de errores, como la codificación LDPC/BCH [Iow density parity check, comprobación de paridad de baja densidad/Bose-Chaudhuri Hocquenghem], que se han propuesto para el DVB-T2 funcionan mejor cuando el ruido y la degradación de los valores de los símbolos resultantes de la comunicación no están correlacionados. Los canales de transmisión terrestres pueden sufrir un desvanecimiento correlacionado, tanto en el dominio del tiempo como en el de la frecuencia. En tal sentido, al separar los símbolos codificados en diferentes señales de subportadoras del símbolo OFDM en la medida de lo posible, se puede aumentar el rendimiento de los esquemas de codificación de corrección de errores. Por consiguiente, para mejorar la integridad de los datos comunicados utilizando DVB-T o DVB-H, se proporciona un intercalador de símbolos, para intercalar los símbolos de datos de entrada cuando estos símbolos se asignan a las señales de la subportadora de un símbolo OFDM. Un intercalador de símbolos de este tipo comprende una memoria del intercalador y un generador de direcciones. El intercalador está dispuesto para ingresar en la memoria intercaladora los símbolos de datos, a fin de mapearlos hacia las señales de las subportadoras OFDM, y para recuperar de la memoria los símbolos de datos para las subportadoras OFDM; la recuperación está en un orden diferente que el ingreso, en donde el orden se determina a partir de un conjunto de direcciones, que son creadas por el generador de direcciones. Para el modo 2k y el modo 8k, se ha descrito una disposición en el estándar dVB-T para generar las direcciones destinadas a efectuar el mapeo. Del mismo modo, para el modo 4k del estándar dVB-H, se ha proporcionado una disposición para generar direcciones para el mapeo, y en la solicitud de patente europea 04251667.4, se describe un generador de direcciones para implementar este mapeo. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal, que es operable para generar una secuencia de bits pseudoaleatorios y un circuito de permutación. El circuito de permutación permuta el orden del contenido del registro de desplazamiento de realimentación lineal para generar una dirección. La dirección proporciona una indicación de una ubicación en la memoria de la memoria del intercalador para escribir el símbolo de datos de entrada en o leer el símbolo de datos de entrada de la memoria del intercalador para mapear en una de las señales de la subportadora del símbolo OFDM. De manera similar, hay un generador de direcciones en el receptor, dispuesto para generar direcciones de la memoria del intercalador para escribir los símbolos de datos recibidos en la memoria del intercalador o para recuperar los símbolos de datos desde la memoria del intercalador, a fin de formar un flujo de datos de salida.
En una especificación técnica titulada “Propuesta IEEE 802.16 TG4 OFDM PHY para la capa PHY 802.16b”, de Segal, Y. y colaboradores se describe una especificación técnica para comunicaciones inalámbricas, que utiliza OFDM para comunicar símbolos de datos a través de subportadoras de símbolos OFDM. Como parte de la especificación, la asignación de portadoras a subcanales se logra mediante un código de mapeo, denominado código de permutación, para mapear los símbolos de datos desde subcanales predefinidos hacia las subportadoras de los símbolos OFDM. El número de subcanales es dieciséis. Para lograr dieciséis permutaciones diferentes, el código de mapeo se replica, se desplaza y luego se concatena, a fin de formar una secuencia de códigos; la secuencia depende de una ID de celda.
La patente europea EP1463255 describe un aparato de procesamiento de datos, que está dispuesto para mapear símbolos de datos de entrada que deben comunicarse con un número predeterminado de señales de subportadoras de un símbolo OFDM. El aparato de procesamiento de datos incluye un intercalador, que usa una memoria del intercalador y un generador de direcciones para intercalar los símbolos de datos de entrada en las subportadoras del símbolo OFDm . El generador de direcciones incluye un registro de desplazamiento de realimentación lineal y un circuito de permutación, que están adaptados para generar direcciones que pueden utilizarse con el propósito de intercalar los símbolos de datos de entrada en las subportadoras de los símbolos OFDM cuando el número de direcciones es aproximadamente 4k. Por lo tanto, el aparato de procesamiento de datos es adecuado para su uso en un transmisor del modo 4k del DVB-T2. La patente europea EP 1463256 A (SONY UK LTD [GB]) 29 de septiembre de 2004 (2004-09-29) describe Ios modos 2K, 4K y 8k.
En la patente de Ios EE. UU. número US 6.353.90o se describe un intercalador, para uso con símbolos de datos codificados de intercalado, con fines de transmisión y recepción. El intercalador incluye una memoria del intercalador y un generador de direcciones. El generador de direcciones incluye un registro de desplazamiento de realimentación lineal, que genera una secuencia de números pseudoaleatorios (PN, pseudo-random numbers) a partir de la cual se pueden generar las direcciones. Las pulsaciones del registro de desplazamiento de realimentación lineal se seleccionan de modo que produzcan una secuencia de PN de longitud óptima.
De acuerdo con un desarrollo posterior del estándar transmisión de video digital terrestre, conocido como DVB-T2, existe el deseo de mejorar la comunicación de Ios datos y, más en particular, de proporcionar una disposición mejorada para intercalar Ios símbolos de datos en las señales de Ios símbolos OFDM de las subportadoras.
Compendio de la invención
De acuerdo con un aspecto de la presente invención, se proporciona un aparato de procesamiento de datos para mapear símbolos recibidos de un número predeterminado de señales de subportadoras, de un símbolo multiplexado por división ortogonal de frecuencias (OFDm ) hacia un flujo de símbolos de salida. El aparato de procesamiento de datos comprende un desintercalador, operable para ingresar en una memoria el número predeterminado de símbolos de datos desde las señales de las subportadoras OFDM, y para recuperar de la memoria Ios símbolos de datos e ingresarlos en flujo de símbolos de salida, a fin de efectuar el mapeo; la recuperación está en un orden diferente al del ingreso; el orden se determina a partir de un conjunto de direcciones, con el efecto de que Ios símbolos de datos se desintercalan de las señales de las subportadoras OFDM. Un generador de direcciones operable para generar el conjunto de direcciones, en donde se genera una dirección para cada uno de Ios símbolos de datos recibidos para mapear el símbolo de datos recibido desde la señal de la subportadora OFDM hacia el flujo de símbolos de salida. El generador de direcciones comprende un registro de desplazamiento de realimentación lineal, que incluye un número predeterminado de etapas de registro y que es operable para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador, un circuito de permutación operable para recibir el contenido de las etapas de registro de desplazamiento y permutar el orden de Ios bits presentes en las etapas de registro, de acuerdo con un código de permutación, para formar una dirección de una de las subportadoras OFDM, y una unidad de control, operable en combinación con un circuito de verificación de direcciones, para volver a generar una dirección cuando una dirección genera excede una dirección válida máxima predeterminada. La dirección válida máxima predeterminada es aproximadamente dos mil, el registro de desplazamiento de realimentación lineal tiene diez etapas de registro, con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'í,[9] = R'/-í[0]©R'/-í [3], y el código de permutación forma, con un bit adicional, una dirección de once bits. El aparato de procesamiento de datos se caracteriza por que el circuito de permutación está dispuesto para cambiar el código de permutación, el cual permuta el orden de Ios bits de las etapas de registro para formar el conjunto de direcciones de un símbolo OFDM a otro.
Las realizaciones de la presente invención pueden proporcionar un aparato de procesamiento de datos operable como un intercalador de símbolos, para mapear símbolos de datos recibidos desde símbolos OFDM que tienen sustancialmente dos mil señales de subportadoras, hacia un flujo de datos de salida, capaz de proporcionar una mejora en la integridad de Ios datos comunicados. La mejora se provee como resultado de un cambio del código de permutación, que se utiliza para cambiar el orden de Ios bits en el registro de desplazamiento de realimentación, de un símbolo OFDM a otro. Por ejemplo, el código de permutación usado puede ser uno de una secuencia de diferentes códigos de permutación que se utiliza en ciclos, para cada uno de una pluralidad de símbolos OFDM. Como resultado, se proporciona una mejora al reducir la posibilidad de que Ios bits sucesivos o de datos que están cerca en orden en un flujo de datos de entrada se mapeen a la misma subportadora de un símbolo OFDM, de modo que la codificación de corrección de errores pueda funcionar de manera más eficiente.
En una realización, el número de señales de las subportadoras puede ser un valor comprendido sustancialmente entre ochocientos y dos mil cuarenta y ocho. Además, el símbolo OFDM puede incluir subportadoras piloto, que están dispuestas para transportar símbolos conocidos, y la dirección válida máxima predeterminada puede depender de un número de Ios símbolos de subportadoras piloto presentes en el símbolo OFDM. En tal sentido, el modo 2k se puede proporcionar con un intercalador de símbolos eficiente, por ejemplo, para un estándar DVB, como el DVB-T2, el DVB-T o el DVB-H.
En un ejemplo, la secuencia de diferentes códigos de permutación forma la dirección de once bits R/[n] para el iésimo símbolo de datos del bit presente en la enésima etapa de registro R’/[n], de acuerdo con el código de permutación definido por la tabla:
Figure imgf000003_0001
Aunque la secuencia de códigos de permutación puede incluir cualquier número de códigos de permutación, en un ejemplo hay dos códigos de permutación. En un ejemplo, los dos códigos de permutación son los siguientes:
Figure imgf000004_0001
Figure imgf000004_0002
Por ejemplo, las aproximadamente dos mil subportadoras pueden proporcionarse como una de una pluralidad de modos operativos; las aproximadamente dos mil subportadoras proveen la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos OFDM de cualquiera de los modos operativos. Los símbolos de datos formar o considerarse los primeros conjuntos de símbolos de datos recibidos desde los primeros símbolos OFDM y los segundos conjuntos de símbolos de datos recibidos desde los segundos símbolos OFDM. El aparato de procesamiento de datos es operable para desintercalar el primer y el segundo conjunto de símbolos de datos hacia el flujo de datos de salida, de acuerdo con un proceso de intercalado impar. El proceso de intercalado impar incluye: escribir los primeros conjuntos de símbolos de datos recibidos desde las subportadoras de los primeros símbolos OFDM en una primera parte de la memoria del intercalador, de acuerdo con un orden determinado por el conjunto de direcciones generado con uno de los códigos de permutación de la secuencia; recuperar los primeros conjuntos de símbolos de datos desde la primera parte de la memoria del intercalador, ingresándolos al flujo de datos de salida, de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada; escribir el segundo conjunto de símbolos de datos recibidos desde las subportadoras de los segundos símbolos OFDM en una segunda parte de la memoria del intercalador, de acuerdo con un orden definido por el conjunto de direcciones generado con otro de los códigos de permutación de la secuencia; y recuperar los segundos conjuntos de símbolos de datos desde la segunda parte de la memoria del intercalador, ingresándolos al flujo de datos de salida, de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada.
Los primeros símbolos OFDM pueden ser símbolos OFDM impares, y los segundos símbolos OFDM pueden ser símbolos OFDM pares.
En algunos transmisores y receptores OFDM convencionales, que funcionan de acuerdo con los modos 2k u 8k para DVB-T y el modo 4k para DVB-H, se utilizan dos procesos de intercalado de símbolos en el transmisor y el receptor: uno para símbolos OFMD pares y uno para símbolos OFMD impares. Sin embargo, el análisis ha demostrado que se muestra que los esquemas de intercalado diseñados para los intercaladores de símbolos 2k y 8k para DVB-T y el intercalador de símbolos 4k para DVB-H funcionan mejor para los símbolos impares que para los símbolos pares. Las realizaciones de la presente invención están dispuestas de modo que solo se utilice el proceso de intercalado de símbolos impares, a menos que el transmisor/receptor esté en el modo con el número máximo de subportadoras. Por lo tanto, cuando el número de símbolos de datos que pueden ser transportados por las subportadoras de un símbolo OFDM en uno de la pluralidad de modos operativos es menor que la mitad del número de símbolos de datos, que puede transportarse en un modo operativo, lo que demuestra la mayoría de las señales de subportadoras que llevan datos por símbolo OFDM, entonces se dispone un intercalador del transmisor y el receptor de los símbolos OFDM para intercalar los símbolos de datos del primer y del segundo conjuntos, utilizando el proceso de intercalado impar. Como el intercalador intercala los símbolos de datos del primer y del segundo conjuntos de símbolos de datos en los símbolos OFDM, utilizando el proceso de intercalado impar, el intercalador emplea diferentes partes de la memoria del intercalador para escribir y recuperar los símbolos de datos. Por lo tanto, en comparación con el ejemplo en el que el intercalador está utilizando el proceso de intercalado impar y el proceso de intercalado par para intercalar el primer y segundo conjuntos de símbolos de datos en el primer y el segundo símbolos OFDM sucesivos, lo cual utiliza la memoria disponible, la cantidad de capacidad de memoria utilizada es el doble de la cantidad de símbolos de datos que pueden ser transportados por un símbolo OFDM para el intercalado impar solamente. Esto se compara con un requisito de memoria de una vez el número de símbolos de datos, que se pueden transportar en un símbolo OFDM en el modo con el mayor número de símbolos de datos por símbolo OFDM, utilizando los procesos de intercalado tanto impar como par. Sin embargo, el número de subportadoras por símbolo OFDM para este modo operativo máximo es el doble de la capacidad del siguiente número más alto de subportadoras por símbolo OFDM, para cualquier otro modo operativo con el siguiente número más alto de subportadoras por símbolo OFDM.
Por lo tanto, según algunos ejemplos, se puede proporcionar un tamaño mínimo de la memoria del intercalador, de acuerdo con el número máximo de símbolos de datos de entrada que se pueden transportar en las subportadoras de los símbolos OFDM que están disponibles para llevar los símbolos de datos de entrada en cualquier de los modos operativos.
En algunas realizaciones, el modo operativo que proporciona el número máximo de subportadoras por símbolo OFDM es un modo de 32K. Los otros modos pueden incluir uno o más de los modos 1K, 2K, 4K, 8K y 16K. Por lo tanto, como se apreciará en la explicación anterior, en el modo 32K, Ios procesos de intercalado impar y par se utilizan para intercalar Ios símbolos de datos, de modo que el tamaño de la memoria del intercalador pueda ser suficiente para responder por Ios 32K símbolos de datos. Sin embargo, para el modo 16K y cualquiera de Ios otros modos, solo se utiliza entonces el proceso de intercalado impar, por lo que con el modo 16K se requiere un tamaño de memoria equivalente de 32K símbolos, mientras que en el modo 4K se requiere un tamaño de memoria equivalente de 8k símbolos y con el modo 2K se requiere un tamaño de memoria equivalente de 4K símbolos. Varios aspectos y características de la presente invención se definen en las reivindicaciones adjuntas. Otros aspectos de la presente invención incluyen un método para mapear Ios símbolos de datos recibidos desde un número predeterminado de señales de subportadoras de símbolos multiplexados por división ortogonal de frecuencias (OFDM), así como un receptor.
Breve descripción de Ios dibujos
Las realizaciones de la presente invención se describirán ahora a modo de ejemplo, solamente con referencia a Ios dibujos adjuntos, en Ios que a partes similares se les asignan números de referencia correspondientes, y en las que: La figura 1 es un diagrama de bloques esquemático de un transmisor OFDM codificado, que se puede usar, por ejemplo, con el estándar DVB-T2;
La figura 2 es un diagrama de bloques esquemático de partes del transmisor que se muestra en la figura 1, en el que un mapeador de símbolos y un generador de tramas ilustran la operación de un intercalador;
La figura 3 es un diagrama de bloques esquemático del intercalador de símbolos que se muestra en la figura 2; La figura 4 es un diagrama de bloques esquemático de una memoria del intercalador que se muestra en la figura 3 y el correspondiente desintercalador de símbolos en el receptor;
La figura 5 es un diagrama de bloques esquemático de un generador de direcciones que se muestra en la figura 3, para el modo 2k;
La figura 6 es un diagrama de bloques esquemático de un receptor OFDM codificado que se puede usar, por ejemplo, con el estándar DVB-T2;
La figura 7 es un diagrama de bloques esquemático de un desintercalador de símbolos que aparece en la figura 6; La figura 8(a) es un diagrama que ilustra Ios resultados para un intercalador para símbolos OFDM pares y la figura 8(b) es un diagrama que ilustra Ios resultados para símbolos OFDM impares; las figuras 8(a) y 8(b) muestran gráficos de la distancia en la salida del intercalador de las subportadoras que estaban adyacentes a la entrada del intercalador;
La figura 9 proporciona un diagrama de bloques esquemático del intercalador de símbolos que se muestra en la figura 3, que ilustra un modo operativo en el que el intercalado se realiza de acuerdo con un modo de intercalado impar solamente y
La figura 10 proporciona un diagrama de bloques esquemático del desintercalador de símbolos que se muestra en la figura 7, que ilustra el modo operativo en el que el intercalado se realiza de acuerdo con el modo de intercalado impar.
Descripción de las realizaciones preferidas
La siguiente descripción se proporciona para ilustrar el funcionamiento de un intercalador de símbolos de acuerdo con la presente técnica, aunque se apreciará que el intercalador de símbolos puede usarse con otros modos, otros estándares DVB y otros sistemas OFDm .
La figura 1 brinda un ejemplo de un diagrama de bloques de un transmisor OFDM codificado, que se puede usar, por ejemplo, para transmitir imágenes de video y señales de audio de acuerdo con el estándar DVB-T2. En la figura 1, una fuente de programa genera datos para ser transmitidos por el transmisor COFDM [Coded Orthogonal Frequency División Multiplexing, multiplexación por división ortogonal de frecuencias codificada]. Un codificador de video 2, un codificador de audio 4 y un codificador de datos 6 generan video, audio y otros datos a transmitir, que se introducen en un multiplexor de programas 10. La salida del multiplexor de programas 10 forma un flujo multiplexado con otra información requerida para comunicar el video, el audio y otros datos. El multiplexor 10 proporciona un flujo en un canal de conexión 12. Puede haber muchos flujos multiplexados de este tipo que se introducen en diferentes ramificaciones A, B, etc. Para simplificar, solo se describirá la ramificación A.
Como se muestra en la figura 1, un transmisor COFDM 20 recibe el flujo en un bloque de adaptación y dispersión de energía del multiplexor 22. El bloque de adaptación y dispersión de energía del multiplexor 22 aleatoriza Ios datos e introduce Ios datos apropiados en un codificador de corrección de errores hacia adelante 24, que realiza la codificación de corrección de errores del flujo. Se provee un intercalador de bits 26 para intercalar Ios bits de datos codificados que, para el ejemplo de DVB-T2, es la salida del codificador LDCP/BCH. La salida proveniente del intercalador de bits 26 se introduce en un bit, en el mapeador de constelaciones 28, que mapea grupos de bits en un punto de constelación, que debe utilizarse para transportar Ios bits de datos codificados. Las salidas desde el bit hacia el mapeador de constelaciones 28 son etiquetas de puntos de constelación que representan componentes reales e imaginarios. Las etiquetas de puntos de constelación representan símbolos de datos formados a partir de dos o más bits, según el esquema de modulación utilizado. Estos se denominarán celdas de datos. Estas celdas de datos se hacen pasar a través de un intercalador de tiempo 30, cuyo efecto es intercalar celdas de datos resultantes de múltiples palabras clave de LDPC.
Las celdas de datos son recibidas por un generador de tramas 32, con las celdas de datos producidas por la ramificación B, etc. en la figura 1, a través de otros canales 31. El generador de tramas 32 luego forma muchas celdas de datos en secuencias para ser transmitidas en Ios símbolos COFDM, donde un símbolo COFDM comprende varias celdas de datos, en donde cada celda de datos se mapea a una de las subportadoras. El número de subportadoras dependerá del modo operativo del sistema, que puede incluir uno de Ios siguientes: 1k, 2k, 4k, 8k, 16k o 32k, cada uno de Ios cuales proporciona un número diferente de subportadoras según, por ejemplo, a la siguiente tabla:
Figure imgf000006_0001
Número de subportadoras adaptadas del DVB-T/H
Así, en un ejemplo, el número de subportadoras para el modo 2k es mil quinientos doce. Para el sistema DVB-T2, el número de subportadoras por símbolo OFDM puede variar dependiendo del número de portadoras pilotos piloto y otras reservadas. Por lo tanto, en DVB-T2, a diferencia de DVB-T, el número de subportadoras para transportar datos no es fijo. Las compañías de radio/televisión pueden seleccionar uno de Ios modos operativos de 1k, 2k, 4k, 8k, 16k, 32k; cada uno proporciona un intervalo de subportadoras para datos por símbolo OFDM, siendo el máximo disponible para cada uno de estos modos de 1024, 2o48, 4096, 8l92, 16384, 32768 respectivamente. En DVB-T2, una trama de capa física se compone de muchos símbolos OFDM. Normalmente, la trama comienza con uno o más preámbulos o símbolos P2 OFDM, que luego son seguidos por una carga útil numérica que lleva símbolos OFDM. El final de la trama de la capa física está marcado por un símbolo de cierre de trama. Para cada modo operativo, el número de subportadoras puede ser diferente para cada tipo de símbolo. Además, esto puede variar para cada uno según si se selecciona la extensión de ancho de banda, si se habilita la reserva de tonos y según qué patrón de subportadora piloto se haya seleccionado. En tal sentido, es difícil generalizar respecto de un número específico de subportadoras por símbolo OFDM. Sin embargo, el intercalador de frecuencia para cada modo puede intercalar cualquier símbolo cuyo número de subportadoras sea inferior o igual al número máximo de subportadoras disponibles para el modo dado. Por ejemplo, en el modo 1k, el intercalador funcionaría para Ios símbolos cuyo número de subportadoras sea inferior o igual a 1024 y para el modo 16k, cuyo número de subportadoras sea inferior o igual a 16384.
La secuencia de celdas de datos que deben transportarse en cada símbolo COFDM se hace pasar luego al intercalador de símbolos 33. El símbolo COFDM es generado entonces mediante un bloque generador de símbolos COFDM 37, que introduce señales piloto y de sincronización provenientes de un formador de señales piloto e integradas 36. Un modulador OFDM 38 forma el símbolo OFDM en el dominio del tiempo que se introduce a un procesador de inserción de guarda 40 para generar un intervalo de guarda entre símbolos, y luego a un conversor digital a analógico 42 y finalmente a un amplificador de RF, dentro de un extremo frontal de RF 44 para la posible transmisión por el transmisor COFDM desde una antena 46.
Como se explicó anteriormente, la presente invención proporciona una instalación para proporcionar un mapeo casi óptimo de Ios símbolos de datos en las señales de subportadoras OFDM. De acuerdo con la técnica ejemplar, el intercalador de símbolos se provee para efectuar el mapeo óptimo de Ios símbolos de datos de entrada en las señales de subportadoras COFDM, de acuerdo con un código de permutación y un polinomio generador, que se ha verificado mediante análisis de simulación.
Como se muestra en la figura 2, se brinda una ilustración ejemplar más detallada del mapeador de constelaciones bit a símbolos 28 y del generador de tramas 32 para ilustrar una realización ejemplar de la presente técnica. Los bits de datos recibidos desde el intercalador de bits 26 a través de un canal 62 se agrupan en conjuntos de bits, para ser mapeados a una celda de datos, de acuerdo con un número de bits por símbolo proporcionado por el esquema de modulación. Los grupos de bits, que forman una palabra de datos, se introducen en paralelo a través de Ios canales de datos 64 en un procesador de mapeo 66. El procesador de mapeo 66 selecciona entonces uno de Ios símbolos de datos, de acuerdo con un mapeo preasignado. El punto de constelación está representado por un componente real y un componente imaginario, que se provee al canal de salida 29, como una de un conjunto de entradas al generador de tramas 32.
El generador de tramas 32 recibe las celdas de datos desde el bit hasta el mapeador de constelaciones 28, a través del canal 29, junto con las celdas de datos de Ios otros canales 31. Después de generar una trama de muchas secuencias de celdas COFDM, las celdas de cada símbolo COFDM se escriben en una memoria del intercalador 100 y se recuperan de la memoria del intercalador 100, de acuerdo con las direcciones de escritura y las direcciones de lectura generadas por un generador de direcciones 102. De acuerdo con el orden de escritura de ingreso y recuperación, se logra el intercalado de las celdas de datos, generando las direcciones apropiadas. La operación del generador de direcciones 102 y la memoria del intercalador 100 se describirá con más detalle en breve, con referencia a las figuras 3, 4 y 5. Las celdas de datos intercalados se combinan con Ios símbolos piloto y de sincronización recibidos desde el formador de señales piloto e integradas 36 hacia un generador de símbolos o Fd M 37, para formar el símbolo COFDM, que se introduce en el modulador OFDM 38, como se explicó anteriormente. Intercalador
La figura 3 brinda un ejemplo de las partes del intercalador de símbolos 33, que ilustra la técnica actual para intercalar símbolos. En la figura 3, las celdas de datos de entrada provenientes del generador de tramas 32 se escriben en la memoria del intercalador 100. Las celdas de datos se escriben en la memoria del intercalador 100 de acuerdo con una dirección de escritura suministrada desde el generador de direcciones 102 al canal 104, y se recuperan de la memoria del intercalador 100, de acuerdo con una dirección de lectura suministrada desde el generador de direcciones 102 a un canal 106. El generador de direcciones 102 genera la dirección de escritura y la dirección de lectura como se explica a continuación, dependiendo de si el símbolo COFDM es par o impar, lo cual se identifica a partir de una señal introducida desde un canal 108, y dependiendo de un modo seleccionado, lo cual se identifica a partir de una señal introducida desde un canal 1l0. Como se explicó, el modo puede ser uno de Ios siguientes: un modo 1k, un modo 2k, un modo 4k, un modo 8k, un modo 16k o un modo 32k. Como se explicará a continuación, la dirección de escritura y la dirección de lectura se generan de manera diferente para Ios símbolos pares e impares, como se explica con referencia a la figura 4, que ofrece un ejemplo de implementación de la memoria del intercalador 100.
En el ejemplo que se representa en la figura 4, se muestra que la memoria del intercalador comprende una parte superior 100, que ilustra el funcionamiento de la memoria del intercalador en el transmisor, y una parte inferior 340, que ilustra el funcionamiento de la memoria del desintercalador en el receptor. El intercalador 100 y el desintercalador 340 se muestran juntos en la figura 4, para facilitar la comprensión de su funcionamiento. Como se muestra en la figura 4, una representación de la comunicación entre el intercalador 100 y el desintercalador 340, a través de otros dispositivos y por medio de un canal de transmisión, se ha simplificado y representado como una sección 140, entre el intercalador 100 y el desintercalador 340. La operación del intercalador 100 se describe en Ios siguientes párrafos:
Aunque la figura 4 ofrece una ilustración de solo cuatro celdas de datos de entrada, en un ejemplo de cuatro señales de subportadoras de un símbolo COFDM, se apreciará que la técnica ilustrada en la figura 4 se puede extender a un mayor número de subportadoras, como 756 para el modo 1k 1512 para el modo 2k, 3024 para el modo 4k y 6048 para el modo 8k, 12096 para el modo 16k y 24i 92 para el modo 32k.
El direccionamiento de entrada y salida de la memoria del intercalador 100 que se muestra en la figura 4 se muestra para Ios símbolos pares e impares. Para un símbolo COFDM par, las celdas de datos se toman del canal de entrada 77 y se escriben en la memoria del intercalador 124.1, de acuerdo con una secuencia de direcciones 120 generadas para cada símbolo COFDM por el generador de direcciones 102. Las direcciones de escritura se aplican para el símbolo par de modo que, como se ilustra, el intercalado se efectúe mediante la mezcla de las direcciones de escritura. Por lo tanto, para cada símbolo intercalado y(h(q)) = y'(q).
Para Ios símbolos impares se utiliza la misma memoria del intercalador 124.2. Sin embargo, como se muestra en la figura 4 para el símbolo impar, el orden de escritura de ingreso 132 está en la misma secuencia de direcciones que se usó para recuperar el símbolo par 126 anterior. Esta característica permite que las implementaciones del intercalador de símbolos pares e impares solo usen una memoria del intercalador 100, siempre que la operación de recuperación para una dirección dada se realice antes de la operación de escritura de ingreso. A las celdas de datos escritas en la memoria del intercalador 124 durante Ios símbolos impares se las recupera e ingresa en una secuencia 134 generada por el generador de direcciones 102 para el siguiente símbolo COFDM par, y así sucesivamente. Por lo tanto, solo se genera una dirección por símbolo, en donde el ingreso y la recuperación para el símbolo COFDM par/impar se ejecutan simultáneamente.
En resumen, como se representa en la figura 4, una vez que se ha calculado el conjunto de direcciones H(q) para todas las subportadoras activas, se procesa el vector de entrada Y' = (yo, yr, y2--.yNmax-r) para producir el vector intercalado Y = (yo, yi, y2-■ .yNmax-i) definido por:
Yhm = y'q para Ios símbolos pares, para q = 0, ..., Nmax-i
yq = y'H(q) para símbolos Impares, para q = 0, ..., Nmax-i
En otras palabras, para Ios símbolos OFDM pares, las palabras de entrada se escriben de forma permutada en una memoria y se vuelven a leer de manera secuencial, mientras que para Ios símbolos Impares, se escriben de forma secuencial y se las vuelve a leer permutadas. En el caso anterior, la permutación H(q) se define en la siguiente tabla:
Figure imgf000008_0001
Tabla 1: permutación para el caso simple donde Nmax = 4
Como se muestra en la figura 4, el desintercalador 340 funciona para revertir el intercalado aplicado por el intercalador 100, aplicando el mismo conjunto de direcciones generado por un generador de direcciones equivalente, pero aplicando las direcciones de escritura de ingreso y recuperación de datos en sentido inverso. En tal sentido, para Ios símbolos pares, las direcciones de escritura de ingreso 342 están en orden secuencial, mientras que las direcciones de recuperación de datos 344 son proporcionadas por el generador de direcciones. De forma correspondiente, para Ios símbolos impares, el orden de escritura de ingreso 346 se determina a partir del conjunto de direcciones generado por el generador de direcciones, mientras que la recuperación de datos 348 está en orden secuencial.
Generación de direcciones para el modo 2k
Un diagrama de bloques esquemático del algoritmo utilizado para generar la función de permutación H(q) se representa en la figura 5 para el modo 2K. En la figura 5, un registro de desplazamiento de realimentación lineal está formado por doce etapas de registro de desplazamiento 200, para generar una dirección entre 0 y dos mil y cuarenta y ocho, y una puerta xor 202 que está conectada a las etapas del registro de desplazamiento 200, de acuerdo con un polinomio generador. Por lo tanto, de acuerdo con el contenido del registro de desplazamiento 200, se proporciona un bit siguiente del registro de desplazamiento desde la salida de la puerta xor 202 por cifrado xor del contenido del registro de desplazamiento R[0] y de la etapa de registro R[3]. De acuerdo con el polinomio generador, se genera una secuencia de bits pseudoaleaTorios a partir del contenido del registro de desplazamiento 200. Sin embargo, para generar una dirección para el modo 2k como se ilustra, se proporciona un circuito de permutación 210, que permuta efectivamente el orden de Ios bits dentro del registro de desplazamiento 200, desde un orden R/n hasta un orden R/n en la salida del circuito de permutación 210. Diez bits de la salida del circuito de permutación 210 se introducen luego en un canal de conexión 212, al que se agrega un bit más significativo a través de un canal 214, que es proporcionado por un circuito de conmutación 218. Por lo tanto, se genera una dirección de once bits en el canal 212. Sin embargo, para asegurar la autenticidad de una dirección, un circuito de verificación de direcciones 216 analiza la dirección generada, para determinar si excede el número máximo de señales de subportadoras. De ser así, se genera entonces una señal de control y se introduce a través de un canal de conexión 220 a una unidad de control 224. Si la dirección generada excede el número máximo de señales portadoras, esta dirección se rechaza y se vuelve a generar una nueva dirección para el símbolo en particular.
En resumen, se define una palabra R¡ de (Nr -1) bits, en donde Nr = log2 Mmax, en donde Mmax = 2048 en el modo 2K, utilizando un LFSR (Linear Feedback Shift Register, registro de desplazamiento de realimentación lineal).
Los polinomios utilizados para generar esta secuencia son Ios siguientes:
Modo 2K: R/[9] = R',-1[0]® R'm [3]
donde i varía de 0 a Mmax -1
Una vez que se ha generado una palabra R'í, pasa por una permutación para producir otra palabra de (Nr - 1) bits llamada Rí. Rí deriva de R'í por las permutaciones de bits que se proporcionan en la siguiente tabla:
Figure imgf000008_0002
Tabla: permutación de bits para el modo 2K
Como ejemplo, para el código de permutación anterior, esto significa que para el modo 2K, el número de bit 9 de R'i se envía al número de posición de bit 0 de Ri.
La dirección H(q) se infiere entonces a partir de Ri mediante la siguiente ecuación:
Figure imgf000009_0001
La parte (i mod2) • 2Nr-1 de la ecuación anterior se representa en la figura 5 mediante el bloque de conmutación T 218.
Luego se realiza una verificación de la dirección en H(q) para verificar que la dirección generada esté dentro del intervalo de direcciones aceptables: if (H(q) <Nmax), donde, en un ejemplo Nmax = 1512 en el modo 2K, entonces la dirección es válida. Si la dirección no es válida, se informa a la unidad de control y esta intentará generar una nueva H(q) incrementando el índice i.
La función del bloque de conmutación es asegurarse de que no generemos una dirección que exceda Nmax dos veces seguidas. En efecto, si se generó un valor excedente, esto significa que el MSB (es decir, el bit basculador) de la dirección H(q) era uno. Por lo tanto, el siguiente valor generado tendrá un MSB establecido en cero, asegurándose de producir una dirección válida.
Las siguientes ecuaciones resumen el comportamiento general y ayudan a comprender la estructura del bucle de este algoritmo:
q = 0;
para (i = 0; i <Mmax; i = i 1)
Figure imgf000009_0002
si (H(q)<Nmax) q = q 1; }
Como se explicará en breve, en un ejemplo del generador de direcciones, el código de permutación mencionado anteriormente se utiliza para generar direcciones para todos los símbolos OFDM. En otro ejemplo, los códigos de permutación pueden cambiarse entre símbolos, con el efecto de que un conjunto de códigos de permutación se alternan en ciclos para los sucesivos símbolos OFMD. Para este fin, las líneas de control 108, 110 que proporcionan una indicación de si el símbolo OFDM es par o impar y el modo actual, se usan para seleccionar el código de permutación. Este modo ejemplar en el que una pluralidad de códigos de permutación se alternan en ciclos es particularmente apropiado para el ejemplo en el que solo se utiliza el intercalador impar, lo cual se explicará más adelante. Se provee una señal que indica que se debe usar un código de permutación diferente a través de un canal de control 111. En un ejemplo, los códigos de permutación posibles se almacenan previamente en el circuito de códigos de permutación 210. En otro ejemplo, la unidad de control 224 suministra el nuevo código de permutación para ser utilizado para un símbolo OFDM.
Receptor
La figura 6 proporciona una ilustración ejemplar de un receptor que puede usarse con la técnica actual. Como se muestra en la figura 6, una antena 300 recibe una señal c OfDM y un sintonizador 302 la detecta y la convierte a una forma digital mediante un conversor analógico a digital 304. Un procesador de eliminación de intervalos de guarda 306 elimina el intervalo de protección de símbolo COFDM recibido, antes de que se recuperen los datos del símbolo COFDM utilizando un procesador de Transformada Rápida de Fourier (FFT, Fast Fourier Transform) 308 en combinación con un estimador de canal y corrección 310, en cooperación con una unidad de decodificación de señales integradas 311, de acuerdo con técnicas conocidas. Los datos desmodulados se recuperan de un mapeador 312 y se introducen en un desintercalador de símbolos 314, que funciona para efectuar el mapeo inverso del símbolo de datos recibido para regenerar un flujo de datos de salida con los datos desintercalados.
El desintercalador de símbolos 314 se forma a partir de un aparato de procesamiento de datos, como se muestra en la figura 6, con una memoria del intercalador 540 y un generador de direcciones 542. La memoria del intercalador es como la que se muestra en la figura 4 y funciona como ya se explicó anteriormente, para efectuar el desintercalado utilizando conjuntos de direcciones generadas por el generador de direcciones 542. El generador de direcciones 542 se forma como se muestra en la figura 7 y está dispuesto para generar direcciones correspondientes para mapear los símbolos de datos recuperados de cada una de las señales de subportadoras COFDM dirigiéndolas hacia un flujo de datos de salida.
Las partes restantes del receptor COFDM que se muestra en la figura 6 se proporcionan para efectuar la decodificaclón de corrección de errores 318, a fin de corregir errores y recuperar una estimación de los datos fuente. Una ventaja que ofrece la técnica actual, tanto para el receptor como para el transmisor, reside en que un intercalador de símbolos y un desintercalador de símbolos que funcionan en los receptores y transmisores se pueden intercambiar entre los modos 1k, 2k, 4k, 8k, 16k y 32k mediante al cambiar los polinomios generadores y el orden de permutación. Por lo tanto, el generador de direcciones 542 que se muestra en la figura 7 incluye una entrada 544, que proporciona una indicación del modo, así como una entrada 546 que indica si hay símbolos COFDM impares/pares. Por lo tanto, se brinda una implementación flexible porque es posible formar un intercalador y un desintercalador de símbolos como se muestra en las figuras 3 y 7, con un generador de direcciones como se ilustra en la figura 5. El generador de direcciones se puede adaptar entonces a los diferentes modos cambiando a los polinomios generadores y los órdenes de permutación indicados para cada uno de los modos. Por ejemplo, esto puede efectuarse utilizando un cambio de software. De un modo alternativo, en otras realizaciones, una señal integrada que indica el modo de la transmisión DVB-T2 puede detectarse en el receptor en la unidad de procesamiento de señalización integrada 311 y usarse para configurar automáticamente el desintercalador de símbolos de acuerdo con el modo detectado.
Uso óptimo de los intercaladores impares
Como se muestra en la figura 4, dos procesos de intercalado de símbolos, uno para los símbolos COFDM pares y otro para los símbolos COFDM impares permiten reducir la cantidad de memoria utilizada durante el intercalado. En el ejemplo que se muestra en la figura 4, el orden de la escritura de ingreso para el símbolo impar es el mismo que el orden de recuperación para el símbolo par, por lo tanto, mientras se lee un símbolo impar de la memoria, se puede escribir un símbolo par en la ubicación donde se acaba de leer; posteriormente cuando ese símbolo par se lea de la memoria, el siguiente símbolo impar se podrá escribir en la ubicación donde se acaba de leer.
La selección del generador de polinomios y los códigos de permutación explicados anteriormente se han identificado después del análisis de simulación del rendimiento relativo del intercalador. El rendimiento relativo del intercalador se ha evaluado utilizando una capacidad relativa del intercalador para separar símbolos sucesivos o una “calidad de intercalado”. La medida relativa de la calidad del intercalador se determina definiendo una distancia D (en número de subportadoras). Se elige un criterio C para identificar un número de subportadoras que se encuentran a la distancia <D en la salida del intercalador que estaban a una distancia <D en la entrada del intercalador; el número de subportadoras para cada distancia D se pondera con respecto a la distancia relativa. El criterio C se evalúa para los símbolos COFDM pares e impares. Minimizar C produce un intercalador de calidad superior.
Figure imgf000010_0001
en la que: Neven(d) y Nodd(d) son el número de subportadoras en un símbolo par e impar, respectivamente, en la salida del intercalador que permanecen dentro de la separación entre una y otra subportadora d.
Como se mencionó con anterioridad, durante un análisis experimental del rendimiento de los intercaladores (utilizando el criterio C como se definió anteriormente) y, por ejemplo, como se muestra en la figura 8(a) y en la figura 8(b), se ha descubierto que los esquemas de intercalado diseñados para los intercaladores de símbolos 2k y 8k para DVB-T y el intercalador de símbolos 4k para DVB-H funcionan mejor para símbolos impares que para los símbolos pares. Por lo tanto, a partir de los resultados de la evaluación de rendimiento de los intercaladores, por ejemplo, para el 16K, como se ilustra en las Figuras 8(a) y 8(b), se ha revelado que los intercaladores impares funcionan mejor que los intercaladores pares. Esto se puede ver comparando la figura 8 (a), que muestra los resultados para un intercalador para los símbolos pares, y la figura 8(b), que ilustra los resultados para los símbolos impares: se puede ver que la distancia promedio en la salida del intercalador de las subportadoras que estaban adyacentes a la entrada del intercalador es mayor para un intercalador para símbolos impares que para un intercalador para los símbolos pares.
Como se entenderá, la cantidad de memoria del intercalador necesaria para implementar un intercalador de símbolos depende de la cantidad de símbolos de datos que se mapearán a los símbolos de portadora COFDM. Por lo tanto, un intercalador de símbolos de modo 16k requiere la mitad de la memoria necesaria para implementar un intercalador de símbolos de modo 32k y, de manera similar, la cantidad de memoria requerida para implementar un intercalador de símbolos de 8k es la mitad de la requerida para implementar un intercalador de 16k. Por lo tanto, un transmisor o receptor que esté dispuesto para implementar un intercalador de símbolos de un modo, que establece el número máximo de símbolos de datos que pueden transmitirse por símbolo OFDM, entonces ese receptor o transmisor incluirá memoria suficiente para implementar dos procesos de intercalado impares para cualquier otro modo, lo que proporciona la mitad o menos de la mitad del número de subportadoras por símbolo OFDM en ese modo máximo dado. Por ejemplo, un receptor o transmisor que incluya un intercalador de 32K tendrá suficiente memoria para realizar dos procesos de intercalado impares de 16K, cada uno con su propia memoria de 16K.
En consecuencia, para aprovechar el mejor rendimiento del proceso de intercalado impar, se puede disponer un intercalador de símbolos capaz de adecuarse a múltiples modos de modulación, de modo que solo se utilice un proceso de intercalado de símbolos impar si está en un modo que comprenda la mitad o menos de la mitad del número de subportadoras en un modo máximo, que represente el número máximo de subportadoras por símbolo OFDM. Este modo máximo, por lo tanto, establece el tamaño máximo de memoria. Por ejemplo, en un transmisor/receptor apto para el modo 32K, cuando se opera en un modo con menos portadoras (es decir, 16K, 8K, 4K o 1K), en lugar de emplear procesos de intercalado de símbolos par e impar separados, se podrían usar dos intercaladores impares.
En la figura 9 se muestra una ilustración de una adaptación del intercalador de símbolos 33, que se muestra en la figura 3, cuando se intercalan símbolos de datos de entrada en las subportadoras de símbolos OFDM solo en el modo de intercalado impar. El intercalador de símbolos 33.1 corresponde exactamente al intercalador de símbolos 33, como se muestra en la figura 3, excepto que el generador de direcciones 102.1 está adaptado para realizar solo el proceso de intercalado impar. Para el ejemplo que se muestra en la figura 9, el intercalador de símbolos 33.1 está funcionando en un modo en el que el número de símbolos de datos que se pueden transportar por símbolo OFDM es menor que la mitad del número máximo que puede ser transportado por un símbolo OFDM en un modo operativo con el mayor número de subportadoras por símbolo OFDM. En tal sentido, el intercalador de símbolos 33.1 se ha dispuesto para dividir la memoria del intercalador 100. Para la ilustración que se muestra en la figura 9, la memoria del intercalador 100 se divide en dos partes 401, 402. Como una ilustración del intercalador de símbolos 33.1 que opera en un modo en el que los símbolos de datos se asignan a los símbolos OFDM usando el proceso de intercalado impar, la figura 9 proporciona una vista ampliada de cada mitad de la memoria del intercalador 401, 402. La vista ampliada proporciona una ilustración del modo de intercalado impar, como se representa para el lado del transmisor para los cuatro símbolos A, B, C, D reproducidos de la figura 4. Por lo tanto, como se muestra en la figura 9, para los conjuntos sucesivos de primeros y segundos símbolos de datos, los símbolos de datos se escriben en la memoria del intercalador 401, 402 en un orden secuencial y se recuperan en un orden permutado, de acuerdo con las direcciones generadas por el generador de direcciones 102, como se explicó anteriormente. Así, como se ilustra en la figura 9, dado que se está realizando un proceso de intercalado impar para los conjuntos sucesivos de primeros y segundos conjuntos de símbolos de datos, la memoria del intercalador debe dividirse en dos partes. Los símbolos de un primer conjunto de símbolos de datos se escriben en la primera mitad de la memoria 401 del intercalador, y los símbolos de un segundo conjunto de datos se escriben en una segunda parte de la memoria 402 del intercalador. Esto se debe a que el intercalador de símbolos ya no puede reutilizar las mismas partes de la memoria del intercalador de símbolos que puede aprovechar cuando opera en un modo de intercalado impar y par. En la figura 10 se muestra un ejemplo correspondiente del intercalador en el receptor, que aparece en la figura 7 pero que está adaptado para operar con un proceso de intercalado impar. Como se muestra en la figura 10, la memoria 540 del intercalador se divide en dos mitades 410, 412 y el generador de direcciones 542 está adaptado para escribir símbolos de datos en la memoria del intercalador y leer los símbolos de datos leídos de la memoria del intercalador e ingresarlos a las partes respectivas de la memoria 410, 402 para los conjuntos sucesivos de símbolos de datos, a fin de implementar un proceso de intercalado de impares solamente. Por lo tanto, en correspondencia con la representación que se muestra en la figura 9, la figura 10 muestra el mapeo del proceso de intercalado que se realiza en el receptor y se ilustra en la figura 4, como una vista ampliada que opera para la primera y la segunda mitades de la memoria de intercalado 410, 412. Así, un primer conjunto de símbolos de datos se escriben en una primera parte de la memoria del intercalador 410, en un orden permutado definido de acuerdo con las direcciones generadas por el generador de direcciones 542 como se ilustra por el orden de escritura en los símbolos de datos que proporciona una secuencia de escritura de 1, 3, 0, 2. Tal como se ilustra, los símbolos de datos se leen de la primera parte de la memoria del intercalador 410 en un orden secuencial, recuperando así la secuencia original A, B, c , d .
Correspondientemente, un segundo conjunto subsiguiente de símbolos de datos, que se recuperan de un símbolo OFDM sucesivo, se escriben en la segunda mitad de la memoria del intercalador 412, de acuerdo con las direcciones generadas por el generador de direcciones 542, en un orden permutado y se recuperan e ingresan en el flujo de datos de salida en un orden secuencial.
En un ejemplo, las direcciones generadas para que un primer conjunto de símbolos de datos se escriba en la primera mitad de la memoria del intercalador 410 pueden reutilizarse para escribir un segundo conjunto de símbolos de datos subsiguientes en la memoria de intercalador 412. En consecuencia, el transmisor también puede reutilizar direcciones generado para una mitad del intercalador para un primer conjunto de símbolos de datos, para leer un segundo conjunto de símbolos de datos que se han escrito en la segunda mitad de la memoria en orden secuencial. Intercalador impar con compensación
El rendimiento de un intercalador, que utiliza dos intercaladores impares, podría mejorarse aún más mediante el uso de una secuencia de intercaladores impares solamente, en lugar de un intercalador impar único, de modo que cualquier bit de entrada de datos a intercalar no siempre module la misma portadora en el símbolo OFDM.
Una secuencia de intercaladores impares solamente se podría realizar mediante:
• el agregado de una compensación a la dirección del intercalador que modula la cantidad de portadoras de datos o • el uso de una secuencia de permutaciones en el intercalador
Agregado de una compensación
Al agregar una compensación a la dirección del intercalador que modula el número de portadoras de datos cambia y envuelve el símbolo OFDM de manera efectiva, para que cualquier bit de entrada de datos al intercalador no siempre module la misma portadora en el símbolo OFDM. Por lo tanto, el generador de direcciones podría incluir opcionalmente un generador de compensación, que genere una compensación en una dirección generada por el generador de direcciones en el canal de salida H(q).
La compensación cambiaría cada símbolo. Por ejemplo, esta compensación podría proporcionar una secuencia cíclica. Esta secuencia cíclica podría ser, por ejemplo, de una longitud de 4 y podría consistir, por ejemplo, en números primos. Por ejemplo, tal secuencia podría ser la siguiente:
0, 41, 97, 157
Además, la compensación puede ser una secuencia aleatoria, que podría ser generada por otro generador de direcciones, desde un intercalador de símbolos OFDM similar o podría ser generada por algún otro medio.
Uso de una secuencia de permutaciones
Como se muestra en la figura 5, una línea de control 111 se extiende desde la unidad de control del generador de direcciones hasta el circuito de permutación. Como se mencionó anteriormente, en un ejemplo, el generador de direcciones puede aplicar un código de permutación diferente, tomado de un conjunto de códigos de permutación para símbolos OFDM sucesivos. El uso de una secuencia de permutaciones en el generador de direcciones del intercalador reduce la probabilidad de que cualquier bit de entrada de datos al intercalador no siempre module la misma subportadora en el símbolo OFDM.
Por ejemplo, esta podría ser una secuencia cíclica, para que se use un código de permutación diferente en un conjunto de códigos de permutación en una secuencia, para los sucesivos símbolos Of DM y que luego se repita. Esta secuencia cíclica podría ser, por ejemplo, de una longitud de dos o cuatro. Para el ejemplo del intercalador de símbolos 2K, una secuencia de dos códigos de permutación que se alternan en ciclos por cada símbolo OFDM podría ser, por ejemplo:
0 75 1826 934 *
32 7015 84 96
Mientras que una secuencia de cuatro códigos de permutación podría ser la siguiente:
0 75 1826 934 *
32 7015 84 96
48 329 015 67
7 3952 1064 8
La conmutación de un código de permutación a otro podría efectuarse en respuesta a un cambio en la señal impar/par indicada en el canal de control 108. En respuesta, la unidad de control 224 cambia el código de permutación en el circuito de códigos de permutación 210, a través de la línea de control 111.
Para el ejemplo de un intercalador de símbolos 1 k, dos códigos de permutación podrían ser los siguientes:
4 32 1056 78
32 501 4786
mientras que cuatro códigos de permutación podrían ser los siguientes:
4 32 1056 78
32 501 4786
7 538 26 14 o
1 6825 340 7
Otras combinaciones de secuencias pueden ser posibles para los modos de portadoras 2k, 4k y 16k o incluso, para el modo de portadora de 0,5k. Por ejemplo, los siguientes códigos de permutación para cada uno de los modos 0,5k, 2k, 4k y 16k proporcionan una buena descorrelación de símbolos y se pueden usar cíclicamente para generar la compensación para la dirección generada por un generador de direcciones para cada uno de los modos respectivos: Modo 4k:
Figure imgf000013_0001
Modo 8k:
51130 10 8 69 2 4 17 *
8 107 60 5 2 13 94 11
II 36 9 27 4 105 10 8
10 81 7 56 0 114 29 3
Modo 16k:
843 20 11 I 5 12 10679
7 953 11 1 402 12 10 86
6 11 7523 0 1108 1294
5 1290 3 1024 67 8 II 1
Para los códigos de permutación indicados anteriormente, los dos primeros podrían usarse en un ciclo de dos secuencias, mientras que los cuatro podrían usarse para un ciclo de cuatro secuencias. Además, a continuación se proporcionan algunas secuencias adicionales de cuatro códigos de permutación, que se alternan en ciclos para proporcionar la compensación en un generador de direcciones, a fin de producir una buena descorrelación en los símbolos intercalados (algunos son comunes a los anteriores):
Modo 0,5k:
Figure imgf000013_0002
Modo 2k:
Figure imgf000013_0003
Modo 4k:
7 10 5 81 2 49 0 3 6 ”
62 7 108 0 34 1 95
1034 12 7 06 8 5 9
0 895 104 6 3 2 1 7
Modo 8k:
5 113 0 10 8 69 2 4 17*
10 85 4 2 9 1 06 73 11
11 69 8 4 72 1 0 105 3
8 31 1 79 1 5 64 0 2 10
* Estas son las permutaciones en el estándar DVB-T.
** Estas son las permutaciones en el estándar DVB-H.
En la solicitud de patente europea número 04251667.4 se dan a conocer ejemplos de generadores de direcciones y de los intercaladores correspondientes para los modos 2k, 4k y 8k. Un generador de direcciones para el modo 0,5k se describe en nuestra solicitud de patente del Reino Unido número 0722553.5. Se pueden realizar varias modificaciones a las realizaciones descritas anteriormente sin apartarse del alcance de la presente invención, como se lo define en las reivindicaciones adjuntas. En particular, la representación ejemplar del polinomio generador y el orden de permutación que se han usado para representar aspectos de la invención no pretenden ser limitantes y se extienden a formas equivalentes del polinomio generador y del orden de permutación, como se define en las reivindicaciones adjuntas.
Tal como se apreciará, el transmisor y el receptor que se muestran en las figuras 1 y 6, respectivamente, se brindan solo como ilustraciones y no pretenden ser limitativos. Por ejemplo, se apreciará que la posición del intercalador de símbolos y el desintercalador con respecto, por ejemplo, al intercalador de bits y al mapeador se pueden cambiar. Como se apreciará, el efecto del intercalador y del desintercalador no se modifica por su posición relativa, aunque el intercalador puede intercalar símbolos l/Q en lugar de vectores de v bits. Se puede hacer un cambio correspondiente en el receptor. En consecuencia, el intercalador y el desintercalador pueden operar con diferentes tipos de datos, y pueden posicionarse de manera diferente a la posición descrita en las realizaciones ejemplares.
Según una implementación de un transmisor, un aparato de procesamiento de datos operable para mapear los símbolos de entrada que se comunicarán en un número predeterminado de señales de subportadoras de símbolos multiplexados por división ortogonal de frecuencias (OFDM); en donde el aparato de procesamiento de datos comprende: [SlC]
un intercalador operable para ingresar en una memoria el número predeterminado de símbolos de datos para mapear a las señales de subportadora OFDM, y para recuperar de la memoria los símbolos de datos para que las subportadoras de OFDM efectúen el mapeo, en donde la recuperación se realiza en un orden diferente al del ingreso de datos; el orden se determina a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos se intercalen en las señales de la subportadora,
un generador de direcciones operable para generar el conjunto de direcciones, en donde se genera una dirección para cada uno de los símbolos de entrada, a fin de mapear el símbolo de datos de entrada a una de las señales de la subportadora, en donde el generador de direcciones comprende lo siguiente:
un registro de desplazamiento de realimentación lineal que incluye un número predeterminado de etapas de registro y que es operable para generar una secuencia de bits pseudoaleatoria, de acuerdo con un polinomio generador, un circuito de permutación operable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas de registro, de acuerdo con un código de permutación para formar una dirección, y
una unidad de control operable en combinación con un circuito de verificación de direcciones para volver a generar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, en donde la dirección válida máxima predeterminada es aproximadamente dos mil,
el registro de desplazamiento de realimentación lineal tiene diez etapas de registro con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'/,[9] = R',-í[0]©R',-í [3], y el código de permutación forma, con un bit adicional, una dirección de once bits, caracterizada por que
el circuito de permutación está dispuesto para cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro, a fin de formar las direcciones de un símbolo OFDM a otro.
Como se explicó anteriormente, los códigos de permutación y el polinomio generador del intercalador, que se han descrito con referencia a una implementación de un modo particular, se pueden aplicar igualmente a otros modos, cambiando la dirección máxima permitida predeterminada de acuerdo con el número de subportadoras para ese modo.
Como se mencionó anteriormente, las realizaciones de la presente invención encuentran aplicación con los estándares DVB, tales como DVB-T, DVB-T2 y DVB-H. Por ejemplo, las realizaciones de la presente invención se pueden usar en un transmisor o receptor que funcione de acuerdo con el estándar DVB-H, en terminales móviles portátiles. Las terminales móviles pueden integrarse con teléfonos móviles (ya sean de segunda, tercera o tercera generación) o con asistentes digitales personales o PC del tipo tableta, por ejemplo. Tales terminales móviles pueden ser capaces de recibir señales compatibles con DVB-H o DVB-T/T2 dentro de edificios o en movimiento, por ejemplo, si se trata de automóviles o trenes, incluso a altas velocidades. Las terminales móviles pueden ser, por ejemplo, alimentadas por baterías, por la red eléctrica o mediante el suministro de CC de baja tensión o se las puede alimentar con una batería de automóvil. Los servicios que puede proporcionar el DVB-H pueden incluir voz, mensajería, navegación por Internet, radio, imágenes de video fijas y/o en movimiento, servicios de televisión, servicios interactivos, video o casi video bajo a demanda y por opción. Los servicios pueden operar en combinación unos con otros. En otras realizaciones ejemplares, la presente invención encuentra aplicación con el estándar DVB-T2, como se especifica de acuerdo con la norma EN 302 755 del ETSI [European Telecommunications Standards Institute, Instituto Europeo de Normas de Telecomunicaciones]. En otros ejemplos, las realizaciones de la presente invención encuentran aplicación con el estándar de transmisión por cables, conocido como DVB-C2. Sin embargo, se apreciará que la presente invención no está limitada a la aplicación con DVB y que puede extenderse a otros estándares para transmisión o recepción, tanto fijos como móviles.

Claims (22)

r e iv in d ic a c io n e s
1. Un aparato de procesamiento de datos para mapear símbolos recibidos desde un número predeterminado de señales de subportadoras de un símbolo multiplexado por división ortogonal de frecuencias (OFDM) hacia un flujo de símbolos de salida, en donde el aparato de procesamiento de datos comprende lo siguiente:
un desintercalador (314) operable para ingresar en una memoria (540) el número predeterminado de símbolos de datos de las señales de las subportadoras OFDM, y para recuperar de la memoria (540) Ios símbolos de datos cargándolos en el flujo de símbolos de salida para efectuar el mapeo, en donde la recuperación está en un orden diferente al del ingreso; el orden se determina a partir de un conjunto de direcciones, con el efecto de que Ios símbolos de datos se desintercalan de las señales de las subportadoras OFDM,
un generador de direcciones (542) operable para generar el conjunto de direcciones, generándose una dirección para cada uno de Ios símbolos de datos recibidos para mapear el símbolo de datos recibido de la señal de la subportadora OFDM en el flujo de símbolos de salida; el generador de direcciones (542) comprende lo siguiente: un registro de desplazamiento de realimentación lineal (200), que incluye un número predeterminado de etapas de registro y que es operable para generar una secuencia de bits pseudoaleatoria, de acuerdo con un polinomio generador,
un circuito de permutación (210) operable para recibir el contenido de las etapas del registro de desplazamiento y para permutar el orden de Ios bits presentes en las etapas de registro, de acuerdo con un código de permutación para formar una dirección de una de las subportadoras OFDM y
una unidad de control (224) operable en combinación con un circuito de verificación de direcciones (216), para volver a generar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, en donde
la dirección válida máxima predeterminada es aproximadamente dos mil,
el registro de desplazamiento de realimentación lineal (200) tiene diez etapas de registro, con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'/,[9] = R'/-í[0]©R'/-í [3], y el código de permutación forma, con un bit adicional, una dirección de once bits, caracterizada por que
el circuito de permutación (210) está dispuesto para cambiar el código de permutación, que permuta el orden de Ios bits de las etapas de registro, para formar el conjunto de direcciones de un símbolo OFDM a otro.
2. Un aparato de procesamiento de datos según la reivindicación 1, en el que el circuito de permutación (210) es operable para recorrer en ciclos una secuencia de diferentes códigos de permutación para símbolos OFDM sucesivos.
3. Un aparato de procesamiento de datos según la reivindicación 2, en el que uno de la secuencia de diferentes códigos de permutación forma la dirección de once bits R[n] para el iésimo símbolo de datos del bit presente en la enésima etapa de registro R'[n] de acuerdo con el código de permutación definido por la tabla:
Figure imgf000016_0001
4. Un aparato de procesamiento de datos según la reivindicación 2 o 3, en el que la secuencia de códigos de permutación comprende dos códigos de permutación, que son Ios siguientes:
Figure imgf000016_0002
Figure imgf000016_0003
5. Un aparato de procesamiento de datos según cualquiera de las reivindicaciones 1 a 4, en el que la dirección válida máxima predeterminada es un valor sustancialmente entre ochocientos y dos mil cuarenta y ocho.
6. Un aparato de procesamiento de datos según la reivindicación 5, en el que el símbolo OFDM incluye subportadoras piloto, que están dispuestas para llevar símbolos conocidos, y la dirección válida máxima predeterminada depende de un número de Ios símbolos de subportadoras piloto presentes en el símbolo OFDM.
7. Un aparato de procesamiento de datos según las reivindicaciones 1 a 6, en el que las aproximadamente dos mil subportadoras se proporcionan mediante uno de una pluralidad de modos operativos, en Ios que las aproximadamente dos mil subportadoras proporcionan la mitad o menos de la mitad de un número máximo de subportadoras en Ios símbolos OFDM de cualquiera de Ios modos operativos, y Ios símbolos de datos incluyen Ios primeros conjuntos de símbolos de datos recibidos de Ios primeros símbolos Of DM, y Ios segundos conjuntos de símbolos de datos recibidos de Ios segundos símbolos OFDm , y el aparato de procesamiento de datos es operable para desintercalar el primer y el segundo conjuntos de símbolos de datos en el flujo de datos de salida, de acuerdo con un proceso de intercalado impar,
el proceso de intercalado impar incluye lo siguiente:
escribir Ios primeros conjuntos de símbolos de datos recibidos de las subportadoras de Ios primeros símbolos OFDM en una primera parte de la memoria del intercalador (510), de acuerdo con un orden determinado por el conjunto de direcciones generado con uno de Ios códigos de permutación de la secuencia,
recuperar Ios primeros conjuntos de símbolos de datos de la primera parte (410) de la memoria del intercalador (540) y cargarlos en el flujo de datos de salida, de acuerdo con un orden secuencial de Ios primeros conjuntos de símbolos de datos de entrada,
escribir el segundo conjunto de símbolos de datos recibidos de las subportadoras de Ios segundos símbolos OFDM en una segunda parte (412) de la memoria del intercalador (540), de acuerdo con un orden definido por el conjunto de direcciones generado con otro de Ios códigos de permutación de la secuencia, y
recuperar Ios segundos conjuntos de símbolos de datos de la segunda parte (412) de la memoria del intercalador (540) y cargarlos en el flujo de datos de salida, de acuerdo con un orden secuencial de Ios segundos conjuntos de símbolos de datos de entrada.
8. Un receptor para recibir datos de Ios símbolos modulados por multiplexación por división ortogonal de frecuencias (OFDm ),
en el que el receptor está adaptado para recibir símbolos OFDM, para recuperar Ios símbolos de datos desde un número predeterminado de subportadoras de Ios símbolos OFDM; el receptor incluye un procesador de datos según cualquiera de las reivindicaciones 1 a 7, que está adaptado para mapear Ios símbolos de datos recibidos desde Ios símbolos OFDM hacia un flujo de datos de salida.
9. Un receptor según la reivindicación 8, en donde el receptor está configurado para recibir datos que han sido modulados de acuerdo con un estándar de transmisión de video digital, tal como el estándar de transmisión de video digital terrestre, el estándar de transmisión de video digital para terminales móviles/portátiles o el estándar de transmisión de video digital terrestre 2.
10. Un método para mapear símbolos recibidos de un número predeterminado de señales de subportadora de símbolos multiplexados por división ortogonal de frecuencias (OFDM) hacia un flujo de símbolos de salida, método que comprende lo siguiente:
ingresar en una memoria (540) el número predeterminado de símbolos de datos provenientes de las señales de las subportadoras OFDM,
recuperar de la memoria (540) Ios símbolos de datos y cargarlos en el flujo de símbolos de salida, para efectuar el mapeo; la recuperación está en un orden diferente al del ingreso, en donde el orden se determina a partir de un conjunto de direcciones, con el efecto de que Ios símbolos de datos se desintercalan de las señales de las subportadoras OFDM,
generar el conjunto de direcciones, generándose una dirección para cada uno de Ios símbolos recibidos, a fin de mapear el símbolo de datos recibido de la señal de la subportadora OFDM hacia el flujo de símbolos de salida; la generación del conjunto de direcciones comprende lo siguiente:
utilizar un registro de desplazamiento de realimentación lineal (200), que incluye un número predeterminado de etapas de registro para generar una secuencia de bits pseudoaleatoria, de acuerdo con un polinomio generador, usar un circuito de permutación (210), para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de Ios bits presentes en las etapas de registro, de acuerdo con un código de permutación para formar una dirección, y
volver a generar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, en donde
la dirección válida máxima predeterminada es aproximadamente dos mil,
el registro de desplazamiento de realimentación lineal (200) tiene diez etapas de registro, con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'/,[9] = R'/-í[0]©R'/-í [3], y el código de permutación forma, con un bit adicional, una dirección de once bits, caracterizada por
cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro, para formar el conjunto de direcciones de un símbolo OFDM a otro.
11. Un método según la reivindicación 10, en el que el cambio del código de permutación incluye recorrer en ciclos una secuencia de diferentes códigos de permutación para símbolos OFDM sucesivos.
12. Un método según la reivindicación 11, en el que uno de la secuencia de diferentes códigos de permutación forma la dirección de once bits R[rí] para el iésimo símbolo de datos del bit presente en la enésima etapa de registro R'[n] de acuerdo con el código de permutación definido por la tabla:
Figure imgf000018_0001
13. Un método según la reivindicación 11 o 12, en el que la secuencia de códigos de permutación comprende dos códigos de permutación, que son los siguientes:
Figure imgf000018_0002
Figure imgf000018_0003
14. Un método según cualquiera de las reivindicaciones 10 a 13, en el que la dirección válida máxima predeterminada es un valor sustancialmente entre ochocientos y dos mil cuarenta y ocho.
15. Un método según la reivindicación 14, en el que el símbolo OFDM incluye subportadoras piloto, que están dispuestas para llevar símbolos conocidos, y la dirección válida máxima predeterminada depende de un número de símbolos de subportadoras piloto presentes en el símbolo OFDM.
16. Un método según cualquiera de las reivindicaciones 10 a 15, en el que las aproximadamente dos mil subportadoras se proporcionan mediante uno de una pluralidad de modos operativos, en los que las aproximadamente dos mil subportadoras proporcionan la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos OFDM de cualquiera de los modos operativos, y los símbolos de datos incluyen los primeros conjuntos de símbolos de datos recibidos de los primeros símbolos OfDM, y los segundos conjuntos de símbolos de datos recibidos de los segundos símbolos OFDm , y en donde la carga en la memoria (540) el número predeterminado de los símbolos de datos provenientes de las señales de las subportadoras OFDM y la recuperación de la memoria (540) Ios símbolos de datos y cargarlos en el flujo de símbolos de salida están de acuerdo con un proceso de intercalado impar; el proceso de intercalado impar incluye lo siguiente:
escribir Ios primeros conjuntos de símbolos de datos recibidos de las subportadoras de Ios primeros símbolos OFDM en una primera parte (4l0) de la memoria del intercalador (540), de acuerdo con un orden determinado por el conjunto de direcciones generado con uno de Ios códigos de permutación de la secuencia,
recuperar Ios primeros conjuntos de símbolos de datos de la primera parte (410) de la memoria del intercalador (540) y cargarlos en el flujo de datos de salida, de acuerdo con un orden secuencial de Ios primeros conjuntos de símbolos de datos de entrada,
escribir el segundo conjunto de símbolos de datos recibidos de las subportadoras de Ios segundos símbolos OFDM en una segunda parte (412) de la memoria del intercalador (540), de acuerdo con un orden definido por el conjunto de direcciones generado con otro de Ios códigos de permutación de la secuencia, y
recuperar Ios segundos conjuntos de símbolos de datos de la segunda parte (412) de la memoria del intercalador (540) y cargarlos en el flujo de datos de salida, de acuerdo con un orden secuencial de Ios segundos conjuntos de símbolos de datos de entrada.
17. Un método para recibir datos de Ios símbolos modulados por OFDM, multiplexación por división ortogonal de frecuencias, método que incluye lo siguiente:
recibir un número predeterminado de símbolos de datos de un número predeterminado de señales de subportadoras de los símbolos OFDM, para formar un flujo de datos de salida, y
mapear los símbolos de datos recibidos hacia el flujo de datos de salida, usando el método reivindicado en cualquiera de las reivindicaciones 10 a 16.
18. Un método según la reivindicación 17, en el que la recepción de los datos está de acuerdo con un estándar de transmisión de video digital, tal como el estándar de transmisión de video digital terrestre, el estándar de transmisión de video digital para terminales móviles/portátiles o el estándar de transmisión de video digital terrestre 2
19. Un generador de direcciones (542) para usar con la recepción de símbolos de datos intercalados en subportadoras de un símbolo multiplexado por división ortogonal de frecuencias; el generador de direcciones (542) es operable para generar un conjunto de direcciones, generándose cada dirección para cada uno de los símbolos de datos para indicar una de las señales de la subportadora sobre la cual se debe mapear el símbolo de datos; el generador de direcciones (542) comprende lo siguiente:
un registro de desplazamiento de realimentación lineal (200), que incluye un número predeterminado de etapas de registro y que es operable para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador,
un circuito de permutación (210) operable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas de registro, de acuerdo con un código de permutación para formar una dirección, y
una unidad de control (224) operable en combinación con un circuito de verificación de direcciones (216), para volver a generar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, en donde
la dirección válida máxima predeterminada es aproximadamente dos mil,
el registro de desplazamiento de realimentación lineal (200) tiene diez etapas de registro, con un polinomio generador para el registro de desplazamiento de realimentación lineal de R'/,[9] = R'/-í[0]©R'/-í [3], y el código de permutación forma, con un bit adicional, una dirección de once bits, caracterizada por que
el circuito de permutación (210) está dispuesto para cambiar el código de permutación, que permuta el orden de los bits de las etapas de registro, para formar el conjunto de direcciones de un símbolo OFDM a otro.
20. Un generador de direcciones (542) según la reivindicación 19, en el que el circuito de permutación (210) es operable para recorrer en ciclos una secuencia de diferentes códigos de permutación para símbolos OFDM sucesivos.
21. Un generador de direcciones (542) según la reivindicación 20, en el que uno de la secuencia de códigos de permutación diferentes, forma la dirección de once bits R[n] para el iésimo símbolo de datos del bit presente en la enésima etapa de registro R'[n] de acuerdo con el código de permutación definido por la tabla:
Figure imgf000019_0001
22. Un generador de direcciones (542) según la reivindicación 20 o 21, en el que la secuencia de códigos de permutación comprende dos códigos de permutación, que son los siguientes:
Figure imgf000019_0002
Figure imgf000019_0003
ES08253464T 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos Active ES2729850T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0721269.9A GB2454193B (en) 2007-10-30 2007-10-30 Data processing apparatus and method
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise

Publications (1)

Publication Number Publication Date
ES2729850T3 true ES2729850T3 (es) 2019-11-06

Family

ID=38858160

Family Applications (11)

Application Number Title Priority Date Filing Date
ES11189832T Active ES2429029T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES19170301T Active ES2882563T3 (es) 2007-10-30 2008-10-22 Aparato y método de procesamiento de datos
ES11159959.3T Active ES2456367T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159951T Active ES2408595T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159954.4T Active ES2464540T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159958.5T Active ES2443340T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES08253464T Active ES2729850T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES11160170T Active ES2424771T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159955.1T Active ES2442291T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170318T Active ES2881720T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES19170314T Active ES2881769T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos

Family Applications Before (6)

Application Number Title Priority Date Filing Date
ES11189832T Active ES2429029T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES19170301T Active ES2882563T3 (es) 2007-10-30 2008-10-22 Aparato y método de procesamiento de datos
ES11159959.3T Active ES2456367T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159951T Active ES2408595T3 (es) 2007-10-30 2008-10-22 Aparato y método para el tratamiento de datos
ES11159954.4T Active ES2464540T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159958.5T Active ES2443340T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos

Family Applications After (4)

Application Number Title Priority Date Filing Date
ES11160170T Active ES2424771T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES11159955.1T Active ES2442291T3 (es) 2007-10-30 2008-10-24 Aparato y método para el tratamiento de datos
ES19170318T Active ES2881720T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos
ES19170314T Active ES2881769T3 (es) 2007-10-30 2008-10-24 Aparato y método de procesamiento de datos

Country Status (15)

Country Link
US (6) US8199802B2 (es)
EP (27) EP2056474B1 (es)
JP (3) JP5253092B2 (es)
KR (6) KR101463624B1 (es)
CN (4) CN101425996B (es)
AU (3) AU2008230048B2 (es)
DK (3) DK2333967T3 (es)
EA (2) EA014414B1 (es)
ES (11) ES2429029T3 (es)
GB (14) GB2454193B (es)
PL (10) PL3582399T3 (es)
PT (1) PT2333967E (es)
TW (6) TWI474692B (es)
UA (2) UA101144C2 (es)
ZA (2) ZA200808858B (es)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
TWI427954B (zh) 2007-10-30 2014-02-21 Sony Corp 資料處理設備及方法
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US8396139B2 (en) * 2009-06-22 2013-03-12 Ntt Docomo, Inc. Method and apparatus for sending information via silent symbol coding over under-utilized channels in wireless systems
WO2011001632A1 (ja) * 2009-07-02 2011-01-06 パナソニック株式会社 受信装置、集積回路、受信方法、及び受信プログラム
EP2467962A1 (en) 2009-08-21 2012-06-27 Aware, Inc. Header repetition in packet-based ofdm systems
CN101800619B (zh) * 2009-12-28 2013-03-06 福州瑞芯微电子有限公司 一种基于块交织的交织或解交织方法及其装置
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5672069B2 (ja) 2011-02-28 2015-02-18 富士通セミコンダクター株式会社 通信装置，通信方法
US8601340B2 (en) 2011-07-25 2013-12-03 Cortina Systems, Inc. Time varying data permutation apparatus and methods
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US20140281367A1 (en) * 2013-03-14 2014-09-18 Mark W. Johnson Address calculation for received data
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
WO2014204181A1 (en) * 2013-06-19 2014-12-24 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
GB2515801A (en) * 2013-07-04 2015-01-07 Sony Corp Transmitter and receiver and methods of transmitting and receiving
US20160211866A1 (en) * 2013-09-20 2016-07-21 Sony Corporation Data processing device and data processing method
CN111224913B (zh) 2013-11-11 2022-07-15 Lg 电子株式会社 发送广播信号的设备和方法及处理广播信号的设备和方法
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015111946A1 (en) 2014-01-26 2015-07-30 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6567548B2 (ja) * 2014-04-21 2019-08-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
CN107431583A (zh) 2014-08-07 2017-12-01 相干逻辑公司 多分区无线电帧
CA3113519C (en) * 2014-08-07 2023-08-29 ONE Media, LLC Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame
TWI551079B (zh) * 2014-11-28 2016-09-21 晨星半導體股份有限公司 適用於第二代地面數位視訊廣播系統之解交錯程序之資料處理電路及方法
CA3068513C (en) * 2015-01-05 2022-07-12 Lg Electronics Inc. Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
EP3255881A4 (en) * 2015-02-06 2019-03-06 LG Electronics Inc. BROADCAST SIGNAL DEVICE, BROADCAST SIGNAL RECEIVER, BROADCAST SENDING METHOD AND BROADCAST SIGNAL RECEPTION PROCEDURE
JP6396592B2 (ja) 2015-07-17 2018-09-26 エルジー エレクトロニクス インコーポレイティド 放送信号送受信装置及び方法
JP6954840B2 (ja) 2015-11-10 2021-10-27 ソニーグループ株式会社 データ処理装置、及び、データ処理方法
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN109495207B (zh) * 2017-09-11 2021-08-10 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法和设备
DE102018126546A1 (de) * 2017-12-22 2019-06-27 Odass Gbr Verfahren zur Reduzierung der Rechenzeit einer Datenverarbeitungseinrichtung
CN110190925B (zh) * 2018-02-23 2022-03-08 中兴通讯股份有限公司 一种数据处理方法及装置
JP7284653B2 (ja) * 2019-07-23 2023-05-31 日本放送協会 送信装置及び受信装置
CN113727104B (zh) * 2020-05-22 2024-01-16 北京小米移动软件有限公司 编码方法及装置、解码方法及装置、以及存储介质

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US332791A (en) * 1885-12-22 Ink-ribbon annunciator for type-writing machines
US333736A (en) * 1886-01-05 Half to asa k
US332782A (en) * 1885-12-22 bbooks
US333844A (en) * 1886-01-05 Dumping-wagon
US333116A (en) * 1885-12-29 Spring-bed
US333737A (en) * 1886-01-05 Doiee
US333852A (en) * 1886-01-05 Switch and signal apparatus
US333588A (en) * 1886-01-05 Vehicle-spring
GB722553A (en) 1952-06-09 1955-01-26 Johannes Ditzel Improvements in or relating to feed or delivery devices for strip material
JPS6197746A (ja) 1984-10-15 1986-05-16 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 乱数発生装置
CN1007021B (zh) * 1985-04-01 1990-02-28 国际商业机器公司 通过择多检测和校正误差的方法
EP2302810B1 (en) 1995-02-01 2013-06-05 Sony Corporation Multi-channel transmission with interleaving through in-place addressing of RAM memory
DE19609909A1 (de) * 1996-03-14 1997-09-18 Deutsche Telekom Ag Verfahren und System zur OFDM-Mehrträger-Übertragung von digitalen Rundfunksignalen
JP2937919B2 (ja) * 1997-01-16 1999-08-23 日本電気アイシーマイコンシステム株式会社 疑似乱数発生回路
US20070250442A1 (en) * 1998-08-31 2007-10-25 Hogan Edward J Financial Transaction Card With Installment Loan Feature
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
US6788349B2 (en) * 2000-04-12 2004-09-07 Her Majesty Of Queen In Right Of Canada, As Respresented By The Minister Of Industry Method and system for broadcasting a digital data signal within an analog TV signal using Orthogonal Frequency Division Multiplexing
GB0110907D0 (en) * 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
US6975250B2 (en) * 2002-05-28 2005-12-13 Broadcom Corporation Methods and systems for data manipulation
KR100888661B1 (ko) 2002-06-20 2009-03-13 노키아 코포레이션 멀티 캐리어 신호를 수신하기 위한 방법 및 시스템
RU2292654C2 (ru) 2002-08-13 2007-01-27 Нокиа Корпорейшн Символьное перемежение
DK1529389T3 (en) * 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
KR100532422B1 (ko) * 2003-02-28 2005-11-30 삼성전자주식회사 동일 심볼을 다수의 채널에 중복적으로 전송하여 통신거리를 확장시킨 무선 랜 시스템의 직교 주파수 분할다중화 송수신 장치 및 그 송수신 방법
GB2454196B (en) 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
US7319659B2 (en) * 2003-04-24 2008-01-15 Silicon Integrated System Corp. OFDM receiver, mode detector therefor, and method for processing OFDM signals
US20040223449A1 (en) * 2003-05-08 2004-11-11 Yih-Ming Tsuie Mode detection for OFDM signals
US7433296B2 (en) * 2003-05-29 2008-10-07 Silicon Integrated Systems Corp. Mode detection for OFDM signals
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
RU2235429C1 (ru) 2003-08-15 2004-08-27 Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" Способ частотно-временной синхронизации системы связи и устройство для его осуществления
US7415584B2 (en) * 2003-11-26 2008-08-19 Cygnus Communications Canada Co. Interleaving input sequences to memory
EP1575175B1 (en) * 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
US7165205B2 (en) 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
BRPI0513928A (pt) * 2004-07-29 2008-05-20 Qualcomm Inc sistema e método para intercalação
KR100608913B1 (ko) * 2004-11-10 2006-08-09 한국전자통신연구원 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
TWI241779B (en) * 2004-12-24 2005-10-11 Univ Nat Sun Yat Sen Symbol deinterleaver for digital video broadcasting system
US7720017B2 (en) * 2005-03-11 2010-05-18 Qualcomm Incorporated Parallel turbo decoders with multiplexed output
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7657818B2 (en) * 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US7681092B2 (en) * 2006-04-11 2010-03-16 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system
US8306137B2 (en) 2007-10-30 2012-11-06 Sony Corporation Data processing apparatus and method for use in a 0.5K mode interleaver in a digital video broadcasting standard including DVB-Terrestrial2
ES2399157T3 (es) 2007-10-30 2013-03-26 Sony Corporation Aparato y método de procesamiento de datos
TWI427954B (zh) 2007-10-30 2014-02-21 Sony Corp 資料處理設備及方法
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers

Also Published As

Publication number Publication date
PL3582401T3 (pl) 2021-11-29
TWI474692B (zh) 2015-02-21
ES2424771T3 (es) 2013-10-08
ZA200809256B (en) 2009-11-25
TWI461004B (zh) 2014-11-11
EP2426823A3 (en) 2012-05-30
EP2333967A2 (en) 2011-06-15
EP2333965B1 (en) 2013-12-04
EP2333965A3 (en) 2012-05-30
ES2443340T3 (es) 2014-02-19
EP2421162A2 (en) 2012-02-22
EP2341629A3 (en) 2012-05-30
GB2454323B (en) 2010-01-20
EP2421164A2 (en) 2012-02-22
GB2455071A (en) 2009-06-03
GB2454324B (en) 2010-01-27
EP2456077A3 (en) 2012-05-30
EP2421160A3 (en) 2012-10-03
GB0722725D0 (en) 2007-12-27
EP2333964A2 (en) 2011-06-15
DK2333965T3 (da) 2014-02-03
EP2421165A2 (en) 2012-02-22
GB0920375D0 (en) 2010-01-06
EP2056473A1 (en) 2009-05-06
GB0819590D0 (en) 2008-12-03
CN101425997B (zh) 2014-06-11
KR20090045055A (ko) 2009-05-07
ES2881769T3 (es) 2021-11-30
EP2333966A3 (en) 2012-08-08
PL2333965T3 (pl) 2014-04-30
AU2008230048A1 (en) 2009-05-14
EP3582399A1 (en) 2019-12-18
GB0819581D0 (en) 2008-12-03
GB2462041B (en) 2010-12-29
CN101425996B (zh) 2014-06-11
JP2009112013A (ja) 2009-05-21
AU2008230048B2 (en) 2012-01-19
US8199802B2 (en) 2012-06-12
GB0721269D0 (en) 2007-12-19
GB2454316B (en) 2010-01-20
AU2008237593B2 (en) 2012-04-05
JP5253093B2 (ja) 2013-07-31
PL3582400T3 (pl) 2021-11-22
GB2462039B (en) 2010-12-29
EP2056476A3 (en) 2009-05-13
EP2056476A2 (en) 2009-05-06
EP2333966A2 (en) 2011-06-15
GB0920376D0 (en) 2010-01-06
EP2333966B1 (en) 2013-12-04
EP2056475A3 (en) 2009-05-13
GB2454193A (en) 2009-05-06
JP5253092B2 (ja) 2013-07-31
EP2421158A2 (en) 2012-02-22
EP3582400B1 (en) 2021-07-07
EP2056478B1 (en) 2019-05-08
EP2421161B1 (en) 2013-09-04
EP2056473B1 (en) 2019-05-08
AU2010202355B2 (en) 2013-04-18
PL2341629T3 (pl) 2013-10-31
AU2008237593A1 (en) 2009-05-14
TWI450522B (zh) 2014-08-21
EP3582401A1 (en) 2019-12-18
PT2333967E (pt) 2014-04-03
GB2462041A (en) 2010-01-27
EP2421168A2 (en) 2012-02-22
PL3582399T3 (pl) 2021-12-06
GB2454322A (en) 2009-05-06
EP2056474B1 (en) 2019-08-28
US20090110094A1 (en) 2009-04-30
EP2333967A3 (en) 2012-03-28
TWI458299B (zh) 2014-10-21
ES2464540T3 (es) 2014-06-03
EP2421167B1 (en) 2013-12-18
US20120147981A1 (en) 2012-06-14
EP2421161A3 (en) 2012-03-28
EP2421160A2 (en) 2012-02-22
EP2421160B1 (en) 2013-10-16
EP2421162A3 (en) 2012-03-28
EP2456077A2 (en) 2012-05-23
EP3582399B1 (en) 2021-07-07
GB0819583D0 (en) 2008-12-03
TW200926659A (en) 2009-06-16
ES2456367T3 (es) 2014-04-22
GB0920378D0 (en) 2010-01-06
EP2333963A3 (en) 2012-03-28
EA200802080A1 (ru) 2009-06-30
EP2056475A2 (en) 2009-05-06
AU2010202355A1 (en) 2010-07-01
EP2421169A2 (en) 2012-02-22
KR20090045099A (ko) 2009-05-07
EP2421164A3 (en) 2012-03-28
GB2454321B (en) 2010-01-20
US20120134431A1 (en) 2012-05-31
EA200802076A1 (ru) 2009-06-30
ES2408595T3 (es) 2013-06-21
US20090110098A1 (en) 2009-04-30
EP2421168B1 (en) 2013-12-04
EP2333967B1 (en) 2014-02-19
EP2421162B1 (en) 2013-07-31
GB2454324A (en) 2009-05-06
CN101425994A (zh) 2009-05-06
US8208525B2 (en) 2012-06-26
US20120127372A1 (en) 2012-05-24
GB0722645D0 (en) 2007-12-27
CN101425994B (zh) 2013-08-14
KR20090045100A (ko) 2009-05-07
GB0819372D0 (en) 2008-11-26
CN101425996A (zh) 2009-05-06
GB2454193B (en) 2012-07-18
GB2462042B (en) 2010-12-29
KR101464761B1 (ko) 2014-11-24
PL2333964T3 (pl) 2014-08-29
EP2341629A2 (en) 2011-07-06
EP2056476B1 (en) 2019-05-08
EA014122B1 (ru) 2010-10-29
EP2333963B1 (en) 2013-04-03
GB2454321A (en) 2009-05-06
EP2421161A2 (en) 2012-02-22
CN101425997A (zh) 2009-05-06
GB0920377D0 (en) 2010-01-06
EP2421165B1 (en) 2013-07-10
US8351528B2 (en) 2013-01-08
EP3582401B1 (en) 2021-07-07
TWI508503B (zh) 2015-11-11
GB0819584D0 (en) 2008-12-03
GB2454267A (en) 2009-05-06
ES2882563T3 (es) 2021-12-02
DK2333966T3 (da) 2014-01-27
UA101144C2 (ru) 2013-03-11
KR20090045094A (ko) 2009-05-07
GB2454323A (en) 2009-05-06
CN101425995A (zh) 2009-05-06
TW200935838A (en) 2009-08-16
DK2333967T3 (da) 2014-03-31
EP2056477A1 (en) 2009-05-06
KR101463627B1 (ko) 2014-11-19
GB2454319A (en) 2009-05-06
PL2056473T3 (pl) 2019-09-30
EP2456077B1 (en) 2013-07-31
EP2056475B1 (en) 2019-10-02
TWI454083B (zh) 2014-09-21
KR101463624B1 (ko) 2014-11-19
TW200935809A (en) 2009-08-16
GB2462039A (en) 2010-01-27
US8208524B2 (en) 2012-06-26
EP2421159A3 (en) 2012-08-15
GB2462042A (en) 2010-01-27
EP2421159A2 (en) 2012-02-22
EP2333965A2 (en) 2011-06-15
GB2454319B (en) 2010-01-20
GB0722728D0 (en) 2007-12-27
EP2421158A3 (en) 2012-10-03
GB2454316A (en) 2009-05-06
EP2056478A1 (en) 2009-05-06
EP2056474A1 (en) 2009-05-06
EP3582400A1 (en) 2019-12-18
US20090110097A1 (en) 2009-04-30
KR101464762B1 (ko) 2014-11-24
JP5253094B2 (ja) 2013-07-31
EP2421164B1 (en) 2013-08-21
ZA200808858B (en) 2009-11-25
CN101425995B (zh) 2014-06-11
KR20090045052A (ko) 2009-05-07
EP2421169A3 (en) 2012-08-15
EA014414B1 (ru) 2010-12-30
EP2333964B1 (en) 2014-04-09
ES2881720T3 (es) 2021-11-30
GB2462040A (en) 2010-01-27
ES2429029T3 (es) 2013-11-12
EP2333964A3 (en) 2012-08-08
EP2056477B1 (en) 2019-10-02
EP2341629B1 (en) 2013-07-03
GB2454319C (en) 2010-10-27
PL2333963T3 (pl) 2013-08-30
TW200926620A (en) 2009-06-16
EP2421168A3 (en) 2012-10-03
TW200935839A (en) 2009-08-16
KR101459151B1 (ko) 2014-11-07
PL2333966T3 (pl) 2014-03-31
JP2009112012A (ja) 2009-05-21
EP2426823A2 (en) 2012-03-07
EP2421167A3 (en) 2012-10-03
UA101145C2 (ru) 2013-03-11
EP2333963A2 (en) 2011-06-15
GB0819398D0 (en) 2008-11-26
GB2462040B (en) 2010-12-29
US8396104B2 (en) 2013-03-12
JP2009239886A (ja) 2009-10-15
EP2421165A3 (en) 2012-03-28
ES2442291T3 (es) 2014-02-11
GB2454322B (en) 2010-01-27
EP2426823B1 (en) 2013-07-31
US8406339B2 (en) 2013-03-26
KR101463626B1 (ko) 2014-11-19
EP2421158B1 (en) 2013-12-04
TW200935837A (en) 2009-08-16
KR20090045104A (ko) 2009-05-07
EP2421167A2 (en) 2012-02-22
PL2333967T3 (pl) 2014-06-30

Similar Documents

Publication Publication Date Title
ES2729850T3 (es) Aparato y método de procesamiento de datos
ES2382914T3 (es) Aparato y método de procesado de datos
US10044540B2 (en) Data processing apparatus and method
ES2332836T3 (es) Aparato y metodo de procesamiento de datos.
GB2462750A (en) Symbol to sub-carrier interleaver for DVB-T2 using odd interleaving