Nothing Special   »   [go: up one dir, main page]

EP1861873A1 - Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur - Google Patents

Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur

Info

Publication number
EP1861873A1
EP1861873A1 EP06725289A EP06725289A EP1861873A1 EP 1861873 A1 EP1861873 A1 EP 1861873A1 EP 06725289 A EP06725289 A EP 06725289A EP 06725289 A EP06725289 A EP 06725289A EP 1861873 A1 EP1861873 A1 EP 1861873A1
Authority
EP
European Patent Office
Prior art keywords
thin layer
layer
thickness
support
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06725289A
Other languages
German (de)
English (en)
Inventor
Fabrice Letertre
Bruno Ghyselen
Ian Cayrefourcq
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP1861873A1 publication Critical patent/EP1861873A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Definitions

  • the present invention relates generally to the manufacture of materials and more particularly hetero-substrates for microelectronics, optoelectronics, optics or photonics.
  • the invention relates to a new process for producing a hetero-substrate composed of at least one support and one or more thin layer (s), where the materials used and their thermal properties can be different.
  • the known processes of the Besoi®, Eltran® or Smart-Cut® type use a gluing step.
  • these methods comprise at least the following steps: a) bonding by contacting two generally massive substrates into generally dissimilar materials, with a layer useful which is based on a support substrate, the whole forming a hetero-structure, b) a strengthening of the bonding interface of the two substrates by implementing a heat treatment at high temperature to reduce the fragility of said interface. Problems of delamination and alteration of the mechanical and / or electrical quality of said useful layer are thus avoided, at least limited, and c) a reduction of the thickness of the useful layer resting on the support substrate to constitute a thin layer.
  • steps b) and c can be implemented with different possibilities, such as, for example, sacrificial oxidation in step c), or with a different order, with in particular a reversal between steps b) and c).
  • step b a stabilizing heat treatment of the bonding interface
  • step c a thinning step
  • the heat treatments undergone during the manufacture of the composite substrate typically induce significant mechanical stresses. Such stresses can lead to embrittlement, followed in some cases by cracking or even fracture, of one or both treated substrates.
  • temperatures at which these problems appear typically depend: on the mechanical energy stored by the composite structure during the heat treatment implemented, on the difference between the coefficients of thermal expansion of the materials composing the composite structure, and the thickness of the substrates used.
  • an interface strengthening heat treatment at about 1050-1000 ° C. will be difficult to implement in the case of a hetero-structure having a useful layer of 500 ⁇ thickness.
  • the temperature levels generally practiced in this type of treatment being too high with regard to the problems mentioned above. Solutions are also known which make it possible to improve the reinforcement of the bonding interface of a hetero-substrate without additional thermal input.
  • a first proposal known as "plasma bonding" consists in applying certain treatments to the surfaces to be bonded, in order to increase the bonding energy for a given reinforcement heat treatment.
  • a second known solution is to perform a eutectic bonding: a metal layer (Au 2 Si 3 ) is interposed between the two substrates to seal to facilitate their bonding by heat treatment, so that the temperature levels can remain relatively low.
  • This solution therefore also offers the advantage of being able to relax the thermal stresses in a treatment for reinforcing the interface of a hetero-substrate.
  • An object of the invention is to overcome the above problems.
  • a method of manufacturing a structure comprising at least one semiconductor material for applications in microelectronics, optoelectronics, optics, etc., the method comprising the transfer on a support made of a first material of a monocrystalline thin layer of a second material different from the first, and a predetermined heat treatment providing at least one reinforcement of a bonding interface between the thin layer and the support, characterized in that the thickness of the thin layer is chosen according to the difference between the thermal expansion coefficients of the first and second materials and as a function of the parameters of said predetermined heat treatment, so that the stresses exerted by said heat treatment on the assembly of the support and the thin layer transferred. leaves said assembly intact, and in that it comprises an additional deposition step, on the thin wafer, of an additional thickness of the second material in the monocrystalline state.
  • the thickness of the transferred thin layer is between about 100 and 300 ⁇ , and preferably between 150 and 250 ⁇ . * The thickness of the deposit produced on the thin transferred layer is between about 1000 and 5000 ⁇ .
  • the thin film step of transferring the second material comprises the sub-steps of creating a donor wafer by implantation of species, a zone of weakness which delimits the thin layer to be transferred, contacting the donor wafer with the support, and to apply constraints apt to lead to the detachment of the thin layer relative to the remainder of the donor wafer after contacting.
  • the method comprises an additional step of preparing the free surface of the thin film after detachment, to achieve deposition.
  • the first material is an insulator
  • the first material is quartz, while the second material is silicon. * the first material is a semiconductor.
  • the first material is silicon, while the second material is germanium.
  • Said heat treatment is apt to generate in the thin transferred layer an acceptable level of defects associated with the difference between the thermal expansion coefficients of the first and second materials.
  • the support 10 and the wafer 20 are assembled and glued together by molecular adhesion, a bonding interface layer (Not shown), such as an oxide or nitride, being optionally formed on the support and / or on the wafer.
  • the bonding interface is designated by the reference 12.
  • the assembly then undergoes a heat treatment, in one or more steps, so as firstly to perform on the one hand a detachment between the zone 22 and the rest of the wafer 20 at the weakening zone, and on the other hand a strengthening of the bonding interface between the support 10 and the thin layer now formed by the zone 22 detached as indicated above.
  • the structure thus formed is illustrated in FIG. 1C.
  • the above steps generally correspond to the Smart-process.
  • the present invention aims at situations in which the material of the support 10 and the material of the thin layer 22 have sufficiently different coefficients of thermal expansion from one another so that the aforementioned heat treatments can not be implemented without attending a form of deterioration of the composite structure of the support 10 and the thin layer 22, with any bonding interface layers.
  • a low value is chosen for the thickness e1 of the transferred layer 22, such that the aforementioned heat treatments leave the structure substantially unaffected; in other words, the thickness of the layer 22 is chosen sufficiently low not to cause rupture phenomena, or undesirable phenomena of plastic deformation, linked for example to dislocations, atomic plane shifts, cracks, etc. . in the layer 22.
  • the free surface of the layer 22 is then prepared to receive a deposit of the same material. This preparation may comprise a chemical mechanical polishing, a sacrificial oxidation, a rapid thermal annealing (RTA for "Rapid Thermal Annealing" in English terminology) or an oven annealing, etc., the objective here being to achieve at a sufficiently low surface roughness.
  • RTA Rapid Thermal Annealing
  • the next step of the process consists in using the layer 22 thus prepared as a seed layer for depositing the same material over a thickness e2, by epitaxy, and effecting an increase in the thickness of the overall layer 220 (useful layer) of the material constituting the layers 22 and 22 'up to the desired value.
  • Epitaxy makes it possible to obtain a very good crystalline quality.
  • the choice of the thickness e1 of the transferred layer 22 may be such that there is a certain density level of dislocations or sliding planes in the intermediate hetero-structure represented in FIG. 1C and in particular In fact, these defects, after the epitaxy of the layer 22 ', are buried deep in the useful layer 220 and are not through.
  • phase of thickening by epitaxial deposition of the layer 22 makes it possible to postpone in the end much greater thicknesses than is possible with a technique of the Smart-Cut® type, limited in a manner inherent by the possible depth of implantation
  • a structure composed of a quartz support for example of a thickness of 1.2 mm, on which a monocrystalline silicon layer with a thickness of up to 500 to 2000 ⁇ applications in microelectronics, or even more for other applications such as charge coupled devices (CCD) in English terminology.
  • a quartz support for example of a thickness of 1.2 mm, on which a monocrystalline silicon layer with a thickness of up to 500 to 2000 ⁇ applications in microelectronics, or even more for other applications such as charge coupled devices (CCD) in English terminology.
  • CCD charge coupled devices
  • the experiment demonstrates that the critical temperature from which excessive plastic deformations (dislocations, sliding planes, etc.) occur in a structure composed of a thin layer of Si transferred according to the Smart-Cut process on a support in quartz depends on the thickness of the layer transferred as follows: Thickness layer 22 Temp. Critical
  • a layer of monocrystalline silicon 22 having a thickness of 200 ⁇ is transferred onto the quartz support 10, this transfer involving reinforcement of the bonding interface by heat treatment at 1050 ° C. for a period of time. about two hours. Due to the limited thickness of the layer 22, this heat treatment does not cause any detrimental deterioration (cracking or breaking) of the structure.
  • the free surface of the thin layer 22 is then prepared for epitaxial deposition of the silicon complement making it possible to produce the monocrystalline useful layer of the desired thickness.
  • This epitaxy to form the layer 22 'also monocrystalline silicon is made to a thickness that can vary widely depending on the application.
  • the thickness of the deposit is for example about 800 to 1800 ⁇ , resulting in a useful layer thickness of about 1000 to 2000 ⁇ .
  • the overall thickness sought is typically 5 to 10 ⁇ m.
  • a semiconductor-on-insulator structure comprising a silicon support (monocrystalline or polycrystalline) and a thick monocrystalline germanium thick layer, for example for photovoltaic component applications.
  • these treatments include a detachment phase at a temperature of about 300 to 400 ° C for a period of about a few minutes to two hours, and then a step of reinforcing the bonding interface at a temperature of about 500 at 800 ° C for a period of about one hour.
  • a thickness of the thin layer 22 which is not greater than about 200 ⁇ makes it possible to apply these heat treatments to the structure without said thin layer deteriorating.
  • a monocrystalline germanium deposit 22 ' is formed which is formed in the continuity of the layer 22 in terms of crystalline structure, and therefore achieve a thickening thereof.
  • this deposition is carried out at a temperature of about 700 ° C., and at a thickness of 4800 ⁇ , to form a total useful layer of monocrystalline germanium having a thickness of 5000 ⁇ or more (up to at 3 ⁇ m).
  • the present invention is not limited to the embodiments described, and the skilled person will be able to make many variations.
  • heterostructure comprising at least one semiconductor material and in which an added layer must have a thickness greater than that authorized by the essential starting data which are the heat treatments to be undergone and the difference between the coefficients of thermal expansion of the two materials.
  • essential starting data which are the heat treatments to be undergone and the difference between the coefficients of thermal expansion of the two materials.
  • structures of InP on Si and GaAs on Si will be mentioned.
  • the transferred thin film may be constrained, in tension or in compression, by the additional thickness of deposited material preserving this stress.
  • This allows thick stress layers, the stresses being ensured on thicknesses of several tens of nanometers, or even up to a few hundred nanometers depending on the level of stress that one wishes to preserve.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Un procédé de fabrication d'une structure comprenant au moins un matériau semi-conducteur pour des applications en micro-électronique, opto- électronique, optique, etc., comprend le transfert sur un support (10) en un premier matériau d'une couche mince monocristalline (22) en un second matériau différent du premier, ainsi qu'un traitement thermique prédéterminé réalisant au moins un renforcement d'une interface de collage (12) entre la couche mince et le support. Le procédé est remarquable en ce que l'épaisseur (e1) de la couche mince est choisie en fonction de la différence entre les coefficients de dilatation thermique des premier et second matériaux et en fonction des paramètres dudit traitement thermique prédéterminé, de telle sorte que les contraintes exercées par ledit traitement thermique sur l'assemblage du support et de la couche mince transférée laisse ledit assemblage intact, et en ce qu'il comprend une étape supplémentaire de dépôt, sur la couche mince, d'une épaisseur supplémentaire (22') du second matériau à l'état monocristallin. Application à la fabrication d'hétéro-substrats à couche utile épaisse.

Description

Procédé de fabrication d'une hétéro-structure comportant au moins une couche épaisse de matériau semi-conducteur
La présente invention concerne d'une façon générale la fabrication de matériaux et plus particulièrement d'hétéro-substrats pour la microélectronique, l'optoélectronique, l'optique ou la photonique.
Plus précisément, l'invention concerne un nouveau procédé de réalisation d'un hétéro-substrat composé au moins d'un support et d'une ou de plusieurs couche(s) mince(s), où les matériaux utilisés ainsi que leurs propriétés thermiques peuvent être différents.
On connaît déjà des procédés de ce type.
Il est ainsi connu de réaliser des hétéro-substrats en mettant en œuvre des techniques de collage en particulier par adhésion moléculaire.
A titre d'exemple et de manière non limitative, les procédés connus de type Besoi®, Eltran® ou Smart-Cut® utilisent une étape de collage.
On rappellera à cet égard que dans le cadre d'une fabrication d'hétéro-substrats, ces procédés comprennent au moins les étapes suivantes : a) un collage par mise en contact de deux substrats généralement massifs en matériaux en général dissemblables, avec une couche utile qui repose sur un substrat support, le tout formant une hétéro-structure, b) un renforcement de l'interface de collage des deux substrats en mettant en œuvre un traitement thermique à haute température en vue de réduire la fragilité de ladite interface. Les problèmes de délaminage et d'altération de la qualité mécanique et/ou électrique de ladite couche utile sont ainsi évités, tout au moins limités, et c) une réduction de l'épaisseur de la couche utile reposant sur le substrat support afin de constituer une couche mince.
De telles étapes peuvent être mises en œuvre avec différentes possibilités, telles que par exemple une oxydation sacrificielle à l'étape c), ou avec un ordre différent, avec en particulier une inversion entre les étapes b) et c).
Par ailleurs, certaines de ces étapes elles peuvent être combinées en vue d'optimiser le procédé globalement (durée cumulée des traitements, durée cumulée liée aux manipulations, etc.).
On profite par exemple d'un traitement thermique de stabilisation de l'interface de collage (étape b)), pour le combiner avec une étape d'amincissement (étape c)) (cf. brevet US6403450).
Toutefois, dans le cadre de la réalisation d'hétéro-substrats avec des matériaux ayant des propriétés différentes, par exemple des coefficients de dilatation thermique différents, les traitements thermiques subis lors de la fabrication du substrat composite (renforcement de l'interface, amincissement, ...) induisent typiquement des contraintes mécaniques importantes. De telles contraintes peuvent conduire à une fragilisation, suivie dans certains cas d'une fissuration voire d'une fracture, d'un ou des deux substrats traités.
Ces contraintes peuvent aussi conduire à une déformation plastique irrémédiable du ou des substrats traités. En particulier, des dislocations et/ou des glissements de plan et/ou d'autres défauts cristallins peuvent apparaître.
Il est aussi connu que les températures auxquelles apparaissent ces problèmes dépendent typiquement : de l'énergie mécanique emmagasinée par la structure composite lors du traitement thermique mis en œuvre, de la différence entre les coefficients de dilatation thermique des matériaux composant la structure composite, et de l'épaisseur des substrats utilisés.
Ainsi, dans le cadre de la fabrication d'hétéro-substrats par procédé de type Smart Cut®, de tels problèmes peuvent constituer de réelles limitations. Plus particulièrement, les niveaux maximaux possibles en termes de température diminuent, de sorte que des traitements thermiques deviennent difficilement utilisables par manque d'efficacité.
Par exemple et de manière non exhaustive, un traitement thermique de renforcement d'une interface vers 1050-1000°C va se trouver délicat à mettre en œuvre dans le cas d'une hétéro-structure comportant une couche utile de 500 Â d'épaisseur, les niveaux de température généralement pratiqués dans ce type de traitement étant trop élevés au regard des problèmes évoqués précédemment. On connaît par ailleurs des solutions qui permettent d'améliorer le renforcement de l'interface de collage d'un hétéro-substrat sans surcroît d'apport thermique.
Une première proposition, connue sous le terme de « collage plasma », consiste à appliquer certains traitements sur les surfaces à coller, en vue d'augmenter l'énergie de collage pour un traitement thermique de renforcement donné.
En procédant de la sorte on relâche les contraintes thermiques que subissent les substrats tout en maintenant un renforcement et un scellement adéquat de l'interface dans la structure composite. Mais cette proposition requiert des équipements spécifiques, limitant ainsi sont attrait sur le plan économique.
Une deuxième solution connue consiste à réaliser un collage eutectique : une couche métallique (Au2Si3) est intercalée entre les deux substrats à sceller pour faciliter leur collage par traitement thermique, de sorte que les niveaux de température peuvent rester relativement bas .
Cette solution offre donc, elle aussi, l'avantage de pouvoir relâcher les contraintes thermiques dans un traitement de renforcement de l'interface d'un hétéro-substrat.
Toutefois la présence de ladite couche métallique au niveau de l'interface limite les températures maximales permises lors d'étapes ultérieures du procédé de fabrication, des niveaux de températures trop élevés pouvant en effet conduire à une fusion de cette couche. En outre, elle nécessite une étape supplémentaire d'interposition de cette couche métallique.
Un but de l'invention est de permettre de s'affranchir des problèmes ci-dessus.
Elle propose à cet effet un procédé de fabrication d'une structure comprenant au moins un matériau semiconducteur pour des applications en micro-électronique, opto-électronique, optique, etc., le procédé comprenant le transfert sur un support en un premier matériau d'une couche mince monocristalline en un second matériau différent du premier, ainsi qu'un traitement thermique prédéterminé réalisant au moins un renforcement d'une interface de collage entre la couche mince et le support, caractérisé en ce que l'épaisseur de la couche mince est choisie en fonction de la différence entre les coefficients de dilatation thermique des premier et second matériaux et en fonction des paramètres dudit traitement thermique prédéterminé, de telle sorte que les contraintes exercées par ledit traitement thermique sur l'assemblage du support et de la couche mince transférée laisse ledit assemblage intact, et en ce qu'il comprend une étape supplémentaire de dépôt, sur la couche mince, d'une épaisseur supplémentaire du second matériau à l'état monocristallin.
Certains aspects préférés, mais non limitatifs, du procédé selon l'invention sont les suivants :
* l'épaisseur de la couche mince transférée est comprise entre environ 100 et 300 Â, et de préférence entre 150 et 250 Â. * l'épaisseur du dépôt réalisé sur la couche mince transférée est compris entre environ 1000 et 5000 Â.
* l'étape de transfert de la couche mince du second matériau comprend les sous-étapes consistant à créer dans une plaquette donneuse, par implantation d'espèces, une zone de fragilisation délimitant la couche mince à transférer, à mettre en contact la plaquette donneuse avec le support, et à appliquer des contraintes aptes à mener au détachement de la couche mince par rapport au reste de la plaquette donneuse après la mise an contact.
* le procédé comprend une étape supplémentaire de préparation de la surface libre de la couche mince, après détachement, pour réaliser le dépôt.
* l'étape de dépôt est réalisée par épitaxie.
* le premier matériau est un isolant.
* le premier matériau est du quartz, tandis que le second matériau est du silicium. * le premier matériau est un semi-conducteur.
* le premier matériau est du silicium, tandis que le second matériau est du germanium.
* ledit traitement thermique est apte à engendrer dans la couche mince transférée un niveau acceptable de défauts liés à la différence entre les coefficients de dilatation thermique des premier et second matériaux.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés, sur lesquels les figures 1A à 1 D illustrent schématiquement les étapes principales d'un procédé préféré de l'invention.
On notera ici que les dimensions, en particulier épaisseurs relatives, montrées sur les figures ont été choisies par souci de clarté et ne sont pas censées illustrer la réalité des choses. En référence tout d'abord à la figure "IA, on a représenté un support
10 et une plaquette donneuse 20 dans laquelle, par exemple par implantation ionique à travers une face 20a de la plaquette, on a réalisé une zone de fragilisation 21 délimitant une zone 22 de la plaquette 20 à transférer sur le support 10. A l'étape 1 B, le support 10 et la plaquette 20 sont assemblés et collés ensemble par adhésion moléculaire, une couche d'interface de collage (non représentée), telle qu'un oxyde ou un nitrure, étant éventuellement formée sur le support et/ou sur la plaquette. L'interface de collage est désignée par la référence 12.
L'ensemble subit alors un traitement thermique, en une ou plusieurs étapes, de manière d'une part à réaliser d'une part un détachement entre la zone 22 et le reste de la plaquette 20 au niveau de la zone de fragilisation, et d'autre part un renforcement de l'interface de collage entre le support 10 et la couche mince maintenant formée par la zone 22 détachée comme indiqué ci- dessus. La structure ainsi formée est illustrée sur la figure 1 C. Les étapes ci-dessus correspondent globalement au procédé Smart-
Cut (B) exploité par la Demanderesse.
La présente invention vise les situations où le matériau du support 10 et le matériau de la couche mince 22 présentent des coefficients de dilatation thermique suffisamment différents l'un de l'autre pour que les traitements thermiques précités ne puissent pas être mis en œuvre sans assister à une forme de détérioration de la structure composée du support 10 et de la couche mince 22, avec les éventuelles couches d'interface de collage.
Selon l'invention, on choisit pour l'épaisseur e1 de la couche transférée 22 une valeur faible, telle que les traitements thermiques précités laissent la structure sensiblement non affectée ; en d'autres termes, l'épaisseur de la couche 22 est choisie suffisamment faible pour ne pas provoquer de phénomènes de rupture, ou encore de phénomènes indésirables de déformation plastique, liée par exemple à des dislocations, glissements de plans atomiques, fissurations, etc. dans la couche 22. La surface libre de la couche 22 est ensuite préparée pour recevoir un dépôt du même matériau. Cette préparation peut comprendre un polissage mécano-chimique, une oxydation sacrificielle, une recuit thermique rapide (RTA pour « Rapid Thermal Annealing » en terminologie anglo- saxonne) ou encore un recuit au four, etc., l'objectif étant ici d'aboutir à une rugosité de la surface suffisamment faible. L'étape suivante du procédé, illustrée sur la figure 1 D, consiste à utiliser la couche 22 ainsi préparée comme couche germe pour procéder à un dépôt 22' du même matériau sur une épaisseur e2, par épitaxie, et réaliser un accroissement de l'épaisseur de la couche globale 220 (couche utile) du matériau constituant les couches 22 et 22' jusqu'à la valeur recherchée. L'épitaxie permet d'obtenir une très bonne qualité cristalline.
On observera ici que le choix de l'épaisseur e1 de la couche transférée 22 peut être tel qu'il existe un certain niveau densité de dislocations ou de plans de glissement dans l'hétéro-structure intermédiaire représentée à la figure 1 C et en particulier dans la couche transférée 22. En effet, ces défauts, après l'épitaxie de la couche 22', sont enterrés en profondeur dans la couche utile 220 et ne sont pas traversants.
On observera en outre que la phase d'épaississement par dépôt épitaxial de la couche 22' permet de reporter au final des épaisseurs bien plus importantes que ce qu'il est possible de faire avec une technique de type Smart-Cut®, limitée de façon inhérente par la profondeur d'implantation possible
Exemple 1
Dans ce premier exemple, on cherche à réaliser une structure composée d'un support en quartz, par exemple d'une épaisseur de 1 ,2 mm, sur lequel repose une couche de silicium monocristallin d'une épaisseur pouvant atteindre 500 à 2000 Â pour des applications en micro-électronique, voire bien davantage pour d'autres applications tels que des dispositifs à couplage de charges (CCD pour « Charge Coupled Device » en terminologie anglo-saxonne).
L'expérimentation démontre que la température critique à partir de laquelle se manifestent des déformations plastiques excessives (dislocations, plans de glissement, etc.) dans une structure composée d'une couche mince de Si transférée selon le procédé Smart-Cut sur un support en quartz dépend de l'épaisseur de la couche transférée de la façon suivante : Epaisseur couche 22 Temp. Critique
2000 Â 750 °C
500 Â 950 °C 200 Â 1100 °C
Selon le présent exemple, on transfère sur le support 10 en quartz une couche de silicium monocristallin 22 d'une épaisseur de 200 Â, ce transfert mettant en jeu un renforcement de l'interface de collage par traitement thermique à 1050 °C pendant une durée d'environ deux heures. Grâce à l'épaisseur limitée de la couche 22, ce traitement thermique n'engendre aucune détérioration préjudiciable (fissuration ou rupture) de la structure. La surface libre de la couche mince 22 est ensuite préparée pour le dépôt par épitaxie du complément de silicium permettant de réaliser la couche utile monocristalline de l'épaisseur voulue. Cette épitaxie pour former la couche 22' également en silicium monocristallin est réalisée sur une épaisseur qui peut varier largement en fonction de l'application.
Ainsi, pour des applications en micro-électronique, l'épaisseur du dépôt est par exemple d'environ 800 à 1800 Â, pour aboutir à une épaisseur de couche utile d'environ 1000 à 2000 Â.
Pour des applications CCD, l'épaisseur globale recherchée est typiquement de 5 à 10 μm.
Exemple 2
On cherche à réaliser une structure de semiconducteur sur isolant comprenant un support en silicium (monocristallin ou polycristallin) et une couche utile épaisse en germanium monocristallin, par exemple pour des applications de composants photovoltaïques. On détermine les traitements thermiques nécessaires au détachement de la couche mince 22 de germanium par rapport à sa plaquette donneuse et au renforcement de l'interface de collage avec le support 10 en silicium.
Typiquement, ces traitements comprennent une phase de détachement à une température d'environ 300 à 400 °C pendant une durée d'environ quelques minutes à deux heures, puis une phase de renforcement de l'interface de collage à une température d'environ 500 à 800 °C pendant une durée d'environ une heure.
On détermine ensuite, expérimentalement, qu'une épaisseur de la couche mince 22 qui n'est pas supérieure à environ 200 Â permet d'appliquer ces traitements thermiques à la structure sans que ladite couche mince ne se détériore.
On réalise ensuite sur la couche mince 22, après un traitement préparatoire à l'épitaxie tel qu'un polissage mécano-chimique, un dépôt de germanium monocristallin 22' venant se former dans la continuité de la couche 22 en termes de structure cristalline, et donc réaliser un épaississement de celle-ci. Dans le présent exemple, ce dépôt s'effectue sous une température d'environ 700 °C, et sur une épaisseur de 4800 Â, pour former au total une couche utile de germanium monocristallin d'une épaisseur de 5000 Â, voire davantage (jusqu'à 3 μm). Bien entendu, la présente invention n'est nullement limitée aux formes de réalisation décrites, et l'homme du métier saura y apporter de nombreuses variantes. Elle trouve application dès que l'on souhaite réaliser une hétérostructure comprenant au moins un matériau semi-conducteur et dans laquelle une couche rapportée doit présenter une épaisseur supérieure à celle autorisée par les données essentielles de départ que sont les traitements thermiques à subir et la différence entre les coefficients de dilatation thermique des deux matériaux. On citera notamment des structures d'InP sur Si et de GaAs sur Si.
On notera également que la couche mince transférée peut être contrainte, en tension ou en compression, l'épaisseur supplémentaire de matériau apportée par dépôt préservant cette contrainte. Ceci permet des couches contraintes épaisses, les contraintes étant assurées sur des épaisseurs de plusieurs dizaines de nanomètres, voire jusqu'à quelques centaines de nanomètres selon le niveau de contrainte que l'on souhaite préserver.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure comprenant au moins un matériau semiconducteur pour des applications en micro-électronique, opto- électronique, optique, etc., le procédé comprenant le transfert sur un support (10) en un premier matériau d'une couche mince monocristalline (22) en un second matériau différent du premier, ainsi qu'un traitement thermique prédéterminé réalisant au moins un renforcement d'une interface de collage (12) entre la couche mince et le support, caractérisé en ce que l'épaisseur (e1 ) de la couche mince est choisie en fonction de la différence entre les coefficients de dilatation thermique des premier et second matériaux et en fonction des paramètres dudit traitement thermique prédéterminé, de telle sorte que les contraintes exercées par ledit traitement thermique sur l'assemblage du support et de la couche mince transférée laisse ledit assemblage intact, et en ce qu'il comprend une étape supplémentaire de dépôt, sur la couche mince, d'une épaisseur supplémentaire (22') du second matériau à l'état monocristallin.
2. Procédé selon la revendication 1 , caractérisé en ce que l'épaisseur (e1 ) de la couche mince transférée est comprise entre environ
100 et 300 Â, et de préférence entre 150 et 250 Â.
3. Procédé selon la revendication 2, caractérisé en ce que l'épaisseur (e2) du dépôt (22') réalisé sur la couche mince transférée (22) est compris entre environ 1000 et 5000 Â.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que l'étape de transfert de la couche mince (22) du second matériau comprend les sous-étapes consistant à créer dans une plaquette donneuse (20), par implantation d'espèces, une zone de fragilisation (21 ) délimitant la couche mince à transférer, à mettre en contact la plaquette donneuse avec le support, et à appliquer des contraintes aptes à mener au détachement de la couche mince par rapport au reste de la plaquette donneuse après la mise an contact.
5. Procédé selon la revendication 4, caractérisé en ce qu'il comprend une étape supplémentaire de préparation de la surface libre de la couche mince (22), après détachement, pour réaliser le dépôt (22').
6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que l'étape de dépôt est réalisée par épitaxie.
7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le premier matériau est un isolant.
8. Procédé selon la revendication 7, caractérisé en ce que le premier matériau est du quartz.
9. Procédé selon la revendication 8, caractérisé en ce que le second matériau est du silicium.
10. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le premier matériau est un semi-conducteur.
11. Procédé selon la revendication 10, caractérisé en ce que le premier matériau est du silicium.
12. Procédé selon la revendication 11 , caractérisé en ce que le second matériau est du germanium.
13. Procédé selon l'une des revendications 1 à 12, caractérisé en ce que ledit traitement thermique est apte à engendrer dans la couche mince transférée (22) un niveau acceptable de défauts liés à la différence entre les coefficients de dilatation thermique des premier et second matériaux.
EP06725289A 2005-03-24 2006-03-23 Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur Withdrawn EP1861873A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0502923A FR2883659B1 (fr) 2005-03-24 2005-03-24 Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
PCT/EP2006/061012 WO2006100301A1 (fr) 2005-03-24 2006-03-23 Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur

Publications (1)

Publication Number Publication Date
EP1861873A1 true EP1861873A1 (fr) 2007-12-05

Family

ID=34955095

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06725289A Withdrawn EP1861873A1 (fr) 2005-03-24 2006-03-23 Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur

Country Status (7)

Country Link
US (1) US7601611B2 (fr)
EP (1) EP1861873A1 (fr)
JP (1) JP5053252B2 (fr)
KR (1) KR100951839B1 (fr)
CN (1) CN101147253B (fr)
FR (1) FR2883659B1 (fr)
WO (1) WO2006100301A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR3079531B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
EP1482548B1 (fr) * 2003-05-26 2016-04-13 Soitec Procédé pour la fabrication de disques de semiconducteur
EP1542275A1 (fr) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. Méthode d'amélioration de la qualité d'une structure hétérogène

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006100301A1 *

Also Published As

Publication number Publication date
JP2008532328A (ja) 2008-08-14
FR2883659A1 (fr) 2006-09-29
WO2006100301A1 (fr) 2006-09-28
CN101147253B (zh) 2011-10-12
KR20070107111A (ko) 2007-11-06
US7601611B2 (en) 2009-10-13
US20060216907A1 (en) 2006-09-28
JP5053252B2 (ja) 2012-10-17
KR100951839B1 (ko) 2010-04-12
FR2883659B1 (fr) 2007-06-22
CN101147253A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
EP1324385B1 (fr) Procédé de report de couches minces semi-conductrices à partir d'une plaquette donneuse.
EP1292975B1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
EP1114446B1 (fr) Procede de realisation d'une membrane mince
EP1570509B1 (fr) Procede de realisation d' une structure complexe par assemblage de structures contraintes
EP2342744B1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
WO2002043112A2 (fr) Procede de fabrication d'un substrat
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
WO1998020543A2 (fr) Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
WO2001011667A1 (fr) Procede de transfert d'une couche mince comportant une etape de surfragilisation
FR2864336A1 (fr) Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2857983A1 (fr) Procede de fabrication d'une couche epitaxiee
FR2767604A1 (fr) Procede de traitement pour le collage moleculaire et le decollage de deux structures
FR2926674A1 (fr) Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2864970A1 (fr) Substrat a support a coefficient de dilatation thermique determine
FR2926672A1 (fr) Procede de fabrication de couches de materiau epitaxie
FR2931293A1 (fr) Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
FR2915625A1 (fr) Procede de transfert d'une couche epitaxiale
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
FR2938118A1 (fr) Procede de fabrication d'un empilement de couches minces semi-conductrices
WO2006100301A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
EP2023380A1 (fr) Procédé et installation pour la fracture d'un substrat composite selon un plan de fragilisation
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070927

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: CAYREFOURCQ, IAN

Inventor name: GHYSELEN, BRUNO

Inventor name: LETERTRE, FABRICE

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090318

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SOITEC

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131001