EP0660042B1

EP0660042B1 - Circuit for coupling live electrical lines with a microprocessor

Info

Publication number: EP0660042B1
Application number: EP93810908A
Authority: EP
Inventors: Mirko Bulinsky
Original assignee: Landis and Gyr Technology Innovation AG
Current assignee: Electrowatt Technology Innovation AG
Priority date: 1993-12-24
Filing date: 1993-12-24
Publication date: 1995-08-02
Anticipated expiration: 2013-12-24
Also published as: EP0660042A1; DE59300430D1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Kopplung von spannungsführenden, insbesondere netzspannungsführenden Leitungen mit einem Mikroprozessor, wobei die Schaltzustände von in spannungsführenden Meldeleitungen angeordneten ersten Schalteinrichtungen über ein Interface dem Mikroprozessor Zugeführt werden.The invention relates to a circuit arrangement for coupling live, in particular live, lines to a microprocessor, the switching states of first switching devices arranged in live signal lines being supplied to the microprocessor via an interface.

Derartige Schaltungsanordnungen werden beispielsweise für die Steuerung und Überwachung des Ölbrenners und der Zündeinrichtung von Ölfeuerungen verwendet, wobei der Mikroprozessor die über netzspannungsführende Meldeleitungen zugeführten Informationen auswertet und die entsprechenden Befehle zurücksendet.Circuit arrangements of this type are used, for example, for the control and monitoring of the oil burner and the ignition device of oil firing systems, the microprocessor evaluating the information supplied via line voltage-carrying signal lines and sending the corresponding commands back.

Aus der DE-PS 30 44 047 ist eine Steuereinrichtung für Ölbrenner bekannt, bei welcher Informationen über die Schaltzustände von Relais- und Sensorkontakten mittels Verstärker in einen Mikroprozessor übertragen werden. Hierbei ist jeder Verstärker ausgangsseitig mit einem Eingang des Mikroprozessors verbunden, so dass dieser eine der Anzahl Verstärker entsprechende Anzahl Eingänge aufweisen muss. Der Einsatz von relativ vielen Verstärkern für die Informationsübertragung verursacht hohe Kosten, die, da die meisten Verstärker über Optokoppler am Mikroprozessor angeschlossen sind, dadurch noch vergrössert werden. Da für die Abfrage der Meldekontakte ein minimaler Strom erforderlich ist, muss bei dieser Art der Informationsübertragung mit erhöhter Verlustleistung gerechnet werden.From DE-PS 30 44 047 a control device for oil burners is known, in which information about the switching states of relay and sensor contacts is transmitted to a microprocessor by means of an amplifier. Each amplifier is connected on the output side to an input of the microprocessor, so that the microprocessor must have a number of inputs corresponding to the number of amplifiers. The use of a relatively large number of amplifiers for the transmission of information causes high costs which, since most of the amplifiers are connected to the microprocessor via optocouplers, further increase them. Since a minimum current is required to query the signaling contacts, increased power loss must be expected with this type of information transmission.

Bei einer aus der DE-OS 41 37 204 bekannten Anordnung zur Überwachung von Wechselstromschaltern, sind netzspannungsführende Leitungen über Optokoppler mit einer Abfrageeinheit eines Wechselspannungsdetektors verbunden. Die Leitungen sind hierbei über je einen Tiefpass, der aus einem Widerstand und einem mit diesem in Reihe geschalteten Kondensator besteht, an den Optokoppler angeschlossen. Über die Leitungen werden die Schaltzustände der Wechselstromschalter abgefragt und gespeichert. In einer der Abfrageeinheit nachgeschalteten Auswerteeinheit werden die Schaltzustände mit einem Sollzustand - offen oder geschlossen - verglichen und danach ein Schalterzustandssignal gebildet, das mindestens eine Information - Fehler oder kein Fehler - gesamthaft für alle vorkommenden Wechselstromschalter enthält. Bei zunehmender Anzahl Wechselstromschalter und zunehmender Anzahl der für die Übertragung der Schaltzustände erforderlichen diskreten Bauelemente und Optokoppler können ziemlich hohe Kosten entstehen. Auch die bei der Informationsübertragung auftretende Verlustleistung kann je nach Anzahl der abzufragenden Wechselstromschalter relativ hoch sein.In an arrangement known from DE-OS 41 37 204 for monitoring AC switches, mains voltage-carrying lines are connected to an interrogation unit of an AC voltage detector via optocouplers. The lines are each connected to the optocoupler via a low-pass filter, which consists of a resistor and a capacitor connected in series with it. The switching states of the AC switches are queried and saved via the lines. In an evaluation unit connected downstream of the interrogation unit, the switching states are compared with a target state - open or closed - and then a switch state signal is formed, which contains at least one piece of information - error or no error - in total for all AC switches that occur. With an increasing number of AC switches and an increasing number of discrete components and optocouplers required for the transmission of the switching states, quite high costs can arise. Depending on the number of AC switches to be queried, the power loss that occurs during the information transmission can also be relatively high.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art vorzuschlagen, das bei minimaler Verlustleistung zuverlässig und sicher arbeitet.The invention has for its object a circuit arrangement to propose of the type mentioned at the outset which works reliably and safely with minimal power loss.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichnete Erfindung gelöst. Hierbei sind in den Meldeleitungen in Reihe mit den ersten Schalteinrichtungen geschaltete zweite Schalteinrichtungen vorgesehen, die zum Zwecke der Abfrage der Schaltzustände der ersten Schalteinrichtungen zeitlich nacheinander in einen leitenden Zustand geschaltet werden. Bei Auftreten einer positiven Halbwelle einer zugeführten Wechselspannung und geschlossener erster und zweiter Schalteinrichtung fliesst ein Strom über eine allen Meldeleitungen gemeinsame Leitung, ein Lastelement und, fakultativ, eine Zenerdiode an einen Masseanschluss. Eine Spannung der gemeinsamen Leitung und eine von dieser abhängige Spannung einer Stromversorgungsschaltung werden je mit einer Referenzspannung verglichen. Dabei wird ein Impuls erzeugt, der den EIN-Zustand der momentan abgefragten Meldeleitung charakterisiert, und der dem Mikroprozessor zugeführt wird.This object is achieved by the invention characterized in claim 1. In this case, second switching devices connected in series with the first switching devices are provided in the signaling lines, which are switched sequentially into a conductive state for the purpose of querying the switching states of the first switching devices. When a positive half-wave of an AC voltage is supplied and the first and second switching devices are closed, a current flows via a line common to all the signal lines, a load element and, optionally, a Zener diode to a ground connection. A voltage of the common line and a voltage of a power supply circuit dependent thereon are each compared with a reference voltage. A pulse is generated which characterizes the ON state of the currently queried signal line and which is fed to the microprocessor.

Mit der Erfindung werden folgende Vorteile erzielt:

Da die Meldeleitungen zeitlich nacheinander abgefragt werden, ist nur ein einziges Lastelement erforderlich, so dass Kosten gespart werden und die Verlustleistung verringert wird.
Dank der mittels des Lastelementes erreichten niederohmigen Abfrage der ersten Schalteinrichtung ist sicher gestellt; dass bei offener erster Schalteinrichtung kein durch kapazitive Kopplung verursachtes Falschsignal gemeldet wird.
Durch Unterbruch oder Kurzschluss des Lastelementes kann kein Signal logisch "1" (Meldeleitung "EIN") vorgetäuscht werden, womit eine zweite parallel angeordnete Auswerteeinheit zur Erzielung einer Redundanz ohne Einbusse an Sicherheit weggelassen werden kann.
Durch die Verwendung einer in Reihe mit dem Lastelement geschalteten Zenerdiode in Zusammenhang mit der floatenden Speisung der integrierten Schaltung können Niederspannungs-Fet's für die Abfrage der Meldeleitungen eingesetzt werden, wodurch weitere Kosten gespart werden können.
An den Meldeleitungen können beliebige Netzphasen angeschlossen werden, wobei eine falsche Verdrahtung (Vertauschen der Phase mit Null) zu keinerlei Problemen führt.
Mittels eines zusätzlichen Schalt-Fet's pro Meldeleitung kann die Schaltung in einfacher Weise auf Fehler überprüft werden.
Durch das vorgeschlagene Verfahren ergibt sich, dass unabhängig von der Anzahl Meldeleitungen nur ein Optokoppler pro Datenrichtung für die Informationsübertragung erforderlich ist.
Die erfindungsgemässe Schaltungsanordnung ermöglicht, dass ein Interface in Form einer Niedrigspannung benötigenden integrierten Schaltung verwendet werden kann.

The following advantages are achieved with the invention:

Since the message lines are queried one after the other in time, only a single load element is required, so that costs are saved and the power loss is reduced.
Thanks to the low-resistance interrogation of the first switching device achieved by means of the load element, this is ensured; that no false signal caused by capacitive coupling is reported when the first switching device is open.
By interrupting or short-circuiting the load element, no signal can be simulated logically "1" (signal line "ON"), with which a second evaluation unit arranged in parallel can be omitted to achieve redundancy without loss of safety.
By using a Zener diode connected in series with the load element in connection with the floating supply of the integrated circuit, low-voltage fet's can be used to query the signal lines, which can save further costs.
Any network phases can be connected to the signal lines, whereby incorrect wiring (swapping the phase with zero) does not lead to any problems.
The circuit can be checked for errors in a simple manner by means of an additional switching fet per signal line.
The proposed method results in that, regardless of the number of signaling lines, only one optocoupler per data direction for the information transmission is required.
The circuit arrangement according to the invention enables an interface in the form of an integrated circuit requiring low voltage to be used.

Im folgenden wird die Erfindung anhand mehrerer auf der Zeichnung dargestellter Ausführungsbeispiele näher erläutert.The invention is explained in more detail below with reference to several exemplary embodiments shown in the drawing.

Es zeigen:

Fig. 1: ein Blockschema der erfindungsgemässen Schaltungsanordnung,
Fig. 2: ein Schaltschema der Schaltungsanordnung,
Fig. 3: ein Spannungs-Zeitdiagramm der Schaltungsanordnung,
Fig. 3b: ein weiteres Spannungs-Zeitdiagramm der Schaltungsanordnung,
Fig. 4: ein Schaltschema der Schaltungsanordnung in einer durch eine Prüfschaltung ergänzten Ausführung und
Fig. 5: ein Blockschema eines Interface der Schaltungsanordnung.

Show it:

Fig. 1: 2 shows a block diagram of the circuit arrangement according to the invention,
Fig. 2: a circuit diagram of the circuit arrangement,
Fig. 3: 2 shows a voltage-time diagram of the circuit arrangement,
Fig. 3b: another voltage-time diagram of the circuit arrangement,
Fig. 4: a circuit diagram of the circuit arrangement in a version supplemented by a test circuit and
Fig. 5: a block diagram of an interface of the circuit arrangement.

In der Fig. 1 sind mit ML Meldeleitungen bezeichnet, die einerseits an einer Phase P eines Wechselstromnetzes und andererseits an einem Interface KRA in Form einer integrierten Schaltung angeschlossen sind. In den Meldeleitungen ML sind erste Schalteinrichtungen 1 in Form von Relais- oder Sensorkontakten, sowie mit diesen in Reihe geschaltete zweite Schalteinrichtungen 2 vorgesehen, die nachfolgend anhand der Fig. 2 näher beschrieben werden. Zwei der ersten Schalteinrichtungen 1 in der Fig.1 dienen als Sensor- oder Meldekontakte, wie sie beispielsweise mit Bimetallschaltern verwirklichbar sind, während eine weitere erste Schalteinrichtung 1 zur Betätigung einer Last L dient, die gegen die Masse M des Wechselstromnetzes angeschlossen ist. Eine Stromversorgungsschaltung 3 ist mit der Phase P des Wechselstromnetzes und der integrierten Schaltung KRA verbunden. Die Meldeleitungen ML sind über die zweiten Schalteinrichtungen 2 an einer gemeisamen Leitung fvl angeschlossen, die mit der Stromversorgungsschaltung 3, der integrierten Schaltung KRA und, wie nachstehend näher anhand der Fig. 2 beschrieben, mit Masse verbunden ist. Mit 4 ist ein Mikroprozessor bezeichnet, der über zwei Optokoppler 5, 6 mit der integrierten Schaltung KRA in Verbindung steht, wobei die Optokoppler 5, 6 entgegengesetzten Signal-Übertragungsrichtungen zugeordnet sind.In FIG. 1, ML indicates signal lines which are connected on the one hand to a phase P of an AC network and on the other hand to an interface KRA in the form of an integrated circuit. First switching devices 1 in the form of relay or sensor contacts, as well as second switching devices 2 connected in series therewith, are provided in the signaling lines ML and are described in more detail below with reference to FIG. 2. Two of the first switching devices 1 in FIG. 1 serve as sensor or signaling contacts, as can be implemented, for example, with bimetal switches, while a further first switching device 1 serves to actuate a load L, which is connected to the ground M of the AC network. A power supply circuit 3 is connected to phase P of the AC network and the integrated circuit KRA. The signal lines ML are connected via the second switching devices 2 to a common line fvl which is connected to the power supply circuit 3, the integrated circuit KRA and, as described in more detail below with reference to FIG. 2, to ground. 4 denotes a microprocessor which is connected to the integrated circuit KRA via two optocouplers 5, 6, the optocouplers 5, 6 being assigned opposite signal transmission directions.

Gemäss Fig. 2 sind die in den Meldeleitungen ML vorgesehenen zweiten Schalteinrichtungen 2 Niederspannungs-Schalt-Fet's, wobei die Drainelektroden mit den betreffenden Meldeleitungen, die Sourceelektroden mit der allen Meldeleitungen gemeinsamen Leitung fvl und die Gateelektroden mit zugeordneten Ausgängen der integrierten Schaltung KRA verbunden sind. In den Meldeleitungen ML sind zwischen den ersten Schalteinrichtungen 1 (Fig. 1) und den zweiten Schalteinrichtungen 2 Gleichrichterdioden 7 angeordnet. Die gemeinsame Leitung fvl steht einerseits über ein Lastelement Ld und mit Vorteil eine Zenerdiode HVZ mit dem Masseanschluss M und andererseits mit einem ersten Anschluss vss der integrierten Schaltung KRA in Verbindung. Die Zenerspannung der Zenerdiode HVZ ist entsprechend dem Spitzenwert der Spannung der Phase P so gross gewählt, dass als zweite Schalteinrichtungen 2 Niederspannungs-Fet's verwendbar sind. Das Lastelement Ld kann ein ohmscher Widerstand sein, dessen Wert so bemessen ist, dass der Spitzenwert des durch das Lastelement Ld fliessenden Stromes im Bereich des gewünschten Belastungsstromes für die ersten Schalteinrichtungen 1 liegt. Die Stromversorgungsschaltung 3 weist eine mit der Anode an der Phase P des Wechselstromnetzes angeschlossene Diode 8 auf, die mit einem Widerstand 9 in Reihe geschaltet ist. Der Widerstand 9 ist mit der Kathode einer weiteren Zenerdiode 10 und einem zweiten Anschluss vdd der integrierten Schaltung KRA verbunden. Parallel zur weiteren Zenerdiode 10 ist ein Kondensator 11 geschaltet. Die Anode der Zenerdiode 10 ist an der gemeinsamen Leitung fvl und dem Anschluss vss angeschlossen, wobei der Anschluss vss den Minuspol und der Anschluss vdd den Pluspol der Stromversorgungsschaltung 3 darstellt. Als Stromversorgungsschaltung 3 könnte auch eine Batterie dienen. Mit 12 ist ein Referenzspannungs-Schaltkreis bezeichnet, der eine Parallelschaltung aufweist, in deren einem Zweig ein erster Widerstand 13 und deren anderem Zweig eine Diode 14 und ein Kondensator 15 angeordnet sind. An der Verbindung zwischen der Diode 14 und dem Kondensator 15 ist ein zweiter Widerstand 16 angeschlossen, der mit einem Eingang der integrierten Schaltung KRA verbunden ist. Die Parallelschaltung steht einerseits über einen dritten Widerstand 17 mit der Phase P des Wechselstromnetzes und andererseits mit dem Masseanschluss M in Verbindung.According to FIG. 2, the second switching devices provided in the signaling lines ML are 2 low-voltage switching fet's, the drain electrodes with the relevant signaling lines, the source electrodes with the line fvl and common to all the signaling lines the gate electrodes are connected to associated outputs of the integrated circuit KRA. Rectifier diodes 7 are arranged in the signaling lines ML between the first switching devices 1 (FIG. 1) and the second switching devices 2. The common line fvl is connected on the one hand via a load element Ld and advantageously a Zener diode HVZ to the ground connection M and on the other hand to a first connection vss of the integrated circuit KRA. The Zener voltage of the Zener diode HVZ is chosen so large in accordance with the peak value of the voltage of the phase P that 2 low-voltage fet's can be used as second switching devices. The load element Ld can be an ohmic resistance, the value of which is dimensioned such that the peak value of the current flowing through the load element Ld is in the range of the desired load current for the first switching devices 1. The power supply circuit 3 has a diode 8 which is connected to the anode at the phase P of the AC network and which is connected in series with a resistor 9. The resistor 9 is connected to the cathode of a further Zener diode 10 and a second connection vdd of the integrated circuit KRA. A capacitor 11 is connected in parallel with the further Zener diode 10. The anode of the Zener diode 10 is connected to the common line fvl and the connection vss, the connection vss representing the negative pole and the connection vdd the positive pole of the power supply circuit 3. A battery could also serve as the power supply circuit 3. Reference numeral 12 designates a reference voltage circuit which has a parallel connection, in the one branch of which a first resistor 13 and the other branch of which a diode 14 and a capacitor 15 are arranged. A second resistor 16 is connected to the connection between the diode 14 and the capacitor 15 and is connected to an input of the integrated circuit KRA. The parallel connection is connected on the one hand via a third resistor 17 to the phase P of the AC network and on the other hand to the ground connection M.

Eine innerhalb der integrierten Schaltung KRA angeordnete Vergleichsschaltung 20 besteht aus zwei in Reihe geschalteten Dioden 21, 22. Die Kathode der einen Diode 21 und die Anode der anderen Diode 22 sind über einen Knotenpunkt 23 mit dem zweiten Widerstand 16 des Referenzspannungs-Schaltkreises 12 verbunden. Die Anode der einen Diode 21 steht über den Anschluss vss mit der gemeinsamen Leitung fvl und dem Minuspol der Stromversorgungsschaltung 3 und die Kathode der anderen Diode 22 über den Anschluss vdd mit dem Pluspol der Stromversorgungsschaltung 3 in Verbindung. Wie nachstehend näher erläutert, werden mittels der Vergleichsschaltung 20 Impulse DI erzeugt, die am Knotenpunkt 23 auftreten und die dem Mikroprozessor 4 zugeführt werden. Mit 24 sind innerhalb der integrierten Schaltung KRA angeordnete Puffer bezeichnet, die ausgangsseitig über die zugeordneten Ausgänge der integrierten Schaltung KRA mit den Gateelektroden der zweiten Schalteinrichtungen 2 verbunden sind. Wie nachstehend anhand der Fig. 5 näher beschrieben, stehen die Eingänge der Puffer 24 beispielsweise mit einem Ringzähler in Verbindung, so dass die zweiten Schalteinrichtungen 2 zeitlich nacheinander in einen leitenden Zustand geschaltet werden können.A comparison circuit 20 arranged within the integrated circuit KRA consists of two diodes 21, 22 connected in series. The cathode of one diode 21 and the anode of the other diode 22 are connected via a node 23 to the second resistor 16 of the reference voltage circuit 12. The anode of one diode 21 is connected to the common line fvl and the negative pole of the power supply circuit 3 via the connection vss, and the cathode of the other diode 22 is connected to the positive pole of the power supply circuit 3 via the connection vdd. As explained in more detail below, 20 pulses DI are generated by means of the comparison circuit, which occur at the node 23 and which are supplied to the microprocessor 4. 24 denotes buffers arranged within the integrated circuit KRA, which are connected on the output side to the gate electrodes of the second switching devices 2 via the assigned outputs of the integrated circuit KRA. As described in more detail below with reference to FIG. 5, the inputs of the buffers 24 are, for example, with a ring counter Connection so that the second switching devices 2 can be switched into a conductive state one after the other in time.

In der Fig. 3a bedeuten:

U: Die an einer Meldeleitung (Fig. 2) liegende Wechselspannung, wobei nur die positiven Halbwellen dargestellt sind, und wobei beispielsweise die erste Halbwelle H1 bei einem später genauer zu definierenden Schaltzustand "AUS" und die zweite Halbwelle H2 bei einem Schaltzustand "EIN" einer Meldeleitung ML dargestellt ist.
Vz: Die Zenerspannung der Zenerdiode HVZ.
Vs: Die am Anschluss vss auftretende Spannung der gemeinsamen Leitung fvl.
Vd: Die am Anschluss vdd auftretende Spannung der Stromversorgungsschaltung 3.
Ve: Die vom Referenzspannungs-Schaltkreis 12 erzeugte Referenzspannung.
uLd: Der über dem Lastelement Ld auftretende Spannungsabfall.

3a:

U: The AC voltage on a signal line (FIG. 2), only the positive half-waves being shown, and for example the first half-wave H1 in a switching state "OFF" to be defined later in more detail and the second half-wave H2 in a switching state "ON" of a signal line ML is shown.
Vz: The Zener voltage of the Zener diode HVZ.
Vs: The voltage of the common line fvl occurring at the connection vss.
Vd: The voltage of the power supply circuit 3 occurring at the connection vdd.
Ve: The reference voltage generated by the reference voltage circuit 12.
uLd: The voltage drop across the load element Ld.

In der Fig. 3b ist mit Us eine am Knotenpunkt 23 der Vergleichsschaltung 20 auftretende Spannung bezeichnet, deren oberer Pegel der Spannung Vd und deren unterer Pegel der Spannung Vs entspricht. Die beiden Pegel sind Pegel eines Impulses DI, der im Bereiche einer positiven Halbwelle beim Schaltzustand "EIN" einer Meldeleitung ML auftritt.In FIG. 3b, Us denotes a voltage occurring at the node 23 of the comparison circuit 20, the upper level of which corresponds to the voltage Vd and the lower level of which corresponds to the voltage Vs. The two levels are levels of a pulse DI which occurs in the region of a positive half-wave when the switching state "ON" of a signal line ML.

Wie aus der Fig. 4 ersichtlich ist, können den Meldeleitungen ML weitere Schalteinrichtungen 25 in Form von Schalt-Fet's zugeordnet sein. Hierbei sind die Drainelektroden mit einer Gleichspannungsquelle G und die Sourceelektroden über Dioden 26 mit den Drainelektroden der zweiten Schalteinrichtungen 2 verbunden. Die Gateelektroden der weiteren Schalteinrichtungen 25 sind an den Ausgängen von weiteren Puffern 27 angeschlossen, die innerhalb der integrierten Schaltung KRA angeordnet sind, und deren weitere Verbindungen nachstehend anhand der Fig. 5 näher beschrieben werden.As can be seen from FIG. 4, the switching lines ML can be assigned further switching devices 25 in the form of switching fet's. Here, the drain electrodes are connected to a DC voltage source G and the source electrodes via diodes 26 to the drain electrodes of the second switching devices 2. The gate electrodes of the further switching devices 25 are connected to the outputs of further buffers 27 which are arranged within the integrated circuit KRA and whose further connections are described in more detail below with reference to FIG. 5.

In der Fig. 5 ist mit 30 ein Filter bezeichnet, das eingangsseitig mit der Vergleichsschaltung 20 (Knotenpunkt 23, Fig. 2) und ausgangsseitig mit einem Multiplexer 31 verbunden ist. Der Multiplexer 31 ist über parallele Ausgänge an einem Register 32 angeschlossen und über parallele Eingänge mit Ausgängen eines Ringzählers 33 verbunden. Die Ausgänge des Ringzählers 33 stehen, wie vorstehend bereits erwähnt, mit den Eingängen der Puffer 24 in Verbindung. Ein serieller Ausgang des Registers 32 ist mit einem Interface-Kontroller 34 verbunden, der ausgangsseitig über den einen Optokoppler 5 mit dem Mikroprozessor 4 (Fig. 1) in Verbindung steht. Der Interface-Kontroller 34 ist weiterhin eingangsseitig über den anderen Optokoppler 6 mit dem Mikroprozessor 4 und über weitere Ausgänge mit den Eingängen der weiteren Puffer 27 verbunden.5, 30 denotes a filter which is connected on the input side to the comparison circuit 20 (node 23, FIG. 2) and on the output side to a multiplexer 31. The multiplexer 31 is connected to a register 32 via parallel outputs and connected to the outputs of a ring counter 33 via parallel inputs. As already mentioned above, the outputs of the ring counter 33 are connected to the inputs of the buffers 24. A serial output of the register 32 is connected to an interface controller 34, which on the output side is connected to the microprocessor 4 (FIG. 1) via the one optocoupler 5. The interface controller 34 is also on the input side via the other optocoupler 6 with the microprocessor 4 and via further outputs with the Inputs of the other buffers 27 connected.

Die vorstehend beschriebene Schaltungsanordnung arbeitet wie folgt:
Die zweiten Schalteinrichtungen 2 werden mittels der vom Ringzähler 33 angesteuerten Puffer 24 zwecks Abfrage der Schaltzustände der ersten Schalteinrichtungen 1 zeitlich nacheinander in einen leitenden Zustand geschaltet. Bei geschlossener erster Schalteinrichtung 1 einer Meldeleitung ML und auftretender positiver Halbwelle der angelegten Wechselspannung U (Fig. 3a) fliesst ein Strom über die betreffende zweite Schalteinrichtung 2, die gemeinsame Leitung fvl, das Lastelement Ld und die Zenerdiode HVZ an den Masseanschluss M. Der hierbei am Lastelement Ld auftretende Spannungsabfall uLd wird zur Zenerspannung Vz der Zenerdiode HVZ addiert, wodurch die am Anschluss vss auftretende Spannung Vs der gemeinsamen Leitung fvl die Zenerspannung Vz übersteigt und im Bereiche der positiven Halbwelle (H2, Fig. 3a) sinusförmig verläuft. Da die gemeinsame Leitung fvl mit der Anode der Zenerdiode 10 der Stromversorgungsschaltung 3 verbunden ist, verändert sich die am Anschluss vdd anliegende Spannung Vd in gleicher Weise um den Spannungsabfall uLd, so dass sie im Bereiche der positiven Halbwelle ebenfalls sinusförmig verläuft. Auf diese Weise bleibt die an den Anschlüssen vss, vdd auftretende Spannungsdifferenz unabhängig von den floatenden Spannungen Vs und Vd konstant. Solange nun die Spannung Vd am Anschluss vdd kleiner als die Referenzspannung Ve ist, ist die andere Diode 22 der Vergleichsschaltung 20 (Fig. 2) leitend und am Knotenpunkt 23 tritt der obere Pegel der Spannung Us auf (Fig. 3b). Wenn die Spannung Vs am Anschluss vss grösser als die Referenzspannung Ve wird, wird die eine Diode 21 leitend, so dass am Knotenpunkt 23 der untere Pegel der Spannung Us erscheint (Fig. 2, Fig. 3a, 3b). Nach Verschwinden der positiven Halbwelle H2 sinkt die Spannung Vd wieder unter die Referenzspannung Ve und die Spannung Vs auf das Potential der Zenerspannung Vz ab. Die aus den beiden Pegeln der Spannung Us am Knotenpunkt 23 derart gebildeten Impulse DI werden über das Filter 30, den Multiplexer 31, das Register 32, den Interface-Kontroller 34 und den einen Optokoppler 5 dem Mikroprozessor 4 zugeführt, wobei sie als logisch "1" (Meldeleitung ML bzw. Schaltzustand "EIN") interpretiert werden. Hierbei ist durch die Schaltungsanordnung gewährleistet, dass bei Unterbruch oder Kurzschluss des Lastelementes Ld kein Signal logisch "1" erzeugt werden kann, so dass sicherheitstechnische Anforderungen auf einfache Weise erfüllt sind. Die Übertragung der Impulse DI erfolgt vorzugsweise synchron, zu welchem Zweck ein Taktsignal über den anderen Optokoppler 6 zugeführt wird.The circuit arrangement described above works as follows:
The second switching devices 2 are successively switched into a conductive state by the buffers 24 activated by the ring counter 33 in order to query the switching states of the first switching devices 1. When the first switching device 1 of a signal line ML is closed and the positive half-wave of the applied AC voltage U (FIG. 3a) occurs, a current flows via the relevant second switching device 2, the common line fvl, the load element Ld and the Zener diode HVZ to the ground connection M. This The voltage drop uLd occurring at the load element Ld is added to the Zener voltage Vz of the Zener diode HVZ, as a result of which the voltage Vs of the common line fvl occurring at the connection vss exceeds the Zener voltage Vz and runs sinusoidally in the region of the positive half-wave (H2, FIG. 3a). Since the common line fvl is connected to the anode of the zener diode 10 of the power supply circuit 3, the voltage Vd present at the connection vdd changes in the same way by the voltage drop uLd, so that it also runs sinusoidally in the region of the positive half-wave. In this way, the voltage difference occurring at the connections vss, vdd remains constant regardless of the floating voltages Vs and Vd. As long as the voltage Vd at the connection vdd is less than the reference voltage Ve, the other diode 22 of the comparison circuit 20 (FIG. 2) is conductive and the upper level of the voltage Us occurs at node 23 (FIG. 3b). If the voltage Vs at the connection vss becomes greater than the reference voltage Ve, the one diode 21 becomes conductive, so that the lower level of the voltage Us appears at the node 23 (FIGS. 2, 3a, 3b). After the positive half-wave H2 disappears, the voltage Vd drops again below the reference voltage Ve and the voltage Vs to the potential of the Zener voltage Vz. The pulses DI thus formed from the two levels of the voltage Us at the node 23 are fed to the microprocessor 4 via the filter 30, the multiplexer 31, the register 32, the interface controller 34 and the one optocoupler 5, whereby they are logic "1 "(Signal line ML or switching state" ON ") can be interpreted. In this case, the circuit arrangement ensures that if the load element Ld is interrupted or short-circuited, no logic "1" signal can be generated, so that safety requirements are easily met. The pulses DI are preferably transmitted synchronously, for which purpose a clock signal is supplied via the other optocoupler 6.

Bei geschlossener erster Schalteinrichtung 1 und einem Kurzschluss der zugeordneten zweiten Schalteinrichtung 2 fliesst dauernd ein Strom über das Lastelement Ld und die Auswerteeinheit detektiert für alle Meldeleitungen ML einen Zustand logisch "1". Dieser Fehler ist leicht erkennbar, wenn periodisch eine Abfrage erfolgt, während der alle Schalteinrichtungen 2 offen sind. Ist weiter eine Meldeleitung ohne erste Schalteinrichtung 1 direkt an der Phase P des Wechselstromnetzes angeschlossen, so erzeugt deren Abfrage immer ein Signal logisch "1". Mit diesen beiden Massnahmen ist die richtige Arbeitsweise der ganzen Signalverarbeitungskette überprüfbar.When the first switching device 1 is closed and the associated second switching device 2 is short-circuited, a current flows continuously across the load element Ld and the evaluation unit detects a state of logic “1” for all signaling lines ML. This error is easily recognizable if a periodic query takes place during which all switching devices 2 are open. If a signal line without a first switching device 1 is also connected directly to phase P of the AC network, its query always generates a logic "1" signal. With these two measures, the correct functioning of the entire signal processing chain can be checked.

Bei einer weiterentwickelten Schaltungsanordnung mit der Prüfschaltung (Fig. 4) werden zum Zweck der Prüfung einer der zweiten Schalteinrichtungen 2 und der nachfolgenden Signalverarbeitung zuerst alle zweiten Schalteinrichtungen 2 ausgeschaltet und mittels der zugeordneten weiteren Schalteinrichtung 25 ein Prüfsignal auf die betreffende Meldeleitung gegeben. Hierbei sollten als Ergebnis die Pegel aller Meldeleitungen ML logisch "0" sein. Danach wird die zu prüfende zweite Schalteinrichtung 2 eingeschaltet und wiederum ein Prüfsignal auf diese Meldeleitung gegeben, wobei als Ergebnis der Pegel dieser Meldeleitung logisch "1" und die Pegel der übrigen Meldeleitungen logisch "0" sein sollten. Wegen der von der Gleichspannungsquelle G (Fig. 4) gelieferten Spannung sind die Prüfpegel logisch "1" in eindeutiger Weise von den Pegeln logisch "1" der übrigen Signale der Schaltungsanordnung unterscheidbar. Der vorstehend beschriebene Prüfzyklus kann beispielsweise mittels eines Programmes vom Mikroprozessor 4 durchgeführt werden. Die Prüfung der Schalteinrichtungen 2 kann unabhängig davon erfolgen, ob die ersten Schalteinrichtungen 1 ein- oder ausgeschaltet sind. Diese Art der Prüfung genügt höheren Sicherheitsanforderungen als die vorstehend erwähnte.In a further developed circuit arrangement with the test circuit (FIG. 4), for the purpose of testing one of the second switching devices 2 and the subsequent signal processing, all second switching devices 2 are first switched off and a test signal is given to the relevant signaling line by means of the assigned further switching device 25. As a result, the level of all message lines ML should be logic "0". The second switching device 2 to be tested is then switched on and a test signal is again applied to this signal line, the result of which should be the level of this signal line logic "1" and the level of the other signal lines logic "0". Because of the voltage supplied by the DC voltage source G (FIG. 4), the test levels logic "1" can be clearly distinguished from the levels logic "1" of the other signals of the circuit arrangement. The test cycle described above can be carried out, for example, by means of a program from the microprocessor 4. The switching devices 2 can be checked regardless of whether the first switching devices 1 are switched on or off. This type of test meets higher security requirements than the one mentioned above.

Anstelle der in den Fig. 1, 2 und 4 dargestellten Anzahl Meldeleitungen kann die Schaltungsanordnung auch mit einer grösseren oder kleineren Anzahl ausgeführt werden. Bei einer beispielsweise für zehn Meldeleitungen eingerichteten integrierten Schaltung KRA und Schaltungsanordnungen mit einer grösseren Anzahl Meldeleitungen können mehrere integrierte Schaltungen KRA in Kaskade geschaltet werden.Instead of the number of signal lines shown in FIGS. 1, 2 and 4, the circuit arrangement can also be designed with a larger or smaller number. With an integrated circuit KRA set up, for example, for ten signaling lines and circuit arrangements with a larger number of signaling lines, several integrated circuits KRA can be cascaded.

Anstatt in Form einer integrierten Schaltung, kann das Interface KRA auch in konventioneller Art aus einzelnen Bauelementen gebildet werden. Hierbei können jedoch die aus rationeller Fertigung, insbesondere bei grösseren Stückzahlen, erzielbaren Vorteile nicht erreicht werden.Instead of in the form of an integrated circuit, the KRA interface can also be formed in a conventional manner from individual components. However, the advantages that can be achieved from rational production, in particular in the case of larger quantities, cannot be achieved here.

Claims

A circuit arrangement for coupling live electric lines to a microprocessor (4) having an interface (KRA) which is connected to live call lines (ML) and to the microprocessor (4), wherein disposed in the live call lines (ML) are first switch devices (1) whose switching conditions are fed to the microprocessor (4), characterised in that the interface (KRA) has a comparison circuit (20), that second switch devices (2) are disposed in the call lines (ML) in series with the first switch devices (1), that the call lines (ML) are connected by way of the second switch devices (2) to a common line (fvl) which is connected on the one hand by way of a load element (Ld) to an earth connection (M) and on the other hand to a first terminal (vss) of the comparison circuit (20), that there is a current supply circuit (3) which is connected with a negative pole to the first terminal (vss) and with a positive pole to a second terminal (vdd) of the comparison circuit (20), that there is a reference voltage circuit (12) which can be connected to a phase (P) of the ac system and is connected to the earth connection (M) and the comparison circuit (20) to supply a reference voltage to the comparison circuit, and that for the purposes of interrogating the switching condition of the first switch devices (1) the second switch devices (2) are switched into a conducting condition in succession in respect of time so that when the first and second switch devices (1, 2) are closed and a positive half-wave occurs in an ac voltage on the call lines a current flows from the phase (P) to the earth connection (M) by way of the common line (fvl) and by way of the load element (Ld), wherein as a result of the voltage drop (uLd) across the load element (Ld) the voltage (Vs) at the negative terminal of the current supply circuit (3) and the voltage (Vd) at the positive terminal thereof are increased by the voltage drop (uLd), that the voltage (Vs) at the negative pole and the voltage (Vd) at the positive pole are compared by means of the comparison circuit (20) to the reference voltage, wherein upon the occurrence of a positive half-wave and the voltage drop (uLd) pulses (DI) are generated which characterise the switching condition 'ON' of the instantaneously interrogated call line (ML) and which are transmitted into the microprocessor (4).
A circuit arrangement according to claim 1 characterised in that the voltage (Vs) at the negative pole of the current supply circuit (3) and the voltage (Vd) at the positive pole thereof are connected by way of a respective diode (21, 22) in relation to the reference voltage (Ve), that an upper level of a further voltage (Us) occurs at a node point (23) when the voltage (Vd) at the positive pole of the current supply circuit (3) is lower than the reference voltage (Ve), that upon a positive half-wave a lower level of the further voltage (Us) occurs at the node point (23) when the voltage (Vs) at the negative pole is higher than the reference voltage (Ve), and that the upper and lower levels of the further voltage (Us) are levels of the pulse (DI).
A circuit arrangement according to claim 1 or claim 2 characterised in that the current supply circuit (3) can be fed from the phase (P) of the ac system, for which purpose it comprises the series circuit of a diode (8), a resistor (9) and a Zener diode (10), in relation to which a capacitor (11) is connected in parallel, the anode and the cathode of the Zener diode (10) forming the negative and positive poles respectively of the current supply circuit (3).
A circuit arrangement according to one of claims 1 to 3 characterised in that a further Zener diode (HVZ) is connected in series with the load element (Ld) and that the second switch devices (2) are low-voltage switching FETs.
A circuit arrangement according to claim 4 characterised in that the drain electrodes of the low-voltage switching FETs (2) are connected to the associated call lines (ML), the source electrodes are connected to the line (fvl) which is common to all call lines (ML), and the gate electrodes are connected to outputs of buffers (24).
A circuit arrangement according to claim 5 characterised in that the inputs of the buffers (24) are connected to a ring counter so that the low-voltage switching FETs (2) can be switched into a conducting condition in succession in respect of time.
A circuit arrangement according to one of claims 1 to 6 characterised in that further switch devices (25) in the form of switching FETs are associated with the call lines (ML), wherein the drain electrodes are connected to a dc voltage source (G), the source electrodes are connected by way of diodes (26) to the drain electrodes of the second switch devices (2) and the gate electrodes are connected to outputs of further buffers (27) and that for the purposes of testing a second switch device (2) all second switch devices (2) are switched off and a test signal is applied to the appropriate call line (ML), that after confirmation of the OFF-condition of all call lines (ML) the second switch device (2) of the call line (ML) to be tested is switched on and a test signal is applied to that call line (ML), wherein the test cycle is terminated upon confirmation of the ON-condition of the call line (ML) to be tested and the OFF-condition of the other call lines (ML).
A circuit arrangement according to one of claims 1 to 7 characterised in that the interface (KRA) is in the form of an integrated circuit which has terminals for a given number of call lines (ML).