DE69315908T2

DE69315908T2 - Ladungspumpe für einen Phasenregelkreis

Info

Publication number: DE69315908T2
Application number: DE69315908T
Authority: DE
Inventors: Ahmad H Atriss; Benjamin C Peterson
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1992-08-17
Filing date: 1993-07-02
Publication date: 1998-07-09
Anticipated expiration: 2013-07-03
Also published as: JPH06112815A; EP0583586A1; EP0583586B1; JP3333283B2; US5285114A; DE69315908D1

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft allgemein Ladungspumpen, und insbesondere eine Ladungspumpe in einer Phasenregeischleife.
Eine übliche Phasenregeischleife (phase lock loop - PLL) enthält allgemein einen Phasendetektor zum Überwachen einer Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal eines spannungsgesteuerten Oszillators (voltage controlled oscillator - VCO). Der Phasendetektor erzeugt ein Aufsteuersignal und ein Absteuersignal für eine Ladungspumpe, um ein Schleifenfilter am Eingang des VCO zu laden bzw. zu entladen. Die über dem Schleifenfilter entwickelte Schleifenspannung bestimmt die Ausgangsfreguenz des VCO. Die Auf- und Absteuersignale steuern den VCO an, um eine vorgegebene phasenbeziehung zwischen den an den Phasendetektor angelegten Signalen aufrecht zu erhalten, wie gut verstanden wird.
Die Ladungspumpe einer PLL nach dem Stand der Technik kann einen P-Kanal-Ladetransistor und einen N-Kanal-Entladetransistor enthalten, die seriell zwischen einem positiven Stromzuführleiter (5,0 V) und Erdpotential gekoppelt sind. Ein Widerstand von beispielsweise 60 kOhm ist zwischen der Verbindung der Drain-Anschlüsse des P-Kanal- und des N-Kanal-Transistors und dem Schleifenfilter angeschlossen, um dort Strom zu- bzw. abzuleiten. Der durch die Ladetransistoren fließende Strom ist gemäß einer wohlbekannten Beziehung proportional zu ihrem jeweiligen Drain/Source-Potential (VDS). Unglücklicherweise wird der Strom von den Ladetransistoren unsymmetrisch, wenn die Schleifenspannung geringer als ca. 1,6 oder höher als 3,0 V ist. Wenn beispielsweise die Ladungspumpe ein Aufsteuersignal empfängt, um das Schleifenfilter auf zuladen, und die Schleifenspannung den VCO mit beispielsweise 1,0 V ansteuert, beträgt die VDS des P-Kanal-Transistors 5,0-1,0 = 4,0 V. Wenn andererseits die Ladungspumpe ein Absteuersignal zum Entladen des Schleifenfilters empfängt, während die Schleifenspannung 1,0 V beträgt, ist die VDS des N-Kanal-Transistors 1,0-0,0 = 1,0 V. Der Unterschied der VDS des P-Kanal- und des N-Kanal-Transistors bei gleicher Schleifenspannung verursacht unsymmetrische Auflade- und Entladeströme. Ein gleichartiges Problem tritt bei den Auf- und Absteuersignalen auf, wenn die Schleifenspannung bei hoher Spannung arbeitet. In diesem Falle ist die VDS des P- Kanal-Transistors höher als die VDS des N-Kanal-Transistors bei der gleichen Spannung. Wiederum neigt der unsymmetrische Ladestrom als eine Funktion der Auf- und Absteuersignale und der Schleifenspannung dazu, eine nichtlineare Änderung der Schleifenspannung zu erzeugen. Während die Frequenz sich zur Schleifenspannung zwischen beispielsweise 1,6 V und 3,0 V annähernd linear verhält, wird sie so zwischen 0,0 bis 1,6 V und zwischen 3,0 und 5,0 V nichtlinear. Der unsymmetrische Ladestrom von der Ladungspumpe läßt das Erreichen der Phasenverriegelung bei PLLS schwieriger werden.
Eine Ladungspumpenschaltung nach dem Stand der Technik ist in den Japanese Patent Abstract JP-A-02063219 geoffenbart. Diese Referenz beschreibt eine Ladungspumpe, die Veränderungen des Ausgangsstroms durch die Zuführspannung ausgleicht.
Es besteht deshalb ein Bedarf nach einer Ladungspumpe in einer PLL, die unabhängig von der Schleifenspannung einen linearen Ladestrom für das Schleifenfilter schafft.
Dieser Bedarf wird befriedigt mit einer Schaltung gemäß Anspruch 1.

Kurzbeschreibung der Zeichnung

Fig. 1 ist ein Blockschaltbild, das eine PLL darstellt;
Fig. 2 ist ein schematisches Schaubild, das die Ladungspumpe der Fig. 1 darstellt; und
Fig. 3 ist eine Wellenformaufzeichnung, die zur Erklärung der vorliegenden Erfindung nützlich ist.

Detaillierte Beschreibung der bevorzugten Ausführung

In Fig. 1 ist eine Phasenregelschleife (PLL) 10 gezeigt, die zur Herstellung als integrierte Schaltung unter Benutzung üblicher integrierter Schaltungsverarbeitung geeignet ist. Ein Eingangssignal wird an einen ersten Eingang eines Phasendetektors 14 angelegt, der ein AUF-Steuersignal und ein AB-Steuersignal für eine Ladungspumpe 16 erzeugt. Das Ausgangssignal der Ladungspumpe 16 steuert den Schleifenknoten 18 zum Laden bzw. Entladen des Schleifenfilters 20 an, das einen zwischen dem Schleifenknoten 18 und Erdpotential angeschlossenen Kondensator umfassen kann. Die Schleifenspannung beim Schleifenknoten 18 steuert den spannungsgesteuerten Oszillator (VCO) 22 zum Erzeugen eines Oszillatorsignals OSCOUT am Ausgang 24. Das Oszillatorsignal des VCO 22 wird durch eine :N-Schaltung 28 (N=16) untersetzt, um ein OSCOUT/N-Signal zum Anlegen an einen zweiten Eingang des Phasendetektors 14, zu schaffen.
Ein AUF-Steuersignal erhöht die Schleifenspannung, um die Ausgangsfrequenz des VCO 22 zu steigern, während ein AB-Steuersignal die Schleifenspannung vermindert, um die Ausgangsfrequenz des VCO 22 zu verringern. Die einander gegenseitig ausschließenden AUF- und AB-Steuersignale steuern den VCO 22 an, um eine vorgegebene Phasenbeziehung zwischen den am ersten und am zweiten Eingang des Phasendetektors 14 anliegenden Signalen aufrecht zu erhalten. Die Impulslänge der AUF- und AB- Steuersignale bestimmt die Größe der zu dem Schleifenfilter übertragenen Ladung. Je größer die Phasendifferenz zwischen dem Eingangssignal und dem OSCOUT/N-Signal ist, umso größer ist die Impulslänge des AUF- oder AB-Steuersignals zum Ansteuern der Schleife zu der vorgegebenen Phasenbeziehung hin.
Wendet man sich der Fig. 2 zu, so ist die Ladungspumpe 16 mit weiteren Einzelheiten gezeigt einschließlich dem Transistor 30, der ein das AUF-Steuersignal vorn Phasendetektor 14 empfangendes Gate besitzt. Die Source des Transistors 30 ist über den Transistor 32 mit dem Stromversorgungsleiter 34 verbunden, der bei einem positiven Stromversorgungspotential VDD (5,0 V) arbeitet. Der Drain des Transistors 30 ist mit einem Knoten 36 gekoppelt. Ein Transistor 38 ist als eine Diode zwischen dem Stromversorgungsleiter 34 und dem Drain des Transistors 39 gestaltet. Das Gate des Transistors 39 ist mit dem Stromversorgungsleiter 34 gekoppelt und die Source des Transistors 39 ist mit dem Drain eines Transistors 40 und dem Gate des Transistors 32 am Knoten 42 gekoppelt. Der Transistor 40 enthält auch ein mit dem Knoten 36 gekoppeltes Gate und eine mit dem auf Massepotential arbeitenden Stromversorgungsleiter 44 gekoppelte Source.
Die Ladungspumpe 16 enthält weiter einen Transistor 46 mit einem das AB-Steuersignal vom Phasendetektor 14 empfangenden Gate. Die Source des Transistors 46 ist über den Transistor 48 mit dem Stromversorgungsleiter 44 gekoppelt, und der Drain des Transistors 46 ist mit dem Knoten 36 gekoppelt. Der Transistor so ist als eine Diode zwischen dem Stromversorgungsleiter 34 und dem Drain des Transistors 52 an Knoten 53 gestaltet. Das Gate des Transistors 48 ist auch mit dem Drain des Transistors 52 gekoppelt, welcher ein mit dem Knoten 36 gekoppeltes Gate und eine mit dem Stromversorgungsleiter 44 gekoppelte Source enthält. Die an dem Knoten 36 entwickelte Übergangsspannung wird durch das Widerstandsnetz 54-64 und den Schleifenfilterkondensator 20 gefiltert, um ein Übersteuern am Schleifenknoten 18 zu verhindern. Die Widerstände 54, 58 und 62 können mit jeweils 1800 Ohm ausgewählt werden, während die Widerstände 56, 60 und 64 mit 360 Ohm gewählt werden. Im Gleichgewichtsbetrieb, bei dem minimaler Ladungsstrom fließt, ist die Spannung am Knoten 36 im wesentlichen gleich der Schleifenspannung am Knoten 18.
Es sei angenommen, daß der Schleifenknoten 18 bei einem niedrigeren Potential, beispielsweise 1,0 V gemäß Fig. 3 zum Zeitpunkt t&sub1; arbeitet, und das AUF-Steuersignal aktiv ist (logisch- Null-Impuls), um die Spannung am Schleifenknoten 18 zu erhöhen und den VCO 22 zu einer ansteigenden Ausgangsfrequenz anzusteuern. Ein tiefes Potential am Knoten 36 schafft die Notwendigkeit für einen schwächeren Ladestrom und stärkeren Entladestrom wegen der von vornherein vorhandenen Unsymmetrie im Stromfluß infolge der Unterschiede der VDS der Transistoren 30 und 36 in Abhängigkeit von der Schleifenknotenspannung, wie beim Hintergrund bemerkt. Dementsprechend reduziert das niedrigere Potential am Knoten 36 den Leitzustand durch den Transistor 40, um eine Spannung von z.B. 3,2 V am Knoten 42 einzurichten und dadurch die VGS und den Stromfluß durch den Transistor 32 zu vermindern. Ein 2ns-AUF-Steuersignal gibt den Transistor 30 frei zum Laden des Knoten 36 und erhöht seine Spannung um z.B. DV1 (10 mV). Das höhere Potential am Knoten 42 begrenzt jedoch den Stromfluß durch den Transistor 32 und damit den Ladestrom durch den Transistor 30 und das Widerstandsnetz 54-64 in den Filterkondensator 20. Der Transistor 39 hält den Transistor 32 bei mindestens dem minimalen Leitungs-Schwellwert, auch bei einer Minimalspannung am Knoten 36. Die Transistoren 32 und 48 setzen wenigstens jederzeit eirien minimalen Leitzustand fort.
Das gleiche niedrigere Potential am Knoten 36 reduziert auch den Stromfluß durch den Transistor 52 und richtet eine höhere Spannung am Knoten 53 von beispielsweise 3,8 V ein, siehe Fig. 3. Der Transistor 48 schaltet mit einer größeren VGS härter ein, so daß ein Freigabe-AB-Signal von 2n5 Dauer (logisch-eins- Impuls) vom Phasendetektor 14 einen größeren Entladestrom vom Knoten 36 ableitet. Die Spannung am Knoten 36 nimmt während des AB-Signals um beispielsweise DV2 ab.
So begrenzt die vorliegende Erfindung den Stromfluß durch das Widerstandsnetz 54-64 und den Filterkondensator 20 während eines AUF-Steuersignals durch Erfassen der niedrigen Spannung am Knoten 36 mit dem Transistor 40 und Herabsetzen der Leitung durch den Transistor 32. Der DV1-Impuls am Knoten 36 während eines aktiven AUF-Steuersignals ist so strombegrenzt. In gleicher Weise erfaßt der Transistor 52 die niedrigere Gleichgewichtsspannung am Knoten 36 und erhöht den Entladestrom durch die Transistoren 46 und 48 während des AB-Steuersignals. Der DV1-Impuls während des AUF-Steuersignals sollte annähernd gleich dem DV2-Impuls während des AB-Steuersignals gemacht werden, um unabhängig von der Schleifenspannung gleiche Ladungs- und Entladungsströme zu dem Schleifenfilter zu schaffen.
Man betrachte nun den Schleifenknoten 18 bei Betrieb mit hohem Potential, von z.B. 4,0 V, wie in Fig. 3 zum Zeitpunkt t&sub2; gezeigt. In diesem Fall schafft das höhere Potential am Knoten 36 die Notwendigkeit für einen stärkeren Ladestrom und einen schwächeren Entladestrom. Wenn das AUF-Steuersignal aktiv ist, schaltet das höhere Potential am Knoten 36 den Transistor 40 härter ein, wodurch die Spannung am Knoten 42 vermindert und der Stromfluß durch den Transistor 32 erhöht wird. Ein AUF- Steuersignal von 2ns Dauer gibt den Transistor 30 zum Leiten und Aufladen des Knotens 36 durch DV1 (10 mV) frei. Das höhere Potential am Knoten 42 erhöht den Stromfluß durch den Transistor 32 und den Ladestrom durch den Transistor 30 und das Widerstandsnetz 54-64 in den Filterkondensator 20. Das gleiche hohe Potential am Knoten 36 erhöht auch den Stromfluß durch den Transistor 52 und vermindert die Spannung am Knoten 53, siehe Fig. 3. Der Transistor 48 leitet weniger Strom, so daß ein AB- Signal von 2ns vom Phasendetektor 14 einen kleineren Entladestrom vom Knoten 36 ableitet.
Wiederum hält die vorliegende Erfindung gleiche Lade- und Entladeströme durch das Widerstandsnetz 54-64 und den Filterkondensator 20 aufrecht durch Erhöhen des Ladestroms während des AUF-Steuersignals durch Erfassen einer hohen Spannung am Knoten 36 und Erhöhen der Leitfähigkeit des Transistors 32. In gleicher Weise erfaßt der Transistor 52 die hohe Gleichgewichtsspannung am Knoten 36 und vermindert den Entladestrom durch die Transistoren 46 und 48 während des AB-Steuersignals. Der DV2-Impuls am Knoten 36 wird so während des aktiven AB- Steuersignals strombegrenzt. Der DV1-Impuls während des AUF- Steuersignals wird gleich dem DV2-Impuls während des AB-Steuersignals gemacht.
Durch entsprechende Größenauslegung der Transistoren 30-52 kann der Ladestrom gleich dem Entladestrom gemacht werden, unabhängig von der Gleichgewichts-Schleifenknotenspannung. Die nachfolgende Tabelle stellt mögliche Transistorabmessungen dar:
Für Mittelbereichs-Gleichgewichtsspannungen am Schleifenknoten 18 halten die Transistoren 40 und 52 die richtigen Spannungen an den Knoten 42 bzw. 53, um die Transistoren 32 und 48 so zu steuern, daß der Ladestrom während eines AUF-Steuersignals gleich dem Entladestrom während eines AB-Steuersignals ist, unabhängig von der Schleifenknotenspannung. Der DV1-Impuls (30 mV) während des AUF-Steuersignals wird annähernd gleich dem DV2-Impuls während des AB-Steuersignals gemacht. Damit ändert sich die Knotenspannung über ihrem Gesamtbereich linear und die Ausgangsfrequenz des VCO 22 bleibt über dem Bereich der Schleifenknotenspannungen linear. Die symmetrischen Ladeströme von der Ladungspumpe 16 helfen vorteilhaft beim Erreichen der Phasenverriegelung für die PLL 10.

Claims

1. Schaltung mit einem ersten Transistor (30) mit einem ein erstes Steuersignal empfangenden Gate und einem mit einem Ausgang der Schaltung gekoppelten Drain;

einem zweiten Transistor (32) mit einem Gate, einem Drain und einer Source, wobei die Source mit einem ersten Stromzuführleiter gekoppelt ist, während der Drain mit einer Source des ersten Transistors gekoppelt ist;

wobei die Schaltung gekennzeichnet ist durch:

einen dritten Transistor (40) mit einem Gate, einem Drain und einer Source, wobei das Gate mit dem Ausgang der Schaltung gekoppelt ist, das Drain mit dem ersten Stromzuführleiter und dem Gate des zweiten Transistors gekoppelt ist, während die Source mit dem zweiten Stromzuführleiter gekoppelt ist;

einen vierten Transistor (39) mit einem Gate, einem Drain und einer Source, wobei die Source mit dem Drain des dritten Transistors gekoppelt ist und das Gate mit dem ersten Stromzuführleiter gekoppelt ist; und

einem fünften Transistor (38) mit einem Gate, einem Drain und einer Source, wobei Gate und Drain zusammen mit dem Drain des vierten Transistors gekoppelt sind und die Source mit dem ersten Stromzuführleiter gekoppelt ist.

2. Schaltung nach Anspruch 1, welche weiter enthält:

einen sechsten Transistor (46) mit einem Gate, einem Drain und einer Source, welches Gate ein zweites Steuersignal aufnimmt, während das Drain mit dem Ausgang der Schaltung gekoppelt ist;

einen siebten Transistor (48) mit einem Gate, einem Drain und einer Source, wobei die Source mit dem zweiten Stromzuführleiter gekoppelt ist und das Drain mit der Source des sechsten Transistors gekoppelt ist; und

einen achten Transistor (52) mit einem Gate, einem Drain und einer Source, wobei das Gate mit dem Ausgang der Schaltung gekoppelt ist, der Drain mit dem ersten Stromzuführleiter und dem Gate des siebten Transistors gekoppelt ist, während die Source mit dem zweiten Stromzuführleiter gekoppelt ist.

3. Schaltung nach Anspruch 2, die weiter enthält einen neunten Transistor (50) mit einem Gate, einem Drain und einer Source, wobei Gate und Drain zusammen mit dem Drain des achten Transistors gekoppelt sind und die Source mit dem ersten Stromzuführleiter gekoppelt ist.