DE69315813T2

DE69315813T2 - Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss

Info

Publication number: DE69315813T2
Application number: DE69315813T
Authority: DE
Inventors: Robertus Wilhelmus C Dekker; Dirk Jan Gravesteijn; Henricus Godefridus R Maas; Martinus Pieter J Versleijen
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1992-12-28
Filing date: 1993-12-23
Publication date: 1998-06-10
Anticipated expiration: 2013-12-24
Also published as: DE69315813D1; US5399899A; KR940016782A; JPH06232151A; KR100327746B1; JP3905929B2

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterkörper mit einem ersten und einem zweiten Bipolartnsistor in einer Kaskodenkonfiguration mit Kollektor-, Basis- und Emittergebieten, die pn-Übergänge miteinander bilden, die sich parallel zu einer Hauptfläche des Halbleiterkörpers erstrecken, wobei der Halbleiterkörper folgende Elemente enthält:
- ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp, das das Kollektorgebiet des ersten Transistors bildet und mit einer Verbindungselektrode auf einer ersten Hauptfläche des Substrats versehen ist,
- ein erstes Halbleitergebiet yom zweiten entgegengesetzten Leitfähigkeitstyp, das an das Substrat grenzt und das Basisgebiet des ersten Transistors bildet,
- ein zweites Halbleitergebiet vom ersten Leitfähigkeitstyp, das an das erste Gebiet grenzt, und das Emittergebiet des ersten Transistors und das Kollektorgebiet des zweiten Transistors darstellt,
- ein drittes Halbleitergebiet vom ersten Leitfähigkeitstyp, das an das zweite Gebiet grenzt und schwächer dotiert ist als das zweite Gebiet,
- ein viertes Halbleitergebiet vom zweiten Leitfähigkeitstyp, das an das dritte Gebiet und an eine zweite Hauptfläche des Halbleiterkörpers grenzt und das Basisgebiet des zweiten Transistors darstellt, wobei das vierte Halbleitergebiet mit einer Verbindungselektrode versehen ist,
- ein fünftes Halbleitergebiet vom ersten Leitfähigkeitstyp, das an das vierte Gebiet und an die zweite Hauptfläche des Halbleiterkörpers grenzt und das Emittergebiet des zweiten Transistors darstellt, wobei das fünfte Gebiet mit einer Verbindungselektrode versehen ist.
Zwei npn- oder zwei pnp-Transistoren bilden eine Kaskodenkonfiguration in der Halbleiteranordnung, wobei ein Emittergebiet des ersten Transistors gleichzeitig ein Kollektorgebiet des zweiten Transistors darstellt. Wenn die Halbleiteranordnung im Betrieb ist, moduliert der zweite Transistor einen Emitterstrom des ersten Transistors. Eine Kaskodenschaltung enthält Verbindungselektroden für den Kollektor und die Basis des ersten Transistors sowie für die Basis und den Emitter des zweiten Transistors.
In der Europäischen Patentanmeldung Nr.0493854 ist eine Anordnung eingangs erwähnter Art beschrieben, in der das Basisgebiet des ersten Transistors an eine Verbindungselektrode angeschlossen ist, die sich auf der zweiten Hauptfläche Halbleiterkörpers befindet. Ein hochdotiertes Verbindungsgebiet befindet sich zwischen dieser Elektrode und dem Basisgebiet des ersten Transistors zum Anschließen dieser Elektrode an das Basisgebiet des ersten Transistors. Dieses Verbindungsgebiet schließt die Kollektor-, Basis- und Emittergebiete des zweiten Transistors ohne Kontaktierung ein.
Die beschriebene bekannte Anordnung hat den Nachteil, daß der zweite Transistor im Betrieb voll aufgesteuert wird, ohne daß ein Signal an eine Basisverbindung dieses Transistors gelegt wird.
Der Erfindung liegt u.a. die Aufgabe zugrunde, die eingangs erwähnte Halbleiteranordnung derart aufzubauen, daß dieser Nachteil nicht auftritt.
Erfindungsgemäß ist zur Lösung dieser Aufgabe die Anordnung derart gekennzeichnet, daß in der zweiten Hauptfläche des Halbleiterkörpers eine Senkung vorgesehen ist, die die zweiten, dritten und vierten Gebiete durchschneidet und diese Gebiete seitlich begrenzt, während eine Verbindungselektrode für das erste Gebiet als Basisgebiet des ersten Transistors in der Senkung vorgesehen ist.
Die Halbleiteranordnung hat dementsprechend eine sog. Mesastruktur, bestehend aus einer Stapelung der zweiten, dritten und vierten Gebiete mit einer Oberseite, grenzend an die vierten und fünften Gebiete, während die Mesastruktur von der Senkung eingeschlossen wird.
Der Erfindung liegt die Erkenntnis zugrunde, daß im Betrieb in der bekannten Halbleiteranordnung Latch-up-Effekt auftritt. Den zweiten Transistor steuert dabei ein Streutransistor aus dem Verbindungsgebiet der Basis des ersten Transistors und der dritten und vierten Gebiete auf. Im Betrieb der Anordnung injiziert dieser Streutransistor Ladungsträger vom hochdotierten Verbindungsgebiet in das schwachdotierte dritte Gebiet. Infolge des niedrigen Doteierungspegels des dritten Bereichs werden nur wenige der Ladungsträger in das vierte Gebiet injiziert, d.h. in das Basisgebiet des zweiten Transistors. Der zweite Transistor wird hierdurch voll aufgesteuert, so daß der Latch-up-Effekt auftritt. Die erfindungsgemäße Maßnahme macht das Verbindungsgbeiet für das erste Gebiet überflüssig, das Basisgebiet des ersten Transistors. Der Streutransistor, der aus den ersten, zweiten, dritten und vierten Gebieten besteht, wird infolge der erfindungsgemaßen Maßnahme besonders unwirksam. Injizierung von Ladungsträgern erfolgt jetzt vom ersten zum zweiten Gebiet. Diese Gebiete liegen ungefähr auf dem gleichen Dotierungspegel. Die injizierten Ladungsträger rekombinieren sich im wesentlichen vollständig im zweiten Gebiet, so daß wenige oder gar keine Ladungsträger das vierte Gebiet erreichen, d.h. die Basis des zweiten Transistors über das schwachdotierte dritte Gebiet. Dementsprechend erfolgt kein Latch-up. Aus US-A-4 771 013 ist bekannt, das Emittergebiet des ersten Transistors mit dem Kollektorgebiet des zweiten Transistors über eine Silizid-Verbindungsschicht zu verbinden. Eine derartige Silizid-Schicht macht jedoch die bekannte Anordnung komplizierter und schwieriger herstellbar. Aus "GaAs Heterojunction Bipolar Transistor Device and IC technology for High Performance Analog and Microwave Applications", IEEE-MTR 37(1989) Sept., Nr. 9, S. 1286...1303, ist ein GaAs-Heterojunction-Bipolartransistor bekannt. Dieser Transistor wird mittels einer Epitaxialzüchttechnik hergestellt.
Vorzugsweise ist die erfindungsgemaße Anordnung dadurch gekennzeichnet, daß die ersten, zweiten, dritten und vierten Gebiete mittels Epitaxie vorgesehen werden. Die Gebiete eins bis vier werden dabei eines nach dem anderen in einer Reihe von Verfahrensschritten in einem Rekktor erzeugt. Die Dotierungspegel der verschiedenen Gebiete lassen sich homogener und mit schärferen Übergänge zwischen den Gebieten durch Epitaxie erzeugen. Bei der Herstellung der bekannten Anordnung diffundieren sich zuvor hergestellte Gebiete in den aufeinanderfolgenden Difusionsschritten aus, so daß diese Gebiete nicht scharf definiert sind. Das Schaltverhalten der bekannten Halbleiteranordnung ist daher nicht optimal. Das Schaltverhalten der erfindungsgemäßen Halbleiteranordnung ist hierdurch besser als das Schaltverhalten der bekannten Anordnung.
Die Verbindungselektrode für das erste Gebiet als Basisgebiet des ersten Transistors laßt sich auf verschiedene Weisen mit dem ersten Gebiet verbinden. Also kann beispielsweise eine Senkung angebracht werden, die die vierten, dritten, zweiten und ersten Gebiete durchschneidet und sich hinunter auf das Substrat erstreckt. Die Verbindungselektrode befindet sich daher auf dem Boden der Senkung, wobei eine elektrische Verbindung zwischen dem Boden der Senkung und dem ersten Gebiet mittels eines weiteren Gebiets vom zweiten Leitfahigkeitstyp gebildet wird. Dieses Gebiet befindet sich im Substrat am Boden der Senkung, erstreckt sich bis unter dem ersten Gebiet und macht elektrischen Kontakt mit dem ersten Gebiet. Die Verbindungselektrode für die Basis des ersten Transistos liegt dabei auf dem weiteren Gebiet. In einem vorteilhaften Ausführungsbeispiel erstreckt sich die Senkung hinunter bis zum ersten Gebiet und bildet das Basisgebiet des ersten Transistors, und die Verbindungselektrode für dieses Basisgebiet befindet sich auf dem ersten Gebiet. Es ist dann nicht notwendig, das erste Gebiet auf dem Boden der Senkung anzubringen, infolgedessen die Halbleiteranordnung einfacher herstellbar ist.
Vorzugsweise wird eine zweite Senkung um die erste Senkung herum angeordnet und erstreckt sich dabei hinunter bis zum Substrat. Das erste Gebiet als Basisgebiet für den ersten Transistor wird so von einem weiteren Anteil des Halbleiterkörpers auf einfache Weise getrennt.
In einem Ausführungsbeispiel der Halbleiteranordnung wird Silizium als Halbleitermaterial benutzt. Ein zusätzlicher Vorteil wird erhalten, wenn wenigstens eines der Basisgeboiete der Transistoren neben Silizium auch Germanium enthält. Das Halbleitermaterial der Basisgebiete ist infolge des vorhandenen Germaniums in einem schmaleren Bandabstand als der des Silizums gegeben. Die Transistoren bilden dabei Heteroübergangs-Bipolartransistoren (HBT). Derartige Transistoren sind besonders schnell und äußerst wirkungsvoll. Das erste und/oder das vierte Gebiet, d.h. die Basisgebiete der Transistoren, ist/sind verhältnismäßig hochdotiert zum Erhalten eines verhältnismäßig niedrigen Widerstandswerts in lateraler Richtung (Flächenwiderstand), damit verhindert wird, daß ein Basisstrom durch diese Transistoren Spannungsunterschiede in lateraler Richtung in den Basisgebieten bewirkt. Durch diese Spannungsunterschiede könnten bestimmte Anteile der Transistoren mehr Strom führen als andere Anteile (Stromzusammendrängung). Ein hoher Dotierungspegel der Basisgebiete führt jedoch zu verhältnismäßig niedrige Kollektorströme und einer niedrigen Transistorleistungsfähigkeit. In der erfindungsgemäßen Halbleiteranordnung gleicht das vorhandene Germanium den nachteiligen Effekt aus, den der verhältnismäßig hohe Dotierungspegel der Basisgebiete auf die Leistungsfahigkeit der Transistoren hat.
Wenn das erste Gebiet als Basisgebiet des ersten Transistors neben Silizium Germanium enthält, läßt sich außerdem die Senkung einfach herstellen, indem die zweite Hauptfläche des Halbleiterkörpers an der Stelle bedeckt ist, an der die Spitze der Mesastruktur erzeugt werden muß, das vierte p-Gebiet beispielsweise in einem Plasmaätzschritt geätzt wird, und anschließend die dritten und zweiten n-Gebiete des Halbleiterkörpers in KOH geätzt werden. Das Ätzverfahren stoppt dann automatisch beim Silizium-Germanium-Material des ersten Gebiets, da Silizium-Germanium-Gebiete in KOH sehr schlecht geätzt werden.
Ausführungsbeispiele der Erfindung werden nachstehend anhnad der Zeichnung näher erläutert. Es zeigen
Fig. 1 zwei Transistoren in einer Kaskodenkonfiguration,
Fig. 2 einen Halbleiterkörper mit zwei Transistoren in einer Kaskodenkonfiguration nach einem ersten Ausführungsbeispiel, und
Fig. 3 einen Halbleiterkörper mit zwei Transistoren in einer Kaskodenkonfiguration nach einem zweiten Ausführungsbeispiel.
Die Figuren sind rein schematisch und nicht maßstabgerecht. Entsprechende Teile werden im allgemeinen mit denselben Bezugsziffern bezeichnet.
In Fig. 1 sind ein erster und ein zweiter Bipolartransistor T1, T2 in einer Kaskodenkonfiguration dargestellt, d.h. der Emitter des ersten Transistors ist an den Kollektor des zweiten Transistors angeschlossen. In Fig. 2 und 3 ist eine Halbleiteranordnung mit einem Halbleiterkörper 1 mit einem ersten und einem zweiten Bipolartransistor T1, T2 in einer Kaskodenkonfiguration mit den Kollektorgebieten 10a, 10b, 12, 12, den Basisgebieten 11 und 14, und den Emittergebieten 12 und 15 dargestellt, die pn-Übergänge miteinander bilden, die sich parallel zu einer Hauptfläche 2 des Halbleiterkörpers 1 erstrecken, der folgende Elemente enthält:
- ein Halbleitersubstrat 10 von einem ersten Leitfahigkeitstyp, das das Kollektorgebiet des ersten Transistors Ti bildet und mit einer Verbindungselektrode C1 auf einer ersten Hauptfläche 2 des Substrats 10 versehen ist,
- ein erstes Halbleitergebiet 11 vom zweiten entgegengesetzten Leitfahigkeitstyp, das an das Substrat 10 grenzt und das Basisgebiet des ersten Transistors T1 bildet,
- ein zweites Halbleitergebiet 12 vom ersten Leitfahigkeitstyp, das an das erste Gebiet 11 grenzt, das Emittergebiet des ersten Transistors T1 und das Kollektorgebiet des zweiten Transistors T2 darstellt,
- ein drittes Halbleitergebiet 13 vom ersten Leitfahigkeitstyp, das an das zweite Gebiet 12 grenzt und schwächer dotiert ist als das zweite Gebiet 12,
- ein viertes Halbleitergebiet 14 vom zweiten Leitfähigkeitstyp, das an das dritte Gebiet 13 und an eine zweite Hauptfläche 3 des Halbleiterkörpers 1 grenzt und das Basisgebiet des zweiten Transistors T2 darstellt, wobei das vierte Halbleitergebiet mit einer Verbindungselektrode B2 versehen ist,
- ein fünftes Halbleitergebiet 15 vom ersten Leitfähigkeitstyp, das an das vierte Gebiet 14 und an die zweite Hauptfläche 3 des Halbleiterkörpers 1 grenzt und das Emittergebiet des zweiten Transistors T2 darstellt, wobei das fünfte Gebiet mit einer Verbindungselektrode E2 versehen ist.
In der Halbleiteranordnung sind zwei npn- oder pnp-Transistoren in einer Kaskodenkonfiguration verbunden (Fig. 1), in der ein Emittergebiet 12 des ersten Transistors T1 gleichzeitig ein Kollektorgebiet 12 des zweiten Transistors ist. Wenn die Halbleiteranordnung im Betrieb ist, moduliert der zweite Transistor T2 einen Emitterstrom des ersten Transistors T1. Die Basis des ersten Transistors T1 enthält eine feste Gleichstromeinstellung (gemeinsame Basis), während an den zweiten Transistor T2 ein bestimmter Gleichspannungspegel an seinen Emitter (gemeinsamen Emitter) gelangt. Die Basis des zweiten Transistors T2 dient als Signaleingang, während der Kollektor des ersten Transistors T1 als Ausgang dient. Eine Kaskodenanordnung enthält Verbindungselektroden für den Kollektor C1 und die Basis B1 des Transistors T1 und für die Basis B2 und den Emitter E2 des zweiten Transistors T2.
Bekannt ist, das Basisgebiet 11 des ersten Transistors T1 an eine Verbindungselektrode B1 auf der zweiten Hauptfläche 3 des Halbleiterkörpers 1 mit Hilfe eines hochdotierten Verbindungsgebiets anzuschließen. Dieses Verbindungsgebiet schließt die Kollektor-, Basis- und Emittergebiete 12, 13, 14, 15 des zweiten Transistors T2 ohne Kontkktierung ein. Gefunden wurde, daß im Betrieb der zweite Transistor T2 ohne Signalzufuhr an eine Basisverbindung B2 dieses Transistors voll aufgesteuert wird.
Außerdem ist die bekannte Halbleiteranordnung schwer herstellbar. Also sind die Basis-, die Verbindungs- und die Emittergebiete des ersten Transistors T1 und die Basis- und Emittergebiete des zweiten Transistors T2 in getrennten Schritten mittels photolithographischer Maskierungstechniken und Implantationen oder Diffusionen zu erzeugen.
Erfindungsgemäß wird eine Senkung 4 in der zweiten Hauptfläche 3 des Halbleiterkörpers 1 angebracht, und diese Senkung durchschneidet und begrenzt seitlich die zweiten, dritten und vierten Gebiete 12, 13, 14, während eine Verbindungselektrode B1 für das erste Gebiet 11 als Basisgebiet des ersten Transistors T1 in der Senkung 4 vorgesehen wird.
Die Halbleiteranordnung hat dementsprechend eine sog. Mesastruktur, die aus einer Stapelung des zweiten Gebiets 12 sowohl als das Emittergebiet des ersten Transistors T1 wie auch als das Kollektorgebiet des zweiten Transistors T2 gebildet ist, wobei das dritte Gebiet 13 ein mit dem Kollektor des zweiten Transistors T2 verknüpftes Raumladungsgebiet und das vierte Gebiet 14 das Basisgebiet des ersten Transistors T1 bildet. Die Mesastruktur enthält eine Oberseite 3, an die die vierten und fünften Gebiete 14 und 15 grenzen, wobei die Mesastruktur ganz von der Senkung 4 umgeben wird.
Der Erfindung liegt die Erkenntnis zugrunde, daß die Senkung 4 ein Verbindungsgebiet für die Basis B1 des ersten Transistors T1 überflüssig macht. Dabei wird ein Streutransistor beseitigt, der Latch-up auslöst.
Die ersten, zweiten, dritten und vierten Gebiete 11, 12, 13 bzw. 14 werden mittels Epitaxie in der erfindungsgemäßen Anordnung erzeugt. Die erfindungsgemaße Anordnung ist dabei einfacher herstellbar als die bekannte Anordnung. Die ersten, zweiten, dritten und vierten Gebiete 11, 12, 13 und 14 werden jetzt in der Aufeinanderfolge in einer Reihe von Verfahrensschritten in einem Reaktor erzeugt. Die Dotierungspegel der verschiedenen Gebiete können viel homogener und mit schärferen Übergängen mittels Epitaxie erzeugt werden. Die Eigenschaften der Transistoren T1 und T2 lassen sich dabei besser optimieren, wobei zum Beispiel das Schaltverhalten der erfindungsgemäßen Halbleiteranordnung viel besser ist als das Schaltverhalten der bekannten Anordnung.
In der bekannten Anordnung erfolgt die Diffusion der Gebiete mit Hilfe von Masken. Diese Masken definieren die lateralen Abmessungen der Gebiete. In der erfindungsgemäßen Anordnung sind die zweiten, dritten und vierten Gebiete 12, 13 und 14 in einem Schritt gemustert, wenn die Senkung 4 angebracht ist, wobei die lateralen Abmessungen definiert werden, so daß eine Anzahl photolithographischer Maskierungs- und Ätzschritte im Vergleich zur Herstellung der bekannten Anordnung überflüssig geworden sind.
In einem Ausführungsbeispiel der Halbleiteranordnung wird Silizium als Halbleitermaterial verwendet. Ein zusätzlicher Vorteil wird erhalten, wenn wenigstens eines der Basisgebiete 11, 4 der Transistoren T1, T2 neben Silizium Germanium enthält. Das Halbleitermaterial des ersten und/oder des vierten Gebiets 11, 14 bekommt einen schmaleren Bandabstand als der von Silizium infolge des vorhandenen Germaniums. Der erste und/oder zweite Transistor T1, T2 bildet dabei einen Heteroübergangs- Bipolartransistor (HBT). Derartige Transistoren sind schnell und äußerst wirksam.
Das erste und/oder vierte Gebiet 11, 14, d.h. die Basisgebiete der Transistoren T1, T2 sind verhältnismäßig hochdotiert zum Erhalten eines verhältnismäßig niedrigen Widerstandswerts in lateraler Richtung (Flächenwiderstand), damit verhindert wird, daß ein Basisstrom in diesen Transistoren zu Spannungsunterschieden in lateraler Richtung in den Basisgebieten 11, 14 führen könnten. Bestimmte Anteile der Transistoren T1, T2 könnten mehr Strom durchlassen als andere Anteile infolge dieser Spannungsunterschiede (Stromzusammendrängung). Ein hoher Dotierungspegel der Basisgebiete 11, 14 führt jedoch zu verhältnismäßig niedrigen Kollektorströmen und einer niedrigen Leistung der Transistoren. In der erfindungsgemäßen Halbleiteranordnung gleicht das Germanium den nachteiligen Effekt aus, den der verhältnismäßig hohe Dotierungspegel der Basisgebiete 11, 14 auf die Leistungsfahigkeit der Transistoren T1, T2 hat.
Die Verbindungselektrode B1 für das erste Gebiet 11, das das Basisgebiet des ersten Transistors darstellt, kann mit dem ersten Gebiet 11 auf verschiedene Weisen verbunden werden.
In Fig. 2 ist ein erstes Ausführungsbeispiel dargestellt, in dem eine Senkung 4 angebracht ist, die die vierten, dritten, zweiten und ersten Gebiete 14, 13, 12 bzw. 11 durchschneidet und sich bis zum Substrat 10 erstreckt. Die Verbindungselektrode B1 befindet sich dabei auf dem Boden der Senkung 4, an dem eine elektrische Verbindung zwischen dem Bodem der Senkung 4 und dem ersten Gebiet 11 mittels eines weiteren Gebiets 16 vom zweiten Leitfahigkeistyp gebildet wird. Dieses Gebiet 16 liegt im Substrat 10 auf dem Boden der Senkung 4, erstreckt sich bis unter dem ersten Gebiet 11 und stellt elektrischen Kontakt mit dem ersten Gebiet 11 her. Die Verbindungselektrode B1 für die Basis des ersten Transistors B1 befindet sich dabei auf dem weiteren Gebiet 16. Anordnungen nach Fig. 2 werden beispielsweise wie folgt hergestellt. Ausgehend von einer hochdotierten n&spplus;-Siliziumscheibe 10a, wird eine um 1,5 µm dicke n&supmin;-Epitaxialschicht 10b als Raumladungsgebiet für den Kollektor des ersten Transistors T1 zur Herstellung des Substrats gezüchtet. Die weiteren p&spplus;-Gebiete 16 werden auf bekannte Weise mittels Maskierung und Implantation in der Epitaxialschicht 10b angebracht. Sodann werden das erste um 50 nm dicke p-Gebiet 11, das etwa 20% Germanium neben dem Silizium enthält, das zweite um 100 nm dicke n&spplus;-Gebiet 12, das dritte um 1 µm dicke n&supmin;-Gebiet 13 und das vierte um 150 nm dicke p-Gebiet 14 in einem Reaktor epitaxial gezüchtet. Danach werden etwa 300 nm Plasmaoxid auf der Oberfläche 3 bei einer Abscheidungstemperatur von etwa 400ºC abgelagert. Das Plasmaoxid wird in eine Ätzmaske mittels photlithographischen Techniken eingemustert, wonach die Mesa-Strukturen durch Ätzen von Senkungen 4 verwirklicht werden. Beim Ätzen wird das erste p-Gebiet 14 mittels Plasmaätzen anisotropisch geätzt, wonach das dritte n&supmin;-Gebiet 13 und das zweite n&supmin;-Gebiet 12 mit KOH geätzt wird. Das erste Gebiet 11 aus Silizium-Germanium dient hier als Sperrschicht, da Silizium-Germanium von KOH besonders schlecht geätzt wird.
Es sei bemerkt, daß die erste Schicht als Sperrschicht beim KOH-Ätzen aucxh verwendbar ist, wenn kein Silizium-Germanium-Material fzur das erste Gebiet 11 verwendet wäre, wenn dieses erste Gebiet eine verhältnismäßig hohe (> 10¹&sup9;/cm³) p- Dotierung enthält.
Das erste Gebiet 11 wird wiederum in einem Plasma anisotropisch geätzt. Ein Plasmaoxid 9 wird darauf auf die ganze Hauptfläche 3 des Halbleiterkörpers 1 mittels Standardtechniken abgeschieden. Dieses Oxid 9 passiviert Wände der Senkungen 4 an den Stellen, wo die pn-Übergänge zwischen den Gebieten an die Oberfläche kommen. Ein Kontaktloch 23 für die Emitterverbindung des zweiten Transistors T2 ist in diesem Oxid 9 angebracht. Das fünfte n&spplus;-Emittergebiet 15 wird dann durch das Emitterkontaktloch 23 erzeugt. Darauf werden die Kontaktlöcher 21, 22 für die Basisverbindungen der zwei Transistoren T1, T2 vorgesehen, und es werden p&spplus;- Kontaktgebiete 24 durch die Basiskontaktlöcher 21, 22 hindurch angebracht. Anschließend werden die Verbindungselektroden B1, B2 und E2 auf bekannte Weise in den Kontaktlöchern 21, 22, 23 mittels Metallisierung und Plasmaätzen erzeugt. Schließlich wird auch die erste Hauptfläche 2 mit einer Verbindungselektrode C1 vorgesehen. Die Halbleiterkörper, von denen eine Vielzahl auf der Halbleiterscheibe nebeneinander angefertigt werden, werden schließlich durch Anritzen und Abbrechen voneinander getrennt. Der Halbleiterkörper erfährt eine abschließende Montage in einem Gehäuse.
In Fig. 3 ist ein zweites Ausführungsbeispiel dargestellt, in dem die Senkung 4 sich hinunter bis zum ersten Gebiet 11 als Basisgebiet des ersten Transistors T1 erstreckt und die Verbindungselektrode B1 für dieses Basisgebiet ist auf dem ersten Gebiet 11 angeordnet. Das erste Gebiet 11 setzt sich gleichsam auf dem Boden der Senkung 4 fort.
Anordnungen nach Fig. 3 werden wie folgt hergestellt. Sie werden in dieser Reihenfolge auf einer hochdotierten n&spplus;-Siliziumscheibe 10a gezüchtet: eine um 1,5 µm dicke n&supmin;-Epitaxral schicht 10b, das um 50 nm dicke erste p-Gebiet 11, das etwa 20% Germanium neben dem Silizium enthält, das zweite um 100 nm dicke n&spplus;-Gebiet 12, das dritte um 1 µm dicke n&supmin;-Gebiet 13 und das vierte um 150 nm dicke p-Gebiet 14, das etwa 20% Germanium neben dem Silizium enthält.
Im Gegensatz zum ersten Ausführungsbeispiel ist es nicht erforderlich, das weitere Gebiet nach dem Anbringen der Epitaaialschicht 10b zu erzeugen. Das bedeutet, daß die Scheibe 10 für die Erzeugung dieses Gebiets nicht aus dem Reaktor herausgenommen werden braucht. Anschließend werden auf eine zum ersten Ausführungsbeispiel analoge Weise Mesa-Strukturen mittels Ätzung der Senkungen 4 verwirklicht. Wiederum dient das erste Gebiet als Ätzsperre beim Ätzen des n&supmin;-Gebiets 13 und des n&spplus;-Gebiets 12. Darauf wird eine zweite Senkung 8 um die erste Senkung 4 herum und hinunter bis auf das Substrat 10 angebracht. Die Senkung 8 wird mittels einer isotropischen Standard-Plasmaätztechnik erzeugt. Das erste Gebiet 11 wird so von einem weiteren Teil des Halbleiterkörpers 1 auf einfache Weise getrennt. Anschließend wird ein Plasmaoxid 9 auf der ganzen Oberfläche 3 des Halbleiterkörpers 1 mittels Standardtechniken abgelagert. Darauf wird in diesem Oxid 9 das Emitter-Kontaktloch 23 angebracht, wonach eine um 200 nm dicke polykristalline Siliziumschicht 15 auf der Hauptfläche 3 erzeugt und zum Erhalten eines n&spplus;Typs durch Implantation dotiert wird. Die polykristalline Siliziumschicht 15 wird dabei mittels photolithographischer Standard- Techniken eingemustert. Das fünfte polykristalline n&spplus;-Siliziumgebiet dient dann als sog. Poly-Emitter, der an sich bekannt ist. Darauf werden die Kontaktlöcher 21, 22 für die Basisverbindungen der zwei Transistoren T1, T2 im Oxid 9 angebracht. Es werden danach p&spplus;-Kontaktgebiete 24, 26 durch die Basiskontaktlöcher 21, 22 hindurch angebracht. Anschließend werden die Verbindungselektroden B1, B2 und E3 auf bekannte Weise in den Kontaktlöchern 21, 22 und auf dem polykristallinen Siliziumgebiet 15 mittels Metallisierung und Plasmaätzen erzeugt. Schließlich wird auch die erste Hauptfläche 2 mit einer Verbindungselektrode Cl versehen. Die Halbleiterkörper, von denen eine Vielzahl auf der Halbleiterscheibe 10 nebeneinander angefertigt werden, werden schließlich durch Anritzen und Abbrechen voneinander getrennt. Der Halbleiterkörper erfährt eine abschließende Montage in einem Gehäuse.
Die Erfindung beschränkt sich nicht auf die oben beschriebenen Ausführungsbeispiele. So kann beispielsweise das Halbleitermaterial des Halbleiterkörpers auf andere Weise aus Germanium oder GaAs bestehen. Andere Techniken als die beschriebenen, beispielsweise Diffusion statt Implantation, oder nasses chemisches Ätzen statt Plasmaätzen sind anwendbar. Auch ist es für mehrere Basis- und Emittergebiete 14, 15 möglich, sich in einer Mesa-Struktur zu befinden, zum Beispiel in der Form von Fingern. Die Oxidschicht 9 kann anders werden ausgeführt, beispielsweise aus TEOS statt aus Plasmaoxid. Die Dotierungstypen können auch entgegengesetzt denen der Ausführungsbeispiele sein, d.h. der erste Leitfähigkeistyp wäre dabei vom p- Typ. Weiter können die Dotierungspegel andere Werte haben, ohne die Erfindung zu beeinträchtigen.

Claims

1. Halbleiteranordnung mit einem Halbleiterkörper mit einem ersten und einem zweiten Bipolartnsistor in einer Kaskodenkonfiguration mit Kollektor-, Basis- und Emittergebieten, die pn-Übergänge miteinander bilden, die sich parallel zu einer Hauptfläche des Halbleiterkörpers erstrecken, und der Halbleiterkörper enthält folgende Elemente:

- ein Halbleitersubstrat (10a, 10b) von einem ersten Leitfahigkeitstyp, das das Kollektorgebiet des ersten Transistors bildet und mit einer Verbindungselektrode auf einer erste Hauptfläche des Substrats versehen ist,

- ein erstes Halbleitergebiet (11) vom zweiten entgegengesetzten Leitfähigkeitstyp, das an das Substrat grenzt und das Basisgebiet des ersten Transistors bildet,

- ein zweites Halbleitergebiet (12) vom ersten Leitfähigkeitstyp, das an das erste Gebiet grenzt, das Emittergebiet des ersten Transistors und das Kollektorgebiet des zweiten Transistors darstellt,

- ein drittes Halbleitergebiet (13) vom ersten Leitfähigkeitstyp, das an das zweite Gebiet grenzt und schwächer dotiert ist als das zweite Gebiet,

- ein viertes Halbleitergebiet (14) vom zweiten Leitfähigkeistyp, das an das dritte Gebiet und an eine zweite Hauptfläche des Halbleiterkörpers grenzt und das Basisgebiet des zweiten Transistors darstellt, wobei das vierte Halbleitergebiet mit einer Verbindungselektrode versehen ist,

- ein fünftes Halbleitergebiet (15) vom ersten Leitfähigkeitstyp, das an das vierte Gebiet und an die zweite Hauptfläche des Halbleiterkörpers grenzt und das Emittergebiet des zweiten Transistors darstellt, wobei das fünfte Gebiet mit einer Verbindungselektrode versehen ist,

dadurch gekennzeichnet, daß in der zweiten Hauptfläche des Halbleiterkörpers eine Senkung vorgesehen ist, die die zweiten, dritten und vierten Gebiete durchschneidet und diese Gebiete seitlich begrenzt, während eine Verbindungselektrode (B1) für das erste Gebiet als Basisgebiet des ersten Transistors in der Senkung vorgesehen ist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten, zweiten, dritten und vierten Gebiete mittels Epitaxie erzeugt werden.

3. Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Senkung sich hinunter bis zum ersten Gebiet erstreckt, das das Basisgebiet des ersten Transistors bildet, und daß die Verbindungselektrode fü dieses Basisgebiet auf dem ersten Gebiet angebracht wird.

4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine zweite Senkung um die erste Senkung herum angebracht ist und sich hinunter bis auf das Substrat erstreckt.

5. Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eines der Basisgebiete der Transistoren neben Silizium auch Germanium enthält.