Nothing Special   »   [go: up one dir, main page]

DE69934674T2 - Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten - Google Patents

Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten Download PDF

Info

Publication number
DE69934674T2
DE69934674T2 DE1999634674 DE69934674T DE69934674T2 DE 69934674 T2 DE69934674 T2 DE 69934674T2 DE 1999634674 DE1999634674 DE 1999634674 DE 69934674 T DE69934674 T DE 69934674T DE 69934674 T2 DE69934674 T2 DE 69934674T2
Authority
DE
Germany
Prior art keywords
layers
layer
minutes
producing
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999634674
Other languages
English (en)
Other versions
DE69934674D1 (de
Inventor
J. James East Stroudsburg LOGOTHETIS
Joseph Wharton McANDREWS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merrimac Industries Inc
Original Assignee
Merrimac Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merrimac Industries Inc filed Critical Merrimac Industries Inc
Application granted granted Critical
Publication of DE69934674D1 publication Critical patent/DE69934674D1/de
Publication of DE69934674T2 publication Critical patent/DE69934674T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material
    • Y10T428/24661—Forming, or cooperating to form cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Reinforced Plastic Materials (AREA)
  • Laminated Bodies (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf mehrlagige integrierte Schaltkreise und Mikrowellen-Multifunktionsmodule. Insbesondere offenbart die vorliegende Erfindung ein neues Verfahren zur Herstellung der genannten Schaltkreise und Module durch Einbettung von Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, in Fluorpolymer-Verbund-Substraten, die miteinander durch Verwendung eines Fusion-Bonding-Prozesses zu einer mehrlagigen Struktur verbunden werden.
  • Hintergrund der Erfindung
  • Im Laufe der Jahrzehnte wurden drahtlose Kommunikationssysteme technologisch immer fortschrittlicher, und gleichzeitig wurden erhöhte Leistung bei geringerer Größe, Betrieb bei höheren Frequenzen und in Verbindung mit vergrößerter Bandbreite, geringerem Stromverbrauch bei einer gegebenen Leistungsabgabe und Robustheit gefordert, und es könnten noch weitere Faktoren genannt werden. Der Trend zu besseren Kommunikationssystemen konfrontiert die Hersteller der genannten Systeme mit immer anspruchsvollerer Nachfrage.
  • Heute werden noch weitergehende Anforderungen bei Satelliten-, Militär- und sonstigen spitzentechnologischen digitalen Kommunikationssystemen mit der Mikrowellentechnologie erfüllt. Bei diesen Anwendungen besteht ein Bedarf an oberflächenmontierter Baugruppenunterbringung (packaging) von Schaltkreisen und Systemen, die kompakt und leichtgewichtig sind. Die Nachfrage nach Mikrowellensignalverarbeitung erfordert eine sorgfältige Auswahl der Materialien, um die Eigenschaften der Wärmeausdehnung zwischen ineinandergreifenden Baugruppen soweit wie möglich anzupassen und die Minimierung von Lötverbindungen, um die Zuverlässigkeit zu verbessern. Inzwischen erfordern Faktoren, wie z. B. Größe und Herstellbarkeit, höhere Niveaus der Integration und die Verringerung von diskreten Komponenten, um die Ingenieurarbeitskosten zu senken und die Designzykluszeit für das Produkt zu verkürzen.
  • Mikrowellenschaltkreise können nach dem für die Herstellung verwendeten Material klassifiziert werden. An sich bekannte Technologien umfassen beispielsweise Low Temperature co-fired Ceramic (LTCC – Niedertemperatur-Einbrenn-Keramik), Keramik/Polyamid (CP), Epoxy-Fiberglas (FR4), Fluorpolymerverbindungen (PTFE) und gemischte Dielektrik (MDk, eine Kombination von FR4 und PTFE). Jede Technologie hat ihre Stärken und löst eine oder mehrere der oben dargestellten Fragen, aber keine der aktuellen Technologien löst sämtliche Probleme.
  • Beispielsweise werden mehrlagige Leiterplatten unter Verwendung von FR4-, PTFE- oder MDk-Technologien häufig dafür eingesetzt, Signale zu Komponenten zu leiten, die mittels Lötverbindungen leitender Polymere oberflächenmontiert sind. Bei diesen Schaltkreisen können Widerstände mittels Siebdruck aufgetragen oder geätzt werden, und sie können verdeckt (buried) werden. Diese Technologien können Multifunktionsmodule (MCM) bilden, die integrierte monolithische Mikrowellen-Schaltkreise aufweisen und auf einer Hauptplatine montiert werden können.
  • Obwohl mit FR4 geringe Kosten verbunden sind und es leicht zu verarbeiten ist, ist es typischerweise aufgrund einer hohen Verlusttangente und einer hohen Korrelation zwischen der Dielektrizitätskonstante des Materials und der Temperatur für Mikrowellenfrequenzen nicht geeignet. Es besteht auch eine Tendenz dahingehend, dass Unterschiede der Wärmeausdehnungskoeffizienten (CTE) vorliegen, die in einer Baugruppe Fehlanpassungen verursachen. Obwohl die neuesten Entwicklungen bei FR4-Leiterplatten verbesserte elektrische Eigenschaften aufweisen, können die wärmehärtenden Überzüge, die zum Verbinden der Schichten verwendet werden, die Formen von Durchkontaktierungen zwischen Schichten einschränken.
  • Für die meisten Mikrowellenanwendungen ist PTFE gegenüber FR4 die bessere Technologie. Verbindungen, die Glas und Keramik umfassen, besitzen häufig eine außergewöhnliche thermische Stabilität. Darüber hinaus können unter Verwendung von PTFE-Technologie komplexe Mikrowellenschaltkreise hergestellt werden, und die Anwendung von Fusion-Bonding erlaubt die Ausbildung von homogenen mehrlagigen Bauteilen. Jedoch führen aktuelle Methoden, die diese Technologie verwenden, zu Bauteilen, die auf den Oberflächen der genannten Multifunktionsmodule exponiert sind. Darüber hinaus tendiert die Designzykluszeit dahin, lang zu sein und hohe Kosten auszulösen.
  • Eine weitere an sich bekannte Technologie ist CP, die die Anwendung sehr dünner Schichten von Polyamid-Dielektrikum und Goldmetallisierung auf einer MMICs enthaltenden unteren Keramikschicht umfasst. Mit dieser Technologie können Schaltkreise in kleineren Formaten als bei FR4, PTFE oder MDk realisiert werden, und sie funktionieren bei hohen Mikrowellenfrequenzen ziemlich gut. Halbleiter können durch eine Polyamidschicht abgedeckt werden. Ebenso wie bei der PTFE-Technologie sind jedoch üblicherweise die Designzyklen relativ lang und kostspielig. Darüber hinaus führen Unterschiede der Wärmeausdehnungskoeffizienten (CTE) bei einigen ineinandergreifenden Baugruppen häufig zu Fehlanpassungen.
  • Schließlich funktioniert die LTCC-Technologie, bei der durch Kombination von Schichten aus Keramik und Goldmetallisierung mehrlagige Strukturen ausgebildet werden, auch bei hohen Mikrowellenfrequenzen gut. Außerdem können leicht Hohlräume ausgebildet werden, um zu ermöglichen, dass darin Bauteile eingeschlossen und mit einer Keramikschicht abgedeckt werden. Jedoch sind die Designzyklen ebenso wie bei der CP-Technologie üblicherweise relativ langwierig und kostspielig, und Unterschiede bei den Wärmeausdehnungskoeffizienten führen bei einigen ineinandergreifenden Baugruppen häufig zu Fehlanpassungen.
  • EP 0 795 907 A1 zeigt und beschreibt einen miniaturisierten mehrlagigen Mikrowellenschaltkreis, der eine dielektrische mehrlagige Anordnung mit Leiterschichten bildenden Erdungsebenen und leitende Verbindungen auf einer oder mehreren Schnittstellenebenen zwischen den dielektrischen Schichten aufweist. Eine oder mehrere Aussparungen legen eine leitende Verbindungsebene frei und nehmen eine passive elektronische Komponente und/oder ein aktives Chipelement auf.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Prozess oder ein Verfahren zur Herstellung mehrlagiger integrierter Schaltkreise und Mikrowellenmultifunktionsmodule durch Einsatz von Fluorpolymer-Verbund-Substraten, die mittels Verwendung eines Fusion-Bonding-Prozesses zu einer mehrlagigen Struktur verbunden werden.
  • Die vorliegende Erfindung wird durch eine Vorrichtung nach Anspruch 1, ein Verfahren nach Anspruch 7 und eine Vorrichtung nach Anspruch 12 definiert.
  • Das Verbund-Substrat-Material enthält mit Glasfasern und Keramik gefülltes Polytetrafluorethylen (PTFE). Durchbrüche können in einzelnen Substratschichten gefräst werden, um Raum für Halbleiterbaugruppen zu schaffen. Eine Polymer-Bonding-Filmschicht wird verwendet, um eine zusätzliche Substratschicht oder Substratschichten zur Abdeckung von in der Struktur eingebetteten Halbleiterbauteilen zu verbinden. Vorzugsweise werden Durchkontaktierungen, die verschiedene Formen annehmen können, wie z. B. kreisförmig, schlitzförmig und/oder elliptisch, verwendet, um die Leiterbahnen der Schichten miteinander zu verbinden.
  • Ein Gegenstand der Erfindung ist die Bereitstellung eines Herstellungsverfahrens mit geringen Kosten, das für Großserienproduktion ebenso wie für Kleinserienproduktion geeignet ist.
  • Ein weiterer Erfindungsgegenstand ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, unter Verwendung eines Fluorpolymer-Verbund-Substratmaterials, das eine niedrige dielektrische Verlusttangente für Mikrowellensignale aufweist.
  • Es ist ein weiterer Gegenstand der Erfindung, Multifunktionsmodule mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, bereitzustellen, wobei die eingebetteten Halbleiterbauteile durch eine oder mehrere Deckschichten geschützt werden.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, unter Verwendung eines Fluorpolymer-Verbund-Substratmaterials mit einem großen Bereich möglicher Werte der Dielektrizitätskonstante.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, unter Verwendung eines Fluorpolymer-Verbund-Substratmaterials mit einem geringen Wärmeausdehnungskoeffizienten (CTE), der im wesentlichen dem Wärmeausdehnungskoeffizienten (CTE) von Kupfer und Aluminium entspricht.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, welche aufgrund der ungleichen Wärmeausdehnungskoeffizienten (CTE) im Verbindungsbereich minimale Spannungsbeanspruchung aufweisen.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, welche Durchkontaktierungen zur Verbesserung der Beständigkeit der durch die Verbindungsbereiche geleiteten Leistung aufweisen.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, bei denen die Verbindungen zwischen Schaltkreisstrukturen und Widerständen durchgehend sind, wodurch Querverbindungen bereitgestellt werden, die im grundsätzlich zuverlässiger sind als Lötverbindungen.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, mit reduzierten Querverbindungsweglängen, wodurch eine geringere Einfügedämpfung (insertion loss) für passive Komponenten erreicht wird.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung von Multifunktionsmodulen, bei denen ein Polymer-Film-Bonding-Verfahren zum Einsatz kommt, um Schichten zu verbinden und die Halbleiterbauteile zu schützen, die auch aktive Halbleiterbauteile sein können, die in innerhalb der einzelnen Schichten ausgebildete Hohlräumen eingebettet sind.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Multifunktionsmodulstruktur mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, welche einen kleinen Umriss/Kontur aufweist.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Multifunktionsmodulstruktur mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, die ein niedriges Profil aufweist.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Multifunktionsmodulstruktur mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, die ein geringes Gewicht hat.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Multifunktionsmodulstruktur mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, in oberflächenmontierter Form, die mit Microstrips oder koplanaren Wellenleitern kompatibel ist.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Modularchitektur-Plattformverfahrenskonstruktion, die einen anpassungsfähigen Mehrlagen-Design-Ansatz darstellt, um anwendungsspezifische integrierte Schaltkreise zu schaffen.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung einer Modularchitektur-Plattformverfahrenskonzeption, die für eine Produkt-Designzykluszeit geeignet ist, welche kürzer ist als bei anderen Modularchitektur-Konzeptionsverfahren.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist die Bereitstellung eines Fusionsverfahrens für Substratschichten mit eingebetteten Halbleiterbauteilen, die auch aktive Halbleiterbauteile sein können, welches ein homogenes dielektrisches Medium zur Verbesserung der elektrischen Leistung bei Mikrowellenfrequenzen schafft.
  • Kurze Beschreibung der Zeichnungen
  • Einige der folgenden Figuren beschreiben Schaltkreisstrukturen, einschließlich Kupferätzungen und Öffnungen, auf Substratschichten. Obwohl bestimmte Strukturen, wie z. B. Öffnungen, aus Gründen der Übersichtlichkeit vergrößert gezeigt werden, sind diese Figuren so gezeichnet, dass sie in Bezug auf Form und relative Anordnung der verschiedenen Strukturen für eine bevorzugte Ausführungsform der Erfindung korrekt sind.
  • 1 zeigt ein Flussdiagramm mit der Darstellung einer Gesamtansicht des Aufbaus der Unterbaugruppen und einer fertigen Baugruppe nach einer bevorzugten Ausführungsform der vorliegenden Erfindung mit zehn Lagen.
  • 2a zeigt eine Draufsicht einer fertigen Baugruppe eines nach dem in dem Flussdiagramm der 1 dargestellten Verfahren hergestellten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 2b zeigt eine Unteransicht einer fertigen Baugruppe eines nach dem in dem Flussdiagramm der 1 dargestellten Verfahren hergestellten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 2c zeigt eine Seitenansicht einer fertigen Baugruppe eines nach dem in dem Flussdiagramm der 1 dargestellten Verfahren hergestellten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 3a zeigt eine Draufsicht der unfertigen ersten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 3b zeigt eine Seitenansicht der unfertigen ersten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 4a zeigt eine Draufsicht der unfertigen zweiten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 4b zeigt eine Ansicht von unten der unfertigen zweiten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 4c zeigt eine Seitenansicht der unfertigen zweiten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 5a zeigt eine Draufsicht der unfertigen dritten Lage des in 2 ge zeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 5b zeigt eine Ansicht von unten der unfertigen dritten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 5c zeigt eine Seitenansicht der unfertigen dritten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 6a zeigt eine Draufsicht einer dreilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 6b zeigt eine Seitenansicht einer dreilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 7a zeigt eine Draufsicht der unfertigen vierten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 7b zeigt eine Ansicht von unten der unfertigen vierten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 7c zeigt eine Seitenansicht der unfertigen vierten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 8a zeigt eine Draufsicht der unfertigen fünften Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 8b zeigt eine Seitenansicht der unfertigen fünften Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 9a zeigt eine Draufsicht der unfertigen sechsten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 9b zeigt eine Ansicht von unten der unfertigen sechsten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 9c zeigt eine Seitenansicht der unfertigen sechsten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 10a zeigt eine Draufsicht einer ersten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 10b zeigt eine Unteransicht einer ersten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 10c zeigt eine Seitenansicht einer ersten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 11a zeigt eine Draufsicht der unfertigen siebten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 11b zeigt eine Ansicht von unten der unfertigen siebten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 11c zeigt eine Seitenansicht der unfertigen siebten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 12a zeigt eine Draufsicht der unfertigen achten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehrt Lagen.
  • 12b zeigt eine Seitenansicht der unfertigen achten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 13a zeigt eine Draufsicht der unfertigen neunten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 13b zeigt eine Seitenansicht der unfertigen neunten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 14a zeigt eine Draufsicht einer zweiten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 14b zeigt eine Ansicht von unten einer zweiten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 14c zeigt eine Seitenansicht einer zweiten zweilagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 15a zeigt eine Draufsicht einer neunlagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 15b zeigt eine Seitenansicht einer neunlagigen Unterbaugruppe des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 16a zeigt eine Draufsicht der unfertigen zehnten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 16b zeigt eine Seitenansicht der unfertigen zehnten Lage des in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreises mit zehn Lagen.
  • 17a zeigt eine Draufsicht eines Bonding-Films für einen in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreis mit zehn Lagen.
  • 17b zeigt eine Seitenansicht eines Bonding-Films für einen in 2 gezeigten mehrlagigen integrierten Mikrowellen-Schaltkreis mit zehn Lagen.
  • Detaillierte Beschreibung der Erfindung
  • 1. Die Substratschichten
  • Die hier beschriebene mehrlagige Struktur umfasst einen Stapel von Substratschichten. Eine Substrat"schicht" wird als Substrat in Verbindung mit Schaltkreisen auf einer oder beiden Seiten definiert. Eine Schicht kann darin eingebettete Halbleiterbauteile, wie z. B. Dioden, aufweisen.
  • Ein Stapel von Substratschichten wird verbunden, um eine mehrlagige Struktur zu bilden. Eine mehrlagige Struktur kann einige oder viele Schichten aufweisen. Bei einer unten beschriebenen bevorzugten Ausführungsform wird eine mehrlagige Struktur mit zehn Schichten offenbart.
  • Bei einer bevorzugten Ausführungsform ist ein Substrat ca. 0,13 mm bis 0,76 mm stark (dick) und besteht aus einer Zusammensetzung von Polytetrafluorethylen (PTFE), Glas und Keramik. Es sind oft auch sehr viel stärkere Substrate möglich, diese ergeben jedoch körperlich größere Schaltkreise, welche bei vielen Anwendungen nicht wünschenswert sind. Es ist dem Fachmann für mehrlagige Schaltkreise bekannt, dass PTFE das bevorzugte Material für Fusion-Bonding ist, während Glas und Keramik hinzugefügt werden, um die dielektrische Konstante zu ändern und zusätzliche Stabilität zu erreichen. Ersatzmaterialien werden möglicherweise in Zukunft im Handel erhältlich sein. Stärkere Substrate können verwendet werden, dies führt jedoch zu körperlich größeren Schaltkreisen, welche bei vielen Anwendungen nicht wünschenswert sind. Vorzugsweise hat das Substrat-Verbund-Material einen Wärmeausdehnungskoeffizienten, welcher dem des Kupfers ähnelt, beispielsweise von ca. 7·10–6 (7 Teilen pro Million) pro °C bis ca. 27·10–6 (27 Teile pro Million) pro °C. Vorzugsweise weist das Substrat-Verbund-Material bei Mikrowellensignalen dielektrische Verlusttangenten von ca. 0,0013 bis ca. 0,0024 auf.
  • Obwohl diese Schichten eine Vielzahl von dielektrischen Konstanten, wie z.B. von ca. 1 bis ca. 100, aufweisen, sind derzeit Substrate mit wünschenswerten Eigenschaften mit typischen dielektrischen Konstanten von ca. 2,9 bis ca. 10,2 im Handel verfügbar.
  • II. Der Fusion-Bonding-Prozess
  • Ein für das Verbinden von PTFE-Verbund-Substrat-Schichten bevorzugtes Verfahren ist das Fusion-Bonding. Der Fusion-Bonding-Prozess liefert eine homogene Struktur, die bei Mikrowellenfrequenzen überlegene elektrische Leistung bietet. Beispielsweise reduziert das Fusion-Bonding im Verbindungsbereich die auf Unterschieden des Wärmeausdehnungskoeffizienten beruhende Beanspruchung (Stress) wesentlich und verbessert die Zuverlässigkeit von durch den Verbindungsbereich verlaufenden Durchkontaktierungen.
  • Fusion-Bonding wird typischerweise in einem Autoklaven oder einer hydraulischen Presse durch Erhitzen der Substratschichten über den PTFE-Verbund- Schmelzpunkt hinaus durchgeführt, während gleichzeitig ein vorbestimmter Druckwert, vorzugsweise mechanisch, isostatisch oder in einer kombinierten Form derselben aufgebracht wird. Die Ausrichtung der Schichten wird typischerweise durch eine Präzisionseinrichtung mit einer Mehrzahl von Pins, vorzugsweise drei bis acht, aber möglicherweise mehr, sichergestellt, um den Fluss zu stabilisieren, während das PTFE-Harz den Zustand zu einer viskosen Flüssigkeit wechselt und angrenzende Lagen unter Druck schmelzen. Die Pin-Konfiguration ist in Abhängigkeit von der Anwendung und der Größe der zu verbindenden mehrlagigen Struktur vorzugsweise dreieckig oder rechteckig. Die Pins selbst sind vorzugsweise rund, quadratisch, rechteckig, oval oder diamantförmig, können jedoch bei anderen Ausführungsformen andere Formen annehmen.
  • Wenn auch der Bonding-Druck typischerweise zwischen ca. 100 PSI (1 PSI = 6894 Pa) und ca. 1000 PSI liegt und die Bonding-Temperatur typischerweise von ca. 350°C bis 450°C schwankt, ist ein Beispiel eines Profils 200 PSI mit einer 40-Minuten-Rampe von Zimmertemperatur auf 240°C, einer 45-Minuten-Rampe von 375°C, ein 15-minütiges Halten (dwell) auf 375°C und einer 90-Minutenrampe auf 35°C.
  • III. Ausbildung von Schlitzen, Hohlräumen und Öffnungen
  • Aus einer Mehrheit von Schichten bestehende Schichten und Unterbaugruppen werden vorzugsweise in Anordnungen auf großen Substratplatten hergestellt, typischerweise sind deren Abmessungen 22,9 cm × 30,5 cm oder 45,7 cm × 61,0 cm. Die Ausrichtung der Substratplatten wird typischerweise durch eine Präzisionsvorrichtung mit einer Vielzahl von Pins, vorzugsweise drei bis acht, aber möglicherweise mehr, auf einem Frästisch (router table) sichergestellt. Die Pin-Konfiguration ist in Abhängigkeit der Anwendung und der Größe des mehrlagigen Substrats vorzugsweise dreieckig oder rechteckig. Die Pins selbst sind vorzugsweise rund, quadratisch, rechteckig, oval oder diamantförmig, können jedoch bei anderen Ausführungsformen andere Formen annehmen.
  • Hohlräume oder Formen von plangesenkten Strukturen (spotface patterns)passen sich vorzugsweise den Formen der Bauteile an, die in sie einzubetten sind, um die Hohlraumgröße zu minimieren. Schlitze werden vorzugsweise in Baugruppen oder Unterbaugruppen angebracht. Bei einer bevorzugten Ausführungsform werden die Schlitze dadurch gebildet, dass zwei durch Flachabschnitte verbundene elliptische Bohrungen gebohrt, die bei einer bevorzugten Ausführungsform 1,0 mm lang sind, und anschließend die Kanten mit einem Schaftfräser gesäubert werden. Bei einer bevorzugten Ausführungsform werden durchgehende Bohrungen oder Durchkontaktierungen gebohrt, sie können aber auch plasmageätzt werden. Kanten oder Ecke von Unterbaugruppen oder Baugruppen (oder bei bestimmten Ausführungsformen, einzelnen Schichten) werden auch vorzugsweise durch Bohren und/oder Fräsen geglättet.
  • Bei den meisten Anwendungen sind die Geschwindigkeiten, der Vorschub und die Anzahl von Bohrschlägen (drill hits) des(der) Bohrer ebenso wie die gesamten gebohrten linearen Distanzen kritische Parameter, die während des Bohr-/Fräsprozesses zu überwachen sind. Die Abnutzung an den Werkzeugen trägt zum Aufweichen (smearing) des Fluorpolymer-Verbundes bei und kann auch den Beschichtungsprozess beeinflussen. Bei einer bevorzugten Ausführungsform werden Carbid-Bohreinsätze und -Schaftfräser eingesetzt, wenn auch Standard-Hochgeschwindigkeitsstahl bei einer alternativen Ausführungsform verwendet werden kann. Bei einer bevorzugten Ausführungsform bewegen sich die Bohrgeschwindigkeiten ungefähr zwischen ca. 30.000 und 150.000 U/min, während die Schaftfräser-Geschwindigkeiten sich ungefähr zwischen ca. 25.000 und 75.000 U/min bewegen. Die Vorschubraten für diese Werkzeuge bewegen sich zwischen 51 und 127 cm pro Minute. Bei einem typischen Bohreinsatz bewegt sich die Zahl der Bohrschläge ungefähr zwischen 200 bis 800, und der lineare Weg von der zu fräsenden Platine liegt ungefähr zwischen 64 und 254 cm. Ein übliches Schema wäre eine Bohrung bei 50.000 U/min während eines Maximums von 250 Schlägen und bei 35.000 U/min bei maximal 127 linearen cm zu fräsen. Vorzugsweise werden die Werkzeuge gewechselt, wenn die maximale Anzahl von Schlägen bzw. die maximale lineare Distanz erreicht wird.
  • IV Beschichten von Schlitzen. Hohlräumen und Öffnungen
  • Ein bevorzugtes Verfahren des Beschichtens der Oberflächen von Schlitzen, Hohlräumen und Öffnungen schließt das Aktivieren der Oberfläche mit einem Natriumätzmittel (oder bei einer alternativen Ausführungsform mit Plasma) ein, gefolgt vom Reinigen des Substrats durch Spülung in Alkohol während 15 bis 30 Minuten und anschließend vorzugsweise Spülung während mindestens 15 Minuten in Wasser, das vorzugsweise entionisiert ist und eine Temperatur von 21 bis 52°C aufweist. Das Substrat wird dann während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, um Feuchtigkeit zu entfernen, unter Vakuum getempert. Das Substrat wird anschließend mit Kupfer beschichtet, wobei zunächst vorzugsweise eine stromlose Kupfer-Saat-Schicht (electroless copper seed layer) verwendet wird, und anschließend eine elektrolytische Kupferplatte angebracht wird, vorzugsweise bis zu einer Stärke von ca. 13 bis 25 μm. Das Substrat wird dann vorzugsweise im vorzugsweise entionisierten Wasser während mindestens einer Minute gespült.
  • V. Anbringung von Halbleiterbauteilen
  • Vorzugsweise können Halbleiterbauteile, beispielsweise Dioden, Verstärker, Transistoren und sonstige aktive Bauteile, in in bestimmten Substratschichten ausgebildete Hohlräume eingebettet werden. Die genannten Bauteile können beispielsweise nicht eingehäuster Rohchip (unpackaged dice) oder oberflächenmontierte, Beam- lead-, Chip-scale-, Flip-chip- und/oder BGA-Bauteile sein. Bei einer bevorzugten Ausführungsform werden die Bauteile mit pneumatisch oder manuell abgegebener Lötpaste verbunden, bei anderen bevorzugten Ausführungsbeispielen können leitendes Polymer, Drahtverbindungen oder Schweißen für die Verbindung verwendet werden. Die Bauteile werden von Hand oder maschinell, beispielsweise durch Bestückungsvorrichtungen (automated SMT pick and place equipment), platziert.
  • VI. Film-Bonding
  • Wenn auch Fusion-Bonding im Allgemeinen gegenüber Film-Bonding zu bevorzugen ist, gibt es bestimmte Fälle, bei denen Film-Bonding verwendet wird. Beispielsweise sind bestimmte in Substrathohlräumen eingebettete Bauteile nicht in der Lage, die Hitze und/oder den Druck des Fusion-Bonding-Prozesses auszuhalten. Es ist häufig vorteilhaft, mindestens eine Deckschicht auf einer Unterbaugruppe zu verbinden, die eingebettete Bauteile aufweist, wobei der nachstehend beschriebene Polymer-Film-Bonding-Prozess verwendet wird. Die Deckschicht bzw. die Deckschichten schützen die Bauteile vor dem Umfeld und können das Erfordernis zusätzlicher Verpackung (packaging) beseitigen. Die Prüfung der platzierten Bauteile wird üblicherweise vor dem Film-Bonding der Deckschichten) durch manuelle Inspektionssysteme, automatisierte Inspektionssysteme oder Röntgenstrahlsysteme ausgeführt.
  • Vorzugsweise wird ein Bonding-Film mit einer Stärke von ca. 25 bis 64 μm, jedoch vorzugsweise 38 μm verwendet. Typischerweise wird ein Thermoset- oder thermoplastischer Polymerfilm bearbeitet, um Freiräume für befestigte Bauteile, durchgehende Öffnungen und Hohlräume zu bilden. Das Film-Bonding wird typischerweise in einem Autoklaven oder einer hydraulischen Presse durch Erhitzen einer Unterbaugruppe ausgeführt, die Substratschichten enthält, die den Bonding-Film nach Überschreiten des Bonding-Film-Schmelzpunktes "sandwichen", während gleichzeitig vorzugsweise mechanisch, isostatisch oder einer Kombination derselben ein vorbestimmter Druckwert aufgebracht wird. Die Ausrichtung der Schichten und des Bonding-Films wird typischerweise durch eine Präzisionseinrichtung mit einer Mehrzahl von Pins, vorzugsweise drei bis acht, aber möglicherweise mehr, sichergestellt.
  • Wenn auch der Bonding-Druck und die -Temperatur schwanken können, ist ein Beispiel eines Aushärtungsprofils für Thermoset-Polymer-Filme realisiert durch 200 PSI mit einer 30-Minuten-Rampe von Zimmertemperatur auf 180°C, eines 95-minütigen Haltens bei 180°C, einer 30-Minuten-Rampe auf 245°C, eines 120-minütigen Haltens bei 245°C und einer 60-Minuten-Rampe auf 35°C. Ein Beispiel eines Aushärtungsprofils für Thermoset-Polymer-Filme ist realisiert durch 200 PSI mit einer 30-Minuten-Rampe von Zimmertemperatur auf 150°C, eines 50-minütigen Haltens bei 150°C, und einer 30-Minuten-Rampe auf 35°C.
  • VII. Maskenausrichtung und Belichtung
  • Im Allgemeinen werden Maskfiles entsprechend einer Plattformstrategie durch CAD-Software generiert. Bei einer bevorzugten Ausführungsform werden Zielwerte für die Ausrichtung digitalisiert und dann gebohrt und mit Pins versehen, wenn auch in einem alternativen bevorzugten Ausführungsbeispiel Fadenkreuze verwendet werden können. Die Substratschicht wird während ca. 5 bis 30 Minuten auf eine Temperatur von ca. 90 bis 125°C erhitzt, jedoch vorzugsweise 90°C während 5 Minuten, und anschließend mit Photolack (photoresist) laminiert. Die Masken werden über den Substratplatten unter Verwendung der Zielwerte (oder Fadenkreuze) und Ausrichtpins ausgerichtet, und der Photolacke Licht ausgesetzt, wobei die entsprechenden Belichtungseinstellungen verwendet werden, um Schaltkreismuster unter den verbleibenden Schutzschichten auszubilden.
  • VIII. Kupferätzen
  • Typischerweise umfasst das beim Kupferätzen verwendete Verfahren das Ätzen von Schaltkreismustern in einer Zwischenschicht aus Kupferfolie. Vorzugsweise werden die Leiterbreiten und -spalten, die bis zu 76 μm klein sein können, auf Kupfer geätzt, das ungefähr 18 μm stark ist (auch ½ Unze Kupfer bezeichnet). Kleinere Geometrien, wie z. B. ca. 25 μm, können auf dünneren Schichten Kupfer, wie z. B. ¼ Unze Kupfer, geätzt werden. Bei einer bevorzugten Ausführungsform wird das Kupferätzen dadurch bewirkt, dass eine starke Base (alkaline) oder Säure angewandt wird, um Kupfer auf einer Substratschicht oder Unterbaugruppe zu entfernen. Die Substratschicht oder Unterbaugruppe wird gereinigt durch Spülen in Alkohol während 15 bis 30 Minuten, anschließend vorzugsweise Spülung während mindestens 15 Minuten in Wasser, das vorzugsweise entionisiert ist und eine Temperatur von 21 bis 52°C aufweist. Die Substratschicht oder die Unterbaugruppe wird dann während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, um Feuchtigkeit zu entfernen, unter Vakuum getempert.
  • IX. Ätzen von Widerständen
  • Bei einer bevorzugten Ausführungsform werden Widerstände in dünne Nickelphosphatfilme neben Kupferschichten unter Verwendung eines Verfahrens geätzt, das dem Kupferätzen ähnlich ist. Typischerweise wird ein Schaltkreis kupfergeätzt, bevor eine zweite Maske angebracht und basisches Ammonium angewandt wird. Bei einer bevorzugten Ausführungsform wird das Kupfer über jedem Widerstand langsam geätzt, bis die Oberfläche des Nickels erreicht wird.
  • X. Verfahren des Depaneling
  • Wenn Baugruppen von verbundenen Schichten in Anordnungen wie oben beschrieben hergestellt werden, müssen sie von den Substratplatten entfernt werden. Die oben beschriebenen Bohr- und Fräsverfahren werden typischerweise für das Depaneling von Anordnungen verwendet, wenn auch bei alternativen bevorzugten Ausführungsbeispielen Diamantsägen oder EXCIMER-Laser verwendet werden können.
  • Die Ausrichtung von Baugruppen wird typischerweise durch eine Präzisionseinrichtung mit einer Mehrzahl von Pins, vorzugsweise drei bis acht, aber möglicherweise mehr, auf einem Frästisch (router table) sichergestellt. Die Pin-Konfiguration ist in Abhängigkeit von der Anwendung und der Größe der mehrlagigen Struktur vorzugsweise dreieckig oder rechteckig. Die Pins selbst sind vorzugsweise rund, quadratisch, rechteckig, oval oder diamantförmig, können jedoch bei anderen Ausführungsformen andere Formen annehmen. Typischerweise wird eine Kombination von Bohren und Fräsen verwendet, um das endgültige Profil/Kontur (outline) der Baugruppen zu schaffen, die dann von ihren Platten getrennt und in einem Ablagefach abgelegt werden.
  • Wiederum sind die Geschwindigkeiten, der Vorschub und die Anzahl von Bohrschlägen des(der) Bohrer ebenso wie die gesamten gebohrten linearen Distanzen kritische Parameter, die während des Bohr-/Fräsprozesses zu überwachen sind. Die Abnutzung an den Werkzeugen trägt zum Aufweichen (smearing) des Fluorpolymer-Verbundes bei und kann auch den Beschichtungsprozess beeinflussen. Bei einer bevorzugten Ausführungsform bewegen sich die Bohrgeschwindigkeiten ungefähr zwischen ca. 30.000 und 150.000 U/min, während die Schaftfräser-Geschwindigkeiten sich ungefähr zwischen ca. 25.000 und 75.000 U/min bewegen. Die Vorschubraten für diese Werkzeuge bewegen sich zwischen 51 und 127 cm pro Minute. Bei einem typischen Bohreinsatz bewegt sich die Zahl der Bohrschläge ungefähr zwischen 200 bis 800, und der lineare Weg von der zu fräsenden Platine liegt ungefähr zwischen 64 und 254 cm. Ein übliches Schema wäre eine Bohrung bei 50.000 U/min während eines Maximums von 250 Schlägen und eine Fräsung bei 35.000 U/min bei maximal 127 linearen cm. Vorzugsweise werden die Werkzeuge gewechselt, wenn die maximale Anzahl von Schlägen bzw. die maximale lineare Distanz erreicht wird.
  • XI. Plattform-Design
  • Bei einer bevorzugten Ausführungsform wird eine Modularchitektur-Design-Plattformstrategie verwendet, um standardisierte Profile/Konturen und Querverbindungswege zwischen funktionellen Gruppen austauschbarer Schichten bereitzustellen. Wenn einmal eine ausreichend große Modulbibliothek geschaffen wurde, wird entsprechend die Designzeit für spätere, die genannten Module umfassende Schaltkreise wesentlich verkürzt.
  • Bei einer bevorzugten Ausführungsform wird die Plattform-Design-Strategie durch dreidimensionale CAD-Zeichnungsdokumentation und programmierbare Prozessschritte verwirklicht. Funktionelle Schichtenblöcke oder Module aus einer vorab konzipierten Bibliothek können gemischt und angepasst werden, um Schaltkreise aufzubauen, die spezifischen Applikationsanforderungen genügen. Neue funktionelle Blöcke können durch Überlappen einer dreidimensionalen strukturellen Schablone konstruiert werden, die für jedes) Kontur/Profil gemeinsam ist. Bei einer bevorzugten Ausführungsform werden Prozessschritte automatisch konfiguriert und basierend auf der Anzahl von Schichten in einer gewünschten Baugruppe auf neue Designs übertragen.
  • XII. Beispiel einer Anwendung des Herstellungsprozesses
  • In 1 zeigt das Flussdiagramm 100 eine umfassende Übersicht über das Verfahren, das für die Verbindung der Schichten 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 verwendet wird, wobei bei einem bevorzugten Ausführungsbeispiel diese jeweils Seitenabmessungen von 2,03 cm im Quadrat haben, um die endgültige Baugruppe oder mehrlagige Struktur 200 zu schaffen.
  • Als rascher Überblick über ein nachstehend detaillierter beschriebenes Verfahren zeigt das Flussdiagramm 100 das Folgende. Die Schichten 1, 2, 3 werden hergestellt und dann verbunden, um die Unterbaugruppe 110 zu bilden. Die Schichten 5, 6 werden hergestellt und anschließend verbunden, um die Unterbaugruppe 120 zu bilden. Die Schichten 8, 9 werden hergestellt und anschließend verbunden, um die Unterbaugruppe 130 zu bilden. Die Unterbaugruppe 110, die Schicht 4, die Unterbaugruppe 120, die Schicht 7 und die Unterbaugruppe 130 werden hergestellt und anschließend verbunden, um die Unterbaugruppe 140 zu bilden. Die Unterbaugruppe 140 und die Schicht 10 werden unter Verwendung des Bonding-Films 150 verbunden, um die in 2 gezeigte mehrlagige Struktur 200 zu bilden.
  • Bei einer bevorzugten Ausführungsform ist der Bonding-Prozess, der zum Verbinden der Schichten (oder einzelner Schichten zu Unterbaugruppen) zur Ausbildung von Unterbaugruppen verwendet wird, der oben beschriebene Fusion-Bonding-Prozess.
  • Bei einer nachstehend beschriebenen bevorzugten Ausführungsform haben die Substrate der Schichten 1, 3, 10 eine Stärke von ca. 760 μm, die Substrate der Schichten 4, 7 haben eine Stärke von ca. 510 μm, die Substrate der Schichten 5, 6, 8, 9 haben eine Stärke von ca. 250 μm, und das Substrat der Schicht 2 hat eine Stärke von ca. 130 μm. Die Schaltkreise werden typischerweise durch Metallisieren von Substraten mit Kupfer gebildet, das typischerweise 5 bis 250 μm stark ist und vorzugsweise 13 bis 64 μm stark ist, und das Kupfer kann beispielsweise mit Zinn oder mit einer Nickel/Gold- oder Zinn/Blei-Kombination beschichtet werden. Diese Schaltkreise werden mit Durchgangsöffnungen verbunden, die vorzugsweise kupferbeschichtet werden und deren Durchmesser typischerweise 0,13 bis 3,2 mm und vorzugsweise ca. 0,2 bis 0,48 mm beträgt.
  • Das Folgende ist eine schrittweise Beschreibung des für die Herstellung der mehrlagigen Struktur 200 verwendeten Prozesses. Es ist erkennbar, dass die herangezogenen Zahlen (nur beispielsweise Abmessungen, Temperatur, Zeit) Annäherungen sind und geändert werden können, und es ist für den Fachmann offensichtlich, dass bestimmte Schritte in einer anderen Reihenfolge ausgeführt werden können.
  • Ferner ist festzuhalten, dass die Figuren das Profil/die Kontur der Substratschichten zeigen, wie sie nach Abschluss sämtlicher durchgeführter Schritte erscheinen. Damit zeigen einige der Figuren eckige Öffnungen und Schlitze an den Kanten der Substratschichten, die solange nicht existieren, bis sämtliche Schichten miteinander verbunden sind und die Schlitze 250 gefräst bzw. die Eckbohrungen 260 und die Randbohrungen 270 wie in 2 gezeigt in die mehrlagige Struktur gebohrt wurden.
  • a. Unterbaugruppe 110
  • In 3 wird ein bevorzugtes Ausführungsbeispiel der Schicht 1 gezeigt. Zunächst werden drei Bohrungen 310 mit Durchmessern von ca. 0,48 mm in die Schicht 1 gebohrt, wie dies in 3a gezeigt wird. Anschließend wird die Schicht 1 natriumgeätzt, was zum Ätzen von drei Widerständen 340 führt. Das für das Natriumätzen eines PTFE-basierten, mit Kupfer zu beschichtenden Substrats verwendete Verfahren ist dem Fachmann für das Beschichten von PTFE-Substraten gut bekannt. Anschließend wird die Schicht 1 durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 1 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 1 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 1 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 1 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten erhitzt, und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 3a gezeigte Struktur zu schaffen. Die Oberseite der Schicht 1 wird kupfergeätzt. Die Schicht 1 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 1 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C unter Vakuum getempert.
  • In 4 wird eine bevorzugte Ausführungsform der Schicht 2 gezeigt. Zunächst werden drei Bohrungen 405 mit Durchmessern von ca. 0,25 mm und eine Bohrung 310 mit einem Durchmesser von ca. 0,48 mm, wie in den 4a und 4b gezeigt, in die Schicht 2 gebohrt. Anschließend wird die Schicht 2 natriumgeätzt. Die Schicht 2 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise ent ionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 2 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 2 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 2 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 2 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in den 4a und 4b gezeigten Strukturen zu schaffen. Die Oberseite und die Unterseite der Schicht 2 werden kupfergeätzt. Die Schicht 2 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 2 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 5 wird eine bevorzugte Ausführungsform der Schicht 3 gezeigt. Zunächst werden, wie in den 5a und 5b gezeigt, vier Bohrungen 505 mit Durchmessern von ca. 0,25 mm in die Schicht 3 gebohrt. Anschließend wird die Schicht 3 natriumgeätzt. Die Schicht 3 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 3 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C unter Vakuum getempert. Die Schicht 3 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 3 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 3 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 5b gezeigte Struktur zu schaffen. Die Unterseite der Schicht 3 wird kupfergeätzt. Die Schicht 3 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 3 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 6 wird gezeigt, wie die Unterbaugruppe 110 durch Verbinden der Schichten 1, 2, 3 hergestellt wird. Unter Verwendung des oben beschriebenen Fusion-Bonding-Prozesses wird die Oberseite der Schicht 1 mit der Unterseite der Schicht 2 verbunden, und die Oberseite der Schicht 2 wird mit der Unterseite der Schicht 3 verbunden, wie dies in 6b gezeigt wird. Anschließend werden 27 Bohrungen 610 mit Durchmessern von ca. 0,48 mm wie in 6a gezeigt in die Unterbaugruppe 110 gebohrt. Die Unterbaugruppe 110 wird natriumgeätzt. Die Unterbaugruppe 110 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 110 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Unterbaugruppe 110 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Unterbaugruppe 110 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Unterbaugruppe 110 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 6a gezeigte Struktur zu schaffen. Die Oberseite der Unterbaugruppe 110 wird kupfergeätzt. Die Unterbaugruppe 110 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 110 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C unter Vakuum getempert.
  • b. Schicht 4
  • In 7 wird eine bevorzugte Ausführungsform der Schicht 4 gezeigt. Zunächst werden dreißig Bohrungen 705 mit Durchmessern von ca. 0,25 mm und acht Bohrungen mit Durchmessern von ca. 0,48 mm in die Schicht 4 gebohrt, wie dies in 7a gezeigt wird. Anschließend wird die Schicht 4 natriumgeätzt. Die Schicht 4 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 4 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 4 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 4 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 4 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten erhitzt und anschließend mit Photolack laminiert. Masken werden verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in den 7a und 7b gezeigte Struktur zu schaffen. Sowohl die Oberseite als auch die Unterseite der Schicht 4 werden kupfergeätzt. Die Schicht 4 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 4 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • c. Unterbauarugge 120
  • In 8 wird eine bevorzugte Ausführungsform der Schicht 5 gezeigt. Zunächst werden vier Bohrungen 805 mit Durchmessern von ca. 0,25 mm und zwei Bohrungen 810 mit Durchmessern von ca. 0,48 mm in die Schicht 5 gebohrt, wie dies in 8a gezeigt wird. Anschließend wird die Schicht 5 natriumgeätzt. Die Schicht 5 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 5 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 5 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 5 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 5 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 8a gezeigte Struktur zu schaffen. Die Oberseite der Schicht 5 wird kupfergeätzt. Die Schicht 5 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 5 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 9 wird eine bevorzugte Ausführungsform der Schicht 6 gezeigt. Zunächst werden sechs Bohrungen 905 mit Durchmessern von ca. 0,25 mm in die Schicht 6 gebohrt, wie dies in den 9a und 9b gezeigt wird. Anschließend wird die Schicht 6 natriumgeätzt. Die Schicht 6 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 6 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C unter Vakuum getempert. Die Schicht 6 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 6 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 6 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 9b gezeigte Struktur zu schaffen. Die Unterseite der Schicht 6 wird kupfergeätzt. Die Schicht 6 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 6 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 10 wird gezeigt, wie die Unterbaugruppe 120 durch Verbinden der Schichten 5 und 6 hergestellt wird. Unter Verwendung des oben beschriebenen Fusion-Bonding-Prozesses wird die Oberseite der Schicht 5 mit der Unterseite der Schicht 6 verbunden, wie dies in 10c gezeigt wird. Anschließend werden wie in den 10a und 10b gezeigt 136 Bohrungen 1003 mit Durchmessern von ca. 0,20 mm und 18 Bohrungen 1005 mit Durchmessern von ca. 0,25 mm in die Unterbaugruppe 120 gebohrt. Die Unterbaugruppe 120 wird natriumgeätzt. Die Unterbaugruppe 120 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 120 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Unterbaugruppe 120 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Unterbaugruppe 120 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Unterbaugruppe 120 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Masken werden verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in den 10a und 10b gezeigten Strukturen zu schaffen. Die Oberseite und die Unterseite der Unterbaugruppe 120 werden kupfergeätzt. An zwei Stellen werden durch Fräsen offene Ausnehmungen 1050, 1060 gebildet. Die Unterbaugruppe 120 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 120 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • d. Schicht 7
  • In 11 wird eine bevorzugte Ausführungsform der Schicht 7 gezeigt. Zunächst werden 28 Bohrungen 1105 mit Durchmessern von ca. 0,25 mm in die Schicht 7 gebohrt, wie dies in den 11a und 11b gezeigt wird. Anschließend wird die Schicht 7 natriumgeätzt. Die Schicht 7 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 7 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 7 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 7 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 7 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Masken werden verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in den 11a und 11b gezeigten Strukturen zu schaffen. Beide Seiten der Schicht 7 werden kupfergeätzt. Die Schicht 7 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 7 wird anschließend wäh rend ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • e. Unterbaugruppe 130
  • In 12 wird eine bevorzugte Ausführungsform der Schicht 8 gezeigt. Zunächst werden vier Bohrungen 1205 mit Durchmessern von ca. 0,25 mm in die Schicht 8 gebohrt, wie dies in 12a gezeigt wird. Anschließend wird die Schicht 8 natriumgeätzt. Die Schicht 8 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 8 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert. Die Schicht 8 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Schicht 8 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Schicht 8 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 12a gezeigte Struktur zu schaffen. Die Oberseite der Schicht 8 wird kupfergeätzt. Die Schicht 8 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 8 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 13 wird eine bevorzugte Ausführungsform der Schicht 9 gezeigt. Die Schicht 9 wird wie in 13a gezeigt ohne Durchbrechen des Substrats auf eine Tiefe von ca. 130 bis 200 μm plangesenkt 1370, 1380 (dies wird manchmal auch als "eingesenkt" bezeichnet). Die Schicht 9 wird auf der (Ober-) Seite der plangesenkten Fläche natriumgeätzt. Die Schicht 9 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 9 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • In 14 wird gezeigt, wie die Unterbaugruppe 130 durch Verbinden der Schichten 8, 9 hergestellt wird. Unter Verwendung des oben beschriebenen Fusion-Bonding-Prozesses wird die Oberseite der Schicht 8 mit der Unterseite der Schicht 9 verbunden, wie dies in 14c gezeigt wird. Anschließend werden 240 Bohrungen 1403 mit Durchmessern von ca. 0,20 mm, wie in den 14a und 14b gezeigt, in die Oberseite der Unterbaugruppe 130 gebohrt. Die Unterbaugruppe 130 wird natriumgeätzt. Die Unterbaugruppe 130 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 130 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C unter Vakuum getempert. Die Unterbaugruppe 130 wird vorzugsweise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die Unterbaugruppe 130 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die Unterbaugruppe 130 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 14b gezeigte Struktur zu schaffen. Die Unterseite der Unterbaugruppe 130 wird geätzt. Die Unterbaugruppe 130 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Unterbaugruppe 130 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • f. Unterbaugruppe 140
  • In 15 wird gezeigt, wie die Unterbaugruppe 140 durch Verbinden der Unterbaugruppe 110, der Schicht 4, der Unterbaugruppe 120, der Schicht 7 und der Unterbaugruppe 130 hergestellt wird. Unter Verwendung des oben beschriebenen Fusion-Bonding-Prozesses wird die Oberseite der Unterbaugruppe 110 mit der Unterseite der Schicht 4 verbunden, die Oberseite der Schicht 4 wird mit der Unterseite der Unterbaugruppe 120 verbunden, die Oberseite der Unterbaugruppe 120 wird mit der Unterseite der Schicht 7 verbunden, und die Oberseite der Schicht 7 wird mit der Unterseite der Unterbaugruppe 130 verbunden, wie dies in 15b gezeigt wird. Die Unterbaugruppe 130 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 15a gezeigte Struktur zu schaffen. Die Oberseite der Unterbaugruppe 130 wird kupfergeätzt. Die Unterbaugruppe 130 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. An vier Stellen werden durch Fräsen offene Ausnehmungen 1550, 1560, 1570, 1580 gebildet. Bei einer bevorzugten Ausführungsform werden unter Verwendung von Lötpaste, wie z.B. Sn96AgO4, 50-Ohm-Widerstände 1581, 1582, 130-Ohm-Widerstände 1585, 1586, 0,68 μF-Kondensatoren 1590, 1591, P/N-CLP-416-Verstärker 1592 und Diodenringe 1595, 1596 installiert.
  • Die Unterbaugruppe 140 wird durch Spülen in Alkohol während 15 Minuten gereinigt, anschließend während 15 Minuten in entionisiertem Wasser mit einer Temperatur von 21 °C gespült. Die Unterbaugruppe 140 wird anschließend während ca. 45 bis 90 Minuten bei ca. 90 bis 125°C, jedoch vorzugsweise während einer Stunde bei 100°C, unter Vakuum getempert.
  • g. Schicht 10
  • In 16 wird eine bevorzugte Ausführungsform der Schicht 10 gezeigt. Die Schicht 10 wird wie in 16a gezeigt ohne Durchbrechen des Substrats auf eine Tiefe von ca. 0,51 mm plangesenkt 1670, 1680, 1690. Die Schicht 10 wird auf der (Ober-) Seite der plangesenkten Fläche natriumgeätzt. Die Schicht 10 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die Schicht 10 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 149°C, unter Vakuum getempert.
  • h. Bonding-Film 150
  • In 17 wird eine bevorzugte Ausführungsform des Bonding-Films 150 gezeigt. Offene Ausnehmungen 1750, 1760, 1770, 1780 werden wie in 17a gezeigt an vier Stellen durch Fräsen gebildet. In einem bevorzugten Aus führungsbeispiel besteht der Bonding-Film 150 aus einem Thermoset-Polymer-Bonding-Film mit einer Stärke von ca. 38 μm, der entsprechend folgendem Profil ausgehärtet wird: 300 PSI mit einer 30-Minuten-Rampe von Zimmertemperatur auf 180°C, eines 65-minütigen Haltens bei 180°C und einer 30-Minuten-Rampe auf 35°C. Alternativ wird der Bonding-Film 150 nach folgendem Profil ausgehärtet: 300 PSI mit einer 15-Minuten-Rampe von Zimmertemperatur auf 105°C, einer 10-Minuten-Rampe auf 180°C, eines 65-minütigen Haltens bei 180°C, und einer 22-Minuten-Rampe auf 35°C. Bei einer alternativen bevorzugten Ausführungsform besteht der Bonding-Film 150 aus einem Thermoplast-Polymer-Bonding-Film mit einer Stärke von ca. 38 μm, der nach folgendem Profil ausgehärtet wird: 200 PSI mit einer 30-Minuten-Rampe von Zimmertemperatur auf 150°C, eines 50-minütigen Haltens bei 150°C, und einer 30-Minuten-Rampe auf 35°C. Es können anderen Typen von Bonding-Filmen verwendet werden, und die Spezifikationen des Herstellers für Bonding werden typischerweise eingehalten.
  • i. Mehrlagige Struktur 200
  • In 2 wird die mehrlagige Struktur 200 durch Verbinden der Unterbaugruppe 140 und der Schicht 100 nach dem relevanten Aushärtungsprofil hergestellt. Die Oberseite der Unterbaugruppe 140 wird unter Verwendung des Bonding-Films 150 mit der Unterseite der Schicht 10 verbunden. Anschließend werden wie in den 2a und 2b gezeigt acht Schlitze 250 in die mehrlagige Struktur 200 gefräst. Die mehrlagige Struktur 200 wird natriumgeätzt. Die mehrlagige Struktur 200 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die mehrlagige Struktur 200 wird anschließend während ca. 30 Minuten bis 2 Stunden bei ca. 90 bis 180°C, jedoch vorzugsweise während einer Stunde bei 100°C, unter Vakuum getempert. Die mehrlagige Struktur 200 wird vorzugs weise zunächst unter Verwendung einer stromlosen Methode gefolgt durch eine elektrolytische Methode mit Kupfer auf eine Stärke von ca. 13 bis 25 μm beschichtet. Die mehrlagige Struktur 200 wird vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, während mindestens 1 Minute gespült. Die mehrlagige Struktur 200 wird auf eine Temperatur von ca. 90 bis 125°C während ca. 5 bis 30 Minuten, vorzugsweise bei 90°C während 5 Minuten, erhitzt und anschließend mit Photolack laminiert. Eine Maske wird verwendet, und der Photolack wird unter Verwendung geeigneter Belichtungseinstellungen entwickelt, um die in 2b gezeigte Struktur zu schaffen. Die Unterseite der mehrlagigen Struktur 200 wird kupfergeätzt. Die mehrlagige Struktur 200 wird durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Die mehrlagige Struktur 200 wird mit Zinn oder Blei beschichtet, anschließend wird die Zinn/Bleibeschichtung bis zum Schmelzpunkt erhitzt, um überschüssigem Beschichtungsmaterial zu ermöglichen, in eine Lötlegierung zurückzufließen. Die mehrlagige Struktur 200 wird anschließend wiederum durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Vier Eckbohrungen 260 und vier Randbohrungen 270 mit einem Radius von jeweils ca. 1 mm werden in die mehrlagige Struktur 200 gebohrt. Die mehrlagige Struktur 200 wird unter Verwendung der Depaneling-Methode von der Platte entfernt, die Bohren und Fräsen, Diamantsägen und/oder EXCIMER-Laser einschließen kann. Die mehrlagige Struktur 200 wird erneut durch Spülen in Alkohol während 15 bis 30 Minuten gereinigt, anschließend vorzugsweise in Wasser, vorzugsweise in entionisiertem Wasser, mit einer Temperatur von 21 bis 52°C während mindestens 15 Minuten gespült. Anschießend wird die mehrlagige Struktur 200 während ca. 45 bis 90 Minuten bei ca. 90 bis 125°C, jedoch vorzugsweise während einer Stunde bei 100°C, unter Vakuum getempert.
  • XIII. Weitere Ausführungsformen
  • Es ist festzuhalten, dass ein Fachmann auf der Grundlage des oben offenbarten Prozesses verschiedene Schaltkreise herstellen kann. Beispielsweise können verschiedene Schaltkreise in eine mehrlagige Struktur eingebaut werden, und die Anzahl der verwendeten Schichten kann variiert werden. Der Fachmann kann auch den Herstellungsprozess in offensichtlicher Weise ändern (beispielsweise Anbringen einer anderen Anzahl von Bohrungen, Verwendung anderer Masken, Hinzufügen anderer Bauteile).
  • Es ist ausdrücklich beabsichtigt, dass sämtliche Kombinationen der genannten Elemente und/oder Verfahrensschritte, die im Wesentlichen die gleiche Funktion in im Wesentlichen der gleichen Weise ausführen, um die gleichen Ergebnisse zu erreichen, zum Erfindungsrahmen gehören. Demzufolge wird beabsichtigt, dass die Erfindung lediglich durch den Umfang der hierzu beigefügten Patentansprüche eingeschränkt wird.

Claims (22)

  1. Mehrlagige Struktur (220) mit: einer Vielzahl von Schichten (1-10), jeweils mit Fluorpolymer-Verbund-Substraten, wobei wenigstens eine Untergruppe (1-9) der Vielzahl von Schichten durch Fusion-Bonding verbunden ist, um ein homogenes dielektrisches Medium bereitzustellen; und mindestens ein in die mehrlagige Struktur (200) eingebettetes aktives Halbleiterbauteil (1592), dadurch gekennzeichnet, dass das mindestens eine aktive Halbleiterbauteil (1592) durch mindestens eine (10) der Vielzahl von Schichten abgedeckt wird, die unter Verwendung von Polymer-Film-Bonding (150) mit mindestens einer (10) Untergruppe der Vielzahl von Schichten verbunden ist.
  2. Mehrlagige Struktur (200) nach Anspruch 1, wobei die relative dielektrische Konstante der Fluorpolymer-Verbund-Substrate Werte zwischen 2,9 und 10,2 aufweist.
  3. Mehrlagige Struktur (200) nach Anspruch 1, wobei die Fluorpolymer-Verbund-Substrate dielektrische Verlusttangenten von 0,0013 bis 0,0024 für Mikrowellensignale aufweisen.
  4. Mehrlagige Struktur (200) nach Anspruch 1, wobei mindestens zwei der Vielzahl von Schichten mittels Durchkontaktierungen (1005) verbunden sind.
  5. Mehrlagige Struktur (200) nach Anspruch 1, wobei die Fluorpolymer-Verbund-Substrate Glasfasern und Keramik aufweisen.
  6. Mehrlagige Struktur (200) nach Anspruch 1, wobei die mehrlagige Struktur (200) unter Verwendung einer vorab konzipierten Modulbibliothek ausgestaltet ist.
  7. Verfahren zur Herstellung einer mehrlagigen Struktur (200) mit den Schritten: Herstellung einer Vielzahl von Schichten (1-10), die jeweils Fluorpolymer-Verbund-Substrate aufweisen; Fusion-Bonding mindestens einer Untergruppe (1-9) der Vielzahl von Schichten; Montage mindestens eines aktiven Halbleiterbauteils (1592) auf mindestens eine Untergruppe der Vielzahl von Schichten; gekennzeichnet durch einen Polymerfilm (150), der mindestens eine (10) der Vielzahl von Schichten mit der Untergruppe der Vielzahl von Schichten verbindet, um das mindestens eine aktive Halbleiterbauteil (1592) abzudecken.
  8. Verfahren zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 7, wobei die relative dielektrische Konstante der Fluorpolymer-Verbund-Substrate Werte zwischen 2,9 und 10,2 aufweist.
  9. Verfahren zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 7, wobei die Fluorpolymer-Verbund-Substrate dielektrische Verlusttangenten von 0,0013 bis 0,0024 für Mikrowellensignale aufweisen.
  10. Verfahren zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 7, wobei mindestens zwei der Vielzahl von Schichten mittels Durchkontaktierungen (1005) verbunden sind.
  11. Verfahren zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 7, weiterhin aufweisend den Schritt, eine Vielzahl von Schichten (200) unter Verwendung einer Modularchitektur-Plattformstrategie zu gestalten.
  12. Vorrichtung zur Herstellung einer mehrlagigen Struktur (200) mit: Fusion-Bonding-Mitteln zur Verbindung von mindestens einer Untergruppe einer Vielzahl von Schichten mit Fluorpolymer-Verbund-Substraten zur Bildung eines homogenen dielektrischen Mediums; Befestigungsmitteln zur Einbettung mindestens eines aktiven Halbleiterbauteils (1592) in die mehrlagige Struktur, gekennzeichnet durch Polymerfilm-(150) Bonding-Mitteln zur Abdeckung des mindestens einen aktiven Halbleiterbauteils (1592) mit mindestens einer der Vielzahl von Schichten (10).
  13. Vorrichtung zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 12, wobei die Vielzahl von Schichten (1-10), die jeweils Fluorpolymer-Verbund-Substrate aufweisen, Werte der relativen dielektrischen Konstante zwischen 2,9 und 10,2 aufweisen.
  14. Vorrichtung zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 12, wobei die Vielzahl von Schichten (1-10), die jeweils Fluorpolymer-Verbund-Substrate aufweisen, dielektrische Verlusttangenten von 0,0013 bis 0,0024 für Mikrowellensignale aufweisen.
  15. Vorrichtung zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 12, die weiterhin Durchkontaktierungsmittel (1005) zur Verbindung von mindestens zwei der Vielzahl von Schichten aufweist.
  16. Vorrichtung zur Herstellung einer mehrlagigen Struktur (200) nach Anspruch 12, die darüber hinaus Mittel zur Gestaltung der mehrlagigen Struktur (200) unter Verwendung einer vorab konzipierten Modulbibliothek aufweist.
  17. Mehrlagige Struktur nach Anspruch 1, wobei die mehrlagige Struktur Teil einer Matrix (array) von mehrlagigen Strukturen ist, wobei die Matrix von mehrlagigen Strukturen mindestens 22,9 cm breit und mindestens 30,5 cm lang ist.
  18. Mehrlagige Struktur nach Anspruch 17, wobei die Matrix von mehrlagigen Strukturen mindestens 45,7 cm breit und mindestens 61,0 cm lang ist.
  19. Verfahren zur Herstellung einer mehrlagigen Struktur nach Anspruch 7, darüber hinaus den Schritt aufweisend, das Depaneling der mehrlagigen Struktur von einer Matrix (array) von mehrlagigen Strukturen vorzunehmen, wobei die Matrix von mehrlagigen Strukturen mindestens 22,9 cm breit und mindestens 30,5 cm lang ist.
  20. Verfahren zur Herstellung einer mehrlagigen Struktur nach Anspruch 19, wobei die Matrix von mehrlagigen Strukturen mindestens 45,7 cm breit und mindestens 61,0 cm lang ist.
  21. Vorrichtung zur Herstellung einer mehrlagigen Struktur nach Anspruch 12, die weiterhin Depaneling-Mittel zur Abtrennung der mehrlagigen Struktur von einer Matrix (array) mehrlagiger Strukturen aufweist, wobei die Matrix von mehrlagigen Strukturen mindestens 22,9 cm breit und mindestens 30,5 cm lang ist.
  22. Vorrichtung zur Herstellung einer mehrlagigen Struktur nach Anspruch 21, wobei die Matrix von mehrlagigen Strukturen mindestens 45,7 cm breit und mindestens 61,0 cm lang ist.
DE1999634674 1998-02-13 1999-02-11 Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten Expired - Fee Related DE69934674T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7457198P 1998-02-13 1998-02-13
US74571P 1998-02-13
US09/199,675 US6099677A (en) 1998-02-13 1998-11-25 Method of making microwave, multifunction modules using fluoropolymer composite substrates
US199675 1998-11-25
PCT/US1999/002887 WO1999041957A1 (en) 1998-02-13 1999-02-11 Method of making microwave, multifunction modules using fluoropolymer composite substrates

Publications (2)

Publication Number Publication Date
DE69934674D1 DE69934674D1 (de) 2007-02-15
DE69934674T2 true DE69934674T2 (de) 2007-10-18

Family

ID=26755806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999634674 Expired - Fee Related DE69934674T2 (de) 1998-02-13 1999-02-11 Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten

Country Status (9)

Country Link
US (2) US6099677A (de)
EP (1) EP1060647B1 (de)
JP (1) JP3556904B2 (de)
KR (1) KR20010040861A (de)
CN (1) CN1237854C (de)
AT (1) ATE350885T1 (de)
CA (1) CA2320064C (de)
DE (1) DE69934674T2 (de)
WO (1) WO1999041957A1 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3314304B2 (ja) 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
US6560844B1 (en) * 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US6765455B1 (en) * 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US7506438B1 (en) 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
AR036042A1 (es) 2001-05-30 2004-08-04 Sugen Inc Derivados aralquilsufonil-3-(pirrol-2-ilmetiliden)-2-indolinona, sus composiciones farmaceuticas y metodo para la modulacion de la actividad catalitica de una proteina quinasa
US6890864B2 (en) * 2001-07-12 2005-05-10 Nec Electronics Corporation Semiconductor device fabricating method and treating liquid
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US20040148756A1 (en) * 2002-09-09 2004-08-05 Pommer Richard J. Alignment plate with matched thermal coefficient of expansion
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US20040209044A1 (en) * 2003-04-15 2004-10-21 Adam Gadway Non-homogeneous multilayer circuit assemblies and method of manufacture
US7250827B2 (en) * 2003-09-10 2007-07-31 Merrimac Industries, Inc. Circuitry module
US7042307B2 (en) * 2003-09-10 2006-05-09 Merrimac Industries, Inc. Coupler resource module
KR100541085B1 (ko) * 2003-09-24 2006-01-11 삼성전기주식회사 적층형 세라믹 커플러
US7416630B2 (en) * 2003-11-24 2008-08-26 Northrop Grumman Corporation Fabrication of LTCC T/R modules with multiple cavities and an integrated ceramic ring frame
TWI298522B (en) * 2004-01-13 2008-07-01 Hon Hai Prec Ind Co Ltd A manufacturing method of a cavity
TW200529371A (en) * 2004-02-20 2005-09-01 Hon Hai Prec Ind Co Ltd A manufacturing method of a stamper
US7297875B2 (en) * 2004-04-27 2007-11-20 Merrimac Industries, Inc. Fusion bonded assembly with attached leads
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
WO2006057729A2 (en) * 2004-11-22 2006-06-01 Intraglobal Corporation Monolithic multi-level module and method
US20060115789A1 (en) * 2004-11-26 2006-06-01 Wishart Kenneth D Self-approximating intraoral
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
JP2007098409A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 板材分断方法、金型、プリント基板、および電子機器
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
TW200924453A (en) * 2007-11-16 2009-06-01 Htc Corp Wireless communication module
US8044749B1 (en) 2008-02-26 2011-10-25 Anaren, Inc. Coupler device
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
WO2013119643A1 (en) 2012-02-08 2013-08-15 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
CN102709627A (zh) * 2012-06-25 2012-10-03 世达普(苏州)通信设备有限公司 波导双工器器件
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
US9742183B1 (en) 2016-12-09 2017-08-22 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
JP7358371B2 (ja) 2018-03-06 2023-10-10 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 薄膜表面実装可能高周波数結合器
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters
CN113644429B (zh) * 2021-08-10 2022-08-02 合肥工业大学 一种可重构四种微波功能的平面微波无源器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US5053921A (en) * 1989-05-15 1991-10-01 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5495394A (en) * 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
FR2739492B1 (fr) * 1995-10-03 1997-11-07 Dassault Electronique Circuit hyperfrequence multi-couches a elements actifs integres
EP0795907A1 (de) * 1996-03-14 1997-09-17 Dassault Electronique Mehrlagige Hochfrequenzschaltung mit integrierten aktiven Elementen

Also Published As

Publication number Publication date
CA2320064C (en) 2005-02-08
JP3556904B2 (ja) 2004-08-25
WO1999041957A8 (en) 1999-11-04
CN1237854C (zh) 2006-01-18
EP1060647A4 (de) 2005-06-29
JP2002503889A (ja) 2002-02-05
CN1299581A (zh) 2001-06-13
CA2320064A1 (en) 1999-08-19
US6395374B1 (en) 2002-05-28
US6099677A (en) 2000-08-08
WO1999041957A1 (en) 1999-08-19
EP1060647B1 (de) 2007-01-03
DE69934674D1 (de) 2007-02-15
KR20010040861A (ko) 2001-05-15
EP1060647A1 (de) 2000-12-20
ATE350885T1 (de) 2007-01-15

Similar Documents

Publication Publication Date Title
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE19681758B4 (de) Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
DE68926055T2 (de) Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE69431740T2 (de) Mehrlagige Verdrahtungsplatine und ihre Herstellung
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
EP2524394A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102020102369A1 (de) Bilden von Durchgangsöffnungen durch freiliegendes dielektrisches Material eines Komponententrägers
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE10318297A1 (de) Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee