-
Die
vorliegende Erfindung betrifft Bildsensoren und insbesondere einen
CMOS-Bildsensor,
der Ladungskopplungs-Technik zur Implementierung eines Rahmenspeichers
nutzt.
-
Es
gibt zwei Hauptkategorien von Bildsensortechniken: ladungsgekoppelte
Vorrichtungen (CCD) und CMOS-Bildsensoren. Die Vorteile der beiden
Techniken sind sorgfältig
dokumentiert. CMOS-Bildsensoren weisen beispielsweise Vorteile in
Bezug auf Stromverbrauch, Herstellungskosten und Schaltkreisintegration
auf. Dennoch weisen CCDs bei bestimmten Anwendungen im oberen Leistungsbereich
Vorteile auf.
-
Es
wurden Versuche unternommen, die beiden Technologien zu verbinden,
so dass ein Bildsensor die Vorteile beider aufweist.
US-Patent Nr. 5.625.210 beschreibt
die Kombination der allgemein genutzten Technik der gepinnten Photodiode
von CCD-Bildsensoren
mit durch CMOS gesteuerten Schaltkreisen.
-
WO2005/022638A offenbart
eine Vorrichtung, die alle im Oberbegriff von Anspruch 1 angeführten technischen
Merkmale aufweist.
-
Die
vorliegende Erfindung kombiniert Aspekte von CCD-Technologie in
einem CMOS-Bildsensor.
-
Die
vorliegende Erfindung stellt einen aktiven Pixel gemäß Anspruch
1 bereit.
-
Der
Gegenstand von Anspruch 1 unterscheidet sich insofern von den Lehren
von
WO 2005/022638A ,
als dass dieses Dokument nur ein Speichergate zwischen dem Transfertransistor
und dem Steuergate offenbart, das mit dem Ausgangsanschluss des
Transfertransistors und dem Eingangsanschluss des Steuergates elektrisch
verbunden ist, während
die vorliegende Erfindung zwei Speichergates zwischen dem Transfertransistor
und dem Steuergate einsetzt, um den Verlust von Signalladungen durch
die schnelle Übertragung
derselben zwischen den beiden Speichergates zu reduzieren.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 ist
eine schematische Darstellung eines in einem CMOS-Bildsensor verwendeten,
aktiven Pixels mit drei Transistoren nach dem Stand der Technik.
-
2 ist
eine schematische Darstellung eines in einem CMOS-Bildsensor verwendeten,
aktiven Pixels mit vier Transistoren nach dem Stand der Technik.
-
3 ist
eine schematische Darstellung eines aktiven Pixels.
-
4 ist
eine Querschnittsansicht eines Teils des aktiven Pixels aus 3.
-
5 ist
eine schematische Darstellung eines aktiven Pixels, die die Verwendung
von gemeinsamen Transistoren zeigt.
-
6 zeigt
schematische Darstellungen und Querschnittsansichten einer Ausführungsform
der vorliegenden Erfindung unter Einsatz eines zusätzlichen
Speichergates.
-
7 zeigt
schematische Darstellungen und Querschnittsansichten eines aktiven
Pixels unter Verwendung einer p-Typ-Schicht unter dem Speichergate
und eines zusätzlichen
Steuergates.
-
Während die
in 3, 4, 5 und 7 dargestellten
aktiven Pixel nicht Teil des Schutzumfangs der Ansprüche sind,
werden sie dennoch in der Beschreibung aufgenommen, da sie nützliche Information
für Fachleute
auf dem Gebiet der Erfindung in Bezug auf den Einsatz von Speicher-Töpfen bereitstellen.
-
DETAILLIERTE BESCHREIBUNG
-
In
der folgenden Beschreibung werden zahlreiche spezifische Details
angeführt,
um ein umfassendes Verständnis
der Ausführungsformen
der vorliegenden Erfindung bereitzustellen. Fachleute auf dem Gebiet
der Erfindung werden jedoch erkennen, dass die Erfindung auch ohne
eines oder mehrere spezifische Details oder unter Einsatz anderer
Verfahren, Komponenten, Materialien etc. umgesetzt werden kann.
An anderer Stelle werden bekannte Strukturen, Materialien oder Vorgänge nicht
angeführt
oder detailliert beschrieben, um Aspekte der vorliegenden Erfindung
deutlich darstellen zu können.
-
Die
Bezugnahme auf "eine
Ausführungsform" in der vorliegenden
Beschreibung bedeutet, dass ein bestimmtes Merkmal, eine bestimmte
Struktur oder eine bestimmte Eigenschaft, die in Verbindung mit
der Ausführungsform
beschrieben wird, Teil zumindest einer Ausführungsform der vorliegenden Erfindung
ist. Die Bezeichnung "in
einer Ausführungsform", die an verschiedenen
Stellen in der vorliegenden Beschreibung aufscheint, bezieht sich demnach
nicht notwendigerweise auf dieselbe Ausführungsform. Weiters können die
jeweiligen Merkmale, Strukturen oder Eigenschaften auf beliebige geeignete
Weise in einer oder mehreren Ausführungsformen kombiniert werden.
-
Die
vorliegende Erfindung kombiniert bestimmte Aspekte der CCD-Technologie
mit der CMOS-Verarbeitungstechnologie. 1 veranschaulicht
einen aktiven CMOS-Pixel
mit drei Transistoren nach dem Stand der Technik. Ein Lichtabfühlelement 101 gibt
ein Signal aus, das eingesetzt wird, um einen Verstärkungstransistor 105 zu
modulieren. Der Verstärkungstransistor
ist auch als Sourcefolgertransistor bekannt. Bei dem Lichtabfühlelement 101 kann
es sich um verschiedene Vorrichtungen handeln, wie z.B., ohne Einschränkung, Photogates,
Photodioden, gepinnte Photodioden, teilweise gepinnte Photodioden
etc.
-
Während einer
Integrationsphase erfasst das Lichtabfühlelement 101 Licht
und gibt ein Signal aus, das die Lichtmenge des Lichteinfalls auf
das Lichtabfühlelement 101 anzeigt.
Das Signal wird eingesetzt, um den Verstärkungstransistor 105 zu
modulieren. Nach der Integrationsphase wird ein Rücksetztransistor 103 eingesetzt,
um den Pegel des Ausgabeknotens des Lichtabfühlelements auf einen Referenzpegel
rückzusetzen.
Schließlich
wird ein Zeilenauswahltransistor 107 eingesetzt, um den
Pixel zu adressieren und selektiv das Signal von dem Pixel auf eine
Spalten-Bit-Leitung 109 auszulesen.
-
2 ist
dem aktiven Pixel mit drei Transistoren aus 1 in vielerlei
Hinsicht ähnlich,
nur dass ein zusätzlicher
Transfertransistor 201 eingesetzt wird, um das von dem
Lichtabfühlelement 101 ausgegebene
Signal zu einem Schwebeknoten A zu übertragen. Wenngleich ein aktiver
Pixel mit vier Transistoren aufgrund des Transfergates 201 möglicherweise
größer ist,
können
im Vergleich mit dem aktiven Pixel mit drei Transistoren aus 1 dennoch
Vorteile erzielt werden.
-
In 3 wird
das Signal eines Lichtabfühlelements 101 (das
ohne Einschränkung
Photogates, Photodioden, gepinnte Photodioden (spezielle Art von
Photodioden), teilweise gepinnte Photodioden (spezielle Art von
Photodioden) und dergleichen umfasst) durch drei Gates zu einem
Abfühlknoten
A übertragen:
ein Transfergate 301, ein Speichergate 303 und
ein Steuergate 305.
-
Sobald
sich das Signal des Lichtabfühlelements 101 in
dem Abfühlknoten
A befindet, ist der Schaltkreis einem Schaltkreis nach dem Stand
der Technik ähnlich
und umfasst einen Rücksetztransistor 307,
einen Verstärkungstransistor 309 und
einen Zeilenauswahltransistor 311. Das Signal in Abfühlknoten
A moduliert den Verstärkungstransistor 309 so,
dass das auf geeignete Weise verstärkte Signal auf einer Spalten-Bit-Leitung 313 angeordnet
wird. Der Zeilenauswahltransistor 311 wird eingesetzt,
um den aktiven Pixel selektiv zu adressieren.
-
Durch
das Aufnehmen des Speichergates 303 und des Steuergates 305 kann
jeder aktive Pixel analog zu CCD-Bildsensoren einen Speicher umfassen.
Wenn die Integrationsphase durch das Lichtabfühlelement 101 abgeschlossen
ist, werden das Transfergate 301 und das Speichergate 303 aktiviert. Eine
Spannung (Von) wird an das Transfer- und
das Speichergate 301 und 303 angelegt. Es ist
anzumerken, dass es sich bei der Spannung Von um
eine positive Spannung für
ein p-Substrat handelt. Bei einem n-Substrat handelt es sich bei
Von um eine negative Spannung. Weiters wird
die Höhe
der Spannung Von durch verschiedene Gestaltungsparameter
des Pixels bestimmt, wird aber typischerweise von Vdd oder Vcc abgeleitet.
-
Das
Anlegen von Von an das Transfer- und das
Speichergate 301 und 303 bildet einen Potentialtopf
(Speicher-Topf 401) unterhalb des Speichergates 303.
Weiters fließt
durch das Anlegen einer Spannung an das Transfergate 301 eine
durch das Lichtabfühlelement 101 erzeugte
Ladung (Signal) zu dem Speicher-Topf 401 unterhalb des
Speichergates 303.
-
Das
Speichergate 303 kann auf der Spannung Von gehalten
werden, während
das Transfergate 301 wieder eine Ruhespannung (0 Volt oder eine
eingestellte Vorspannung) einnimmt. Das führt dazu, dass das Signal von
dem Lichtabfühlelement 101 in
dem Speicher-Topf 401 gehalten wird. Um die Ladung von
dem Speicher-Topf 401 zu dem Abfühlknoten A zu übertragen,
wird das Steuergate 305 dann auf Von angeregt,
während
das Speichergate 303 wieder in den Ruhezustand zurückkehrt.
Das führt
dazu, dass das Signal von dem Speicher-Topf 401 zu dem
Abfühlknoten
A übertragen
wird. Dies erfolgt gesteuert durch das Steuergate 305 und
das Speichergate 303.
-
Wenn
das Signal von dem Lichtabfühlelement 101 auf
dem Abfühlknoten
A platziert wurde, ist die Funktion des aktiven Pixels der in 1 und 2 ähnlich.
Anders ausgedrückt
wird das Signal auf dem Abfühlknoten
A regelmäßig unter
Einsatz des Rücksetztransistors 307 rückgesetzt.
Weiters wird das Signal in dem Abfühlknoten eingesetzt, um den
Verstärkungstransistor 309 zu
modulieren, um ein verstärktes
Signal auf eine Spalten-Bit-Leitung 313 auszugeben. Der
Zeilenauswahltransistor 311 wird eingesetzt, um den Pixel
selektiv zu adressieren.
-
4 zeigt
eine Querschnittsansicht eines Halbleitersubstrats, die das Lichtabfühlelement 101 (in
diesem Fall eine Photodiode), das Transfergate 301, das
Speichergate 303, das Steuergate 305 und den Speicher-Topf 401 zeigt.
Das Transfergate 301, das Speichergate 303 und
das Steuergate 305 sind durch ein Gate-Dielektrikum, wie
z.B. ein dünnes Gate-Oxid,
von dem Halbleitersubstrat getrennt. Der Abfühlknoten A wird ebenfalls dargestellt.
Das Transfergate 301 ist angrenzend an das Lichtabfühlelement 101 angeordnet.
Die Bezeichnung "angrenzend" umfasst, wie hierin
verwendet, nicht-überlappend, überlappend
und ausgerichtet, wobei dies in Abhängigkeit von verschiedenen
Gestaltungsparametern variieren kann. Das Transfergate 301 sollte auf
jeden Fall in einer Position angeordnet sein, die die Weiterleitung
einer Ladung aus dem Lichtabfühlelement 101 erleichtert.
-
Es
ist anzumerken, dass 3 und 4 nur einen
Pixel in einem Pixelfeld zeigt, das einen Bildsensor bildet. In
vielen Ausführungsformen
reicht die Anzahl der Pixel in dem Bildsensorfeld von hunderten
Pixel bis zu Millionen Pixel. Typischerweise weist das Bildsensorfeld
viele in Zeilen und Spalten angeordnete Pixel auf. Die vorliegende
Erfindung ist jedoch auf die innere Struktur eines einzigen Pixels ausgerichtet,
und dieser Pixel kann in verschiedenen Anordnungen eingesetzt werden.
-
Wie
in 4 gezeigt ist, kann ein durch das Lichtabfühlelement 101 erzeugtes
Signal (durch Elektronen dargestellt) durch das Aktivieren des Transfergates 301 und
des Speichergates 303 weitergeleitet werden. Diese Weiterleitung
ermöglicht es,
dass das Signal von dem N-Topf einer das Lichtabfühlelement 101 umfassenden
Photodiode in den Speicher-Topf 401 bewegt wird. Das Speichergate 303 und
das Steuergate 305 können
dann so gesteuert werden, dass das Signal entweder in dem Speicher-Topf 401 gespeichert
wird oder zu dem Abfühlknoten
A weitergeleitet wird. Der Steuertransistor 305 kann beispielsweise
zu einem gewünschten
Zeitpunkt aktiviert werden, damit das Signal von dem Speicher-Topf 401 in
den Abfühlknoten
A ausgelesen wird.
-
Das
Aufnehmen des Speicher-Topfs 401 und die Struktur der Pixel
ermöglichen
die Unterstützung von "Rahmenbelichtung". Anders ausgedrückt kann der
Bildsensor das gesamte Feld dem einfallenden Licht aussetzen und
das gesamte Bild (den Rahmen) in den Speicher-Töpfen 401 speichern.
Das steht im Gegensatz zu den herkömmlichen Rasterscanning-Ausleseverfahren
vieler Bildsensoren nach dem Stand der Technik. Weiters kann der
Speicher-Topf 401 mit einer geeigneten Verfah rensgestaltung
das durch das Lichtabfühlelement 101 erfasste
Signal relativ lange speichern, wodurch eine Langzeitspeicherdauer
erhält.
-
Wenngleich
die Anzahl der Gates in jedem aktiven Pixel gesteigert wird, kann
das Ausmaß der Steigerung
der Anzahl der Gates durch den Einsatz einer Technologie mit gemeinsamen
Transistoren gemäßigt werden.
Wie in
5 zu sehen ist können insbesondere zwei oder
mehrere aneinander angrenzend angeordnete Pixel Transistoren teilen,
und die Gesamtanzahl der erforderlichen Transistoren, die zur Umsetzung
eines Bildgebungsfelds erforderlich ist, kann reduziert werden.
Weitere Details dieser Art des Aufbaus mit geteilten Transistoren
sind in der anhängigen
US-Patentanmeldung des Anmelders mit der
Seriennr. 10/771.839 und dem Titel "CMOS IMAGE SENSOR USING SHARED TRANSISTORS BETWEEN
PIXELS" (CMOS-Bildsensor unter
Einsatz von Pixel mit gemeinsamen Transistoren), die am 4. Februar
2004 eingereicht wurde, zu finden, die hierin durch Verweis aufgenommen
ist.
-
Eine
Ausführungsform
wird unter Bezugnahme auf 6 und 7 offenbart. 3 und 4 zeigen
eine grundlegende Anordnung von Gates, wobei die Siliziumoberfläche unterhalb
des Speichergates 303 beim Halten der Signalladungen verarmt wird.
Diese Verarmung verursacht einen relativ großen Leckstrom von der Siliziumoberfläche. Die
untenstehend beschriebene Ausführungsform
reduziert das Ausmaß des
Leckstroms von der Siliziumoberfläche.
-
6 zeigt
eine Ausführungsform
der vorliegenden Erfindung schematisch und in Querschnittansicht.
Auf ähnliche
Weise wie in den Anordnungen in 3 und 4 ist
das Transfergate angrenzend an die Photodiode ausgebildet. Jedoch
wird zusätzlich zu
dem Speichergate 1 und dem Steuergate ein Speichergate 2 zwischen
dem Transfergate und dem Knoten A bereitgestellt. Weiters sind zur
leichteren Herstellung das erste und das zweite Speichergate, das
Transfergate und das Steuergate alle aus derselben Polysiliziumschicht
ausgebildet.
-
Bei
Betätigung
werden zunächst
das Speichergate 1, das Speichergate 2 und das
Steuergate betätigt,
um die Bereiche unter diesen Gates rückzusetzen. Dann werden Speichergate 1,
Speichergate 2 und das Steuergate nacheinander ausgeschaltet. Das
durch das einfallende Licht in der Photodiode erzeugte Signal wird
durch das Transfergate durch das Einschalten des Transfergates und
des Speichergates unter das Speichergate 1 weitergeleitet.
Zu diesem Zeitpunkt ist Speichergate 2 ausgeschaltet. Dann
wird das Transfergate ausgeschaltet. Das führt dazu, dass das Signal unterhalb
des Speichergates 1 gehalten wird.
-
In
einem nächsten
Schritt wird das Speichergate 2 eingeschaltet, während Speichergate 1 ausgeschaltet
wird. Zu diesem Zeitpunkt wird das Signal unterhalb von Speichergate 2 gehalten.
-
Dann
wird Speichergate 1 eingeschaltet, während Speichergate 2 ausgeschaltet
wird. Das Signal wird dann unter Speichergate 1 zurückgeleitet. Das
Signal wird so abwechselnd zwischen Speichergate 1 und
Speichergate 2 hin- und hergeleitet. In einer Ausführungsform
erfolgt die Hin- und Herübertragung
in einer Frequenz von 1000 Hertz oder mehr. Diese Hin- und Herübertragung
erfolgt, bis die Signalladungen durch den Sourcefolger an die Spalten-Bit-Leitung
ausgelesen werden.
-
Die
Ausführungsform
in 6 senkt den Leckstrom von der Siliziumoberfläche. Es
wird angenommen, dass der Leckstrom von der Siliziumoberfläche mit
langsamen Oberflächenzuständen auf
der Siliziumoberfläche
in Zusammenhang steht. Die langsamen Oberflächenzustände können im Allgemeinen nicht auf
eine Ansteuerung von mehr als 1000 Hertz reagieren. Wenn die Speichergates 1 und 2 in
einer Frequenz von mehr als 1 kHz ein- und ausgeschaltet werden,
sollte demnach der Leckstrom von der Siliziumoberfläche nicht
ansteigen. Die vorliegende Erfindung ist dennoch nicht auf eine
Schaltfrequenz von mehr als 1000 Hertz beschränkt, und es können andere
Mechanismen eingesetzt werden, die die vorliegende Erfindung auch
bei einer Schaltfrequenz von weniger als 1000 Hertz vorteilhaft
machen.
-
7 zeigt
eine Anordnung schematisch und in Querschnittsansicht, die ein Speichergate,
ein erstes Steuergate 1 und ein zweites Steuergate 2 zwischen
dem Transfergate und dem Knoten A umfasst.
-
Es
ist anzumerken, dass in dieser Anordnung eine p-Typ-Schicht die
Siliziumoberfläche
unterhalb des Speichergates bedeckt, um den Leckstrom von der Siliziumoberfläche zu verhindern.
Die p-Typ-Schicht kann unter Einsatz eines herkömmlichen Abdeckungs- und Implantationsschritts
ausgebildet werden. In einem Bereich, der tiefer liegt als die p-Typ-Schicht,
unterhalb des Speichergates und des Steuergates wird ein n-Kanal
ausgebildet.
-
Bei
Betätigung
wird der n-Kanal durch das Einschalten des Speichergates, des Steuergates 1 und
des Steuergates 2 rückgesetzt.
Dann wird das Steuergate 2 ausgeschaltet, und das Speichergate sowie
das Steuergate 1 werden eingeschaltet. Dann wird das Speichergate
in Ruhespannung (0 oder negative Spannung) oder Gleitspannung versetzt.
Das n-Kanal-Potenzial wird durch das Potenzial unterhalb von Steuergate 1 eingestellt.
Dann werden die Signalladungen von der Photodiode durch das Einschalten
und Ausschalten des Transfergates zu dem Speichergate und Steuergate 1 weitergeleitet.
Dann wird Steuergate 1 ausgeschaltet. Zu diesem Zeitpunkt werden
die Signalladungen im Bereich des n-Kanals unterhalb des Speichergates
gehalten.
-
Es
ist anzumerken, dass in einer weiteren Anordnung das Steuergate 2 weggelassen
werden kann. Die Struktur einer solchen Anordnung ist der in 3 dargestellten ähnlich,
nur dass zusätzlich
die p-Typ-Schicht und der n-Kanal vorhanden sind.
-
Wenn
die Signalladungen ausgelesen werden sollen, wird das Potenzial
unterhalb des Steuergates 2 auf einen bestimmten Wert eingestellt.
Dann wird das Potenzial unterhalb des Steuergates 1 durch das
Anlegen von Spannung daran auf einen niedrigeren Wert als Steuergate 2 eingestellt.
Als nächstes wird
das Speichergate ausgeschaltet. Signalladungen werden dann durch
die Steuergates 1 und 2 in den Knoten A weitergeleitet.
Diese Anordnung senkt auch den Leckstrom von der Siliziumoberfläche. Da die
Siliziumoberfläche
unter dem Speichergate aufgrund der p-Typ-Schicht nicht verarmt wird, ist der Leckstrom
von der Siliziumschicht gering.
-
Die
Beschreibung der Erfindung und ihrer Anwendungen dient wie hierin
angeführt
der Veranschaulichung und nicht der Einschränkung des Umfangs der Erfindung.
Variationen und Modifikationen der hierin offenbarten Ausführungsformen
sind möglich,
und Fachleuten auf dem Gebiet der Erfindung sind praktische Alternativen
oder Entsprechungen der verschiedenen Elemente der Ausführungsformen bekannt.
Weiters können
die verschiedenen Dotierungstypen umgekehrt werden, so dass ein
obenstehend beschriebener n-Kanal-Transistor durch einen p-Kanal-Transistor
ersetzt werden kann.