Nothing Special   »   [go: up one dir, main page]

DE60027141T2 - PRINTED MULTILAYER PLATE AND MANUFACTURING METHOD FOR PRINTED MULTILAYER PLATE - Google Patents

PRINTED MULTILAYER PLATE AND MANUFACTURING METHOD FOR PRINTED MULTILAYER PLATE Download PDF

Info

Publication number
DE60027141T2
DE60027141T2 DE60027141T DE60027141T DE60027141T2 DE 60027141 T2 DE60027141 T2 DE 60027141T2 DE 60027141 T DE60027141 T DE 60027141T DE 60027141 T DE60027141 T DE 60027141T DE 60027141 T2 DE60027141 T2 DE 60027141T2
Authority
DE
Germany
Prior art keywords
resin
holes
layers
die
der
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60027141T
Other languages
German (de)
Other versions
DE60027141D1 (en
Inventor
Ltd. Yogo Ogaki-kojou Ibiden Co. KAWASAKI
Ltd. Hiroaki Aoyagi-kojou Ibiden Co. SATAKE
Ltd. Yutaka Aoyagi-kojou Ibiden Co. IWATA
Ltd. Tetsuya Aoyagi-kojou Ibiden Co. Ogaki-shi TANABE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30330699A external-priority patent/JP2001127435A/en
Priority claimed from JP30330599A external-priority patent/JP4832621B2/en
Priority claimed from JP30330799A external-priority patent/JP2001127436A/en
Priority claimed from JP2000029988A external-priority patent/JP2001223466A/en
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of DE60027141D1 publication Critical patent/DE60027141D1/en
Application granted granted Critical
Publication of DE60027141T2 publication Critical patent/DE60027141T2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

Technischer BereichTechnical part

Die vorliegende Erfindung betrifft eine mehrschichtige Leiterplatte mit zusammengesetzten oder Aufbauschichten, die auf beiden Seiten eines Kernsubstrats ausgebildet sind, wobei die zusammengesetzten Schichten jeweils Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind. Die vorliegende Erfindung betrifft insbesondere eine mehrschichtige Leiterplatte und ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte, die als Bestückungssubstrat verwendbar ist, auf dem IC-Chips montiert werden können.The The present invention relates to a multilayer printed circuit board with composite or construction layers on both sides a core substrate, wherein the composite layers each have interlayer resin insulating layers and conductor layers, which are arranged alternately, wherein the conductor layers via via holes with each other are connected. The present invention particularly relates a multilayer printed circuit board and a method of manufacturing a multilayer printed wiring board usable as a mounting substrate, can be mounted on the IC chip.

HinterggrundtechnikHinterggrundtechnik

Bisher ist eine zusammengesetzte mehrschichtige Leiterplatte durch ein Verfahren hergestellt worden, das beispielsweise im offengelegten japanischen Patent Nr. 9-130050 beschrieben ist.So far is a composite multilayer printed circuit board by a Process has been prepared, for example, in the laid open Japanese Patent No. 9-130050.

Eine rauhe Schicht wird auf der Oberfläche der Leiterschaltung einer Leiterplatte durch stromloses Metallisieren (Electroless Plating) oder Ätzen ausgebildet. Dann wird durch Walzenbeschichten oder Drucken eine Zwischenlagen-Isolierharz aufgebracht, belichtet und entwickelt, werden Durchkontaktierungslochabschnitte ausgebildet, um Schichten durchgehend zu machen, und wird durch UV-Aushärten, tatsächliches Härten oder ein ähnliches Verfahren eine Zwischenlagen-Harzisolierschicht ausgebildet. Außerdem wird auf die Zwischenlagen-Harzisolier schicht ein Katalysator, wie beispielsweise Palladium, auf der rauhen Oberfläche aufgebracht, die einem Aufrauhungsprozess durch eine Säure oder ein Oxidationsmittel unterzogen worden ist. Durch stromloses Metallisieren wird eine dünne Schicht aufgebracht, auf der metallisierten Schicht wird durch eine Trockenschicht ein Muster ausgebildet, und die Dicke des Musters wird durch Galvanisieren vergrößert. Daraufhin wird die Trockenschicht durch ein Alkali abgetrennt und entfernt und geätzt, um eine Leiterschaltung auszubilden. Durch Wiederholen der vorstehenden Prozesse wird eine zusammengesetzte mehrschichtige Leiterplatte erhalten.A rough layer becomes on the surface of the ladder circuit one PCB by electroless plating or etching educated. Then, by roll coating or printing, a Interlayer insulating resin applied, exposed and developed, Through-hole portions are formed to form layers through through UV curing, actual curing or the like Method, an interlayer resin insulating layer formed. In addition, will on the interlayer resin insulating layer, a catalyst such as Palladium, applied to the rough surface, a roughening process by an acid or an oxidizing agent has been subjected. By electroless plating is a thin layer Applied to the metallized layer is through a dry coating a pattern is formed, and the thickness of the pattern is plated by electroplating increased. thereupon the dry layer is separated by an alkali and removed and etched to form a ladder circuit. By repeating the above Processes becomes a composite multilayer printed circuit board receive.

Gegenwärtig nimmt mit immer weiter zunehmenden Frequenzen von IC-Chips die Nachfrage nach einer Erhöhung der Übertragungsgeschwindigkeit einer mehrschichtigen Leiterplatte zu. Um dieser Nachfrage nachzukommen, hat der Anmelder der vorliegenden Patentanmeldung das offengelegte japanische Patent Nr. 10-334499 vorgeschlagen, gemäß dem geradlinige Verdrahtungen bereitgestellt werden, indem Durchkontaktierungslöcher 346 einer unteren Zwischenlagen-Harzisolierschicht 350 und Durchkontaktierungslöcher 366 einer oberen Zwischenlagen-Harzisolierschicht 360 durch Löcher 336 unmittelbar übereinander angeordnet werden, wodurch Verdrahtungslängen verkürzt und die Signalübertragungsgeschwindigkeit erhöht wird.At present, with ever increasing frequencies of IC chips, the demand for increasing the transmission speed of a multilayer printed circuit board is increasing. In order to meet this demand, the applicant of the present patent application has proposed Japanese Patent Laid-Open No. 10-334499, according to which rectilinear wirings are provided by using via holes 346 a lower interlayer resin insulating layer 350 and via holes 366 an upper interlayer resin insulating layer 360 through holes 336 are arranged directly above each other, whereby wiring lengths shortened and the signal transmission speed is increased.

Es hat sich jedoch gezeigt, dass mit der vorstehend dargestellten Anordnung die Durchkontaktierungslöcher 346 der unteren Zwischenlagen-Harzisolierschicht 350 und die Durchkontaktierungslöcher 366 der oberen Zwischenlagen-Harzisolierschicht 360 sich unter Wärmezyklusbedingungen voneinander trennen. Der Anmelder der vorliegenden Erfindung untersuchte die Ursache der Trennung und stellte fest, dass die Durchkontaktierungslöcher 366 in der oberen Schicht durch die Oberflächenformen der Durchkontaktierungslöcher 346 der unteren Schicht beeinflusst werden, so dass die Qualität der Verbindung der Durchkontak tierungslöcher 366 abnimmt. Außerdem wird angenommen, dass, weil die Zwischenlagen-Harzisolierschichten 350 und 360 nicht durch Kernmaterialien, wie beispielsweise Glasgewebe, verstärkt sind, diese Schichten sich in einem Wärmezyklus tendenziell eher trennen als ein Kernsubstrat mit einem Kernmaterial.However, it has been found that with the arrangement shown above, the via holes 346 the lower interlayer resin insulating layer 350 and the via holes 366 the upper interlayer resin insulating layer 360 separate under heat cycling conditions. The applicant of the present invention investigated the cause of the separation and found that the via holes 366 in the upper layer by the surface shapes of the via holes 346 the lower layer are affected, so that the quality of the connection of the Durchkontak tierungslöcher 366 decreases. In addition, it is believed that because the interlayer resin insulating layers 350 and 360 are not reinforced by core materials, such as glass cloth, these layers tend to separate in a heat cycle rather than a core substrate with a core material.

Die vorliegenden Erfindung wurde entwickelt, um die vorstehend erwähnten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine mehrschichtige Leiterplatte und ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitzustellen, wobei die internen Verdrahtungslängen verkürzt sind und eine hochgradig zuverlässige Verbindung bereitgestellt wird.The The present invention was developed to address the above-mentioned problems to solve, and it is an object of the present invention to provide a multilayered Printed circuit board and a method for producing a multilayer Provide printed circuit board, wherein the internal wiring lengths are shortened and a highly reliable Connection is provided.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren bereitzustellen, das dazu geeignet ist, eine mehrschichtige Leiterplatte kostengünstig herzustellen.It Another object of the present invention is a production process to provide a multilayer printed circuit board suitable economical manufacture.

Ein Harz wird in Durchgangslöcher eingefüllt, um die Zuverlässigkeit einer zusammengesetzten mehrschichtigen Leiterplatte zu erhöhen. Wenn das Harz eingefüllt wird, werden Schwärzungs-Reduktionsprozesse bezüglich den Oberflächen der Durchgangslöcher ausgeführt, und es werden rauhe Schichten darauf ausgebildet, um das Haftvermögen zu verbessern. Außerdem werden, weil die Dichte der mehrschichtigen Leiterplatte zunimmt, die Durchgangslöcher kleiner ausgebildet. Daraufhin wird ein Harzfüllstoff mit einer geringen Viskosität in die Durchgangslöcher eingefüllt.A resin is filled in through holes to increase the reliability of a composite multilayer printed circuit board. When the resin is filled, blackening reduction processes are performed on the surfaces of the through holes, and rough layers are formed thereon to improve the adhesiveness. Also, because of the density of the multilayer conductors plate increases, the through holes formed smaller. Then, a resin filler having a low viscosity is filled in the through holes.

Ein herkömmliches Verfahren zum Ausbilden einer rauhen Schicht auf einem Durchgangsloch und zum Einfüllen eines Harzfüllstoffs in das Durchgangsloch ist in der offengelegten japanischen Patentanmeldung Nr. 9-181415 beschrieben, wobei eine Kupferoxidschicht in einem Durchgangsloch ausgebildet, das Durchgangsloch mit Harzfüllstoff verfüllt und anschließend ei ne Zwischenlagen-Isolierschicht ausgebildet wird. Außerdem ist in der offengelegten japanischen Patentanmeldung Nr. 9-260849 beschrieben, dass nach der Ausbildung einer rauhen Schicht in einem Durchgangsloch durch Ätzen das Durchgangsloch mit einem Harzfüllstoff gefüllt und daraufhin eine Zwischenlagen-Isolierschicht ausgebildet wird.One conventional A method of forming a rough layer on a through hole and for filling a resin filler in the through hole is disclosed in Japanese Patent Application Laid-Open No. 9-181415, wherein a copper oxide layer in a Through hole formed, the through hole with resin filler filled and subsequently egg ner interlayer insulating layer is formed. Besides that is in Japanese Patent Application Laid-Open No. 9-260849, that after the formation of a rough layer in a through hole by etching filled the through hole with a Harzfüllstoff and then formed an interlayer insulating layer becomes.

Wenn ein Harzfüllstoff mit einer geringen Viskosität verwendet wird, beult der Harzfüllstoff jedoch im Durchgangsloch aus und verursacht während der Ausbildung von Verdrahtungen auf einer oberen Schicht eine Verbindungsunterbrechung. Der Erfinder der vorliegenden Erfindung untersuchte die Ursache der Verbindungsunterbrechung und stellte fest, dass diese auftritt, weil der Harzfüllstoff entlang einer rauhen Schicht (sehr kleinen Verankerungen) fließt, die auf dem Kontaktrand des Durchgangslochs ausgebildet ist. Infolgedessen wird der Füllstoff im Durchgangsloch ausgebeult, so dass es unmöglich ist, das Kernsubstrat abzuflachen und zu glätten. Daher wurde festgestellt, dass bei der Herstellung einer mehrschichtigen Leiterplatte durch Ausbilden einer Zwischenlagen-Harzisolierschicht und von Verdrahtungen auf einem Kernsubstrat die erhaltene mehrschichtige Harzisolierschicht anfällig ist für eine Verbindungsunterbrechung, so dass die Wahrscheinlichkeit für die Entstehung von Defekten zunimmt.If a resin filler with a low viscosity is used, the resin filler bulges however, in the through hole and caused during the formation of wirings on an upper layer a connection interruption. The inventor The present invention investigated the cause of the disconnection and found that this occurs because of the resin filler flows along a rough layer (very small anchorages) that is formed on the contact edge of the through hole. Consequently becomes the filler bulged in the through hole, making it impossible for the core substrate to flatten and smooth. Therefore, it was found that in the production of a multilayer Printed circuit board by forming an interlayer resin insulating layer and wirings on a core substrate, the resulting multilayer Resin insulating layer vulnerable is for a connection interruption, so the probability of emergence of defects increases.

Die vorliegende Erfindung wurde entwickelt, um die vorstehenden Probleme zu lösen, und es ist eine noch andere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit einer zuverlässigeren Verdrahtung bereitzustellen.The The present invention has been developed to solve the above problems to solve, and it is still another object of the present invention a method for producing a multilayer printed circuit board with a more reliable Provide wiring.

Ein Substrat, auf dem eine Harzschicht für die Zwischenlagen-Harzisolierschicht eines als Kernmaterial dienenden Harzsubstrats aufgebracht ist, wird als Kernsubstrat verwendet. Sich durch das Substrat erstreckende Durchgangslöcher werden mit einem Harzfüllstoff ausgegossen bzw. verfüllt. Außerdem wird eine Zwischenlagen-Harzisolierschicht ausgebildet, und darin werden Durchkontaktierungslöcher ausgebildet. Der vorstehend erwähnte Harzfüllstoff hat jedoch einige Nachteile.One Substrate on which a resin layer for the interlayer resin insulating layer a resin substrate serving as a core material is applied, is used as the core substrate. Extending through the substrate Through holes be with a resin filler poured out or filled. In addition, will an interlayer resin insulating layer is formed, and therein vias educated. The above-mentioned resin filler however has some disadvantages.

Erstens brechen in einem Zuverlässigkeitstest, z.B. in einem Wärmezyklus, für eine mit einem Füllstoff verfüllte Leiterplatte manchmal Leiter in der Nähe der Grenze zwischen dem Harzsubstrat und der Harzschicht. Zweitens reißt, nachdem der Füllstoff eingefüllt wurde, eine als Zwischenlagen-Harzisolierchicht dienende Harzschicht in einem Polierschritt, der ausgeführt wird, um die Leiterplatte zu glätten. Drittens kann, wenn eine metallisierte Abdeckung unmittelbar auf dem Durchgangsloch ausgebildet wird, die Reaktion bei der Ausbildung der metallisierten Schicht unterbrochen werden. Dadurch kann, auch wenn Durchkontaktierungslöcher unmittelbar über den Durchgangslöchern ausgebildet werden, keine elektrische Verbindung hergestellt werden.First break in a reliability test, e.g. in a heat cycle, for one filled with a filler circuit board sometimes ladder nearby the boundary between the resin substrate and the resin layer. Secondly tears, after the filler filled was a resin layer serving as an interlayer resin insulating layer in a polishing step, which is performed to the circuit board to smooth. Third, if a metallized cover directly on the through hole is formed, the reaction in the formation the metallized layer are interrupted. This can, too if via holes immediately above the Through holes be formed, no electrical connection can be made.

Als Ergebnis dieser drei Nachteile wird eine Leiterplatte mit einer verminderten Zuverlässigkeit und verminderten elektrischen Verbindungseigenschaften erhalten.When The result of these three disadvantages is a circuit board with a decreased reliability and reduced electrical connection properties.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Leiterplatte und ein Verfahren zum Herstellen einer Leiterplatte bereitzustellen, durch die diese Nachteile gelöst werden. Die Aufgaben der Erfindung werden durch die Merkmale der Patentansprüche gelöst.It Another object of the present invention is a printed circuit board and to provide a method of manufacturing a printed circuit board, by solving these disadvantages become. The objects of the invention are characterized by the features of claims solved.

Kurze Beschreibung der ErfindungShort description of invention

Um die vorstehend erwähnten Probleme zu lösen, wird gemäß einem ersten Aspekt eine mehrschichtige Leiterplatte mit zusammengesetzten Schichten bereitgestellt, die auf beiden Seiten eines Kernsubstrats ausgebildet sind, das aus einer verkupferten oder kupferüberzogenen Laminatplatte besteht, wobei die zusammengesetzten Schichten jeweils untere und obere Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind; wobei
Durchgangslöcher derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten unteren Zwischenlagen-Harzisolierschichten erstrecken;
ein Harzfüllstoff in die Durchgangslöcher eingefüllt ist, und die Leiterschichten derart ausgebildet sind, dass sie an den Durchgangslöchern freiliegende Oberflächen des Harzfüllstoffs abdecken; und
die Durchkontaktierungslöcher direkt auf den Leiterschichten der Durchgangslöcher in den oberen Zwischenlagen-Harzisolierschichten ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.In order to solve the above-mentioned problems, according to a first aspect, there is provided a multilayer printed circuit board with composite layers formed on both sides of a core substrate consisting of a copper-clad or copper-clad laminate board, the composite layers respectively comprising lower and upper interlayer resin insulating layers and conductor layers which are arranged alternately, wherein the conductor layers are interconnected via via holes; in which
Through holes are formed so as to extend through the core substrate and the lower interlayer resin insulating layers formed on both sides of the core substrate;
a resin filler is filled in the through holes, and the conductor layers are formed so as to cover exposed surfaces of the resin filler at the through holes; and
the via holes are directly formed on the conductor layers of the through holes in the upper interlayer resin insulating layers and connected to external connection terminals.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (e) aufweist:

  • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten auf beiden Seiten eines Kernsubstrats;
  • (b) Ausbilden von Durchgangslöchern, die sich durch das Kernsubstrat und die unteren Zwischenlagen-Harzisolierschichten erstrecken, und Einfüllen eines Harzfüllstoffs in die Durchgangslöcher;
  • (c) Ausbilden jeweiliger oberer Zwischenlagen-Harzisolierschichten jeweils auf den entsprechenden unteren Zwischenlagen-Harzisolierschichten;
  • (d) Ausbilden von Leiterschichten zum Abdecken der an den Durchgangslöchern freiliegenden Oberflächen des Harzfüllstoffs; und
  • (e) Ausbilden von Durchkontaktierungslöchern auf den Leiterschichten der Durchgangslöcher in den oberen Zwischenlagen- Harzisolierschichten, wobei die Durchkontaktierungslöcher direkt auf einem Teil der Durchgangslöcher ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.
According to a second aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board, the method comprising at least the following steps (a) to (e):
  • (a) forming lower interlayer resin insulating layers on both sides of a core substrate;
  • (b) forming through holes extending through the core substrate and the lower interlayer resin insulating layers, and filling a resin filler into the through holes;
  • (c) respectively forming respective upper interlayer resin insulating layers on respective lower interlayer resin insulating layers;
  • (d) forming conductor layers for covering the surfaces of the resin filler exposed at the through-holes; and
  • (e) forming via holes on the conductor layers of the through holes in the upper interlayer resin insulating layers, wherein the via holes are directly formed on a part of the through holes and connected to external connection terminals.

In der mehrschichtigen Leiterplatte gemäß dem ersten Aspekt und im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem zweiten Aspekt werden die Durchgangslöcher derart ausgebildet, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken und die mit externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher jeweils direkt auf den Durchgangslöchern ausgebildet sind. Dadurch sind die Durchgangslöcher und die Durchkontaktierungslöcher geradlinig angeordnet, wodurch die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher und die mit den externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher direkt miteinander verbunden sind, eine hochgradig zuverlässige Verbindung erzielt.In the multilayer printed circuit board according to the first aspect and in A method for producing the multilayer printed circuit board according to the second Aspect become the through holes formed so as to pass through the core substrate and the interlayer resin insulating layers formed on both sides of the core substrate extend and connected to external connection terminals vias each formed directly on the through holes. Thereby are the through holes and the via holes arranged in a straight line, which shortens the wiring length and the signal transmission speed elevated can be. Furthermore is because the through holes and the via holes connected to the external connection terminals directly interconnected, a highly reliable connection achieved.

In der mehrschichtigen Leiterplatte gemäß dem ersten Aspekt und im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem zweiten Aspekt werden die Durchgangslöcher derart ausgebildet, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken und die Durchkontaktierungslöcher jeweils direkt auf den Durchgangslöchern ausgebildet sind. Dadurch sind die Durchgangslöcher und die Durchkontaktierungslöcher geradlinig angeordnet, wodurch die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher und die mit den externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher direkt miteinander verbunden sind und die Durchkontaktierungslöcher auf jeweiligen Leiterschichten ausgebildet sind, die den Harzfüllstoff in den Durchgangslöchern abdecken, wobei der Füllstoff durch Polieren abgeflacht worden ist, eine hochgradig zuverlässige Verbindung erzielt.In the multilayer printed circuit board according to the first aspect and in A method for producing the multilayer printed circuit board according to the second Aspect become the through holes formed so as to pass through the core substrate and the interlayer resin insulating layers formed on both sides of the core substrate extend and the via holes each directly to the Through holes are formed. As a result, the through holes and the via holes are straight arranged, which shortens the wiring length and the signal transmission speed elevated can be. Furthermore is because the through holes and the via holes connected to the external connection terminals directly interconnected and the via holes on respective ones Conductor layers are formed, which cover the resin filler in the through holes, the filler flattened by polishing, a highly reliable connection achieved.

Gemäß einem weiteren Aspekt wird eine mehrschichtige Leiterplatte mit Zwischenlagen-Harzisolierschichten auf beiden Seiten eines Kernsubstrats und mit einem Harzfüllstoff verfüllten Durchgangslöchern bereitgestellt, die sich durch das Kernsubstrat, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen erstrecken, wobei der Harzfüllstoff ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.According to one Another aspect is a multilayer printed circuit board with interlayer resin insulating layers on both sides of a core substrate and with a resin filler backfilled Through holes provided through the core substrate, the interlayer resin insulating layers and conductor circuits, wherein the resin filler an epoxy resin, a curing agent and contains 10 to 50% of inorganic particles.

Gemäß einem weiteren Aspekt wird eine mehrschichtige Leiterplatte bereitgestellt, mit: auf beiden Seiten eines Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten, mit einem Harzfüllstoff verfüllten Durchgangslöchern, die sich durch das Kernsubstrat, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen erstrecken und metallisierten Abdeckungen, wobei der Harzfüllstoff ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.According to one another aspect, a multilayer printed circuit board is provided, with: interlayer resin insulating layers formed on both sides of a core substrate, with a resin filler filled through holes, the through the core substrate, the interlayer resin insulating layers and conductor circuits extend and metallised covers, wherein the resin filler an epoxy resin, a curing agent and contains 10 to 50% of inorganic particles.

Gemäß einem weiteren Aspekt enthalten die anorganischen Partikel eine oder mehrere Komponenten, die aus Aluminiumverbindungen, Kalziumverbindungen, Kaliumverbindungen, Magnesiumverbindungen und Siliziumverbindungen ausgewählt werden.According to one In another aspect, the inorganic particles contain one or more Components made of aluminum compounds, calcium compounds, Potassium compounds, magnesium compounds and silicon compounds selected become.

Erstens sind, weil die Menge der gemischten anorganischen Partikel geeignet festgelegt wird, die Wärmeausdehnungskoeffizienten des Harzfüllstoffs, des das Kernsubstrat bildenden Harzsubstrats und der Harzschichten für die Zwischenlagen-Harzisolierschichten einander angepasst. Dadurch tritt auch unter Wärmezyklusbedingungen keine durch Wärmekontraktion verursachte Belastung auf. Dadurch tritt keine Rissbildung auf. Außerdem sind die Harzschichten mit lösbaren Partikeln zum Ausbilden rauher Oberflächen durch einen Aufrauhungsprozess imprägniert. Infolgedessen wurde festgestellt, dass, wenn die Menge der gemischten organischen Partikel größer ist als 50%, keine geeignete Anpassung gewährleistet werden kann.First, because the amount of the mixed inorganic particles is appropriately determined, the coefficients of thermal expansion of the resin filler, the core substrate-forming resin substrate, and the resin layers for the interlayer resin insulating layers are matched. As a result, no stress caused by thermal contraction occurs even under thermal cycling conditions. As a result, no cracking occurs. In addition, the resin layers are impregnated with releasable particles for forming rough surfaces by a roughening process. As a result, it was found that when the amount of mixed orga niche particles greater than 50%, no suitable adaptation can be guaranteed.

Zweitens wurde festgestellt, dass im Polierschritt, der ausgeführt wird, um den Füllstoff zu glätten, nachdem der Füllstoff eingefüllt wurde, der Füllstoff leicht poliert werden kann. Es hat sich gezeigt, dass, wenn die Menge der beigemischten anorganischen Partikel größer ist als 50%, der Füllstoff nur durch mechanisches Polieren unter Verwendung von Schleifpapier geglättet werden kann. Die Harzschichten auf den Oberflächen des Kernsubstrats werden nicht mit einem Verstärkungsmaterial imprägniert, wie beispielsweise Glasepoxid, so dass sie eine geringere Festigkeit haben als das Harzsubstrat. Dadurch können, wenn ein mechanischer Poliervorgang mit Schleifpapier ausgeführt wird (wie beispielsweise durch eine Poliervorgang mit einer Bandschleifmaschine), die Harzschichten dem Poliervorgang nicht widerstehen. Infolgedessen reißen die Harzschichten. D.h., die Harzschichten werden beschädigt, wodurch lösliche Partikel abgetrennt werden. Daher haben, selbst wenn rauhe Oberflächen ausgebildet werden, diese nicht die gewünschte Struktur. Diesbezüglich werden, wenn ein Polierprozess ausgeführt wird, die Oberflächenschichten des Kernsubstrats mit einem Vliesstoff nachbearbeitet, z.B. durch eine Polier- oder Schwabbelscheibe, um Harzfüllstoff zu entfernen und zu glätten.Secondly it was found that in the polishing step that is carried out around the filler even after the filler filled was, the filler can be easily polished. It has been shown that when the Amount of the admixed inorganic particles is greater than 50%, the filler only by mechanical polishing using sandpaper smoothed can be. The resin layers on the surfaces of the core substrate become not with a reinforcing material impregnated such as glass epoxy, giving it lower strength have as the resin substrate. This allows, if a mechanical polishing process executed with sandpaper is (as for example by a polishing process with a belt grinder), the resin layers do not resist the polishing process. Consequently tear the resin layers. That is, the resin layers are damaged, thereby soluble Particles are separated. Therefore, even when rough surfaces are formed These are not the ones you want Structure. In this regard, when a polishing process is running becomes, the surface layers of the core substrate with a nonwoven fabric, e.g. by a polishing or buffing wheel to remove resin filler and to smooth.

Drittens hat sich gezeigt, dass bei der Ausbildung der metallisierten Abdeckungen unmittelbar auf den jeweiligen Durchgangslöchern, wenn die Menge organischer Partikel größer ist als 50%, die Menge des beigemischten Katalysators vermindert ist und die Reaktion zum Ausbilden der metallisierten Schichten unterbrochen wird. Die koordinative Bindung zwischen den anorganischen Partikeln und dem Katalysator findet nicht statt. Dadurch nimmt die Menge des beigemischten Katalysators ab. Außerdem bildet bei der Ausbildung der metallisierten Schichten, wenn die Menge der anorganischen Partikel übermäßig groß ist, eine Metallisierungslösung tendenziell keinen Kontakt, wodurch die Reaktion bei der Ausbildung der metallisierten Schichten unterbrochen wird.thirdly has been shown that in the formation of metallized covers directly on the respective through-holes, if the amount of organic Particle is larger than 50%, the amount of the mixed catalyst is reduced and the reaction to form the metallized layers is interrupted becomes. The coordinative bond between the inorganic particles and the catalyst does not take place. This decreases the amount of the admixed catalyst. It also forms in the training the metallized layers, if the amount of the inorganic particles is excessively large, one plating tend not to contact, thereby reducing the reaction during training the metallized layers is interrupted.

Wenn die Menge der beigemischten anorganischen Partikel kleiner ist als 10%, kann keine Anpassung der Wärmeausdehnungskoeffizienten erwartet werden. Dadurch verbleibt, wenn der Harzfüllstoff eingefüllt wird, der Harzfüllstoff nicht in den Durchgangslöchern, sondern fließt aus der anderen Seite heraus.If the amount of the mixed inorganic particles is smaller than 10%, can not adjust the thermal expansion coefficient to be expected. This leaves when the resin filler is filled in, the resin filler not in the through holes, but flows from the other side.

Der Anteil der anorganischen Partikel beträgt bevorzugter 20 bis 40%. In diesem Bereich können, auch wenn Partikel ausflocken, die vorstehend erwähnten Nachteile vermieden werden.Of the The content of the inorganic particles is more preferably 20 to 40%. In this area, Even if particles flocculate, the disadvantages mentioned above be avoided.

Gemäß einem weiteren Aspekt ist die Form der anorganischen Partikel eine Kugelform, eine Kreisform, eine Ellipsoidform, eine pulverisierte Form oder eine Polygonform.According to one another aspect, the shape of the inorganic particles is a spherical shape, a circular shape, an ellipsoidal shape, a powdered shape or a polygon shape.

Vorzugsweise haben die Partikel eine Kreisform, eine Ellipsoidform oder eine ähnliche Form ohne winklige Oberflächen. Dies ist der Fall, weil durch derartige Partikel keine Risse verursacht werden. Außerdem liegt der Durchmesser der anorganischen Partikel vorzugsweise im Bereich von 0,01 bis 5 μm. Wenn der Partikeldurchmesser kleiner ist als 0,01 μm, werden die Partikel voneinander versetzt, wenn der Harzfüllstoff eingefüllt wird. Wenn er größer ist als 5 μm, ist es häufig schwierig, den Anteil der anorganischen Partikel im Harz geeignet einzustellen.Preferably the particles have a circular shape, an ellipsoidal shape or the like Shape without angled surfaces. This is the case because no cracks are caused by such particles become. It also lies the diameter of the inorganic particles is preferably in the range from 0.01 to 5 μm. If the particle diameter is smaller than 0.01 μm, be the particles are offset from each other when the resin filler filled becomes. When he is bigger than 5 μm, it is common difficult to use the proportion of inorganic particles in the resin adjust.

Gemäß einem weiteren Aspekt werden jeweils rauhe Schichten auf den Leitungsschichten der Durchgangslöcher bereitgestellt. Vorzugsweise werden die rauhen Schichten jeweils auf den Leitungsschichten der Durchgangslöcher ausgebildet. Dadurch kann verhindert werden, dass sich der Harzfüllstoff ausdehnt und zusammenzieht, so dass die auf den jeweiligen Durchgangslöchern ausgebildeten Zwischenlagen-Harzisolierschichten und die metallisierten Abdeckungen nicht nach oben gedrückt werden. Die rauhen Schichten werden durch einen Oxidations-Reduktionsprozess, einen Schwärzungsprozess oder einen Metallisierungsprozess sowie durch einen Ätzprozess ausgebildet.According to one Another aspect is rough layers on the conductive layers the through holes provided. Preferably, the rough layers are respectively formed on the conductor layers of the through holes. This can prevents the resin filler from expanding and contracting, such that the interlayer resin insulating layers formed on the respective through holes and the metallized covers are not pushed up. The rough layers are replaced by an oxidation-reduction process, a blackening process or a metallization process as well as an etching process educated.

Gemäß einem noch anderen Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit auf beiden Seiten eines Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten bereitgestellt, wobei die Zwischenlagen-Harzisolierschichten durch die folgenden Schritte (a) bis (e) ausgebildet werden:

  • (a) einen Schritt zum Ausbilden von Durchgangslöchern, die sich durch beide Seiten der Leiterplatte erstrecken;
  • (b) einen Schritt zum Einfüllen eines Harzfüllstoffs, der ein Epoxidharz und 10 bis 50% anorganische Partikel enthält;
  • (c) einen Trocknungsschritt und einen Polierschritt;
  • (d) einen Aushärtungsschritt; und
  • (e) einen Abdeckungsmetallisierungsschritt.
According to still another aspect, there is provided a method of manufacturing a multilayer wiring board having interlayer resin insulating layers formed on both sides of a core substrate, wherein the interlayer resin insulating layers are formed by the following steps (a) to (e):
  • (a) a step of forming through-holes extending through both sides of the circuit board;
  • (b) a step of filling a resin filler containing an epoxy resin and 10 to 50% of inorganic particles;
  • (c) a drying step and a polishing step;
  • (d) a curing step; and
  • (e) a cover metallization step.

Gemäß einem weiteren Aspekt wird im Polierschritt (c) ein Schwabbelschritt mindestens einmal oder mehrmals ausgeführt.According to one Another aspect is a buffing step at least in the polishing step (c) executed once or several times.

Gemäß einem weiteren Aspekt wird in Schritt (a) ein Schritt zum Ausbilden rauher Schichten ausgeführt.According to one another aspect, in step (a), a step of forming becomes rougher Layers executed.

Um die vorstehend erwähnten Probleme zu lösen, wird eine mehrschichtige Leiterplatte mit zusammengesetzten Schichten auf beiden Seiten eines Kernsubstrats bereitgestellt, wobei die zusammengesetzten Schichten Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, und wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind, wobei mit einem Harzfüllstoff verfüllte Durchgangslöcher derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken, und wobei mit dem Harzfüll stoff verfüllte Durchkontaktierungslöcher in den unteren Zwischenlagen-Harzisolierschichten ausgebildet sind.Around the aforementioned To solve problems, becomes a multilayer printed circuit board with composite layers provided on both sides of a core substrate, wherein the composite layers of liner resin insulating layers and Conductor layers have, which are arranged alternately, and wherein the conductor layers over vias interconnected with, with a resin filler backfilled Through holes are formed such that they pass through the core substrate and the interlayer resin insulating layers formed on both sides of the core substrate extend, and wherein filled with the Harzfüll material through holes in the lower interlayer resin insulating layers are formed.

Im Fall der vorstehend erwähnten mehrschichtigen Leiterplatte sind die Durchgangslöcher und die Durchkontaktierungslöcher mit dem gleichen Harzfüllstoff verfüllt. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit innerhalb der Durchgangslöcher und innerhalb der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann.in the Case of the aforementioned multilayer printed circuit board are the through holes and the via holes with the same resin filler filled. As a result, the multilayer printed circuit board can be produced inexpensively be, and the strength within the through holes and within the via holes can be made the same so the reliability the multilayer printed circuit board can be increased.

Das Harz kann ein wärmeaushärtendes Harz sein, z.B. ein Epoxidharz, ein Phenolharz, ein Fluorkohlenstoffharz, ein Triazinharz, ein Polyolefinharz, ein Polyphenylenetherharz, usw., ein Thermoplastharz oder ein Komplex davon. Im Harz kann ein anorganischer Füllstoff, wie beispielsweise Silika oder Aluminiumoxid, enthalten sein, um den Wärmeausdehnungskoeffizienten des Harzes einzustellen. Es kann eine Paste verwendet werden, die hauptsächlich aus einem Metallfüllstoff, z.B. aus einem leitfähigen Harz, Gold oder Silber besteht. Es können ebenso gut Komplexe davon verwendet werden.The Resin can be a thermosetting one Be resin, e.g. an epoxy resin, a phenolic resin, a fluorocarbon resin, a triazine resin, a polyolefin resin, a polyphenylene ether resin, etc., a thermoplastic resin or a complex thereof. In the Harz can one inorganic filler, such as silica or alumina, to be included the thermal expansion coefficient of the resin. It can be used a paste mainly from a metal filler, e.g. from a conductive Resin, gold or silver exists. It may as well complexes of it be used.

Gemäß einem weiteren Aspekt werden die Leitungsschichten derart ausgebildet, dass sie freiliegende Oberflächen des in die Durchkontaktierungslöcher der unteren Zwischenlagen-Harzisolierschichten eingefüllten Harzfüllstoffs abdecken, und die Durchkontaktierungslöcher werden jeweils auf den sich durch die Leitungsschichten erstreckenden Durchkontaktierungslöchern ausgebildet.According to one In another aspect, the conductive layers are formed in such a way that that they have exposed surfaces in the via holes the lower interlayer resin insulating layers filled resin filler cover, and the through holes are each on the formed through the conductor layers extending via holes.

Gemäß einem weiteren Aspekt werden die Leitungsschichten, die die freiliegenden Oberflächen des in die Durchkontaktierungslöcher der unteren Zwischenlagen-Harzisolierschichten eingefüllten Füllstoffs abdecken, ausgebildet, und Durchkontaktierungslöcher werden jeweils direkt auf den sich durch die Leitungsschichten erstreckenden Durchkontaktierungslöchern ausgebildet. Dadurch können die unteren Durchkontaktierungslöcher flach ausgebildet werden, und das Haftvermögen zwischen den unteren Durchkontaktierungslöchern und den auf den entsprechenden Durchkontaktierungslöchern ausgebildeten Durchkontaktierungslöchern kann erhöht werden, wodurch die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann.According to one another aspect is the conduction layers, which are the exposed ones surfaces in the via holes the lower interlayer resin insulating layers filled filler cover, trained, and via holes are each directly formed on the through-hole layers extending through the via holes. Thereby can the lower via holes be formed flat, and the adhesion between the lower via holes and the via holes formed on the corresponding via holes can elevated which means reliability the multilayer printed circuit board can be increased.

Gemäß einem weiteren Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (g) aufweist:

  • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
  • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
  • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
  • (d) Ausbilden leitfähiger Filme in den durchgehenden Löchern und in den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden;
  • (e) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und die Durchkontaktierungslöcher;
  • (f) Polieren und Glätten des aus den Durchgangslöchern und den Durchkontaktierungslöchern herausfließenden Harzfüllstoffs; und
  • (g) Ausbilden von Leitungsschichten, die die freiliegenden Oberflächen des Harzfüllstoffs in den Durchgangslöchern bzw. den Durchkontaktierungslöchern abdecken.
According to a further aspect, there is provided a method for producing a multilayer printed circuit board, the method comprising at least the following steps (a) to (g):
  • (a) forming lower interlayer resin insulating layers respectively on both sides of a core substrate;
  • (b) forming through holes in the core substrate and in the lower interlayer resin insulating layers, the through holes becoming via holes;
  • (c) forming openings in the lower interlayer resin insulating layers, the openings becoming through-holes;
  • (d) forming conductive films in the through holes and in the openings to form the through holes and the via holes, respectively;
  • (e) filling a resin filler into the through holes and the via holes;
  • (f) polishing and smoothing the resin filler flowing out of the through holes and the via holes; and
  • (g) forming wiring layers covering the exposed surfaces of the resin filler in the through-holes and the via holes, respectively.

Gemäß einem weiteren Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (i) aufweist:

  • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
  • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
  • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
  • (d) Ausbilden leitfähiger Filme in den durchgehenden Löchern und in den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden;
  • (e) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und die Durchkontaktierungslöcher;
  • (f) Polieren und Glätten des aus den Durchgangslöchern und den Durchkontaktierungslöchern herausfließenden Harzfüllstoffs;
  • (g) Ausbilden von Leitungsschichten, die die freiliegenden Oberflächen des Harzfüllstoffs in den Durchgangslöchern bzw. den Durchkontaktierungslöchern abdecken;
  • (h) Ausbilden oberer Zwischenlagen-Harzisolierschichten auf den jeweiligen unteren Zwischenlagen-Harzisolierschichten; und
  • (i) Ausbilden von Durchkontaktierungsöffnungen in den oberen Zwischenlagen-Harzisolierschichten und direkt auf einem Teil der Durchkontaktierungsöffnungen.
According to a further aspect, there is provided a method for producing a multilayer printed circuit board, the method comprising at least the following steps (a) to (i):
  • (a) forming lower interlayer resin insulating layers respectively on both sides of a core substrate;
  • (b) forming through holes in the core substrate and in the lower interlayer resin insulating layers, the through holes becoming via holes;
  • (c) forming openings in the lower interlayer resin insulating layers, the openings becoming through-holes;
  • (d) forming conductive films in the through holes and in the openings to form the through holes and the via holes, respectively;
  • (e) filling a resin filler into the through holes and the via holes;
  • (f) polishing and smoothing the resin filler flowing out of the through holes and the via holes;
  • (g) forming conductive layers covering the exposed surfaces of the resin filler in the through-holes and the via-holes, respectively;
  • (h) forming upper interlayer resin insulating layers on the respective lower interlayer resin insulating layers; and
  • (i) forming via holes in the upper interlayer resin insulating layers and directly on a part of the via holes.

Im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß den letzten beiden Aspekten wird in die Durchgangsöffnungen und in die Durchkontaktierungsöffnungen der gleiche Harzfüllstoff eingefüllt und gleichzeitig poliert. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit innerhalb der Durchgangslöcher und innerhalb der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichti gen Leiterplatte erhöht werden kann. Außerdem wird, weil die oberen Durchkontaktierungslöcher auf den den Füllstoff in den Durchkontaktierungslöchern abdeckenden Leitungsschichten ausgebildet sind, wobei der Füllstoff poliert und dadurch geglättet worden ist, eine hochgradig zuverlässige Verbindung erzielt werden.in the Method for producing the multilayer printed circuit board according to the last both aspects is in the through holes and in the via holes the same resin filler filled in and polished at the same time. This allows the multilayer printed circuit board economical be prepared, and the strength within the through holes and within the via holes can be made the same so the reliability the multilayer printed circuit board can be increased. In addition, because the upper via holes on the the filler in the via holes covering conductive layers are formed, wherein the filler polished and thus smoothed has been achieved, a highly reliable connection can be achieved.

Um die vorstehenden Probleme zu lösen, wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (e) aufweist:

  • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
  • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
  • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
  • (d) Ausführen eines Lochwandreinigungsprozesses bezüglich der durchgehenden Löcher durch eine Säure oder ein Oxidationsmittel und Ausführen eines Aufrauhungsprozesses bezüglich Oberflächen der unteren Zwischenlagen-Harzisolierschichten; und
  • (e) Ausbilden leitfähiger Schichten auf den durchgehenden Löchern und den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden.
In order to solve the above problems, there is provided a method of manufacturing a multilayer printed circuit board, the method comprising at least the following steps (a) to (e):
  • (a) forming lower interlayer resin insulating layers respectively on both sides of a core substrate;
  • (b) forming through holes in the core substrate and in the lower interlayer resin insulating layers, the through holes becoming via holes;
  • (c) forming openings in the lower interlayer resin insulating layers, the openings becoming through-holes;
  • (d) performing a hole wall cleaning process on the through holes by an acid or an oxidizing agent and performing a roughening process on surfaces of the lower interlayer resin insulating layers; and
  • (e) forming conductive layers on the through holes and the openings to form the through holes and the via holes, respectively.

Im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem vorstehenden Aspekt werden der Lochwandreinigungsprozess für die durchgehenden Löcher unter Verwendung eines Oxidationsmittels und der Aufrauhungsprozess für die Oberflächen der unteren Zwischenlagen-Harzisolierschichten gleichzeitig ausgeführt. Dadurch kann die Anzahl der Fertigungsschritte vermindert und eine kostengünstige mehrschichtige leiterplatte hergestellt werden.in the A method of manufacturing the multilayer printed circuit board according to the preceding Aspect the hole wall cleaning process for the through holes are under Use of an oxidizing agent and the roughening process for the surfaces of the lower interlayer resin insulating layers simultaneously. Thereby can reduce the number of manufacturing steps and a cost-effective multi-layered printed circuit board.

Gemäß einem noch anderen Aspekt besteht das Kernsubstrat aus einem Glasepoxidharz, einem FR4-Harz, einem FR5-Harz oder einem BT-Harz; enthält jede der Zwischenlagen-Harzisolierschichten mindestens eine der folgenden Komponenten: ein Epoxidharz, ein Phenolharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz und ein Fluorkohlenstoffharz; und enthält das Oxidationsmittel eine Chromsäure oder Permanganat.According to one In yet another aspect, the core substrate consists of a glass epoxy resin, a FR4 resin, an FR5 resin or a BT resin; contains each one the interlayer resin insulating layers at least one of the following Components: an epoxy resin, a phenolic resin, a polyimide resin, a Polyphenylene resin, a polyolefin resin and a fluorocarbon resin; and contains the oxidizing agent is a chromic acid or Permanganate.

Gemäß diesem Aspekt besteht das Kernsubstrat aus einem Glasepoxidharz, einem FR4-Harz, einem FR5-Harz oder einem BT-Harz und enthält jede der Zwischenlagen-Harzisolierschichten mindestens eine der folgenden Komponenten: ein Epoxidharz, ein Phenolharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz und ein Fluorkohlenstoffharz. Das Oxidationsmittel enthält eine Chromsäure oder Permanganat. Dadurch können der Lochwandreinigungsprozess für die durchgehenden Löcher zum Ausbilden der unteren Zwischenlagen-Harzisolierschichten auf dem Kernsubstrat und der Aufrauhungsprozess für die unteren Zwischenlagen-Harzisolierschichten gleichzeitig ausgeführt werden.According to this Aspect, the core substrate consists of a glass epoxy resin, a FR4 resin, FR5 resin or BT resin, and contains each of the interlayer resin insulating layers at least one of the following components: an epoxy resin, a phenolic resin, a polyimide resin, a polyphenylene resin, a polyolefin resin and a Fluorocarbon resin. The oxidizing agent contains a chromic acid or Permanganate. Thereby can the hole wall cleaning process for the through holes for forming the lower interlayer resin insulating layers the core substrate and the roughening process for the lower interlayer resin insulating layers executed simultaneously become.

Um die vorstehenden Probleme zu lösen, wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (d) aufweist:

  • (a) Ausbilden von Durchgangslöchern in einem Kernsubstrat;
  • (b) Ausbilden rauher Schichten auf den jeweiligen Durchgangslöchern;
  • (c) Polieren und Glätten von Oberflächen von Kontakträndern der Durchgangslöcher; und
  • (d) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und Ausbilden von Harzschichten.
In order to solve the above problems, a method of manufacturing a multilayered one is disclosed Printed circuit board provided, wherein the method comprises at least the following steps (a) to (d):
  • (a) forming through-holes in a core substrate;
  • (b) forming rough layers on the respective through holes;
  • (c) polishing and smoothing surfaces of contact edges of the through holes; and
  • (D) filling a Harzfüllstoffs in the through holes and forming resin layers.

Gemäß einem weiteren Aspekt werden nach dem Ausbilden der rauhen Schichten auf den jeweiligen Durchgangslöchern die Oberflächen der Kontaktränder der Durchgangslöcher poliert und geglättet. Dadurch kann verhindert werden, dass der Harzfüllstoff entlang der rauhen Schichten (Verankerungen) herausfließt, die auf den Kontakträndern der Durchgangslöcher ausgebildet werden, wenn der Harzfüllstoff in die Durchgangslöcher eingefüllt wird. Dadurch kann der Füllstoff in den Durchgangslöchern glatt ausgebildet werden und kann die Zuverlässigkeit der über den Durchgangslöchern ausgebildeten Verdrahtungen verbessert werden.According to one Another aspect is after the formation of the rough layers the respective through holes the surfaces the contact margins the through holes polished and smoothed. This can prevent the resin filler along the rough Layers (anchors) flowing out on the contact edges of the Through holes are formed when the resin filler is filled in the through holes. This allows the filler in the through holes can be formed smoothly and the reliability of the over the Through holes trained wiring can be improved.

Gemäß einem weiteren Aspekt sind die rauhen Schichten Kupferoxidschichten.According to one Another aspect is the rough layers of copper oxide layers.

Gemäß einem weiteren Aspekt werden die rauhen Schichten durch Ätzen ausgebildet.According to one In another aspect, the rough layers are formed by etching.

Gemäß einem weiteren Aspekt sind die rauhen Schichten Nadellegierungsschichten aus Kupfer-Nickel-Phosphor.According to one In another aspect, the rough layers are needle alloy layers made of copper-nickel-phosphorus.

Gemäß einem weiteren Aspekt werden die auf jedem Durchgangsloch ausgebildeten rauhen Schichten vorzugsweise durch Ausbilden einer Kupferoxidschicht durch einen Schwärzungs-Reduktionsprozess, Ausbilden einer aus Kupfer-Nickel-Phosphor bestehenden Nadellegierungsschicht und Ätzen hergestellt. Dadurch kann das Haftvermögen zwischen den Leitungsschichten auf den Innenwänden der Durchgangslöcher und dem Harzfüllstoff erhöht werden.According to one Another aspect is that formed on each through hole rough layers, preferably by forming a copper oxide layer by a blackening reduction process, forming a nickel-nickel-phosphorus needle alloy layer and etching produced. This allows the adhesion between the conductor layers on the inner walls the through holes and the resin filler elevated become.

Gemäß einem weiteren Aspekt wird der Harzfüllstoff ausgewählt aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern.According to one Another aspect is the resin filler selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler and a mixture of an epoxy resin and inorganic fibers.

Gemäß einem weiteren Aspekt wird der zu verwendende Harzfüllstoff vorzugsweise aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern ausgewählt. Da durch können die Wärmeausdehnungskoeffizienten zwischen dem Harzfüllstoff und dem Kernsubstrat geeignet eingestellt werden.According to one In another aspect, the resin filler to be used is preferably one Mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler and a mixture of an epoxy resin and inorganic fibers selected. Because through can the thermal expansion coefficients between the resin filler and the core substrate can be suitably adjusted.

Kurzbeschreibung der ZeichnungenBrief description of the drawings

1 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer ersten Ausführungsform einer erfindungsgemäßen mehrschichtigen Leiterplatte; 1 shows a diagram for illustrating a method for producing a first embodiment of a multilayer printed circuit board according to the invention;

2 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 2 Fig. 10 is a diagram showing a method of manufacturing the first embodiment of the multilayer printed wiring board according to the present invention;

3 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 3 Fig. 10 is a diagram showing a method of manufacturing the first embodiment of the multilayer printed wiring board according to the present invention;

4 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 4 Fig. 10 is a diagram showing a method of manufacturing the first embodiment of the multilayer printed wiring board according to the present invention;

5 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform des erfindungsgemäßen mehrschichtigen Leiterplatte; 5 Fig. 10 is a diagram showing a method of manufacturing the first embodiment of the multilayer printed wiring board according to the present invention;

6 zeigt eine Querschnittansicht der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 6 shows a cross-sectional view of the first embodiment of the multilayer printed circuit board according to the invention;

7 zeigt eine Tabelle zum Darstellen von Auswertungsergebnissen für die erste Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte und ein Vergleichsbeispiel; 7 FIG. 12 is a table showing evaluation results for the first embodiment of the multilayer printed circuit board of the present invention and a comparative example; FIG.

8 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer zweiten Ausführungsform einer erfindungsgemäßen mehrschichtigen Leiterplatte; 8th shows a diagram for illustrating a method for producing a second Ausfüh tion form of a multilayer printed circuit board according to the invention;

9 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 9 shows a diagram for illustrating a method of manufacturing the second embodiment of the multilayer printed circuit board according to the invention;

10 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 10 shows a diagram for illustrating a method of manufacturing the second embodiment of the multilayer printed circuit board according to the invention;

11 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 11 shows a diagram for illustrating a method of manufacturing the second embodiment of the multilayer printed circuit board according to the invention;

12 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 12 shows a diagram for illustrating a method of manufacturing the second embodiment of the multilayer printed circuit board according to the invention;

13 zeigt eine Querschnittansicht der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 13 shows a cross-sectional view of the second embodiment of the multilayer printed circuit board according to the invention;

14 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 14 Fig. 10 is a diagram showing a method of manufacturing a first modification of the second embodiment of the multilayer printed wiring board according to the present invention;

15 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 15 FIG. 12 is a diagram showing a method of manufacturing the first modification of the second embodiment of the multilayer printed circuit board according to the present invention; FIG.

16 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 16 FIG. 12 is a diagram showing a method of manufacturing the first modification of the second embodiment of the multilayer printed circuit board according to the present invention; FIG.

17 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 17 FIG. 12 is a diagram showing a method of manufacturing the first modification of the second embodiment of the multilayer printed circuit board according to the present invention; FIG.

18 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 18 FIG. 12 is a diagram showing a method of manufacturing the first modification of the second embodiment of the multilayer printed circuit board according to the present invention; FIG.

19 zeigt eine Querschnittansicht der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 19 shows a cross-sectional view of the first modification of the second embodiment of the multilayer printed circuit board according to the invention;

20 zeigt eine Querschnittansicht einer zweiten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte; 20 shows a cross-sectional view of a second modification of the second embodiment of the multilayer printed circuit board according to the invention;

21 zeigt eine Tabelle zum Darstellen eines Schätzergebnisses für die Ausführungsformen der vorliegenden Erfindung und für Vergleichsbeispiele; und 21 Fig. 13 is a table showing an estimation result for the embodiments of the present invention and comparative examples; and

22 zeigt eine Querschnittansicht einer herkömmlichen mehrschichtigen Leiterplatte. 22 shows a cross-sectional view of a conventional multilayer printed circuit board.

Beste Technik zum Implementieren der ErfindungBest technique to implement the invention

[Erste Ausführungsform]First Embodiment

Nachstehend werden die Ausführungsformen der vorliegenden Erfindung unter Bezug auf die beigefügten Zeichnungen beschrieben.below become the embodiments of the present invention with reference to the accompanying drawings described.

Zunächst wird die Konfiguration der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte unter Bezug auf 6 beschrieben, die eine Längsschnittansicht zeigt.First, the configuration of the first embodiment of the multilayer wiring board according to the present invention will be described with reference to FIG 6 described, which shows a longitudinal sectional view.

Wie in 6 dargestellt ist, weist eine mehrschichtige Leiterplatte 10 ein Kernsubstrat 30 mit einer Vorder- und einer Rückseite auf, auf denen aufgebaute Verdrahtungsschichten 80U bzw. 80D ausgebildet sind. Jede der aufgebauten Verdrahtungsschichten 80U und 80D besteht aus einer unteren Zwischenlagen-Harzisolierschicht 50, in der Durchkontaktierungslöcher 46 ausgebildet sind, einer oberen Zwischenlagen-Harzisolierschicht 60, in der obere Durchkontaktierungslöcher 66 ausgebildet sind, und einer auf der oberen Zwischenlagen-Harzisolierschicht 60 ausgebildeten Lötstopplackschicht 70. Ein Lotbump (externer Verbindungsanschluss) 76 zum Verbinden der Leiterplatte 10 mit einem (nicht dargestellten) IC-Chip ist auf jedem der oberen Durchkontaktierungslöcher 66 über einen Öffnungsabschnitt 71 der Lötstopplackschicht 70 ausgebildet. Ein leitfähiger Verbindungsstift (externer Verbindungsanschluss) 18 zum Verbinden der Leiterplatte 10 mit einer (nicht dargestellten) Tochterleiterplatte ist mit jedem der unteren Durchkontaktierungslöcher 66 verbunden.As in 6 is shown, has a multilayer printed circuit board 10 a core substrate 30 with a front and a back on which built-up wiring layers 80U respectively. 80D are formed. Each of the built-up wiring layers 80U and 80D consists of a lower interlayer resin insulating layer 50 , in the via holes 46 are formed, an upper interlayer resin insulating layer 60 in the upper via holes 66 and one on the upper interlayer resin insulating layer 60 formed solder mask layer 70 , A solder bump (external connection connection) 76 for connecting the circuit board 10 with an IC chip (not shown) is on each of the upper vias 66 over an opening section 71 the solder mask layer 70 educated. A conductive connection pin (external connection connection) 18 for connecting the circuit board 10 with a daughter board (not shown) is connected to each of the lower via holes 66 connected.

In der ersten Ausführungsform sind die Durchgangslöcher 36, die die aufgebauten Verdrahtungsschichten 80U und 80D miteinander verbinden, derart ausgebildet, dass sie sich durch das Kernsubstrat 30 und die unteren Zwischenlagen-Harzisolierschichten 50 erstrecken. Ein Harzfüllstoff 54 ist in die Durchgangslöcher 36 eingefüllt, und metallisierte Abdeckungen. 58 sind auf den Öffnungsabschnitten der Löcher 36 angeordnet. Ähnlicherweise ist Harzfüllstoff 54 in die in der unteren Zwischenlagen-Harzisolierschicht 50 ausgebildeten Durchkontaktierungslöcher 46 eingefüllt, und metallisierte Abdeckungen 58 sind auf den Öffnungsabschnitten der Durchkontaktierungslöcher 46 ausgebildet.In the first embodiment, the through holes are 36 that the built-up wiring layers 80U and 80D interconnect, formed so as to pass through the core substrate 30 and the lower interlayer resin insulating layers 50 extend. A resin filler 54 is in the through holes 36 filled in, and metallized covers. 58 are on the opening sections of the holes 36 arranged. Likewise, resin filler is 54 in the lower interlayer resin insulating layer 50 trained via holes 46 filled in, and metallized covers 58 are on the opening portions of the via holes 46 educated.

In der ersten Ausführungsform sind die Durchgangslöcher 36 derart ausgebildet, dass sie sich durch das Kernsubstrat 30 und die unteren Zwischenlagen-Harzisolierschichten 50 erstrecken, und die Durchkontaktierungslöcher 66 sind jeweils direkt auf den Durchgangslöchern 36 ausgebildet. Dadurch sind jedes Durchgangsloch 36 und das entsprechende Durchkontaktierungsloch 66 geradlinig angeordnet, so dass die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher 36 direkt mit den mit den externen Verbindungsanschlüssen (Lotbumps 76, leitfähigen Verbindungsstiften 78) verbundenen Durchkontaktierungslöchern 66 verbunden sind, eine hochgradig zuverlässige Verbindung erhalten. In der ersten Ausführungsform wird, wie später beschrieben wird, der in die Durchgangslöcher 36 eingefüllte Füllstoff 54 durch Polieren geglättet, und dann werden die den Füllstoff 54 abdeckenden metallisierten Abdeckungen (leitfähigen Schichten) 58 ausgebildet, und darauf werden die Durchkontaktierungslöcher 66 ausgebildet. Dadurch sind die Oberflächen der Durchgangslöcher 36 hochgradig flach und wird eine hochgradig zuverlässige Verbindung zwischen den Durch gangslöchern 36 und den entsprechenden Durchkontaktierungslöchern 66 erhalten.In the first embodiment, the through holes are 36 formed so as to pass through the core substrate 30 and the lower interlayer resin insulating layers 50 extend, and the via holes 66 are each directly on the through holes 36 educated. Thereby are every through hole 36 and the corresponding via hole 66 arranged in a straight line, so that the wiring length can be shortened and the signal transmission speed can be increased. Also, because the through holes 36 directly to the external connection terminals (solder bumps 76 , conductive connecting pins 78 ) connected via holes 66 connected to receive a highly reliable connection. In the first embodiment, as will be described later, the into the through holes 36 filled filler 54 smoothed by polishing, and then the filler 54 covering metallised covers (conductive layers) 58 formed, and thereon the via holes 66 educated. As a result, the surfaces of the through holes are 36 Highly flat and becomes a highly reliable connection between the through holes 36 and the corresponding via holes 66 receive.

Außerdem werden in der ersten Ausführungsform der erfindungsgemäßen Leiterplatte die Durchgangslöcher 36 und die unteren Durchkontaktierungslöcher 46 mit dem gleichen Harzfüllstoff 54 verfüllt, und der Harzfüllstoff 54 wird gleichzeitig poliert und geglättet, wie später beschrieben wird. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit der Innenräume der Durchgangslöcher und der Innenräume der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann. Außerdem wird, wie später beschrieben wird, der in die Durchkontaktierungslöcher 47 eingefüllte Füllstoff 54 durch Polieren geglättet, und dann werden die den Füllstoff 54 abdeckenden plattierten Abdeckungen (leitfähigen Schichten) 58 ausgebildet, und darauf werden die oberen Durchkontaktierungslöcher 66 ausgebildet. Dadurch sind die Oberflächen der unteren Durchkontaktierungslöcher 46 hochgradig flach und es wird eine hochgradig zuverlässig Verbindung zwischen den unteren Durchkontaktierungslöchern 46 und den oberen Durchkontaktierungslöchern 66 erhalten.In addition, in the first embodiment of the circuit board according to the invention, the through holes 36 and the lower via holes 46 with the same resin filler 54 filled, and the resin filler 54 is simultaneously polished and smoothed as described later. Thereby, the multilayer printed circuit board can be manufactured inexpensively, and the strength of the interiors of the through holes and the interiors of the via holes can be made the same, so that the reliability of the multilayer printed circuit board can be increased. In addition, as will be described later, the into the via holes 47 filled filler 54 smoothed by polishing, and then the filler 54 covering plated covers (conductive layers) 58 formed and thereon, the upper via holes 66 educated. As a result, the surfaces of the lower via holes are 46 Highly flat and a highly reliable connection between the lower via holes 46 and the upper via holes 66 receive.

Wie später beschrieben wird, werden in der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte außerdem ein Lochwandreinigungsprozess für die durchgehenden Löcher 35, aus denen die Durchgangslöcher 36 hergestellt werden, und ein Aufrauhungsprozess für die Oberfläche der unteren Zwischenlagen-Harzisolierschichten 40 gleichzeitig unter Verwendung eines Oxidationsmittels ausgeführt, so dass die Anzahl der Fertigungsschritte vermindert und die mehrschichtige Leiterplatte kostengünstiger hergestellt werden kann.As will be described later, in the first embodiment of the multilayer printed circuit board according to the present invention, furthermore, a hole wall cleaning process for the through holes is made 35 that make up the through holes 36 and a roughening process for the surface of the lower interlayer resin insulating layers 40 performed simultaneously using an oxidizing agent, so that the number of manufacturing steps can be reduced and the multilayer printed circuit board can be produced more cheaply.

Nachstehend wird ein Verfahren zum Herstellen der mehrschichtigen Leiterplatte unter Bezug auf die 1 bis 5 beschrieben.

  • (1) eine verkupferte Laminatplatte 30A mit Kupferschichten 32, die jeweils eine Dicke von 18 μm haben und auf beiden Seiten eines Substrats 30 mit einer Dicke von 0,8 mm aus einem Glasepoxidharz, FR4-, FR5- oder BT- (Bismaleimid-Triazin) Harz auflaminiert sind, wird als Ausgangsmaterial verwendet (1(A)). Diese verkupferte Laminatplatte wird zunächst in einem Muster geätzt, wodurch Innere-Kupferschichtmuster 34 auf beiden Seiten des Substrats ausgebildet werden (1(B)).
  • (2) Nachdem das Substrat 30, auf dem die inneren Kupferschichtmuster 34 ausgebildet sind, gewaschen wurde, wird eine Ätzlösung, die einen Cuprikomplex und eine organische Säure enthält, unter Sauerstoffkoexistenzbedingungen z.B. durch Sprühen oder Blasenerzeugung, zur Reaktion gebracht. Der Kupferleiter einer Leiterschaltung wird gelöst, um Leerstellen zu bilden. Durch diese Prozesse wird eine rauhe Schicht 38 auf der Oberfläche jedes inneren Kupferschichtmusters 34 ausgebildet (1(C)).
Hereinafter, a method for producing the multilayer printed circuit board with reference to the 1 to 5 described.
  • (1) a copper-plated laminate plate 30A with copper layers 32 , each having a thickness of 18 microns and on both sides of a substrate 30 are laminated with a thickness of 0.8 mm from a glass epoxy resin, FR4, FR5 or BT (bismaleimide-triazine) resin is used as starting material ( 1 (A) ). This copper-clad laminate plate is first etched in a pattern, thereby forming inner-copper layer patterns 34 be formed on both sides of the substrate ( 1 (B) ).
  • (2) After the substrate 30 on which the inner copper layer pattern 34 are formed, an etching solution containing a Cuprikomplex and an organic acid, under oxygen coexistence conditions, for example by spraying or bubble generation, reacted. The copper conductor of a conductor circuit is dissolved to form vacancies. These processes make a rough layer 38 on the surface of each inner copper layer pattern 34 educated ( 1 (C) ).

Alternativ kann die rauhe Schicht durch einen Oxidations-Reduktionsprozess oder unter Verwendung einer stromlos metallisierten Legierung hergestellt werden. Die derart ausgebildete rauhe Schicht hat vorzugsweise eine Dicke im Bereich von 0,1 bis 5 μm. In diesem Bereich tritt eine Trennung zwischen der Leiterschaltung und der Zwischenlagen-Harzisolierschicht weniger wahrscheinlich auf.Alternatively, the rough layer may be produced by an oxidation-reduction process or by using an electroless-metallized alloy. The thus formed rough layer has preference has a thickness in the range of 0.1 to 5 microns. In this area, separation between the conductor circuit and the interlayer resin insulating layer is less likely to occur.

Der Cuprikomplex ist vorzugsweise ein Cuprikomplex von Azolen. Der Cuprikomplex von Azolen wirkt als Oxidationsmittel zum Oxidieren von metallischem Kupfer oder ähnlichen Materialien. Bevorzugte Azole sind Diazol, Triazol und Tetrazol. Besonders bevorzugt sind Imidazol, 2-Methylimidazol, 2-Ethylimidazol, 2-Ethyl-4-Methylimidazol, 2-Phenylimidazol, 2-Undecylimidazol und ähnliche. Die Menge der hinzugefügten Cuprikomplexe von Azolen beträgt vorzugsweise 1 bis 15 Gew.-%.Of the Cupric complex is preferably a cupric complex of azoles. The cupcake complex of azoles acts as an oxidizer to oxidize metallic Copper or similar Materials. Preferred azoles are diazole, triazole and tetrazole. Particularly preferred are imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and similar. The amount of added cupric complexes of azoles is preferably 1 to 15% by weight.

Dies ist der Fall, weil ein Cuprikomplex in einer derartigen Menge ausgezeichnet lösbar und hochgradig stabil ist.This is the case because a cupric complex in such an amount is excellent solvable and is highly stable.

Außerdem wird, um das Kupferoxid zu lösen, eine organische Säure mit dem Cuprikomplex von Azolen gemischt. D.h., die organische Säure wird vorzugsweise ausgewählt aus: Ameisensäure, Essigsäure, Propionsäure, Buttersäure, Valeriansäure, Capronsäure, Acrylsäure, Crotonsäure, Oxalsäure, Malonsäure, Bernsteinsäure, Glutarsäure, Maleinsäure, Benzoesäure, Glykolsäure, Milchsäure, Apfelsäure und Sulfamidsäure. Der Anteil der organischen Säure beträgt vorzugsweise 0,1 bis 30 Gew.-%. Mit einem derartigen Anteil kann die Löslichkeit des oxidierten Kupfers aufrechterhalten und eine stabile Löslichkeit gewährleistet werden.In addition, to dissolve the copper oxide, an organic acid mixed with the cupric complex of azoles. That is, the organic acid becomes preferably selected from: formic acid, Acetic acid, propionic acid, butyric acid, Valeric acid, caproic, Acrylic acid, crotonic, oxalic acid, malonic, Succinic acid, glutaric, maleic acid, benzoic acid, Glycolic acid, Lactic acid, malic acid and sulfamic acid. Of the Proportion of organic acid is preferably 0.1 to 30 wt .-%. With such a share, the solubility of oxidized copper and stable solubility guaranteed become.

Der erzeugte Cuprokomplex wird durch die Säure gelöst und mit Sauerstoff zu einem Cuprikomplex kombiniert, was erneut zur Oxidation von Kupfer beiträgt.Of the cuprocomplex produced is dissolved by the acid and combined with oxygen to form a Cupric complex combined, which again contributes to the oxidation of copper.

Außerdem können zum Unterstützen der Auflösung von Kupfer und der Oxidation von Azolen der Ätzlösung Halogenionen, z.B. Fluorionen, Chlorionen und Bromionen, beigemischt werden. In der vorliegenen Erfindung können Halogenionen durch Hinzufügen von Chlorwasserstoff, Natriumchlorid oder ähnlichen Substanzen zugeführt werden. Die Menge der Halogenionen beträgt vorzugsweise 0,01 bis 20 Gew.-%. Durch eine derartige Menge von Halogenionen wird ein ausgezeichnetes Haftvermögen zwischen der erzeugten rauhen Oberfläche und der Zwischenlagen-Harzisolierschicht gewährleistet.In addition, you can Support the resolution of copper and the oxidation of azoles of the etching solution, halogen ions, e.g. Fluorine ions, Chlorine ions and bromine ions, are added. In the present Invention can Halogen ions by adding of hydrogen chloride, sodium chloride or the like. The amount of halogen ions is preferably 0.01 to 20 wt .-%. By such an amount of Halogen ions will give excellent adhesion between the generated rough surface and the interlayer resin insulating layer.

Der Cuprikomplex von Azolen und die organische Säure (oder gegebenenfalls Halogenionen) werden in Wasser gelöst, um die Ätzlösung einzustellen. Außerdem kann erfindungsgemäß eine kommerziell erhältliche Ätzlösung, z.B. mit der Produktbezeichnung "MEC etch BOND", hergestellt von Mec Co., Ltd., verwendet werden, um eine rauhe Oberfläche herzustellen.

  • (3) Eine Harzschicht 50a, aus der die untere Zwischenlagen-Harzisolierschicht hergestellt wird, wird durch Vakuum-Crimp-Laminieren bei einem Druck von 5 kgf/cm2 auf jeder Oberfläche des Substrats 30 ausgebildet, während die Temperatur von 50 auf 150°C erhöht wird (1(D)).
The cupric complex of azoles and the organic acid (or optionally halogen ions) are dissolved in water to adjust the etching solution. In addition, according to the present invention, a commercially available etching solution, for example, having the product name "MEC etch BOND" manufactured by Mec Co., Ltd., can be used to prepare a rough surface.
  • (3) A resin layer 50a , from which the lower interlayer resin insulating layer is made, is vacuum crimped at a pressure of 5 kgf / cm 2 on each surface of the substrate 30 while raising the temperature from 50 to 150 ° C ( 1 (D) ).

Die Harzschicht enthält beständiges Harz, lösbare Partikel, ein Aushärtungsmittel und andere Komponenten. Die Materialien werden nachstehend beschrieben.The Resin layer contains stable Resin, detachable Particles, a curing agent and other components. The materials are described below.

Das im erfindungsgemäßen Herstellungsverfahren zur Verwendung in der Harzisolierschicht vorgesehene Harz hat eine Struktur, gemäß der Partikel, die in Säure oder einem Oxidationsmittel lösbar sind (nachstehend als "lösliche Partikel" bezeichnet) in einem Harz dispergiert sind, das bezüglich der Säure oder eines Oxidationsmittels beständig ist (nachstehend als "beständiges Harz" bezeichnet).The in the production process according to the invention resin intended for use in the resin insulating layer has a Structure, according to the particle, in acid or an oxidizing agent solvable are (hereinafter referred to as "soluble particles") in one Resin are dispersed, with respect the acid or an oxidizer (hereinafter referred to as "durable resin").

Die Ausdrücke "beständig" und "löslich" bzw. "lösbar" werden nachstehend beschrieben. Wenn Materialien für die gleiche Zeit in eine Lösung eingetaucht werden, die aus der gleichen Säure oder dem gleichen Oxidationsmittel besteht, wird ein Material, das mit einer relativ hohen Lösungsrate gelöst wird, zur Vereinfachung als "lösliches" Material bezeichnet. Ein Material, das mit einer relativ langsamen Lösungsrate gelöst wird, wird zur Vereinfachung als "beständiges" Material bezeichnet.The The terms "stable" and "soluble" or "solvable" are used below described. If materials for the same time in a solution be immersed, made of the same acid or the same oxidant There is a material that has a relatively high dissolution rate solved is referred to as "soluble" material for simplicity. A material that dissolves at a relatively slow dissolution rate is referred to as "durable" material for simplicity.

Die löslichen Partikel sind beispielsweise Harzpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Harzpartikel" bezeichnet), anorganische Partikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "anorganische lösliche Partikel" bezeichnet) und Metallpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Metallpartikel" bezeichnet). Die vorstehend erwähnten lösli chen Partikel können alleine oder als Kombination von zwei oder mehr Partikeltypen verwendet werden.The soluble Particles are, for example, resin particles which are present in an acid or an oxidizing agent soluble are (hereinafter referred to as "soluble resin particles"), inorganic Particles that are in an acid or an oxidizing agent are (hereinafter referred to as "inorganic soluble Particle ") and metal particles contained in an acid or an oxidizing agent soluble are (hereinafter referred to as "soluble metal particles"). The mentioned above Soluble Particles can used alone or as a combination of two or more particle types become.

Die Form jedes der löslichen Partikel ist nicht eingeschränkt. Die Form kann eine Kugelform oder eine pulverisierte Form sein. Vorzugsweise haben die Partikel die gleiche Form. Der Grund hierfür ist, dass hierdurch eine rauhe Oberfläche mit gleichmäßigen rauhen Vertiefungen und Vorsprüngen hergestellt werden kann.The shape of each of the soluble particles is not limited. The shape may be a spherical or powdered shape. Preferably, the particles have the same shape. The reason is that here can be made by a rough surface with uniform rough depressions and protrusions.

Vorzugsweise beträgt die mittlere Partikelgröße der löslichen Partikel 0,1 μm bis 10 μm. Wenn die Partikel einen Durchmesser innerhalb dieses Bereichs haben, können Partikel mit zwei oder mehr Partikelgrößen verwendet werden. D.h., lösliche Partikel mit einer mittleren Größe von 0,1 μm bis 0,5 μm und lösliche Partikel mit einer mittleren Partikelgröße von 1 μm bis 3 μm können gemischt werden. Dadurch kann eine kompliziertere rauhe Oberfläche ausgebildet werden. Darüber hinaus kann das Haftvermögen bezüglich der Leiterschaltung verbessert werden. In der vorliegenden Erfindung bezeichnet die Partikelgröße der löslichen Partikel die Länge des längsten Abschnitts jedes der löslichen Partikel.Preferably is the mean particle size of the soluble Particles 0.1 μm up to 10 μm. If the particles have a diameter within this range, can Particles with two or more particle sizes can be used. that is, soluble Particles with a mean size of 0.1 μm to 0.5 μm and soluble particles with an average particle size of 1 .mu.m to 3 .mu.m can be mixed become. As a result, a more complicated rough surface can be formed become. About that In addition, the adhesion in terms of the conductor circuit can be improved. In the present invention denotes the particle size of the soluble Particles the length the longest Section of each of the soluble Particle.

Die löslichen Harzpartikel können Partikel aus einem wärmeaushärtenden Harz oder einem Thermoplastharz sein. Wenn die Partikel in eine Lösung eingetaucht werden, die aus einer Säure oder einem Oxidationsmittel besteht, müssen die Partikel eine Lösungsrate aufweisen, die höher ist als diejenige des vorstehend erwähnten beständigen Harzes.The soluble Resin particles can Particles of a thermosetting Resin or a thermoplastic resin. If the particles in a solution be immersed, consisting of an acid or an oxidizing agent exists, must the particles have a dissolution rate have higher is than that of the above-mentioned resistant resin.

Beispiele löslicher Harzpartikel sind Partikel aus Epoxidharz, Phenolharz, Polyimidharz, Polyphenylenharz, Polyolefinharz oder Fluorharz. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.Examples soluble Resin particles are particles of epoxy resin, phenolic resin, polyimide resin, Polyphenylene resin, polyolefin resin or fluororesin. The above mentioned Material can be alone or as a combination of two or more materials be used.

Die löslichen Harzpartikel können Harzpartikel aus Gummi sein, wie beispielsweise Polybutadiengummi, verschiedene dena turierte Polybutadiengummiarten, wie beispielsweise denaturiertes Epoxidgummi, denaturiertes Urethangummi oder denaturiertes (Metha)acrylnitrilgummi, und (Metha)acrylnitrilbutadiengummi, das eine Carboxylgruppe enthält. Wenn das vorstehend erwähnte Gummimaterial verwendet wird, können die löslichen Harzpartikel leicht in einer Säure oder einem Oxidationsmittel gelöst werden. D.h., wenn die löslichen Harzpartikel durch eine Säure gelöst werden, kann eine Lösung in einer Säure, mit Ausnahme einer starken Säure, zulässig sein. Wenn die löslichen Harzpartikel gelöst werden, ist ein Lösung durch Permanganat zulässig, das ein relativ schwaches Oxidationsvermögen aufweist. Wenn Chromsäure verwendet wird, ist eine Lösung schon bei einer geringen Konzentration zulässig. Dadurch kann verhindert werden, dass die Säure oder das Oxidationsmittel auf der Oberfläche des Harzes zurückbleibt. Wenn ein Katalysator, z.B. Palladiumchlorid, zugeführt wird, nachdem die rauhe Oberfläche ausgebildet worden ist, wie später beschrieben wird, kann eine Unterbrechung der Zufuhr des Katalysators und die Oxidation des Katalysators verhindert werden.The soluble Resin particles can Rubber resin particles such as polybutadiene rubber, various denatured polybutadiene rubbers, such as denatured epoxy rubber, denatured urethane rubber or denatured (Metha) acrylonitrile rubber, and (metha) acrylonitrile butadiene rubber contains a carboxyl group. If the above Rubber material can be used the soluble ones Resin particles easily in an acid or an oxidizing agent dissolved become. That is, when the soluble resin particles through an acid solved can be a solution in an acid, with the exception of a strong acid, permissible be. If the soluble Resin particles dissolved be, is a solution permitted by permanganate, which has a relatively low oxidation power. When using chromic acid is, is a solution already allowed at a low concentration. This can be prevented be that acid or the oxidizing agent remains on the surface of the resin. If a catalyst, e.g. Palladium chloride, is fed after the rough surface has been trained, as later can be described, an interruption of the supply of the catalyst and the oxidation of the catalyst can be prevented.

Die anorganischen löslichen Partikel sind beispielsweise Partikel, die mindestens eines der folgenden Materialien aufweisen: einer Aluminiumverbindung, einer Kalziumverbindung, einer Kaliumverbindung, einer Magnesiumverbindung und einer Siliziumverbindung.The inorganic soluble Particles are, for example, particles which are at least one of the following materials: an aluminum compound, a Calcium compound, a potassium compound, a magnesium compound and a silicon compound.

Die Aluminiumverbindung ist beispielsweise Aluminiumoxid oder Aluminiumhydroxid. Die Kalziumverbindung ist beispielsweise Kalziumkarbonat oder Kalziumhydroxid. Die Kaliumverbindung ist beispielsweise Kaliumkarbonat. Die Magnesiumverbindung ist beispielsweise Magnesia, Dolomit und basisches Magnesiumkarbonat. Die Siliziumverbindung ist beispielsweise Silika oder Zeolit. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.The Aluminum compound is, for example, aluminum oxide or aluminum hydroxide. The calcium compound is, for example, calcium carbonate or calcium hydroxide. The potassium compound is, for example, potassium carbonate. The magnesium compound is for example magnesia, dolomite and basic magnesium carbonate. The silicon compound is, for example, silica or zeolite. The mentioned above Material can be alone or as a combination of two or more materials be used.

Die löslichen Metallpartikel sind beispielsweise Partikel, die aus mindestens einem der folgenden Materialien bestehen: Kupfer, Nickel, Eisen, Zink, Blei, Gold, Silber, Aluminium, Magnesium, Kalium und Silizium. Die löslichen Partikel können mit Harz oder einem ähnlichen Material beschichtete Oberflächen aufweisen, um Isoliereigenschaften bereitzustellen.The soluble Metal particles are, for example, particles that consist of at least one of the following materials: copper, nickel, iron, Zinc, lead, gold, silver, aluminum, magnesium, potassium and silicon. The soluble Particles can with resin or a similar Material coated surfaces to provide insulating properties.

Wenn zwei oder mehr Typen löslicher Partikel gemischt werden, ist die Kombination von zwei Typen löslicher Partikel vorzugsweise eine Kombination aus Harzpartikeln und anorganischen Partikeln. Weil jeder der Partikeltypen eine niedrige Leitfähigkeit aufweist, kann eine Isolierung bezüglich der Harzschicht erhalten werden. Außerdem kann die Wärmeausdehnung bezüglich des beständigen Harzes leicht eingestellt werden. Dadurch kann das Auftreten von Rissen in der durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht verhindert werden. Dadurch kann eine Trennung zwischen der Zwischenlagen-Harzisolierschicht und der Leiterschaltung verhindert werden.If two or more types more soluble Particles are mixed, the combination of two types is more soluble Particles preferably a combination of resin particles and inorganic Particles. Because each of the particle types has a low conductivity has insulation with respect to the resin layer can be obtained. Furthermore can the thermal expansion in terms of of the constant Resin easily adjusted. This can cause the occurrence of Cracks in the interlayer resin insulating layer formed by the resin layer be prevented. Thereby, a separation between the interlayer resin insulating layer and the conductor circuit can be prevented.

Das beständige Harz ist nicht eingeschränkt, insofern das Harz dazu geeignet ist, die Form der rauhen Oberfläche aufrechtzuerhalten, wenn die rauhe Oberfläche unter Verwendung einer Säure oder eines Oxidationsmittels auf der Zwischenlagen-Harzisolierschicht ausgebildet wird. Das beständige Harz ist beispielsweise ein wärmeaushärtendes Harz, ein Thermoplastharz oder ein daraus hergestelltes Verbundmaterial. Alternativ kann das vorstehend erwähnte lichtempfindliche Harz mit einer lichtempfindlichen Eigenschaft verwendet werden. Wenn das lichtempfindliche Harz verwendet wird, können ein Belichtungs- und ein Entwicklungsprozess der Zwischenlagen-Harzisolierschichten ausgeführt werden, um die Öffnungen für die Durchkontaktierungslöcher auszubilden.The durable resin is not limited insofar as the resin is capable of maintaining the rough surface shape when the rough surface is formed on the interlayer resin insulating layer using an acid or an oxidizer. The durable resin is, for example, a thermosetting resin, a thermoplastic resin or a composite material made therefrom. alternative For example, the above-mentioned photosensitive resin having a photosensitive property can be used. When the photosensitive resin is used, an exposure and a developing process of the interlayer resin insulating layers can be carried out to form the openings for the via holes.

Insbesondere ist es vorteilhaft, wenn ein ein wärmehärtendes Harz enthaltendes Harz verwendet wird. Im vorstehend erwähnten Fall kann die Form der rauhen Oberfläche bezüglich ei ner Metallisierungslösung und während verschiedenartige Erwärmungsprozesse ausgeführt werden beibehalten werden.Especially it is advantageous if a resin containing a thermosetting resin is used. In the case mentioned above, the shape of the rough surface in terms of a metallization solution and while various heating processes accomplished will be retained.

Das beständige Harz ist beispielsweise ein Epoxidharz, ein Phenolharz, ein Phenoxyharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz oder ein Fluorharz. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialtypen verwendet werden.The stable Resin is, for example, an epoxy resin, a phenolic resin, a phenoxy resin, a polyimide resin, a polyphenylene resin, a polyolefin resin or a fluororesin. The above-mentioned material may be alone or used as a combination of two or more types of materials become.

Vorzugsweise wird ein Epoxidharz mit zwei oder mehr Epoxidgruppen in einem Molekül davon verwendet. Der Grund hierfür ist, dass die vorstehend erwähnte rauhe Oberfläche ausgebildet werden kann. Außerdem können eine ausgezeichnete Wärmebeständigkeit und ähnliche Eigenschaften erhalten werden. Dadurch kann eine Belastungskonzentration auf die Metallschicht auch unter einer Wärmezyklusbedingung verhindert werden. Dadurch kann eine Abtrennung der Metallschicht verhindert werden.Preferably becomes an epoxy resin having two or more epoxide groups in a molecule thereof used. The reason for that is that the above mentioned rough surface can be trained. Furthermore can excellent heat resistance and similar Properties are obtained. This can be a stress concentration be prevented on the metal layer even under a heat cycle condition. Thereby, a separation of the metal layer can be prevented.

Das Epoxidharz ist beispielsweise ein Cresol-Novolac-Epoxidharz, ein Bisphenol-A-Epoxidharz, ein Bisphenol-F-Epoxidharz, ein Phenol-Novolac-Epoxidharz, ein Alkylphenol-Novolyc-Epoxidharz, ein Biphenol-F-Epoxidharz, ein Naphthalen-Epoxidharz, ein Dicyclopentadien-Epoxidharz und ein Epoxidmaterial, das aus einem Kondensationsmaterial von Phenol und einem aromatischen Aldehyd mit einer Phenolhydroxylgruppe, Triglycidylisocyanat und alicyklischem Epoxidharz besteht. Das vorstehend erwähnte Material kann alleine oder als Kombination aus zwei oder mehr Materialien verwendet werden. Dadurch kann eine ausgezeichnete Wärmebständigkeit erhalten werden.The Epoxy resin is, for example, a cresol novolac epoxy resin, a bisphenol A epoxy resin, a bisphenol F epoxy resin, a phenolic novolac epoxy resin, an alkylphenol novolac epoxy resin, a biphenol F epoxy resin, a naphthalene epoxy resin, a dicyclopentadiene epoxy resin and an epoxy material made from a condensation material of phenol and an aromatic aldehyde with a phenolic hydroxyl group, triglycidyl isocyanate and alicyclic Epoxy resin exists. The above-mentioned material may be alone or used as a combination of two or more materials. As a result, excellent heat resistance can be obtained.

Vorzugsweise sind die löslichen Partikel in der Harzschicht erfindungsgemäß gleichmäßig im beständigen Harz verteilt. Der Grund hierfür ist, dass eine rauhe Oberfläche mit gleichmäßigen Vertiefungen und Vorsprüngen ausgebildet werden kann. Wenn Durchkontaktierungslöcher und Durchgangslöcher in der Harzschicht ausgebildet werden, kann das Haftvermögen bezüglich der Metallschicht der Leiterschaltung aufrechterhalten werden. Alternativ kann eine Harzschicht verwendet werden, die nur in der Oberfläche, auf der die rauhe Oberfläche ausgebildet wird, lösliche Partikel enthält. Daher werden die von der Oberfläche verschiedenen Abschnitte der Harzschicht nicht der Säure oder dem Oxidationsmittel ausgesetzt. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die Zwischenlagen-Harzisolierschicht zuverlässig aufrechterhalten werden.Preferably are the soluble ones Particles in the resin layer according to the invention uniformly distributed in the resistant resin. The reason therefor is that a rough surface with even pits and protrusions can be trained. If through holes and Through holes can be formed in the resin layer, the adhesion with respect to Metal layer of the conductor circuit can be maintained. alternative A resin layer can be used that is only in the surface, on the rough surface is formed, soluble Contains particles. Therefore, those from the surface different sections of the resin layer not the acid or exposed to the oxidizing agent. This may cause the insulating property between the conductor circuits through the interlayer resin insulating layer reliable be maintained.

Vorzugsweise beträgt die Menge der im beständigen Harz dispergierten löslichen Partikel bezüglich der Harzschicht 3 Gew.-% bis 40 Gew.-%. Wenn die Menge des Gemischs löslicher Partikel kleiner ist als 3 Gew.-%, kann die rauhe Oberfläche mit den erforderlichen Vertiefungen und Vorsprüngen nicht ausgebildet werden. Wenn die Menge größer ist als 40 Gew.-%, werden tiefe Abschnitte der Harzschicht unerwünscht gelöst; wenn die löslichen Partikel unter Verwendung einer Säure oder eines Oxidationsmittels gelöst werden. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht nicht aufrechterhalten werden. Infolgedessen tritt manchmal ein Kurzschluss auf.Preferably is the amount of in the stable Resin dispersed soluble Particles concerning the Resin layer 3 wt .-% to 40 wt .-%. If the amount of the mixture soluble Particle is less than 3 wt .-%, the rough surface with the required recesses and projections are not formed. If the amount is larger than 40% by weight, deep portions of the resin layer are undesirably dissolved; if the soluble ones Particles using an acid or an oxidizing agent solved become. This allows the insulating property between the conductor circuits through the interlayer resin insulating layer formed by the resin layer can not be sustained. As a result sometimes occurs Short circuit on.

Vorzugsweise enthält die Harzschicht ein Aushärtungsmittel und andere Komponenten sowie ein beständiges Harz.Preferably contains the resin layer is a curing agent and other components as well as a durable resin.

Das Aushärtungsmittel ist beispielsweise ein Imidazol-Aushärtungsmittel, ein Amin-Aushärtungsmittel, ein Guanidin-Aushärtungsmittel, ein Epoxidaddukt jedes der vorstehend erwähnten Aushärtungsmittel, Mikrokapseln jedes der vorstehend erwähnten Aushärtungsmittel und eine organische Phosphinverbindung, wie beispielsweise Triphenylphosphin- oder Tetraphenylphosphonium-Tetraphenylborat.The curing is, for example, an imidazole curing agent, an amine curing agent Guanidine curing agent, an epoxide adduct of any of the aforementioned curing agents, microcapsules each of the aforementioned curing and an organic phosphine compound such as triphenylphosphine or tetraphenylphosphonium tetraphenylborate.

Vorzugsweise beträgt die Menge des Aushärtungsmittels bezüglich der Harzschicht 0,05 Gew.-% bis 10 Gew.-%. Wenn die Menge kleiner ist als 0,05 Gew.-%, kann die Harzschicht nicht ausreichend ausgehärtet werden. Daher tritt eine große Menge Säure und Oxidationsmittel in die Harzschicht ein. Im vorstehenden Fall wird die Isoliereigenschaft der Harzschicht manchmal schlechter. Wenn die Menge größer ist als 10 Gew.-%, wird die Zusammensetzung des Harzes durch eine übermäßig große Menge der Aushärtungsmittelkomponente manchmal denaturiert. Im vorstehenden Fall wird die Zuverlässigkeit manchmal vermindert.Preferably is the amount of curing agent in terms of the resin layer 0.05 wt .-% to 10 wt .-%. If the amount is smaller is more than 0.05% by weight, the resin layer can not be sufficiently cured. Therefore, a big one occurs Amount of acid and oxidizing agent in the resin layer. In the above case becomes the insulating property of the resin layer sometimes worse. If the amount is bigger than 10% by weight, the composition of the resin becomes excessively large the curing agent component sometimes denatured. In the above case, the reliability becomes sometimes diminished.

Die anderen Komponenten sind beispielsweise eine anorganische Verbindung, die keinen Einfluss auf die Ausbildung der rauhen Oberfläche hat, und ein durch Harz gebildeter Füllstoff. Die anorganische Verbindung ist beispielsweise Silika, Aluminiumoxid und Dolomit. Das Harz ist beispielsweise Polyimidharz, Polyacrylharz, Polyamidimidharz, Polyphenylenharz, Melaninharz und Olefinharz. Wenn einer der vorstehend erwähnten Füllstoffe enthalten ist, kann eine Übereinstimmung der Wärmeausdehnungskoeffizienten erreicht werden. Außerdem können die Wärmebeständigkeit und die chemische Beständigkeit verbessert werden. Dadurch können die Eigenschaften der Leiterplatte verbessert werden.The other components are, for example, an inorganic compound, which has no influence on the formation of the rough surface, and a resin-formed filler. The inorganic compound is, for example, silica, alumina and dolomite. The resin is, for example, polyimide resin, polyacrylic resin, Polyamideimide resin, polyphenylene resin, melanin resin and olefin resin. If any of the above fillers may contain a match the thermal expansion coefficient be achieved. Furthermore can the heat resistance and the chemical resistance be improved. Thereby can the properties of the circuit board are improved.

Die Harzschicht kann ein Lösungsmittel enthalten. Das Lösungsmittel ist beispielsweise Keton,. z.B. Aceton, Methylethylketon oder Cyclohexan; ein aromatischer Kohlenwasserstoff, z.B. Ethylacetat, Butylacetat, Cellosolve-Acetat, Toluol oder Xylol. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.

  • (4) Daraufhin werden die durchgehenden Löcher 35, die jeweils einen Durchmesser von 300 μm haben, im Kernsubstrat 30 ausgebildet, mit dem die Harzschichten 50α verbunden worden sind, um die Durchgangslöcher auszubilden (1(E)).
  • (5) Durchkontaktierungsöffnungen 52 mit jeweils einem Durchmesser von 80 μm werden durch Anwenden eines Kohlendi oxid-, Excimer-, YAG oder UV-Lasers in den Harzschichten 50α ausgebildet (2(A)). Anschließend werden die Harzschichten 50α thermisch ausgehärtet, um die unteren Zwischenlagen-Harzisolierschichten 50 herzustellen. Die Durchkontaktierungslöcher können durch einen Flächenprozess unter Verwendung eines Lasers oder einen Flächenprozess unter Verwendung eines Lasers mit montierten Masken ausgeführt werden. Alternativ kann ein Mischlaser (d.h. eine Kombination z.B. aus einem Kohlendioxid-Laser und einem Excimer-Laser) verwendet werden. Alternativ können sowohl die Durchgangslöcher als auch die Durchkontaktierungslöcher unter Verwendung eines Lasers ausgebildet werden.
  • (6) Daraufhin wird ein Oxidationsmittel, das aus einer Chromsäure oder einem Permanganat besteht (z.B. Kaliumpermanganat oder Natriumpermanganat) verwendet, um die durchgehenden Löcher 35 zum Ausbilden der Durchgangslöcher im Kernsubstrat 30 und in den unteren Zwischenlagen-Harzisolierschichten 50 einem Lochwandreinigungsprozess zu unterziehen, und gleichzeitig werden die Oberflächen der unteren Zwischenlagen-Harzisolierschichten 50 aufgerauht (2(B)). Obwohl die Temperatur zum Ausführen dieser Prozesse hierin auf 65°C festgelegt ist, können die Prozesse bei einer Temperatur im Bereich von 40 bis 70°C ausgeführt werden. Die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten werden in einer Dicke im Bereich von 0,5 bis 5 mm ausgebildet. Durch Dicken in diesem Bereich kann ein geeignetes Haftvermögen gewährleistet und können die Zwischenlagen-Harzisolierschichten in einem späteren Schritt entfernt werden. Die erste Ausführungsform der mehrschichtigen Leiterplatte weist das Kernsubstrat 30, das aus einem FR4-Harz, einem FR5-Harz oder einem BT-Harz besteht, und die unteren Zwischenlagen-Harzisolierschichten 50 auf, die mindestens eines der fol genden Harzmaterialien aufweisen: Epoxidharz, Phenolharz, Polyimidharz, Polyphenylenharz, Polyolefinharz und Fluorkohlenstoffharz. Dadurch können der Lochwandreinigungsprozess unter Verwendung eines Oxidationsmittels, das aus einer Chromsäure und einem Permanganat besteht, für die Durchgangslöcher 35 und der Aufrauhungsprozess für die unteren Zwischenlagen-Harzisolierschichten 50 gleichzeitig ausgeführt werden. Dadurch wird die Anzahl von Fertigungsschritten vermindert, so dass die mehrschichtige Leiterplatte kostengünstig herstellbar ist. Eine stromlos metallisierte Schicht wird in einer Dicke im Bereich von 0,1 bis 5 μm ausgebildet. Wenn die Dicke innerhalb dieses Bereichs liegt, kann die stromlos metallisierte Schicht vollständig ausgebildet und leicht weggeätzt werden.
  • (7) Ein Palladiumkatalysator wird auf die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten 50 aufgebracht, um stromlos metallisierte Kupferschichten 42 in einer Metallisierungslösung auszubilden (2(C)). Obwohl hierin stromlos metallisierte Kupferschichten ausgebildet werden, können auch Kupfer- oder Nickelbeschichtungen durch Sputtern ausgebildet werden. Alternativ können die Oberflächenschichten einem Plasma-, UV- oder Koronaentladungsprozess als Trocknungsprozess unterzogen werden. Durch den Prozess werden die Oberflächen der Schichten 50 umgeformt.
  • (8) Nach Waschen des Substrats, auf dem die stromlos metallisierten Kupferschichten 42 ausgebildet worden sind, werden Galvano-Resists (Plating Resists) 43 jeweils in einem vorgegebenen Muster ausgebildet (2(D)).
  • (9) Das Substrat wird in eine Galvanisierungslösung eingetaucht, um ihm über die stromlos metallisierten Kupferschichten 42 einen elektrischen Strom zuzuführen und galvanisierte Kupferschichten 44 auszubilden (2(E)).
  • (10) Die Galvano-Resists 43 werden durch KOH abgetrennt und entfernt, und die stromlos metallisierten Kupferschichten 42 unter den Galvano-Resists werden durch leichtes Ätzen weggeätzt, um die Durchkontaktierungslöcher 46 und die Durchgangslöcher 36 auszubilden, die jeweils aus der stromlos metallisierten Kupferschicht 42 und der galvanisch aufgebrachten Kupferschicht 44 bestehen (3(A)).
  • (11) Eine rauhe Schicht (aus einer aus Cu-Ni-P bestehenden Legierung) 47 wird in jedem der Durchkontaktierungslöcher 46 und der Durchgangslöcher 36 durch stromloses Metallisieren ausgebildet (3(B)). An Stelle einer stromlosen Kupfermetallisierung oder Verkupferung kann die rauhe Schicht durch Ätzen (z.B. Ätzen durch Besprühen oder Eintauchen der Löcher durch bzw. in eine Lösung eines Gemischs aus einem Cuprikomplex und eines organischen Säuresalzes) oder durch einen Oxidations-Reduktions-Prozess ausgebildet werden.
  • (12) Es wird ein Harzfüllstoff 54 mit einer Viskosität von 50 Pa·S bei 23°C vorbereitet, es werden Masken montiert, deren Öffnungen den Durchmessern der Durchgangslöcher 36 bzw. der Durchkontaktierungslöcher 46 entsprechen, und der Harzfüllstoff 54 wird durch Drucken eingefüllt und in einem Trocknungsofen bei 100°C für 20 Minuten getrocknet (3(C)). In der ersten Ausführungsform wird der gleiche Füllstoff gleichzeitig in die Durchgangslöcher 36 und die Durchkontaktierungslöcher 46 eingefüllt, so dass die Anzahl der Fertigungsschritte vermindert werden kann.
The resin layer may contain a solvent. The solvent is, for example, ketone ,. for example, acetone, methyl ethyl ketone or cyclohexane; an aromatic hydrocarbon, eg, ethyl acetate, butyl acetate, cellosolve acetate, toluene or xylene. The above-mentioned material may be used alone or in combination of two or more materials.
  • (4) Then the through holes become 35 , each having a diameter of 300 microns, in the core substrate 30 formed, with which the resin layers 50α have been connected to form the through holes ( 1 (E) ).
  • (5) via holes 52 each with a diameter of 80 microns are by applying a Kohlendi oxide, excimer, YAG or UV laser in the resin layers 50α educated ( 2 (A) ). Subsequently, the resin layers 50α thermally cured to the lower interlayer resin insulating layers 50 manufacture. The via holes may be made by a surface process using a laser or a surface process using a mask-mounted laser. Alternatively, a mixed laser (ie, a combination of, for example, a carbon dioxide laser and an excimer laser) may be used. Alternatively, both the through holes and the via holes may be formed by using a laser.
  • (6) Subsequently, an oxidizing agent consisting of a chromic acid or a permanganate (eg, potassium permanganate or sodium permanganate) is used around the through holes 35 for forming the through holes in the core substrate 30 and in the lower interlayer resin insulating layers 50 to undergo a hole wall cleaning process, and at the same time, the surfaces of the lower interlayer resin insulating layers become 50 roughened ( 2 B) ). Although the temperature for carrying out these processes is set to 65 ° C herein, the processes may be carried out at a temperature in the range of 40 to 70 ° C. The rough surfaces of the interlayer resin insulating layers are formed in a thickness in the range of 0.5 to 5 mm. Thicknesses in this range can ensure proper adhesion and the interlayer resin insulating layers can be removed in a later step. The first embodiment of the multilayer printed circuit board comprises the core substrate 30 consisting of a FR4 resin, an FR5 resin or a BT resin and the lower interlayer resin insulating layers 50 comprising at least one of the following resin materials: epoxy resin, phenol resin, polyimide resin, polyphenylene resin, polyolefin resin and fluorocarbon resin. Thereby, the hole wall cleaning process using an oxidizing agent consisting of a chromic acid and a permanganate can be used for the through holes 35 and the roughening process for the lower interlayer resin insulating layers 50 be executed simultaneously. As a result, the number of manufacturing steps is reduced, so that the multilayer printed circuit board is inexpensive to produce. A electroless metallized layer is formed in a thickness in the range of 0.1 to 5 microns. If the thickness is within this range, the electroless plated layer can be fully formed and easily etched away.
  • (7) A palladium catalyst is applied to the rough surfaces of the interlayer resin insulating layers 50 applied to electroless metallized copper layers 42 in a metallization solution ( 2. (C) ). Although electrolessly metallized copper layers are formed herein, copper or nickel coatings may also be formed by sputtering. Alternatively, the surface layers may be subjected to a plasma, UV or corona discharge process as a drying process. Through the process, the surfaces of the layers become 50 reshaped.
  • (8) After washing the substrate on which the electroless plated copper layers 42 Galvano-Resists (Plating Resists) 43 each formed in a predetermined pattern ( 2 (D) ).
  • (9) The substrate is dipped in a plating solution to pass over the electroless plated copper layers 42 to supply an electric current and galvanized copper layers 44 to train ( 2 (E) ).
  • (10) The galvano-resists 43 are separated and removed by KOH, and the electroless plated copper layers 42 among the galvano-resists are etched away by light etching to the via holes 46 and the through holes 36 each formed from the electroless metallized copper layer 42 and the electrodeposited copper layer 44 consist ( 3 (A) ).
  • (11) A rough layer (made of Cu-Ni-P alloy) 47 is in each of the throughput share approximately holes 46 and the through holes 36 formed by electroless plating ( 3 (B) ). Instead of electroless copper plating or copper plating, the rough layer may be formed by etching (eg, etching by spraying or dipping the holes through a solution of a mixture of a cupric complex and an organic acid salt) or by an oxidation-reduction process.
  • (12) It becomes a resin filler 54 prepared with a viscosity of 50 Pa · S at 23 ° C, masks are mounted, whose openings to the diameters of the through holes 36 or the via holes 46 correspond, and the resin filler 54 is filled by printing and dried in a drying oven at 100 ° C for 20 minutes ( 3 (C) ). In the first embodiment, the same filler becomes simultaneously in the through holes 36 and the via holes 46 filled so that the number of manufacturing steps can be reduced.

Hierin können als Harzfüllstoff die folgenden Materialzusammensetzungen verwendet werden.Here in can as a resin filler the following material compositions are used.

[Harzzusammensetzung][Resin Composition]

100 Gewichtsteile eines Bisphenol-F-Epoxidmonomers (YL983U mit einem Molekulargewicht von 310, hergestellt von Yuka Shell), 72 Gewichtsteile von sphärischen SiO2-Partikeln mit einer mit einem Silan-Haftvermittler beschichteten Oberfläche und einem mittleren Partikeldurchmesser von 1,6 μm (CRS 101-1- CE, hergestellt von Admatec, wobei die maximale Partikelgröße nicht größer ist als die Dicke (15 μm) eines später beschriebenen inneren Kupferschichtmusters), 6,5 Gewichtsteile eines Imidazol-Aushärtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals) und 1,5 Gewichtsteile eines Nivellierungs- oder Ausgleichsmittels (PERENOL S4, hergestellt von SANNOPCO), werden gerührt und gemischt, um die Viskosität des erhaltenen Gemischs auf 36000 bis 49000 cps bei 23 ±1°C einzustellen.

  • (13) Eine Seite des Substrats 30, für das der Prozess von Punkt (12) abgeschlossen worden ist, wird poliert, um die Oberfläche des von den Durchkontaktierungslöchern 46 und den Durchgangslöchern 36 hervorstehenden Harzfüllstoffs 54 zu glätten. Dann wird ein Schwabbelprozess mindestens einmal ausgeführt, um durch das Polieren verursachte Defekte zu beseitigen. Die Folge von Polierprozessen wird auch für die andere Seite des Substrats ausgeführt (3(D)).
100 parts by weight of bisphenol F epoxy monomer (YL983U having a molecular weight of 310 made by Yuka Shell), 72 parts by weight of spherical SiO 2 particles having a silane coupling agent coated surface and a mean particle diameter of 1.6 μm (CRS 101-1-CE, manufactured by Admatec, wherein the maximum particle size is not larger than the thickness (15 μm) of an inner copper layer pattern described later), 6.5 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals) and 1.5 parts by weight of a leveling or leveling agent (PERENOL S4, manufactured by SANNOPCO) are stirred and mixed to adjust the viscosity of the resulting mixture to 36,000 to 49,000 cps at 23 ± 1 ° C.
  • (13) One side of the substrate 30 for which the process of point ( 12 ) is polished to the surface of the via holes 46 and the through holes 36 protruding resin filler 54 to smooth. Then, a buffing process is performed at least once to eliminate defects caused by the polishing. The sequence of polishing processes is also carried out for the other side of the substrate ( 3 (D) ).

Der hervorstehende Harzfüllstoff kann nur durch Schwabbeln entfernt und geglättet werden.Of the protruding resin filler can only be removed and smoothed by buffing.

Die Schwabbelbearbeitung ist vorteilhaft, weil in den Zwischenlagen-Harzisolierschichten verschiedenartige Partikel enthalten sind, die durch den Poliervorgang nicht abgerieben werden.The Buffing is advantageous because in the interlayer resin insulating layers Various types of particles are included in the polishing process not rubbed off.

Dann wird der Harzfüllstoff 54 durch eine Wärmebehandlung bei 100°C für eine Stunde und bei 150°C für eine Stunde ausgehärtet.Then the resin filler becomes 54 cured by a heat treatment at 100 ° C for one hour and at 150 ° C for one hour.

Dadurch wird in jedem Durchgangsloch eine Harzfüllstoffschicht mit dem ausgehärteten Harzfüllstoff ausgebildet, das das Epoxidharz, das Aushärtungsmittel und die anorganischen Partikel enthält.Thereby a resin filler layer is formed in each through hole with the cured resin filler, the epoxy, the curing agent and contains the inorganic particles.

Obwohl das Epoxidharz nicht auf ein bestimmtes Harz beschränkt ist, ist es vorzugsweise mindestens ein Harz, das aus Bisphenol-Epoxidharzen und Novolac-Harzen ausgewählt wird. Dies ist der Fall, weil, wenn ein Bisphenol-A- oder ein Bisphenol-F-Harz ausgewählt wird, die Viskosität des erhaltenen Gemischs ohne Verwendung eines Verdünnungslösungsmittels eingestellt werden kann. Außerdem haben Novolac-Epoxidharze eine ausgezeichnete Festigkeit, Wärmebeständigkeit und chemische Beständigkeit, werden auch in einer starken basischen Lösung nicht zersetzt, wie beispielsweise in der -Lösung für die stromlose Metallisierung, und auch thermisch nicht zersetzt.Even though the epoxy resin is not limited to a particular resin, it is preferably at least one resin selected from bisphenol epoxy resins and novolac resins becomes. This is the case because if a bisphenol A or a bisphenol F resin selected is the viscosity of the resulting mixture without using a diluting solvent can be adjusted. Furthermore Novolac epoxy resins have excellent strength, heat resistance and chemical resistance, are not decomposed even in a strong basic solution, such as in the solution for the electroless metallization, and also not thermally decomposed.

Als Bisphenol-Epoxidharz ist ein Bisphenol-A-Epoxidharz oder ein Bisphenol-F-Epoxidharz bevorzugt. Das Bisphenol-F-Epoxidharz ist bevorzugter, weil es mit einer niedrigen Viskosität und ohne Verwendung eines Lösungsmittels verwendet werden kann.When Bisphenol epoxy resin is a bisphenol A epoxy resin or a bisphenol F epoxy resin prefers. The bisphenol F epoxy resin is more preferable because it is low in viscosity and without Use of a solvent can be used.

Außerdem ist als Novolac-Epoxidharz mindestens ein aus Phenol-Novolac-Epoxidharzen und Cresol-Novolac-Epoxidharzen ausgewähltes Epoxidharz bevorzugt.Besides that is as novolac epoxy resin, at least one of phenolic novolac epoxy resins and cresol novolac epoxy resins selected epoxy resin.

Alternativ kann ein Gemisch aus einem Bisphenol-Epoxidharz und einem Novolac-Epoxidharz verwendet werden.alternative may be a mixture of a bisphenol epoxy resin and a novolac epoxy resin be used.

Im letztgenannten Fall ist beispielsweise ein Mischungsverhältnis zwischen dem Bisphenol-Epoxidharz und dem Cresol-Novolac-Epoxidharz von 1:1 bis 1:100 bevorzugt. Durch Mischen des Bisphenol-Epoxidharzes und des Cresol-Novolac-Epoxidharzes miteinander in diesem Bereich kann verhindert werden, dass die Viskosität des erhaltenen Gemischs zunimmt.In the latter case, for example, a mixing ratio between the bisphenol-epoxide resin and the cresol novolac epoxy resin of 1: 1 to 1: 100 preferred. By mixing the bisphenol epoxy resin and the cresol novolac epoxy resin with each other in this range, the viscosity of the resulting mixture can be prevented from being increased.

Das im Harzfüllstoff enthaltene Aushärtungsmittel ist nicht auf ein spezifisches Mittel beschränkt, sondern es kann ein bekanntes Aushärtungsmittel verwendet werden; ein Imidazol-Aushärtungsmitel oder ein Amin-Aushärtungsmittel ist jedoch bevorzugt. Wenn ein Aushärtungsmittel verwendet wird, ist der Kontraktionsgrad des Füllstoffs, wenn der Füllstoff ausgehärtet ist, klein, und das Haftvermögen zwischen der die Durchgangslöcher bildenden Leitungsschicht und der Harzfüllstoffschicht ist besonders gut.The in resin filler contained curing agent is not limited to a specific resource, but it may be a well-known curing be used; an imidazole curing agent or an amine curing agent however, it is preferred. If a curing agent is used, is the degree of contraction of the filler, if the filler hardened is, small, and the adhesion between the through holes forming conductive layer and the resin filler layer is particularly Good.

Außerdem können die im Harzfüllstoff enthaltenen anorganischen Partikel beispielsweise aus Aluminiumverbindungen, Kalziumverbindungen, Kaliumverbindungen, Magnesiumverbindungen, Siliziumverbindungen und ähnlichen bestehen. Sie können alleine oder als Kombination von zwei oder mehr Verbindungen verwendet werden.In addition, the in resin filler contained inorganic particles, for example aluminum compounds, Calcium compounds, potassium compounds, magnesium compounds, Silicon compounds and the like consist. You can used alone or as a combination of two or more compounds become.

Aluminiumverbindungen sind beispielsweise Aluminiumoxid, Aluminiumhydroxid und ähnliche. Kalziumverbindungen sind beispielsweise Kalziumkarbonat, Kalziumhydroxid und ähnliche. Magnesiumverbindungen sind beispielsweise Magnesia, Dolomit, basisches Magnesiumkarbonat, Talk und ähnliche. Siliziumverbindungen sind beispielsweise Silika, Zeolit und ähnliche.aluminum compounds For example, alumina, aluminum hydroxide and the like. Calcium compounds are, for example, calcium carbonate, calcium hydroxide and similar. Magnesium compounds are, for example, magnesia, dolomite, basic Magnesium carbonate, talc and the like. Silicon compounds are, for example, silica, zeolite and the like.

Der Harzfüllstoff enthält 10 bis 50 Gew.-% anorganische Partikel. Durch den Anteil anorganischer Partikel in diesem Bereich können die Wärmeausdehnungskoeffizienten zwischen den Zwischenlagen-Harzisolierschichten angepasst werden. Der Harzfüllstoffs enthält bevorzugter 20 bis 40 Gew.-% anorganische Partikel.Of the resin filler contains 10 to 50% by weight of inorganic particles. Due to the proportion of inorganic Particles in this area can the thermal expansion coefficients be adjusted between the interlayer resin insulating layers. The Harzfüllstoffs contains more preferably 20 to 40% by weight of inorganic particles.

Die Formen der anorganischen Partikel sind beispielsweise eine Kugelform, eine Kreisform, eine Ellipsoidform, eine pulverisierte Form oder eine Polygonform. Unter diesen Formen sind die Kugelform, die Kreisform und die Ellipsoidform bevorzugt. Dies ist der Fall, weil durch diese Formen das Auftreten von Rissen und ähnlichen Defekten verhindert werden kann, die aufgrund der Partikelformen verursacht werden. Außerdem können die Partikel mit einem Silika-Haftvermittler beschichtet sein. Dadurch wird das Haftvermögen zwischen den anorganischen Partikeln und dem Epoxidharz verbessert.The Forms of the inorganic particles are for example a spherical shape, a circular shape, an ellipsoidal shape, a powdered shape or a polygon shape. Among these forms are the spherical shape, the circular shape and the ellipsoidal shape is preferred. This is the case because of this Forms prevented the occurrence of cracks and similar defects can be caused due to the particle shapes. In addition, the Particles may be coated with a silica coupling agent. Thereby becomes the adhesion improved between the inorganic particles and the epoxy resin.

Außerdem ist bevorzugt, wenn eine rauhe Oberfläche auf mindestens einem Teil der Oberfläche der die Durchgangslöcher bildenden Leitungsschichten ausgebildet wird. In diesem Fall wird das Haftvermögen zwischen den Leitungsschichten und dem Harzfüllstoff weiter verbessert, und die Ausdehnung und Kon traktion in einem Temperaturverlauf kann unterdrückt werden, so dass es schwieriger ist, die Leitungsschichten von den Harzfüllstoffschichten zu trennen. Die mittlere Rauhigkeit der rauhen Oberfläche beträgt vorzugsweise 0,05 bis 5 μm. Wenn die mittlere Rauhigkeit kleiner ist als 0,05 μm, wird die Wirkung des Aufrauhens der Oberflächen der Leitungsschichten kaum erhalten. Wenn die mittlere Rauhigkeit größer ist als 5 μm, können Signalverzögerungen und Signalfehler auftreten, die durch einen Skin-Effekt zum Zeitpunkt der Signalübertragung verursacht werden.Besides that is preferred if a rough surface on at least one part the surface the through holes forming line layers is formed. In this case will the adhesion between the conductor layers and the resin filler further improved, and the expansion and con traction in a temperature gradient can repressed be, so it is more difficult, the conductor layers of the Harzfüllstoffschichten to separate. The average roughness of the rough surface is preferably 0.05 up to 5 μm. If the average roughness is less than 0.05 μm, the Effect of roughening the surfaces of the conductive layers barely received. If the average roughness is greater than 5 μm, signal delays may occur and signal errors occur due to a skin effect at the time caused the signal transmission become.

Der Harzfüllstoff kann nicht nur das Epoxidharz, sondern auch wärmeaushärtbare Harze, Thermoplastharze, lichtempfindliche Harze, Komplexe davon und ähnliche enthalten.Of the resin filler not only the epoxy resin but also thermosetting resins, thermoplastic resins, photosensitive resins, complexes thereof and the like.

Wärmeaushärtende Harze sind beispielsweise ein Polyimidharz und ein Phenolharz. Thermoplastharze sind z.B. ein Fluorkohlenstoffharz, wie beispielsweise Polytetrafluorethylen (PTFE), Tetrafluorethylen/Hexafluorpropylen-Copolymer (fluoriertes Ethylenpropylen) (FEP) und Tetrafluorethylen/Perphloralkoxy-Copolymer (PFA), Polyethylenterepthalat (PET), Polysulfon (PSF), Polyphenylensulfid (PPS), thermoplastisches Polyphenylenether (PPE), Polyethersulfon (PES), Polyetherimid (PEI), Polyphenylensulfon (PPES), Polyethylennaphthalat (PEN), Poly(etheretherketon) (PEEK), Polyolefin- und Phenoxyharze. Lichtempfindliche Harze sind beispielsweise Acrylharze, wobei einem Teil von wärmeaushärtenden Harzen eine (Meta)acrylsäure mit lichtempfindlichen Gruppen hinzugefügt ist. Diese Harze können alleine oder als Kombination von zwei oder mehr Harzen verwendet werden. An Stelle der Epoxidharze können diese Harze oder Komplexe davon verwendet werden (d.h. ein Komplex eines wärmeaushärtenden Harzes und eines Thermoplastharzes oder ein Komplex eines lichtempfindlichen Harzes und eines Thermoplastharzes).Thermosetting resins are, for example, a polyimide resin and a phenolic resin. Thermoplastic resins are e.g. a fluorocarbon resin such as polytetrafluoroethylene (PTFE), tetrafluoroethylene / hexafluoropropylene copolymer (fluorinated Ethylene propylene) (FEP) and tetrafluoroethylene / perphloralkoxy copolymer (PFA), Polyethylene terephthalate (PET), polysulfone (PSF), polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), polyethersulfone (PES), polyetherimide (PEI), polyphenylene sulfone (PPES), polyethylene naphthalate (PEN), poly (etheretherketone) (PEEK), polyolefin and phenoxy resins. Photosensitive resins are, for example, acrylic resins, wherein one Part of thermosetting Resins a (meta) acrylic acid is added with photosensitive groups. These resins can be alone or used as a combination of two or more resins. In place of the epoxy resins can these resins or complexes thereof are used (i.e., a complex a thermosetting one Resin and a thermoplastic resin or a complex of a photosensitive Resin and a thermoplastic resin).

Außerdem können von anorganischen Partikeln verschiedene Harzpartikel, Metallpartikel und ähnliche mit dem Harzfüllstoff gemischt werden. Die Harzpartikel sind durch Abrunden von wärmeaushärtenden Harzen, Thermoplastharzen, usw. erhaltene Partikel. Die Metallpartikel sind beispielsweise leitfähige Partikel, z.B. Gold-, Silber-, Kupferpartikel und ähnliche. Sie können alleine oder als Kombination von einem oder mehreren Partikeltypen verwendet werden. Alternativ können sie an Stelle der anorganischen Partikel verwendet werden.In addition, inorganic particles other than resin particles, metal particles and the like may be mixed with the resin filler. The resin particles are particles obtained by rounding of thermosetting resins, thermoplastic resins, etc. The metal particles are, for example, conductive particles, eg gold, silver, copper particles and the like. They can be used alone or as a combination of one or more particle types. Alternatively, they may be used in place of the inorganic particles.

Der Harzfüllstoff kann ein Lösungsmittel enthalten, wie beispielsweise NMP (N-Methylpyrrolidon), DMDG (Diethylenglykoldimethylether), Glycerin, Cyclohexanol, Cyclohexanon, Methylcellosolve, Methylcellosolveacetat, Methanol, Ethanol, Butanol oder Propanol (lösungsmittelimprägniert); der Harzfüllstoff enthält jedoch bevorzugter kein Lösungsmittel. Dies ist der Fall, weil nach dem Härten des Harzfüllstoffs z.B. weniger Luftblasen in den Durchgangslöchern verbleiben, wenn der Harzfüllstoff kein Lösungsmittel enthält. Wenn Luftblasen verbleiben, nimmt die Zuverlässigkeit der Verbindung ab.

  • (14) Ein Palladiumkatalysator wird auf die Oberflächen der Harzisolierschichten 50 aufgebracht, um stromlos metallisierte Kupferschichten 56 in einer Metallisierungslösung auszubilden (4(A)). Obwohl hierin stromlos metallisierte Kupferschichten ausgebildet werden, können auch Kupfer- oder Nickelbeschichtungen durch Sputtern ausgebildet werden. In einigen Fällen kann direkt eine Galvanisierung bezüglich den Zwischenlagen-Harzisolierschichten 50 ausgeführt werden.
  • (15) Nachdem Galvano-Resists (nicht dargestellt) jeweils in einem vorgegebenen Muster ausgebildet wurden, werden die galvanisierten Kupferschichten 57 ausgebildet. Dann werden die Galvano-Resists abgetrennt und entfernt, und die stromlos metallisierten Kupferschichten 56 unter den Galvano-Resists werden durch leichtes Ätzen abgetrennt, wodurch metallisierte Ab deckungen 58 ausgebildet werden, die jeweils aus der stromlos metallisierten Kupferschicht 56 und der galvanisierten Kupferschicht 57 in den Öffnungsabschnitten der Durchkontaktierungsöffnungen 46 bzw. der Durchgangsöffnungen 36 ausgebildet werden (4(B)).
  • (16) Rauhe Schichten (Cu-Ni-P) werden auf den auf den Öffnungen der Durchkontaktierungsöffnungen 46 bzw. der Durchgangsöffnungen 36 angeordneten metallisierten Abdeckungen 58 durch stromloses Metallisieren ausgebildet (4(C)). Die rauhen Schichten können anstatt durch stromloses Verkupfern durch Ätzen oder einen Oxidations-Reduktionsprozess ausgebildet werden.
  • (17) Durch Wiederholen der vorstehend beschriebenen Schritte (3) bis (11) werden die oberen Zwischenlagen-Harzisolierschichten 60 und die Durchkontaktierungslöcher 66 ausgebildet, die jeweils aus der stromlos metallisierten Kupferschicht 62 und der galvanisierten Kupferschicht 64 auf den oberen Zwischenlagen-Harzisolierschichten 60 bestehen (4(D)).
  • (18) Daraufhin werden Lötstopplackschichten und Lotbumps ausgebildet. Die Materialzusammensetzung der Lötstopplackschicht ist folgende.
The resin filler may contain a solvent such as NMP (N-methylpyrrolidone), DMDG (diethylene glycol dimethyl ether), glycerin, cyclohexanol, cyclohexanone, methyl cellosolve, methyl cellosolve acetate, methanol, ethanol, butanol or propanol (solvent impregnated); however, the resin filler more preferably contains no solvent. This is because, for example, after hardening of the resin filler, less air bubbles remain in the through-holes when the resin filler contains no solvent. If air bubbles remain, the reliability of the connection decreases.
  • (14) A palladium catalyst is applied to the surfaces of the resin insulating layers 50 applied to electroless metallized copper layers 56 in a metallization solution ( 4 (A) ). Although electrolessly metallized copper layers are formed herein, copper or nickel coatings may also be formed by sputtering. In some cases, electroplating may occur directly with respect to the interlayer resin insulating layers 50 be executed.
  • (15) After galvano-resists (not shown) each formed in a predetermined pattern, the plated copper layers are formed 57 educated. Then the galvano-resists are separated and removed, and the electroless-metallized copper layers 56 Among the galvano-resists are separated by light etching, whereby metallized covers from 58 are formed, each from the electroless metallized copper layer 56 and the galvanized copper layer 57 in the opening portions of the via holes 46 or the passage openings 36 be formed ( 4 (B) ).
  • (16) Rough layers (Cu-Ni-P) are deposited on the openings of the via holes 46 or the passage openings 36 arranged metallized covers 58 formed by electroless plating ( 4 (C) ). The rough layers may be formed by etching or an oxidation-reduction process instead of electroless copper plating.
  • (17) By repeating the above-described steps (3) to (11), the upper interlayer resin insulating layers become 60 and the via holes 66 formed, each from the electroless metallized copper layer 62 and the galvanized copper layer 64 on the upper interlayer resin insulating layers 60 consist ( 4 (D) ).
  • (18) Then, solder resist layers and solder bumps are formed. The material composition of the solder resist layer is as follows.

46,67 g eines Oligomers (mit einem Molekulargewicht von 4000), das durch Ausbilden von 50% Epoxidgruppen aus 60 Gew.-% Cresol-Novolac-Epoxidharz (hergestellt von Nippon Kayaku), das in DMDG gelöst ist, in eine Acrylstruktur erhalten wird, und eine lichtempfindliche Eigenschaft aufweist, 15,0 g von 80 Gew.-% Bisphenol-A-Epoxidharz (Epicoat 1001, hergestellt von Yuka Shell), das in Methylketon gelöst ist, 1,6 g eines Imidazol-Aushärtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals), 3 g eines polyhydrischen Acrylmonomers, das ein lichtempfindliches Monomer ist (R604, hergestellt von Nippon Kayaku), 1,5 g eines polyhydrischen Acrylmonomers (DPE6A, her gestellt von Kyoei Chemical) und 0,71 g eines Dispergierumformungsmittels (S-65, hergestellt von SANNOPCO) werden miteinander vermischt. Dann werden dem erhaltenen Gemisch 2 g Benzophenon (hergestellt von Kanto Chemical), das als Photoinitiator dient, und 2,0 g Michlers Keton (hergestellt von Kanto Chemical), das als Photosensitizer dient, beigemischt, wodurch eine Lötstopplackzusammensetzung mit einer bei 25°C auf 2,0 Pa·s eingestellten Viskosität erhalten wird.46.67 g of an oligomer (with a molecular weight of 4000), by Forming 50% epoxy groups from 60% by weight cresol novolac epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG into an acrylic structure is obtained, and has a photosensitive property, 15.0 g of 80 wt .-% bisphenol A epoxy resin (Epicoat 1001, prepared from Yuka Shell) dissolved in methyl ketone, 1.6 g of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals), 3 g of a polyhydric Acrylic monomer which is a photosensitive monomer (R604, manufactured by Nippon Kayaku), 1.5 g of a polyhydric acrylic monomer (DPE6A, manufactured by Kyoei Chemical) and 0.71 g of a dispersing agent (S-65, manufactured by SANNOPCO) are mixed together. Then 2 g of benzophenone (manufactured by Kanto Chemical), which serves as a photoinitiator, and 2.0 g of Michler's ketone (manufactured by Kanto Chemical) serving as a photosensitizer admixed, resulting in a solder mask composition with one at 25 ° C to 2.0 Pa · s adjusted viscosity is obtained.

Für die Lötstopplackschichten können verschiedenartige Harze verwendet werden. Beispielsweise kann ein Harz verwendet werden, das durch Aushärten eines Bisphenol-A-Epoxidharzes, eines Bisphenol-A-Epoxidacrylatharzes, eines Novolac-Epoxidharzes oder eines Novolac-Epoxidacrylatharzes durch ein Aminaushärtungsmittel, ein Imidazolaushärtungsmittel oder ein ähnliches Aushärtungsmittel erhalten wird.For the solder mask layers can different types of resins are used. For example, a Resin obtained by curing a bisphenol A epoxy resin, a bisphenol A epoxy acrylate resin, a novolac epoxy resin or a novolac epoxy acrylate resin by an amine curing agent, an imidazole curing agent or something similar curing is obtained.

Wenn Lotbumps durch Ausbilden einer Öffnung in der Lötstopplackschicht ausgebildet werden, ist es insbesondere vorteilhaft, ein Harz, das "ein Novolac-Epoxidharz oder ein Novolac-Epoxidacrylatharz" enthält, und "ein Imidazol-Aushärtungsmittel" als Aushärtungsmittel zu verwenden.If Lotbumps by forming an opening in the solder mask layer be formed, it is particularly advantageous, a resin, the "a novolac epoxy resin or a novolac epoxy acrylate resin ", and" an imidazole curing agent "as a curing agent to use.

Die vorstehend erwähnte Lötstopplackzusammensetzung 70α wird auf jede Seite der in Schritt (17) erhaltenen mehrschichtigen Leiterplatte in einer Dicke von 40 μm aufgebracht (5(A)).

  • (19) Dann wird ein Trocknungsprozess bei 70°C für 20 Minuten und bei 80°C für 30 Minuten ausgeführt. Daraufhin wird eine Fotomaskenschicht mit einer Dicke von 5 mm, auf der ein kreisförmiges Muster (Maskenmuster) ausgebildet ist, mit beiden Seiten der erhaltenen mehrschichtigen Leiterplatte in hermetischen Kontakt gebracht und darauf montiert, mit Ultraviolettstrahlen mit 1000 mJ/cm2 belichtet und einem DMTG-Entwicklungsprozess unterzogen. Außerdem wird ein Erwärmungsprozess bei 80°C für eine Stunde, 100°C für eine Stunde, 120°C für ei ne Stunde und 150°C für drei Stunden ausgeführt, um Lötstopplackschichten 70 (mit einer Dicke von 20 μm) auszubilden, die jeweils Öffnungsabschnitte 71 (mit einem Öffnungsdurchmesser von 200 μm) aufweisen (5(B)).
  • (20) Daraufhin wird die mehrschichtige Leiterplatte für 20 Minuten in eine stromlose Nickelmetallisierungslösung eingetaucht, die aus 2,3 × 10–1 Mol/1 Natriumhypophosphit und 1,6 × 10–1 Mol/l Natriumcitrat besteht und einen pH-Wert von 4,5 aufweist. Dadurch wird eine vernickelte Schicht 72 mit einer Dicke von 5 μm in jedem Öffnungsabschnitt 71 ausgebildet. Dann wird die mehrschichtige Leiterplatte für 7,5 Minuten bei 80°C in eine stromlose Goldmetallisierungslösung eingetaucht, die aus 7,6 × 10–3 Mol/l Gold-Kalium-Cyanid, 1,9 × 10–1 Mol/l Ammoniakchlorid, 1,2 × 10–1 Mol/l Natriumcitrat und 1,7 × 10–1 Mol/l Natriumhypophosphit besteht. Dadurch werden jeweils vergoldete Schichten 74 mit einer Dicke von 0,03 μm auf den vernickelten Schichten 72 ausgebildet (5(C)). Im vorstehend erwähnten Fall wird die Zwischenschicht aus Nickel und die Edelmetallschicht aus Gold hergestellt. Alternativ kann die Zwischenschicht anstatt aus Nickel aus Palladium, Zinn oder Titan und die Edelmetallschicht aus Silber, Platin oder einem anderen von Gold verschiedenen Material hergestellt werden. Es können zwei oder mehr Edelmetallschichten ausgebildet werden. Als Oberflächenprozesse können ein Trocknungsprozess, ein Plasmaprozess, ein UV-Prozess und ein Koronaprozess ausgeführt werden. Dadurch kann die Fülleffizienz des Unterfüllstoffs für den IC-Chip verbessert werden.
  • (23) Dann wird eine Lötpaste auf jede Öffnung 71 der Lötstopplackschicht 70 aufgedruckt, und es wird ein Reflow-Prozess ausgeführt, um einen Lotbump (Lötstelle) 76 in jeder der oberseitigen Durchkontaktierungsöffnungen auszubilden. Außerdem wird ein leitfähiger Anschlussstift 78 über die Lötstelle 77 an jeder der unterseitigen Durchkontaktierungslöcher 66 angebracht (vgl. 6). Außerdem kann an Stelle des leitfähigen Anschlussstifts ein BGA (Ball grid Array) ausgebildet werden.
The aforementioned solder resist composition 70α is applied to each side of the multilayer printed circuit board obtained in step (17) in a thickness of 40 μm ( 5 (A) ).
  • (19) Then, a drying process is carried out at 70 ° C for 20 minutes and at 80 ° C for 30 minutes. Then, a photomask layer having a thickness of 5 mm, on which a circular pattern (mask pattern) is formed, is hermetically brought into contact with and mounted on both sides of the obtained multilayer printed circuit board, exposed to ultraviolet rays of 1000 mJ / cm 2 Subjected to the DMTG development process. In addition, a heating process at 80 ° C for one hour, 100 ° C for one hour, 120 ° C for one hour, and 150 ° C for three hours is performed to solder resist layers 70 (with a thickness of 20 microns) form, each opening sections 71 (with an opening diameter of 200 μm) ( 5 (B) ).
  • (20) Then, the multilayer printed circuit board for 20 minutes in an electroless Nickelmetallisierungslösung is immersed, comprising 1 sodium hypophosphite and 1.6 × 10 -1 mol / l sodium citrate from 2.3 × 10 -1 mol / and a pH value of 4 , 5. This will make a nickel-plated layer 72 with a thickness of 5 μm in each opening section 71 educated. Then the multilayer printed circuit board is immersed for 7.5 minutes at 80 ° C in an electroless gold plating solution consisting of 7.6 × 10 -3 mol / l gold-potassium cyanide, 1.9 × 10 -1 mol / l ammonia chloride, 1.2 x 10 -1 mol / l sodium citrate and 1.7 x 10 -1 mol / l sodium hypophosphite. This will make each gold plated layers 74 with a thickness of 0.03 μm on the nickel-plated layers 72 educated ( 5 (C) ). In the above-mentioned case, the intermediate layer is made of nickel and the noble metal layer of gold. Alternatively, the intermediate layer may be made of palladium, tin or titanium instead of nickel and the noble metal layer of silver, platinum or other non-gold material instead of nickel. Two or more noble metal layers can be formed. As surface processes, a drying process, a plasma process, a UV process and a corona process can be carried out. Thereby, the filling efficiency of the underfill for the IC chip can be improved.
  • (23) Then apply a solder paste to each opening 71 the solder mask layer 70 imprinted, and a reflow process is performed to get a solder bump (solder joint) 76 in each of the upper-side via holes. It also becomes a conductive pin 78 over the solder joint 77 at each of the lower-side via holes 66 attached (see. 6 ). In addition, a BGA (Ball Grid Array) may be formed instead of the conductive pin.

Als Lötmittel kann Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb, Sn/Ag/Cu, usw. verwendet werden.When solder For example, Sn / Pb, Sn / Sb, Sn / Ag, Sn / Sb / Pb, Sn / Ag / Cu, etc. can be used.

Der Schmelzpunkt des Lötmittels beträgt vorzugsweise 180 bis 280°C. Durch ein Lötmittel mit einem Schmelzpunkt in diesem Bereich kann gewährleistet werden, dass der leitfähige Anschlussstift eine Festigkeit von 2,0 kg/Stift oder mehr hat. Wenn der Schmelzpunkt niedriger ist als dieser Bereich, nimmt die Festigkeit des Stifts ab. Wenn er höher ist als dieser Bereich, kann die Lötstopplackschicht möglicherweise gelöst werden. Der Schmelzpunkt des Lötmittels liegt besonders bevorzugt im Bereich von 200 bis 260°C.Of the Melting point of the solder is preferably 180 to 280 ° C. Through a solder with a melting point in this range can be guaranteed be that conductive Pin has a strength of 2.0 kg / pin or more. If the melting point is lower than this range, decreases the strength of the Pin down. If he is higher As this area, the solder mask layer may be solved become. The melting point of the solder is more preferably in the range of 200 to 260 ° C.

Noch bevorzugter ist der Schmelzpunkt des Lötmittels an der Seite des leitfähigen Anschlussstiftes höher als an der Lotbumpseite. Dadurch werden die leitfähigen Anschlussstifte während des Reflow-Prozesses nicht geneigt oder abgelöst, wenn ein IC-Chip, wie beispielsweise ein Flip-Chip, montiert wird. Ein Beispiel einer Kombination von Lötmitteln ist Sn/Pb an der Lotbumpseite und Sn/Sb an der Anschlussstiftseite.Yet more preferable is the melting point of the solder on the side of the conductive terminal pin higher than on the solder bump side. This will cause the conductive pins during the Reflow process not inclined or detached when using an IC chip, such as a flip-chip, is mounted. An example of a combination of solders is Sn / Pb on the solder bump side and Sn / Sb on the pin side.

[Vergleichsbeispiel 1]Comparative Example 1

Als Vergleichsbeispiel 1 wurde eine mehrschichtige Leiterplatte verwendet, die die gleiche Konfiguration hat wie die in 1 dargestellte erste Ausführungsform der mehrschichtigen Leiterplatte, und deren untere Durchkontaktierungslöcher mit einer verkupferten Schicht gefüllt waren. Die Auswertungsergebnisse für die erste Ausführungsform der mehrschichtigen Leiterplatte und das Vergleichsbeispiel 1 sind in 7 dargestellt.As Comparative Example 1, a multilayer printed circuit board having the same configuration as that in FIG 1 illustrated first embodiment of the multilayer printed circuit board, and whose lower via holes were filled with a copper-plated layer. The evaluation results for the first embodiment of the multilayer printed circuit board and Comparative Example 1 are shown in FIG 7 shown.

Die elektrischen Verbindungseigenschaften wurden durch Prüfen des Durchgangs durch ein Prüfgerät ausgewertet. Wenn ein Kurzschluss und eine Unterbrechung auftraten, wurde die mehrschichtige Leiterplatte mit "fehlerhaft" und ansonsten mit "OK" bewertet. Ihre Trennung und ihre Dehnung wurden untersucht durch Schneiden der mehrschichtigen Leiterplatten im Querschnitt nach einem Wärmezyklustest (in dem 1000 Zyklen wiederholt wurden, wobei ein Zyklus aus 3 Minuten bei –65°C und 3 Minuten bei +130°C bestand), und anschließendes visuelles Untersuchen der Trennung und der Dehnung der Zwischenlagen-Harzisolierschichten und der Durchkontaktierungslöcher unter Verwendung eines Mikroskops (bei 100- bis 400-facher Vergrößerung).The electrical connection properties were determined by testing the Passed through a tester evaluated. If a short circuit and an interruption occurred, the multilayer printed circuit board with "faulty" and otherwise rated "OK". Your separation and their elongation were examined by cutting the multilayer Circuit boards in cross section after a heat cycle test (in the 1000 Cycles were repeated, with one cycle of 3 minutes at -65 ° C and 3 minutes at + 130 ° C existed), and subsequent visually inspecting the separation and elongation of the interlayer resin insulating layers and the via holes using a microscope (at 100- to 400-fold magnification).

Im Vergleichsbeispiel 1 waren auf den Oberflächen der unteren Durchkontaktierungslöcher Vertiefungen ausgebildet, die nicht vollständig mit dem Metallisierungsmaterial gefüllt waren, und die Verbindungseigenschaften zwischen den oberen und den unteren Durchkontaktierungslöchern waren verschlechtert. Dadurch waren einige Durchkontaktierungslöcher vorhanden, die nicht elektrisch miteinander verbunden waren.in the Comparative Example 1 was depressions on the surfaces of the lower via holes trained, not complete filled with the metallization material, and the connection properties between the upper and lower via holes deteriorated. As a result, there were some via holes, that were not electrically connected.

Außerdem wurde nach dem Wärmezyklustest beobachtet, dass aufgrund der Trennung zwischen den Durchkontaktierungslöchern eine Trennung und Dehnung bezüglich den Zwischenlagen-Harzisolierschichten auftraten. In der ersten Ausführungsform der mehrschichtigen Leiterplatte waren die Verbindungseigenschaften nicht verschlechtert und wurde keine Trennung und keine Dehnung beobachtet.In addition, after the heat cycle test, it was observed that, due to the separation between the via holes, separation and elongation with respect to the interlayer resin insulating layers occurred. In the first embodiment of the multilayer wiring board, the bonding properties were not deteriorated and no separation and no stretching were observed.

[Vergleichsbeispiel 2]Comparative Example 2

Als Vergleichsbeispiel 2 wurde eine mehrschichtige Leiterplatte verwendet, die die gleiche Konfiguration hat wie die in 6 dargestellte erste Ausführungsform der mehrschichtigen Leiterplatte, und die den in der ersten Ausführungsform verwendeten, in die Durchgangslöcher gefüllten Harzfüllstoff und eine hauptsächlich aus einer Silberpaste bestehende Metallpas te aufwies, die in die Durchkontaktierungslöcher eingefüllt war. In der mehrschichtigen Leiterplatte des Vergleichsbeispiels 2 unterschied sich der Wärmeausdehnungskoeffizient der mit der Metallpaste verfüllten Durchkontaktierungslöcher 66 wesentlich von demjenigen der mit dem Harzfüllstoff verfüllten Durchgangslöcher 26. Dadurch ändert sich eine von der lateralen Richtung zu den unteren Zwischenlagen-Harzisolierschichten 50 übertragene Kraft, und die Zwischenlagen-Harzisolierschichten 50 dehnten sich oder trennten sich von einem Kernsubstrat 30. In der vorstehend beschriebenen Ausführungsform trat dagegen keine Trennung der unteren Zwischenlagen-Harzisolierschichten 50 auf.As Comparative Example 2, a multilayer printed circuit board having the same configuration as that in FIG 6 shown first embodiment of the multilayer printed circuit board, and had the used in the first embodiment, filled in the through holes resin filler and a mainly consisting of a silver paste Metallpas te who was filled in the through holes. In the multilayer printed circuit board of Comparative Example 2, the thermal expansion coefficient of the via holes filled with the metal paste differed 66 substantially different from that of the resin filler filled through holes 26 , Thereby, one changes from the lateral direction to the lower interlayer resin insulating layers 50 transmitted force, and the interlayer resin insulating layers 50 stretched or separated from a core substrate 30 , In the embodiment described above, on the other hand, separation of the lower interlayer resin insulating layers did not occur 50 on.

Wenn ein Wärmezyklus ausgeführt wurde (in dem 1000 Zyklen wiederholt wurden, wobei ein Zyklus aus 3 Minuten bei -65°C und 3 Minuten bei +130°C bestand), verschlechterten sich in dieser Ausführungsform die Verbindungseigenschaften und das Haftvermögen nicht. Im Vergleichsbeispiel 2 wurde aufgrund des unterschiedlichen Füllstoffmaterials beobachtet, dass das Haftvermögen einiger Teile verschlechtert war und eine Trennung der Zwischenlagen-Harzisolierschichten auftrat.If a heat cycle accomplished was repeated (in which 1000 cycles were repeated, with one cycle off 3 minutes at -65 ° C and 3 minutes at + 130 ° C consisted), the connection properties deteriorated in this embodiment and the adhesion Not. In Comparative Example 2 was due to the different filler observed that the adhesion Some parts had deteriorated and a separation of the interlayer resin insulating layers occurred.

[Vergleichsbeispiel 3]Comparative Example 3

Vergleichsbeispiel 3 entspricht im wesentlichen der ersten Ausführungsform, außer dass die Menge des gemischten Silika 271 Gewichtsteile und das Mischungsverhältnis der anorganischen Partikel zum Harzfüllstoff 71,5 Gew.-% betrug.Comparative example 3 substantially corresponds to the first embodiment, except that the amount of mixed silica 271 parts by weight and the mixing ratio of inorganic particles to the resin filler 71.5 wt .-% was.

[Vergleichsbeispiel 4]Comparative Example 4

Vergleichsbeispiel 4 entspricht im wesentlichen der ersten Ausführungsform, außer dass die Menge des gemischten Silika 5,7 Gewichtsteile und das Mischungsverhältnis der anorganischen Partikel zum Harzfüllstoff 5 Gew.-% betrug.Comparative example 4 substantially corresponds to the first embodiment, except that the amount of mixed silica is 5.7 parts by weight and the mixing ratio of inorganic particles to the resin filler 5 wt .-% was.

Im Vergleichsbeispiel 3 wurde beobachtet, dass unter Wärmezyklusbedingungen Risse im Harzfüllstoff auftraten. Im Vergleichsbeispiel 4 war der Oberflächenabschnitt des Harzfüllstoffs nicht flach poliert, und es wurden unzureichend polierte Abschnitte und vertiefte Abschnitte beobachtet, die durch die Abtrennung anorganischer Partikel verursacht wurden. Außerdem wurde beobachtet, dass die Dicke der metallisierten Schichten auf dem Harzfüllstoff uneben waren oder die metallisierten Schichten teilweise nicht aufgebracht waren.in the Comparative Example 3 was observed to be under heat cycle conditions Cracks in the resin filler occurred. In Comparative Example 4, the surface portion was of the resin filler not polished flat, and there were insufficiently polished sections and recessed portions observed by the separation of inorganic Particles were caused. Furthermore was observed to increase the thickness of the metallized layers the resin filler were uneven or the metallized layers partially not applied were.

[Zweite Ausführuagsform][Second Embodiment]

Nachstehend wird die Konfiguration einer zweiten Ausführungsform einer erfindungsgemäßen Leiterplatte unter Bezug auf 13 beschrieben, die eine Querschnittansicht einer Leiterplatte 110 zeigt.Hereinafter, the configuration of a second embodiment of a printed circuit board according to the present invention will be described with reference to FIG 13 described, which is a cross-sectional view of a circuit board 110 shows.

Die Leiterplatte 110 besteht aus einem Kernsubstrat 130 und aufgebauten Verdrahtungsschichten 180A und 180B. Jede der aufgebauten Verdrahtungsschichten 180A und 180B besteht aus Zwischenlagen-Harzisolierschichten 150 und 160. Auf den Zwischenlagen-Harzisolierschichten 150 sind Durchkontaktierungslöcher 146 und Leiterschaltungen 145 ausgebildet. Auf den Zwischenlagen-Harzisolierschichten 160 sind Durchkontaktierungslöcher 166 und Leiterschaltungen 165 ausgebildet. Auf den jeweiligen Zwischenlagen-Harzisolierschichten 160 sind Lötstopplackschichten 170 ausgebildet.The circuit board 110 consists of a core substrate 130 and built-up wiring layers 180A and 180B , Each of the built-up wiring layers 180A and 180B consists of interlayer resin insulating layers 150 and 160 , On the liner resin insulating layers 150 are via holes 146 and conductor circuits 145 educated. On the liner resin insulating layers 160 are via holes 166 and conductor circuits 165 educated. On the respective interlayer resin insulating layers 160 are solder mask layers 170 educated.

Nachstehend wird ein Verfahren zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen Leiterplatte beschrieben. Hierbei werden unter A Zwischenlagen-Harzisolierschichten beschrieben, die zum Herstellen der zweiten Ausführungsform der Leiterplatte verwendet werden, während unter B der Harzfüllstoff nicht näher beschrieben wird, weil der Harzfüllstoff die gleiche Materialzusammensetzung hat wie der in der ersten Ausführungsform verwendete Harzfüllstoff.below will be a method of manufacturing the second embodiment the circuit board according to the invention described. Here, under A, interlayer resin insulating layers become described for producing the second embodiment of the circuit board to be used while under B the resin filler not closer is described because the resin filler has the same material composition as that in the first embodiment used resin filler.

A. Herstellung einer Harzschicht zum Ausbilden der Zwischenlagen-Harzisolierschichten:A. Preparation of a resin layer for forming the interlayer resin insulating layers:

30 Gewichtsteile eines Bisphenol-A-Harzes (Epicoat 1001 mit einem Epoxidäquivalent von 469, hergestellt von Yuka Shell), 40 Gewichtsteile eines Cresol-Novolac-Epoxidharzes (E-pichron N-673 mit einem Epoxidäquivalent von 215, hergestellt von Dainippon Ink & Chemicals) und 30 Gewichtsteile eines Phenol-Novolac-Harzes, das eine Triazinstruktur aufweist (Phenolight KA-7052 mit einem Phenolhydroxylgruppenäquivalent von 120, hergestellt von Dainippon Ink & Chemicals) wurden erwärmt und unter Rühren in 20 Gewichtsteilen Ethyldiglycolacetat und 20 Gewichtsteilen Lösungsmittelnaptha gelöst. Dann wurden 15 Gewichtsteile Polybutadiengummi mit einem Epoxidabschluss (Denalex R-45EPT, hergestellt von Nagase Chemicals), 1,5 Gewichtsteile pulverförmiges 2-Phenyl-4,5-bis(hydroxymethyl)imidazol, 2 Gewichtsteile von auf Partikelgröße verkleinertem Silika und 0,5 Gewichtsteile eines Silizium-Rntischaummittels hinzugefügt, um eine Epoxidharzlösung herzustellen. Die erhaltene Epoxidharzzusammensetzung wurde unter Verwendung einer Walzenbeschichtungsvorrichtung auf einen PET-Film mit einer Dicke von 38 μm aufgebracht, so dass die Filmdicke 50 μm betrug, nachdem der Film getrocknet war, und bei 80 bis 120°C für 10 Minuten getrocknet, um die Harzzschicht zum Ausbilden der Zwischenlagen-Harzisolierschicht herzustellen.30 Parts by weight of a bisphenol A resin (Epicoat 1001 with an epoxy equivalent from 469 manufactured by Yuka Shell), 40 parts by weight of a cresol novolac epoxy resin (E-pichron N-673 with an epoxide equivalent from 215, manufactured by Dainippon Ink & Chemicals) and 30 parts by weight a phenol novolac resin having a triazine structure (Phenolight KA-7052 having a phenolic hydroxyl group equivalent of 120 from Dainippon Ink & Chemicals) were heated and stirring in 20 parts by weight ethyl diglycol acetate and 20 parts by weight solvent ptha solved. Then 15 parts by weight of polybutadiene rubber with an epoxy finish (Denalex R-45EPT, manufactured by Nagase Chemicals), 1.5 parts by weight powdery 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of Particle size reduced Silica and 0.5 parts by weight of a silicone frothing agent added to a epoxy resin manufacture. The obtained epoxy resin composition was under Use of a roll coater on a PET film having a thickness of 38 μm so that the film thickness was 50 μm after the film was dried was, and at 80 to 120 ° C for 10 Minutes to form the resin layer for forming the interlayer resin insulating layer manufacture.

Nachstehend wird die Beschreibung des vorstehend unter Bezug auf 13 beschriebenen Verfahrens zum Herstellen einer Leiterplatte unter Bezug auf die 8 bis 13 fortgesetzt.

  • (1) Eine verkupferte bzw. kupferüberzogene Laminatplate 130A mit Kupferschichten 132 mit jeweils einer Dicke von 18 μm, die auf beiden Seiten eines Substrats 130 mit einer Dicke von 0,8 mm aus einem Glasepoxidharz oder einem BT- (Bismalei midtriazin) Harz auflaminiert ist, wird als Ausgangsmaterial verwendet (8(A)). Zunächst wird diese kupferüberzogene Laminatplatte 130A gebohrt, einem stromlosen Metallisierungsprozess unterzogen und musterförmig geätzt, um untere Leiterschaltungen 134 und Durchgangslöcher 136 auf beiden Seiten des Substrats 130 auszubilden (8(B)).
  • (2) Nach dem Waschen und Trocknen des Substrats 130, auf dem die Durchgangslöcher 136 und die unteren Leiterschaltungen 134 ausgebildet worden sind, werden ein Schwärzungsprozess unter Verwendung einer Lösung, die NaOH (10 g/l), NaClO2 (40g/l) und Na3PO4 (6g/l) enthält, als Schwärzungsbad (Oxidationsbad) und ein Reduktionsprozess unter Verwendung einer Lösung, die NaOH (10 g/l) und NaBH4 (6 g/l) enthält, als Reduktionsbad ausgeführt, um rauhe Schichten 134α und 136α auf den gesamten Oberflächen der unteren Leiterschaltungen 134, einschließlich der Durchgangslöcher 136, auszubilden (8(C)). Der Aufrauhungsprozess kann ein Oberflächenaufrauhungsprozess oder ein ähnlicher Prozess sein, in dem ein leichter Ätzprozesses durch Ausbilden eines nadelförmigen Legierungsmetallisierungsmaterials ausgeführt wird, das aus Kupfer-Nickel-Phosphor (Interplate, hergestellt von EBARA UDYLITE Co., Ltd.) besteht, oder in dem eine Ätzlösung, wie beispielsweise "MEC etch BOND", hergestellt von Mec Co., Ltd., verwendet wird.
  • (3) Dann werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136, auf denen jeweils die rauhen Schichten 136a ausgebildet sind, durch Schwabbeln poliert, und die rauhen Schichten 136α der Kontaktränder 136a werden abgetrennt, um die Oberflächen der Kontaktränder 136a zu glätten (8(D)).
  • (4) Der vorstehend unter B beschriebene Harzfüllstoff wird vorbereitet, eine Maske 139 mit den jeweiligen Durchgangsöffnungen 36 entsprechenden Öffnungsabschnitten 139a wird innerhalb von 24 Stunden seit der Herstellung des Harzfüll stoffs auf dem Substrat 130 montiert, und der Harzfüllstoff 154 wird unter Verwendung einer Quetschwalze in die Durchgangslöcher 136 gedrückt und für 20 Minuten bei 100°C getrocknet (9(A)). Im vorstehend beschriebenen Schritt (3) werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 nach der Ausbildung der rauhen Schichten 136α der Durchgangslöcher 136 poliert und geglättet. Dadurch kann, wenn der Harzfüllstoff in die Durchgangslöcher 136 eingefüllt wird, verhindert werden, dass der Harzfüllstoff 154 entlang den auf den Kontakträndern 136a der Durchgangslöcher 136 ausgebildeten rauhen Schichten (Verankerungen) herausfließt. Dadurch kann der Füllstoff 154 in den Durchgangslöchern flach ausgebildet und die Zuverlässigkeit der Verdrahtungen über den in einem später beschriebenen Schritt ausgebildeten Durchgangslöchern erhöht werden. Außerdem werden die Schichten des Harzfüllstoffs 154 auf Abschnitten, auf denen die unteren Leiterschaltungen 134 nicht ausgebildet sind, unter Verwendung einer Quetschwalze ausgebildet und bei 100°C für 20 Minuten getrocknet (9(B)). Als Harzfüllstoff 154 wird vorzugsweise ein Gemisch aus einem Epoxidharz und einem organischen Füllstoff, ein Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff oder ein Gemisch aus einem Epoxidharz und anorganischen Fasern verwendet. Alternativ kann der in der ersten Ausführungsform verwendete Harzfüllstoff verwendet werden.
  • (5) Eine Seite des Substrats 130, für das die unter Punkt (4) beschriebene Verarbeitung abgeschlossen worden ist, wird durch eine Bandschleifmaschine unter Verwendung von Bandschleifpapier der Körnung #600 (hergestellt von Sankyo) derart poliert, dass der Harzfüllstoff 154 nicht auf den Oberflächen der unteren Leiterschaltungen 134 und den Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 verbleibt. Dann wird eine Schwabbelbearbeitung ausgeführt, um durch den Band schleifpolierprozess verursachte Defekte zu beseitigen. Diese Folge von Poliervorgängen wird auch bezüglich der anderen Seite des Substrats 130 ausgeführt (9(C)). Dann wird der Harzfüllstoff 154 durch einen Erwärmungsprozess bei 100°C für eine Stunde und 150°C für eine Stunde ausgehärtet. Dadurch werden der Oberflächenabschnitt des zwischen die unteren Leiterschaltungen 134 und in die Durchgangslöcher 136 eingefüllten Harzfüllstoffs 154 und die rauhen Oberflächen 134α auf den Oberseiten der unteren Leiterschaltungen 134 entfernt, wodurch beide Seiten des Substrats geglättet werden. Dadurch kann ein Verdrahtungssubstrat erhalten werden, in dem der Harzfüllstoff 154 und die unteren Leiterschaltungen 134 und die Durchgangslöcher 136 durch die rauhen Schichten 134α und 136a fest verbunden sind.
  • (6) Nach Waschen des Substrats 130 und Entfetten des Substrats 130 wird das Substrat einem leichten Ätzvorgang unterzogen, wobei eine Ätzlösung auf beide Seiten des Substrats 130 gesprüht wird, um die Oberflächen der unteren Leiterschaltungen 134 und die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 zu ätzen, um rauhe Oberflächen 134β auf den gesamten Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 und der unteren Leiterschaltungen 134 auszubilden (9(D)). Als Ätzlösung wird eine Ätzlösung verwendet, die 10 Gewichtsteile Imidazolkupfer(II)komplex, 7 Gewichtsteile Glycolsäure und 5 Gewichtsteile Kaliumchlorid enthält (MEC etch BOND, hergestellt von Mec Co., Ltd.) Jede der derart ausgebildeten rauhen Schichten hat vorzugsweise eine Dicke im Bereich von 0,1 bis 5 μm. In diesem Bereich tritt eine Trennung zwischen den Leiterschaltungen und den Zwischenlagen-Harzisolierschichten weniger wahrscheinlich auf.
  • (7) Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten, die etwas größer sind als das unter Punkt A hergestellte Substrat 130, werden auf beiden Seiten des Substrats 130 angeordnet, vorübergehend bei einem Druck von 4 kgf/cm2, einer Temperatur von 80°C und einer Pressdauer von 10 Sekunden gepresst und geschnitten. Dann werden die Harzschichten unter Verwendung einer Vakuumlaminiereinrichtung durch das nachstehend beschriebene Verfahren verbunden, um die Zwischenlagen-Harzisolierschichten 150 auf beiden Seiten des Substrats 130 auszubilden (10(A)). D.h., die Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten werden tatsächlich auf beiden Seiten des Substrats bei einem Vakuumgrad von 0,5 Torr, einem Druck von 4 kgf/cm2, einer Temperatur von 80°C und einer Pressdauer von 60 Sekunden gepresst und dann bei 170°C für 30 Minuten ausgehärtet.
  • (8) Durchkontaktierungslochöffnungen 152 mit einem Durchmesser von jeweils 80 μm werden auf den Zwischenlagen-Harzisolierschichten 150 durch Masken 151 mit einer Dicke von jeweils 1,2 mm und mit darin ausgebildeten durchgehenden Löchern 151a unter Verwendung eines CO2-Gaslasers mit einer Wellenlänge von 10,4 μm mit einem Strahldurchmesser von 4,0 mm in einem Top-Heat-Modus bei einer Pulsbreite von 8,0 μs mit einem Shot ausgebildet, wobei der Durchmesser jedes durchgehenden Lochs 151a der Masken 151 1,0 mm betrug (10(B)).
  • (9) Das Substrat 130 mit den darin ausgebildeten Durchkontaktierungslochöffnungen 152 wird in eine Lösung eingetaucht, die 60 g/l einer Permanganatsäure bei einer Temperatur von 80°C enthält, so dass auf den Oberflächen der Zwischenlagen-Harzisolierschichten 150 vorhandene Epoxidharzpartikel gelöst und entfernt werden, wodurch rauhe Oberflächen 150α auf den Oberflächen der Zwischenlagen-Harzisolierschichten 150, einschließlich der Innenwände der Durchkontaktierungslochöffnungen 152, ausgebildet werden (10(C)). Die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten werden in einer Dicke im Bereich von 0,5 bis 5 μm ausgebildet. In diesem Bereich kann ein geeignetes Haftvermögen gewährleistet werden, und die Leiterschichten können in einem späteren Schritt entfernt werden.
  • (10) Dann wird das Substrat 130, für das die vorstehend beschriebenen Prozesse abgeschlossen worden sind, in eine neutrale Lösung (hergestellt von Siplay) eingetaucht und gewaschen. Ein Palladiumkatalysator wird auf die Oberflächen des Substrats 130 aufgebracht, dessen Oberflächen aufgerauht worden sind (mit einer Rauhigkeitstiefe von 3 μm), wodurch Katalysatorkerne an den Oberflächen der Zwischenlagen-Harzisolierschichten 150 und an den Innenflächen der Durchkontaktierungslochöffnungen 152 anhaften.
  • (11) Dann wird das Substrat 130 in eine stromlose Kupfermetallisierungslösung mit der nachstehenden Zusammensetzung eingetaucht, um stromlos metallisierte Kupferschichten 156 mit jeweils einer Dicke von 0,5 bis 5,0 μm auf den gesamten rauhen Oberflächen 150α auszubilden (Fig. 10(D)).

[Stromlose Matellisierungslösung] NiSO4 0,003 Mol/l Weinsäure 0,200 Mol/l Kupfersulfat 0,030 Mol/l HCHO 0,050 Mol/l NaOH 0,100 Mol/l α,α-Bipyridyl 40 mg/l Polyethylenglykol (PEG) 0,10 g/l
[Stromlose Metallisierungsbedingungen]
40 Minuten bei einer Lösungstemperatur von 35°C.
  • (12) Kommerziell erhältliche lichtempfindliche Trockenfilme werden auf den stromlos metallisierten Kupferschichten 156 aufgebracht. Masken werden jeweils auf den Filmen montiert, und die Filme werden mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 155 mit einer Dicke von jeweils 30 μm auszubilden. Dann wird das Substrat 130 mit Wasser bei einer Temperatur von 50°C gewaschen und entfettet, mit Wasser bei einer Temperatur von 25°C und mit einer Schwefelsäure gewaschen und unter den nachstehenden Bedingungen einem Kupfer-Galvanisierungsprozess unterzogen, um galvanisch aufgebrachte Kupferschichten 157 mit einer Dicke von jeweils 20 μm auszubilden (11(A)).

[Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv 19,5 Mol/l (Kaparacid HL, hergestellt von Atotech Japan)
[Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 65 Minuten Temperatur 22 ± 2°C Hereinafter, the description of the above with reference to 13 described method for manufacturing a printed circuit board with reference to the 8th to 13 continued.
  • (1) A copper-plated or copper-coated laminate board 130A with copper layers 132 each with a thickness of 18 microns, on both sides of a substrate 130 is laminated with a thickness of 0.8 mm of a glass epoxy resin or a BT (Bismalei midtriazine) resin, is used as a starting material ( 8 (A) ). First, this copper-coated laminate plate 130A drilled, subjected to an electroless metallization process and pattern-etched to lower conductor circuits 134 and through holes 136 on both sides of the substrate 130 to train ( 8 (B) ).
  • (2) After washing and drying the substrate 130 on which the through holes 136 and the lower conductor circuits 134 A blackening process using a solution containing NaOH (10 g / L), NaClO 2 (40 g / L) and Na 3 PO 4 (6 g / L) as a blackening bath (oxidation bath) and a reduction process are used of a solution containing NaOH (10 g / l) and NaBH 4 (6 g / l) as a reducing bath to obtain rough layers 134α and 136α on the entire surfaces of the lower conductor circuits 134 including the through holes 136 to train ( 8 (C) ). The roughening process may be a surface roughening process or a similar process in which a light etching process is carried out by forming an acicular alloy metallizing material composed of copper-nickel-phosphorus (Interplate, manufactured by EBARA UDYLITE Co., Ltd.) or in which one Etching solution such as "MEC etch BOND" manufactured by Mec Co., Ltd. is used.
  • (3) Then the surfaces of the contact edges become 136a the through holes 136 on which each of the rough layers 136a are formed, polished by buffing, and the rough layers 136α the contact margins 136a are separated to the surfaces of the contact edges 136a to smooth ( 8 (D) ).
  • (4) The resin filler described in B above is prepared, a mask 139 with the respective passage openings 36 corresponding opening sections 139a becomes within 24 hours since the production of the Harzfüll substance on the substrate 130 mounted, and the resin filler 154 is introduced into the through holes using a nip roll 136 pressed and dried for 20 minutes at 100 ° C ( 9 (A) ). In the above-described step (3), the surfaces of the contact edges become 136a the through holes 136 after the formation of rough layers 136α the through holes 136 polished and smoothed. This can, if the resin filler in the through holes 136 is filled, prevents the resin filler 154 along the on the contact margins 136a the through holes 136 trained rough layers (anchors) flows out. This allows the filler 154 formed flat in the through-holes and the reliability of the wiring can be increased over the through-holes formed in a later-described step. In addition, the layers of resin filler become 154 on sections where the lower conductor circuits 134 are not formed, formed using a nip roll and dried at 100 ° C for 20 minutes ( 9 (B) ). As a resin filler 154 For example, it is preferable to use a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler, or a mixture of an epoxy resin and inorganic fibers. Alternatively, the resin filler used in the first embodiment may be used.
  • (5) One side of the substrate 130 , for which the processing described in item (4) has been completed, is polished by a belt sander using # 600 belt sanding paper (manufactured by Sankyo) so that the resin filler 154 not on the surfaces of the lower conductor circuits 134 and the surfaces of the contact edges 136a the through holes 136 remains. Then, a buffing is performed to erur by the belt grinding polishing process to eliminate soft defects. This sequence of polishing operations will also affect the other side of the substrate 130 executed ( 9 (C) ). Then the resin filler becomes 154 cured by a heating process at 100 ° C for one hour and 150 ° C for one hour. Thereby, the surface portion of the between the lower conductor circuits 134 and in the through holes 136 filled resin filler 154 and the rough surfaces 134α on the tops of the lower conductor circuits 134 removed, which smoothes both sides of the substrate. Thereby, a wiring substrate in which the resin filler 154 and the lower conductor circuits 134 and the through holes 136 through the rough layers 134α and 136a are firmly connected.
  • (6) After washing the substrate 130 and degreasing the substrate 130 The substrate is subjected to a light etching process, wherein an etching solution on both sides of the substrate 130 is sprayed to the surfaces of the lower conductor circuits 134 and the surfaces of the contact edges 136a the through holes 136 to etch to rough surfaces 134β on the entire surfaces of the contact margins 136a the through holes 136 and the lower conductor circuits 134 to train ( 9 (D) ). As the etching solution, an etching solution containing 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid and 5 parts by weight of potassium chloride (MEC etch BOND, manufactured by Mec Co., Ltd.) is used. Each of the thus formed rough layers preferably has a thickness in the range from 0.1 to 5 μm. In this area, separation between the conductor circuits and the interlayer resin insulating layers is less likely to occur.
  • (7) Resin layers for forming the interlayer resin insulating layers which are slightly larger than the substrate prepared under point A. 130 , be on both sides of the substrate 130 temporarily pressed and cut at a pressure of 4 kgf / cm 2 , a temperature of 80 ° C and a pressing time of 10 seconds. Then, the resin layers are bonded using a vacuum laminator by the method described below to form the interlayer resin insulating layers 150 on both sides of the substrate 130 to train ( 10 (A) ). That is, the resin layers for forming the interlayer resin insulating layers are actually pressed on both sides of the substrate at a vacuum degree of 0.5 Torr, a pressure of 4 kgf / cm 2 , a temperature of 80 ° C and a pressing time of 60 seconds, and then cured at 170 ° C for 30 minutes.
  • (8) via hole openings 152 each having a diameter of 80 μm are deposited on the interlayer resin insulating layers 150 through masks 151 with a thickness of 1.2 mm and with through holes formed therein 151a formed using a CO 2 gas laser with a wavelength of 10.4 microns with a beam diameter of 4.0 mm in a top-heat mode with a pulse width of 8.0 microseconds with a shot, wherein the diameter of each through hole 151a the masks 151 1.0 mm was ( 10 (B) ).
  • (9) The substrate 130 with the through hole openings formed therein 152 is dipped in a solution containing 60 g / L of a permanganic acid at a temperature of 80 ° C, so that on the surfaces of the interlayer resin insulating layers 150 existing epoxy resin particles are dissolved and removed, resulting in rough surfaces 150α on the surfaces of the interlayer resin insulating layers 150 including the inner walls of the via holes 152 , be formed ( 10 (C) ). The rough surfaces of the interlayer resin insulating layers are formed in a thickness in the range of 0.5 to 5 μm. In this range, a suitable adhesion can be ensured, and the conductor layers can be removed in a later step.
  • (10) Then the substrate becomes 130 for which the above-described processes have been completed, immersed in a neutral solution (manufactured by Siplay) and washed. A palladium catalyst becomes on the surfaces of the substrate 130 whose surfaces have been roughened (with a roughness depth of 3 μm), whereby catalyst cores are attached to the surfaces of the interlayer resin insulating layers 150 and on the inner surfaces of the via holes 152 adhere.
  • (11) Then the substrate becomes 130 dipped in an electroless copper plating solution having the following composition to electroless plated copper layers 156 each with a thickness of 0.5 to 5.0 microns on the entire rough surfaces 150α form (Fig. 10 (D) ).

[Electroless Matellization Solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulphate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α-bipyridyl 40 mg / l Polyethylene glycol (PEG) 0.10 g / l
[Electroless metallization conditions]
40 minutes at a solution temperature of 35 ° C.
  • (12) Commercially available photosensitive dry films are formed on the electroless plated copper layers 156 applied. Masks are each mounted on the films and the films are exposed at 100 mJ / cm 2 and developed with a 0.8% sodium carbonate solution to give galvano-resists 155 each with a thickness of 30 microns form. Then the substrate becomes 130 washed with water at a temperature of 50 ° C and degreased, washed with water at a temperature of 25 ° C and with a sulfuric acid and subjected under the following conditions to a copper plating process to plated copper layers 157 with a thickness of 20 μm in each case ( 11 (A) ).

[Plating] sulfuric acid 2.24 mol / l copper sulphate 0.26 mol / l additive 19.5 mol / l (Kaparacid HL, manufactured by Atotech Japan)
[Plating] current density 1 A / dm 2 duration 65 minutes temperature 22 ± 2 ° C

  • (13) Nach dem Trennen und Entfernen des Galvano-Resists 155 durch 5%-iges NaOH wurden die stromlos metallisierten Schichten 156 unter den Galvano-Resists 155 durch ein Lösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid geätzt, um die Schichten 156 zu entfernen und zu lösen, wodurch Leiterschaltungen 145 (einschließlich der Durchkontaktierungslöcher 146) ausgebildet wurden, die jeweils aus der stromlos metallisierten Kupferschicht 156 und der galvanisch aufgebrachten Kupferschicht 157 bestehen und eine Dicke von 18 μm haben (11(B)).(13) After separating and removing the galvano-resist 155 by 5% NaOH, the electroless plated layers 156 among the galvano-resists 155 etched through a mixed solution of a sulfuric acid and hydrogen peroxide to the layers 156 to remove and loosen, making conductor circuits 145 (including the via holes 146 ) were formed, each from the electroless metallized copper layer 156 and the electrodeposited copper layer 157 exist and have a thickness of 18 microns ( 11 (B) ).
  • (14) Es wird der gleiche Prozess wie unter Punkt (6) ausgeführt, d.h. rauhe Oberflächen 145a werden auf den entspre chenden Leiterschaltungen 145 unter Verwendung einer Ätzlösung ausgebildet, die einen Cuprikomplex und eine organische Säure enthält (11(C)).(14) The same process as point (6) is carried out, ie rough surfaces 145a be on the corre sponding conductor circuits 145 formed using an etching solution containing a Cuprikomplex and an organic acid ( 11 (C) ).
  • (15) Die Schritte (7) bis (14) werden wiederholt, wodurch Zwischenlagen-Harzisolierschichten 160 und Leiterschaltungen 165 (einschließlich der Durchkontaktierungslöcher 166) ausgebildet werden (11(D)).(15) Steps (7) to (14) are repeated, whereby interlayer resin insulating layers 160 and conductor circuits 165 (including the via holes 166 ) be formed ( 11 (D) ).
  • (16) Dann wird ein Lötstopplack auf die gleiche Weise wie in der ersten Ausführungsform bereitgestellt.(16) Then a soldermask becomes provided in the same manner as in the first embodiment.
  • (17) Der Lötstopplack wird auf jede Seite des Substrats 130 in einer Dicke von 20 μm aufgebracht und getrocknet. Dann wird eine Fotomaske an jeder Lötstopplackschicht 170 dicht angebracht, UV-Strahlen ausgesetzt und mit einer DMTG-Lösung entwickelt, um Öffnungen 171U und 171D mit einem Durchmesser von jeweils 200 μm auszubilden. Daraufhin wird ein Erwärmungsprozess ausgeführt, um die Lötsstopplackschichten 170 auszuhärten und die Lötstopplackschichten 170 bereitzustellen, die jeweils Öffnungen 171U und 171D und eine Dicke von 20 μm aufweisen (12(A)). Der Lötstopplack kann ein kommerziell erhältlicher Lötstopplack sein.(17) The solder resist becomes on each side of the substrate 130 applied in a thickness of 20 microns and dried. Then, a photomask is formed on each solder resist layer 170 densely attached, exposed to UV rays and developed with a DMTG solution to openings 171U and 171D each with a diameter of 200 microns form. Thereafter, a heating process is carried out to form the solder resist layers 170 cure and the Lötstopplackschichten 170 provide, each openings 171U and 171D and have a thickness of 20 μm ( 12 (A) ). The solder mask may be a commercially available solder mask.
  • (18) Das Substrat 130 mit den darauf ausgebildeten Lötstopplackschichten 170 wird in die gleiche stromlose Nickelmetallisierungslösung eingetaucht, die in der ersten Ausführungsform verwendet wurde, und dann in eine stromlose Goldmetallisierungslösung eingetaucht, um eine vernickelte Schicht 172 und eine vergoldete Schicht 174 in jeder der Öffnungen 171U und 171D auszubilden (12(B)).(18) The substrate 130 with the solder resist layers formed thereon 170 is immersed in the same electroless nickel plating solution used in the first embodiment and then immersed in an electroless gold plating solution to form a nickel plated layer 172 and a gold-plated layer 174 in each of the openings 171U and 171D to train ( 12 (B) ).
  • (19) Daraufhin wird eine Zinn-Blei enthaltende Lötpaste auf jede Öffnung 171U der Lötstopplackschichten 170 des Substrats 130 aufgedruckt. Außerdem wird eine Lötpaste als ein leitfähiger Klebstoff 197 auf jede Öffnung 171 an der anderen Seite des Substrats aufgedruckt. Daraufhin werden leitfähige Stifte 178 an einer geeigneten Stifthaltevorrichtung ange bracht und durch die Stifthaltevorrichtung gehalten, und die fixierten Abschnitte 198 der jeweiligen leitfähigen Stifte 178 werden mit dem leitfähigen Klebstoff 197 in den Öffnungen 171D in Kontakt gebracht. Daraufhin wird ein Reflow-Prozess ausgeführt, um jeden der leitfähigen Verbindungsstifte 178 mit dem leitfähigen Klebstoff 197 zu verbinden. Alternativ kann, um die leitfähigen Verbindungsstifte 178 anzubringen, der leitfähige Klebstoff 197 kugelförmig oder in einer ähnlichen Form ausgebildet sein und in die Öffnungen 171D eingefüllt werden, oder der leitfähige Klebstoff 197 kann mit den fixierten Abschnitten 198 verbunden werden, um die leitfähigen Verbindungsstifte 178 anzubringen, woraufhin ein Reflow-Prozess ausgeführt wird. Dadurch kann eine Leiterplatte 110 mit den Lotbumps 176 und den leitfähigen Verbindungsstiften 178 erhalten werden (13).(19) Then, a tin-lead containing solder paste is applied to each opening 171U the solder resist layers 170 of the substrate 130 printed. In addition, a solder paste as a conductive adhesive 197 on every opening 171 printed on the other side of the substrate. Thereupon become conductive pins 178 at a suitable pin holding device is introduced and held by the pin holding device, and the fixed portions 198 the respective conductive pins 178 be with the conductive adhesive 197 in the openings 171D brought into contact. Then, a reflow process is performed to each of the conductive connection pins 178 with the conductive adhesive 197 connect to. Alternatively, to the conductive connection pins 178 to install, the conductive adhesive 197 be spherical or formed in a similar shape and in the openings 171D be filled, or the conductive adhesive 197 can with the pinned sections 198 be connected to the conductive connection pins 178 then a reflow process is performed. This can be a circuit board 110 with the lotbumps 176 and the conductive connection pins 178 to be obtained ( 13 ).

[Erste Modifikation der zweiten Ausführungsform][First modification of the second embodiment]

Nachstehend wird unter Bezug auf 19 eine erste Modifikation der zweiten Ausführungsform der erfindungsgemäßen Leiterplatte 120 beschrieben. In der vorstehend beschriebenen zweiten Ausführungsform ist ein PGA-Verfahren zum Herstellen einer Verbindung durch die leitfähigen Verbindungsstifte 178 beschrieben worden, wie in 13 dargestellt ist. Die erste Modifikation der zweiten Ausführungsform hat im wesentlichen die gleiche Konfiguration wie die zweite Ausführungsform, außer dass die Lotbumps 176 an der Seite einer Tochterplatine durch ein BGA-Verfahren mit der Tochterplatine verbunden werden.Hereinafter, referring to 19 a first modification of the second embodiment of the circuit board according to the invention 120 described. In the second embodiment described above, a PGA method is for making connection through the conductive connection pins 178 been described as in 13 is shown. The first modification of the second embodiment has substantially the same configuration as the second embodiment except that the solder bumps 176 connected to the side of a daughter board by a BGA method with the daughter board.

Nachstehend wird unter Bezug auf die 14 bis 19 ein Verfahren zum Herstellen der ersten Modifikation der zweiten Ausführungsform der Leiterplatte beschrieben.

  • (1) Eine kupferüberzogene Laminatplatte 130A mit Kupferfolien 132 mit jeweils einer Dicke von 18 μm, die auf beiden Seiten eines Substrats 130 mit einer Dicke von 1 mm aus einem Glasepoxidharz oder einem BT- (Bismaleimid-Triazin) Harz ausgebildet sind, wird als Ausgangsmaterial verwendet (14(A)). Zunächst wird diese kupferüberzogene Laminatplatte 130A gebohrt, und dann wird ein Galvano-Resist ausgebildet. Daraufhin wird das Substrat 130 einem stromlosen Verkupferungs- oder Kupfermetallisierungsprozess unterzogen, um Durchgangslöcher 136 auszubilden, und die Kupferfolien 132 werden gemäß einem herkömmlichen Verfahren musterförmig geätzt, um untere Leiterschaltungen 134 auf beiden Seiten des Substrats 130 auszubilden (14(B)).
  • (2) Nach dem Waschen und Trocknen des Substrats 130, auf dem die unteren Leiterschaltungen 134 ausgebildet worden sind, wird eine Ätzlösung auf beide Seiten des Substrats 130 aufgesprüht, und die Oberflächen der unteren Leiterschaltungen 134, die Innenwände der Durchgangslöcher 136 und die Oberflächen der Kontaktränder 136a werden geätzt, um die rauhen Schichten 134α und 136α auf den gesamten Oberflächen der unteren Leiterschaltungen 134, einschließlich der Durchgangslöcher 136, auszubilden (14(C)). Als Ätzlösung wird ein Lösungsgemisch aus 10 Gewichtsteilen Imidazolkupfer(II)komplex, 7 Gewichtsteilen Glykolsäure, 5 Gewichtsteilen Kaliumchlorid und 78 Gewichtsteilen Ionenaustauschwasser verwendet. Der Aufrauhungsprozess kann durch einen leichten Ätzprozesses, durch Ausführen eines Schwärzungs- (Oxidations) Reduktionsprozesses oder durch Ausbilden eines aus Kupfer-Nickel-Phosphor oder einem ähnlichen Material bestehenden nadelförmigen Legierungsmetallisierungsmaterials (Interplate, hergestellt von EBARA UDY-LITE Co., Ltd.) ausgeführt werden.
  • (3) Dann werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136, auf denen jeweils die rauhen Schichten 136α ausgebildet sind, durch Schwabbeln poliert, um die Oberflächen der Kontaktränder 136a zu glätten (14(D)).
  • (4) Dann wird eine Maske 139 mit den jeweiligen Durchgangslöchern 136 entsprechenden Öffnungsabschnitten 139a auf dem Substrat 130 montiert, und ein hauptsächlich aus einem Epoxidharz bestehender Harzfüllstoff 154 wird unter Verwendung einer Druckvorrichtung (15(A)) aufgebracht. In Schritt (3) werden, nachdem die rauhen Schichten 136α auf den Durchgangslöchern 136 ausgebildet worden sind, die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 poliert und geglättet. Dadurch kann, wenn der Harzfüllstoff in die Durchgangslöcher 136 eingefüllt wird, verhindert werden, dass der Harzfüllstoff 154 entlang den auf den Kontakträndern 136a der Durchgangslöcher 136 ausgebildeten rauhen Schichten (Verankerungen) herausfließt. Dadurch kann der Füllstoff 154 in den Durchgangslöchern flach ausgebildet werden, und die Zuverlässigkeit der in einem später beschriebenen Schritt auszubildenden Verdrahtungen über den Durchgangslöchern kann erhöht werden. Anschließend wird der Harzfüllstoff 154, der hauptsächlich aus einem Epoxidharz besteht, unter Verwendung einer Druckvorrichtung auf beide Seiten des Substrats 130 aufgebracht und getrocknet. D.h., durch diesen Schritt wird der Harzfüllstoff 154 zwischen die unteren Leiterschaltungen 134 eingefüllt (15(B)). Der Harzfüllstoff 154 wird vorzugsweise aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern ausgewählt. Alternativ kann der in der ersten Ausführungsform verwendete Harzfüllstoff verwendet werden.
  • (5) Eine Seite des Substrats 130, für das der unter Punkt (4) beschriebene Prozess abgeschlossen worden ist, wird durch eine Bandschleifmaschine unter Verwendung eines Bandschleifpapiers (hergestellt von Sankyo) derart poliert, dass der Harz füllstoff 154 nicht auf den Oberflächen der unteren Leiterschaltungen 134 und der Kontaktränder 136a der Durchgangslöcher 136 verbleibt. Dann wird ein Schwabbelprozess ausgeführt, um durch den Bandschleifpoliervorgang verursachte Defekte zu beseitigen. Diese Folge von Polierprozessen wird auch für die andere Seite des Substrats 130 ausgeführt. Der derart eingefüllte Harzfüllstoff wird thermisch ausgehärtet (15(C)).
  • (6) Dann wird die gleiche Ätzlösung wie in Punkt (2) auf beide Seiten des Substrats 130 aufgesprüht, für das der unter punkt (5) beschriebene Prozess abgeschlossen worden ist, und die Oberflächen der unteren Leiterschaltungen 134 und der Kontaktränder 136a der Durchgangsöffnungen 136, die einmal geglättet worden sind, werden geätzt, um die rauhen Oberflächen 134α auf den gesamten Oberflächen der unteren Leiterschaltungen 134 auszubilden (15(D)).
  • (7) Dann werden wärmeaushärtende Cycloolefinharzlagen mit einer Dicke von jeweils 50 μm bei einem Druck von 5 kgf/cm2 durch Vakuumpressen auflaminiert, während die Temperatur auf 50 bis 150° erhöht wird, um Zwischenlagen-Harzisolierschichten 150 herzustellen, die jeweils aus einem Cycloolefinharz bestehen (16(A)). Der Vakuumgrad während der Vakuumpressverarbeitung beträgt 10 mmHg. Alternativ können an Stelle der vorstehend erwähnten Harzschichten die in der zweiten Ausführungsform verwendeten Harzschichten verwendet werden.
  • (8) Dann werden Durchkontaktierungsöffnungen 152, die jeweils einen Durchmesser von 80 μm haben, durch Masken 151 mit einer Dicke von jeweils 1,2 mm und mit darin ausgebildeten durchgehenden Löchern 151a durch einen CO2-Laser mit einer Wellenlänge von 10,4 μm und einem Strahldurchmesser von 5 mm in einem Top-Heat-Modus bei einer Pulsbreite von 50 μs mit drei Shots auf den Zwischenlagen-Harzisolierschichten 150 ausgebildet, wobei der Durchmesser jedes Lochs in den Masken 0,5 mm betrug (16(B)). Dann wurde ein Lochwandreinigungsprozess unter Verwendung eines Sauerstoffplasmas ausgeführt.
  • (9) Dann wird unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVRC JAPAN, Ltd. ein Plasmaprozess ausgeführt, um die Oberflächen der Zwischenlagen-Harzisolierschichten 150 aufzurauhen und die rauhen Oberflächen 150α auszubilden (16(C)). Der Plasmaprozess wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Alternativ können die rauhen Oberflächen unter Verwendung einer Säure oder eines Oxidationsmittels ausgebildet werden.
  • (10) Unter Verwendung des gleichen Geräts wird das im Inneren angeordnete Argongas ausgetauscht, und es wird ein Sputterprozess mit Ni und Cu als Targets bei einem Atmosphärendruck von 0,6 Pa, einer Temperatur von 80°C und einer Leistung von 200 W für eine Dauer von 5 Minuten ausgeführt, um Ni/Cu-Metallschichten 148 auf den Oberflächen der jeweiligen Zwischenlagen-Harzisolierschichten 150 auszubilden. Zu diesem Zeitpunkt beträgt die Dicke jeder der Ni/Cu-Schichten 148 0,2 μm (16(D)). An Stelle des Sputterprozesses können jeweils stromlos metallisierte Kupferschichten auf den Schichten 148 ausgebildet werden.
  • (11) Dann werden kommerziell erhältliche lichtempfindliche Trockenfilme auf beiden Seiten des Substrats 130 aufgebracht, für das der vorstehend beschriebene Prozess abgeschlossen worden ist. Es werden Fotomaskenfilme montiert, mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 155 mit jeweils einer Dicke von 15 μm auszubilden. Dann wird das Substrat 130 unter den folgenden Bedingungen einem Galvanisierungsprozess unterzogen, um galvanisierte Schichten 157 mit einer Dicke von jeweils 15 μm aus zubilden (17(A). Ein Additiv in der Galvanisierungslösung ist Kaparacid, HL, hergestellt von Atotech Japan.

[Galvanisierungslösung] Schwefelsäure 2,24 Mol/l Kupfersulfat 0,26 Mol/l Additiv 19,5 Mol/l
[Galvanisierungsbedingungen] Stromdichte 1 A/dm2 Dauer 65 Minuten Temperatur 22 ± 2°C
  • (14) Nach dem Trennen und Entfernen des Galvano-Resists 155 durch 5%-iges NaOH wurden die Ni/Cu-Metallschichten 148 unter den Galvano-Resists 155 durch Ausführen eines Ätzvorgangs mit einem Lösungsgemisch aus einer Salpetersäure, einer Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um die Leiterschaltungen 145 (einschließlich der Durchkontaktierungslöcher 146) auszubilden, die jeweils aus der galvanisch aufgebrachten Kupferschicht 157 und ähnlichen Strukturen bestehen und eine Dicke von 16 μm haben (17(B)).
  • (13) Es wird der gleiche Ätzprozess wie unter Punkt (6) ausgeführt, um rauhe Oberflächen 145a auf den jeweiligen Leiterschaltungen 145 auszubilden (17(C)).
  • (14) Durch Wiederholen der Schritte (7) bis (13) werden die Zwischenlagen-Harzisolierschichten 160 und Leiterschaltungen 165 (einschließlich der Durchkontaktierungslöcher 166) ausgebildet (17(D)).
  • (15) Dann wird ein Lötstopplack (organisches Harzisoliermaterial) bereitgestellt, das auf die gleiche Weise wie in der ersten Ausführungsform vorbereitet wird.
  • (16) Der Lötstopplack wird auf jede Seite des Substrats 130 in einer Dicke von 20 μm aufgebracht und getrocknet. Dann wird eine Fotomaske an jeder Lötstopplackschicht 170 dicht angebracht, UV-Strahlen ausgesetzt und mit einer DMTG-Lösung entwickelt, um Öffnungen 171 mit einem Durchmesser von jeweils 200 μm auszubilden. Daraufhin wird ein Erwärmungsprozess ausgeführt, um die Lötsstopplackschichten 170 auszuhärten und Lötstopplackschichten 170 bereitzustellen, die jeweils Öffnungen 171 und eine Dicke von 20 μm aufweisen (18(A)).
  • (17) Das Substrat 130 mit den darauf ausgebildeten Lötstopplackschichten 170 wird in eine stromlose Nickelmetallisierungslösung eingetaucht, um vernickelte Schichten 172 mit einer Dicke von jeweils 5 μm in den jeweiligen Öffnungen 171 auszubilden. Außerdem wird das Substrat 130 in eine stromlose Metallisierungslösung eingetaucht, um vergoldete Schichten 174 mit einer Dicke von 0,03 μm auf den jeweiligen vernickelten Schichten 172 auszubilden (18(B)).
  • (18) Daraufhin wird eine Lötpaste auf jede Öffnung 171 in den Lötstopplackschichten 170 aufgedruckt, und es wird ein Reflow-Prozess bei 200°C ausgeführt, um Lotbumps 176 auszubilden und dadurch eine Leiterplatte 120 mit den Lotbumps 176 herzustellen (19).
The following will be described with reference to 14 to 19 A method for manufacturing the first modification of the second embodiment of the printed circuit board will be described.
  • (1) A copper-covered laminate plate 130A with copper foils 132 each with a thickness of 18 microns, on both sides of a substrate 130 formed with a thickness of 1 mm from a glass epoxy resin or a BT (bismaleimide-triazine) resin is used as a starting material ( 14 (A) ). First, this copper-coated laminate plate 130A drilled, and then a galvano-resist is formed. Then the substrate becomes 130 an electroless copper plating or Kupfermetallisierungsprozess to pass holes 136 form, and the copper foils 132 are pattern-etched according to a conventional method to lower conductor circuits 134 on both sides of the substrate 130 to train ( 14 (B) ).
  • (2) After washing and drying the substrate 130 on which the lower conductor circuits 134 have been formed, an etching solution on both sides of the substrate 130 sprayed, and the surfaces of the lower conductor circuits 134 , the inner walls of the through holes 136 and the surfaces of the contact edges 136a are etched to the rough layers 134α and 136α on the entire surfaces of the lower conductor circuits 134 including the through holes 136 to train ( 14 (C) ). As the etching solution, a mixed solution of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, 5 parts by weight of potassium chloride and 78 parts by weight of ion exchange water is used. The roughening process may be carried out by a light etching process, by performing a blackening (oxidation) reduction process or by forming a needle-shaped alloy metallization material (Interplate, manufactured by EBARA UDY-LITE Co., Ltd.) made of copper-nickel-phosphorus or similar material become.
  • (3) Then the surfaces of the contact edges become 136a the through holes 136 on which each of the rough layers 136α are formed, polished by buffing, to the surfaces of the contact edges 136a to smooth ( 14 (D) ).
  • (4) Then a mask becomes 139 with the respective through holes 136 corresponding opening sections 139a on the substrate 130 mounted, and a resin filler mainly composed of an epoxy resin 154 is done using a printing device ( 15 (A) ) applied. In step (3), after the rough layers 136α on the through holes 136 have been formed, the surfaces of the contact edges 136a the through holes 136 polished and smoothed. This can, if the resin filler in the through holes 136 is filled, prevents the resin filler 154 along the on the contact margins 136a the through holes 136 trained rough layers (anchors) flows out. This allows the filler 154 can be made flat in the through-holes, and the reliability of the wirings to be formed in a later-described step over the through-holes can be increased. Subsequently, the resin filler 154 which consists mainly of an epoxy resin, using a printing device on both sides of the substrate 130 applied and dried. That is, by this step, the resin filler becomes 154 between the lower conductor circuits 134 filled in ( 15 (B) ). The resin filler 154 is preferably selected from a mixture of an epoxy resin and an organic filler, a mixture of an epoxy resin and an inorganic filler and a mixture of an epoxy resin and inorganic fibers. Alternatively, the resin filler used in the first embodiment may be used.
  • (5) One side of the substrate 130 for which the process described in item (4) has been completed is polished by a belt sander using a belt abrasive paper (manufactured by Sankyo) so that the resin filler 154 not on the surfaces of the lower conductor circuits 134 and the contact margins 136a the through holes 136 remains. Then, a buffing process is performed to eliminate defects caused by the belt grinding polishing operation. This sequence of polishing processes will also apply to the other side of the substrate 130 executed. The resin filler filled in this way is thermally cured ( 15 (C) ).
  • (6) Then the same etching solution as in point ( 2 ) on both sides of the substrate 130 sprayed, for the process described in item (5) has been completed, and the surfaces of the lower conductor circuits 134 and the contact margins 136a the passage openings 136 Once smoothed, they are etched around the rough surfaces 134α on the entire surfaces of the lower conductor circuits 134 to train ( 15 (D) ).
  • (7) Then, thermosetting cycloolefin resin sheets having a thickness of 50 μm each are laminated by vacuum pressing at a pressure of 5 kgf / cm 2 while the temperature is raised to 50 to 150 °, to provide interlayer resin insulating sheets 150 each consisting of a cycloolefin resin ( 16 (A) ). The degree of vacuum during vacuum press processing is 10 mmHg. Alternatively, instead of the above-mentioned resin layers, the resin layers used in the second embodiment may be used.
  • (8) Then via holes 152 , each having a diameter of 80 microns, through masks 151 with a thickness of 1.2 mm and with through holes formed therein 151a microns by a CO 2 laser with a wavelength of 10.4 and a beam diameter of 5 mm in a top heat mode at a pulse width of 50 microseconds with three shots on the interlayer resin insulating layers 150 wherein the diameter of each hole in the masks was 0.5 mm ( 16 (B) ). Then, a hole wall cleaning process using an oxygen plasma was carried out.
  • (9) Then, using an apparatus of the type SV-4540 manufactured by ULVRC JAPAN, Ltd. performed a plasma process to the surfaces of the interlayer resin insulating layers 150 roughen and the rough surfaces 150α to train ( 16 (C) ). The plasma process is carried out for two minutes using argon gas as an inert gas at a power of 200 W, a gas pressure of 0.6 Pa and a temperature of 70 ° C. Alternatively, the rough surfaces may be formed using an acid or an oxidizing agent.
  • (10) Using the same apparatus, the argon gas placed inside is exchanged, and there is a sputtering process with Ni and Cu as targets at an atmospheric pressure of 0.6 Pa, a temperature of 80 ° C and a power of 200 W for a Duration of 5 minutes performed to Ni / Cu metal layers 148 on the surfaces of the respective interlayer resin insulating layers 150 train. At this time, the thickness is each of the Ni / Cu layers 148 0.2 μm ( 16 (D) ). In each case, instead of the sputtering process, electrolessly metallized copper layers can be applied to the layers 148 be formed.
  • (11) Then, commercially available photosensitive dry films are formed on both sides of the substrate 130 applied, for which the process described above has been completed. Photomask films are mounted, exposed at 100 mJ / cm 2, and developed with a 0.8% sodium carbonate solution to give galvano-resists 155 each with a thickness of 15 microns form. Then the substrate becomes 130 under the following conditions subjected to a galvanizing process to galvanized layers 157 with a thickness of 15 microns each zubilden ( 17 (A) , An additive in the plating solution is Kaparacid, HL, manufactured by Atotech Japan.

[Plating] sulfuric acid 2.24 mol / l copper sulphate 0.26 mol / l additive 19.5 mol / l
[Plating] current density 1 A / dm 2 duration 65 minutes temperature 22 ± 2 ° C
  • (14) After separating and removing the galvano-resist 155 by 5% NaOH, the Ni / Cu metal layers became 148 among the galvano-resists 155 dissolved and removed by conducting an etching process with a mixed solution of nitric acid, sulfuric acid and hydrogen peroxide to remove the conductor circuits 145 (including the via holes 146 ), each made of the electrodeposited copper layer 157 and similar structures and have a thickness of 16 μm ( 17 (B) ).
  • (13) The same etching process as in item (6) is carried out to obtain rough surfaces 145a on the respective conductor circuits 145 to train ( 17 (C) ).
  • (14) By repeating the steps (7) to (13), the interlayer resin insulating layers become 160 and conductor circuits 165 (including the via holes 166 ) educated ( 17 (D) ).
  • (15) Then, a solder resist (organic resin insulating material) prepared in the same manner as in the first embodiment is provided.
  • (16) The solder resist becomes on each side of the substrate 130 applied in a thickness of 20 microns and dried. Then, a photomask is formed on each solder resist layer 170 densely attached, exposed to UV rays and developed with a DMTG solution to openings 171 each with a diameter of 200 microns form. Thereafter, a heating process is carried out to form the solder resist layers 170 cure and Lötstopplackschichten 170 provide, each openings 171 and have a thickness of 20 μm ( 18 (A) ).
  • (17) The substrate 130 with the solder resist layers formed thereon 170 is immersed in an electroless nickel plating solution around nickel plated layers 172 with a thickness of 5 microns in each of the openings 171 train. In addition, the substrate becomes 130 immersed in an electroless plating solution around gold plated layers 174 with a thickness of 0.03 μm on the respective nickel-plated layers 172 to train ( 18 (B) ).
  • (18) Then a solder paste is applied to each opening 171 in the solder resist layers 170 imprinted, and it will perform a reflow process at 200 ° C to solder bumps 176 form and thereby a circuit board 120 with the lotbumps 176 manufacture ( 19 ).

[Zweite Modifikation der zweiten Ausführungsform][Second modification of second embodiment]

Nachstehend wird eine zweite Modifikation der Leiterplatte beschrieben, die der vorstehend unter Bezug auf die 1 bis 6 beschriebenen ersten Ausführungsform der Leiterplatte im wesentlichen gleicht. In der zweiten Modifikation werden jedoch, wie in 20(A) dargestellt ist, nachdem durch stromloses Metallisieren rauhe Schichten (aus einer Legierung aus Cu-Ni-P) 47 auf den Durchkontaktierungslöchern 46 bzw. den Durchgangslöchern 36 ausgebildet worden sind, die Kontaktränder 136a der Durchgangslöcher 36, auf denen die rauhen Schich ten 47 ausgebildet worden sind, durch einen Schwabbelprozess poliert und geglättet (20(B)). Daraufhin wird Harzfüllstoff 54 durch Masken in die Durchgangslöcher 36 und die Durchkontaktierungslöcher 46 eingefüllt und getrocknet (20(C)). Dadurch kann verhindert werden, dass der Harzfüllstoff 54 entlang den rauhen Schichten 47 herausfließt.Hereinafter, a second modification of the circuit board will be described, the above with reference to 1 to 6 described first embodiment of the circuit board is substantially equal. In the second modification, however, as in 20 (A) is shown after rough layers (of an alloy of Cu-Ni-P) by electroless plating 47 on the via holes 46 or the through holes 36 have been formed, the contact edges 136a the through holes 36 on which the rough layers th 47 have been polished and smoothed by a buffing process ( 20 (B) ). Then resin filler becomes 54 through masks in the through holes 36 and the via holes 46 filled and dried ( 20 (C) ). This can prevent the resin filler 54 along the rough layers 47 flows out.

[Vergleichsbeispiel 5]Comparative Example 5

Eine Leiterplatte eines Vergleichsbeispiels 5 ist grundsätzlich die gleiche wie die zweite Ausführungsform der Leiterplatte, außer dass die Kontaktränder der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist. Die übrigen Bedingungen sind die gleichen wie in der zweiten Ausführungsform.A Printed circuit board of a comparative example 5 is basically the same as the second embodiment the circuit board, except that the contact edges the passage openings, on each of which rough layers are formed, neither polished still smoothed are but resin material is filled in the through holes. The remaining Conditions are the same as in the second embodiment.

[Vergleichsbeispiel 6]Comparative Example 6

Eine Leiterplatte eines Vergleichsbeispiels 6 ist grundsätzlich die gleiche wie die erste Modifikation der zweiten Ausführungsform der Leiterplatte, außer dass die Kontaktrandoberflächen der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist. Die übrigen Bedingungen sind die gleichen wie in der ersten Modifikation der zweiten Ausführungsform.A Printed circuit board of a comparative example 6 is basically the same as the first modification of the second embodiment the circuit board, except that the contact edge surfaces the through holes, on each rough layers are formed, neither polished nor smoothed are but resin material is filled in the through holes. The remaining Conditions are the same as in the first modification of second embodiment.

[Vergleichsbeispiel 7]Comparative Example 7

Eine Leiterplatte eines Vergleichsbeispiels 7 ist grundsätzlich die gleiche wie die zweite Modifikation der zweiten Ausführungsform der Leiterplatte, außer dass die Kontaktrandoberflächen der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist.A Printed circuit board of a comparative example 7 is basically the same as the second modification of the second embodiment the circuit board, except that the contact edge surfaces the passage openings, on each of which rough layers are formed, neither polished still smoothed are but resin material is filled in the through holes.

Die übrigen Bedingungen sind die gleichen wie in der zweiten Modifikation der zweiten Ausführungsform.The remaining conditions are the same as in the second modification of the second embodiment.

Die Leiterplatten der zweiten Ausführungsform, der ersten Modifikation der zweiten Ausführungsform und der zweiten Modifikation der zweiten Ausführungsform wurden mit den gedruckten Leiterplatten der Vergleichsbeispiele hinsichtlich dreier Punkte verglichen, d.h. des Aufrauhungsverfahrens, des Oberflächenpolierprozesses der Kontaktränder der Durchgangslöcher und des Herausfließens des Harzfüllstoffs aus den Durchgangslöchern. Die Vergleichsergebnisse sind in 21 dargestellt. Anhand des in 21 dargestellten Ergebnisses ist ersichtlich, dass in den Leiterplatten der Vergleichsbeispiele 5, 6 und 7 der Harzfüllstoff entlang den auf den Kontakträndern der Durchgangslöcher ausgebildeten rauhen Schichten herausfließt, wenn der Harzfüllstoff in die Durchgangslöcher eingefüllt wird, weil die Oberflächen der Kontaktränder der Durchgangslöcher mit den darauf ausgebildeten rauhen Schichten nicht poliert wurden.The circuit boards of the second embodiment, the first modification of the second embodiment, and the second modification of the second embodiment were compared with the printed circuit boards of the comparative examples in terms of three points, ie, the roughening method, the surface polishing process of the contact edges of the through-holes, and the outflow of the resin filler from the through-holes. The comparison results are in 21 shown. Based on the in 21 As can be seen, in the printed circuit boards of Comparative Examples 5, 6 and 7, the resin filler along the On the contact edges of the through-holes formed rough layers flows out when the resin filler is filled in the through holes, because the surfaces of the contact edges of the through holes were not polished with the rough layers formed thereon.

Claims (9)

Mehrschichtige Leiterplatte mit zusammengesetzten Schichten, die auf beiden Seiten eines Kernsubstrats (30) ausgebildet sind, das aus einer kupferüberzogenen laminierten Platte besteht, wobei die zusammengesetzten Schichten jeweils untere und obere Zwischenlagen-Harzisolierschichten (50, 60) und Leiterschichten (58, 66) aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher (46, 66) miteinander verbunden sind; wobei Durchgangslöcher (36) derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats (30) ausgebildeten unteren Zwischenlagen-Harzisolierschichten erstrecken; ein Harzfüllstoff (54) in die Durchgangslöcher (36) eingefüllt ist, und die Leiterschichten (58) derart ausgebildet sind, dass sie an den Durchgangslöchern (36) freiliegende Oberflächen des Harzfüllstoffs abdecken; und die Durchkontaktierungslöcher (66) direkt auf den Leiterschichten (58) der Durchgangslöcher (36) in den oberen Zwischenlagen-Harzisolierschichten (60) ausgebildet und mit externen Verbindungsanschlüssen (76) verbunden sind.Multilayer printed circuit board with composite layers that are located on both sides of a core substrate ( 30 formed of a copper-clad laminated board, the composite layers respectively comprising lower and upper interlayer resin insulating layers ( 50 . 60 ) and conductor layers ( 58 . 66 ), which are arranged alternately, wherein the conductor layers via via holes ( 46 . 66 ) are interconnected; whereby through holes ( 36 ) are formed such that they pass through the core substrate and on both sides of the core substrate ( 30 ) formed lower interlayer resin insulating layers; a resin filler ( 54 ) into the through holes ( 36 ), and the conductor layers ( 58 ) are formed such that they at the through holes ( 36 ) cover exposed surfaces of the resin filler; and the via holes ( 66 ) directly on the conductor layers ( 58 ) of the through holes ( 36 ) in the upper interlayer resin insulating layers ( 60 ) and with external connection terminals ( 76 ) are connected. Leiterplatte nach Anspruch 1, wobei die externen Verbindungsanschlüsse (76), die Durchkontaktierungslöcher (66) auf beiden Seiten des Kernsubstrats (30) und die Durchgangslöcher (36) linear angeordnet und miteinander verbunden sind.A printed circuit board according to claim 1, wherein said external connection terminals ( 76 ), the via holes ( 66 ) on both sides of the core substrate ( 30 ) and the through holes ( 36 ) are arranged linearly and interconnected. Leiterplatte nach Anspruch 1 oder 2, wobei die externen Verbindungsanschlüsse (76) auf den Durchkontaktierungslöchern (66) in den oberen Zwischenlagen-Harzisolierschichten angeordnet sind.A printed circuit board according to claim 1 or 2, wherein the external connection terminals ( 76 ) on the via holes ( 66 ) are disposed in the upper interlayer resin insulating layers. Leiterplatte nach Anspruch 1, 2 oder 3, wobei die unteren und die oberen Zwischenlagen-Harzisolierschichten ein Harz und Partikel enthalten.A printed circuit board according to claim 1, 2 or 3, wherein the lower and upper liner resin insulating layers a resin and contain particles. Leiterplatte nach Anspruch 1, 2, 3 oder 4, wobei der Harzfüllstoff (54) ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.Printed circuit board according to claim 1, 2, 3 or 4, wherein the resin filler ( 54 ) contains an epoxy resin, a curing agent and 10 to 50% of inorganic particles. Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit mindestens den folgenden Schritten (a) bis (e): (a) Ausbilden von unteren Zwischenschicht-Harzisolierschichten auf beiden Seiten eines Kernsubstrats; (b) Ausbilden von Durchgangslöchern, die sich durch das Kernsubstrat und die unteren Zwischenschicht-Harzisolierschichten erstrecken, und Einfüllen eines Harzfüllstoffs (54) in die Durchgangslöcher (36); (c) Ausbilden von oberen Zwischenschicht-Harzisolierschichten jeweils auf den unteren Zwischenschicht-Harzisolierschichten; (d) Ausbilden von Leiterschichten (58) zum Abdecken der an den Durchgangslöchern (36) freiliegenden Oberflächen des Harzfüllstoffs; und (e) Ausbilden von Durchkontaktierungslöchern (66) auf den Leiterschichten (58) der Durchgangslöcher (36) in den oberen Zwischenschicht-Harzisolierschichten, wobei die Durchkontaktierungslöcher direkt auf einem Teil der Durch gangslöcher ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.A method of producing a multilayer printed circuit board having at least the following steps (a) to (e): (a) forming lower interlayer resin insulating layers on both sides of a core substrate; (b) forming through holes extending through the core substrate and the lower interlayer resin insulating layers, and filling a resin filler ( 54 ) into the through holes ( 36 ); (c) forming upper interlayer resin insulating layers respectively on the lower interlayer resin insulating layers; (d) forming conductor layers ( 58 ) for covering the at the through holes ( 36 ) exposed surfaces of the resin filler; and (e) forming through-holes ( 66 ) on the conductor layers ( 58 ) of the through holes ( 36 ) in the upper interlayer resin insulating layers, wherein the via holes are directly formed on a part of the through holes and connected to external connection terminals. Verfahren nach Anspruch 6, wobei der Harzfüllstoff (54) ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.A method according to claim 6, wherein the resin filler ( 54 ) contains an epoxy resin, a curing agent and 10 to 50% of inorganic particles. Verfahren nach Anspruch 6 oder 7, wobei die externen Verbindungsanschlüsse (76), die Durchkontaktierungslöcher (66) auf beiden Seiten des Kernsubstrats (30) und die Durchgangslöcher (36) linear angeordnet und miteinander verbunden sind.Method according to claim 6 or 7, wherein the external connection connections ( 76 ), the via holes ( 66 ) on both sides of the core substrate ( 30 ) and the through holes ( 36 ) are arranged linearly and interconnected. Verfahren nach Anspruch 6, 7 oder 8, wobei die unteren und die oberen Zwischenschicht-Harzisolierschichten ein Harz und Partikel enthalten.The method of claim 6, 7 or 8, wherein the lower and the upper interlayer resin insulating layers are a resin and Contain particles.
DE60027141T 1999-10-26 2000-10-10 PRINTED MULTILAYER PLATE AND MANUFACTURING METHOD FOR PRINTED MULTILAYER PLATE Expired - Lifetime DE60027141T2 (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP30330699A JP2001127435A (en) 1999-10-26 1999-10-26 Multilayer printed wiring board and method of production
JP30330599 1999-10-26
JP30330599A JP4832621B2 (en) 1999-10-26 1999-10-26 Multilayer printed wiring board
JP30330699 1999-10-26
JP30330799 1999-10-26
JP30330799A JP2001127436A (en) 1999-10-26 1999-10-26 Method of production for multilayer printed wiring board
JP2000029988 2000-02-08
JP2000029988A JP2001223466A (en) 2000-02-08 2000-02-08 Manufacturing method of printed-wiring board
PCT/JP2000/007037 WO2001031984A1 (en) 1999-10-26 2000-10-10 Multilayer printed wiring board and method of producing multilayer printed wiring board

Publications (2)

Publication Number Publication Date
DE60027141D1 DE60027141D1 (en) 2006-05-18
DE60027141T2 true DE60027141T2 (en) 2006-12-28

Family

ID=27479844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60027141T Expired - Lifetime DE60027141T2 (en) 1999-10-26 2000-10-10 PRINTED MULTILAYER PLATE AND MANUFACTURING METHOD FOR PRINTED MULTILAYER PLATE

Country Status (8)

Country Link
US (6) US6930258B1 (en)
EP (2) EP1162867B1 (en)
KR (1) KR100833723B1 (en)
CN (2) CN1199536C (en)
DE (1) DE60027141T2 (en)
MY (2) MY129285A (en)
TW (1) TWI252723B (en)
WO (1) WO2001031984A1 (en)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031984A1 (en) 1999-10-26 2001-05-03 Ibiden Co., Ltd. Multilayer printed wiring board and method of producing multilayer printed wiring board
AUPR090300A0 (en) 2000-10-20 2000-11-16 AMC Technologies Pty Limited An electrical lead
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
KR20040053123A (en) * 2001-09-07 2004-06-23 마츠시타 덴끼 산교 가부시키가이샤 Display apparatus and its manufacturing method
EP1915040A3 (en) 2001-09-28 2008-04-30 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
WO2003041271A2 (en) * 2001-11-02 2003-05-15 Fred Bassali Circuit board microwave filters
JP4062907B2 (en) * 2001-11-12 2008-03-19 松下電器産業株式会社 Circuit board and manufacturing method thereof
AUPS226402A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited An ablation catheter
AUPS226502A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited A multi-electrode lead
AU2002952318A0 (en) * 2002-10-29 2002-11-14 Advanced Metal Coatings Pty Limited Production of lesions in a body
EP1439689A1 (en) * 2003-01-15 2004-07-21 Siemens Aktiengesellschaft Mobile telephone with scanning functionality
JP2004282033A (en) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd Wiring board made of resin
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP4198566B2 (en) * 2003-09-29 2008-12-17 新光電気工業株式会社 Manufacturing method of electronic component built-in substrate
CA2545419A1 (en) * 2003-11-25 2005-06-09 Cathrx Ltd A modular catheter
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
US8062284B2 (en) 2004-01-26 2011-11-22 Cathrx Ltd Catheter assembly with an adjustable loop
CN100485913C (en) * 2004-02-24 2009-05-06 揖斐电株式会社 Substrate for mounting semiconductor
US20080319418A1 (en) * 2004-03-30 2008-12-25 Cathrx Pty Ltd Catheter Steering Device
DE102004032706A1 (en) * 2004-07-06 2006-02-02 Epcos Ag Method for producing an electrical component and the component
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US8286338B2 (en) * 2004-08-05 2012-10-16 Cathrx Ltd Process of manufacturing a medical use electrical lead
CN101001660A (en) * 2004-08-05 2007-07-18 导管治疗有限公司 A steerable catheter
JP4079927B2 (en) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 Multilayer substrate and manufacturing method thereof
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
US20070206364A1 (en) * 2006-03-02 2007-09-06 Saint-Gobain Performance Plastics Corporation Methods of forming a flexible circuit board
US20080030030A1 (en) * 2006-08-02 2008-02-07 Taiwan Fu Hsing Industrial Co., Ltd. Door lever and door lever assembly
KR100771467B1 (en) * 2006-10-30 2007-10-30 삼성전기주식회사 Circuit board and method for manufacturing there of
TW200830961A (en) * 2007-01-02 2008-07-16 Unimicron Technology Corp Circuit substrate and surface treatment process thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR100922810B1 (en) * 2007-12-11 2009-10-21 주식회사 잉크테크 A method for fabricating blackened conductive patterns
KR20090067249A (en) * 2007-12-21 2009-06-25 삼성전기주식회사 Printed circuit board and manufacturing method thereof
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
JP2009218545A (en) * 2008-03-12 2009-09-24 Ibiden Co Ltd Multilayer printed wiring board and its manufacturing method
JP5138459B2 (en) * 2008-05-15 2013-02-06 新光電気工業株式会社 Wiring board manufacturing method
US8989837B2 (en) 2009-12-01 2015-03-24 Kyma Medical Technologies Ltd. Methods and systems for determining fluid content of tissue
FR2933975B1 (en) * 2008-07-17 2011-02-18 Servier Lab NOVEL PROCESS FOR THE PREPARATION OF FUNCTIONALIZED BENZOCYCLOBUTENES, AND APPLICATION TO THE SYNTHESIS OF IVABRADINE AND ITS SALTS OF ADDITION TO A PHARMACEUTICALLY ACCEPTABLE ACID
JPWO2010024233A1 (en) 2008-08-27 2012-01-26 日本電気株式会社 Wiring board capable of incorporating functional elements and method for manufacturing the same
JP5715747B2 (en) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Circuit device and manufacturing method thereof
KR101681792B1 (en) * 2008-10-20 2016-12-01 스미토모 베이클리트 컴퍼니 리미티드 Positive photosensitive resin composition for spray coating and method for producing through electrode using same
TWI402173B (en) * 2008-11-17 2013-07-21 Fujitsu Ltd Circuit board and method of manufacturing the same
JP5142967B2 (en) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 Semiconductor device
KR101019706B1 (en) * 2008-12-30 2011-03-07 주식회사 하이닉스반도체 Semiconductor package and method of manufacuring the same
KR101060862B1 (en) 2009-09-14 2011-08-31 삼성전기주식회사 Interposer and manufacturing method thereof
CN102026498B (en) * 2009-09-21 2012-11-28 日月光半导体制造股份有限公司 Method for manufacturing circuit board, circuit board and chip packaging structure
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
EP2506762B1 (en) 2009-12-01 2019-03-06 Kyma Medical Technologies Ltd Locating features in the heart using radio frequency imaging
KR101737478B1 (en) * 2009-12-14 2017-05-19 엘지이노텍 주식회사 Camera module and manufacturing method thereof
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
CN102149255B (en) * 2010-02-04 2013-07-24 日月光半导体制造股份有限公司 Forming method of multiple-lead through hole
CN102947931A (en) * 2010-03-03 2013-02-27 佐治亚技术研究公司 Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
US20130231550A1 (en) 2010-07-21 2013-09-05 Kyma Medical Technologies Ltd. Implantable Radio-Frequency Sensor
JP5592808B2 (en) * 2010-09-15 2014-09-17 日東電工株式会社 Printed circuit board
JP5756515B2 (en) * 2011-04-04 2015-07-29 株式会社村田製作所 Chip component built-in resin multilayer substrate and manufacturing method thereof
JP2013008880A (en) * 2011-06-24 2013-01-10 Fujitsu Ltd Manufacturing method of multilayer circuit board and multilayer circuit board
KR101310256B1 (en) 2011-06-28 2013-09-23 삼성전기주식회사 Electroless plated layers of printed circuit board and method for preparing the same
KR20130007022A (en) * 2011-06-28 2013-01-18 삼성전기주식회사 Printed circuit board and method for preparing the same
WO2013041971A2 (en) * 2011-09-19 2013-03-28 Cima Nanotech Israel Ltd. Process for preparing transparent conductive coatings
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US8895873B2 (en) 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20130089475A (en) * 2012-02-02 2013-08-12 삼성전자주식회사 Circuit board, method for fabricating the same and semiconductor package using the same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US8961550B2 (en) 2012-04-17 2015-02-24 Indian Wells Medical, Inc. Steerable endoluminal punch
JP6003194B2 (en) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 Base substrate, electronic device, and method of manufacturing base substrate
CN102723306B (en) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 Microwave multi-chip packaging structure using silicon through hole and manufacture method thereof
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR20140071561A (en) * 2012-11-27 2014-06-12 삼성전자주식회사 Circuit board and semiconductor package including the same
JP6013960B2 (en) * 2013-03-28 2016-10-25 京セラ株式会社 Wiring board
JP6266907B2 (en) * 2013-07-03 2018-01-24 新光電気工業株式会社 Wiring board and method of manufacturing wiring board
US10680324B2 (en) 2013-10-29 2020-06-09 Zoll Medical Israel Ltd. Antenna systems and devices and methods of manufacture thereof
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
EP4233711A3 (en) 2014-02-05 2023-10-18 Zoll Medical Israel Ltd. Apparatuses for determining blood pressure
JP2015213124A (en) * 2014-05-02 2015-11-26 イビデン株式会社 Package substrate
CN105225976A (en) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 The manufacture method of pad and semiconductor device
JP2016051847A (en) * 2014-09-01 2016-04-11 イビデン株式会社 Printed wiring board, manufacturing method of the same and semiconductor device
US11259715B2 (en) 2014-09-08 2022-03-01 Zoll Medical Israel Ltd. Monitoring and diagnostics systems and methods
SG11201702107RA (en) 2014-09-16 2017-04-27 Amphenol Fci Asia Pte Ltd Hermetically sealed electrical connector assembly
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2016115175A1 (en) 2015-01-12 2016-07-21 KYMA Medical Technologies, Inc. Systems, apparatuses and methods for radio frequency-based attachment sensing
KR101795480B1 (en) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 Substrate for ic package
KR20170002179A (en) * 2015-06-29 2017-01-06 삼성전기주식회사 Printed Circuit Board and Method of the Same
US10134665B2 (en) * 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device
US9780052B2 (en) * 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
US9639734B1 (en) * 2015-11-13 2017-05-02 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay material
US10282585B2 (en) 2015-11-13 2019-05-07 Cypress Semiconductor Corporation Sensor-compatible overlay
US10832029B2 (en) 2015-11-13 2020-11-10 Cypress Semiconductor Corporation Sensor-compatible overlay
CN105744722A (en) * 2016-02-19 2016-07-06 罗嘉妤 PCB for heat dissipation of computer
CN105575938B (en) * 2016-02-26 2018-10-26 中国科学院微电子研究所 Silicon-based adapter plate and preparation method thereof
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
CN110366761B (en) 2017-03-16 2022-04-29 旭化成株式会社 Dispersion, method for producing conductive-patterned structure using same, and conductive-patterned structure
US11328835B2 (en) 2017-03-16 2022-05-10 Asahi Kasei Kabushiki Kaisha Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern
JP7005625B2 (en) * 2017-07-18 2022-01-21 旭化成株式会社 A structure having a conductive pattern region and its manufacturing method, a laminated body and its manufacturing method, and copper wiring.
JP7291078B2 (en) 2017-07-27 2023-06-14 旭化成株式会社 Copper oxide ink and method for producing conductive substrate using the same, product containing coating film and method for producing product using the same, method for producing product with conductive pattern, and product with conductive pattern
KR20190012485A (en) * 2017-07-27 2019-02-11 삼성전기주식회사 Printed circuit board and method of fabricating the same
WO2019030746A1 (en) 2017-08-10 2019-02-14 Zoll Medical Israel Ltd. Systems, devices and methods for physiological monitoring of patients
CN109673112B (en) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 Flexible circuit board and manufacturing method thereof
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
US11523518B2 (en) * 2017-11-28 2022-12-06 Sumitomo Electric Printed Circuits, Inc. Method of making flexible printed circuit board and flexible printed circuit board
JP7089453B2 (en) * 2018-10-10 2022-06-22 新光電気工業株式会社 Wiring board and its manufacturing method
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113035834B (en) * 2021-05-28 2021-07-30 浙江集迈科微电子有限公司 Adapter plate and preparation method thereof

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US557844A (en) * 1896-04-07 maloney
US4496475A (en) 1980-09-15 1985-01-29 Potters Industries, Inc. Conductive paste, electroconductive body and fabrication of same
JPS6366993A (en) * 1986-09-08 1988-03-25 日本電気株式会社 Multilayer interconnection board
JP2570866B2 (en) 1989-08-29 1997-01-16 日本電気株式会社 Pattern normalizer
JPH0651010Y2 (en) 1989-12-22 1994-12-21 富士通株式会社 Printed wiring board structure
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
JPH06283847A (en) * 1993-03-29 1994-10-07 Hitachi Chem Co Ltd Printed wiring board
JPH07283538A (en) 1994-04-14 1995-10-27 Ibiden Co Ltd Manufacture of multilayered printed wiring board
JPH07283539A (en) 1994-04-14 1995-10-27 Sony Corp Build-up multilayered printed wiring board
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5557884A (en) * 1994-07-27 1996-09-24 Deppe; Gregory Spraying and level control for aero-hydroponic system
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
EP0743812B1 (en) 1994-12-01 2008-06-11 Ibiden Co, Ltd. Multilayer printed wiring board and process for producing the same
JP3101197B2 (en) 1994-12-01 2000-10-23 イビデン株式会社 Multilayer printed wiring board and method of manufacturing the same
TW323432B (en) 1995-04-28 1997-12-21 Victor Company Of Japan
US5890460A (en) * 1995-05-08 1999-04-06 Ball; Ronald C. Electrical generator set
US6195883B1 (en) 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
AUPN416395A0 (en) * 1995-07-14 1995-08-03 Matchplay Ltd Ball hitting sports implement and/or sports balls
JP3084352B2 (en) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 Insulating resin composition for copper foil lamination type build-up and method for producing multilayer printed wiring board using the same
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3172456B2 (en) 1995-10-23 2001-06-04 イビデン株式会社 Printed wiring board
CN1090891C (en) * 1995-10-23 2002-09-11 揖斐电株式会社 Resin filler and multi-layer printed wiring board
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH09148748A (en) 1995-11-20 1997-06-06 Taiyo Ink Mfg Ltd Multilayer printed wiring board, manufacture thereof and composite for forming resin insulating layer to be used therefor
JP3266778B2 (en) 1995-11-30 2002-03-18 シャープ株式会社 Method of manufacturing multilayer flexible rigid printed wiring board
JP3229923B2 (en) * 1996-03-01 2001-11-19 イビデン株式会社 Multilayer printed wiring board and method of manufacturing the same
JPH09260849A (en) 1996-03-19 1997-10-03 Matsushita Electric Works Ltd Inner layer circuit board manufacturing method and multilayered printed wiring board manufacturing method
JP3580638B2 (en) 1996-05-29 2004-10-27 京セラ株式会社 Wiring board and method of manufacturing the same
JPH09331152A (en) * 1996-06-11 1997-12-22 Tokuyama Corp Manufacture of circuit board
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3050807B2 (en) 1996-06-19 2000-06-12 イビデン株式会社 Multilayer printed wiring board
JP3050812B2 (en) 1996-08-05 2000-06-12 イビデン株式会社 Multilayer printed wiring board
JPH10107449A (en) 1996-09-27 1998-04-24 Ibiden Co Ltd Method for manufacturing multi-layer printed wiring board
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
SG73469A1 (en) 1996-11-20 2000-06-20 Ibiden Co Ltd Solder resist composition and printed circuit boards
JPH10200265A (en) 1997-01-06 1998-07-31 Ibiden Co Ltd Multilayer printed wiring board
JPH10261868A (en) 1997-03-19 1998-09-29 Nec Toyama Ltd Manufacture of multilayer printed wiring board
US5827804A (en) * 1997-04-04 1998-10-27 Harris; Phillip C. Borate cross-linked well treating fluids and methods
JPH10322024A (en) 1997-05-16 1998-12-04 Hitachi Ltd Built-up multilayered printed wiring board having nonthrough via hole, and its manufacture
JPH10334499A (en) 1997-05-29 1998-12-18 Nec Gumma Ltd Optical pickup device
JPH1140949A (en) 1997-07-23 1999-02-12 Hitachi Aic Inc Multilayered wiring board and mounting structure of surface mounting components with surface
JPH1187930A (en) * 1997-09-11 1999-03-30 Hitachi Aic Inc Manufacture of multilayered printed circuit board
JP3564981B2 (en) 1997-10-14 2004-09-15 イビデン株式会社 Multilayer printed wiring board and method of manufacturing the same
JP3408417B2 (en) * 1998-03-17 2003-05-19 イビデン株式会社 Resin composition for filling through holes and multilayer printed wiring board
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3415430B2 (en) 1997-11-11 2003-06-09 日本特殊陶業株式会社 Filler for printed wiring board and printed wiring board using the same
JPH11177237A (en) 1997-12-16 1999-07-02 Hitachi Chem Co Ltd Build-up multilayer printed wiring board and manufacture thereof
JPH11204944A (en) 1998-01-12 1999-07-30 Hitachi Chem Co Ltd Manufacture of multilayer printed wiring board
JPH11214846A (en) 1998-01-28 1999-08-06 Ibiden Co Ltd Multilayer printed wiring board
JP4082776B2 (en) * 1998-03-09 2008-04-30 イビデン株式会社 Method for manufacturing printed wiring board
JPH11266079A (en) * 1998-03-18 1999-09-28 Hitachi Ltd Buildup multilayer wiring board and manufacture thereof
JP3421240B2 (en) 1998-03-26 2003-06-30 イビデン株式会社 Manufacturing method of multilayer printed wiring board
JP2000165046A (en) 1998-09-24 2000-06-16 Ibiden Co Ltd Multilayer built-up wiring board
JP2000101245A (en) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd Multilayer resin wiring board and its manufacture
JP2000244129A (en) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd Wiring board, core board, and their manufacture
JP4442832B2 (en) 1999-04-13 2010-03-31 イビデン株式会社 Multilayer printed wiring board
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
WO2001031984A1 (en) 1999-10-26 2001-05-03 Ibiden Co., Ltd. Multilayer printed wiring board and method of producing multilayer printed wiring board
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Also Published As

Publication number Publication date
US20120067633A1 (en) 2012-03-22
US20080283282A1 (en) 2008-11-20
WO2001031984A1 (en) 2001-05-03
EP1162867A4 (en) 2004-03-24
CN100521868C (en) 2009-07-29
US20050189136A1 (en) 2005-09-01
DE60027141D1 (en) 2006-05-18
KR20010089702A (en) 2001-10-08
CN1652662A (en) 2005-08-10
EP1672970A3 (en) 2007-08-01
EP1672970B1 (en) 2011-06-08
CN1327710A (en) 2001-12-19
MY148600A (en) 2013-05-15
KR100833723B1 (en) 2008-05-29
CN1199536C (en) 2005-04-27
EP1162867A1 (en) 2001-12-12
US6930258B1 (en) 2005-08-16
US8106310B2 (en) 2012-01-31
EP1162867B1 (en) 2006-04-05
US20100006328A1 (en) 2010-01-14
US7999194B2 (en) 2011-08-16
US7178234B2 (en) 2007-02-20
US20060191708A1 (en) 2006-08-31
TWI252723B (en) 2006-04-01
MY129285A (en) 2007-03-30
US7795542B2 (en) 2010-09-14
EP1672970A2 (en) 2006-06-21
US8822839B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
DE60027141T2 (en) PRINTED MULTILAYER PLATE AND MANUFACTURING METHOD FOR PRINTED MULTILAYER PLATE
DE60031680T2 (en) MULTILAYER, PRINTED PCB AND MANUFACTURING METHOD FOR A MULTILAYER, PRINTED PCB
DE69938182T2 (en) MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
DE60031949T2 (en) Printed circuit board and its manufacture
DE69936235T2 (en) Multilayer printed circuit board with filled contact holes
DE69837110T2 (en) MULTILAYER CONDUCTOR PLATE
DE69936319T2 (en) CONDUCTIVE CONNECTING PIN AND MODULE PLATE
DE69934981T2 (en) PRINTED PCB AND METHOD OF MANUFACTURE
DE69636010T2 (en) PRINTED CIRCUIT BOARD AND METHOD FOR THE PRODUCTION THEREOF
DE69931272T2 (en) PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF
DE60128656T2 (en) MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
DE60215518T2 (en) WIRING MODULE WITH REDUCED SUPPLY DISTRIBUTION IMPEDANCE
DE69811908T2 (en) ELECTRICAL PLATING, BASIC COMPOSITION FOR PRODUCING ELECTRIC PLATING, AND CIRCUIT BOARD
DE69930970T2 (en) MULTILAYER PRINTED PCB AND ITS MANUFACTURING METHOD
DE69933480T2 (en) MULTILAYER CONDUCTOR PLATE
DE3006117C2 (en) Process for the production of printed circuit boards with at least two conductor additions
JP4094143B2 (en) Manufacturing method of multilayer printed wiring board
JP4748889B2 (en) Manufacturing method of multilayer printed wiring board
DE60031948T2 (en) CONDUCTOR PLATE, METHOD FOR THE PRODUCTION THEREOF, AND CONDENSER FOR INTEGRATING IN THE PCB
DE60132306T2 (en) Unpaired multilayer printed circuit board for enabling higher wiring density and methods of making same
DE69934832T2 (en) Multilayer printed circuit board and its manufacturing process

Legal Events

Date Code Title Description
8364 No opposition during term of opposition