DE4342082C2 - Steuerschaltung zum Erzeugen von Schaltsignalen für Leistungstranistoren - Google Patents

Description

Die vorliegende Erfindung betrifft eine Steuerschaltung zum Er­ zeugen von Schaltsignalen für Leistungstransistoren. Insbesonde­ re betrifft die vorliegende Erfindung eine Steuerschaltung für Leistungstransistoren, wie IGBTs.

Fig. 17 ist ein Schaltbild einer Steuerschaltung für Leistungs­ transistoren mit einer Halb-Brückenschaltung, die auf der Offen­ barung aus Nikkei Electronics, No. 456, 19. September 1988, S. 213-224 in den Fig. 1 und 2 auf den Seiten 217, 218 ba­ siert. Wie in Fig. 17 gezeigt, sind Transistoren Q1 und Q2, die Leistungstransistoren wie IGBTs darstellen, zwischen Hauptspan­ nungsquellen P und N in Form einer Totem-Pole-Anordnung verbun­ den, und Freilaufdioden D1 und D2 sind antiparallel zu den Tran­ sistoren Q1 bzw. Q2 verbunden. Eine induktive Last 1 ist mit ei­ nem Verbindungspunkt U des Emitters des Transistors Q1 und des Kollektors des Transistors Q2 verbunden.

Die Transistoren Q1 und Q2 werden mit verschiedenen Versorgungs­ spannungen VH bzw. VL gesteuert. Die Versorgungsspannung VL, die auf dem Emitterpotential (Masse bzw. Erdpegel) des Transistors Q2 basiert, wird von der positiven Elektrode einer Spannungsver­ sorgung VLS angelegt, die eine auf Masse gelegte (geerdete) ne­ gative Elektrode aufweist.

Die Versorgungsspannung VH, die auf dem Emitterpotential des Transistors Q1 basiert, wird von der positiven Elektrode eines Kondensators CP angelegt, dessen negative Elektrode mit dem Emitter des Transistors Q1 verbunden ist. Die positive Elektrode des Kondensators CP ist mit der Kathode einer Diode DP verbun­ den, und die negative Elektrode ist mit dem Emitter des Transistors Q1 verbun­ den. Die von der Spannungsversorgung VLS zum Kondensator CP über die Diode DP geleitete elektrische Ladung wird als Versorgungsspannung VH benutzt.

Die Anode der Diode DP ist mit der positiven Elektrode der Ver­ sorgungsspannung VLS verbunden. In der Zeichnung bedeutet das Symbol ∇ eine Verbindung mit dem Emitter des Transistors Q1.

Die Versorgungsspannung VH zum Treiben des oberen Transistors Q1 und die Versorgungsspannung VL zum Treiben des unteren Transistors Q2 wer­ den über die einzelne Versorgungsspannung VLS bereitgestellt.

Ein Eingangssignal V_IN1 wird durch eine Flankentrigger-Impulsgene­ ratorschaltung PG1 empfangen, und ein Eingangssignal V_IN2 wird durch eine Steuerschaltung 2 empfangen. Die Eingangssignale V_IN1 und V_IN2 basieren auf der Versorgungsspannung VL.

Die Flankentrigger-Impulsgeneratorschaltung PG1 gibt als Reaktion auf das Eingangssignal V_IN1 Einschaltimpulse an eine Pegelschiebe­ schaltung L_ON aus, für einen Einschaltbetrieb während solcher Zeitintervalle, zum Einschalten des Transistors Q1 (H-Pegel-An­ stiegszeitpunkte des Eingangssignals V_IN1), und gibt ebenfalls Aus­ schaltimpulse an eine Pegelschiebeschaltung L_OFF aus, für einen Ausschaltbetrieb während solcher Zeitintervalle, zum Ausschalten des Transistors Q1 (L-Pegel-Abfallzeitpunkte des Eingangssignals V_IN1).

Die Pegelschiebeschaltung L_ON verschiebt den Pegel der Einschalt­ impulse auf der Basis der Versorgungsspannung VL in ein Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben des Signals an einen Setzeingang S1 eines Flip-Flops FF1. Entsprechend ver­ schiebt die Pegelschiebeschaltung L_OFF den Pegel der Ausschaltim­ pulse auf der Basis der Versorgungsspannung VL zu einem Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben des Signals zu einem ersten Eingang eines ODER(OR)-Gatters G1.

Eine Versorgungsspannungs-Abfallschutzschaltung UV1 über­ wacht die Versorgungsspannung VH und gibt ein Versorgungsspannungs-Abfallerkennungssignal SM an einen zweiten Eingang des ODER-Gatters G1 aus, wobei das Versorgungsspannungs-Abfallerkennungssignal SM auf H steht, wenn die Versorgungsspannung VH auf unnormale Weise abfällt, und in anderen Fällen L ist.

Ein Stromsensor CS1 konvertiert einen Strom, der in eine Lese­ elektrode (sense electrode) des Transistors Q1 fließt und gibt eine Lesespannung VS aus, die an den positiven Eingang einer Überstrom-Schutzschaltung OC1 angelegt wird, die einen Komparator aufweist. Die Überstrom-Schutzschaltung OC1 weist einen negativen Eingang auf, der eine Referenzspannung VR empfängt, und gibt ein Überstrom-Erkennungssignal SO an einen dritten Eingang des ODER- Gatters G1 aus.

Das Flip-Flop FF1 weist einen Reseteingang R1 auf, der das Ausgangs­ signal des ODER-Gatters G1 empfängt, sowie einen Q-Ausgang Q01, der mit dem Eingang eines Treibers DR1 verbunden ist. Der Ausgang des Treibers DR1 wird an das Gatter des Transistors Q1 angelegt.

Eine Ausgabespannungs-Erkennungsschaltung VM ist ebenfalls mit dem Verbindungspunkt U verbunden. Die Ausgabespannungs-Erken­ nungsschaltung VM überwacht und vergleicht eine Spannung VU am Verbindungspunkt U mit einem vorbestimmten Potential und gibt ein Potentialvergleichssignal SC von "H"/"L"-Pegel aus, an eine Ab­ normalitäts-Erkennungsschaltung FS.

Die Abnormalitäts-Erkennungsschaltung FS empfängt das Potential­ vergleichssignal SC und das Eingangssignal V_IN1 zum Ausgeben eines Abnormalitätssignals FO, das anzeigt, ob der Transistors Q1 als Reaktion auf die empfangenen Signale abnormal (unnormal) ist.

Die Steuerschaltung 2 führt die Treibersteuerung als Ein-Aus- Steuerung des Transistors Q2 durch, als Reaktion auf das Eingangs­ signal V_IN2. Ein Bereich 31, der in Fig. 17 mit der gepunkteten Linie umschlossen ist, ist die Steuerschaltung für Leistungstransi­ storen (Transistoren Q1 und Q2).

Wenn bei einer derartigen Anordnung das Eingangssignal V_IN1 das Einschalten anzeigt, wird die Versorgungsspannung VH mit Pegel "H" an den Setzeingang S1 des Flip-Flops FF1 angelegt, über die Flan­ kentrigger-Impulsgeneratorschaltung P1 und die Pegelschiebeschal­ tung L_ON.

Als Ergebnis geht der Q-Ausgang Q01 des Flip-Flops FF1 auf "H", was an das Gate des Transistors Q1 über den Treiber DR1 angelegt wird. Der Transistors Q1 tritt dann in den Ein-Zustand ein.

Wenn andrerseits das Eingangssignal V_IN1 das Ausschalten anzeigt, wird die Versorgungsspannung VH auf Pegel "H" an den Reseteingang R1 des Flip-Flops FF1 über die Flankentrigger-Impulsgeneratorschal­ tung PG1, die Pegelschiebeschaltung L_OFF und das ODER-Gatter G1 angelegt.

Als Ergebnis geht der Q-Ausgang Q01 des Flip-Flops FF1 auf "L", was an das Gate des Transistors Q1 über den Treiber DR1 angelegt wird. Der Transistors Q1 tritt dann in den Aus-Zustand ein.

Wenn der Transistor Q1 in einem Überstrom-Versorgungszustand ist und die Lesespannung VS die Referenzspannung VR übersteigt, geht das Überstrom-Erkennungssignal SO der Überstrom-Schutzschaltung OC1 hoch, was an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt wird.

Als Ergebnis fällt der Q-Ausgang Q01 des Flip-Flops FF1 ab, was an das Gate des Transistors Q1 über den Treiber DR1 angelegt wird. Der Transistor tritt dann in den Aus-Zustand ein und wird aus dem Überstrom-Versorgungszustand gelöst.

Wenn die Versorgungsspannung VH abnormal abfällt, geht das Versorgungsspan­ nungsabfall-Erkennungssignal SM hoch, was an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt wird.

Als Ergebnis wird der Q-Ausgang Q01 des Flip-Flops FF1 niedrig, was an das Gate des Transistors Q1 über den Treiber DR1 angelegt wird. Der Transistor Q1 tritt dann in den Aus-Zustand ein.

Wenn der Transistor Q1 in einem Überstrom-Versorgungszustand ist und die Lesespannung VS die Referenzspannung VR übersteigt, geht das Überstrom-Erkennungssignal SO der Überstrom-Schutzschaltung OC1 hoch, was an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt wird.

Als Ergebnis fällt der Q-Ausgang Q01 des Flip-Flops FF1 ab, was an das Gate des Transistors Q1 über den Treiber DR1 angelegt wird. Der Transistor tritt dann in den Aus-Zustand ein und wird aus dem Überstrom-Versorgungszustand gelöst.

Wenn die Versorgungsspannung VH abnormal abfällt, steigt das Steuer­ spannungsabfall-Erkennungssignal an, was an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt wird.

Als Ergebnis wird der Q-Ausgang Q01 des Flip-Flops FF1 niedrig (L), was an das Gate des Transistors Q1 über den Treiber DR1 an­ gelegt wird. Der Transistor tritt dann in den Aus-Zustand ein. Das Laden des Kondensators CP beginnt erneut, und die Versorgungsspan­ nung VH kehrt zum normalen Pegel zurück.

Im Auszustand des Transistors Q1 fällt die Spannung VU am Verbin­ dungspunkt U ab. Wenn die Spannung VU auf einen Pegel niedriger als das vorbestimmte Potential der Ausgangsspannungs-Erkennungs­ schaltung VM abfällt, wechselt das Potentialvergleichssignal SC auf "L". Wenn das Eingangssignal V_IN1 den Ein-Zustand zu diesem Zeitpunkt anzeigt, entscheidet die Abnormalitäts-Erkennungsschal­ tung FS, daß der Überstrom-Versorgungszustand des Transistors Q1 oder der abnormale Abfall der Versorgungsspannung VH den Transistor zum Ausschalten gezwungen hat und gibt das Abnormalitätssignal FO zum Anzeigen von Abnormalitäten aus.

Fig. 18, die auf der Offenbarung aus Nikkei Electronics, No. 456, 19. September 1988, S. 213-224 in der Fig. 7(a) auf Seite 224 basiert, zeigt die Steuerschaltung für Leistungstransistoren aus Fig. 17, die einen Dreiphasenmotor treibt. Wie in Fig. 18 gezeigt, sind die Transistoren Q1, Q2, die Leistungstransistoren sind, Transistoren Q3, Q4, und Transisto­ ren Q5, Q6 Totem-Pole-ähnlich miteinander verbunden, und sind eine Drei-Phasenbrücke, die zwischen den Versorgungsspannungen P und N ver­ bunden ist. Eingangsanschlüsse eine Motors M sind mit Verbindungspunkten U, V bzw. W der Transistoren verbunden.

Freilaufdioden (Flywheel) D1 bis D6 sind antiparallel zu den Transistoren Q1 bis Q6 verbunden. Ausgänge von Steuerschaltungen 31 bis 33 zum Durchführen von Steueroperationen wie Treiben oder Schützen von IGBTs werden an die Gates der Transistoren Q1 bis Q6 angelegt. Die Steuerschaltungen 31 bis 33 schalten die Transisto­ ren Q1 bis Q6 als Reaktion auf Steuersignale S10 bis S30 aus ei­ ner Steuerschaltung 40 ein und aus, wobei die Schaltung 40 einen Mikrocomputer oder dergleichen aufweist und den Betrieb des Mo­ tors M steuert.

Die Elemente der Fig. 18 stehen in der folgenden Beziehung mit denen der Fig. 17. Die Elemente Q1, Q2, D1 und D2 sowie die Steuerschaltung 31 aus Fig. 18 entsprechen denen der Fig. 17. Der Motor M der Fig. 18 ist der induktiven Last 1 aus Fig. 17 äquivalent. Das Steuersignal S20 aus Fig. 18 ist den Eingangssi­ gnalen V_IN1 und V_IN2 aus Fig. 17 äquivalent. Es ist eine übliche Praxis, die Steuerschaltungen 31 bis 33 zu integrieren.

Die bekannte Steuerschaltung für Leistungstransistoren mit Halb-Brückenverbindung mit der oben beschriebenen An­ ordnung erkennt die Abnormalitäten der Leistungselemente durch Überwachen des Potentials VU am Verbindungspunkt U. Dies führt zu dem Problem, daß es unmöglich ist, zu bestimmen, ob die durch das Abnormalitätssignal FO bezeichneten Abnormalitäten aus dem Über­ strom-Versorgungszustand des Transistors Q1 resultieren, oder dem abnormalen Abfallen der Versorgungsspannung VH.

Der Kondensator CP legt die Versorgungsspannung VH an den Transistor Q1 an.

In der Zeit, in der der Transistor Q1 eingeschaltet ist und das Potential VU am Verbindungspunkt U hoch ist, entlädt sich der Kondensator CP, was zum Abfallen der Versorgungsspannung VH mit der Zeit führt.

Daher entstand ein Bedürfnis, die nominelle (rechnerische) Strom­ fähigkeit (Stromtreiberwirkung) und maximale Ein-Zeit des Transi­ stors Q1 zu beschränken (limitieren). Diese Beschränkung ist da­ hingehend nachteilig, daß das Eingangssignal V_IN1 so gesetzt werden muß, daß der Kondensator CP periodisch geladen wird, unter Be­ rücksichtigung der abfallenden Versorgungsspannung VH.

Aus der JP 3-270 677 A ist eine Steuerschaltung bekannt, die mit einem Leistungstransistor verbunden ist, zum Anlegen eines Steuersignals an eine Steuerelektrode des Leistungstransistors als Reaktion auf ein Eingangssignal, wobei das Steuersignal das Ein- und Ausschalten des Leistungstransistors steuert, eine Ver­ sorgungsspannung zum Treiben des Leistungstransistors von einem Kondensator, der zwischen eine Hauptelektrode des Leistungstran­ sistors und eine Versorgungsspannungsquelle mittels einer Bau­ elementgruppe geschaltet ist, ausgegeben wird, der Leistungs­ transistor zum Anschalten als Reaktion auf einen ersten Pegel eines Steuersignals ein- und als Reaktion auf einen zweiten Pegel des Steuersignals ausschaltet, und die Steuerschaltung aufweist:
eine Steuersignalerzeugungsvorrichtung zum Erzeugen des Steuer­ signals, das das Ein- und Ausschalten des Leistungstransistors steuert.

Es ist daher eine Aufgabe der Erfindung, eine Steuerschaltung für Leistungstransistoren zu schaffen, die die Notwendigkeit zum sorgfältigen Bestimmen der Ein-Aus-Steuerzeitpunkte eines Ein­ gangssignals überwindet. Ferner ist es Aufgabe der Erfindung, korrekt zu erkennen, welche Abnormalität beim Steuern des Lei­ stungstransistors bewirkt wurde.

Die Aufgabe wird durch die Steuerschaltung nach dem Patentan­ spruch 1 oder 6 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen ange­ geben.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen

Fig. 1 ein Schaltbild einer Steuerschaltung für Lei­ stungstransistoren gemäß einer ersten Ausfüh­ rungsform;

Fig. 2 ein Zeitablaufdiagramm mit dem Betrieb der Steuerschaltung der ersten Ausführungsform;

Fig. 3 ein Schaltbild der Steuerschaltung für Lei­ stungstransistoren gemäß einer zweiten Ausfüh­ rungsform;

Fig. 4 ein Zeitablaufdiagramm mit dem Betrieb der Steuerschaltung der zweiten und einer dritten bevorzugten Ausführungsform;

Fig. 5 ein Schaltbild der Steuerschaltung für Lei­ stungstransistoren gemäß der dritten Ausführungs­ form;

Fig. 6 bis 11 Schaltbilder einer ersten bis sechsten Pegel­ schiebeschaltung;

Fig. 12 und 13 Schaltbilder einer ersten bzw. zweiten Aus­ gangsspannungs-Erkennungsschaltung;

Fig. 14 ein Schaltbild einer Ausgabestrom-Richtungs­ erkennungsschaltung;

Fig. 15 ein Schaltbild zum Verdeutlichen des Betriebs der Ausgabestrom-Richtungserkennungsschal­ tung;

Fig. 16 ein Schaltbild einer siebten Pegelschiebe­ schaltung;

Fig. 17 ein Schaltbild einer bekann­ ten Steuerschaltung für Leistungstransistoren und

Fig. 18 ein Schaltbild mit dem praktischen Einsatz der Steuerschaltung für Leistungstransistoren

Erste bevorzugte Ausführungsform

Fig. 1 ist ein Schaltbild einer Steuerschaltung für Leistungstransistoren gemäß einer ersten bevorzugten Ausführungsform der Erfindung. Wie in Fig. 1 gezeigt, sind die Transistoren Q1 und Q2, die Leistungstransistoren wie IGBTs darstellen, zwischen Hauptspannungsquellen P und N in Form einer Totem-Pole-Anordnung verbunden, und Freilaufdioden (fly-wheel-diodes) D1 und D2 sind antipar­ allel zu den Transistoren Q1 bzw. Q2 verbunden. Eine induktive Last 1 ist mit einem Verbindungspunkt U des Emitters des Transistors Q1 und des Kollektors des Transistors Q2 verbunden.

Die Transistoren Q1 und Q2 werden durch verschiedene Versorgungsspan­ nungen VH bzw. VL betrieben. Die Versorgungsspannung VL, die auf dem Emitterpotential (Masse bzw. Erdpegel) des Transistors Q2 basiert, wird von der positiven Elek­ trode einer Spannungsquelle VLS mit einer auf Masse gelegten (geerde­ ten) negativen Elektrode angelegt.

Die Versorgungsspannung VH, die auf dem Emitterpotential des Transi­ stors Q1 basiert, wird von der positiven Elektrode eines Konden­ sators CP angelegt, dessen negative Elektrode mit dem Emitter des Transistors Q1 verbunden ist. Die elektrische Ladung wird von der Spannungsquelle VLS an den Kondensator CP über die Diode DP ange­ legt und als Versorgungsspannung VH benutzt.

Die Anode der Diode DP ist mit der positiven Elektrode der Ver­ sorgungsspannungsquelle VLS verbunden. In den folgenden Figuren zeigt das Symbol ∇ eine Verbindung mit dem Emitter des Transi­ stors Q1.

Die Versorgungsspannung VH zum Treiben des oberen Transistors Q1 und die Versorgungsspannung VL zum Treiben des unteren Transistors Q2 wer­ den über die einzige Versorgungsspannungsquelle VLS angelegt.

Ein Eingangssignal V_IN1 aus einem ersten externen Eingabeanschluß P10 wird durch eine Flankentrigger-Impulsgeneratorschaltung PG1 empfangen, und ein Eingangssignal V_IN2 aus einem zweiten externen Eingabeanschluß P20 wird von einer Steuerschaltung 2 empfangen. Die Eingangssignale V_IN1 und V_IN2 basieren auf der Versorgungsspannung VL.

Die Flankentrigger-Impulsgeneratorschaltung PG1 gibt als Reaktion auf das Eingangssignal V_IN1 Einschaltimpulse an eine Pegelschiebe­ schaltung L_ON aus, zum Einschalten des Betriebs während solcher Zeitintervalle zum Einschalten des Transistors Q1 (H-Pegel-An­ stiegszeitpunkte des Eingangssignal V_IN1), und gibt Auschaltimpul­ se an eine Pegelschiebeschaltung L_OFF für eine Ausschaltoperation während solcher Zeitintervalle aus, zum Ausschalten des Transi­ stors Q1 (L-Pegel-Abfallszeitpunkte des Eingangssignals V_IN1).

Die Pegelschiebeschaltung L_ON verschiebt den Pegel der Einschalt­ impulse auf der Basis der Versorgungsspannung VL zu einem Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben des Signals an einen Setzeingang S1 eines Flip-Flops FF1. Entsprechend schiebt die Pegelschiebeschaltung L_OFF den Pegel der Ausschaltimpulse auf der Basis der Versorgungsspannung VL zu einem Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben des Signals an einen er­ sten Ausgang eines ODER-Gatters G1.

Eine Steuerversorgungsspannungs-Abfallschutzschaltung UV1 über­ wacht die Versorgungsspannung VH und gibt ein Spannungsabfallserken­ nungssignal SM an einen zweiten Eingang des ODER-Gatter G1 aus, wobei das Spannungsabfallserkennungssignal SM auf "H" steht, wenn die Versorgungsspannung VH abnormal abfällt, während sie sonst in an­ deren Fällen auf "L" steht.

Das Spannungsabfalls-Erkennungssignal SM der Versorgungs­ spannungs-Abfallschutzschaltung UV1 wird ebenfalls an eine Pegel­ schiebeschaltung L_UV ausgegeben. Die Pegelschiebeschaltung L_UV verschiebt den Pegel der Versorgungsspannungsabfalls-Erkennungsschal­ tung SM zu einem Versorgungsspannungsabfalls-Erkennungssignal SM', auf der Basis der Versorgungsspannung VL, zum Ausgeben des Versorgungsspan­ nungsabfalls-Erkennungssignals SM' an eine UV-Abnormalitäts-Er­ kennungsschaltung 3.

Wie UV-Abnormalitäts-Erkennungsschaltung 3 empfängt das Eingangs­ signal VIN1 und das Spannungsabfalls-Erkennungssignal SM' und gibt ein Versorgungsspannungs-Abnormalabfallssignal FOUV aus, das eine Abnormalität/Normalität von einem zweiten externen Ausgabean­ schluß P4 anzeigt, als Reaktion auf das Eingangssignal V_IN1 und das Spannungsabfalls-Erkennungssignal SM'.

Die UV-Abnormalitäts-Erkennungsschaltung 3 gibt die Einschaltim­ pulse an die Pegelschiebeschaltung L_ON über ein ODER-Gatter G2 aus, nachdem eine kurze Verzögerungszeit abgelaufen ist, wenn das Versorgungsspannungs-Abnormalabfallssignal FOUV die Abnormalität an­ zeigt.

Ein Stromsensor CS1 konvertiert einen in einer Lese-Elektrode des Transistors Q1 fließenden Strom in eine Lesespannung VS, die an den positiven Eingang einer Überstrom-Schutzschaltung OC1 ange­ legt wird, die einen Komparator aufweist.

Die Überstromschutzschaltung OC1 weist einen negativen Eingang auf, der eine Referenzspannung VR empfängt, und gibt ein Überstromerkennungssignal SO an einen dritten Eingang des ODER- Gatters G1 aus.

Das Überstromerkennungssignal SO der Überstromschutzschaltung OC1 wird auch zu einer Pegelschiebeschaltung L_OC ausgegeben. Die Pe­ gelschiebeschaltung L_OC verschiebt den Pegel des Überstrom-Erken­ nungssignals SO zu einem Überstrom-Erkennungssignal SO' auf der Basis der Versorgungsspannung VL, zum Ausgeben des Überstrom-Erken­ nungssignal SO' an eine OC-Abnormalitäts-Erkennungsschaltung 4.

Die OC-Abnormalitäts-Erkennungsschaltung 4 gibt ein Überstrom- Abnormalitätssignal FOOC, das eine Abnormalität/Normalität von einem ersten externen Ausgabeanschluß P3 anzeigt, als Reaktion auf den "H"/"L"-Pegel des Überstromerkennungssignals SO' aus.

Das Flip-Flop FF1 weist einen Reseteingang R1 auf, der den Aus­ gang des ODER-Gatters G1 empfängt, sowie einen Q-Ausgang Q01, der mit dem Eingang eines Treibers DR1 verbunden ist. Der Ausgang des Treibers DR1 wird an das Gate des Transistors Q1 angelegt.

Die Steuerschaltung 2 führt eine Treibersteuerung durch Ein/Aus­ schaltsteuerung des Transistors Q2 durch, als Reaktion auf das Eingangssignal V_IN2, das von dem zweiten externen Eingabeanschluß P20 eingegeben wird. Ein Bereich 51, der in Fig. 1 von der ge­ strichelten Linie umrandet ist, stellt die Steuerschaltung für Leistungstransistoren (Transistoren Q1 und Q2) dar.

Fig. 2 ist ein Zeitablaufdiagramm mit dem Betrieb der Steuer­ schaltung der ersten bevorzugten Ausführungsform. Der Betrieb der ersten bevorzugten Ausführungsform wird nachfolgend unter Bezug auf Fig. 2 beschrieben.

Wenn das Eingangssignal V_IN1 auf "H"-Pegel ansteigt, zum Anzeigen des Einschaltens, wird ein Einschaltimpuls S_ON über die Flanken­ trigger-Impulsgeneratorschaltung PG1 und die Pegelschiebeschal­ tung L_ON erzeugt, und die Versorgungsspannung VH auf Pegel "H" wird an den Setzeingang S1 des Flip-Flops FF1 angelegt. Dann steigt die Gatespannung V_GE des Transistors Q1 an, und der Transistor Q1 schaltet ein.

Wenn das Eingangssignal V_IN1 auf "L"-Pegel abfällt, zum Anzeigen des Ausschaltens, wird ein Ausschaltimpuls S_OFF über die Flanken­ trigger-Impulsgeneratorschaltung PG1 und die Pegelschiebeschal­ tung L_OFF erzeugt, und die Versorgungsspannung VH auf Pegel "H" wird an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt. Dann fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus.

Wenn ein Entladephänomen des Kondensators CP das abnormale Abfal­ len der Versorgungsspannung VH zu einem Zeitpunkt t1 bewirkt, steigt das Versorgungsspannungsabfallerkennungssignal SM an, welches an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 ange­ legt wird. Dann fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus. Folglich beginnt das Laden des Transistors CP von neuem, so daß die Versorgungsspannung VH auf den Normalpegel schnell zurückkehrt.

Beim Empfangen des Spannungsabfallserkennungssignals SM' auf "H"- Pegel, gibt die UV-Abnormalitäts-Erkennungsschaltung 3 das Versorgungsspannungs-Abnormalabfallssignal FOUV auf "L"-Pegel aus, welches die Abnormalität anzeigt.

Wenn das Eingangssignal V_IN1 den Ein-Zustand ("H") des Transistors Q1 zu einem Zeitpunkt t2 anzeigt, der um eine kurze Verzögerungs­ zeit Δt12 später als der Zeitpunkt t1 liegt, wird der Einschalt­ impuls an die Pegelschiebeschaltung L_ON über das ODER-Gatter G2 angelegt, und die Pegelschiebeschaltung L_ON gewinnt die Einschalt­ impulse S_ON wieder, wodurch der Transistor Q1 schnell in den Ein- Zustand zurückgeführt wird. Die kurze Verzögerungszeit Δt12 wird so eingestellt, daß sie eine hinreichende Zeitperiode zum Beenden des Ladens (Refresh) des Kondensators CP darstellt, welches beim Ausschalten des Transistors Q1 beginnt, bis zum Zurückkehren der Versorgungsspannung VH auf den normalen Pegel.

Wenn zu einem Zeitpunkt t3 der Überstrom-Versorgungszustand eines Stroms I_C der in dem Transistor Q3 fließt, auftritt, und die Le­ sespannung VS die Referenzspannung VR übersteigt, steigt das Überstromerkennungssignal SO der Überstromschutzschaltung OC1 an, was an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt wird. Dann schaltet der Transistor Q1 aus und wird aus dem Überstrom-Versorgungszustand gelöst.

Die OC-Abnormalitäts-Erkennungsschaltung 4 gibt das Überstrom- Abnormalsignal FOOC auf "L"-Pegel aus, das die Abnormalität an­ zeigt, als Reaktion auf das Überstromerkennungssignal SO' auf "H"-Pegel.

Wenn bei der ersten bevorzugten Ausführungsform der abnormale Abfall der Versorgungsspannung VH das Ausschalten des Transistors Q1 bewirkt hat, wird der Kondensator CP geladen, bis die Versorgungsspan­ nung VH zum normalen Pegel zurückkehrt, und unmittelbar danach wird der Transistor Q1 zum Wiederbeginnen des Treibens aktiviert, wie oben beschrieben. Da das Laden der Versorgungsspannung VH und das Wiederbeginnen des Treibens des Transistors Q1 automatisch durch­ geführt wird, bei Erkennung des abnormalen Abfalls der Versorgungs­ spannung VH, ist es unnötig, den abnormalen Abfall der Versorgungs­ spannung VH zum Setzen des Eingangssignals V_IN1 in Betracht zu zie­ hen.

Ferner werden das Versorgungsspannungs-Abnormalabfallsignal FOUV der UV-Abnormalitäts-Erkennungsschaltung 3 und das Überstrom-Abnor­ malsignal FOOC der OC-Abnormal-Erkennungsschaltung 4 separat aus­ gegeben. Daher kann durch Verifizieren (Prüfen) dieser Signale eine korrekte Bestimmung dahingehend vorgenommen werden, ob eine derartige Abnormalität, die den Transistor Q1 zum Ausschalten gebracht hat, durch den Überstrom-Versorgungszustand oder durch das abnormale Abfallen der Versorgungsspannung begründet ist.

Zweite bevorzugte Ausführungsform

Fig. 3 ist ein Schaltbild der Steuerschaltung für Leistungstransistoren gemäß einer zweiten Ausführungsform.

Wie in Fig. 3 gezeigt, sind die Transistoren Q1 und Q2, die Lei­ stungstransistoren wie IGBTs darstellen, zwischen den Hauptspannungs­ quellen P und N in Form einer Totem-Pole-Anordnung verbunden, und die Freilaufdioden D1 und D2 sind antiparallel zu den Transistoren Q1 bzw. Q2 verbunden. Die induktive Last 1 ist mit dem Verbindungspunkt U des Emitters des Transistors Q1 und dem Kollektor des Transistors Q2 verbunden.

Die Transistoren Q1 und Q2 werden durch die verschiedenen Versorgungs­ spannungen VH bzw. VL betrieben und gesteuert, auf dieselbe Weise wie bei der ersten bevorzugten Ausführungsform.

Das Eingangssignal V_IN1 des ersten externen Eingabeanschlusses P10 wird durch die Flankentrigger-Impulsgeneratorschaltung PG1 emp­ fangen, und das Eingangssignal V_IN2 des zweiten externen Eingabe­ anschlusses P20 wird von einer Steuerschaltung 2 empfangen. Die Eingangssignal V_IN1 und V_IN2 basieren auf der Versorgungsspannung VL.

Die Flankentrigger-Impulsgeneratorschaltung PG1 gibt als Reaktion auf das Eingangssignal V_IN1 die Einschaltimpulse an die Pegel­ schiebeschaltung L_ON aus, für eine Einschaltoperation über das ODER-Gatter G2 während solcher Zeitintervalle, während der der Transistors Q1 eingeschaltet wird, und gibt Ausschaltimpulse an eine Pegelschiebeschaltung L_OFF für eine Ausschaltoperation aus, während solcher Zeitintervalle, während der der Transistor Q1 ausgeschaltet wird.

Die Pegelschiebeschaltung L_ON verschiebt den Pegel der Einschalt­ impulse auf der Basis der Versorgungsspannung VL zu einem Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben des Signals an den Setzeingang S1 des Flip-Flops FF1. Entsprechend verschiebt die Pegelschiebeschaltung L_OFF den Pegel der Ausschaltimpulse auf der Basis der Versorgungsspannung VL zu einem Signal, das auf der Versorgungsspannung VH basiert, zum Ausgeben der Signale an den ersten Eingang des ODER-Gatters G1.

Die Versorgungsspannungs-Abfallschutzschaltung UV1 über­ wacht die Versorgungsspannung VH zum Ausgeben des Spannungsabfallser­ kennungssignal SM an den zweiten Eingang des ODER-Gatter G1, wo­ bei das Spannungsabfallserkennungssignal SM hoch ist, wenn die Versorgungsspannung VH abnormal abfällt, und in anderen Fällen niedrig ist.

Der Stromsensor CS1 konvertiert einen in der Lese-Elektrode des Transistors Q1 fließenden Strom in die Lesespannung VS, die an den positiven Eingang der Überstrom-Schutzschaltung OC1 angelegt wird, die einen Komparator aufweist. Die Überstrom-Schutzschal­ tung OC1 weist eine negative Elektrode auf, die die Referenzspan­ nung VR empfängt, und gibt das Überstromerkennungssignal SO an einen Setzeingang S2 eines Flip-Flops FF2 aus.

Das Flip-Flop FF2 weist einen Reseteingang R1 auf, der das Aus­ gangssignal der Pegelschiebeschaltung L_OFF empfängt, und legt sei­ nen Q-Ausgang den dritten Eingang des ODER-Gatters G1 an.

Das Flip-Flop FF1 weist einen Reseteingang R1 zum Empfangen des Ausgangssignal des ODER-Gatters G1 auf, und einen mit dem Eingang des Treibers DR1 verbundenen Q-Ausgang Q01. Der Ausgang des Trei­ bers DR1 wird an das Gate des Transistors Q1 angelegt. Das Flip- Flop FF1 arbeitet so, daß es dem Zurücksetzen Priorität gibt. Wenn der Setzeingang S1 und der Reseteingang des Flip-Flops FF1 beide auf "H" stehen, führt das Flip-Flop FF1 den Resetvorgang durch und setzt den Q-Ausgang Q01 auf "L".

Eine Ausgangsspannungs-Erkennungsschaltung VM ist ebenfalls mit dem Verbindungspunkt U verbunden. Die Ausgangsspannungs-Erken­ nungsschaltung VM überwacht und vergleicht eine Spannung VU an dem Verbindungspunkt U mit einem vorbestimmten Referenzpotential und gibt ein Potentialvergleichssignal SC auf "H"/"L"-Pegel an eine Abnormal-Erkennungsschaltung FS' aus.

Die Abnormal-Erkennungsschaltung FS' empfängt das Potentialver­ gleichssignal SC und das Eingangssignal V_IN1 und gibt ein Abnorma­ litätssignal FO an eine OC/UV-Abnormalitäts-Erkennungsschaltung 5 aus, das über "L"/"H"-Pegel eine Abnormalität bzw. Normalität anzeigt. Zusätzlich gibt die Abnormal-Erkennungsschaltung FS' die Einschaltimpulse an die Pegelschiebeschaltung L_ON über das ODER- Gatter G2 aus, zudem im wesentlichen selben Zeitpunkt, zu dem des das Abnormalsignal FO mit "H"-Pegel ausgibt.

Die OC/UV-Abnormalitäts-Erkennungsschaltung 5 empfängt das Abnor­ malitätssignal FO. Wenn das Abnormalitätssignal FO auf "H" steht, verifiziert die OC/UV-Abnormalitäts-Erkennungsschaltung 5 den Signalpegel des Abnormalitätssignal FO nach dem Ablauf eines vor­ bestimmten Zeitraums. Dann setzt die OC/UV-Abnormalitäts-Erken­ nungsschaltung 5 das Überstrom-Abnormalitätssignal FOOC auf den Pegel ("H"), das die Abnormalität anzeigt, und gibt es an den ersten externen Ausgabeanschluß P3 aus, wenn der Signalpegel "H" beträgt, und setzt das Versorgungsspannungs-Abnormalabfallssignal FOUV auf den Pegel ("H"), das die Abnormalität anzeigt, und gibt es an den zweiten externen Ausgabeanschluß P4 aus, wenn der Signalpegel "L" ist.

Das Potentialvergleichssignal SC der Ausgangsspannungs-Erkennungs­ schaltung VM wird auch an eine Ausgangsstrom-Richtungserkennungs­ schaltung 6 angelegt. Die Ausgangsstrom-Richtungserkennungsschal­ tung 6 empfängt das Eingangssignal V_IN1 und das Eingangssignal V_IN2 von der Steuerschaltung 2 und gibt ein Ausgaberichtungsanzeigesi­ gnal IM aus, das eine Ausgangsstromrichtung am Verbindungspunkt U anzeigt, als Reaktion auf das Potentialvergleichssignal SC und die Eingangssignal V_IN1 und V_IN2.

Die Steuerschaltung 2 führt die Treibersteuerung als Ein/Aus- Steuerung des Transistors Q2 als Reaktion auf das Eingangssignal V_IN2 durch, das von dem zweiten externen Eingabeanschluß P20 ein­ gegeben wird. Ein Bereich 52, der in Fig. 3 mit der gestrichel­ ten Linie umrahmt ist, stellt die Steuerschaltung für Leistungs­ transistoren (Transistoren Q1 und Q2) dar.

Fig. 4 ist ein Zeitablaufdiagramm mit dem Betrieb der Steuer­ schaltung der zweiten bevorzugten Ausführungsform. Der Betrieb der zweiten bevorzugten Ausführungsform wird nachfolgend unter Bezug auf Fig. 4 besprochen.

Wenn das Eingangssignal V_IN1 auf "H"-Pegel ansteigt, und das Ein­ schalten anzeigt, wird der Einschaltimpuls S_ON über die Flanken­ trigger-Impulsgeneratorschaltung PG1 und die Pegelschiebeschal­ tung L_ON erzeugt, und die Versorgungsspannung VH auf Pegel "H" wird an den Setzeingang S1 des Flip-Flops FF1 angelegt. Dann steigt die Gatespannung V_GE des Transistors Q1 an, und der Transistor Q1 schaltet ein.

Wenn das Eingangssignal V_IN1 auf "L"-Pegel abfällt, und das Aus­ schalten anzeigt, wird der Ausschaltimpuls S_OFF über die Flanken­ trigger-Impulsgeneratorschaltung PG1 und die Pegelschiebeschal­ tung L_OFF erzeugt, und die Versorgungsspannung VH auf Pegel "H" wird an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt. Dann fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus.

Wenn die Versorgungsspannung VH zu einem Zeitpunkt t4 abnormal ab­ fällt, steigt das Versorgungsspannungsabfallerkennungssignal SM (Fig. 3) an, welches an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 angelegt ist. Dann fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus. Als Ergeb­ nis beginnt das Laden des Kondensators CP erneut, und die Versorgungs­ spannung VH kehrt schnell zum normalen Pegel zurück.

Gleichzeitig fällt das Potential VU am Verbindungspunkt U auf "L", und die Ausgangsspannungs-Erkennungsschaltung VM gibt das Potenitalvergleichssigal SC (Fig. 3) aus, das die Abnormalität anzeigt, an die Abnormalitäts-Erkennungsschaltung FS'. Die Abnor­ malitäts-Erkennungsschaltung FS' wiederum gibt das Abnormalitäts­ signal FO auf "L"-Pegel, das die Abnormalität anzeigt, aus und legt die Einschaltimpulse S_ON an die Pegelschiebeschaltung L_ON über das ODER-Gatter G2 zum Wiedergewinnen der Einschaltimpulse aus der Pegelschiebeschaltung L_ON zu einem Zeitpunkt t5, der um eine kurze Verzögerungszeit Δt45 später als der Zeitpunkt t4 liegt. Die kurze Verzögerungszeit Δt45 wird so eingestellt, daß sie eine hinreichende Zeitperiode zum Vervollständigen des Ladens (refresh) des Kondensators CP ist, die mit dem Ausschalten des Transistors Q1 beginnt, und bis zum Zurückkehren der Versorgungsspan­ nung VH auf normalen Pegel dauert.

Folglich wird ein "H"-Pegel an den Setzeingang des Flip-Flops FF1 angelegt, so daß die Gatespannung V_GE des Transistors Q1 ansteigt und der Transistor Q1 schnell in den Ein-Zustand zurückkehrt.

Die OC/UV-Abnormalitäts-Erkennungsschaltung 5 verifiziert den Signalpegel des Abnormalitätssignals FO zu einem Zeitpunkt t6, der um eine Entscheidungs-Verzögerungszeit ΔT1 später als der Zeitpunkt t4 liegt. Da zum Zeitpunkt t6 der Transistor Q1 einge­ schaltet ist und folglich das Potential am Verbindungspunkt U auf "H" zurückgekehrt ist, befindet sich das Abnormalitätssignal FO auf "H"-Pegel.

Die OC/UV-Abnormalitäts-Erkennungsschaltung 5 gibt das Signal FO auf "H"-Pegel ein und entscheidet dadurch, daß der abnormale Ab­ fall des Steuersignals VH das Ausschalten des Transistors Q1 zum Zeitpunkt t4 bewirkt hat, zum Halten des Versorgungsspannungs-Abnor­ malabfallsignals FOUV auf "H"-Pegel für eine vorbestimmte Zeit­ periode nach dem Zeitpunkt t6.

Wenn der im Transistor Q1 fließende Strom I_C ansteigt und zum Überstrom-Versorgungszustand führt, und die Lesespannung VS die Referenzspannung VR zu einem Zeitpunkt t7 übersteigt, steigt das Überstrom-Erkennungssignal SO der Überstrom-Schutzschaltung OC1 an. Das Überstrom-Erkennungssignal SO auf "H"-Pegel wird an den Setzeingang S2 des Flip-Flops FF2 angelegt, welches wiederum den Q-Ausgang Q02 auf "H"-Pegel an den Reseteingang R1 des Flip-Flops FF1 über das ODER-Gatter G1 anlegt. Dann fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus und wird aus dem Überstrom-Versorgungszustand gelöst.

Gleichzeitig fällt das Potential am Verbindungspunkt U auf "L" ab, und die Ausgangsspannungs-Erkennungsschaltung VM gibt das Po­ tentialvergleichssignal SC aus, das die Abnormalität anzeigt, an die Abnormalitäts-Erkennungsschaltung FS'. Die Abnormalitäts-Er­ kennungsschaltung FS' gibt wiederum das Abnormalitätssignal FO auf "L"-Pegel, der die Abnormalität anzeigt, aus und legt den Einschaltimpuls an die Pegelschiebeschaltung L_ON über das ODER- Gatter G2 an, zum Wiedererzeugen (Wiedergewinnen) des Einschalt­ impulses S_ON aus der Pegelschiebeschaltung L_ON zu einem Zeitpunkt t8 unmittelbar nach dem Zeitpunkt t7.

Zum Zeitpunkt t8 steht allerdings der Q-Ausgang Q02 des Flip- Flops FF2 auf "H", der kontinuierlich an den Reseteingang R1 des Flip-Flops FF1 angelegt wird. Da das Flip-Flop FF1 dem Reset die Priorität gibt, steht die Gatespannung V_GE des Transistors Q1 im­ mer noch auf "L", und der Transistor Q1 wird im Aus-Zustand gehalten, selbst wenn der "H"-Pegel an den Setzeingang S1 des Flip- Flops FF1 angelegt wird.

Die OC/UV-Abnormalitäts-Erkennungsschaltung 5 verifiziert den Signalpegel des Abnormalitätssignals FO zu einem Zeitpunkt t9, der um die Entscheidungs-Verzögerungszeit ΔT1 später als der Zeitpunkt t7 liegt. Da zum Zeitpunkt t9 der Transistor Q1 ausge­ schaltet ist und das Potential VU am Verbindungspunkt U auf "L" steht, befindet sich das Abnormalitätssignal FO auf "L"-Pegel.

Daher entscheidet die OC/UV-Abnormalitäts-Erkennungsschaltung 5, daß der Überstrom-Versorgungszustand des Transistors Q1 den Tran­ sistor Q1 zum Ausschalten gezwungen hat, zum Zeitpunkt t7, und hält das Steuerspannungs-Abnormalabfallsignal FOOC auf "H"-Pegel für eine vorbestimmte Zeitperiode nach dem Zeitpunkt t9.

Wenn bei der zweiten Ausführungsform der abnormale Abfall der Versorgungsspannung VH das Ausschalten des Transistors Q1 bewirkt hat, wird der Kondensator CP geladen, bis die Versorgungsspannung VH zum normalen Pegel zurückkehrt, und unmittelbar danach wird der Tran­ sistor Q1 zum Wiederbeginnen des Treibens aktiviert. Auf dieselbe Weise wie bei der ersten Ausführungsform werden das Laden der Versorgungsspannung VH und das Neustarten des Transistors Q1 zum Trei­ ben automatisch durchgeführt, ohne Berücksichtigung des abnorma­ len Abfalls der Versorgungsspannung VH zum Setzen des Eingangssignals V_IN1.

Beim Empfangen des Abnormalitätssignals FO auf "L"-Pegel aus der Abnormal-Erkennungsschaltung FS' liegt die OC/UV-Abnormalerken­ nungsschaltung 5 die Einschaltimpulse an den Setzeingang S1 des Flip-Flops FF1 an und verifiziert danach das Potential VU am Ver­ bindungspunkt U, zum Entscheiden, was den Transistor Q1 zum Aus­ schalten gezwungen hat, als Funktion des Verifikationsergebnis­ ses. Auf der Basis der Entscheidung gibt die OC/UV-Abnormalerken­ nungsschaltung 5 separat das Versorgungsspannungs-Abnormalabfallsignal FOUV und das Überstrom-Abnormalsignal FOOC aus. Die Verifizierung dieser Signale gestattet eine korrekte Bestimmung dahingehend, ob der Überstrom-Versorgungszustand oder abnormale Abfall der Versorgungsspannung das Ausschalten des Transistors Q1 erzwungen hat.

Die zweite bevorzugte Ausführungsform, die die Pegelschiebeschal­ tungen L_UV und L_OC weglassen kann, die für eine Integration wenig geeignet sind, eignet sich besser für eine Integration als die erste bevorzugte Ausführungsform.

Ferner gibt die Ausgangsstrom-Richtungserkennungsschaltung 6 das Ausgangsstrom-Richtungsanzeigesignal IM, das die Ausgabesignal­ richtung am Verbindungspunkt U anzeigt, als Reaktion auf das Po­ tentialvergleichssignal SC und die Eingangssignale V_IN1 und V_IN2 aus. Dies gestattet es, dem Ausgaberichtungszanzeigesignal IM, die Ausgangssignalrichtung am Verbindungspunkt U zu identifizie­ ren.

Daher kann eine externe Steuerschaltung, wie ein Mikrocomputer, geeignetere Steuereingabesignale Eingangssignale V_IN1, V_IN2 oder dergleichen) zum Steuern der Leistungstransistoren ausgeben, durch Rückgriff auf das Ausgaberichtungs-Anzeigesignal IM.

Wenn bei der zweiten bevorzugten Ausführungsform ein Eingangssi­ gnal V_IN, das ein Ausschalten anzeigt, unmittelbar nach dem Aus­ schalten des Transistors Q1 durch abnormalen Überstrombetrieb eingegeben wird, wird der Ausschaltimpuls auf "H"-Pegel an den Reseteingang R2 des Flip-Flops FF2 über die Flankentrigger-Im­ pulsgeneratorschaltung PG1 und die Pegelschiebeschaltung L_OFF an­ gelegt, wodurch der Q-Ausgang des Flip-Flops FF2 "L" abfällt. Als Ergebnis wird der Q-Ausgang Q01 des Flip-Flops FF1, das Priorität dem Zurücksetzen gibt, aus dem auf "L" fixierten Zustand gelöst.

Das Lösen des Q-Ausgangs Q01 des Flip-Flops FF1 von dem auf "L"- fixierten Zustand, wenn während der Abnormalitäts-Bestimmungspe­ riode (entsprechend ΔT1 in Fig. 4) der OC/UV-Abnormalerkennungs­ schaltung 5 erzeugt, kann möglicherweise den Zeitpunkt des Aus­ schaltimpulses durch die Abnormal-Erkennungsschaltung FS' zum Setzen des Flip-Flops FF1 bewirken.

Bei der zweiten bevorzugten Ausführungsform existiert im schlimm­ sten Fall die Gefahr, daß die OC/UV-Abnormalerkennungsschaltung 5 den abnormalen Anstieg der Versorgungsspannung VH als Grund für das Ausschalten des Transistors Q1 anzeigt, während tatsächlich der abnormale Überstrom dieses veranlaßt hat. Eine dritte bevorzugte Ausführungsform der vorliegenden Erfindung eliminiert die Gefahr einer falschen Entscheidung.

Dritte Ausführungsform

Fig. 5 ist ein Schaltbild der Steuerschaltung für Leistungstransistoren gemäß einer dritten bevorzugten Ausführungsform.

Wie in Fig. 5 gezeigt, ist der Aufbau der dritten bevorzugten Ausführungsform im wesentlichen identisch mit dem der zweiten bevorzugten Ausführungsform, mit der Ausnahme, daß der Q-Ausgang Q02 des Flip-Flops FF2 zu dessen Reseteingang R2 über eine Ver­ zögerungsschaltung 7 (Verzögerungszeit ΔT2) zurückgeführt wird, obwohl der Ausgang der Pegelschiebeschaltung L_OFF an den Resetein­ gang R2 des Flip-Flops FF2 bei der zweiten bevorzugten Ausfüh­ rungsform angelegt wird. Die Verzögerungszeit ΔT2 ist hinreichend länger als die Entscheidungs-Verzögerungszeit ΔT1.

Beim Ausgeben eines "H"-Pegels aus dem Q-Ausgang Q02 wird das Flip-Flop FF2 nach Ablauf der Verzögerungszeit ΔT2 der Verzöge­ rungszeit ΔT2 der Verzögerungsschaltung 7 zurückgesetzt, so daß dessen Q-Ausgang Q02 ebenfalls automatisch auf "L" fällt. Ein durch die gestrichelte Linie in Fig. 5 umrahmter Bereich 53 stellt die Steuerschaltung für Leistungstransistoren (Transistoren Q1 und Q2) dar. Andere Anordnungen der dritten bevorzugten Ausfüh­ rungsform sind identisch mit denen der zweiten bevorzugten Aus­ führungsform, und die Beschreibung wird nicht wiederholt.

Wie in Fig. 4 gezeigt, wird der Überstromschutz der dritten be­ vorzugten Ausführungsform im nachfolgenden besprochen, der sich von dem der zweiten bevorzugten Ausführungsform unterscheidet.

Wenn zu einem Zeitpunkt t7 der Transistor Q1 den Überstrom-Ver­ sorgungszustand annimmt und die Lesespannung VS die Referenzspan­ nung VR übersteigt, steigt das Überstrom-Erkennungssignal SO der Überstrom-Schutzschaltung OC1 an, welches an den Setzeingang S2 des Flip-Flops FF2 angelegt wird. Der Q-Ausgang Q02 des Flip- Flops FF2 steigt dann an, was an den Reseteingang R1 des Flip- Flops FF1 über das ODER-Gatter G1 angelegt ist. Daher fällt die Gatespannung V_GE des Transistors Q1 ab, und der Transistor Q1 schaltet aus und wird aus dem Überstrom-Versorgungszustand ge­ löst.

Gleichzeitig fällt das Potential am Verbindungspunkt U auf "L" ab, und die Ausgangsspannungs-Erkennungsschaltung VM gibt das Po­ tential-Vergleichssignal SC aus, das die Abnormalität anzeigt, an die Abnormal-Erkennungsschaltung FS'. Die Abnormal-Erkennungs­ schaltung FS' gibt das Abnormalitätssignal FO auf "L"-Pegel, das die Abnormalität anzeigt, aus und legt die Einschaltimpulse an die Pegelschiebeschaltung L_ON über das ODER-Gatter G2 zum Wieder­ gewinnen (Wiederauffrischen) der Einschaltimpulse S_ON aus der Pe­ gelschiebeschaltung L_ON zum Zeitpunkt t8 unmittelbar nach dem Zeitpunkt t7.

Allerdings ist zum Zeitpunkt t8 die Verzögerungszeit ΔT2 der Ver­ zögerungsschaltung 7 seit dem Zeitpunkt t7 noch nicht abgelaufen, und das Flip-Flop FF2 ist noch nicht zurückgesetzt worden. Daher steht der Q-Ausgang Q02 des Flip-Flops FF2 auf "H", und wird kontinuierlich an den Reseteingang R1 des Flip-Flops FF1 ange­ legt. Trotz des kontinuierlichen Anlegens des "H"-Pegelsignals an den Setzeingang S1 des Flip-Flops FF1 wird die Gatespannung V_GE des Transistors Q1 auf "L"-Pegel gehalten, und der Transistor Q1 wird ausgeschaltet gehalten, da das Flip-Flop FF1 dem Zurückset­ zen Priorität einräumt.

Die OC/UV-Abnormal-Erkennungsschaltung 5 verifiziert den Si­ gnalpegel des Abnormalitätssignals FO zum Zeitpunkt t9, der spä­ ter als der Zeitpunkt t7 um die Entscheidungs-Verzögerungszeit ΔT1 liegt. Zum Zeitpunkt t9 ist der Transistor Q1 ausgeschaltet, und das Potential VU am Verbindungspunkt U beträgt "L". Das Ab­ normalitätssignal FO ist entsprechend "L"-Pegel.

Die OC/UV-Abnormalitäts-Erkennungsschaltung 5 entscheidet, daß der Überstrom-Versorgungszustand des Transistors Q1 das Ausschal­ ten des Transistors Q1 erzwungen hat, zum Zeitpunkt t7, und setzt das Versorgungsspannungs-Abnormalabfallsignal FOOC auf "H" für eine vorbestimmte Zeitperiode nach dem Zeitpunkt t9.

Wie oben beschrieben, wenn der abnormale Überstromzustand das Ausschalten des Transistors Q1 bewirkt, ist der Q-Ausgang Q01 des Flip-Flops FF1 vollständig auf "L" fixiert, für die Zeitperiode ΔT2, die hinreichend länger als die Entscheidungs-Verzögerungs­ zeit ΔT1 der OC/UV-Abnormal-Erkennungsschaltung 5 bei der dritten bevorzugten Ausführungsform ist, womit verhindert wird, daß die OC/UV-Abnormal-Erkennungsschaltung 5 versehentlich die Überstrom- Versorgungs-Abnormalität mit dem abnormalen Versorgungsspannungsabfall verwechselt.

Pegelschiebeschaltung 1

Fig. 6 ist ein Schaltbild mit dem internen Aufbau der Pegel­ schiebeschaltung L_ON, die in der ersten bis dritten bevorzugten Ausführungsform eingesetzt ist.

Da die Pegelschiebeschaltung L_OFF denselben Aufbau aufweist, wird nachfolgend nur die Pegelschiebeschaltung L_ON repräsentativ be­ schrieben.

Die Pegelschiebeschaltung L_ON umfaßt einen N-Kanal MOS Transistor QN einer hohen Durchbruchspannung (nicht weniger als 100 V), ei­ nen Widerstand RS1, eine Diode DS1 sowie einen Inverter G10, wie in Fig. 6 gezeigt. Der Widerstand RS1 und der Transistor QN sind zwischen der Versorgungsspannung VH und dem Erdpegel (Massepegel) vor­ gesehen. Ein Einschaltimpuls PO von der Flankentrigger-Impulsge­ neratorschaltung PG1 wird an das Gate des Transistors QN ange­ legt.

Der Eingang des Inverters G10 und die Katode der Diode DS1 sind mit einem Knoten N1 zwischen dem Widerstand RS1 und dem Transi­ stor QN verbunden. Die Anode der Diode DS1 ist mit einer negati­ ven Elektrode des Kondensators CP verbunden, zum Ausgeben der Versorgungsspannung VH. Die Spannung VCP der negativen Elektrode des Kondensators CP wird als Kondensator-GND-Spannung VCP im weiteren bezeichnet.

Die von der positiven und negativen Elektrode des Kondensators CP ausgegebenen Spannungen setzen den "H"- bzw. "L"-Pegel des Inverters G10, dessen Ausgangssignal der Ausgang der Pegelschiebe­ schaltung L_ON ist.

Beim Empfangen des Einschaltimpulses PO mit "H"-Pegel, der durch die Versorgungsspannung VL vorgegeben ist, schaltet der Transistor QN ein, und das Potential am Knoten N1 sinkt ab, wobei der Ausgang des Inverters G10 "H" ist, was durch die Versorgungsspannung VH be­ stimmt wird. In anderen Fällen ist der Transistor QN aus, und das Potential am Knoten N1 beträgt "H", der Ausgang des Inverters G10 beträgt "L", was vorgegeben ist durch die Kondensator-GND-Span­ nung VCP.

Die Pegelschiebeschaltungen L_ON und L_OFF sind aus den folgenden Gründen getrennt gebildet:
In Fig. 6 bewirkt das Leiten des N-Kanaltransistors QN mit hoher Durchbruchspannung einen Drainstromfluß, mit dem die Drain-Sour­ ce-Spannung des Transistors QN ansteigt, was zu einem extrem gro­ ßen verbrauchten Strom durch die Leitung des Transistors QN führt. Ein simples Entsprechen der EIN- und AUS-Zustände des Transistors QN mit der Ein- und Ausinformation führt zu einem nicht wünschenswerten, langen Ein-Zustand des Transistors QN.

Um diesen nicht wünschenswerten Zustand zu vermeiden, werden die Pegelschiebeschaltung L_ON für den Einschaltbetrieb und die Pegel­ schiebeschaltung L_OFF für den Ausschaltbetrieb unabhängig benutzt, zum Übertragen der Einschalt- und Ausschaltinformation. Ferner wird durch Beschränken der Impulsbreite eines Signals zum Leiten des Transistors QN der Drainstrom und die Leitungszeit des Tran­ sistors QN beschränkt, womit der Stromverbrauch reduziert wird.

Pegelschiebeschaltung 2

Fig. 7 ist ein Schaltbild mit dem internen Aufbau der Pegel­ schiebeschaltung L_UV, wie sie in der ersten bevorzugten Ausfüh­ rungsform eingesetzt wird. Da die Pegelschiebeschaltung L_OC den­ selben internen Aufbau aufweist, wird nur die Pegelschiebeschal­ tung L_UV im weiteren repräsentativ beschrieben.

Die Pegelschiebeschaltung L_UV umfaßt einen P-Kanal MOS-Transistor QP mit hoher Durchbruchspannung, einen Widerstand RS2, eine Diode DS2 sowie den Inverter G10, wie in Fig. 7 gezeigt. Der Transi­ stor QP und der Widerstand RS2 sind zwischen der Versorgungsspannung VH und Erdpegel vorgesehen. Ein Impuls PU aus der Versor­ gungsspannungs-Abfallsschutzschaltung UV1 wird an das Gate des Transistors QP angelegt.

Der Eingang des Inverters G10 und die Anode der Diode DS2 sind mit einem Knoten N2 zwischen dem Widerstand RS und dem Transistor QP verbunden. Die Kathode der Diode DS2 ist mit einer positiven Elektrode der Versorgungsspannung VLS verbunden.

Die aus der positiven und negativen Elektrode der Spannungsquelle VLS ausgegeben Spannungen bestimmen den "H"- und "L"-Pegel des Inverters G10, dessen Ausgang der Ausgang der Pegelschiebeschal­ tung L_UV ist.

Beim Empfangen des Impulses PU auf "L"-Pegel schaltet der Transi­ stor QP ein, und das Potential am Knoten N2 steigt an, während der Ausgang des Inverters G10 auf "L", also Erdpegel ist. In an­ deren Fällen ist der Transistor QP ausgeschaltet, und das Poten­ tial am Knoten N2 beträgt "L", wobei der Ausgang des Inverters G10 "H" ist, was durch die Versorgungsspannung VL vorgegeben wird.

Pegelschiebeschaltung 3

Vorrichtungen mit hoher Durchbruchspannung (Transistoren) für eine Pegelverschiebung weisen große Abmessungen auf. Für eine Kostenverringerung von ICs mit hoher Durchbruchspannung ist daher aus Gründen der Integration wünschenswert, die Anzahl von Transi­ storen mit hoher Durchbruchspannung für Pegelverschiebung zu ver­ ringern.

Da bei der ersten bis dritten bevorzugten Ausführungsform bei­ spielsweise mindestens zwei Pegelschiebeschaltungen (L_ON und L_OFF) benötigt werden, werden zwei Transistoren mit hoher Durchbruch­ spannung zum Bilden der Pegelschiebeschaltungen (L_ON und L_OFF) bei der Anordnung gemäß Fig. 6 benötigt.

Fig. 8 ist ein Schaltbild einer ersten Anordnung (Ausführung), wobei die Pegelschiebeschaltungen L_ON und L_OFF mit einem Transistor hoher Durchbruchspannung gebildet werden. Ein Pegelschiebe-Basis­ bereich 8, der einen Widerstand RS3, eine Diode DS3 und einen Transistor QN aufweist, der Kondensator CP, der Inverter G10, die Versorgungsspannung VH und die Versorgungsspannung VL aus Fig. 8 sind identisch mit den der Pegelschiebeschaltung L_ON aus Fig. 6, und eine erneute Beschreibung wird nicht durchgeführt.

Wie in Fig. 8 gezeigt, empfängt ein Einmalimpulsgenerator 11 (monostabiler Impulsgenerator) ein Eingangssignal S11, das dem Einschaltsignal aus einem ersten Eingabeanschluß P11 entspricht, während ein Einmalimpulsgenerator 12 ein Eingangssignal S12 emp­ fängt, das dem Ausschaltsignal des zweiten Eingabeanschlusses P12 entspricht. Der Einmalimpulsgenerator 11 formt die Impulsform des Anstiegs des Eingangssignals S11 in ein "H"-Pegelsignal einer Pulsbreite Δt1, das zu einem ODER-Gatter G4 ausgegeben wird. Der Einmalimpulsgenerator 12 formt die Impulsform des Anstiegs des Eingangssignals S12 in ein "H"-Pegelsignal der Pulsbreite Δt2 (< Δt1), das zum ODER-Gatter G4 ausgegeben wird.

Der Ausgang des ODER-Gatters G4 wird an das Gate des N-Kanal MOS- Transistors mit hoher Durchbruchspannung angelegt. Der "H"-Pegel des ODER-Gatters G4 wird auf einen Pegel gesetzt, der das Fließen eines vorbestimmten Drainstroms im Transistor QN erlaubt.

Wenn der Eingang des ODER-Gatters G4 auf "H" steht, ist der Tran­ sistor QN eingeschaltet, und das Potential am Knoten N1 beträgt "L", durch den Spannungsabfall über dem Widerstand RS. Die Dauer dieses Zustands ist die Zeitperiode Δt1 beim Ansteigen des Ein­ gangssignals S11 und ist die Zeitperiode Δt2 beim Ansteigen des Eingangssignals S12.

Der Inverter G10 invertiert das "L"-Pegel-Potential auf "H"-Pe­ gel, das zu einem Filter FL1 und einer Verzögerungsschaltung DL1 ausgegeben wird. Der Filter FL1 führt eine Filterverarbeitung des "H"-Pegelsignals durch eine Zeitkonstante Δt3 durch (Δt2 < Δt3 < Δt1). Die Verzögerungsschaltung DL1 verzögert ein Eingangssignal um die Verzögerungszeit Δt3. Der Ausgang des Filters FL1 ist ein Ausgangssignal S01, das dem Eingangssignal S11 entspricht, wobei das Ausgangssignal S01 aus einem ersten Ausgabeanschluß P01 ausgegeben wird. Der Ausgang des Filters FL1 wird auch an den Eingang eines In­ verters G5 angelegt.

Der Ausgang der Verzögerungsschaltung DL1 und der Ausgang des Inver­ ters G5 werden an ein UND(AND)-Gatter G6 angelegt, welches wiederum ein Ausgangssignal S02, das dem Eingangssignal S12 entspricht, aus­ gibt, wobei das Ausgangssignal S02 von einem zweiten externen Anschluß P02 ausgegeben wird. Die Pegel "H" und "L" des Inverters G5 und UND- Gatters G6 werden durch die Versorgungsspannung VH und die Kondensa­ tor-GND-Spannung VCP (nicht gezeigt) vorgegeben.

Wenn das Eingangssignal S11 ansteigt, da die Ausgabeperiode auf "H" des Inverters G10 t1 beträgt, beträgt das Ausgangssignal S01 "H", vorge­ geben durch die Versorgungsspannung VH, und das Ausgangssignal S02 beträgt "L", vorgegeben durch die Kondensator-GND-Spannung VCP. Wenn das Ein­ gangssignal S12 ansteigt, da die Ausgabeperiode des Inverters G10 t2 beträgt, ist das Ausgangssignal S02 "H", vorgegeben durch die Versor­ gungsspannung VH, und das Ausgangssignal S01 ist "L", vorgegeben durch die Kondensator-GND-Spannung VCP.

Die Pegelschiebeschaltung, wie oben beschrieben, ist zum Auswählen der zwei Ausgangssignale S01 und S02 eingerichtet, durch Entscheiden, wel­ ches der zwei Eingangssignale S11 und S12 als Funktion der Differenz der "H"-Impulsbreite des Inverters G10 ansteigt. Hierdurch wird die Pe­ gelschiebeschaltung für zwei Eingangssignale erhalten, die nur einen Transistor mit hoher Durchbruchspannung benutzt.

Beim Anwenden dieses Verfahrens kann eine Pegelschiebeschaltung, die für drei oder mehr Eingangssignale geeignet ist, erhalten werden, un­ ter Benutzung von nur einem Transistor mit hoher Durchbruchspannung.

Pegelschiebeschaltung 4

Fig. 9 ist ein Schaltbild einer zweiten Anordnung, wobei die Pegelschiebeschaltungen L_ON und L_OFF mit einem Transistor mit hoher Durchbruchspannung gebildet sind. Der Pegelschiebe-Basisbereich 8, der einen Widerstand RS4, eine Diode DS4 und einen Transistor QN umfaßt, der Kondensator CP, die Versorgungsspannung VH sowie die Versorgungsspannung VL aus Fig. 9 entsprechend identisch denen der Pegelschiebeschaltung L_ON aus Fig. 6, und daher wird keine erneu­ te Beschreibung vorgenommen.

Wie in Fig. 9 gezeigt, sind der N-Kanal MOS-Transistor mit hoher Durchbruchspannung des Pegelschiebebasisbereichs 8 und ein N-Ka­ nal Transistor QM mit niedriger Durchbruchspannung in Form eines Stromspiegels miteinander verbunden. Der Drain des Transistors QM ist mit Stromquellen Ir1 und Ir2 über Schalter 13 und 14 verbun­ den. Die Stromquellen Ir1 und Ir2 sind mit der positiven Elektro­ de der Versorgungsspannungsquelle VLS verbunden, wobei die Ver­ sorgungsstrommenge I1 der Stromquelle Ir1 größer als die Versor­ gungsstrommenge I2 der Versorgungsstromquelle Ir2 ist (I1 < I2).

Der Schalter 13 empfängt das Eingangssignal S11 entsprechend dem Einschaltsignal, während der Schalter 14 das Eingangssignal S12 entsprechend dem Ausschaltsignal empfängt, aus dem zweiten Ein­ gabeanschluß P12. Der Schalter 13 ist eingeschaltet, während das Eingangssignal S11 auf "H" steht, und der Schalter 14 ist einge­ schaltet, während das Eingangssignal S12 auf "H" steht.

Der Strom I1 fließt in den Widerstand RS des Pegelschiebe-Basis­ bereiches 8, wenn das Eingangssignal S11 ansteigt, und der Strom 12 fließt in den Widerstand RS des Pegelschiebe-Basisbereiches 8, wenn das Eingangssignal S12 ansteigt. Als Ergebnis sind ein Potential V11 am Knoten N1 beim Ansteigen des Eingangssignals S11 und ein Potential V12 am Knoten N1 beim Ansteigen des Ein­ gangssignals S12 in einer Beziehung V11 < V12.

Der Knoten N1 ist mit negativen Eingängen von Komparatoren C2 und C3 verbunden. Eine Referenzspannung Vref1 wird an einen positiven Eingang des Komparators C2 angelegt, und eine Referenzspannung Vref2 wird an einen positiven Eingang des Komparators C3 ange­ legt. Die Referenzspannungen Vref1 und Vref2 erfüllen die folgende Bedingung: V11 < Vref1 < V12 < Vref2 < V10, wobei V10 ein Potential am Knoten N1 ist, wenn der Transistor QN ausgeschaltet ist.

Der Ausgang des Komparators C2 ist das Ausgangssignal S01 entsprechend dem Eingangssignal S11, wobei das Ausgangssignal S01 aus dem Ausgabe­ anschluß P01 ausgegeben wird. Der Ausgang des Komparators C2 wird ebenfalls an den Eingang des Inverters G1 angelegt.

Die Ausgänge des Komparators C3 und des Inverters G5 werden an das UND-Gatter G6 angelegt, welches wiederum das Ausgangssignal das Aus­ gangssignal S02 entsprechend dem Eingangssignal S12 ausgibt, wobei das Ausgangssignal S02 aus dem Ausgabeanschluß P02 ausgegeben wird.

Die Pegel "H" und "L" des Komparators C2, des Komparators C3, des In­ verters G5 und des UND-Gatters G6 werden durch die Versorgungsspannung VH bzw. durch die Kondensator-GND-Spannung VCP (nicht gezeigt) vorge­ geben.

Wenn bei der obigen Anordnung das Eingangssignal S11 ansteigt, steigen die Komparatoren C2 und C3 an, wodurch das Ausgangssignal S01 entspre­ chend auf "H" steht, vorgegeben durch die Versorgungsspannung VH, und das Ausgangssignal S02 auf "L", vorgegeben durch die Kondensator-GNG- Spannung VCP. Wenn andererseits das Eingangssignal S12 ansteigt, sinkt der Komparator C2 ab und der Komparator C3 steigt an, wodurch das Aus­ gangssignal S02 folglich auf "H" steht, vorgegeben durch die Versor­ gungsspannung VH, und das Ausgangssignal S01 steht auf "L", vorgegeben durch die Kondensator-GNG-Spannung VCP.

Die Pegelschiebeschaltung ist so eingerichtet, daß sie die zwei Aus­ gangssignale S01 und S02 auswählt, durch Entscheiden, welches der Ein­ gangssignale S11 und S12 ansteigt, als Funktion der Differenz der Be­ träge des Stroms im Widerstand RS. Hierdurch wird eine Pegelschiebe­ schaltung geschaffen, die für zwei Eingangssignale eingerichtet ist, wobei nur ein Transistor mit hoher Durchbruchspannung benötigt wird.

Beim Anwenden dieses Verfahrens kann eine Pegelschiebeschaltung, die für drei oder mehr Eingangssignale geeignet ist, erhalten wer­ den, indem nur ein Transistor mit hoher Durchbruchspannung be­ nutzt wird.

Der Drainstromwert des Transistors QN wird im Beispiel der Fig. 9 durch eine Stromspiegelverbindung zwischen dem Transistor mit hoher Durchbruchspannung QN und dem Transistor mit niedriger Durchbruchspannung QM gesteuert. Andere Anordnungen können dieses ersetzen, wobei eine Mehrzahl von Drainstromwerten des Transi­ stors QN gesteuert werden kann.

Pegelschiebeschaltung 5

Fig. 10 ist ein Schaltbild einer ersten Anordnung, bei welcher die Pegelschiebeschaltungen L_UV und L_OC mit einem Transistor hoher Durchbruchspannung gebildet werden. Ein Pegelschiebebasisbereich 8' umfaßt einen Widerstand RS5, eine Diode DS5 und den Transistor QP, wobei der Transistor QP, der Inverter G10, die Versorgungsspannung VH und die Versorgungsspannung VL aus Fig. 10 identisch mit denen der Pegelschiebeschaltung L_ON aus Fig. 6 sind, und eine erneute Be­ schreibung wird nicht vorgenommen.

Wie in Fig. 10 gezeigt, empfängt der Einmalimpulsgenerator 11 (monostabiler Generator) ein Eingangssignal S11' entsprechend dem Versorgungsspannungserkennungssignal SM aus dem ersten Eingabeanschluß P11, und der Einmalimpulsgenerator 12 empfängt ein Eingangssignal S12' entsprechend dem Überstrom-Erkennungssignal S0 aus dem zwei­ ten Eingabeanschluß P12. Der Einmalimpulsgenerator 11 formt die Wellenform des Abfalls des Eingangssignals S11' in ein "L"-Pegel­ signal der Pulsbreite Δt1, welches an ein UND-Gatter G7 ausgege­ ben wird. Der Einmalimpulsgenerator 12 formt die Wellenform des Abfalls des Eingangssignals S12' in ein "L"-Pegelsignal der Puls­ breite Δt2 (< Δt1), welches an das UND-Gatter G7 ausgegeben wird.

Der Ausgang des UND-Gatters G7 wird an das Gate des P-Kanal MOS- Transistors QP mit hoher Durchbruchspannung angelegt. Der "L"- Pegel des UND-Gatters G7 wird auf einen Pegel gesetzt, der das Fließen eines vorbestimmten Drainstroms im Transistor QP ermög­ licht.

Wenn der Eingang des UND-Gatters G7 "L" beträgt, ist der Transi­ stor QP eingeschaltet, und das Potential am Knoten N2 beträgt "H". Die Dauer dieses Zustands ist die Zeitperiode Δt1 beim Ab­ fallen des Eingangssignals S11', und ist die Zeitperiode Δt2 beim Abfallen des Eingangssignals S12'.

Der Inverter G10 invertiert das "H"-Pegelpotential auf "L"-Pegel, das zum Filter FL1 und zur Verzögerungsschaltung DL1 ausgegeben wird. Der Filter FL1 führt eine Filterverarbeitung für das "H"- Pegelsignal durch, über die Zeitkonstante Δt3 (Δt2 < Δt3 < Δt1). Die Verzögerungsschaltung DL1 verzögert ein Eingangssignal um die Verzögerungszeit Δt3. Die Ausgabe des Filters FL1 ist ein Ausga­ ngssignal S01' entsprechend dem Eingangssignal S11', wobei das Aus­ gangssignal S01' aus dem externen Anschluß P01 ausgegeben wird. Die Ausgabe des Filters FL1 wird ebenfalls an den Eingang des Inverters G5 angelegt.

Die Ausgänge der Verzögerungsschaltung DL1 und des Inverters G5 werden an ein ODER-Gatter G8 angelegt, welches wiederum ein Ausgangssignal S02' ausgibt, entsprechend dem Eingangssignal S12', wobei das Ausgangssignal S02' aus dem Ausgabeanschluß P02 ausgegeben wird. Die Pegel "H" und "L" der Inverter G5 und des ODER-Gatters G8 werden durch die Versorgungsspannung VL bzw. den Erdpegel (nicht gezeigt) vorgegeben.

Wenn das Eingangssignal S11' abfällt, da die "L" Ausgabeperiode des Inverters G10 t1 beträgt, ist das Ausgangssignal S01' "L", vorgegeben durch den Erdpegel, und das Ausgangssignal S02' be­ trägt "H", vorgegeben durch die Versorgungsspannung VL. Wenn das Eingangssignal S12' abfällt, da die Ausgabeperiode des Inverters G10 t2 beträgt, ist das Ausgangssignal S02' "L", vorgegeben durch den Erdpegel, und das Ausgangssignal S01' ist "H", vorgege­ ben durch die Versorgungsspannung VH.

Die Pegelschiebeschaltung, wie oben beschrieben, ist zum Auswäh­ len der zwei Ausgangssignale S01' und S02' eingerichtet, zum Entscheiden, welches der zwei Eingangssignale S11' und S12' abfällt, als Funktion der Differenz der "L"-Pulsbreite des Inverters G10. Hierdurch wird eine Pegelschiebeschaltung erhalten, die für zwei Eingangssignale eingerichtet ist und nur einen Transistor mit ho­ her Durchbruchspannung benutzt.

Durch Anwenden dieses Verfahrens kann eine Pegelschiebeschaltung, die für drei oder mehr Eingangssignale eingerichtet ist, erhalten werden, indem ein Transistor mit hoher Durchbruchspannung benutzt wird.

Pegelschiebeschaltung 6

Fig. 11 ist ein Schaltbild einer zweiten Anordnung, bei der die Pegelschiebeschaltungen L_UV und L_OC mit einem Transistor hoher Durchbruchspannung gebildet sind. Der Pegelschiebebasisbereich 8', der einen Widerstand RS6, eine Diode DS6 sowie einen Transi­ stor QP umfaßt, der Kondensator CP, die Versorgungsspannung VH und die Versorgungsspannung VL gemäß Fig. 11 sind identisch mit denen der Pegelschiebeschaltung L_UV aus Fig. 7, und es wird keine erneute Beschreibung vorgenommen.

Wie in Fig. 11 gezeigt, sind der P-Kanal MOS Transistor QP mit hoher Durchbruchspannung des Pegelschiebebasisbereichs 8 und ein P-Kanal Transistor QM' mit niedriger Durchbruchspannung mitein­ ander in Stromspiegelform verbunden. Der Drain des Transistors QM' ist mit den Stromquellen Ir1 und Ir2 über Schalter 13' und 14' verbunden. Die Stromquellen Ir1 und Ir2 sind mit der negati­ ven Elektrode des Kondensators CP verbunden, wobei die angelegte Strommenge I1 der Stromquelle Ir1 größer als die angelegte Strom­ menge I2 der Stromquelle Ir2 ist (I1 < I2).

Der Schalter 13' empfängt das Eingangssignal S11' entsprechend dem Versorgungsspannungserkennungssignal SM aus dem ersten Eingabeanschluß P11, und der Schalter 14' empfängt das Eingangssignal S12' ent­ sprechend dem Überstrom-Erkennungssignal S0 aus dem zweiten Ein­ gabeanschluß P12. Der Schalter 13' ist eingeschaltet, wenn das Eingangssignal S11' "L" beträgt, und der Schalter 14' ist einge­ schaltet, während das Eingangssignal S12' "L" beträgt.

Daher fließt der Strom I1 im Widerstand RS des Pegelschiebebasis­ bereiches 8', wenn das Eingangssignal S11' abfällt, und der Strom I2 fließt im Widerstand RS des Pegelschiebebasisbereiches 8', wenn das Eingangssignal S12' abfällt. Als Ergebnis stehen ein Po­ tential V21 im Knoten N2 beim Abfallen des Eingangssignal S11' und ein Potential V22 im Knoten N2 beim Abfallen des Eingangssi­ gnals S12' zueinander in einer V21 < V22 Beziehung.

Der Knoten N2 ist mit den negativen Eingängen der Komparatoren C2 und C3 verbunden. Eine Referenzspannung Vref1' ist mit dem posi­ tiven Eingang des Komparators C2 verbunden, und eine Referenz­ spannung Vref2' ist mit dem positiven Eingang des Komparators C3 verbunden. Die Referenzspannungen Vref1' und Vref2' erfüllen die Bedingung: V21 < Vref1' < V22 < Vref2' < V20, wobei V20 ein Po­ tential am Knoten N2 ist, wenn der Transistor QP ausgeschaltet ist.

Der Ausgang des Komparators C2 ist das Ausgangssignal S01' ent­ sprechend dem Eingangssignal S11', wobei das Ausgangssignal S01' aus dem Ausgabeanschluß P01 ausgegeben wird. Die Ausgabe des Kom­ parators C2 wird ebenfalls an den Eingang des Inverters G5 ange­ legt.

Die Ausgänge des Komparators C3 und des Inverters G5 werden an das ODER-Gatter G8 angelegt, welches wiederum das Ausgangssignal S02' entsprechend dem Eingangssignal S12' ausgibt, wobei das Aus­ gangssignal S02' aus dem Ausgabeanschluß P02 ausgegeben wird.

Die Pegel "H" und "L" der Komparatoren C2, C3, des Inverters G5 und ODER-Gatters G8 werden durch die Versorgungsspannung V11 bzw. den Erdpegel (nicht gezeigt) vorgegeben.

Wenn das Eingangssignal S11' abfällt, sinken die Komparatoren C2 und C3 ab, das Ausgangssignal S01 ' ist daher entsprechend "L", vorgegeben durch den Erdpegel, und das Ausgangssignal S02' ist "H", vorgegeben durch die Versorgungsspannung VL. Wenn das Eingangssi­ gnal S12' abfällt, steigt der Komparator C2 an, und der Kompara­ tor C3 sinkt ab, wodurch das Ausgangssignal S02' folglich "L" annimmt, vorgegeben durch den Erdpegel, und das Ausgangssignal S01' wird zu "H", vorgegeben durch die Versorgungsspannung VL.

Die Pegelschiebeschaltung, wie oben beschrieben, ist zum Auswäh­ len der zwei Ausgangssignale S01' und S02' eingerichtet, durch Entscheiden, welches der zwei Eingangssignale S11' und S12' ab­ fällt, als Funktion der Strommenge im Widerstand RS. Hierdurch wird die Pegelschiebeschaltung für zwei Ausgangssignale unter Be­ nutzung von nur einem Transistor mit hoher Durchbruchspannung realisiert.

Bei der Anwendung dieses Verfahrens kann eine Pegelschiebeschal­ tung, die für drei oder mehr Eingangssignale geeignet ist, erhal­ ten werden, wobei nur ein Transistor mit hoher Durchbruchspannung benutzt wird.

Der Drainstromwert des Transistors QP wird im Beispiel der Fig. 11 durch die Stromspiegelverbindung zwischen dem Transistor hoher Durchbruchspannung QP und dem Transistor niedriger Durchbruch­ spannung QM' gesteuert. Andere Aufbauten können allerdings statt dessen benutzt werden, wobei eine Mehrzahl von Drainstromwerten des Transistors QP gesteuert werden.

Pegelschiebeschaltung 7

Fig. 16 ist ein Schaltbild einer Variation des Pegelschiebeba­ sisbereiches 8 der Pegelschiebeschaltung gemäß Fig. 6, 8 und 9.

Ein Pegelschiebebasisbereich 81 umfaßt den N-Kanal Transistor QN mit hoher Durchbruchspannung, den Widerstand RS sowie PNP bipola­ re Transistoren QL1 und QL2, wie in Fig. 16 gezeigt.

Die Transistoren QL1 und QL2 sind Stromspiegelform miteinander verbunden, und die Versorgungsspannung VH wird gemeinsam an die Emit­ ter der Transistoren QL1 und QL2 angelegt.

Der Kollektor des Transistors QL1 ist mit dem Drain des Transi­ stors QN verbunden, und der Kollektor des Transistors QL2 ist mit dem Widerstand RS verbunden. Ein Potential an einem Knoten N11 zwischen dem Emitter des Transistors QL2 und dem Widerstand RS ist ein Erkennungspotential.

Eine derartige Anordnung gestattet das Erkennen eines Potentials proportional dem Drainstrom ID1 des Transistors QN vom Knoten N11, wobei der Betrieb äquivalent zu dem des Pegelschiebebasisbe­ reiches 8 geschaffen wird.

Obwohl die PNP Bipolartransistoren der Stromspiegelstruktur in Fig. 6 gezeigt werden, ist die vorliegende Erfindung darauf nicht beschränkt. Ein beliebiger Transistor, der eine Vorrichtung mit niedriger Durchbruchspannung darstellt, wie ein P-Kanal MOS- FET niedriger Durchbruchspannung, kann zum Bilden der Stromspie­ gelstruktur benutzt werden.

Weitere Pegelschiebeschaltungen

Die Pegelschiebeschaltungen (3) und (4) umfassen den N-Kanal MOS- FET mit hoher Durchbruchspannung. Allerdings kann ein N-Kanal IGBT und NPN Transistor mit hoher Durchbruchspannung für die N- Kanal MOSFET mit hoher Durchbruchspannung ersetzt werden.

Ferner kann ein P-Kanal MOSFET, ein P-Kanal IGBT sowie ein PNP Transistor für den N-Kanal MOSFET mit hoher Durchbruchspannung ersetzt werden. In diesem Fall wird die Stromspiegelschaltung zur Benutzung im Pegelschiebebasisbreich 81 gemäß Fig. 16 durch den NPN Transistor und N-Kanal MOSFET niedriger Durchbruchspannung gebildet.

Dasselbe gilt für den P-Kanal MOSFET mit hoher Durchbruchspannung der Pegelschiebeschaltungen (5) und (6).

Ausgangsspannungs-Erkennungsschaltung 1

Fig. 12 ist ein Schaltbild einer ersten Anordnung der Ausgangs­ spannungs-Erkennungsschaltung VM, wie sie bei der zweiten und dritten Ausführungsform eingesetzt ist. Die Ausgangsspannungs-Er­ kennungsschaltung VM umfaßt Widerstände R01 und R02 sowie einen Komparator C1, wie in Fig. 12 gezeigt. Die Widerstände R01 und R02 sind in Reihe zwischen dem Verbindungspunkt U und der Span­ nungsquelle N verbunden. Der Komparator C1 wird durch die Span­ nungsquelle VLS betrieben und weist einen positiven Eingang auf, der mit dem Knoten N3 zwischen den Widerständen R01 und R02 ver­ bunden ist, sowie einen negativen Eingang, der die Referenzspan­ nung Vref empfängt.

Der Ausgang des Komparators C1 ist das Potentialvergleichssignal SC. Es wird daraufhingewiesen, daß die Referenzspannung Vref hö­ her als der Erdpegel und niedriger als {VL.R02/(R01 + R02)} ist.

Wenn bei dieser Anordnung das Potential am Verbindungspunkt U "H" beträgt, ist das Potential am Knoten N3 höher als die Referenz­ spannung Vref, wobei das Potentialvergleichssignal SC "H" be­ trägt. Wenn andererseits das Potential am Verbindungspunkt U "L" beträgt, ist das Potential am Knoten N3 niedriger als die Refe­ renzspannung Vref, wobei das Potentialvergleichssignal SC auf "L" steht.

Ausgangsspannungs-Erkennungsschaltung 2

Fig. 13 ist ein Schaltbild einer zweiten Anordnung der Ausgangs­ spannungs-Erkennungsschaltung VM, wie sie bei der zweiten und dritten bevorzugten Ausführungsform eingesetzt ist. Die Ausgangs­ spannungs-Erkennungsschaltung VM umfaßt eine Spannungsdetektor 21, eine Stromquelle Ir sowie den Komparator C1, wie in Fig. 13 gezeigt. Der Spannungsdetektor 21 ist zwischen dem Verbindungs­ punkt U und der Spannungsquelle N gebildet. Die Stromquelle Ir ist zwischen der positiven Elektrode der Versorgungsspannungs­ quelle VLS und dem Spannungsdetektor 21 vorgesehen, zum Anlegen von Strom an den Spannungsdetektor 21. Der Spannungsdetektor 21 erkennt das Potential VU am Verbindungspunkt U ohne Benutzung eines Widerstands mit hoher Durchbruchspannung zum Ausgeben der erkannten Spannung V21. Ein Beispiel des Spannungsdetektors 21 ist in der japanischen Patentanmeldung Nr. 1-340202 offenbart, womit die Integration relativ vereinfacht ist, da kein Widerstand mit hoher Durchbruchspannung benutzt wird. Der Komparator C1 wird durch die Versorgungsspannungsquelle VLS getrieben und weist ei­ nen positiven Eingang auf, der die erkannte Spannung V21 des Spannungsdetektors 21 empfängt, sowie einen negativen Eingang, der die Referenzspannung Vref empfängt. Der Ausgang des Komparators C1 ist das Potentialvergleichssignal SC. Die Referenzspannung Vref ist höher als der Erdpegel und niedriger als die Versorgungsspannung VL.

Wenn bei dieser Anordnung das Potential am Verbindungspunkt Q "H" beträgt, ist die erkannte Spannung V21 höher als die Referenz­ spannung Vref, wobei das Potentialvergleichssignal SC auf "H" steht. Wenn andererseits das Potential VU am Verbindungspunkt U auf "L" steht, ist die erkannte Spannung VU niedriger als die Referenzspannung Vref, wobei das Potentialvergleichssignal SC auf "L" steht.

Ein Vergleich wird zwischen der ersten Anordnung der Ausgabespan­ nungs-Erkennungsschaltung VM aus Fig. 12 und der zweiten Anord­ nung aus Fig. 13 vorgenommen. Die zweite Anordnung mit dem Span­ nungsdetektor 21, der eine hohe Durchbruchspannung aufweist und anstelle des Widerstands mit hoher Durchbruchspannung einfach integrierbar ist, führt zu einem Integrationsvorteil für die er­ ste Anordnung, selbst wenn das zusätzliche Vorsehen einer Strom­ quelle Ir betrachtet wird.

Ausgangsstrom-Richtungserkennungsschaltung

Fig. 14 ist ein Schaltbild mit dem internen Aufbau der Ausgangs­ strom-Richtungserkennungsschaltung 6, wie sie bei der zweiten und dritten bevorzugten Ausführungsform eingesetzt ist. Die Ausgangs- Richtungserkennungsschaltung 6 umfaßt ein D-Flip-Flop FF3 sowie ein ODER-Gatter G11, wie in Fig. 14 gezeigt. Das ODER-Gatter G11 empfängt die Eingangssignale V_IN1 sowie V_IN2, und die Ausgabe des ODER-Gatters G11 wird in einem Takteingang CK angelegt.

Das Flip-Flop FF3 weist einen Dateneingang D auf, der das Poten­ tialvergleichssignal SC der Ausgangsspannungs-Erkennungsschaltung VM empfängt, und gibt das Ausgangs-Richtungserkennungssignal IM als Q-Ausgabe aus.

Bei einer derartigen Anordnung ist der Wert des Potentialver­ gleichssignals SC, wenn beide Eingangssignale V_IN1 und V_IN2 auf "H" stehen, das Ausgabe-Richtungsanzeigesignal IM. Daher gestat­ tet die Verifizierung des "H"- oder "L"-Pegels des Ausgabe-Rich­ tungsanzeigesignals IM das Erkennen der Ausgaberichtung des Ausgangs­ stroms, der am Verbindungspunkt U fließt.

Da im allgemeinen die Transistoren Q1 und Q2 so gesteuert werden, daß einer von ihnen eingeschaltet ist, wird Strom von einer der Spannungsquellen P und N zur induktiven Last 1 geleitet.

Wenn beide Transistoren Q1 und Q2 ausgeschaltet sind, wird eine entgegengerichtete elektromotorische Kraft in der induktiven Last 1 erzeugt, die den Strom unmittelbar vor dem Aus-Zustand aufrecht erhält. Beispielsweise bewirkt ein Stromfluß von der Spannungs­ quelle N durch die Diode D2 zur induktiven Last 1, wie durch die durchgezogene Linie in Fig. 15 gezeigt, das Absinken des Poten­ tials VU am Verbindungspunkt. Umgekehrt bewirkt ein Stromfluß von der induktiven Last 1 durch die Diode D1 zur Spannungsquelle P, wie durch die gestrichelte Linie in Fig. 15 gezeigt, das Anstei­ gen des Potentials VU am Verbindungspunkt U. Unter Ausnutzung solcher Eigenschaften wird die Richtung des Ausgangsstroms, der am Verbindungspunkt U fließt, als Funktion der "H"- und "L"-Pegel des Ausgabe-Richtungserkennungssignals IM der Ausgangsstrom-Rich­ tungserkennungsschaltung 6 erkannt.

Für die Steuerung von Leistungstransistoren wird im allgemeinen eine Totzeit geschaffen, während welcher beide Transistoren Q1 und Q2 ausgeschaltet sind, beim Umschalten der Einschaltvorrichtung zwi­ schen den Transistoren Q1 und Q2. Hierdurch wird das gleichzeiti­ ge Eingeschaltetsein der Transistoren Q1 und Q2 vermieden, wobei berücksichtigt wird, daß die Ausschaltzeit länger als die Ein­ schaltzeit ist. Das. Erkennen der Stromrichtung am Verbindungs­ punkt U, unter vorteilhafter Ausnutzung der Totzeit, kann das Überlappen der Stromrichtungserkennungsperiode über die Abnorma­ litäts-Erkennungsperiode verhindern, wenn einer der Transistoren Q1 und Q2 eingeschaltet ist. Es besteht kein Problem, wenn sowohl die Abnormalitäts-Erkennungsschaltung FS' und die Ausgangsstrom- Richtungserkennungsschaltung 6 eine Ausgangsspannungs-Erkennungsschaltung VM gemeinsam benutzen, bei der zweiten oder dritten bevorzugten Ausführungsform.

Modifikationen

Jede der Steuerschaltungen 51 bis 53 für Leistungstransistoren gemäß der ersten und dritten bevorzugten Ausführungsform kann als inte­ grierte Schaltungsvorrichtung mit hoher Durchbruchspannung gebil­ det sein, wobei jeweilige Elemente monolithisch auf einem einzel­ nen Halbleiterchip integriert sind.

Eine Integration kann so durchgeführt werden, daß sie die Lei­ stungselementbereiche (die durch die gestrichpunkteten Linien in Fig. 1, 3 und 5 gekennzeichneten Bereiche) umfaßt, bezüglich der Leistungstransistoren wie der Transistoren Q1, Q2, deren Abmes­ sungen gering sind.

Die Versorgungsspannungsquelle VLS zum Erzeugen der Versorgungsspan­ nung VL lädt den Kondensator CP bei der ersten bis dritten Aus­ führungsform. Die vorliegende Erfindung kann allerdings auf den Fall angewendet werden, wenn der Kondensator CP von der Haupt­ spannungsquelle P über eine normale Diode und eine Widerstands- Zener-Diode geladen wird, während der Zeit, während der der Ver­ bindungspunkt U auf niedrigem Potential steht.

Obwohl die erste bis dritte Ausführungsform die Steuerschaltung für Leistungstransistoren wie für die Transistoren Q1 und Q2, mit Halb-Brückenstruktur einsetzen, ist die vorliegende Erfindung hierauf nicht beschränkt. Die Erfindung kann auf jede von zwei oder mehr Halb-Brückenstrukturen angewendet werden, die zueinan­ der parallel verbunden sind, und die gemeinsam mit einer indukti­ ven Last wie einem Motor verbunden sind, wie in Fig. 18 gezeigt.

Claims (19)

1. Steuerschaltung, die mit einem Leistungstransistor (Q1; Q2) verbunden ist, zum Anlegen eines das Ein- und Ausschalten des Leistungstransistors steuernden Steuersignals an eine Steuer­ elektrode des Leistungstransistors als Reaktion auf ein Eingangs­ signal (VIN1), wobei eine Versorgungsspannung (VH) zum Treiben des Leistungs­ transistors von einem zwischen einer Versorgungsspannungsquelle (VLS) und einer Hauptelektrode des Leistungstransistors geschal­ teten Kondensator (CP) ausgegeben wird und der Leistungstransi­ stor so betreibbar ist, daß er als Reaktion auf einen ersten Pegel des Steuersignals ein- und als Reaktion auf einen zweiten Pegel des Steuersignals ausschaltet, mit

• a) einer Spannungsüberwachungsvorrichtung (UV1), die die Ver­ sorgungsspannung (VH) empfängt, zum Überwachen der Versorgungs­ spannung und zum Erzeugen eines Spannungsabfallsignals (SM, SM'), wenn die Versorgungsspannung unter einen Referenzspan­ nungspegel fällt,
• b) einer Abnormalitätserkennungssignal- und Erholungssignaler­ zeugungsvorrichtung (3), die das Spannungsabfallsignal (SM, SM') empfängt, zum Erzeugen eines Abnormalitätserkennungssignals (FOUV) auf den Empfang des Spannungsabfallsignals hin und eines Erholungssignals, wenn eine vorbestimmte Zeitperiode (Δt12) nach dem Erzeugen des Spannungsabfallsignals abgelaufen ist, wobei die vorbestimmte Zeitperiode länger als ein Zeitraum ist, der zum Wiederaufladen des Kondensators auf einen Normalpegel der Versorgungsspannung durch die Versorgungsspannungsquelle benö­ tigt wird, und
• c) einer Steuersignalerzeugungsvorrichtung (PG1, G1, G2, FF1, DR1) zum Erzeugen des Steuersignals, die das Eingangssignal (VIN1), das Spannungsabfallsignal (SM, SM') und das Erholungs­ signal empfängt und das Steuersignal auf dem ersten Pegel als Reaktion auf einen ersten Pegelübergang des Eingangssignals und/oder das Erholungssignal und auf dem zweiten Pegel als Reaktion auf einen zweiten Pegelübergang des Eingangssignals und/oder das Spannungsabfallsignal ausgibt.

2. Steuerschaltung nach Anspruch 1, mit

• a) einer Stromüberwachungsvorrichtung (CS1, OC1) zum Überwachen des durch den Leistungstransistor fließenden Hauptstroms und zum Erzeugen eines Überstromsignals (SO), wenn der Hauptstrom höher als ein Referenzstromwert ist, wobei die Steuersignalerzeugungs­ vorrichtung (PG1, G1, G2, FF1, DR1) das Steuersignal auf dem zweiten Pegel auch als Reaktion auf das Überstromsignal liefert, und
• b) einer ersten Ausgabevorrichtung (P4) zum Ausgeben des Abnorma­ litätserkennungssignals (FOUV) und eine zweite Ausgabevorrich­ tung (P3) zum Ausgeben des Überstromsignals (SO, SO', FOOC).

3. Steuerschaltung nach Anspruch 1 oder 2, bei der
der Normalpegel der Versorgungsspannung ein erster Versor­ gungsspannungspegel ist,
die entsprechenden Spannungen des Eingangssignals (VIN1) und des Spannungsabfallsignals (SM) auf einem zweiten Versorgungsspan­ nungspegel sind, und
die Steuersignalerzeugungsvorrichtung ferner
(c-3) eine Pegelschiebevorrichtung (LUV, LON, LOFF) zum Ver­ schieben der jeweiligen Spannungen des Eingangssignals und des Spannungsabfallsignals zum ersten Versorgungsspannungspegel aufweist.

4. Steuerschaltung nach Anspruch 3, bei der
die Abnormalitätserkennungssignal- und Erholungssignalerzeu­ gungsvorrichtung (3)
(b-1) eine Vorrichtung zum Übertragen des Spannungsabfallsignals (SM), dessen Spannungspegel durch die Pegelschiebevorrichtung (L_UV) verschoben wurde, an die erste Ausgabevorrichtung (P4) als das Abnormalitätserkennungssignal (FOUV) aufweist.

5. Steuerschaltung nach einem der Ansprüche 1 bis 4, bei der die jeweiligen Elemente der Steuerschaltung monolithisch auf einem einzelnen Halbleiterchip integriert sind.

6. Steuerschaltung, die mit einem Leistungstransistor (Q1; Q2) verbunden ist, zum Anlegen eines das Ein- und Ausschalten des Leistungstransistors steuernden Steuersignals an eine Steuer­ elektrode des Leistungstransistors als Reaktion auf ein Eingangs­ signal (VIN1), wobei eine Versorgungsspannung (VH) zum Treiben des Leistungs­ transistors von einem zwischen einer Versorgungsspannungsquelle (VLS) und einer Hauptelektrode des Leistungstransistors geschal­ teten Kondensator (CP) ausgegeben wird und der Leistungstransi­ stor so betreibbar ist, daß er als Reaktion auf einen ersten Pe­ gel des Steuersignals ein- und als Reaktion auf einen zweiten Pegel des Steuersignals ausschaltet, mit

• a) einer Spannungsüberwachungsvorrichtung (UV1), die die Ver­ sorgungsspannung (VH) empfängt, zum Überwachen der Versorgungs­ spannung und zum Erzeugen eines Spannungsabfallsignals (SM, SM'), wenn die Versorgungsspannung unter einen Referenzspan­ nungspegel fällt,
• b) einer Stromüberwachungsvorrichtung (CS1, OC1) zum Überwachen des Hauptstromes, der durch den Leistungstransistor fließt, und zum Erzeugen eines Überstromsignals (SO), wenn der Hauptstrom größer als ein Referenzstromwert ist, wobei die Stromüberwa­ chungsvorrichtung (b-1) eine Haltevorrichtung (FF2) zum Halten des Überstromsignals, die das Überstromsignal hält, bis ein Löschsignal zum Löschen des Überstromsignals an die Haltevor­ richtung gegeben wird, aufweist,
• c) einer Spannungserkennungsvorrichtung (VM, FS') zum Erkennen eines Spannungspegels an der Hauptelektrode des Leistungstransi­ stors, die ein Spannungssignal (SC, FO) erzeugt, das den Span­ nungspegel anzeigt, wobei die Spannungserkennungsvorrichtung (c-1) eine Erholungssignalerzeugungsvorrichtung (FS') zum Erzeu­ gen eines Erholungssignals, wenn eine vorbestimmte erste Zeitpe­ riode (Δt45) abgelaufen ist, nachdem der Pegel des Spannungssi­ gnals (FO, SC) gewechselt hat, wobei die erste vorbestimmte Zeit länger als eine zum Wiederaufladen des Kondensators (CP) auf einen Normalpegel der Versorgungsspannung durch die Versorgungs­ spannungsquelle (VLS) benötigte Zeit ist, aufweist,
• d) einer Steuersignalerzeugungsvorrichtung (PG1, G1, G2, FF1, DR1) zum Erzeugen des Steuersignals, die das Eingangssignal (VIN1), das Spannungsabfallsignal (SM) und das Überstromsignal (SO) empfängt und das Steuersignal auf dem ersten Pegel als Re­ aktion auf einen Pegelübergang einer ersten Art des Eingangssi­ gnals und/oder das Wiedergewinnungssignal und auf dem zweiten Pegel als Reaktion auf einen Pegelübergang zweiter Art des Eingangssignals und/oder das Spannungsabfallsignal und/oder das Überstromsignal anlegt, und
  einer Erkennungsvorrichtung (5), die das Spannungssignal emp­ fängt, zum Erkennen des Pegels, den das Spannungssignal (FO, SC) aufweist, wenn eine vorbestimmte zweite Zeitperiode (ΔT1) abge­ laufen ist, nachdem der Pegel des Spannungssignals (FO, SC) ge­ wechselt hat, und zum selektiven Erzeugen eines ersten Ausgangs­ signals (FOUV) und eines zweiten Ausgangssignals (FOOC) gemäß dem erkannten Pegel des Spannungssignals (FO, SC), wobei die zweite Zeitperiode (ΔT1) länger als die erste Zeitperiode (Δt45) ist.

7. Steuerschaltung nach Anspruch 6, mit

• a) einer ersten Ausgabevorrichtung (P4) zum Ausgeben des ersten Ausgangssignals (FOUV) und einer zweiten Ausgabevorrichtung (P3) zum Ausgeben des zweiten Ausgangssignals (FOOC), und
• b) einer Stromrichtungserkennungsvorrichtung (6), die mit der einen der Hauptelektroden des Leistungstransistors verbunden ist, zum Erkennen der Richtung des Hauptstroms, der über die Hauptelektroden des Leistungstransistors fließt.

8. Steuerschaltung nach Anspruch 6 oder 7, bei der der Normalpegel der Versorgungsspannung ein erster Versor­ gungsspannungspegel ist,
die entsprechenden Spannungen des Eingangssignals und des Erho­ lungssignals auf einem zweiten Versorgungsspannungspegel sind, und
die Steuersignalerzeugungsvorrichtung ferner
(d-1) eine Pegelschiebevorrichtung (LON, LOFF) zum Verschieben des Spannungspegels des Eingangssignals und des Erholungssignals auf den ersten Versorgungsspannungspegel aufweist.

9. Steuerschaltung nach einem der Ansprüche 6 bis 8, bei der die Haltevorrichtung (FF2) aufweist:
(b-1-1) eine Vorrichtung (R2) zum Erzeugen des Löschsignales als Reaktion auf den Pegelübergang der zweiten Art des Ein­ gangssignales (VIN1).

10. Steuervorrichtung nach einem der Ansprüche 6 bis 8, bei der die Haltevorrichtung (FF2) aufweist:
(b-1-2) eine Vorrichtung (7) zum Verzögern des Überstromsigna­ les zum Erzeugen eines verzögerten Überstromsignales, und
(b-1-3) eine Vorrichtung (R2) zum Eingeben des verzögerten Überstromsignales in die Haltevorrichtung (FF2) als das Lösch­ signal.

11. Steuerschaltung nach einem der Ansprüche 6 bis 10, bei der die jeweiligen Elemente der Steuerschaltung monolithisch auf einem einzelnen Halbleiterchip integriert sind.

12. Steuerschaltung nach einem der Ansprüche 1 bis 11, mit einer Pegelschiebeschaltung zum Konvertieren eines ersten und zweiten Eingangssignales eines ersten Spannungspegels auf ein erstes und zweites Ausgangssignal eines zweiten Spannungspe­ gels, mit

• a) einem ersten Signalkonverter (11) zum Konvertieren des ersten Eingangssignals auf einen ersten Impuls mit einer er­ sten Pulsbreite (Δt1),
• b) einem zweiten Signalkonverter (12) zum Konvertieren des zweiten Eingangssignales in einen zweiten Impuls mit einer zweiten Pulsbreite (Δt2),
• c) einem Signalsynthesizer (G4, G7) zum Zusammenfassen der ersten und zweiten Impulse zum Erzeugen eines zusammengefaßten Signales;
• d) einem Transistor (QN, QP) mit einer Steuerelektrode, an welchen das zusammengefaßte Signal angelegt wird, und
• e) einen Ausgangssignalgenerator (RS3, RS5, DS3, DS5, G10, FL1, DL1, G5, G6, G8), der mit einer Hauptelektrode des Tran­ sistors verbunden ist, zum Erkennen einer Zeitperiode, während welcher der Transistor in einem leitenden Zustand ist,

zum Erzeugen eines ersten Ausgangssignals, wenn die Zeitperi­ ode der ersten Impulsbreite entspricht, und zum Erzeugen eines zweiten Ausgangssignals, wenn die Zeitperiode der zweiten Im­ pulsbreite entspricht.

13. Steuerschaltung nach Anspruch 12, bei der der Ausgangssignalgenerator der Pegelschiebeschaltung auf­ weist:
(e-1) einen mit dem zweiten Spannungspegel und der Hauptelek­ trode verbundenen Widerstand, durch welchen ein Strom fließt, wenn der Transistor im leitenden Zustand ist,
(e-2) einen Spannungskonverter, der mit dem Widerstand verbun­ den ist, zum Konvertieren eines Spannungsabfalls über dem Wi­ derstand in ein Spannungssignal, das auf einem aktiven Pegel steht, wenn der Spannungsabfall einen Pegel höher als ein Re­ ferenzpegel aufweist, und
(e-3) eine Detektorvorrichtung zum Erkennen einer Zeitperiode, während welcher das Spannungssignal auf dem aktiven Pegel steht, zum selektiven Erzeugen der ersten und des zweiten Aus­ gangssignals.

14. Steuerschaltung nach Anspruch 13, bei der die Detektorvorrichtung aufweist:
(e-3-1) eine Verzögerungsschaltung zum Verzögern des Span­ nungssignals zum Erhalten eines verzögerten Spannungssignals;
(e-3-2) einen Inverter zum Invertieren des Spannungssignals zum Erhalten eines invertierten Spannungssignals;
(e-3-3) eine UND-Gatter-Vorrichtung zum Erhalten des UND- Signals des Spannungssignals und des invertierten Spannungs­ signals, und
(e-3-4) eine Ausgabevorrichtung zum Ausgeben des Spannungs­ signals und des UND-Signals als erstes bzw. zweites Ausgangs­ signal.

15. Steuerschaltung nach Anspruch 12, bei der der Ausgangssignalgenerator der Pegelschiebeschaltung aufweist:
(e-4) eine Stromspiegelschaltung (QL1, QL2), die mit der Haup­ telektrode des Transistors (QN) verbunden ist und auf dem zweiten Spannungspegel betreibbar ist, zum Erhalten eines Stromsignales äquivalent einem Hauptstrom des Transistors;
(e-5) einen mit der Spiegelschaltung verbundenen Widerstand (RS),
(e-6) einen mit dem Widerstand verbundenen Spannungskonverter (G10),
zum Konvertieren eines Spannungsabfalls über dem Widerstand in ein Spannungssignal, das auf einem aktiven Pegel steht, wenn der Spannungsabfall einen Pegel höher als ein Referenzpegel hat, und
(e-7) eine Detektorvorrichtung (FL1, DL1, G5, G6, G8) zum Er­ kennen einer Zeitperiode, während welcher das Spannungssignal auf dem aktiven Pegel steht, zum selektiven Erzeugen des er­ sten und des zweiten Ausgangssignals.

16. Steuerschaltung nach einem der Ansprüche 1 bis 11, mit einer Pegelschiebeschaltung zum Konvertieren eines ersten und zweiten Eingangssignales eines ersten Spannungspegels auf ein erstes und zweites Ausgangssignal eines zweiten Spannungspe­ gels, mit

• a) einem ersten Signalkonverter (IR1, 13, 13') zum Er­ zeugen eines ersten Stroms als Reaktion auf das erste Eingangssignal,
• b) einem zweiten Signalkonverter (IR2, 14, 14') zum Erzeugen eines zweiten Stroms als Reaktion auf das zweite Eingangs­ signal;
• c) einer Stromspiegelschaltung (QM, QN; QM', QP) zum Empfan­ gen des ersten und des zweiten Stroms und zum Ausgeben eines Stromsignales äquivalent der Summe des ersteh und des zweiten Stroms;
• d) einer Strom-/Spannungskonvertervorrichtung (RS4, RS6, DS4, DS6) zum Konvertieren des Stromsignales in ein Spannungs­ signal; und
• e) einer Ausgangssignalgeneratorvorrichtung (C2, C3, G5, G6, G8) zum Vergleichen des Spannungssignals mit einer ersten und einer zweiten Referenzspannung zum Erzeugen des ersten bzw. des zweiten Ausgangssignals.

17. Steuerschaltung nach Anspruch 16, bei der die Strom-/Spannungskonvertervorrichtung der Pegelschiebe­ schaltung aufweist:
(d-1) einen mit dem zweiten Spannungspegel und einer Ausga­ beelektrode der Stromspiegelschaltung verbundenen Widerstand, wobei das Spannungssignal von einem Knoten zwischen dem Wider­ stand und der Ausgabeelektrode der Stromspiegelschaltung er­ halten wird.

18. Steuerschaltung nach Anspruch 16 oder 17, bei der die Ausgangssignalgeneratorvorrichtung der Pegelschiebeschal­ tung aufweist:
(e-1) einen ersten und einen zweiten Komparator zum Verglei­ chen des Spannungssignals mit der ersten und zweiten Referenz­ spannung zum Erhalten des ersten bzw. des zweiten Ergeb­ nissignals;
(e-2) eine Invertervorrichtung zum Invertieren des ersten Er­ gebnissignales zum Erhalten eines invertierten Signals;
(e-3) einer UND-Gatter-Vorrichtung zum Erhalten eines UND- Gatter-Signales des zweiten Ergebnissignals und des invertier­ ten Signals; und
(e-4) eine Ausgabevorrichtung um Ausgeben des Spannungssignals und des UND-Signals als erstes bzw. zweites Ausgangssignal.

19. Steuerschaltung nach einem der Ansprüche 16 bis 18, bei der der erste Signalkonverter aufweist:
(a-1) eine erste Konstantstromquelle; und
(a-2) einen Schalter, der zwischen der ersten Stromquelle und der Stromspiegelschaltung vorgesehen ist, und zum Öffnen und Schließen eines Strompfades von der ersten Stromquelle zur Stromspiegelschaltung als Reaktion auf das erste Eingangs­ signal betreibbar ist, und
wobei der zweite Signalkonverter aufweist:
(a-1) eine zweite Konstantstromquelle; und
(a-2) einen zwischen der zweiten Stromquelle und der Strom­ spiegelschaltung vorgesehenen Schalter, der zum Öffnen und Schließen eines Strompfades von der zweiten Stromquelle zur Stromspiegelschaltung als Reaktion auf das zweite Eingangs­ signal betreibbar ist.